JP2003347748A - 多層配線基板及びその製造方法。 - Google Patents
多層配線基板及びその製造方法。Info
- Publication number
- JP2003347748A JP2003347748A JP2002158041A JP2002158041A JP2003347748A JP 2003347748 A JP2003347748 A JP 2003347748A JP 2002158041 A JP2002158041 A JP 2002158041A JP 2002158041 A JP2002158041 A JP 2002158041A JP 2003347748 A JP2003347748 A JP 2003347748A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- wiring board
- groove
- conductor pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims abstract description 99
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 239000011347 resin Substances 0.000 claims abstract description 26
- 239000011888 foil Substances 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 229920005992 thermoplastic resin Polymers 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 239000010419 fine particle Substances 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 33
- 239000002245 particle Substances 0.000 description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 239000004697 Polyetherimide Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- 229920001601 polyetherimide Polymers 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 239000001856 Ethyl cellulose Substances 0.000 description 2
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001249 ethyl cellulose Polymers 0.000 description 2
- 235000019325 ethyl cellulose Nutrition 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229940116411 terpineol Drugs 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】多層配線基板において、厚さの薄い導体箔を用
いて導体パターンを形成しながら、大電流を通電する導
体パターンに関して、十分な電流容量を確保する。 【解決手段】大電流を導通させる必要がある導体パター
ン２２ａに沿って、その導体パターン２２ａに隣接する
樹脂フィルム２３に溝２４ａを形成し、その溝２４ａ内
に導電ペースト５０を充填する。そして、加熱及び加圧
により、その導電ペースト５０を焼結し、導体パターン
２２ａと一体化した導電性組成物５０を形成する。これ
により、導体パターン２２ａを形成するための導体箔と
して、厚さの薄い導体箔を用いながらも、大電流を通電
させる必要がある導体パターン２２ａに関して十分な電
流容量を確保することができる。
いて導体パターンを形成しながら、大電流を通電する導
体パターンに関して、十分な電流容量を確保する。 【解決手段】大電流を導通させる必要がある導体パター
ン２２ａに沿って、その導体パターン２２ａに隣接する
樹脂フィルム２３に溝２４ａを形成し、その溝２４ａ内
に導電ペースト５０を充填する。そして、加熱及び加圧
により、その導電ペースト５０を焼結し、導体パターン
２２ａと一体化した導電性組成物５０を形成する。これ
により、導体パターン２２ａを形成するための導体箔と
して、厚さの薄い導体箔を用いながらも、大電流を通電
させる必要がある導体パターン２２ａに関して十分な電
流容量を確保することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線基板及び
その製造方法に関するものである。
その製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子や電気素子（コンデン
サ素子、抵抗素子等）を高密度に実装するために、プリ
ント配線基板の多層化の要求が高まっている。このよう
な多層配線基板は、例えば、銅箔等の導体箔をパターニ
ングして形成された導体パターンを有する熱可塑性樹脂
フィルム（絶縁層）を積層した後に、加熱及び加圧を行
うことにより一体化して形成することができる。
サ素子、抵抗素子等）を高密度に実装するために、プリ
ント配線基板の多層化の要求が高まっている。このよう
な多層配線基板は、例えば、銅箔等の導体箔をパターニ
ングして形成された導体パターンを有する熱可塑性樹脂
フィルム（絶縁層）を積層した後に、加熱及び加圧を行
うことにより一体化して形成することができる。
【０００３】上述した多層配線基板に関しては、例え
ば、電源回路等を構成するパワー素子を搭載したり、高
機能化の一環として、多層配線基板上もしくは多層配線
基板内にコイル等の機能部品を作り込むこような要望も
ある。そのようなパワー素子や、コイルへの通電を行な
う導体パターンには大電流を通電する必要があるため、
導体パターンを構成する導体箔の厚さを厚くして、電流
容量を増加する必要が生じる。
ば、電源回路等を構成するパワー素子を搭載したり、高
機能化の一環として、多層配線基板上もしくは多層配線
基板内にコイル等の機能部品を作り込むこような要望も
ある。そのようなパワー素子や、コイルへの通電を行な
う導体パターンには大電流を通電する必要があるため、
導体パターンを構成する導体箔の厚さを厚くして、電流
容量を増加する必要が生じる。
【０００４】
【発明が解決しようとする課題】しかしながら、電流容
量を増加するために導体箔の厚さを厚くすると、エッチ
ングによって導体箔をパターン加工する際に、エッチン
グ精度が悪化し、導体パターンの微細化が困難になって
しまう。
量を増加するために導体箔の厚さを厚くすると、エッチ
ングによって導体箔をパターン加工する際に、エッチン
グ精度が悪化し、導体パターンの微細化が困難になって
しまう。
【０００５】また、厚さの厚い導体箔を用いて導体パタ
ーンを形成すると、熱可塑性樹脂フィルム上に形成され
る導体パターンの凹凸の差が大きくなるため、加熱及び
加圧時に、熱可塑性樹脂が導体パターンの凹凸の差を埋
めることができず、多層配線基板内部にボイドが発生し
たり、フィルム同士が剥離したりする。
ーンを形成すると、熱可塑性樹脂フィルム上に形成され
る導体パターンの凹凸の差が大きくなるため、加熱及び
加圧時に、熱可塑性樹脂が導体パターンの凹凸の差を埋
めることができず、多層配線基板内部にボイドが発生し
たり、フィルム同士が剥離したりする。
【０００６】本発明は、上述の点に鑑みてなされたもの
で、導体パターンを形成するための導体箔として厚さの
薄い導体箔を用いながら、大電流を通電する必要がある
導体パターンに関して、十分な電流容量を確保すること
が可能な多層配線基板及びその製造方法を提供すること
を目的とする。
で、導体パターンを形成するための導体箔として厚さの
薄い導体箔を用いながら、大電流を通電する必要がある
導体パターンに関して、十分な電流容量を確保すること
が可能な多層配線基板及びその製造方法を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の多層配線基板は、樹脂からなる絶
縁層とパターン形成された導体箔からなる導体層が交互
に積層された多層配線基板において、上記導体層におい
て、大電流を導通させる必要がある導体パターンに沿っ
て、その導体パターンに隣接する絶縁層に溝を形成し、
その溝内に導電性材料を埋め込んだことをと特徴とす
る。
め、請求項１に記載の多層配線基板は、樹脂からなる絶
縁層とパターン形成された導体箔からなる導体層が交互
に積層された多層配線基板において、上記導体層におい
て、大電流を導通させる必要がある導体パターンに沿っ
て、その導体パターンに隣接する絶縁層に溝を形成し、
その溝内に導電性材料を埋め込んだことをと特徴とす
る。
【０００８】上記の構成によれば、大電流を通電させる
必要がある導体パターンに沿って、絶縁層に導電性材料
を形成しているので、この導電性材料と導体パターンと
が一体となって大電流導通路を構成する。従って、導体
パターンを形成するための導体箔として、厚さの薄い導
体箔を用いながらも、大電流を通電させる必要がある導
体パターンに関して十分な電流容量を確保することがで
きる。
必要がある導体パターンに沿って、絶縁層に導電性材料
を形成しているので、この導電性材料と導体パターンと
が一体となって大電流導通路を構成する。従って、導体
パターンを形成するための導体箔として、厚さの薄い導
体箔を用いながらも、大電流を通電させる必要がある導
体パターンに関して十分な電流容量を確保することがで
きる。
【０００９】請求項２に記載したように、溝は、絶縁層
を貫通して形成されることが好ましい。これにより、電
流路の断面積を極力大きくすることができるため、電流
容量を効果的に増加することができる。
を貫通して形成されることが好ましい。これにより、電
流路の断面積を極力大きくすることができるため、電流
容量を効果的に増加することができる。
【００１０】なお、請求項２に記載したように、溝を貫
通溝として形成する場合には、溝の幅が、導体パターン
の幅よりも狭く形成されることが好ましい。これによ
り、導体パターンを絶縁層の表面に安定的に保持するこ
とができる。
通溝として形成する場合には、溝の幅が、導体パターン
の幅よりも狭く形成されることが好ましい。これによ
り、導体パターンを絶縁層の表面に安定的に保持するこ
とができる。
【００１１】請求項４に記載したように、絶縁層は熱可
塑性樹脂によって構成することができる。この場合、接
着材等を用いることなく、絶縁層同士を接着一体化する
ことができるため好ましい。
塑性樹脂によって構成することができる。この場合、接
着材等を用いることなく、絶縁層同士を接着一体化する
ことができるため好ましい。
【００１２】請求項５に記載したように、絶縁層の厚さ
は、１０〜２００μｍの範囲であり、導体箔の厚さは５
〜７５μｍの範囲にあることが好ましい。導体箔の厚さ
が７５μｍを超えると、その導体箔から形成される導体
パターンの凹凸の差が大きくなり過ぎて、絶縁層（熱可
塑性樹脂）がその差を埋めることが困難になるためであ
る。また、導体パターンの厚さが５〜７５μｍである場
合、この導体パターンを挟んだ状態で、絶縁層同士を接
着するためには、絶縁層の厚さが１０〜２００μｍ程度
であることが必要である。
は、１０〜２００μｍの範囲であり、導体箔の厚さは５
〜７５μｍの範囲にあることが好ましい。導体箔の厚さ
が７５μｍを超えると、その導体箔から形成される導体
パターンの凹凸の差が大きくなり過ぎて、絶縁層（熱可
塑性樹脂）がその差を埋めることが困難になるためであ
る。また、導体パターンの厚さが５〜７５μｍである場
合、この導体パターンを挟んだ状態で、絶縁層同士を接
着するためには、絶縁層の厚さが１０〜２００μｍ程度
であることが必要である。
【００１３】また、請求項６に記載の多層基板の製造方
法は、熱可塑性樹脂からなる複数毎の絶縁層と導体パタ
ーンとが交互に積層されるように、当該複数毎の絶縁層
の所望の面に導体パターンを形成する導体パターン形成
工程と、大電流を導通させる必要がある導体パターンに
対して、その導体パターンに隣接する絶縁層に、当該導
体パターンに沿って溝を形成する溝形成工程と、溝内に
導電ペーストを充填する導電ペースト充填工程と、複数
枚の絶縁層を積層する積層工程と絶縁層の積層体に対し
て熱及び圧力を加えることにより、絶縁層を軟化させて
相互に接着し、多層構造の配線基板を形成する加熱・加
圧工程とを備え、導電ペーストは金属微粒子を含み、加
熱・加圧工程において、当該金属微粒子が焼結されて導
電性材料となることによって、導体パターンの電流容量
を増加することを特徴とする。
法は、熱可塑性樹脂からなる複数毎の絶縁層と導体パタ
ーンとが交互に積層されるように、当該複数毎の絶縁層
の所望の面に導体パターンを形成する導体パターン形成
工程と、大電流を導通させる必要がある導体パターンに
対して、その導体パターンに隣接する絶縁層に、当該導
体パターンに沿って溝を形成する溝形成工程と、溝内に
導電ペーストを充填する導電ペースト充填工程と、複数
枚の絶縁層を積層する積層工程と絶縁層の積層体に対し
て熱及び圧力を加えることにより、絶縁層を軟化させて
相互に接着し、多層構造の配線基板を形成する加熱・加
圧工程とを備え、導電ペーストは金属微粒子を含み、加
熱・加圧工程において、当該金属微粒子が焼結されて導
電性材料となることによって、導体パターンの電流容量
を増加することを特徴とする。
【００１４】上述したように、加熱・加圧工程において
焼結される金属微粒子を含む導電ペーストを溝内に充填
することにより、大電流を導通させる必要がある導体パ
ターンと接合した導電性材料を絶縁層の溝内に容易に形
成することが可能になる。しかも、この導電性材料の形
成は、絶縁層を相互に接着する工程と同時に行なうこと
ができるので、その製造工程を簡素化することができ
る。
焼結される金属微粒子を含む導電ペーストを溝内に充填
することにより、大電流を導通させる必要がある導体パ
ターンと接合した導電性材料を絶縁層の溝内に容易に形
成することが可能になる。しかも、この導電性材料の形
成は、絶縁層を相互に接着する工程と同時に行なうこと
ができるので、その製造工程を簡素化することができ
る。
【００１５】請求項７から請求項９に記載した多層配線
基板の製造方法に関する作用効果は、請求項２，３，５
に記載した多層配線基板の作用効果とほぼ同様であるた
め、その説明を省略する。
基板の製造方法に関する作用効果は、請求項２，３，５
に記載した多層配線基板の作用効果とほぼ同様であるた
め、その説明を省略する。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。
基づいて説明する。
【００１７】図１（ａ）〜（ｅ）は、本実施形態におけ
る多層配線基板の製造工程を示す工程別断面図である。
る多層配線基板の製造工程を示す工程別断面図である。
【００１８】図１（ａ）において、２１は、絶縁層であ
る熱可塑性樹脂フィルム２３の片面に貼着された導体箔
（本例では厚さ１８μｍの銅箔）をエッチングによりパ
ターン形成した、導体パターン２２，２２ａを有する片
面パターンフィルムである。この片面パターンフィルム
２１において、導体パターン２２は、例えば制御回路等
を構成する半導体素子間の配線として使用されるもので
あり、比較的小電流が通電される。一方、導体パターン
２２ａは、例えば電源回路等を構成する素子間を結ぶ配
線として使用されたり、多層配線基板内にコイルを作り
込む際のコイル形成用配線として使用されるものであ
り、大電流が通電される。
る熱可塑性樹脂フィルム２３の片面に貼着された導体箔
（本例では厚さ１８μｍの銅箔）をエッチングによりパ
ターン形成した、導体パターン２２，２２ａを有する片
面パターンフィルムである。この片面パターンフィルム
２１において、導体パターン２２は、例えば制御回路等
を構成する半導体素子間の配線として使用されるもので
あり、比較的小電流が通電される。一方、導体パターン
２２ａは、例えば電源回路等を構成する素子間を結ぶ配
線として使用されたり、多層配線基板内にコイルを作り
込む際のコイル形成用配線として使用されるものであ
り、大電流が通電される。
【００１９】なお、導体箔としては、銅箔以外の金属箔
を用いても良い。また、導体箔は、エッチング精度や層
間におけるボイドの発生防止を考慮し、５〜７５μｍの
厚さのものが使用される。
を用いても良い。また、導体箔は、エッチング精度や層
間におけるボイドの発生防止を考慮し、５〜７５μｍの
厚さのものが使用される。
【００２０】本実施形態においては、熱可塑性樹脂樹脂
フィルム２３として、いわゆる液晶ポリマーからなる厚
さ７５μｍの熱可塑性樹脂フィルムを用いている。この
液晶ポリマーからなる樹脂フィルム２３は、２８０〜３
００℃程度の温度で軟化する特性を有しており、複数毎
の樹脂フィルム２３を積層した積層体に対して、この軟
化温度以上まで加熱した状態で圧縮方向の圧力を加える
ことにより、相互に接着することができる。なお、樹脂
フィルム２３の厚さは、フィルムのハンドリング性や、
導体パターン２２，２２ａの凹凸を吸収しつつフィルム
同士を接着させる点を考慮すると、１０〜２００μｍ程
度が好ましい。
フィルム２３として、いわゆる液晶ポリマーからなる厚
さ７５μｍの熱可塑性樹脂フィルムを用いている。この
液晶ポリマーからなる樹脂フィルム２３は、２８０〜３
００℃程度の温度で軟化する特性を有しており、複数毎
の樹脂フィルム２３を積層した積層体に対して、この軟
化温度以上まで加熱した状態で圧縮方向の圧力を加える
ことにより、相互に接着することができる。なお、樹脂
フィルム２３の厚さは、フィルムのハンドリング性や、
導体パターン２２，２２ａの凹凸を吸収しつつフィルム
同士を接着させる点を考慮すると、１０〜２００μｍ程
度が好ましい。
【００２１】図１（ａ）に示すように、導体パターン２
２、２２ａの形成が完了すると、次に、図１（ｂ）に示
すように、樹脂フィルム２３側から炭酸ガスレーザを照
射して、導体パターン２２、ド２２ａ，２２ｂを底面と
する有底ビアホール２４及び有底溝２４ａを形成する。
有底ビアホール２４及び有底溝２４ａの形成は、炭酸ガ
スレーザの出力と照射時間等を調整することで、導体パ
ターン２２，２２ａに穴を開けないようにしている。
２、２２ａの形成が完了すると、次に、図１（ｂ）に示
すように、樹脂フィルム２３側から炭酸ガスレーザを照
射して、導体パターン２２、ド２２ａ，２２ｂを底面と
する有底ビアホール２４及び有底溝２４ａを形成する。
有底ビアホール２４及び有底溝２４ａの形成は、炭酸ガ
スレーザの出力と照射時間等を調整することで、導体パ
ターン２２，２２ａに穴を開けないようにしている。
【００２２】なお、有底ビアホール２４の径は、５０〜
１００μｍであり、有底溝２４ａの幅は、樹脂フィルム
２３に熱圧着された導体パターン２２ａが樹脂フィルム
２３から離脱しないように、導体パターン２２ａの幅よ
りも狭くなるように形成される。
１００μｍであり、有底溝２４ａの幅は、樹脂フィルム
２３に熱圧着された導体パターン２２ａが樹脂フィルム
２３から離脱しないように、導体パターン２２ａの幅よ
りも狭くなるように形成される。
【００２３】図１（ｂ）に示すように、有底ビアホール
２４及び有底溝２４ａの形成が完了すると、次に、図１
（ｃ）に示すように、有底ビアホール２４及び有底溝２
４ａ内に層間接続材料である導電ペースト５０を充填す
る。導電ペースト５０は、平均粒径５μｍ、比表面積
０．５ｍ2／ｇの錫粒子３００ｇと、平均粒径１μｍ、
比表面積１．２ｍ2／ｇの銀粒子３００ｇとに、有機溶
剤であるテルピネオール６０ｇにエチルセルロース樹脂
６ｇを溶解したものを加え、これをミキサーによって混
練しペースト化したものである。
２４及び有底溝２４ａの形成が完了すると、次に、図１
（ｃ）に示すように、有底ビアホール２４及び有底溝２
４ａ内に層間接続材料である導電ペースト５０を充填す
る。導電ペースト５０は、平均粒径５μｍ、比表面積
０．５ｍ2／ｇの錫粒子３００ｇと、平均粒径１μｍ、
比表面積１．２ｍ2／ｇの銀粒子３００ｇとに、有機溶
剤であるテルピネオール６０ｇにエチルセルロース樹脂
６ｇを溶解したものを加え、これをミキサーによって混
練しペースト化したものである。
【００２４】ここで、エチルセルロース樹脂は、導電ペ
ースト５０に保形性を付与するために添加されており、
この保形性付与材としては、例えばアクリル樹脂を採用
することもできる。
ースト５０に保形性を付与するために添加されており、
この保形性付与材としては、例えばアクリル樹脂を採用
することもできる。
【００２５】導電ペースト５０は、メタルマスクを用い
たスクリーン印刷機により、片面パターンフィルム２１
の有底ビアホール２４及び有底溝２４ａ内に印刷充填さ
れ、その後、１４０〜１６０℃で約３０分間テルピネオ
ールを乾燥させる。なお、導電ペースト５０の充填は、
本例ではスクリーン印刷機を用いたが、確実に充填がで
きるのであれば、ディスペンサ等を用いる他の方法を採
用しても良い。
たスクリーン印刷機により、片面パターンフィルム２１
の有底ビアホール２４及び有底溝２４ａ内に印刷充填さ
れ、その後、１４０〜１６０℃で約３０分間テルピネオ
ールを乾燥させる。なお、導電ペースト５０の充填は、
本例ではスクリーン印刷機を用いたが、確実に充填がで
きるのであれば、ディスペンサ等を用いる他の方法を採
用しても良い。
【００２６】次に、図１（ｄ）に示すように、片面パタ
ーンフィルム２１を複数枚（本例では６枚）積層する。
このとき、下方側の３枚の片面パターンフィルム２１
は、導体パターン２２，２２ａが設けられた側を下側と
して、上方側の３枚の片面パターンフィルム２１は導体
パターン２２，２２ａが設けられた側を上側として積層
する。
ーンフィルム２１を複数枚（本例では６枚）積層する。
このとき、下方側の３枚の片面パターンフィルム２１
は、導体パターン２２，２２ａが設けられた側を下側と
して、上方側の３枚の片面パターンフィルム２１は導体
パターン２２，２２ａが設けられた側を上側として積層
する。
【００２７】すなわち、中央の２枚の片面パターンフィ
ルム２１を導体パターン２２，２２ａが形成されていな
い面同士を向かい合わせて積層し、その両面に、導体パ
ターン２２，２２ａが形成された面と導体パターン２
２，２２ａが形成されていない面とが向かい合うよう
に、片面パターンフィルム２１を積層する。
ルム２１を導体パターン２２，２２ａが形成されていな
い面同士を向かい合わせて積層し、その両面に、導体パ
ターン２２，２２ａが形成された面と導体パターン２
２，２２ａが形成されていない面とが向かい合うよう
に、片面パターンフィルム２１を積層する。
【００２８】このように、片面パターンフィルム２１を
積層することにより、片面にのみ導体パターン２２，２
２ａが形成された片面パターンフィルム２１を用いなが
ら、多層配線基板の両表面において導体パターン２２、
２２ａによる電極が形成できる。これにより、多層配線
基板の両面において、電子部品や外部回路と接続するた
めの電極を形成できるので、高密度実装あるいは多層基
板の小型化を図ることができる。
積層することにより、片面にのみ導体パターン２２，２
２ａが形成された片面パターンフィルム２１を用いなが
ら、多層配線基板の両表面において導体パターン２２、
２２ａによる電極が形成できる。これにより、多層配線
基板の両面において、電子部品や外部回路と接続するた
めの電極を形成できるので、高密度実装あるいは多層基
板の小型化を図ることができる。
【００２９】図１（ｄ）に示すように片面パターンフィ
ルム２１を積層したら、これらの上下両面から図示しな
い真空加熱プレス機により加熱しながら加圧する。本例
では、片面パターンフィルム２１の積層体を３００〜３
５０℃の温度に加熱しつつ、１〜１０ＭＰａの圧力で４
０〜６０分間加圧した。
ルム２１を積層したら、これらの上下両面から図示しな
い真空加熱プレス機により加熱しながら加圧する。本例
では、片面パターンフィルム２１の積層体を３００〜３
５０℃の温度に加熱しつつ、１〜１０ＭＰａの圧力で４
０〜６０分間加圧した。
【００３０】これにより、図１（ｅ）に示すように、各
片面パターンフィルム２１の樹脂フィルム２３が軟化し
て塑性変形し、相互に接着される。樹脂フィルム２３は
全て同じ熱可塑性樹脂材料によって形成されているの
で、容易に一体化される。
片面パターンフィルム２１の樹脂フィルム２３が軟化し
て塑性変形し、相互に接着される。樹脂フィルム２３は
全て同じ熱可塑性樹脂材料によって形成されているの
で、容易に一体化される。
【００３１】さらに、有底ビアホール２４及び有底溝２
４ａ内の導電ペースト５０が焼結して一体化した導電性
組成物５１となるとともに、隣接する導体パターン２
２，２２ａと金属拡散接合する。これにより、有底ビア
ホール２４内の導電性組成物５１を介して隣接する導体
パターン２２間の層間接続が行なわれるとともに、有底
溝２４ａ内の導電性組成物は、導体パターン２２ａに金
属接合されて一体化し、大電流導通経路を形成する。
４ａ内の導電ペースト５０が焼結して一体化した導電性
組成物５１となるとともに、隣接する導体パターン２
２，２２ａと金属拡散接合する。これにより、有底ビア
ホール２４内の導電性組成物５１を介して隣接する導体
パターン２２間の層間接続が行なわれるとともに、有底
溝２４ａ内の導電性組成物は、導体パターン２２ａに金
属接合されて一体化し、大電流導通経路を形成する。
【００３２】このような工程を経て、多層配線基板１０
０が得られる。
０が得られる。
【００３３】ここで、導電性組成物５１の形成に関する
メカニズムを簡単に説明する。有底ビアホール２４及び
有底溝２４ａ内に充填され、乾燥された導電ペースト５
０は、錫粒子と銀粒子とが混合された状態にある。そし
て、この導電ペースト５０において、片面パターンフィ
ルム２１の積層体が室温から３００〜３５０℃まで加熱
されたとき、錫粒子の融点は２３２℃であり、銀粒子の
融点は９６１℃であるため、加熱温度が２３０℃程度ま
で上昇したときから錫粒子が融解し始め、銀粒子の外周
を覆うように付着する。
メカニズムを簡単に説明する。有底ビアホール２４及び
有底溝２４ａ内に充填され、乾燥された導電ペースト５
０は、錫粒子と銀粒子とが混合された状態にある。そし
て、この導電ペースト５０において、片面パターンフィ
ルム２１の積層体が室温から３００〜３５０℃まで加熱
されたとき、錫粒子の融点は２３２℃であり、銀粒子の
融点は９６１℃であるため、加熱温度が２３０℃程度ま
で上昇したときから錫粒子が融解し始め、銀粒子の外周
を覆うように付着する。
【００３４】そして、加熱が継続して行なわれると、融
解した錫は、銀粒子の表面から拡散を始め、錫と銀の合
金（融点４８０℃）を形成する。このとき、導電ペース
ト５０には、１〜１０ＭＰａの圧力が加えられているた
め、錫と銀との合金形成に伴い、有底ビアホール２４及
び有底溝２４ａ内には、焼結により一体化した合金から
なる導電性組成物５１が形成される。
解した錫は、銀粒子の表面から拡散を始め、錫と銀の合
金（融点４８０℃）を形成する。このとき、導電ペース
ト５０には、１〜１０ＭＰａの圧力が加えられているた
め、錫と銀との合金形成に伴い、有底ビアホール２４及
び有底溝２４ａ内には、焼結により一体化した合金から
なる導電性組成物５１が形成される。
【００３５】有底ビアホール２４及び有底溝２４ａ内で
導電性組成物５１が形成されているときには、この導電
性組成物５１は加圧されているため、有底ビアホール２
４及び有底溝２４ａの底部を構成する導体パターン２
２，２２ａに圧接される。これにより、導電性組成物５
１の錫成分と、導体パターン２２，２２ａを構成する銅
箔の銅成分とが相互に固相拡散し、導電性組成物５１と
導体パターン２２、２２ａ，との界面に固相拡散層を形
成して電気的に接続する。
導電性組成物５１が形成されているときには、この導電
性組成物５１は加圧されているため、有底ビアホール２
４及び有底溝２４ａの底部を構成する導体パターン２
２，２２ａに圧接される。これにより、導電性組成物５
１の錫成分と、導体パターン２２，２２ａを構成する銅
箔の銅成分とが相互に固相拡散し、導電性組成物５１と
導体パターン２２、２２ａ，との界面に固相拡散層を形
成して電気的に接続する。
【００３６】次に、大電流を導通させるための導体パタ
ーン２２ａによって、多層配線基板１００内にトランス
を形成する場合の、導体パターン２２ａの形成例につい
て図２の平面図に基づいて説明する。なお、図２は、多
層配線基板１００を構成する複数毎の片面パターンフィ
ルム２１の内、１枚の片面パターンフィルム２１の導体
パターン２２ａ形成面を示すものである。
ーン２２ａによって、多層配線基板１００内にトランス
を形成する場合の、導体パターン２２ａの形成例につい
て図２の平面図に基づいて説明する。なお、図２は、多
層配線基板１００を構成する複数毎の片面パターンフィ
ルム２１の内、１枚の片面パターンフィルム２１の導体
パターン２２ａ形成面を示すものである。
【００３７】図２に示すように、ほぼ円環状の２本の導
体パターン２２ａ１，２２ａ２が同軸状に形成されてい
る。２本の導体パターン２２ａ１，２２ａ２は、それぞ
れ、上層の導体パターンとの接続部３５、及び下層の導
体パターンとの接続部において、層間接続材料としての
有底ビアホールに形成される導電性組成物を介して上下
層の円環状に形成された導体パターンと接続される。こ
れにより、多層配線基板１００の複数層に渡って、円環
状の導体パターン２２ａ１，２２ａ２が接続されること
になり、内側の導体パターン２２ａ１によって第１のコ
イルが形成され、外側の導体パターン２２ａ２によって
第２のコイルが形成される。
体パターン２２ａ１，２２ａ２が同軸状に形成されてい
る。２本の導体パターン２２ａ１，２２ａ２は、それぞ
れ、上層の導体パターンとの接続部３５、及び下層の導
体パターンとの接続部において、層間接続材料としての
有底ビアホールに形成される導電性組成物を介して上下
層の円環状に形成された導体パターンと接続される。こ
れにより、多層配線基板１００の複数層に渡って、円環
状の導体パターン２２ａ１，２２ａ２が接続されること
になり、内側の導体パターン２２ａ１によって第１のコ
イルが形成され、外側の導体パターン２２ａ２によって
第２のコイルが形成される。
【００３８】なお、接続される上下層の導体パターン
は、図２に示す導体パターン２２ａ１，２２ａ２とその
径を異ならせることにより、有底溝２４ａ１、２４ａ２
に充填される導電ペースト５０を介して、その導体パタ
ーン２２ａ１，２２ａ２の全体と電気的に接続されるこ
とを防止しており、これにより、複数巻きのコイルを形
成することができる。
は、図２に示す導体パターン２２ａ１，２２ａ２とその
径を異ならせることにより、有底溝２４ａ１、２４ａ２
に充填される導電ペースト５０を介して、その導体パタ
ーン２２ａ１，２２ａ２の全体と電気的に接続されるこ
とを防止しており、これにより、複数巻きのコイルを形
成することができる。
【００３９】３０は、上述の第１及び第２のコイルによ
って構成されるトランスのコアであり、例えば、フェラ
イトによって構成される。このコア３０は、多層配線基
板１００の積層方向に孔を形成し、その孔内に挿入され
る。
って構成されるトランスのコアであり、例えば、フェラ
イトによって構成される。このコア３０は、多層配線基
板１００の積層方向に孔を形成し、その孔内に挿入され
る。
【００４０】上記した２本の導体パターン２２ａ１，２
２ａ２の形状に沿って、導電ペースト５０が設けられて
いる。この導電ペースト５０は、図１（ｂ）、（ｃ）に
おいて説明したように、導体パターン２２ａ１，２２ａ
２の形成面と反対側の面から樹脂フィルム２３にレーザ
を照射し、導体パターン２２ａ１，２２ａ２を底面とす
る有底溝２４ａ１、２４ａ２を形成し、それらの有底溝
２４ａ１，２４ａ２内に充填したものである。
２ａ２の形状に沿って、導電ペースト５０が設けられて
いる。この導電ペースト５０は、図１（ｂ）、（ｃ）に
おいて説明したように、導体パターン２２ａ１，２２ａ
２の形成面と反対側の面から樹脂フィルム２３にレーザ
を照射し、導体パターン２２ａ１，２２ａ２を底面とす
る有底溝２４ａ１、２４ａ２を形成し、それらの有底溝
２４ａ１，２４ａ２内に充填したものである。
【００４１】そして、上述した構成を有する片面パター
ンフィルム２１を複数枚形成し、その積層体に対して加
熱及び加圧を行なうことにより、導電ペースト５０の金
属粒子が焼結して導電性組成物となるとともに、導体パ
ターン２２ａ１，２２ａ２と一体化する。このため、導
体パターン２２ａ１，２２ａ２を形成するための導体箔
の厚さを厚くすることなく、大電流を通電する必要があ
るコイル形成用の導体パターン２２ａ１，２２ａ２の電
流容量を増大させることができるのである。 （変形例）上記実施形態では、片面パターンフィルムを
用いて多層配線基板を形成したが、片面パターンフィル
ム以外に、両面パターンフィルム、片面パターンフィル
ムおよび配線パターンを形成していない樹脂フィルムを
適宜組み合わせて多層配線基板を形成しても良い。
ンフィルム２１を複数枚形成し、その積層体に対して加
熱及び加圧を行なうことにより、導電ペースト５０の金
属粒子が焼結して導電性組成物となるとともに、導体パ
ターン２２ａ１，２２ａ２と一体化する。このため、導
体パターン２２ａ１，２２ａ２を形成するための導体箔
の厚さを厚くすることなく、大電流を通電する必要があ
るコイル形成用の導体パターン２２ａ１，２２ａ２の電
流容量を増大させることができるのである。 （変形例）上記実施形態では、片面パターンフィルムを
用いて多層配線基板を形成したが、片面パターンフィル
ム以外に、両面パターンフィルム、片面パターンフィル
ムおよび配線パターンを形成していない樹脂フィルムを
適宜組み合わせて多層配線基板を形成しても良い。
【００４２】また、上記実施形態においては、大電流を
通電する必要がある導体パターン２２ａを底面として、
樹脂フィルム２３を貫通する貫通有底溝を形成して、そ
の溝内に導電ペースト５０を充填した。しかしながら、
導体パターン２２ａの電流容量を増加するために導電ペ
ースト５０を充填する溝は、必ずしも貫通溝である必要
はなく、樹脂フィルム２３の厚さよりも短い深さを有す
る溝であっても良い。この場合には、樹脂フィルム２３
に導体箔を熱圧着する前に、その圧着面に所望のパター
ンの溝を形成し、かつ導電ペーストを充填しておく。そ
の後、導体箔の貼付、及びエッチングによるパターン形
成を行なう。
通電する必要がある導体パターン２２ａを底面として、
樹脂フィルム２３を貫通する貫通有底溝を形成して、そ
の溝内に導電ペースト５０を充填した。しかしながら、
導体パターン２２ａの電流容量を増加するために導電ペ
ースト５０を充填する溝は、必ずしも貫通溝である必要
はなく、樹脂フィルム２３の厚さよりも短い深さを有す
る溝であっても良い。この場合には、樹脂フィルム２３
に導体箔を熱圧着する前に、その圧着面に所望のパター
ンの溝を形成し、かつ導電ペーストを充填しておく。そ
の後、導体箔の貼付、及びエッチングによるパターン形
成を行なう。
【００４３】また、上記実施形態において、樹脂フィル
ムとして液晶ポリマーからなる熱可塑性樹脂フィルムを
用いたが、これに限らず、ポリエーテルエーテルケトン
樹脂６５〜３５重量％とポリエーテルイミド樹脂３５〜
６５重量％とからなる熱可塑性樹脂フィルムや、それら
の樹脂フィルムに非導電性フィラを添加したフィルムで
あっても良い。また、ポリエーテルエーテルケトン（Ｐ
ＥＥＫ）もしくはポリエーテルイミド（ＰＥＩ）のみか
らなる樹脂フィルムを使用することも可能である。さら
に、熱可塑性ポリイミド、ＰＥＴ，ＰＰＳ等、他の熱可
塑性樹脂を用いてもよい。
ムとして液晶ポリマーからなる熱可塑性樹脂フィルムを
用いたが、これに限らず、ポリエーテルエーテルケトン
樹脂６５〜３５重量％とポリエーテルイミド樹脂３５〜
６５重量％とからなる熱可塑性樹脂フィルムや、それら
の樹脂フィルムに非導電性フィラを添加したフィルムで
あっても良い。また、ポリエーテルエーテルケトン（Ｐ
ＥＥＫ）もしくはポリエーテルイミド（ＰＥＩ）のみか
らなる樹脂フィルムを使用することも可能である。さら
に、熱可塑性ポリイミド、ＰＥＴ，ＰＰＳ等、他の熱可
塑性樹脂を用いてもよい。
【００４４】また、熱可塑性樹脂以外にも、例えば、熱
硬化性樹脂に接着剤層を形成したフィルムを、多層配線
基板を形成する際の絶縁層として用いても良い。
硬化性樹脂に接着剤層を形成したフィルムを、多層配線
基板を形成する際の絶縁層として用いても良い。
【００４５】なお、上記実施形態において、多層配線基
板は６層基板であったが、層数が限定されるものではな
いことは言うまでもない。
板は６層基板であったが、層数が限定されるものではな
いことは言うまでもない。
【図１】（ａ）〜（ｅ）は本発明の第１の実施形態によ
る多層配線基板の概略の製造工程を示す工程別断面図で
ある。
る多層配線基板の概略の製造工程を示す工程別断面図で
ある。
【図２】片面パターンフィルム２１の平面図である。
２１ 片面パターンフィルム
２２，２２ａ 導体パターン
２３ 樹脂フィルム
２４ 有底ビアホール
２４ａ 有底溝
５０ 導電ペースト
５１ 導電性組成物
１００ 多層配線基板
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/10 Ｈ０５Ｋ 3/24 Ｄ
3/24 Ｈ０１Ｌ 23/12 Ｎ
Ｅ
(72)発明者 増田 元太郎
愛知県刈谷市昭和町１丁目１番地 株式会
社デンソー内
Ｆターム(参考） 5E338 AA03 AA16 BB02 BB19 BB25
CC01 CC04 CD03 EE11
5E343 AA16 AA33 BB03 BB08 BB16
BB24 BB25 BB34 BB53 BB67
BB72 DD02 DD75 GG13
5E346 AA05 AA12 AA15 AA22 AA35
AA43 BB01 BB15 BB16 CC08
CC32 CC33 CC39 DD02 DD32
DD34 EE02 EE06 EE07 EE42
FF18 FF35 FF36 GG15 GG19
GG28 HH01
Claims (9)
- 【請求項１】 樹脂からなる絶縁層とパターン形成され
た導体箔からなる導体層が交互に積層された多層配線基
板において、 前記導体層において、大電流を導通させる必要がある導
体パターンに沿って、前記導体パターンに隣接する前記
絶縁層に溝を形成し、その溝内に導電性材料を埋め込ん
だことを特徴とする多層配線基板。 - 【請求項２】 前記溝は、前記絶縁層を貫通して形成さ
れることを特徴とする請求項１に記載の多層配線基板。 - 【請求項３】 前記溝の幅は、前記導体パターンの幅よ
りも狭いことを特徴とする請求項２に記載の多層配線基
板。 - 【請求項４】 前記絶縁層は熱可塑性樹脂によって構成
されることを特徴とする請求項１乃至請求項３のいずれ
かに記載の多層配線基板。 - 【請求項５】 前記絶縁層の厚さは、１０〜２００μｍ
の範囲であり、前記導体箔の厚さは５〜７５μｍの範囲
にあることを特徴とする請求項４に記載の多層配線基
板。 - 【請求項６】 熱可塑性樹脂からなる複数毎の絶縁層と
導体パターンとが交互に積層されるように、当該複数毎
の絶縁層の所望の面に導体パターンを形成する導体パタ
ーン形成工程と、 大電流を導通させる必要がある導体パターンに対して、
前記導体パターンに隣接する前記絶縁層に、当該導体パ
ターンに沿って溝を形成する溝形成工程と、 前記溝内に導電ペーストを充填する導電ペースト充填工
程と、 複数枚の絶縁層を積層する積層工程と 前記絶縁層の積層体に対して熱及び圧力を加えることに
より、絶縁層を軟化させて相互に接着し、多層構造の配
線基板を形成する加熱・加圧工程とを備え、 前記導電ペーストは金属微粒子を含み、前記加熱・加圧
工程において、当該金属微粒子が焼結されて導電性材料
となることによって、前記導体パターンの電流容量を増
加することを特徴とする多層配線基板の製造方法。 - 【請求項７】 前記溝形成工程では、前記絶縁層に、前
記導体パターンが形成された面とは反対側の面から前記
導体パターンに達する貫通溝を形成することを特徴とす
る請求項６に記載の多層配線基板の製造方法。 - 【請求項８】 前記貫通溝の幅は、前記導体パターンの
幅よりも狭いことを特徴とする請求項７に記載の多層配
線基板の製造方法。 - 【請求項９】 前記絶縁層の厚さは、１０〜２００μｍ
の範囲であり、前記導体パターンの厚さは５〜７５μｍ
の範囲にあることを特徴とする請求項６乃至請求項８の
いずれかに記載の多層配線基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158041A JP3969192B2 (ja) | 2002-05-30 | 2002-05-30 | 多層配線基板の製造方法 |
| TW092112986A TWI221759B (en) | 2002-05-30 | 2003-05-13 | Enhancement of current-carrying capacity of a multilayer circuit |
| US10/437,041 US6848178B2 (en) | 2002-05-30 | 2003-05-14 | Enhancement of current-carrying capacity of a multilayer circuit board |
| DE10323903A DE10323903B4 (de) | 2002-05-30 | 2003-05-26 | Verfahren zur Herstellung einer Mehrschicht-Schaltkreiskarte |
| CNB031383424A CN100346678C (zh) | 2002-05-30 | 2003-05-27 | 具有增强载流量的多层电路板 |
| KR10-2003-0033800A KR100534548B1 (ko) | 2002-05-30 | 2003-05-27 | 향상된 전류용량을 갖는 다층회로기판 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158041A JP3969192B2 (ja) | 2002-05-30 | 2002-05-30 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347748A true JP2003347748A (ja) | 2003-12-05 |
| JP3969192B2 JP3969192B2 (ja) | 2007-09-05 |
Family
ID=29545532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002158041A Expired - Fee Related JP3969192B2 (ja) | 2002-05-30 | 2002-05-30 | 多層配線基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6848178B2 (ja) |
| JP (1) | JP3969192B2 (ja) |
| KR (1) | KR100534548B1 (ja) |
| CN (1) | CN100346678C (ja) |
| DE (1) | DE10323903B4 (ja) |
| TW (1) | TWI221759B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868464B2 (en) | 2004-09-16 | 2011-01-11 | Tdk Corporation | Multilayer substrate and manufacturing method thereof |
| JP2013030809A (ja) * | 2008-12-22 | 2013-02-07 | Fujitsu Ltd | 電子部品とその製造方法 |
| KR20150138027A (ko) * | 2014-05-29 | 2015-12-09 | 도요타지도샤가부시키가이샤 | 다층 배선 기판 및 그 제조 방법 |
| US9668362B2 (en) | 2013-08-28 | 2017-05-30 | Denso Corporation | Multilayer printed circuit board and method of manufacturing the same |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4096962B2 (ja) * | 2004-08-20 | 2008-06-04 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板および電子機器の製造方法 |
| US20060042832A1 (en) * | 2004-08-27 | 2006-03-02 | Kiyoshi Sato | Multilayer circuit board and method of producing the same |
| US7176781B2 (en) * | 2004-09-29 | 2007-02-13 | Agere Systems Inc | Structure and method for adjusting integrated circuit resistor value |
| KR100633062B1 (ko) * | 2004-10-07 | 2006-10-11 | 삼성전자주식회사 | 6층 인쇄회로기판 |
| TWI287805B (en) * | 2005-11-11 | 2007-10-01 | Ind Tech Res Inst | Composite conductive film and semiconductor package using such film |
| US7271700B2 (en) * | 2005-02-16 | 2007-09-18 | International Business Machines Corporation | Thin film resistor with current density enhancing layer (CDEL) |
| US7340825B2 (en) | 2006-07-06 | 2008-03-11 | Harris Corporation | Method of making a transformer |
| US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
| US8440916B2 (en) | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| US8134425B2 (en) * | 2007-12-13 | 2012-03-13 | Broadcom Corporation | Method and system for filters embedded in an integrated circuit package |
| US8384500B2 (en) | 2007-12-13 | 2013-02-26 | Broadcom Corporation | Method and system for MEMS switches fabricated in an integrated circuit package |
| US7859360B2 (en) * | 2007-12-13 | 2010-12-28 | Broadcom Corporation | Method and system for controlling MEMS switches in an integrated circuit package |
| US8115567B2 (en) * | 2007-12-13 | 2012-02-14 | Broadcom Corporation | Method and system for matching networks embedded in an integrated circuit package |
| US7863998B2 (en) * | 2008-02-25 | 2011-01-04 | Broadcom Corporation | Method and system for processing signals via directional couplers embedded in an integrated circuit package |
| US7859359B2 (en) * | 2008-02-25 | 2010-12-28 | Broadcom Corporation | Method and system for a balun embedded in an integrated circuit package |
| US20090219908A1 (en) * | 2008-02-29 | 2009-09-03 | Ahmadreza Rofougaran | Method and system for processing signals via diplexers embedded in an integrated circuit package |
| US8198714B2 (en) | 2008-03-28 | 2012-06-12 | Broadcom Corporation | Method and system for configuring a transformer embedded in a multi-layer integrated circuit (IC) package |
| US8269344B2 (en) * | 2008-03-28 | 2012-09-18 | Broadcom Corporation | Method and system for inter-chip communication via integrated circuit package waveguides |
| US7982555B2 (en) | 2008-03-28 | 2011-07-19 | Broadcom Corporation | Method and system for processing signals via power splitters embedded in an integrated circuit package |
| US8384596B2 (en) * | 2008-06-19 | 2013-02-26 | Broadcom Corporation | Method and system for inter-chip communication via integrated circuit package antennas |
| US8450846B2 (en) * | 2008-06-19 | 2013-05-28 | Broadcom Corporation | Method and system for communicating via flip-chip die and package waveguides |
| US8238842B2 (en) * | 2009-03-03 | 2012-08-07 | Broadcom Corporation | Method and system for an on-chip and/or an on-package transmit/receive switch and antenna |
| US8521106B2 (en) * | 2009-06-09 | 2013-08-27 | Broadcom Corporation | Method and system for a sub-harmonic transmitter utilizing a leaky wave antenna |
| JP2011091126A (ja) * | 2009-10-21 | 2011-05-06 | Shin-Etsu Astech Co Ltd | 発光装置（ｃｏｂモジュール） |
| US8654541B2 (en) * | 2011-03-24 | 2014-02-18 | Toyota Motor Engineering & Manufacturing North America, Inc. | Three-dimensional power electronics packages |
| CN103781283A (zh) * | 2012-10-19 | 2014-05-07 | 先丰通讯股份有限公司 | 一种电路板制作方法 |
| CN104885576B (zh) * | 2012-12-31 | 2017-12-05 | 阿莫绿色技术有限公司 | 柔性印刷电路基板及其制造方法 |
| TWI507906B (zh) * | 2014-01-06 | 2015-11-11 | Wistron Corp | 電路板承載電流的判斷方法、以及製程廠商的篩選方法及系統 |
| JP2015159240A (ja) * | 2014-02-25 | 2015-09-03 | 矢崎総業株式会社 | フレキシブルフラット回路体 |
| JP2015188051A (ja) * | 2014-03-14 | 2015-10-29 | 株式会社東芝 | 光結合装置 |
| CN104916729A (zh) * | 2014-03-14 | 2015-09-16 | 株式会社东芝 | 光耦合装置 |
| DE102016109853B4 (de) * | 2016-05-30 | 2021-08-12 | Infineon Technologies Ag | Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur |
| CN106102310A (zh) * | 2016-07-29 | 2016-11-09 | 上海摩软通讯技术有限公司 | 电路板及其组件 |
| CA3131750A1 (en) * | 2019-03-29 | 2020-10-08 | Essex Group Llc | Magnet wire with thermoplastic insulation |
| JP2021057477A (ja) * | 2019-09-30 | 2021-04-08 | 株式会社村田製作所 | コイル部品の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2684877B2 (ja) * | 1991-07-17 | 1997-12-03 | 株式会社デンソー | 多層基板 |
| JPH08125339A (ja) * | 1994-10-21 | 1996-05-17 | Kyocera Corp | 多層配線基板の製造方法 |
| JPH08264956A (ja) * | 1995-03-23 | 1996-10-11 | Internatl Business Mach Corp <Ibm> | 電気的接続構造 |
| JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| US6320140B1 (en) * | 1996-06-14 | 2001-11-20 | Ibiden Co., Ltd. | One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production |
| JP3241605B2 (ja) * | 1996-09-06 | 2001-12-25 | 松下電器産業株式会社 | 配線基板の製造方法並びに配線基板 |
| JPH10117069A (ja) | 1996-10-08 | 1998-05-06 | Denki Kagaku Kogyo Kk | 金属ベース多層回路基板 |
| JP3173439B2 (ja) * | 1997-10-14 | 2001-06-04 | 松下電器産業株式会社 | セラミック多層基板及びその製造方法 |
| JP3355142B2 (ja) * | 1998-01-21 | 2002-12-09 | 三菱樹脂株式会社 | 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法 |
| US6139777A (en) * | 1998-05-08 | 2000-10-31 | Matsushita Electric Industrial Co., Ltd. | Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same |
| TW436882B (en) * | 1998-06-01 | 2001-05-28 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
| TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| JP2001237550A (ja) * | 1999-12-14 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 多層プリント配線板およびその製造方法 |
| TWI242398B (en) * | 2000-06-14 | 2005-10-21 | Matsushita Electric Ind Co Ltd | Printed circuit board and method of manufacturing the same |
-
2002
- 2002-05-30 JP JP2002158041A patent/JP3969192B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-13 TW TW092112986A patent/TWI221759B/zh not_active IP Right Cessation
- 2003-05-14 US US10/437,041 patent/US6848178B2/en not_active Expired - Lifetime
- 2003-05-26 DE DE10323903A patent/DE10323903B4/de not_active Expired - Fee Related
- 2003-05-27 KR KR10-2003-0033800A patent/KR100534548B1/ko not_active IP Right Cessation
- 2003-05-27 CN CNB031383424A patent/CN100346678C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868464B2 (en) | 2004-09-16 | 2011-01-11 | Tdk Corporation | Multilayer substrate and manufacturing method thereof |
| JP2013030809A (ja) * | 2008-12-22 | 2013-02-07 | Fujitsu Ltd | 電子部品とその製造方法 |
| US8704106B2 (en) | 2008-12-22 | 2014-04-22 | Fujitsu Limited | Ferroelectric component and manufacturing the same |
| US9668362B2 (en) | 2013-08-28 | 2017-05-30 | Denso Corporation | Multilayer printed circuit board and method of manufacturing the same |
| KR20150138027A (ko) * | 2014-05-29 | 2015-12-09 | 도요타지도샤가부시키가이샤 | 다층 배선 기판 및 그 제조 방법 |
| KR101685289B1 (ko) | 2014-05-29 | 2016-12-09 | 도요타지도샤가부시키가이샤 | 다층 배선 기판 및 그 제조 방법 |
| DE102015108162B4 (de) | 2014-05-29 | 2023-09-21 | Denso Corporation | Mehrschichtleiterplatte und Herstellungsverfahren für die Mehrschichtleiterplatte |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030093986A (ko) | 2003-12-11 |
| US6848178B2 (en) | 2005-02-01 |
| DE10323903B4 (de) | 2011-02-10 |
| JP3969192B2 (ja) | 2007-09-05 |
| CN100346678C (zh) | 2007-10-31 |
| CN1468048A (zh) | 2004-01-14 |
| TWI221759B (en) | 2004-10-01 |
| TW200307495A (en) | 2003-12-01 |
| KR100534548B1 (ko) | 2005-12-07 |
| US20030222340A1 (en) | 2003-12-04 |
| DE10323903A1 (de) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003347748A (ja) | 多層配線基板及びその製造方法。 | |
| KR100488412B1 (ko) | 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
| JP3407737B2 (ja) | 多層基板の製造方法およびその製造方法によって形成される多層基板 | |
| JP3867593B2 (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 | |
| JP3849705B2 (ja) | 配線基板および配線基板の接続構造 | |
| US20080017409A1 (en) | Multilayer board | |
| JPH1145955A (ja) | 素子内蔵多層配線基板およびその製造方法 | |
| JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
| JP2002064271A (ja) | 複合配線基板及びその製造方法 | |
| JP2002374067A (ja) | プリント基板のおよびその製造方法 | |
| JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| JP2003332749A (ja) | 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板 | |
| JP3882540B2 (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 | |
| JP2001332866A (ja) | 回路基板及びその製造方法 | |
| JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
| JP2004186645A (ja) | 回路基板およびその製造方法 | |
| US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
| JP2010123829A (ja) | プリント配線板とその製造方法 | |
| JP2010021368A (ja) | 部品内蔵配線基板及びその製造方法 | |
| JP6058321B2 (ja) | 配線基板の製造方法 | |
| JP3945316B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| JPH11112150A (ja) | 多層基板とその製造方法 | |
| JP2004172533A (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3969192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140615 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |