CN100346678C - 具有增强载流量的多层电路板 - Google Patents

具有增强载流量的多层电路板 Download PDF

Info

Publication number
CN100346678C
CN100346678C CNB031383424A CN03138342A CN100346678C CN 100346678 C CN100346678 C CN 100346678C CN B031383424 A CNB031383424 A CN B031383424A CN 03138342 A CN03138342 A CN 03138342A CN 100346678 C CN100346678 C CN 100346678C
Authority
CN
China
Prior art keywords
conductive pattern
insulating barrier
conductive
groove
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031383424A
Other languages
English (en)
Other versions
CN1468048A (zh
Inventor
近藤宏司
片冈良平
增田元太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1468048A publication Critical patent/CN1468048A/zh
Application granted granted Critical
Publication of CN100346678C publication Critical patent/CN100346678C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种多层电路板，其中多个绝缘层和多个导电层被层叠在一起，每个导电层包括一导电图案，该多层电路板包括：绝缘层，它具有沟槽和通孔，其中该通孔延伸穿过该绝缘层；导电件，它位于该沟槽中；以及导电图案，它邻接该沟槽，并与该导电件电连接，该导电图案在该绝缘层的表面上沿着该绝缘层的表面以至少一个预定长度连续延伸，该导电图案和该导电件构成一导电线路，其中在与该绝缘层的表面平行的电流方向上，与单一的导电图案相比，该导电线路具有比该导电图案高的载流量，其中该绝缘层具有10-200μm的厚度，该导电图案具有5-75μm的厚度，该沟槽具有比该导电图案窄的宽度。

Description

具有增强载流量的多层电路板
技术领域
本发明涉及可通入高电流的多层电路板和制造该多层电路板的方法。
背景技术
最近，多层电路板在密集封装的半导体器件和电子元件(如电容和电阻)方面具有很大的需求。这种多层电路板例如可以通过以下方式制成：将导电图案薄膜层叠起来，其中，在每个薄膜层中，在一作为绝缘层的热塑性树脂薄膜上已形成例如由铜制成的导电图案；通过热压将上述层叠体结合成一整体。
对于上述多层电路板，已经存在这样的需求，例如需要将一功率器件安装在该电路板上，以形成一功率源(如电源)电路，或者需要在该电路板上构造一特定元件，例如线圈，以使其应用更加广泛。在这种情况下，有必要向与功率器件电连接的导电图案和该线圈通入高电流，因此该导电图案必须相对较厚，以增大上述多层电路板中的载流量。
然而，如果通过加厚导电图案的方式来增大载流量，则很难使该导电图案小型化，因为当该导电图案通过蚀刻方式形成时其蚀刻精度将会变差。此外，如果采用特别厚的导电图案，则当通过热压方式融化热塑性树脂薄膜时，在其上形成导电图案的热塑性树脂薄膜将不能均匀地覆盖该厚的导电图案。其结果是，将产生空洞或该热塑性树脂薄膜将会分层。
发明内容
本发明是在考虑到以上问题的基础上提出的，其一个目的在于增大多层电路板的载流量而不需要加大包含在该电路板中的导电图案的厚度。
为达到上述目的，本发明提出一种多层电路板，其中多个绝缘层和多个导电层被层叠在一起，每个导电层包括一导电图案，该多层电路板包括：绝缘层，它具有沟槽和通孔，其中该通孔延伸穿过该绝缘层；导电件，它位于该沟槽中；以及导电图案，它邻接该沟槽，并与该导电件电连接，该导电图案在该绝缘层的表面上沿着该绝缘层的表面以至少一个预定长度连续延伸，该导电图案和该导电件构成一导电线路，其中在与该绝缘层的表面平行的电流方向上，与单一的导电图案相比，该导电线路具有比该导电图案高的载流量，其中该绝缘层具有10-200μm的厚度，该导电图案具有5-75μm的厚度，该沟槽具有比该导电图案窄的宽度。
根据本发明的另一方面，提供了一种多层电路板的制造方法，其中多个绝缘层和多个导电层被层叠在一起，每个导电层包括一导电图案，该方法包括：
制备一导电图案薄膜，该制备过程包含：
在一绝缘层上形成一导电图案，该导电图案在该绝缘层的表面上沿着该绝缘层的表面以至少一个预定长度连续延伸；
在该绝缘层中形成沟槽，该沟槽与该导电图案相邻，并沿着该导电图案以所述预定长度连续延伸，其中该沟槽的宽度比该导电图案的宽度窄；
在该绝缘层中形成通孔，该通孔延伸穿过该绝缘层；以及
在该沟槽中封装包含有金属微粒的低电阻系数的导电膏；
将该导电图案薄膜和一绝缘层层叠在一起，以形成一层叠体；
热压该层叠体，以使该绝缘层结合在一起，该导电膏被烧结而形成一与该导电图案电连接的导电件，该沟槽中的导电件和该导电图案形成一导电线路，其中在与该绝缘层的表面平行的电流方向上，该导电线路具有比单一导电图案高的载流量，其中该绝缘层被形成为具有10-200μm的厚度，该导电图案被形成为具有5-75μm的厚度。
附图说明
从下面参考附图所做的详细说明，本发明的上述和其它目的、特征和优点将变得更加清楚。
图1A-1E示出了制造根据本发明的第一实施例的多层电路板的制造步骤的横截面示图；以及
图2为包括在一多层电路板中的单面导电图案薄膜的局部平面图，其中一线圈已经被形成。
具体实施方式
下面参考不同实施例对本发明进行详细说明。
第一实施例
根据第一实施例，图1E所示的多层电路板100采用如1A-1E所示的步骤制造而成。首先，一图1C所示的单面导电图案薄膜21采用如图1A-1C所示的步骤形成。首先，一厚度为18μm的铜箔和一热塑性树脂薄膜23被层压在一起，该热塑性树脂薄膜23形成如图1E所示的多层电路板100中的一绝缘层，接着，如图1A所示，该铜箔通过蚀刻方式形成第一导电图案22和第二导电图案22a。
该导电图案22、22a由铜制成，并具有18μm的厚度。但是，该导电图案22、22a也可以由其它金属制成。此外，该厚度可以不为18μm。但是，考虑到当导电图案22、22a由蚀刻方式形成时的蚀刻精度以及在随后步骤中使多个如图1C所示的单面导电图案薄膜21通过热压结合成一整体时可能产生的空洞，该厚度优选处于5-75μm的范围内。
该第一导电图案22作为一电连接用作构成例如多层电路板100中的一控制电路的半导体器件的布线线路，因此该第一导电图案22通入相对较低的电流。另一方面，该第二导电图案22a作为一电连接用作构成例如一功率源电路或形成多层电路板100中的一线圈的元件的布线线路，因此该第二导电图案22a被通入相对较高的电流。
图1A所示的热塑性树脂薄膜23由所谓的液晶聚合物制成，并具有75μm的厚度。该图1A所示的热塑性树脂薄膜23在280-300℃的温度下被软化，因此当在后来的步骤中使多个如图1C所示的单面导电图案薄膜21的层叠体在上述温度下被热压时，该层叠体中的多个单面导电图案薄膜21的热塑性树脂23将被结合在一起。考虑到处理起来的容易性和该导电图案22、22a的厚度(其需要均匀地被层叠体中的热塑性树脂薄膜23均匀地覆盖)，图1A所示的热塑性树脂薄膜23的厚度最好为10-200μm。
如图1A所示，当第一和第二导电图案22、22a完成之后，如图1B所示，一通孔24和一沟槽24a通过二氧化碳激光器形成，它们分别以第一和第二导电图案22、22a为底部。当通孔24和沟槽24a形成时，通过调整二氧化碳激光器的功率和曝光时间，使得导电图案22、22a免于被激光器所挖穿。该通孔24具有50-100μm的直径。该沟槽24a具有比第二导电图案22a窄的宽度，以防止已经通过热压粘接在热塑性树脂薄膜23上的第二导电图案22a脱落。
当如图1B所示，通孔24和沟槽24a形成后，如图1C所示，一较低电阻系数的夹层接触材料50或较低电阻系数的导电膏50被封装在通孔24中。该导电膏50通过以下方式制备。将由6克乙基纤维素树脂溶解在60克松油醇(作为有机溶剂)中所形成的溶液加入到300克的锡微粒和300克的银微粒中，该锡微粒具有5μm的平均粒度，并具有0.5m2/g的特定表面，该银微粒具有1μm的平均粒度，并具有1.2m2/g的特定表面。该混合物通过搅拌器混合，以使其呈粘稠的浆糊状。该乙基纤维素树脂被添加，以提高该导电膏50的形状保持能力。作为提高形状保持能力的材料，也可以使用丙烯酸树脂。
当利用金属掩膜并通过丝网印刷机将导电膏50印制和封装在通孔24和沟槽24a中后，该松油醇在140-160℃的温度下保持大约30分钟，从而被蒸发(即浓缩或脱水)。在如图1C所示的步骤中，丝网印刷机被用于将导电膏50封装到通孔24和沟槽24a中。其它方法(例如采用一分配器)也可以被使用，只要可以确保封装效果即可。
接着，如图1D所示，六个单面导电图案薄膜21被堆叠在一起，这些单面导电图案薄膜21已经通过如图1A-1C所示的步骤形成。在图1D中的下方的三个单面导电图案薄膜21被堆积在一起，以使包括有导电图案22、22a的一面面向下。在图1D中的上方的三个单面导电图案薄膜21被堆积在一起，以使包括有导电图案22、22a的一面面向上。也就是说，最内侧的两个单面导电图案薄膜21被层叠在一起，以使得不包括导电图案22、22a的一面彼此面对。另外的四个单面导电图案薄膜21被堆叠在一起，以使得包括有导电图案22、22a的一面面对着不包括导电图案22、22a的一面。
单面导电图案薄膜21的以上层叠布置方式允许导电图案22、22a暴露在图1E所示的多层电路板100的两侧，尽管该多层电路板100由多个单面导电图案薄膜21构成。该暴露的导电图案22、22a可以被用作与电子元件或外部电路电连接的端子，从而通过该多层电路板100的结构可以获得多层电路板的高密度封装或小型化。
当单面导电图案薄膜21如图1D所示层叠起来后，该层叠体被一真空热压机(未示出)从顶表面和底表面被热压。更具体地说，该层叠体承受1-10Mpa的压力，并在300-350℃的温度下被加热40-60分钟。通过该热压过程，如图1E所示，多个单面导电图案薄膜21的树脂薄膜23被塑性变形并结合在一起。因为该树脂薄膜23均由同样的热塑性树脂制成，所以这些树脂薄膜23可以很容易地结合在一起。在图1E所示的多层电路板100中，每个树脂薄膜23构成一个绝缘层，且形成于每个树脂薄膜23上的导电图案22，22a构成一导电层。这些导电层通被树脂薄膜23被隔开。
同时，位于通孔24和沟槽24a中的导电膏50被烧结，以制成导电件(即导电剂或导电化合物)51，并与相邻的导电图案22，22a一起产生扩散层。其结果是，成对的相邻第一导电图案22，22a通过导电件51被电互连，并且沟槽24a中的导电膏50和第二导电图案22a被结合并整合在一起，以形成可通入高电流的导电线路。通过上述步骤，图1E所示的多层电路板100被完成。
下面将简要地描述相邻第一导电图案22，22a的互连机构和导电线路的构成。在图1C中，被封装和蒸干在单面导电图案薄膜21的通孔和沟槽24a中的导电膏50呈将锡微粒和银微粒混合在一起的状态。当在如图1D所示的步骤中使导电膏50在300-350℃的温度下被加热时，由于锡微粒和银微粒的熔点分别为232℃和961℃，因此锡微粒将熔化、粘结和覆盖银微粒的表面。
随着加热的继续，熔融的锡开始从银微粒的表面去除融合，并在锌和锡之间形成一具有熔点为480℃的合金。随着该合金的形成，由于该导电膏50处于1-10MPa的压力下，由该合金制成的导电件51便形成于通孔24和沟槽24a中。当该导电件51被形成时，每个导电件被压至位于每个通孔24和沟槽24a的两端的导电图案22，22a的每个表面上。
因此，每个导电件51中的锡组分和与该导电件51相邻的导电图案22，22a中的铜组分相互扩散，并在每个导电件51和对应的导电图案22，22a之间的边界处形成一固态扩散层，以将导电件51和对应的导电图案22，22a电连接。
接着，将描述如图1E所示的多层电路板100的一种应用。在该应用中，一变压器已经安装在该多层电路板中。该多层电路板由多个单面导电图案薄膜21组成，其中的一个如图2所示。在图2的单面导电图案薄膜21中，基本上呈环形的内部和外部导电图案22a1，22a2同轴地形成于一热塑性树脂薄膜23上。导电件51位于每个沟槽24a1，24a2中，该沟槽24a1，24a2分别以导电图案22a1，22a2为底。每个导电图案22a1，22a2包括一个第一端子35和一个第二端子37。
图2中的内部导电图案22a1已经通过一上方单面导电图案薄膜21的导电件51在第一端子35处与该上方单面导电图案薄膜21的基本上呈环形的内部导电图案22a1电连接，该上方单面导电图案薄膜21位于图2所示的导电图案22a1的前面。图2中的该内部导电图案22a1还通过图2所示的导电件51在第二端子37处与一下方单面导电图案薄膜21的基本上呈环形的内部导电图案22a1电连接，该下方单面导电图案薄膜21位于图2所示的导电件51的后面。
以同样的方式，图2中的外部导电图案22a2已经在第一端子35处与所述上方单面导电图案薄膜21的外部导电图案22a2电连接，并在第二端子37处与所述下方单面导电图案薄膜21的外部导电图案22a2电连接。通过将多个单面导电图案薄膜21之间的导电图案22a2，22a2顺次连接，利用内部导电图案22a1和外部导电图案22a2在该应用的多层电路板中形成第一和第二线圈。
在上方和下方单面导电图案薄膜21中，基本上呈环形的内部和外部导电图案22a1，22a2的直径与图2中的导电图案22a1，22a2的直径不同，以防止导电图案22a1，22a2沿着位于图2所示的单面导电图案薄膜21与每个上方或下方单面导电图案薄膜21之间的整个导电件51电连接。
如图2所示，由第一和第二线圈形成的变压器的芯体30位于一通孔中，该通孔沿着第一和第二线圈的共同轴线穿过多层电路板。图2中的导电件51以分别对应于导电图案22a1，22a2的形状的方式成形。
该应用中的具有一固定变压器的多层电路板按照与如图1E中所示的多层电路板100同样的方式制成。特别是，分别以内部和外部导电图案22a1，22a2为底的沟槽24a1，24a2通过激光器形成。接着，一低电阻系数的导电膏50被封装在沟槽24a1，24a2中。多个单面导电图案薄膜21被层叠起来，并且该层叠体被热压。
通过该热压，位于沟槽24a1，24a2中的导电膏50被烧结，以形成导电体51，并同时与对应的导电图案22a1，22a2形成一整体。结果是，位于多层电路板中的变压器的每个线圈具有较高的载流量，并不需要加厚导电图案22a1，22a2。
其他实施例
图1E所示的多层电路板100单一地通过单面导电图案薄膜21形成。然而，除了单面导电图案薄膜21外，也可以采用双面导电图案薄膜和没有导电图案的树脂薄膜。该双面导电图案薄膜、单面导电图案薄膜21以及没有导电图案的树脂薄膜可以结合在一基底上，以形成一多层电路板。
在图1C的单面导电图案薄膜21中，沟槽24a伸过树脂薄膜23并以第二导电图案22a为底。但是，该沟槽24a并不是必须完全伸过树脂薄膜23。相反，该沟槽24a可以比树脂薄膜23的厚度浅。在这种情况下，一比树脂薄膜23的厚度浅的沟槽在预定的区域上形成于树脂薄膜中。接着，一导电膏封装在该沟槽中，且一导电箔被涂覆在该树脂薄膜上，以覆盖该沟槽。然后，采用蚀刻技术在导电箔上形成导电图案，以完成一单面导电图案薄膜。
图1A-1E的热塑性树脂薄膜23由液晶聚合物制成。作为替换，也可以使用由重量百分比为65-35％的聚醚醚酮(PEEK)树脂和重量百分比为35-65％的聚醚酰亚胺(PEI)树脂的混合物制成的热塑性树脂。另外，不局限于此，也可以采用由在聚醚醚酮树脂和聚醚酰亚胺树脂中加入非导电添加剂所制成的薄膜。还可以采用单一地由聚醚醚酮(PEEK)或(PEI)制成的薄膜。此外，也可以采用由热塑性聚酰亚胺、聚对苯二甲酸乙二(醇)酯(PET)或聚乙烯硫化物(PPS)制成的热塑性薄膜。
另外，除了热塑性树脂薄膜23外，也可采用通过在热塑性树脂薄膜上形成粘附层的方式制备而成的薄膜，以作为多层电路板中的绝缘层。
图1所示的多层电路板包括有六个单面导电图案薄膜21。但是，当然，该单面导电图案薄膜21的数目并不局限于六个。

Claims (6)

1.一种多层电路板(100)，其中多个绝缘层(23)和多个导电层被层叠在一起，每个导电层包括一导电图案(22，22a)，该多层电路板(100)包括：
绝缘层(23)，它具有沟槽(24a)和通孔(24)，其中该通孔(24)延伸穿过该绝缘层；
导电件(51)，它位于该沟槽(24a)中；以及
导电图案(22a)，它邻接该沟槽(24a)，并与该导电件(51)电连接，该导电图案在该绝缘层的表面上沿着该绝缘层的表面以至少一个预定长度连续延伸，该导电图案(22a)和该导电件(51)构成一导电线路，其中在与该绝缘层的表面平行的电流方向上，与单一的导电图案相比，该导电线路具有比该导电图案(22a)高的载流量，其中该绝缘层(23)具有10-200μm的厚度，该导电图案(22a)具有5-75μm的厚度，该沟槽(24a)具有比该导电图案(22a)窄的宽度。
2.根据权利要求1所述的多层电路板(100)，其特征在于，该沟槽(24a)延伸穿过该绝缘层(23)。
3.根据权利要求1或2所述的多层电路板(100)，其特征在于，该绝缘层(23)为热塑性树脂薄膜。
4.根据权利要求1所述的多层电路板(100)，其特征在于：
该导电图案形成一线圈，其中电流沿该导电图案的延伸方向流动；
该多层电路板(100)通过形成于该绝缘层(23)上的多个单面图案薄膜(21)中的每一个形成，其中在一个单面图案薄膜(21)的表面上形成一环形导电图案(22a1，22a2)；
所述环形导电图案(22a1，22a2)通过一个第一端子(35)与一上方导电图案相连，并通过一个第二端子(37)与一下方导电图案相连，通过位于该第一和第二端子(35，37)处并由形成于一通孔中的导电件构成的层间连接材料将该上层和下层环形导电图案相连，该环形图案与该多层电路板(100)的每层相连；
其中该连接在一起的上层和下层导电图案具有不同的直径，从而并非整个导电图案(22a1，22a2)电连接在一起，而且通过填充在沟槽(24a1，24a2)中的导电膏(50)形成多个缠绕线圈；
其中该导电膏(50)沿着导电图案(22a1，22a2)的形状设置；
该单面图案薄膜(21)形成为多个片，并且通过加热和加压层叠的片，该导电膏(50)和金属微粒被烧结而变为导电件(51)，且该导电图案(22a1，22a2)被一体化。
5.一种多层电路板(100)的制造方法，其中多个绝缘层(23)和多个导电层被层叠在一起，每个导电层包括一导电图案(22，22a)，该方法包括：
制备一导电图案薄膜，该制备过程包含：
在一绝缘层上形成一导电图案，该导电图案在该绝缘层的表面上沿着该绝缘层的表面以至少一个预定长度连续延伸；
在该绝缘层中形成沟槽，该沟槽与该导电图案相邻，并沿着该导电图案以所述预定长度连续延伸，其中该沟槽的宽度比该导电图案的宽度窄；
在该绝缘层中形成通孔，该通孔延伸穿过该绝缘层；以及
在该沟槽(24a)中封装包含有金属微粒的低电阻系数的导电膏(50)；
将该导电图案薄膜和一绝缘层层叠在一起，以形成一层叠体；
热压该层叠体，以使该绝缘层结合在一起，该导电膏被烧结而形成一与该导电图案电连接的导电件，该沟槽中的导电件和该导电图案形成一导电线路，其中在与该绝缘层的表面平行的电流方向上，该导电线路具有比单一导电图案高的载流量，其中该绝缘层(23)被形成为具有10-200μm的厚度，该导电图案(22a)被形成为具有5-75μm的厚度。
6.根据权利要求5所述的方法，其特征在于，该沟槽(24a)被形成为延伸穿过该绝缘层(23)，并以导电图案(22a)作为底部。
CNB031383424A 2002-05-30 2003-05-27 具有增强载流量的多层电路板 Expired - Fee Related CN100346678C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002158041A JP3969192B2 (ja) 2002-05-30 2002-05-30 多層配線基板の製造方法
JP158041/2002 2002-05-30

Publications (2)

Publication Number Publication Date
CN1468048A CN1468048A (zh) 2004-01-14
CN100346678C true CN100346678C (zh) 2007-10-31

Family

ID=29545532

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031383424A Expired - Fee Related CN100346678C (zh) 2002-05-30 2003-05-27 具有增强载流量的多层电路板

Country Status (6)

Country Link
US (1) US6848178B2 (zh)
JP (1) JP3969192B2 (zh)
KR (1) KR100534548B1 (zh)
CN (1) CN100346678C (zh)
DE (1) DE10323903B4 (zh)
TW (1) TWI221759B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096962B2 (ja) * 2004-08-20 2008-06-04 セイコーエプソン株式会社 多層構造形成方法、配線基板および電子機器の製造方法
US20060042832A1 (en) * 2004-08-27 2006-03-02 Kiyoshi Sato Multilayer circuit board and method of producing the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US7176781B2 (en) * 2004-09-29 2007-02-13 Agere Systems Inc Structure and method for adjusting integrated circuit resistor value
KR100633062B1 (ko) * 2004-10-07 2006-10-11 삼성전자주식회사 6층 인쇄회로기판
TWI287805B (en) * 2005-11-11 2007-10-01 Ind Tech Res Inst Composite conductive film and semiconductor package using such film
US7271700B2 (en) * 2005-02-16 2007-09-18 International Business Machines Corporation Thin film resistor with current density enhancing layer (CDEL)
US7340825B2 (en) * 2006-07-06 2008-03-11 Harris Corporation Method of making a transformer
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8384500B2 (en) 2007-12-13 2013-02-26 Broadcom Corporation Method and system for MEMS switches fabricated in an integrated circuit package
US8134425B2 (en) * 2007-12-13 2012-03-13 Broadcom Corporation Method and system for filters embedded in an integrated circuit package
US7859360B2 (en) * 2007-12-13 2010-12-28 Broadcom Corporation Method and system for controlling MEMS switches in an integrated circuit package
US8115567B2 (en) * 2007-12-13 2012-02-14 Broadcom Corporation Method and system for matching networks embedded in an integrated circuit package
US7863998B2 (en) * 2008-02-25 2011-01-04 Broadcom Corporation Method and system for processing signals via directional couplers embedded in an integrated circuit package
US7859359B2 (en) * 2008-02-25 2010-12-28 Broadcom Corporation Method and system for a balun embedded in an integrated circuit package
US20090219908A1 (en) * 2008-02-29 2009-09-03 Ahmadreza Rofougaran Method and system for processing signals via diplexers embedded in an integrated circuit package
US8198714B2 (en) 2008-03-28 2012-06-12 Broadcom Corporation Method and system for configuring a transformer embedded in a multi-layer integrated circuit (IC) package
US7982555B2 (en) 2008-03-28 2011-07-19 Broadcom Corporation Method and system for processing signals via power splitters embedded in an integrated circuit package
US8269344B2 (en) * 2008-03-28 2012-09-18 Broadcom Corporation Method and system for inter-chip communication via integrated circuit package waveguides
US8450846B2 (en) * 2008-06-19 2013-05-28 Broadcom Corporation Method and system for communicating via flip-chip die and package waveguides
US8384596B2 (en) * 2008-06-19 2013-02-26 Broadcom Corporation Method and system for inter-chip communication via integrated circuit package antennas
JP5310743B2 (ja) 2008-12-22 2013-10-09 富士通株式会社 電子部品の製造方法
US8238842B2 (en) * 2009-03-03 2012-08-07 Broadcom Corporation Method and system for an on-chip and/or an on-package transmit/receive switch and antenna
US8521106B2 (en) * 2009-06-09 2013-08-27 Broadcom Corporation Method and system for a sub-harmonic transmitter utilizing a leaky wave antenna
JP2011091126A (ja) * 2009-10-21 2011-05-06 Shin-Etsu Astech Co Ltd 発光装置（ｃｏｂモジュール）
US8654541B2 (en) * 2011-03-24 2014-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional power electronics packages
CN103781283A (zh) * 2012-10-19 2014-05-07 先丰通讯股份有限公司 一种电路板制作方法
US9648753B2 (en) * 2012-12-31 2017-05-09 Amogreentech Co., Ltd. Flexible printed circuit board and method for manufacturing same
JP5874697B2 (ja) 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
TWI507906B (zh) * 2014-01-06 2015-11-11 Wistron Corp 電路板承載電流的判斷方法、以及製程廠商的篩選方法及系統
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
CN104916729A (zh) * 2014-03-14 2015-09-16 株式会社东芝 光耦合装置
JP2015188051A (ja) * 2014-03-14 2015-10-29 株式会社東芝 光結合装置
JP6044592B2 (ja) 2014-05-29 2016-12-14 トヨタ自動車株式会社 多層配線基板及びその製造方法
DE102016109853B4 (de) * 2016-05-30 2021-08-12 Infineon Technologies Ag Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
CN106102310A (zh) * 2016-07-29 2016-11-09 上海摩软通讯技术有限公司 电路板及其组件
WO2020205428A1 (en) * 2019-03-29 2020-10-08 Essex Group Llc Magnet wire with thermoplastic insulation
US20230083970A1 (en) * 2019-03-29 2023-03-16 Essex Furukawa Magnet Wire Usa Llc Magnet wire with thermoplastic insulation
JP2021057477A (ja) * 2019-09-30 2021-04-08 株式会社村田製作所 コイル部品の製造方法
WO2024127989A1 (ja) * 2022-12-14 2024-06-20 株式会社村田製作所 多層基板及び多層基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084186A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 配線基板の製造方法並びに配線基板
JP2001237550A (ja) * 1999-12-14 2001-08-31 Matsushita Electric Ind Co Ltd 多層プリント配線板およびその製造方法
CN1336789A (zh) * 2000-06-14 2002-02-20 松下电器产业株式会社 印刷电路板及其制造方法
CN1338117A (zh) * 1999-11-26 2002-02-27 揖斐电株式会社 多层电路板和半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2684877B2 (ja) * 1991-07-17 1997-12-03 株式会社デンソー 多層基板
JPH08125339A (ja) * 1994-10-21 1996-05-17 Kyocera Corp 多層配線基板の製造方法
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6320140B1 (en) * 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
JPH10117069A (ja) 1996-10-08 1998-05-06 Denki Kagaku Kogyo Kk 金属ベース多層回路基板
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP3355142B2 (ja) * 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
US6235624B1 (en) * 1998-06-01 2001-05-22 Kabushiki Kaisha Toshiba Paste connection plug, burying method, and semiconductor device manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084186A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 配線基板の製造方法並びに配線基板
CN1338117A (zh) * 1999-11-26 2002-02-27 揖斐电株式会社 多层电路板和半导体装置
JP2001237550A (ja) * 1999-12-14 2001-08-31 Matsushita Electric Ind Co Ltd 多層プリント配線板およびその製造方法
CN1336789A (zh) * 2000-06-14 2002-02-20 松下电器产业株式会社 印刷电路板及其制造方法

Also Published As

Publication number Publication date
JP2003347748A (ja) 2003-12-05
JP3969192B2 (ja) 2007-09-05
US6848178B2 (en) 2005-02-01
US20030222340A1 (en) 2003-12-04
CN1468048A (zh) 2004-01-14
DE10323903A1 (de) 2003-12-11
TWI221759B (en) 2004-10-01
DE10323903B4 (de) 2011-02-10
KR100534548B1 (ko) 2005-12-07
KR20030093986A (ko) 2003-12-11
TW200307495A (en) 2003-12-01

Similar Documents

Publication Publication Date Title
CN100346678C (zh) 具有增强载流量的多层电路板
US6680441B2 (en) Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
CN1125998A (zh) 在多层电路板的相邻电路板层之间提供电连接的方法
CN1236659C (zh) 具有内置无源器件的印刷电路板及其制造方法和所用的基板
TW200305260A (en) Multi-layered semiconductor device and method of manufacturing same
CN1622232A (zh) 薄膜共模滤波器和薄膜共模滤波器阵列
US10561026B2 (en) Method for manufacturing a high-current printed circuit board
CN1360736A (zh) 用于芯片模块的芯片载体及芯片模块的制造方法
US8963017B2 (en) Multilayer board
US20080264677A1 (en) Circuit board structure having embedded capacitor and fabrication method thereof
JP2001332866A (ja) 回路基板及びその製造方法
CN1555576A (zh) 电子标签及其制造方法
US20110266033A1 (en) Multilayer board
US7276185B2 (en) Conductor composition, a mounting substrate and a mounting structure utilizing the composition
CN105990268A (zh) 电子封装结构及其制法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
US20040168314A1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
CN1206728C (zh) 芯片封装及其制造方法
JP3930222B2 (ja) 半導体装置の製造方法
CN1816250A (zh) 电子部件安装基板
US11963294B2 (en) Multilayer resin substrate, and method of manufacturing multilayer resin substrate
TW200919676A (en) Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
US20210358883A1 (en) Fan-out packaging method employing combined process
CN101038887A (zh) 内埋元件的基板制造方法
CN208047004U (zh) 树脂基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071031

Termination date: 20190527