JP2004186645A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP2004186645A
JP2004186645A JP2002355153A JP2002355153A JP2004186645A JP 2004186645 A JP2004186645 A JP 2004186645A JP 2002355153 A JP2002355153 A JP 2002355153A JP 2002355153 A JP2002355153 A JP 2002355153A JP 2004186645 A JP2004186645 A JP 2004186645A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
conductive
paste
conductive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002355153A
Other languages
English (en)
Other versions
JP4228677B2 (ja
Inventor
Norito Tsukahara
法人 塚原
Kazuhiro Nishikawa
和宏 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002355153A priority Critical patent/JP4228677B2/ja
Priority to US10/727,650 priority patent/US7180749B2/en
Priority to CNB2003101246299A priority patent/CN1320846C/zh
Publication of JP2004186645A publication Critical patent/JP2004186645A/ja
Priority to US11/653,891 priority patent/US7376318B2/en
Application granted granted Critical
Publication of JP4228677B2 publication Critical patent/JP4228677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53796—Puller or pusher means, contained force multiplying operator
    • Y10T29/53848—Puller or pusher means, contained force multiplying operator having screw operator
    • Y10T29/53857—Central screw, work-engagers around screw
    • Y10T29/53861—Work-engager arms along or parallel to screw
    • Y10T29/53874—Pivotal grippers on screw

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】薄型化された回路基板を提供する。
【解決手段】ベースフィルム１１上にペースト状の導電性材料を付与して硬化させることにより導電性回路２ａを形成し、ペースト状の絶縁材料を付与して硬化させることにより絶縁層３ａを形成する。絶縁層３ａに設けられたキャビティに電子部品４を挿入し、その上にペースト状の絶縁材料を付与して硬化させることにより絶縁層３ｂを形成する。絶縁層３ｂ上にペースト状の導電性材料を付与して硬化させることにより導電性回路２ｂを形成する。導電性回路２ｂはスルーホールを介して導電性回路２ａと接続され、電子部品４の電極部にも接続される。導電性回路２ｂ上にペースト状の絶縁材料を付与して硬化させることにより絶縁層３ｃを形成し、絶縁層３ｃ上にチップ部品６が実装される。
【選択図】 図１０

Description

【０００１】
【発明の属する技術分野】
本発明は、導電性回路を有する回路基板およびその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表されるように電子機器の大幅な小型化が求められており、電子機器に内蔵される回路基板も大幅な薄型化が求められている。そこで、例えば、特許文献１に開示されているように、樹脂内にてＩＣのベアチップや他のチップ部品を被覆し、その後、樹脂上にメッキやスパッタ等により回路を形成する技術が提案されている。また、特許文献１では上記のようにして製造された回路基板を積層することにより、電子部品を内蔵した多層基板を製造する技術も提案されている。
【０００３】
一方、特許文献２では、薄型化された非接触ＩＣカードを製造するために、熱可塑性樹脂にＩＣのベアチップを圧入し、その後、樹脂上に銀ペーストを用いて回路を形成する技術が提案されている。
【０００４】
【特許文献１】
特開２００１−５３４１３号公報
【特許文献２】
特開２００１−９３９３４号公報
【０００５】
【発明が解決しようとする課題】
ところで、特許文献１および２に記載された技術を用いて多層基板を製造しようとした場合、従来の通常の多層基板と同様に複数の回路基板を重ね合わせて多層の回路を実現することから回路基板が厚くなってしまう。特に複雑な回路を構成する場合、電子部品を内蔵する回路基板を多く重ねる必要があり、回路基板の薄型化を実現することが困難となる。
【０００６】
本発明は、上記課題に鑑みなされたものであり、多層の回路基板のさらなる薄型化を実現することを目的としている。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、回路基板であって、ベース層と、前記ベース層上にペースト状の導電性材料を付与して硬化させることにより形成された導電性回路と、前記導電性回路上にペースト状の絶縁材料を付与して硬化させることにより形成された絶縁層と、前記絶縁層上にペースト状の導電性材料を付与して硬化させることにより形成されたもう１つの導電性回路とを備える。
【０００８】
請求項２に記載の発明は、請求項１に記載の回路基板であって、前記ベース層上の一部の領域にのみ、前記絶縁層が形成される。
【０００９】
請求項３に記載の発明は、請求項１または２に記載の回路基板であって、前記ベース層が、フィルム状の部材である。
【００１０】
請求項４に記載の発明は、請求項３に記載の回路基板であって、前記ベース層の前記導電性回路とは反対側の面の一部の領域に取り付けられた板状の部材をさらに備える。
【００１１】
請求項５に記載の発明は、請求項１または２に記載の回路基板であって、前記ベース層が、板状の部材である。
【００１２】
請求項６に記載の発明は、請求項５に記載の回路基板であって、もう１つの板状の部材をさらに備え、前記絶縁層が、前記板状の部材および前記もう１つの板状の部材に間接的に挟まれる。
【００１３】
請求項７に記載の発明は、請求項１ないし６のいずれかに記載の回路基板であって、前記絶縁層に接続用開口が形成されており、前記導電性回路と前記もう１つの導電性回路とが前記接続用開口を介して電気的に接続されている。
【００１４】
請求項８に記載の発明は、請求項１ないし７のいずれかに記載の回路基板であって、ペースト状の抵抗材料を硬化させて形成され、前記導電性回路または前記もう１つの導電性回路内に介在する抵抗部をさらに備える。
【００１５】
請求項９に記載の発明は、請求項１ないし７のいずれかに記載の回路基板であって、前記絶縁層に形成された抵抗用開口内にてペースト状の抵抗材料を硬化させて形成された抵抗部をさらに備え、前記導電性回路と前記もう１つの導電性回路とが前記抵抗部に接続されている。
【００１６】
請求項１０に記載の発明は、請求項１ないし９のいずれかに記載の回路基板であって、ペースト状の誘電体材料を硬化させて形成され、前記導電性回路または前記もう１つの導電性回路内に介在する誘電体部をさらに備える。
【００１７】
請求項１１に記載の発明は、請求項１ないし９のいずれかに記載の回路基板であって、前記絶縁層に形成された誘電体用開口内にてペースト状の誘電体材料を硬化させて形成された誘電体部をさらに備え、前記導電性回路と前記もう１つの導電性回路とが前記誘電体部を挟む。
【００１８】
請求項１２に記載の発明は、請求項１ないし１１のいずれかに記載の回路基板であって、前記導電性回路または前記もう１つの導電性回路が、コイル部を有する。
【００１９】
請求項１３に記載の発明は、請求項１ないし１２のいずれかに記載の回路基板であって、前記導電性回路または前記もう１つの導電性回路が、蒸着、メッキおよびスパッタのうちのいずれかの手法により形成された金属配線に接続される。
【００２０】
請求項１４に記載の発明は、請求項１３に記載の回路基板であって、前記金属配線が、ＩＣベアチップに接続される。
【００２１】
請求項１５に記載の発明は、請求項１ないし１４のいずれかに記載の回路基板であって、前記もう１つの導電性回路上に実装された電子部品をさらに備える。
【００２２】
請求項１６に記載の発明は、回路基板の製造方法であって、ａ）ベース層上にペースト状の導電性材料を付与し、前記導電性材料を硬化させて導電性回路を形成する工程と、ｂ）前記導電性回路上にペースト状の絶縁材料を付与し、前記絶縁材料を硬化させて絶縁層を形成する工程と、ｃ）前記絶縁層上にペースト状の導電性材料を付与し、前記導電性材料を硬化させてもう１つの導電性回路を形成する工程とを有する。
【００２３】
請求項１７に記載の発明は、請求項１６に記載の回路基板の製造方法であって、前記ｂ）工程において前記絶縁層に接続用開口が形成され、前記ｃ）工程において前記接続用開口に前記導電性材料が付与されることにより、前記導電性回路と前記もう１つの導電性回路とが接続される。
【００２４】
請求項１８に記載の発明は、請求項１６または１７に記載の回路基板の製造方法であって、前記ａ）またはｃ）工程が、ペースト状の抵抗材料を硬化させて前記導電性回路または前記もう１つの導電性回路内に介在する抵抗部を形成する工程を有する。
【００２５】
請求項１９に記載の発明は、請求項１６または１７に記載の回路基板の製造方法であって、前記ｂ）工程において前記絶縁層に抵抗用開口が形成され、前記ｃ）工程の前に前記抵抗用開口にペースト状の抵抗材料が付与されて硬化されることにより、前記導電性回路と前記もう１つの導電性回路とに接続される抵抗部が形成される。
【００２６】
請求項２０に記載の発明は、請求項１６ないし１９のいずれかに記載の回路基板の製造方法であって、前記ａ）またはｃ）工程が、ペースト状の誘電体材料を硬化させて前記導電性回路または前記もう１つの導電性回路内に介在する誘電体部を形成する工程を有する。
【００２７】
請求項２１に記載の発明は、請求項１６ないし１９のいずれかに記載の回路基板の製造方法であって、前記ｂ）工程において前記絶縁層に誘電体用開口が形成され、前記ｃ）工程の前に前記誘電体用開口にペースト状の誘電体材料が付与されて硬化されることにより、前記導電性回路と前記もう１つの導電性回路とに挟まれる誘電体部が形成される。
【００２８】
請求項２２に記載の発明は、請求項１６ないし２１のいずれかに記載の回路基板の製造方法であって、前記ａ）またはｃ）工程において、前記導電性回路または前記もう１つの導電性回路内にコイルが形成される。
【００２９】
請求項２３に記載の発明は、回路基板であって、境界面に電極部が露出する状態で電子部品が埋め込まれた部品配置層と、前記部品配置層上に形成された導電性回路とを備え、前記部品配置層が、ペースト状の導電性材料を付与して硬化させることにより形成されたもう１つの導電性回路と、ペースト状の絶縁材料を前記もう１つの導電性回路上に付与して硬化させることにより形成された前記境界面を有する絶縁層とを有する。
【００３０】
請求項２４に記載の発明は、請求項２３に記載の回路基板であって、前記絶縁層が接続用開口を有し、前記導電性回路と前記もう１つの導電性回路とが前記接続用開口を介して電気的に接続される。
【００３１】
請求項２５に記載の発明は、請求項２３または２４に記載の回路基板であって、前記部品配置層が、前記もう１つの導電性回路に電気的に接続されたもう１つの電子部品をさらに有する。
【００３２】
請求項２６に記載の発明は、請求項２３ないし２５のいずれかに記載の回路基板であって、前記電子部品の前記電極部とは反対側の面と対向するベース層をさらに備え、前記電子部品と前記ベース層とが接着材料により接合されている。
【００３３】
請求項２７に記載の発明は、請求項２６に記載の回路基板であって、前記ベース層上の一部の領域にのみ、前記部品配置層が形成される。
【００３４】
請求項２８に記載の発明は、請求項２６または２７に記載の回路基板であって、前記ベース層が、フィルム状の部材である。
【００３５】
請求項２９に記載の発明は、請求項２８に記載の回路基板であって、前記ベース層の前記部品配置層とは反対側の面の一部の領域に取り付けられた板状の部材をさらに備える。
【００３６】
請求項３０に記載の発明は、請求項２６または２７に記載の回路基板であって、前記ベース層が、板状の部材である。
【００３７】
請求項３１に記載の発明は、請求項３０に記載の回路基板であって、もう１つの板状の部材をさらに備え、前記部品配置が、前記板状の部材および前記もう１つの板状の部材に間接的に挟まれる。
【００３８】
請求項３２に記載の発明は、請求項２３ないし３１のいずれかに記載の回路基板であって、前記導電性回路が、蒸着、メッキおよびスパッタのうちのいずれかの手法により形成された金属配線に接続される。
【００３９】
請求項３３に記載の発明は、請求項３２に記載の回路基板であって、前記金属配線が、前記部品配置層内のＩＣベアチップに接続される。
【００４０】
請求項３４に記載の発明は、請求項２３ないし３３のいずれかに記載の回路基板であって、前記境界面上に実装された電子部品をさらに備える。
【００４１】
請求項３５に記載の発明は、回路基板の製造方法であって、ａ）部品用開口を有する部品配置層を形成する工程と、ｂ）前記部品用開口に前記部品配置層の境界面に電極部が露出する状態で電子部品を挿入する工程と、ｃ）前記境界面上に導電性回路を形成する工程とを有し、前記ａ）工程が、ａ１）ペースト状の導電性材料を付与し、前記導電性材料を硬化させて前記部品配置層に含まれるもう１つの導電性回路を形成する工程と、ａ２）ペースト状の絶縁材料を前記もう１つの導電性回路上に付与し、前記絶縁材料を硬化させて前記境界面を有する絶縁層を形成する工程とを有する。
【００４２】
請求項３６に記載の発明は、請求項３５に記載の回路基板の製造方法であって、前記ｃ）工程において、ペースト状の導電性材料が前記境界面上に付与され、前記導電性材料を硬化させて前記導電性回路が形成される。
【００４３】
請求項３７に記載の発明は、請求項３６に記載の回路基板の製造方法であって、前記ａ２）工程において前記絶縁層に接続用開口が形成され、前記ｃ）工程において前記接続用開口に前記導電性材料が付与される。
【００４４】
請求項３８に記載の発明は、請求項３５ないし３７のいずれかに記載の回路基板の製造方法であって、前記ａ）工程が、前記ａ１）工程の前に、ａ３）ペースト状の絶縁材料を付与し、前記絶縁材料を硬化させてもう１つの部品用開口を有するもう１つの絶縁層を形成する工程と、ａ４）前記もう１つの絶縁層の境界面に電極部が露出する状態でもう１つ電子部品を前記もう１つの部品用開口に挿入する工程とをさらに有する。
【００４５】
請求項３９に記載の発明は、請求項３５ないし３８のいずれかに記載の回路基板の製造方法であって、前記部品配置層がフィルム状のベース層上に形成され、前記ｂ）工程の前に、前記部品用開口に接着材料を付与する工程をさらに有する。
【００４６】
【発明の実施の形態】
図１ないし図１０は、本発明の第１の実施の形態に係る回路基板１（図１０参照）が製造される様子を示す図であり、図１１は、製造工程の流れを示す図である。なお、図１０に示す回路基板１は一例にすぎず、回路基板１の様々な構造に合わせて図１０に示す各工程が適宜繰り返されたり、省かれたりする。
【００４７】
回路基板１が製造される際には、まず、図１に示す厚さ１００μｍ程度のベースフィルム１１が準備される。ベースフィルム１１は、ＰＥＴ（ポリエチレンテレフタレート）、ＡＢＳ（アクリロニトリルブタジエンスチレン共重合）樹脂、ポリカーボネート等にて形成されたフィルム状の部材である。そして、図２に示すようにスクリーン印刷やオフセット印刷等によりベースフィルム１１上に銀ペーストのパターンが付与され、加熱により硬化されて導電性回路２ａが形成される（ステップＳ１１）。
【００４８】
銀ペーストは熱硬化性および熱収縮性を有する樹脂に銀粒子を混入したものであり、加熱により樹脂が硬化するとともに収縮することにより、導電性を有する回路が形成される。以下、略層状に形成される導電性回路を一体的に取り扱って説明を行うが、図面では適宜、導電性回路の複数の断面に複数の符号を付している。
【００４９】
次に、図３に示すように、スクリーン印刷等により導電性回路２ａ上にペースト状の絶縁材料のパターンが付与され、加熱により硬化されて絶縁層３ａが形成される（ステップＳ１２）。このとき、絶縁層３ａには導電性回路２ａの一部（すなわち、電極部分）が露出するように電気的接続用の開口であるスルーホール（ビア）３１が形成され、電子部品用の開口であるキャビティ３２や誘電体用開口３３も絶縁層３ａに形成される。以下、略層状に形成される絶縁層を一体的に取り扱って説明を行うが、図面では適宜、絶縁層の複数の断面に複数の符号を付している。
【００５０】
図４に示すように、キャビティ３２には電子部品４が埋め込まれるようにして挿入される（ステップＳ１３）。電子部品４としては、例えば、ＩＣのベアチップが利用され、好ましくは、図４に示すように電極部４１としてバンプを有するものが用いられる。電子部品４は電極部４１がベースフィルム１１とは反対側を向くように、すなわち、電極部４１とは反対側の面がベースフィルム１１と当接するようにして埋め込まれる。電子部品としては、抵抗やコンデンサ等のチップ部品が埋め込まれてもよい。
【００５１】
図５に示すように、スクリーン印刷等によりペースト状の絶縁材料が絶縁層３ａおよび電子部品４上にさらに付与され、加熱により硬化されて絶縁層３ｂが形成される（ステップＳ１４）。このとき、絶縁層３ａが有するスルーホール３１や誘電体用開口３３がそのまま残され、電子部品４は電極部４１が絶縁層３ｂ上に（すなわち、電子部品４が埋め込まれる層の境界面に）露出する状態とされる。なお、電子部品４の損傷を防止するために絶縁材料としては、１２０℃以下（好ましくは、１１０℃以下）にて硬化する樹脂成分を有するものが使用される。
【００５２】
ここで、図５および図６に示すように、誘電体用開口３３にペースト状の誘電体材料が付与され、加熱による硬化が行われる（ステップＳ１５）。これにより、誘電体用開口３３内に誘電体部５１が形成される。なお、誘電体材料の熱硬化は絶縁層３ｂの熱硬化と同時に行われてもよい。
【００５３】
図７に示すようにスクリーン印刷等により絶縁層３ｂおよび誘電体部５１上に銀ペーストがさらに付与され、加熱により硬化されて導電性回路２ｂが形成される（ステップＳ１６）。このとき、図６および図７に示すように銀ペーストはスルーホール３１にも付与されてスルーホール３１内に進入し、導電性回路２ａと導電性回路２ｂとがスルーホール３１を介して電気的に接続される。これにより、導電性回路２ｂの形成とスルーホール３１を介する接続とを同時に行うことができ、製造工程の簡素化が図られる。導電性回路２ｂは電子部品４の電極部４１とも電気的に接続される。
【００５４】
また、導電性回路２ｂには略渦巻き状のパターンを有し、硬化によりコイル部２１が形成される。誘電体部５１は導電性回路２ａと導電性回路２ｂとに挟まれることにより実質的にコンデンサが形成される。
【００５５】
電子部品４の損傷を防止するために銀ペーストとしては、１２０℃以下（好ましくは、１１０℃以下）にて硬化する樹脂成分を有するものが使用される。なお、絶縁層３ａ，３ｂはスルーホール３１以外の部分にて導電性回路２ａと導電性回路２ｂとを電気的に絶縁する役割を果たす。
【００５６】
導電性回路２ｂには、さらに、間隙２２が設けられており、図８に示すように間隙２２にペースト状の抵抗材料が付与される。そして、抵抗材料が加熱により硬化して導電性回路２ｂ内に介在する抵抗部５２が形成される（ステップＳ１７）。なお、抵抗部５２の硬化は導電性回路２ｂの硬化と同時に行われてもよい。
【００５７】
次に、図９に示すように導電性回路２ｂ、抵抗部５２および絶縁層３ｂ上にスクリーン印刷等によりペースト状の絶縁材料が付与され、加熱により硬化されて絶縁層３ｃが形成される（ステップＳ１８）。絶縁層３ｃには必要に応じて導電性回路２ｂが露出する接続用の開口３４が設けられる。
【００５８】
最後に、図１０に示すように絶縁層３ｃ上に抵抗やコンデンサ等のチップ部品６が実装され、接続用の開口３４（図９参照）を介して導電性回路２ｂとチップ部品６の電極とがはんだ等の導電性接着材料にて電気的に接続される（ステップＳ１９）。なお、開口３４には回路基板１が電子機器に取り付けられる際に用いられるコネクタ等が実装されてもよい。
【００５９】
以上、第１の実施の形態に係る回路基板１が製造される様子について説明したが、回路基板１ではペースト状の材料により導電性回路および絶縁層が形成されるため、薄い多層の回路構造が実現される。また、ベースフィルム１１上に回路構造が形成されるため、良好な可撓性を有し、様々な製品の部品として利用することができる。
【００６０】
なお、ベースフィルム１１は図１０に示す状態から剥がされてもよい。これにより、さらに薄型化された回路基板が実現される。この場合、ベースとなる部材は板状であってもよく、ベースとなる部材として導電性材料や絶縁材料等との接合性が低い部材が利用されることが好ましい。
【００６１】
また、回路基板１では、ペースト状の導電性材料および絶縁材料を用いて電子部品４用の開口であるキャビティ３２が形成され、キャビティ３２に電極部４１が境界面（絶縁層３ｂの表面）に露出する状態で電子部品４が挿入されて埋め込まれ、境界面上に導電性回路２ｂが形成されるため、ペースト状の材料の付与および硬化という共通の工程を繰り返すことで容易に部品内蔵基板を製造することができる。また、導電性回路や絶縁層を比較的低温にて硬化する材料にて形成することにより、電子部品４を損傷することなく複雑な回路を構築することができる。
【００６２】
一方、回路基板１では導電性回路２ｂにコイル部が設けられ、導電性回路間に誘電体部５１を挟むことによりコンデンサが設けられ、抵抗部５２も導電性回路２ｂ内に設けられるため、非常に薄い複雑な多層回路を構成することができる。図１０に示す構造は一例にすぎず、コイル部が導電性回路２ａに設けられてもよく、抵抗部５２が導電性回路２ａ内に介在してもよい。
【００６３】
さらに、ペースト状の抵抗材料を誘電体部５１の位置（すなわち、絶縁層に形成される抵抗用開口）に付与して硬化させることにより抵抗部を形成することも可能であり、この場合、２つの導電性回路に挟まれるようにしてこれらの導電性回路に接続された抵抗が設けられることとなる。逆に、抵抗部５２の位置にペースト状の誘電体材料を付与して硬化させることにより誘電体部を形成することも可能であり、この場合、導電性回路内に誘電体部が介在することとなる。すなわち、図１１に示すステップＳ１５やステップＳ１７では材料を変更することにより誘電体部も抵抗部も形成することができる。
【００６４】
図１２および図１３は、回路基板を製造する他の例を説明するための図である。図１４は他の例における製造工程を示す図であり、図１１中のステップＳ１２とステップＳ１３との間の工程を示している。他の工程は図１１と同様である。
【００６５】
図１２および図１３に示す例では、図３に示すようにキャビティ３２が形成された後に、図１２に示すようにキャビティ３２内に接着材料５３を注入する工程が追加される（ステップＳ２１）。その後、図１３に示すように電子部品４が電極部４１とは反対側の面がベースフィルム１１と対向するようにしてキャビティ３２に挿入されることにより（図８：ステップＳ１３）、電子部品４の電極部４１とは反対側の面とベースフィルム１１とが接着材料５３により接合される。
【００６６】
これにより、キャビティ３２の開口の形状精度が低い場合であっても電子部品４を所定位置に固定することができ、後続のステップＳ１６にて導電性回路２ｂを電子部品４の電極部４１と正確に接続することが可能となる。
【００６７】
図１５ないし図２４は、本発明の第２の実施の形態に係る回路基板１（図２４参照）が製造される様子を示す図であり、図２５は、製造工程の流れを示す図である。なお、図２４では抵抗部、誘電体部およびコイル部の記載を省略しており、最後のチップ部品の実装も省略している。第２の実施の形態における製造工程の前半は、抵抗部、誘電体部およびコイル部の形成が省略されているという点を除いて第１の実施の形態と同様である。
【００６８】
まず、第１の実施の形態と同様に図１に示すベースフィルム１１が準備され、図１５に示すようにスクリーン印刷等によりベースフィルム１１上に銀ペーストによる導電性回路２ａのパターンが付与され、加熱により銀ペーストが硬化されて導電性回路２ａが形成される（ステップＳ３１）。
【００６９】
次に、図１６に示すように、スクリーン印刷等により導電性回路２ａ上にペースト状の絶縁材料のパターンが付与され、加熱により硬化されて絶縁層３ａが形成される（ステップＳ３２）。このとき、絶縁層３ａには導電性回路２ａの一部（すなわち、電極部分）が露出するようにスルーホール（ビア）３１が設けられ、電子部品用のキャビティ３２ａ，３２ｂも絶縁層３ａに形成される。そして、図１７に示すようにキャビティ３２ａに電子部品４ａが埋め込まれるようにして挿入される（ステップＳ３３）。電子部品４ａは、電極部４１がベースフィルム１１とは反対側を向くように、すなわち、電極部４１とは反対側の面がベースフィルム１１と当接するように埋め込まれる。
【００７０】
次に、図１８に示すように、スクリーン印刷等によりペースト状の絶縁材料が絶縁層３ａおよび電子部品４ａ上にさらに付与され、加熱により硬化されて絶縁層３ｂが形成される（ステップＳ３４）。このとき、絶縁層３ａが有するスルーホール３１およびキャビティ３２ｂがそのまま残され、電子部品４ａの電極部４１が絶縁層３ｂ上に（すなわち、電子部品４ａが埋め込まれる層の境界面に）露出する状態とされる。
【００７１】
電子部品４ａ上に絶縁層３ｂが形成されると、図１９に示すようにスクリーン印刷等により絶縁層３ｂ上に銀ペーストがさらに付与され、加熱により硬化されて導電性回路２ｂが形成される（ステップＳ３５）。このとき、銀ペーストはスルーホール３１内に進入して導電性回路２ａと電気的に接続され、さらに、電子部品４ａの電極部４１とも電気的に接続される。なお、絶縁層３ａ，３ｂはスルーホール３１以外の部分にて導電性回路２ａと導電性回路２ｂとを電気的に絶縁する役割を果たす。
【００７２】
図２０に示すように、導電性回路２ｂ（および、絶縁層３ｂ）上に、スクリーン印刷等によりペースト状の絶縁材料がさらに付与され、加熱により硬化されて絶縁層３ｃが形成される（ステップＳ３６）。絶縁層３ｃにはスルーホール３１ａが適宜形成される。以上の処理は、第１の実施の形態とほぼ同様であり、電子部品４ａの周囲に第１の実施の形態と同様に多層回路が形成される。
【００７３】
次に、図２０および図２１に示すようにキャビティ３２ｂに別の電子部品４ｂが挿入される（ステップＳ３７）。電子部品４ｂは電子部品４ａと同様に、電極部４１がベースフィルム１１とは反対側を向くように、すなわち、電極部４１とは反対側の面がベースフィルム１１と当接するように埋め込まれる。そして、図２２に示すように、スクリーン印刷等によりペースト状の絶縁材料が絶縁層３ｃおよび電子部品４ｂ上にさらに付与され、加熱により硬化されて絶縁層３ｄが形成される（ステップＳ３８）。このとき、絶縁層３ｃが有するスルーホール３１ａがそのまま残され、電子部品４ｂは電極部４１が絶縁層３ｄ上に（すなわち、電子部品４ｂが埋め込まれる層の境界面に）露出する状態とされる。
【００７４】
電子部品４ｂ上に絶縁層３ｄが形成されると、図２３に示すようにスクリーン印刷等により絶縁層３ｄ上に銀ペーストがさらに付与され、加熱により硬化されて導電性回路２ｃが形成される（ステップＳ３９）。このとき、銀ペーストはスルーホール３１ａ内に進入して導電性回路２ｂと電気的に接続され、さらに、電子部品４ｂの電極部４１とも電気的に接続される。なお、絶縁層３ｃ，３ｄはスルーホール３１ａ以外の部分にて導電性回路２ｂと導電性回路２ｃとを電気的に絶縁する役割を果たす。
【００７５】
図２４に示すように、導電性回路２ｃ（および、絶縁層３ｄ）上に、スクリーン印刷等によりペースト状の絶縁材料がさらに付与され、加熱により硬化されて絶縁層３ｅが形成される（ステップＳ４０）。絶縁層３ｅには必要に応じて導電性回路２ｃが露出する開口３４ａが設けられる。開口３４ａはチップ部品の実装や回路基板１が電気製品に組み込まれる際に接続される電極として利用される。
【００７６】
以上のように第２の実施の形態に係る回路基板１では、電子部品４ｂの側方にの領域（空間）おいて多層回路が形成されるとともに電子部品４ａが配置されるため、非常に効率よく積層された回路基板とすることができる。その結果、回路基板１を非常に薄くすることが実現される。また、回路基板１の薄型化は回路基板１の可撓性を高め、回路基板１を柔軟に電子機器に組み込むことが実現される。
【００７７】
ここで、第１の実施の形態において導電性回路２ａから絶縁層３ｂまでの層を電子部品４が配置される部品配置層と捉え、部品配置層の境界面に導電性回路２ｂが形成されることにより電子部品４と導電性回路２ｂとが接続されると捉えた場合、第２の実施の形態では、導電性回路２ａから絶縁層３ｃまでが電子部品４ｂに対する部品配置層に相当し、導電性回路２ａから絶縁層３ｂまでが電子部品４ａに対する部品配置層に相当すると捉えることができる。すなわち、第２の実施の形態では、部品配置層内に部品配置層を設けることにより、高さの異なる複数の電子部品を効率よく配置することを実現している。
【００７８】
なお、第１の実施の形態ではベースフィルム１１上に多層の導電性回路が形成されるが、第２の実施の形態では導電性回路２ａ，２ｂに対してはベースフィルム１１が基礎となるベース層の役割を果たし、導電性回路２ｂ，２ｃに対しては絶縁層３ｂがベース層の役割を果たしている。すなわち、多層の導電性回路に対する相対的なベース層を想定し、ベース層を基準に多層の導電性回路を形成する処理を繰り返すことにより、複雑な多層構造を形成することができる。
【００７９】
また、第１の実施の形態と同様に、全ての層が形成された後にベースフィルム１１が除去されてもよい。電子部品がキャビティに挿入される際にはキャビティに接着材料を付与して電子部品がベースフィルム１１に接合されてもよい。
【００８０】
図２６はペースト状の導電性材料およびペースト状の絶縁材料を用いて製造された部品内蔵型の回路基板の他の例を示す図である。図２６に示す回路基板ではベースフィルム１１の上下の面に多層の回路が形成される。ベースフィルム１１には電子部品４が内蔵されている。ベースフィルム１１への電子部品４の埋込は、まず、電極部側から電子部品４をベースフィルム１１に圧入して電極部がベースフィルム１１の表面（図２６における下面）から露出する状態とし、そして、ベースフィルム１１の上下両面にペースト状の導電性材料を付与して硬化させることにより導電性回路２のパターンが形成される。
【００８１】
その後、第１および第２の実施の形態と同様の手法により、導電性回路２と絶縁層３とがか重ね合わされて多層の回路構造がベースフィルム１１の上下面に形成される。このとき、ＩＣのベアチップ等の電子部品４が埋め込まれたり、誘電体部５１、抵抗部５２およびコイル部２１が適宜形成される。なお、多層構造内には内部にて発生する熱を効率よく放出するための高放熱層７１が設けられる。
【００８２】
その後、最も外側の面上に表面実装用のチップ部品６やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等の大型の電子部品６ａがはんだ、非導電性樹脂、異方性導電性樹脂等の接着材料を用いて実装され、さらに、封止コート７２が形成されて回路基板が完成する。
【００８３】
以上のように、ペースト状の導電性材料および絶縁材料を用いることにより、様々な構造を有する薄い回路基板を容易に製造することが実現される。
【００８４】
上記実施の形態では、導電性回路はペースト状の導電性材料により形成されるが、導電性回路の一部は他の手法により形成されてもよい。図２７は、ペースト状の導電性材料により形成される導電性回路２００と、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属により形成された回路（以下、「金属配線」という。）２０１とが接続された様子を示す図である。図２７に示す回路は、例えば、図１０に示す回路基板１の電子部品４に接続される導電性回路２ｂや図２４に示す回路基板１の電子部品４ａまたは電子部品４ｂに接続される導電性回路２ｂまたは導電性回路２ｃに採用される。
【００８５】
図２７に示す金属配線２０１は、電子部品４の電極が微小ピッチ（例えば、５０μｍ以下の電極が配列される微小ピッチ）である場合に、電子部品４と導電性回路２００とを接続する際のピッチを拡大するために蒸着、メッキおよびスパッタのうちのいずれかの手法を用いて形成される。これにより、導電性ペーストでは実現困難な微小ピッチが必要な場合であっても、適切に回路基板１を製造すること可能となる。
【００８６】
図２８は、第１の実施の形態に係る回路基板に、樹脂により形成された板状の回路基板１２が接着された回路基板１を例示する図である。回路基板１２には予め回路１２１が形成されるとともに電子部品４が実装されており、回路基板１２を貫通する配線１２２およびベースフィルム１１を貫通する配線１１１（例えば、導電性回路２ａが形成される際に形成される。）により、ベースフィルム１１上の導電性回路２ａと回路基板１２上の回路１２１とが電気的に接続される。これにより、回路基板１２上の回路や電子部品と、ベースフィルム１１上の回路とを複合的に有する回路基板１が実現される。
【００８７】
なお、ベースフィルム１１が回路基板１２に置き換えられて回路基板１が製造されてもよい。この場合、回路基板１２上にペースト状の材料を用いて導電性回路や絶縁層が形成される。回路基板１２が用いられる場合は、回路基板１全体の可撓性は損なわれるが、従来の手法のように複数の回路基板を重ねる場合に比べて、同等の回路を構成する場合に相対的に回路基板１の薄型化を図ることができる。
【００８８】
図２９は、図２８に示す回路基板の最上部に樹脂により形成された板状の回路基板１２が接着された回路基板１を例示する図である。なお、図２９では、最上層の回路基板１２上にチップ部品６が実装された様子を示している。すなわち、図２９に示す回路基板１では、ペースト状の材料により形成された導電性回路および絶縁層、並びに、これらの層に含まれる電子部品４が２つの板状の回路基板１２により間接的に挟まれる。これにより、２つの回路基板１２上の回路や電子部品と、ベースフィルム１１上の回路とを複合的に有するさらに複雑な回路基板１が実現される。
【００８９】
図３０は、図１０に示す回路基板１の変形例を示す図である。図３０に示す回路基板１では、ベースフィルム１１上にペースト状の絶縁材料を付与しない領域を設け、ベースフィルム１１上の一部の領域にのみ絶縁層（および絶縁層上の導電性回路）が形成される。すなわち、ベースフィルム１１の一部が舌状に突出した状態とされる。ベースフィルム１１の突出した部位には、ペースト状の導電性材料により導電性回路２ａが形成され、突出部位の導電性回路２ａは、回路基板１を外部の配線と接続する際に利用される。これにより、回路基板１を電子機器に組み込む際の柔軟性が向上される。
【００９０】
図３１は、図３０に示す回路基板１においてベースフィルム１１に代えて板状の回路基板１２が用いられた例を示す図である。すなわち、回路基板１２上の一部の領域のみにペースト状の材料を用いて導電性回路や絶縁層が形成される。図３１に示す回路基板１では、ペースト状の材料を用いた回路と板状の回路基板とを組み合わせた複合的な回路が実現されるとともに、回路基板１２の突出した部位の回路１２１により、回路基板１の取り付けの際の配線接続を多様に行うことができる。なお、図２９に示すようにペースト状の材料にて形成された導電性回路や絶縁層を２つの板状の回路基板１２にて挟む場合には、いずれの回路基板１２の一部が突出してもよい。
【００９１】
図３２は、図２９に示す回路基板１においてベースフィルム１１を側方に突出させた例を示す図である。すなわち、ベースフィルム１１の導電性回路２ａとは反対側の面の一部の領域に板状の回路基板１２を取り付けた構造となっている。これにより、可撓性を有する突出部位の導電性回路２ａを外部の配線と接続する際に利用することができる。
【００９２】
図３３は、図２９に示す回路基板１においてベースフィルム１１を側方に突出させるとともに、突出した部位に導電性回路２ａおよび絶縁層３ａを形成し、さらにチップ部品６を実装した例を示す図である。このように、板状の回路基板１２からはみ出した部位はベースフィルム１１のみらず、複雑な構造（例えば、多層回路）とされてもよい。
【００９３】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく様々な変形が可能である。
【００９４】
例えば、上記実施の形態では熱硬化性を有するペースト状の導電性材料、絶縁材料、抵抗材料、誘電体材料が用いられるものとして説明したが、紫外線硬化性を有する材料が用いられてもよい。もちろん、硬化速度に問題がなければ自然に硬化する材料が用いられてもよい。
【００９５】
また、図２７では、導電性回路の一部が蒸着、メッキ、スパッタ等の手法により形成されるが、複数の略層状の導電性回路のいずれか１層全体が蒸着、メッキ、スパッタ等により形成されてもよい。
【００９６】
回路基板に内蔵される電子部品は、既述のようにＩＣのベアチップのみならず、様々な他のチップ部品であってよく、また、電子部品にバンプが形成されている必要もない。ペースト状の材料が用いられる場合、電子部品の電極において絶縁層に開口を設け、開口に導電性材料を付与するのみで電極と導電性回路との接続が実現可能となる。
【００９７】
また、導電性回路や絶縁層は一定の厚みには限定されず、部分的に厚みが変化してもよい。厚みが一定でない導電性回路や絶縁層を積み重ねることにより、ベースフィルム１１に平行でない導電性回路や絶縁層が形成されてもよい。厚みが一定でない、あるいは、ベースフィルム１１に平行でない層を積み重ねることにより、３次元的な複雑な回路を製造することも可能となる。なお、３次元的な回路はペースト状の導電性材料や絶縁材料を用いることにより、他の手法に比べて容易に製造することができる。
【００９８】
【発明の効果】
本発明によれば、ペースト状の材料を用いて多様な薄い多層の回路構造が実現される。また、電子部品が内蔵される場合においても効率よく積層することができ、回路基板の薄型化が実現される。
【図面の簡単な説明】
【図１】回路基板の製造の様子を示す図
【図２】回路基板の製造の様子を示す図
【図３】回路基板の製造の様子を示す図
【図４】回路基板の製造の様子を示す図
【図５】回路基板の製造の様子を示す図
【図６】回路基板の製造の様子を示す図
【図７】回路基板の製造の様子を示す図
【図８】回路基板の製造の様子を示す図
【図９】回路基板の製造の様子を示す図
【図１０】完成した回路基板を示す図
【図１１】回路基板の製造工程の流れを示す図
【図１２】回路基板の製造の様子を示す図
【図１３】回路基板の製造の様子を示す図
【図１４】回路基板の製造工程の流れを示す図
【図１５】回路基板の製造の様子を示す図
【図１６】回路基板の製造の様子を示す図
【図１７】回路基板の製造の様子を示す図
【図１８】回路基板の製造の様子を示す図
【図１９】回路基板の製造の様子を示す図
【図２０】回路基板の製造の様子を示す図
【図２１】回路基板の製造の様子を示す図
【図２２】回路基板の製造の様子を示す図
【図２３】回路基板の製造の様子を示す図
【図２４】回路基板の製造の様子を示す図
【図２５】回路基板の製造工程の流れを示す図
【図２６】回路基板の他の例を示す図
【図２７】ペースト状の材料による導電性回路と金属配線とを示す図
【図２８】回路基板の他の例を示す図
【図２９】回路基板の他の例を示す図
【図３０】回路基板の他の例を示す図
【図３１】回路基板の他の例を示す図
【図３２】回路基板の他の例を示す図
【図３３】回路基板の他の例を示す図
【符号の説明】
１ 回路基板
２ａ〜２ｃ，２００ 導電性回路
３ａ〜３ｄ 絶縁層
４，４ａ，４ｂ 電子部品
１１ ベースフィルム
１２ 回路基板
２１ コイル部
３１ スルーホール
３３ 誘電体用開口
４１ 電極部
５１ 誘電体部
５２ 抵抗部
５３ 接着材料
２０１ 金属配線
Ｓ１１〜Ｓ１３，Ｓ１５〜Ｓ１７，Ｓ２１，Ｓ３１〜Ｓ３９ ステップ

Claims (39)

  1. 回路基板であって、
    ベース層と、
    前記ベース層上にペースト状の導電性材料を付与して硬化させることにより形成された導電性回路と、
    前記導電性回路上にペースト状の絶縁材料を付与して硬化させることにより形成された絶縁層と、
    前記絶縁層上にペースト状の導電性材料を付与して硬化させることにより形成されたもう１つの導電性回路と、
    を備えることを特徴とする回路基板。
  2. 請求項１に記載の回路基板であって、
    前記ベース層上の一部の領域にのみ、前記絶縁層が形成されることを特徴とする回路基板。
  3. 請求項１または２に記載の回路基板であって、
    前記ベース層が、フィルム状の部材であることを特徴とする回路基板。
  4. 請求項３に記載の回路基板であって、
    前記ベース層の前記導電性回路とは反対側の面の一部の領域に取り付けられた板状の部材をさらに備えることを特徴とする回路基板。
  5. 請求項１または２に記載の回路基板であって、
    前記ベース層が、板状の部材であることを特徴とする回路基板。
  6. 請求項５に記載の回路基板であって、
    もう１つの板状の部材をさらに備え、
    前記絶縁層が、前記板状の部材および前記もう１つの板状の部材に間接的に挟まれることを特徴とする回路基板。
  7. 請求項１ないし６のいずれかに記載の回路基板であって、
    前記絶縁層に接続用開口が形成されており、前記導電性回路と前記もう１つの導電性回路とが前記接続用開口を介して電気的に接続されていることを特徴とする回路基板。
  8. 請求項１ないし７のいずれかに記載の回路基板であって、
    ペースト状の抵抗材料を硬化させて形成され、前記導電性回路または前記もう１つの導電性回路内に介在する抵抗部をさらに備えることを特徴とする回路基板。
  9. 請求項１ないし７のいずれかに記載の回路基板であって、
    前記絶縁層に形成された抵抗用開口内にてペースト状の抵抗材料を硬化させて形成された抵抗部をさらに備え、
    前記導電性回路と前記もう１つの導電性回路とが前記抵抗部に接続されていることを特徴とする回路基板。
  10. 請求項１ないし９のいずれかに記載の回路基板であって、
    ペースト状の誘電体材料を硬化させて形成され、前記導電性回路または前記もう１つの導電性回路内に介在する誘電体部をさらに備えることを特徴とする回路基板。
  11. 請求項１ないし９のいずれかに記載の回路基板であって、
    前記絶縁層に形成された誘電体用開口内にてペースト状の誘電体材料を硬化させて形成された誘電体部をさらに備え、
    前記導電性回路と前記もう１つの導電性回路とが前記誘電体部を挟むことを特徴とする回路基板。
  12. 請求項１ないし１１のいずれかに記載の回路基板であって、前記導電性回路または前記もう１つの導電性回路が、コイル部を有することを特徴とする回路基板。
  13. 請求項１ないし１２のいずれかに記載の回路基板であって、
    前記導電性回路または前記もう１つの導電性回路が、蒸着、メッキおよびスパッタのうちのいずれかの手法により形成された金属配線に接続されることを特徴とする回路基板。
  14. 請求項１３に記載の回路基板であって、
    前記金属配線が、ＩＣベアチップに接続されることを特徴とする回路基板。
  15. 請求項１ないし１４のいずれかに記載の回路基板であって、
    前記もう１つの導電性回路上に実装された電子部品をさらに備えることを特徴とする回路基板。
  16. 回路基板の製造方法であって、
    ａ）ベース層上にペースト状の導電性材料を付与し、前記導電性材料を硬化させて導電性回路を形成する工程と、
    ｂ）前記導電性回路上にペースト状の絶縁材料を付与し、前記絶縁材料を硬化させて絶縁層を形成する工程と、
    ｃ）前記絶縁層上にペースト状の導電性材料を付与し、前記導電性材料を硬化させてもう１つの導電性回路を形成する工程と、
    を有することを特徴とする回路基板の製造方法。
  17. 請求項１６に記載の回路基板の製造方法であって、
    前記ｂ）工程において前記絶縁層に接続用開口が形成され、
    前記ｃ）工程において前記接続用開口に前記導電性材料が付与されることにより、前記導電性回路と前記もう１つの導電性回路とが接続されることを特徴とする回路基板の製造方法。
  18. 請求項１６または１７に記載の回路基板の製造方法であって、
    前記ａ）またはｃ）工程が、ペースト状の抵抗材料を硬化させて前記導電性回路または前記もう１つの導電性回路内に介在する抵抗部を形成する工程を有することを特徴とする回路基板の製造方法。
  19. 請求項１６または１７に記載の回路基板の製造方法であって、
    前記ｂ）工程において前記絶縁層に抵抗用開口が形成され、
    前記ｃ）工程の前に前記抵抗用開口にペースト状の抵抗材料が付与されて硬化されることにより、前記導電性回路と前記もう１つの導電性回路とに接続される抵抗部が形成されることを特徴とする回路基板の製造方法。
  20. 請求項１６ないし１９のいずれかに記載の回路基板の製造方法であって、
    前記ａ）またはｃ）工程が、ペースト状の誘電体材料を硬化させて前記導電性回路または前記もう１つの導電性回路内に介在する誘電体部を形成する工程を有することを特徴とする回路基板の製造方法。
  21. 請求項１６ないし１９のいずれかに記載の回路基板の製造方法であって、
    前記ｂ）工程において前記絶縁層に誘電体用開口が形成され、
    前記ｃ）工程の前に前記誘電体用開口にペースト状の誘電体材料が付与されて硬化されることにより、前記導電性回路と前記もう１つの導電性回路とに挟まれる誘電体部が形成されることを特徴とする回路基板の製造方法。
  22. 請求項１６ないし２１のいずれかに記載の回路基板の製造方法であって、
    前記ａ）またはｃ）工程において、前記導電性回路または前記もう１つの導電性回路内にコイルが形成されることを特徴とする回路基板の製造方法。
  23. 回路基板であって、
    境界面に電極部が露出する状態で電子部品が埋め込まれた部品配置層と、
    前記部品配置層上に形成された導電性回路と、
    を備え、
    前記部品配置層が、
    ペースト状の導電性材料を付与して硬化させることにより形成されたもう１つの導電性回路と、
    ペースト状の絶縁材料を前記もう１つの導電性回路上に付与して硬化させることにより形成された前記境界面を有する絶縁層と、
    を有することを特徴とする回路基板。
  24. 請求項２３に記載の回路基板であって、
    前記絶縁層が接続用開口を有し、前記導電性回路と前記もう１つの導電性回路とが前記接続用開口を介して電気的に接続されることを特徴とする回路基板。
  25. 請求項２３または２４に記載の回路基板であって、
    前記部品配置層が、前記もう１つの導電性回路に電気的に接続されたもう１つの電子部品をさらに有することを特徴とする回路基板。
  26. 請求項２３ないし２５のいずれかに記載の回路基板であって、
    前記電子部品の前記電極部とは反対側の面と対向するベース層をさらに備え、
    前記電子部品と前記ベース層とが接着材料により接合されていることを特徴とする回路基板。
  27. 請求項２６に記載の回路基板であって、
    前記ベース層上の一部の領域にのみ、前記部品配置層が形成されることを特徴とする回路基板。
  28. 請求項２６または２７に記載の回路基板であって、
    前記ベース層が、フィルム状の部材であることを特徴とする回路基板。
  29. 請求項２８に記載の回路基板であって、
    前記ベース層の前記部品配置層とは反対側の面の一部の領域に取り付けられた板状の部材をさらに備えることを特徴とする回路基板。
  30. 請求項２６または２７に記載の回路基板であって、
    前記ベース層が、板状の部材であることを特徴とする回路基板。
  31. 請求項３０に記載の回路基板であって、
    もう１つの板状の部材をさらに備え、
    前記部品配置が、前記板状の部材および前記もう１つの板状の部材に間接的に挟まれることを特徴とする回路基板。
  32. 請求項２３ないし３１のいずれかに記載の回路基板であって、
    前記導電性回路が、蒸着、メッキおよびスパッタのうちのいずれかの手法により形成された金属配線に接続されることを特徴とする回路基板。
  33. 請求項３２に記載の回路基板であって、
    前記金属配線が、前記部品配置層内のＩＣベアチップに接続されることを特徴とする回路基板。
  34. 請求項２３ないし３３のいずれかに記載の回路基板であって、
    前記境界面上に実装された電子部品をさらに備えることを特徴とする回路基板。
  35. 回路基板の製造方法であって、
    ａ）部品用開口を有する部品配置層を形成する工程と、
    ｂ）前記部品用開口に前記部品配置層の境界面に電極部が露出する状態で電子部品を挿入する工程と、
    ｃ）前記境界面上に導電性回路を形成する工程と、
    を有し、
    前記ａ）工程が、
    ａ１）ペースト状の導電性材料を付与し、前記導電性材料を硬化させて前記部品配置層に含まれるもう１つの導電性回路を形成する工程と、
    ａ２）ペースト状の絶縁材料を前記もう１つの導電性回路上に付与し、前記絶縁材料を硬化させて前記境界面を有する絶縁層を形成する工程と、
    を有することを特徴とする回路基板の製造方法。
  36. 請求項３５に記載の回路基板の製造方法であって、
    前記ｃ）工程において、ペースト状の導電性材料が前記境界面上に付与され、前記導電性材料を硬化させて前記導電性回路が形成されることを特徴とする回路基板の製造方法。
  37. 請求項３６に記載の回路基板の製造方法であって、
    前記ａ２）工程において前記絶縁層に接続用開口が形成され、
    前記ｃ）工程において前記接続用開口に前記導電性材料が付与されることを特徴とする回路基板の製造方法。
  38. 請求項３５ないし３７のいずれかに記載の回路基板の製造方法であって、
    前記ａ）工程が、前記ａ１）工程の前に、
    ａ３）ペースト状の絶縁材料を付与し、前記絶縁材料を硬化させてもう１つの部品用開口を有するもう１つの絶縁層を形成する工程と、
    ａ４）前記もう１つの絶縁層の境界面に電極部が露出する状態でもう１つ電子部品を前記もう１つの部品用開口に挿入する工程と、
    をさらに有することを特徴とする回路基板の製造方法。
  39. 請求項３５ないし３８のいずれかに記載の回路基板の製造方法であって、
    前記部品配置層がフィルム状のベース層上に形成され、
    前記ｂ）工程の前に、前記部品用開口に接着材料を付与する工程をさらに有することを特徴とする回路基板の製造方法。
JP2002355153A 2002-12-06 2002-12-06 回路基板 Expired - Fee Related JP4228677B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002355153A JP4228677B2 (ja) 2002-12-06 2002-12-06 回路基板
US10/727,650 US7180749B2 (en) 2002-12-06 2003-12-05 Circuit board and its manufacturing method
CNB2003101246299A CN1320846C (zh) 2002-12-06 2003-12-06 电路基板及其制造方法
US11/653,891 US7376318B2 (en) 2002-12-06 2007-01-17 Circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002355153A JP4228677B2 (ja) 2002-12-06 2002-12-06 回路基板

Publications (2)

Publication Number Publication Date
JP2004186645A true JP2004186645A (ja) 2004-07-02
JP4228677B2 JP4228677B2 (ja) 2009-02-25

Family

ID=32708075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002355153A Expired - Fee Related JP4228677B2 (ja) 2002-12-06 2002-12-06 回路基板

Country Status (3)

Country Link
US (2) US7180749B2 (ja)
JP (1) JP4228677B2 (ja)
CN (1) CN1320846C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150179A (ja) * 2005-11-30 2007-06-14 Matsushita Electric Ind Co Ltd フレキシブル回路基板およびその製造方法
WO2011065062A1 (ja) * 2009-11-30 2011-06-03 シャープ株式会社 フレキシブル回路基板およびその製造方法
WO2016042657A1 (ja) * 2014-09-19 2016-03-24 富士機械製造株式会社 製造装置及び製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228677B2 (ja) * 2002-12-06 2009-02-25 パナソニック株式会社 回路基板
JP4252019B2 (ja) * 2004-09-01 2009-04-08 三洋電機株式会社 回路装置およびその製造方法
JP2006351565A (ja) * 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
DE102006008332B4 (de) 2005-07-11 2009-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit
JP4829585B2 (ja) * 2005-10-12 2011-12-07 日本電気株式会社 配線基板及び半導体装置
JP5034453B2 (ja) * 2006-11-16 2012-09-26 株式会社デンソー 電子部品内蔵型多層基板
DE102008036837A1 (de) 2008-08-07 2010-02-18 Epcos Ag Sensorvorrichtung und Verfahren zur Herstellung
JP5275001B2 (ja) * 2008-12-10 2013-08-28 日本メクトロン株式会社 多層フレキシブル配線板の製造方法
JP5388676B2 (ja) 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
JP2010232314A (ja) * 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
DE102011083419A1 (de) * 2011-09-26 2013-03-28 Siemens Aktiengesellschaft Elektronische Baugruppe, Leiterplatte und Verfahren
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
FR2987545B1 (fr) * 2012-02-23 2015-02-06 Thales Sa Circuit imprime de structure multicouche comprenant des lignes de transmission a faibles pertes dielectriques et son procede
US20140000099A1 (en) * 2012-06-29 2014-01-02 Noah Austin Spivak Methods for building resistive elements into printed circuit boards
CN114567962B (zh) * 2020-11-27 2023-11-10 鹏鼎控股(深圳)股份有限公司 电路板的制造方法及电路板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594195A (ja) 1982-06-30 1984-01-10 シャープ株式会社 配線基板の構造
JPH07221452A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd セラミック多層基板
JPH08274464A (ja) * 1995-04-03 1996-10-18 Murata Mfg Co Ltd 積層型導体回路及びその製造方法
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JPH1065342A (ja) * 1997-07-18 1998-03-06 Denso Corp 多層回路基板およびその製造方法
JPH11163499A (ja) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000286550A (ja) * 1999-03-31 2000-10-13 Toppan Forms Co Ltd 紙上多層回路の形成方法とこの方法からなるプリント配線紙
SE513341C2 (sv) * 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
US6806428B1 (en) * 1999-04-16 2004-10-19 Matsushita Electric Industrial Co., Ltd. Module component and method of manufacturing the same
US6780668B1 (en) * 1999-07-16 2004-08-24 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
JP2001053413A (ja) 1999-08-16 2001-02-23 Sony Corp 電子部品内蔵基板および多層電子部品内蔵基板ならびにそれらの製造方法
JP3891743B2 (ja) 1999-09-20 2007-03-14 松下電器産業株式会社 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2002164392A (ja) 2000-11-28 2002-06-07 Toppan Forms Co Ltd Ｉｃチップの実装方法
JP3916405B2 (ja) 2001-03-06 2007-05-16 松下電器産業株式会社 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2002344137A (ja) 2001-05-17 2002-11-29 Noritake Co Ltd 厚膜多層基板およびその製造方法
US6898846B2 (en) * 2002-08-21 2005-05-31 Potomac Photonics, Inc. Method and components for manufacturing multi-layer modular electrical circuits
JP4228677B2 (ja) * 2002-12-06 2009-02-25 パナソニック株式会社 回路基板
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150179A (ja) * 2005-11-30 2007-06-14 Matsushita Electric Ind Co Ltd フレキシブル回路基板およびその製造方法
WO2011065062A1 (ja) * 2009-11-30 2011-06-03 シャープ株式会社 フレキシブル回路基板およびその製造方法
WO2016042657A1 (ja) * 2014-09-19 2016-03-24 富士機械製造株式会社 製造装置及び製造方法
JPWO2016042657A1 (ja) * 2014-09-19 2017-07-06 富士機械製造株式会社 製造装置及び製造方法

Also Published As

Publication number Publication date
CN1320846C (zh) 2007-06-06
CN1525804A (zh) 2004-09-01
US20070114058A1 (en) 2007-05-24
JP4228677B2 (ja) 2009-02-25
US7376318B2 (en) 2008-05-20
US20040134681A1 (en) 2004-07-15
US7180749B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
US7376318B2 (en) Circuit board and its manufacturing method
US6734542B2 (en) Component built-in module and method for producing the same
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
US7375421B2 (en) High density multilayer circuit module
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
JP2003347748A (ja) 多層配線基板及びその製造方法。
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
KR20080046133A (ko) 플렉서블 프린트배선판 및 그 제조방법
KR20010075727A (ko) 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리
WO2008050521A1 (fr) Dispositif de circuit électronique tridimensionnel
WO2005004567A1 (ja) 部品内蔵基板の製造方法
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP2001210955A (ja) 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP5749235B2 (ja) 回路部品内蔵基板の製造方法
EP3366092B1 (en) Using a partially uncured component carrier body for manufacturing component carrier
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP4407609B2 (ja) 電子回路装置
JP2003347738A (ja) 多層配線基板及びその製造方法
JP2004128387A (ja) 多層基板の製造方法及び多層基板
JP2006059852A (ja) 電子部品の実装構造および電子部品の製造方法
CN117279232A (zh) 线路板及其制作方法
JP2004342631A (ja) 多層プリント配線板の製造方法
JPH0918151A (ja) 実装回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051027

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees