JPS594195A - 配線基板の構造 - Google Patents
配線基板の構造Info
- Publication number
- JPS594195A JPS594195A JP11446282A JP11446282A JPS594195A JP S594195 A JPS594195 A JP S594195A JP 11446282 A JP11446282 A JP 11446282A JP 11446282 A JP11446282 A JP 11446282A JP S594195 A JPS594195 A JP S594195A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- board
- hole
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、T CjL S I 、抵抗、コンデンサ。
コイル等の電子部品を厚膜又は簿膜導体及び絶縁層を有
する配線基板上に7個又は複数個搭載又は作製して成る
部品搭載基板に関し、特にそのシール構造及び外部への
信号取り出し構造に関するものである。
する配線基板上に7個又は複数個搭載又は作製して成る
部品搭載基板に関し、特にそのシール構造及び外部への
信号取り出し構造に関するものである。
第1図は従来の部品搭載基板の構成図である。
以下、第1図に基いて説明すると、配線基板/に於ける
外部への端子取り出しは、リン青銅、コバール、ステン
レス等の別のリードフレームーヲ配線基板/に半田付又
は溶接等で取り付ける方式が一般的である。また電子部
品に対するシール方式としては、配線基板/上に取り付
けられワイヤーボンド3等で基板上接続されたデバイス
フにレジンjをポツティングするか配線基板全体をレジ
ンでコー ティングするかあるいは半田付などでギヤツ
ブ刺止をするのが一般的である。
外部への端子取り出しは、リン青銅、コバール、ステン
レス等の別のリードフレームーヲ配線基板/に半田付又
は溶接等で取り付ける方式が一般的である。また電子部
品に対するシール方式としては、配線基板/上に取り付
けられワイヤーボンド3等で基板上接続されたデバイス
フにレジンjをポツティングするか配線基板全体をレジ
ンでコー ティングするかあるいは半田付などでギヤツ
ブ刺止をするのが一般的である。
しかしながら、これらの方式は以下の如き欠点を有する
。
。
外部への端子取り出しについては、リードフレームの価
格及びリード取り付は費用か発生しコスト高になるとと
もに微小な端子取り出しができない。即ち、08′間ピ
ッチが限界である。また、リードの他端を取り付ける領
域が必要で実装密度の低下をきたす。シール方式として
は基板」二に取り付けられたIC,LSIJ−にレジン
をコーティングするため配線基板全体の厚さは基板の厚
み、デバイス厚、レジン厚との和によって決まり各々の
材料厚を薄くする努力を払っても飛躍的に薄型化を図る
ことは困何1である。
格及びリード取り付は費用か発生しコスト高になるとと
もに微小な端子取り出しができない。即ち、08′間ピ
ッチが限界である。また、リードの他端を取り付ける領
域が必要で実装密度の低下をきたす。シール方式として
は基板」二に取り付けられたIC,LSIJ−にレジン
をコーティングするため配線基板全体の厚さは基板の厚
み、デバイス厚、レジン厚との和によって決まり各々の
材料厚を薄くする努力を払っても飛躍的に薄型化を図る
ことは困何1である。
本発明は以−1=、の欠点を解消し素子及び配線の保護
シールをするとともに薄型化実装を1丁能とし、また微
小な多数の基板端子の取り山しを可能とする新規有用な
部品搭載基板を1是供することを目的とする。
シールをするとともに薄型化実装を1丁能とし、また微
小な多数の基板端子の取り山しを可能とする新規有用な
部品搭載基板を1是供することを目的とする。
第一図は本発明の一実施例を示す多層配線基板の構成図
である。第3図は第2図の多層配線基板を製造する工程
を示す。以下この7[程罫順に従って第一図に示す多層
配線基板を説明する。
である。第3図は第2図の多層配線基板を製造する工程
を示す。以下この7[程罫順に従って第一図に示す多層
配線基板を説明する。
第3図ja)に示す如く、洗a)されたAl1.Coか
ら成る金属ベース板、33I−に、予めパンチング。
ら成る金属ベース板、33I−に、予めパンチング。
エツチング等によりデバイスホール部3りを例り貫いた
高絶縁性接着シート36(たとえは接着性を有するポリ
アミドイミド、接着剤を塗布したポリイミドフィルム等
)を配し、第3図(l〕)に示す如く接着シート3s−
,1−而(即ち後述する下部配線形成面)を保護するた
めに保護シート3乙を載置し弾性耐熱ゴム37を使用し
て、」1下両側から矢印の方向lとηn王加温する。、
尚、高絶縁ヰ接着シート36の代イ)すに、液状若しく
はペースト状の絶縁性接着剤を印刷、ロールコータ等の
手法で塗布しても良い。この場合デバイスホール部3り
の接着剤はとりのぞいておく。以I−の工程を経て第3
図(c)に示す々[1(、金属ペース板33−1−の−
主面(こデバイスポール部3グを有する接着シーI−3
,!;が固着される。接丘シー 1・3.5は絶縁層よ
して機能しそのフラットネスはF部配線形成に有効であ
る。
高絶縁性接着シート36(たとえは接着性を有するポリ
アミドイミド、接着剤を塗布したポリイミドフィルム等
)を配し、第3図(l〕)に示す如く接着シート3s−
,1−而(即ち後述する下部配線形成面)を保護するた
めに保護シート3乙を載置し弾性耐熱ゴム37を使用し
て、」1下両側から矢印の方向lとηn王加温する。、
尚、高絶縁ヰ接着シート36の代イ)すに、液状若しく
はペースト状の絶縁性接着剤を印刷、ロールコータ等の
手法で塗布しても良い。この場合デバイスホール部3り
の接着剤はとりのぞいておく。以I−の工程を経て第3
図(c)に示す々[1(、金属ペース板33−1−の−
主面(こデバイスポール部3グを有する接着シーI−3
,!;が固着される。接丘シー 1・3.5は絶縁層よ
して機能しそのフラットネスはF部配線形成に有効であ
る。
その後この接衿シーl J’ 、、ffをマスクとして
デバイスホー ル都3/!/の金属板33をエツチング
しテバイスポール33を形成する。この状態を第3図(
d)に示す。
デバイスホー ル都3/!/の金属板33をエツチング
しテバイスポール33を形成する。この状態を第3図(
d)に示す。
次に接mシー1・3.5上にイオン工学的手法(蒸着法
、スパッタリング法、イオンクラスター法等)によりデ
ポジションを行ない、AA−Ni、Cu合金薄膜等から
成る下部配線32を形成する。このド部配線3L//の
配線パターン形成法としては、次のil+ 、 (2+
、 +31に示す方法が実施に供される。
、スパッタリング法、イオンクラスター法等)によりデ
ポジションを行ない、AA−Ni、Cu合金薄膜等から
成る下部配線32を形成する。このド部配線3L//の
配線パターン形成法としては、次のil+ 、 (2+
、 +31に示す方法が実施に供される。
(1) 下1<1り配線月利を全面デポジション後、
レジスト塗布し、フ第1・エツチングを行なって下部配
線3ソをパターン形11りする方法。
レジスト塗布し、フ第1・エツチングを行なって下部配
線3ソをパターン形11りする方法。
(2) 最初にレジスト塗(Ii l、、フォトエツ
チングによりト部配、腺3りのパターンを形成した後、
上方より下部配線飼料をデポジション(7、レジストを
剥離するいわゆるリフト・オフ法。
チングによりト部配、腺3りのパターンを形成した後、
上方より下部配線飼料をデポジション(7、レジストを
剥離するいわゆるリフト・オフ法。
(3) 下部配線飼料を全面デポジション後配線の必
要な部分のみをレンスト印刷で被い、エツチングを行な
ってドF<((配線37をパターン形成する方法。
要な部分のみをレンスト印刷で被い、エツチングを行な
ってドF<((配線37をパターン形成する方法。
fi+ 、 (2)または(31の方法によって形成さ
れた下1jl(配線32の状態を第3図(e)に示す。
れた下1jl(配線32の状態を第3図(e)に示す。
尚イオン工学的手法によらず、金属箔を接着シー1・3
.5に付着させ、上記(1)又は(3)の方法にて下部
配線32を形成することも可能である。
.5に付着させ、上記(1)又は(3)の方法にて下部
配線32を形成することも可能である。
第3図(f)で示す如く、下部配線32に面に接着性を
nするH機物層グ0(たとえば接着剤を塗布したポリイ
ミドフィルム)を、更lこ有機物層Zθ−1−面を保護
するため保護シー ト31を配し、1与jす弾性耐熱ゴ
ム37を使用して、−1−下両側から矢印のシj向に#
n LF加温する。ここで、有(幾物層グ0は力旧T:
、JJII l!1.i (例えば、、2 J’ 0°
C程度)によって接着シーl−j J及びIJ部配置腺
3ソと接着可能であり、かつスルーポールの工・7チン
グ加工が可能な高絶縁祠イ;−トであることが必要であ
る。この条件を満たす材料として本実施例では、接着剤
付ポリイミドフイルノ・を選定17たがこれ以外に接着
勾を有する半硬化状態のポリアミドイミドフィルム、ポ
リアミックアシッドフィルム等でも、F E P等の熱
可塑性のフィルム等でもよい。又、印判法ロールコータ
法の手法を用いて基板1−に塗布できる各種液状、ペー
ス1状のレジンを用いても良い。
nするH機物層グ0(たとえば接着剤を塗布したポリイ
ミドフィルム)を、更lこ有機物層Zθ−1−面を保護
するため保護シー ト31を配し、1与jす弾性耐熱ゴ
ム37を使用して、−1−下両側から矢印のシj向に#
n LF加温する。ここで、有(幾物層グ0は力旧T:
、JJII l!1.i (例えば、、2 J’ 0°
C程度)によって接着シーl−j J及びIJ部配置腺
3ソと接着可能であり、かつスルーポールの工・7チン
グ加工が可能な高絶縁祠イ;−トであることが必要であ
る。この条件を満たす材料として本実施例では、接着剤
付ポリイミドフイルノ・を選定17たがこれ以外に接着
勾を有する半硬化状態のポリアミドイミドフィルム、ポ
リアミックアシッドフィルム等でも、F E P等の熱
可塑性のフィルム等でもよい。又、印判法ロールコータ
法の手法を用いて基板1−に塗布できる各種液状、ペー
ス1状のレジンを用いても良い。
以−1−の工程を経て製作された多層基板を第3図(g
)に示す。
)に示す。
次に第3図(11)に示す如く有機物層グ0」−に有機
と無機物′1コから成るレジストを印刷しその後これを
マスクとして02プラズマエツチングにてスルホール孔
Z/、デバイス取り付は孔グーを形成する。
と無機物′1コから成るレジストを印刷しその後これを
マスクとして02プラズマエツチングにてスルホール孔
Z/、デバイス取り付は孔グーを形成する。
この有機と無機の混合レノストをマスクとしてIII
’l’s’%ことは、有機物層グ0のプラズマエツナン
′1・1・゛勺 グ時にレジスト中の有機物質も同時にエツチングされる
ことによりスルポール孔り/においてなだらかな傾斜を
得ることかでき、後に安定で良好なスルホールコンタク
トを得ることとなる。
’l’s’%ことは、有機物層グ0のプラズマエツナン
′1・1・゛勺 グ時にレジスト中の有機物質も同時にエツチングされる
ことによりスルポール孔り/においてなだらかな傾斜を
得ることかでき、後に安定で良好なスルホールコンタク
トを得ることとなる。
もちろんプラズマエツチングを用いずにヒドラジン、N
a0IT等の湿式エツチングを行なっても良いが、この
場合には下部配線3フがこれらにおかされないことや、
又有機物層り0がこれらによりエツチングされる材料で
あることなどの制約を受けることになる。しかしプラズ
マエツチングの場合には有瀘物層であればずぺて0□プ
ラズマによりエツチングするこ吉が可能で、たとえば接
着剤を塗布したポリイミドフィルム等も使用することが
できる利点かある。(ヒドラジン、NaOHを用いたエ
ツチングの場合には、接着剤のエツチングは不可能であ
る。) 更に、第3図(1)に示す如く、−に方より再度イオン
工学的手法によりデポジションを行ない、スルホール孔
4’/を介して下部配線32まで装填堆積された金属膜
により電気的に接続されたスルーホールコンタクトを得
ると同時に」二部配線グ3を形成する。また、この時外
部への信号取り出し円電極フグも形成しておく。この−
に部配線グ、3及び外部信”=ニー Jlkり出し相電
極ククはA1膜、Ni膜及びAu膜から成る3層金属膜
あるい(1A);摸及びN1膜、Affl膜及びM i
−Cu合金膜、Cr膜及(J’Ni膜、Cr膜及びN
1膜、Cr膜及びN1−C11合金膜から成る2層金属
膜等の多層金属膜構造が実施にイノLされるが本実施例
で(Jパノ膜及びNi−Co合金膜から成る2層金属膜
を採用する。
a0IT等の湿式エツチングを行なっても良いが、この
場合には下部配線3フがこれらにおかされないことや、
又有機物層り0がこれらによりエツチングされる材料で
あることなどの制約を受けることになる。しかしプラズ
マエツチングの場合には有瀘物層であればずぺて0□プ
ラズマによりエツチングするこ吉が可能で、たとえば接
着剤を塗布したポリイミドフィルム等も使用することが
できる利点かある。(ヒドラジン、NaOHを用いたエ
ツチングの場合には、接着剤のエツチングは不可能であ
る。) 更に、第3図(1)に示す如く、−に方より再度イオン
工学的手法によりデポジションを行ない、スルホール孔
4’/を介して下部配線32まで装填堆積された金属膜
により電気的に接続されたスルーホールコンタクトを得
ると同時に」二部配線グ3を形成する。また、この時外
部への信号取り出し円電極フグも形成しておく。この−
に部配線グ、3及び外部信”=ニー Jlkり出し相電
極ククはA1膜、Ni膜及びAu膜から成る3層金属膜
あるい(1A);摸及びN1膜、Affl膜及びM i
−Cu合金膜、Cr膜及(J’Ni膜、Cr膜及びN
1膜、Cr膜及びN1−C11合金膜から成る2層金属
膜等の多層金属膜構造が実施にイノLされるが本実施例
で(Jパノ膜及びNi−Co合金膜から成る2層金属膜
を採用する。
ここでA、A膜は有機物層グ0との接着力を得る機能を
有し、Ni膜は後工程でのハンダに対する濡れ性を付L
j、するものである。即ち本実施例に於+jる−1一部
配線・/3及び外部信号取り出し電極フグは接着段能を
有する蒸拾膜と濡れ性を良好ならしめる蒸着膜の一種類
の薄膜で構成されている。
有し、Ni膜は後工程でのハンダに対する濡れ性を付L
j、するものである。即ち本実施例に於+jる−1一部
配線・/3及び外部信号取り出し電極フグは接着段能を
有する蒸拾膜と濡れ性を良好ならしめる蒸着膜の一種類
の薄膜で構成されている。
前述した下部配線32も以上と同様の理由で2種類の多
層膜で構成(7ている。
層膜で構成(7ている。
尚、)一部配線グ3及び外部信号取り出し電極フグの配
線パターン形成法は下部配線32形成法で述べた111
、 (2) 、 131のいずれの方法を採用しても
良い。
線パターン形成法は下部配線32形成法で述べた111
、 (2) 、 131のいずれの方法を採用しても
良い。
次に、本実施例ではデバイスと基板の接続tJミとして
テープギヤリヤデバイスによる半田t、J″を採用して
いる為、接続部分に印刷により半田を形成する。この接
続部分は上部、下部いずれても良いか本実施例では下部
配線へデバイスを接続する方法をとった。
テープギヤリヤデバイスによる半田t、J″を採用して
いる為、接続部分に印刷により半田を形成する。この接
続部分は上部、下部いずれても良いか本実施例では下部
配線へデバイスを接続する方法をとった。
第3 図fj)に示す如くデバイスホール3gにフ」−
ミングを行っていないフオーミングレステープキャリャ
テバイスグjをデバイス表面が基板1−に現イつれない
状態に埋設し、配線にフォーミングレスアウターリード
ボンティングを行ない通電回路を構成する。この場合の
接続法としては熱圧着方式、Al1−8nn共晶式等を
採用しても良いか、これらの場合にはリード材料と配線
材料の組み合せを変えれば良い。
ミングを行っていないフオーミングレステープキャリャ
テバイスグjをデバイス表面が基板1−に現イつれない
状態に埋設し、配線にフォーミングレスアウターリード
ボンティングを行ない通電回路を構成する。この場合の
接続法としては熱圧着方式、Al1−8nn共晶式等を
採用しても良いか、これらの場合にはリード材料と配線
材料の組み合せを変えれば良い。
又良好な放熱性を得たいならば導電ペースト等でデバイ
スのダイポンドを行なっても良い。デバイスとしてはヒ
ームリードチップ等を用いても良く、デバイス数は/個
以−L多数個であっても全く同様である。その後第3図
θ()に示す如くデバイスを取り付けた配線基板グに−
1−面に接着性を有する有機物フィルムク7を加圧加温
し貼り付ける。この有機物フィルムは、加温加圧により
配線基板りZと接着がiq能であり、またプラズマエツ
チング加工か可能なことが必要である。この条件を満た
ず材料として、本実施例では接着剤(=jポリイミドフ
ィルムを選定したか、これ以外に接着力を及する半硬化
状態のポリアミドイミドフィルム、ポリアミックアシッ
ドフィルム等でも、FEP等の熱可塑性のフィルム等で
も良い。又印刷法、ロールコーター法の手法を用いて基
板−にに塗布できる各種液状ペースト状のレジンを用い
ても良い。
スのダイポンドを行なっても良い。デバイスとしてはヒ
ームリードチップ等を用いても良く、デバイス数は/個
以−L多数個であっても全く同様である。その後第3図
θ()に示す如くデバイスを取り付けた配線基板グに−
1−面に接着性を有する有機物フィルムク7を加圧加温
し貼り付ける。この有機物フィルムは、加温加圧により
配線基板りZと接着がiq能であり、またプラズマエツ
チング加工か可能なことが必要である。この条件を満た
ず材料として、本実施例では接着剤(=jポリイミドフ
ィルムを選定したか、これ以外に接着力を及する半硬化
状態のポリアミドイミドフィルム、ポリアミックアシッ
ドフィルム等でも、FEP等の熱可塑性のフィルム等で
も良い。又印刷法、ロールコーター法の手法を用いて基
板−にに塗布できる各種液状ペースト状のレジンを用い
ても良い。
このフィルムの貼り付けには本実施例の場合平板プレス
法を用いたがラミネータ等を用いて貼りつ番」ても良い
ことはいうまでもない。この様にして配線基板り2の配
線32.グ3及びグjのデバイスを外気から保護するこ
とができる。この有機物フィルム厚は数十μmであるの
でデバイスを埋め込むことと合わせて薄型化を可能とす
ることができる。
法を用いたがラミネータ等を用いて貼りつ番」ても良い
ことはいうまでもない。この様にして配線基板り2の配
線32.グ3及びグjのデバイスを外気から保護するこ
とができる。この有機物フィルム厚は数十μmであるの
でデバイスを埋め込むことと合わせて薄型化を可能とす
ることができる。
尚、有機物層り0.接着ン−I−3,5の貼り[・1−
けにもローラープレス法を採用しても良い。
けにもローラープレス法を採用しても良い。
第3図(1)に示す如く有機物フィルムZZ上にし・シ
ストを印刷しこれをマスクとしてプラズマエツチングに
より外部信号取り出し用型極ググ上のフィルムを取り除
き外部信号取り出し用露早面グどを形成する。
ストを印刷しこれをマスクとしてプラズマエツチングに
より外部信号取り出し用型極ググ上のフィルムを取り除
き外部信号取り出し用露早面グどを形成する。
以」二の実施例は多層基板Iこおいてのものであるが、
11層基板に於いても全く同様である。即ち有機物層グ
0.上部配線り3を形成する必要がなく外部信号取り出
し電極ググを下部配線に形成すれば良い。
11層基板に於いても全く同様である。即ち有機物層グ
0.上部配線り3を形成する必要がなく外部信号取り出
し電極ググを下部配線に形成すれば良い。
別の実施例としてデバイスホールS0をもつヒラミック
多層板の構想図を第7図に示す。この場合の工程も1)
1記実施例と全く同様である。
多層板の構想図を第7図に示す。この場合の工程も1)
1記実施例と全く同様である。
以−にの実施例はデバイスポールとして埋り込みを用い
ているが第5図の如くデバイスホールを貫1m穴にし裏
面を樹脂j/で封止してもよい。第5図は金属板、ff
、2かベース基板の場合であるが、セ01) ラミック板かベース基板でも同様である。
ているが第5図の如くデバイスホールを貫1m穴にし裏
面を樹脂j/で封止してもよい。第5図は金属板、ff
、2かベース基板の場合であるが、セ01) ラミック板かベース基板でも同様である。
上記・溝1告をfJ−する配線基板はこれを情報処理J
y−ドとして利用Jることができる。即ち、キャッシュ
カード。身分証’111”lr、免許証あるいは病院で
のカルテ等に応用し、配線基板内のデバイス等の回路体
・\固定情報を蓄積させ、これを読取りまたは書込み装
置に挿入させると同時に外部信号取出用の露呈面で装置
との電気的接続を行なうこきにより、蓄「青情報の読」
+yりあるいは再込みを行なうことかできる。装置本体
と情報処理)J −ド間の接続は例えば装置より電気的
接続用ピン等が下降して配線基板端部の外部信号取出用
露呈面に接触する構成とすることにより行なうことがで
きる。
y−ドとして利用Jることができる。即ち、キャッシュ
カード。身分証’111”lr、免許証あるいは病院で
のカルテ等に応用し、配線基板内のデバイス等の回路体
・\固定情報を蓄積させ、これを読取りまたは書込み装
置に挿入させると同時に外部信号取出用の露呈面で装置
との電気的接続を行なうこきにより、蓄「青情報の読」
+yりあるいは再込みを行なうことかできる。装置本体
と情報処理)J −ド間の接続は例えば装置より電気的
接続用ピン等が下降して配線基板端部の外部信号取出用
露呈面に接触する構成とすることにより行なうことがで
きる。
以−1−詳説した如く、本発明はデバイスホールを有す
る配線ノ、(板−1−に有機フィルムを貼り付は配線及
びデバイスの保護シールを行なうため高信頼性を得ると
ともにいままでにない薄型化実装を可能とし、しかもフ
ィルl、のプラズマエツチングを利用し外部接続用パタ
ーンに露呈面を形成して信号出しが可′iしとなり、薄
型情報カードか構成される管種々の優れた効果を奏する
技術的→丁越性の顕バな配線堰板である。
る配線ノ、(板−1−に有機フィルムを貼り付は配線及
びデバイスの保護シールを行なうため高信頼性を得ると
ともにいままでにない薄型化実装を可能とし、しかもフ
ィルl、のプラズマエツチングを利用し外部接続用パタ
ーンに露呈面を形成して信号出しが可′iしとなり、薄
型情報カードか構成される管種々の優れた効果を奏する
技術的→丁越性の顕バな配線堰板である。
第1図は従来法による配線基板の構成図である。
第一図はイ(発明の一実施例を示す配線基板の構成図で
ある。 第J ill (all))(c) (dle)ff)
(g)(h)(i)(J)(kl(1)は第2図に示す
配線基板の製造工程図である。 第り図及び第5図は本発明の他の実施例を始配線基板の
構成図である。 /・・配線基板、ノ・・・リードフレーム、3・・・ワ
イヤーボンド、り・・・デバイス、J・・・ボッティン
ダレジン、2・・ベース基板、7・・下部配線、♂・・
何一部配線、2・・スルーホール、10・・・ヒラミッ
ク多層板、//・・・セラミック、/、、2・・・下部
配線、/3・・・」二部配線、/グ・・・スルーホール
、/、S・・テープギヤリヤデバイス、/z・・・有機
物フィルム、/7・・・外部信す収出用露呈面、/、!
?・・・外部信号取り出し用電極1.15?・・・下部
配線1.20・・・上部配線1..2/・・スルーホー
ル1.2.2・・・有機物フィルム1.23・・・y−
−7”キャリートチ゛バイス1.2グ・・・外部信号取
り出し用電極、−?j・・・外部信号取出用露呈面、3
3・・・金1萬ベース板、3グ・・・デバイスホール部
、36・・接着シート、3g・・・保護シート、37・
・・弾性ゴム、3g・・・デバイスホール、32・・・
下部配線、りθ・・有機物層、グ/・・・スルーホール
孔、グー・・・デバイス取り付は孔、り3・・・−に部
配線、ググ・・・外部信号取り出し用型(萌、y6・・
・フォーミングレステープギヤリヤデバイス、グに・・
・配線基板、り7・・・有機物フィルム、グ♂・・・外
部信号取出用露呈面、jθ・・・デバイスホール、J/
・・・樹脂。 代理人 弁理士 福士愛彦(他−名) 65ノ 第1り 第2ス 第4図 第5図 第3図
ある。 第J ill (all))(c) (dle)ff)
(g)(h)(i)(J)(kl(1)は第2図に示す
配線基板の製造工程図である。 第り図及び第5図は本発明の他の実施例を始配線基板の
構成図である。 /・・配線基板、ノ・・・リードフレーム、3・・・ワ
イヤーボンド、り・・・デバイス、J・・・ボッティン
ダレジン、2・・ベース基板、7・・下部配線、♂・・
何一部配線、2・・スルーホール、10・・・ヒラミッ
ク多層板、//・・・セラミック、/、、2・・・下部
配線、/3・・・」二部配線、/グ・・・スルーホール
、/、S・・テープギヤリヤデバイス、/z・・・有機
物フィルム、/7・・・外部信す収出用露呈面、/、!
?・・・外部信号取り出し用電極1.15?・・・下部
配線1.20・・・上部配線1..2/・・スルーホー
ル1.2.2・・・有機物フィルム1.23・・・y−
−7”キャリートチ゛バイス1.2グ・・・外部信号取
り出し用電極、−?j・・・外部信号取出用露呈面、3
3・・・金1萬ベース板、3グ・・・デバイスホール部
、36・・接着シート、3g・・・保護シート、37・
・・弾性ゴム、3g・・・デバイスホール、32・・・
下部配線、りθ・・有機物層、グ/・・・スルーホール
孔、グー・・・デバイス取り付は孔、り3・・・−に部
配線、ググ・・・外部信号取り出し用型(萌、y6・・
・フォーミングレステープギヤリヤデバイス、グに・・
・配線基板、り7・・・有機物フィルム、グ♂・・・外
部信号取出用露呈面、jθ・・・デバイスホール、J/
・・・樹脂。 代理人 弁理士 福士愛彦(他−名) 65ノ 第1り 第2ス 第4図 第5図 第3図
Claims (1)
- 1 配線パターンの形成された基板内に埋設され前記配
線パターンと電気的に接続されたデバイスを有する配線
基板−]−に保護フィルムを被覆し該保護フィルムの一
部を除去して前記配線パターンに露招面を形成し外部信
号接続面としたことを特徴とする配線基板の構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11446282A JPS594195A (ja) | 1982-06-30 | 1982-06-30 | 配線基板の構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11446282A JPS594195A (ja) | 1982-06-30 | 1982-06-30 | 配線基板の構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS594195A true JPS594195A (ja) | 1984-01-10 |
Family
ID=14638339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11446282A Pending JPS594195A (ja) | 1982-06-30 | 1982-06-30 | 配線基板の構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS594195A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7376318B2 (en) | 2002-12-06 | 2008-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and its manufacturing method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5688346A (en) * | 1979-11-27 | 1981-07-17 | Flonic Sa | Electric connector |
-
1982
- 1982-06-30 JP JP11446282A patent/JPS594195A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5688346A (en) * | 1979-11-27 | 1981-07-17 | Flonic Sa | Electric connector |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7376318B2 (en) | 2002-12-06 | 2008-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4544989A (en) | Thin assembly for wiring substrate | |
JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US5272596A (en) | Personal data card fabricated from a polymer thick-film circuit | |
TW511264B (en) | Semiconductor device, mounting substrate and its manufacturing method, circuit substrate and electronic machine | |
JPS5940560A (ja) | 多層回路装置 | |
US20110100549A1 (en) | Method for manufacturing component-embedded module | |
JPS63310581A (ja) | フイルム体及びそれを用いた素子並びにその製造方法 | |
US7508080B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JPS594195A (ja) | 配線基板の構造 | |
JPH06177315A (ja) | 多層リードフレーム | |
JPH0143473B2 (ja) | ||
JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
JPH02120093A (ja) | Icカード用プリント配線板とその製造方法 | |
JP2711664B2 (ja) | Icカードの製造方法 | |
JPH05509267A (ja) | 携帯可能なデータ媒体装置の製造方法 | |
JPH0755592B2 (ja) | Icカード用プリント配線板 | |
JP3028413B1 (ja) | 電子回路装置 | |
JPS63296346A (ja) | 半導体装置用フィルムキャリア | |
JPS60242693A (ja) | 印刷配線板とその製造方法 | |
JPS62135393A (ja) | Icモジユ−ル | |
JPS5923588A (ja) | プリント配線基板 | |
JP2001352031A (ja) | 半導体装置 | |
JPH0687486B2 (ja) | Icカード用モジュール | |
JPH08204305A (ja) | 混成集積回路装置 | |
JPS61125690A (ja) | Icカ−ド |