DE102006008332B4 - Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit - Google Patents

Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit Download PDF

Info

Publication number
DE102006008332B4
DE102006008332B4 DE102006008332A DE102006008332A DE102006008332B4 DE 102006008332 B4 DE102006008332 B4 DE 102006008332B4 DE 102006008332 A DE102006008332 A DE 102006008332A DE 102006008332 A DE102006008332 A DE 102006008332A DE 102006008332 B4 DE102006008332 B4 DE 102006008332B4
Authority
DE
Germany
Prior art keywords
encapsulation
functional
layer
conductor track
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006008332A
Other languages
English (en)
Other versions
DE102006008332A1 (de
Inventor
Kathrin BADSTÜBNER
Frank Ansorge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102006008332A priority Critical patent/DE102006008332B4/de
Priority to PCT/EP2006/006612 priority patent/WO2007006483A1/de
Priority to EP06762464A priority patent/EP1902468A1/de
Priority to US11/916,923 priority patent/US8481864B2/en
Publication of DE102006008332A1 publication Critical patent/DE102006008332A1/de
Application granted granted Critical
Publication of DE102006008332B4 publication Critical patent/DE102006008332B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

Verfahren zur Herstellung einer funktionellen Baueinheit (1) durch schichtweises, teilweise partielles, Auftragen von zumindest eines ersten Materials und eines zweiten Materials, wobei erstes Material und zweites Material unterschiedliche Eigenschaften aufweisen, aus dem ersten Material eine Verkapselung (2) und aus dem zweiten Material eine Leiterbahnstruktur (3) erzeugt werden, wobei während des Auftragens der Materialien eine oder mehrere funktionelle Einheiten (4) in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur (3) kontaktiert werden, dadurch gekennzeichnet, dass die Baueinheit (1) eine die Verkapselung (2) umschließende Außenhülle (5) aufweist.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer funktionellen Baueinheit, sowie eine funktionelle Baueinheit.
  • Es sind funktionelle Baueinheiten bekannt, welche eine Verkapselung, eine Leiterbahnstruktur und eine in der Verkapselung eingebettete funktionelle Einheit, welche mit der Leiterbahnstruktur kontaktiert ist, aufweisen. Eine solche funktionelle Baueinheit wäre typischerweise eine elektronische Komponente, beispielsweise ein Chip, welche mit einer Gussmasse verkapselt ist, und einen oder mehreren Leitern, die den Chip elektronisch kontaktieren. Derartige Baueinheiten werden auch als "Packages" bezeichnet.
  • Bekannte Verfahren zur Herstellung derartiger funktioneller Baueinheiten sehen vor, dass zunächst die funktionelle Einheit mit einer Leiterbahnstruktur versehen wird, wozu beispielsweise die funktionelle Einheit und die Leiterbahnstruktur gemeinsam auf ein festes Substrat angeordnet werden. In einem weiteren Schritt wird dieses Bauteil mit einer Gießmasse eingegossen, wodurch funktionelle Einheit und Leiterbahnstruktur verkapselt werden.
  • Nachteil des Gießverfahrens ist, dass das einzugießende Bauteil aufgrund des Einspritzdruckes und der Temperatur der Gießmasse thermisch und mechanisch stark belastet wird. Des Weiteren ist die Anordnung der funktionellen Einheit und die Anordnung der Leiterbahnstruktur innerhalb der Verkapselung dadurch, dass diese vor dem Eingießen festgelegt werden muss oder nach dem Eingießen nachträglich eingebracht werden muss, begrenzt.
  • Aus den Druckschriften DE 199 64 099 A1 , DE 44 20 996 C2 und DE 195 39 039 A1 sind verschiedene Verfahren und Bauteile bekannt, welche eingebettete funktionelle Einheiten aufweisen können. Insbesondere die Druckschrift DE 199 64 099 A1 beschreibt ein Verfahren zur Herstellung eines funktionellen Bauteils nach dem Oberbegriff des Hauptanspruchs und des nebengeordneten Anspruchs 7. In dem dort offenbarten Verfahren wird ein schichterzeugendes Material in flüssiger Form zwischen zwei Platten gebracht, wobei eine der Platten für elektromagnetische Strahlung durchlässig ist. Mithilfe eines Lasers, welcher durch die für elektromagnetische Wellen durchlässige Platte hindurchstrahlt, wird aus dem schichterzeugenden Material eine oder mehrere Schichten ausgehärtet und das Bauteil aufgebaut. Durch Austausch des schichterzeugenden Materials durch ein anderes schichterzeugendes Material im flüssigen zustand kann das zu generierende Bauteil Schichten aus verschiedenen Materialien aufweisen. Insbesondere ist offenbart, dass der Schichtaufbau strukturiert werden bzw. strukturiert aufgebracht werden kann, ein integrierter Schaltkreis in die Struktur eingebettet wird und weitere Schichten zur Verkapselung des Bauteils aufgebracht werden. Dabei kann die verkapselnde Schicht Kanäle aufweisen, welche mit einem leitenden Material gefüllt werden. Zur Herstellung von optischen Komponenten schlägt die DE 195 39 039 A1 vor, Nanokomposite in die Schichten einzubauen.
  • Ein dem Verfahren und Bauteil des obigen Abschnitts ähnliches Verfahren und ähnlicher Gegenstand sind auch der WO 2004/070835 A1 entnehmbar, wobei der Aufbau der Schichten zwischen zwei Walzen geschieht, so dass eine Massenfertigung des herzustellenden Bauteils möglich wird.
  • Den vorgenannten Druckschriften ist der Nachteil gemein, dass sie zwar eine strukturierte Einbettung von funktionellen Einheiten ermöglichen, allerdings weisen die eingebetteten Schichten oftmals Kanäle und Materialeigenschaften auf, welche einen Schutz vor äußeren Umwelteinflüssen nicht ausreichend gewährleisten. Hierdurch laufen die funktionellen Einheiten Gefahr, durch Verschmutzungen funktionsuntüchtig zu werden. Insbesondere beim Zusammenschalten einer Vielzahl von funktionellen Einheiten würde dies zum Ausfall und somit zwangsläufig zum Ersetzen aller funktionellen Einheiten bzw. der gesamten funktionellen Baueinheit führen.
  • Der Druckschrift DE 195 38 257 C2 ist ein weiteres Verfahren aus dem Bereich des Rapid Prototyping entnehmbar. Es betrifft insbesondere die Herstellung eines dreidimensionalen Objektes, bei welchem das Ob jekt durch aufeinanderfolgendes Verfestigen einzelner Schichten erzeugt wird, wobei während der Herstellung des Objekts zeitgleich eine Stützkonstruktion zum Stützen des Objekts verfestigt wird, um ein Kippen des zu generierenden Objekts während der Herstellung zu vermeiden. Die Stützkonstruktion wird nach Beendigung der Herstellung des Objekts von diesem entfernt und ist somit kein Bestandteil des Objekts. Um eine bessere Lösbarkeit des Objekts von der Stützkonstruktion zu gewährleisten, ist die Stützkonstruktion aus einem inneren harten Kern und einer äußeren weichen Hülle aufgebaut, so dass zeitgleich eine hohe Stabilität der Stützkonstruktion und die Lösbarkeit vom Objekt gewährleistet wird. Das Einbetten einer funktionellen Einheit in die Stützkonstruktion ist nicht vorgesehen, da diese kein Teil des Objekts ist. Des Weiteren wird auch das Einbetten einer funktionellen Einheit in das Objekt selbst nicht offenbart.
  • In der Druckschrift DE 43 09 524 C1 wird ein Verfahren zum Herstellen eines dreidimensionalen Objekts offenbart, welches ebenfalls schichtweise aufgebaut wird. Hierbei wird jede Schicht in einen inneren Kernbereich und einen äußeren Hüllbereich zerlegt, wobei die Strahlungseinwirkung zum Verfestigen der einzelnen Schichten im Kernbereich und im Hüllbereich zur Erzeugung unterschiedlicher Eigenschaften beider Bereiche verschieden gesteuert wird. Die Einbettung einer funktionellen Einheit ist auch hier nicht offenbart.
  • Aufgabe der vorliegenden Erfindung ist es somit, ein Verfahren zur Herstellung einer funktionellen Baueinheit zu schaffen, bei der die in der funktionellen Baueinheit enthaltenen funktionellen Einheiten nur gering mechanisch und thermisch belastet werden, und eine nahezu beliebige Anordnung von funktionellen Einheiten und Leiterbahnstruktur innerhalb der Verkapselung möglich ist. Des Weiteren ist Aufgabe der Erfindung, eine funktionelle Baueinheit mit genannten Eigenschaften zu schaffen, wobei die Baueinheit gegenüber Umwelteinflüssen geschützt ausgebildet ist.
  • Die Erfindung löst diese Aufgabe durch ein Verfahren zur Herstellung einer funktionellen Baueinheit und durch eine funktionelle Baueinheit nach den unabhängigen Ansprüchen.
  • Dadurch, dass durch schichtweises, teilweise partielles Auftragen von zumindest eines ersten Materials und eines zweiten Materials, wobei erstes Material und zweites Material unterschiedliche Eigenschaften aufweisen, aus dem ersten Material eine Verkapselung und aus dem zweiten Material eine Leiterbahnstruktur erzeugt werden, wobei während des Auftragens der Materialien eine oder mehrere funktionelle Einheiten in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur kontaktiert werden, wird zum einen die funktionelle Einheit oder die funktionellen Einheiten beim Aufbau der funktionellen Baueinheit, wenn überhaupt, thermisch und mechanisch nur gering belastet, so dass auch empfindliche funktionelle Einheiten Bestandteil einer funktionellen Baueinheit sein können. Zum anderen ist aufgrund des Aufbaus von Verkapselung und Leiterbahnstruktur in Schichten ein nahezu beliebiger Aufbau der Leiterbahnstruktur, sowie eine beliebige Anordnung der funktionellen Einheit bzw. der funktionellen Einheiten möglich. Das erfindungsgemäße Verfahren erlaubt dadurch eine hohe Freiheit in der Gestaltung der funktionellen Baueinheiten.
  • Die funktionellen Einheiten können elektronischer Natur, beispielsweise Chips, insbesondere ungehäuste Chips, mechanischer Natur, beispielsweise Schalter oder lead frames, optischer Natur, beispielsweise Linsensysteme, optische Dehnmessstreifen, insbesondere Faser-Bragg-Gitter oder auch Kombinationen sein. Grundsätzlich kann es sich bei der funktionellen Einheit um einen Einsatz beliebiger Art handeln.
  • Die Leiterbahnstruktur kann dementsprechend auf das Leiten von Strom, Wärme oder Licht ausgelegt sein. Auch Kombinationen verschiedener Leitertypen sind möglich.
  • Vorzugsweise werden die Materialien zur Herstellung der Schichtstruktur derart aufgetragen, dass jeweils eine Schicht vollständig abgeschlossen wird, bevor die nächste Schicht aufgetragen wird. Insbesondere wird jede Schicht derart aufgetragen, dass die Oberfläche der (gesamten) Schicht eben ist.
  • Grundsätzlich ist es auch möglich, örtlich begrenzt zunächst mehrere Lagen des einen Materials aufzubauen, und erst danach durch Auftragen der anderen Materialien die entstandenen Aussparungen nachträglich zu vervollständigen. Des Weiteren ist es grundsätzlich auch möglich, Schichten mit unterschiedlicher Schichtdicke aufzutragen.
  • Diese Art der Auftragung ist aber relativ aufwendig oder erfordert aufwendige Vorrichtungen, weswegen konstante Schichtdicken und Vervollständigen der jeweiligen Schicht erfindungsgemäß bevorzugt ist.
  • Gerechtfertigt sein könnten genannte Alternativen aber beispielsweise aufgrund der Eigenschaften der aufzutragenden Materialien, der Anordnung der funktionellen Einheiten sowie der Leiterbahnstruktur, sowie auch die durch räumliche Formgebung der funktionellen Baueinheit sind.
  • Verkapselung und Leiterbahnstruktur sind Bestandteile der Schichtstruktur. Des Weiteren können auch weitere Materialien schichtweise aufgetragen werden und somit ebenfalls Bestandteil der Schichtstruktur sein. Insbesondere können weitere Leiterbahnstrukturen oder weitere Verkapselungen aus Materialien mit anderen Eigenschaften aufgebaut werden.
  • Die Erfindung betrifft Verfahren zum generativen Aufbau dreidimensionaler Strukturen mit mindestens einer eingebetteten Komponente und mindestens zwei verschiedenen Materialien unterschiedlicher Eigenschaften.
  • Die Gegenstände, die auf diese Art und Weise entstehen, können funktionelle Komponenten (z. B.: elektronische Bauelemente, optische Komponenten, Substratmaterialien, Metalllagen) enthalten, die im Laufe des Aufbauprozesses integriert werden. Auf diese Weise können funktionelle Prototypen erstellt werden oder Rapid Manufacturing von Produkten betrieben werden. Die Erfindung schließt neuartige Packagingkonzepte mittels dieser Verfahrensidee in Bezug auf das Elektronik Packaging (Verkapselung von sensiblen elektronischen Elementen) von ungehäusten Chips mit ein.
  • Aktuelle generative Fertigungsverfahren aus dem Bereich der Rapid-Prototyping Technologien ermöglichen die Herstellung von Mustern, Prototypen und Werkstücken- gemäß der vorher in einem CAD-Programm erstellten STL-Daten aus formlosem Material ohne den Einsatz von speziellen Werkzeugen.
  • Hochwertige Modelle für z. B. detailgetreue Urformen können so kosteneffektiv und binnen kürzester Zeit für Folgeprozesse, wie z. B. Vakuumverguss bereitgestellt werden.
  • Da die Eigenschaften der aus den in generativen Fertigungsverfahren verwendeten Materialien gefertigten Bauteile es lediglich erlauben dieses in einem sehr schmalen Einsatzbereich (Muster, Anschauungsmodell, Gehäuse, ...) zu verwenden, beinhaltet die Erfindungsidee die Anwendung von Materialien die den schmalen Einsatzbereich erweitern, da Materialien zum Einsatz kommen, die Funktionen, wie die Leitung des elektrischen Stromes oder die Abfuhr von Wärme bewerkstelligen, beispielsweise elektrisch- und wärmeleitfähige Materialien.
  • Mit der Erfindungsidee ist es möglich funktionelle Prototypen zu erstellen, die funktionsfähige eingebettete Komponenten enthalten und wobei mindestens zwei insbesondere druckfähige Materialien mit unterschiedlichen Eigenschaften insbesondere innerhalb einer x-y-Ebene verarbeitet werden können. Durch das Auftragen unterschiedlicher Materialien in einer horizontalen Ebene eines 3-dimensionalen Modells in Kombination mit funktionsfähigen eingebetteten Komponenten kann eine völlig neue Generation von Prototypen aufgebaut werden.
  • Damit z. B. die elektrischen Signale eingebetteter elektronischer Komponenten, oder die entstehende Verlustwärme von eingebetteten Leistungshalbleitern nach außen geleitet werden können, müssen entweder zweckdienliche Einlegeteile verwendet werden oder funktionelle Schichten erzeugt werden. Diese Schichten übernehmen bestimmte Aufgaben. Elektrisch- und wärmeleitfähige Materialien, die generativ verarbeitbar sind, würden an dieser Stelle zum Einsatz kommen. Die Erzeugung funktionaler, dreidimensionaler Schichten, bzw. Leiterbahnstrukturen kann dann gleichzeitig mit dem Aufbau des gesamten Gegenstandes erfolgen. Beispielsweise kann so der Druck eines Gehäuses inklusive des elektronischen Innenlebens, der Kontakte und Anschlüssen erfolgen. Relativ einfach ließe sich der Aufbau eines beschriebenen funktionellen Prototypen manuell mittels Rakeltechnik und angepassten Schablonen realisieren.
  • Somit ist es möglich komplexere Objekte beispielsweise in einem Druckvorgang, zu fertigen, die funktionsfähige Komponenten beinhalten, bzw. den Gegenstand zum Ausführen von Funktionen befähigen.
  • Dadurch ist es möglich, Produkte zu fertigen, die ü ber das Stadium eines Anschauungsmusters hinaus auch als funktionale Gegenstände eingesetzt werden können und direkt zur Anwendung kommen können. Ein Rapid Manufacturing mittels der neuen Verfahrensidee ist möglich.
  • Das Verfahren könnte im Bereich des Electronic Packaging für eine neuartige Verkapselungstechnologie genutzt werden, die die Vorteile herkömmlicher Verkapselungstechnologien vereint. Herkömmliche Verkapselungsmethoden wie Transfermolding, Flüssigverkapselung, Hotmelt, Vakuumverguss oder Spritzguss arbeiten entweder mit hohen Einspritzdrücken und hohen Temperaturen, die sensible elektronische Komponenten schädigen können oder die Form des späteren Packages muss mittels individuell konstruierter Werkzeuge bereitgestellt werden.
  • Ein generativer Aufbau von Verkapselungsmaterial bringt zum einen den enormen Vorteil, dass feine elektronische Strukturen minimalen mechanischen und thermischen Belastungen unterworfen werden. Zum anderen können ohne Werkzeug jedwede Packageformen bereitgestellt werden, was immense Kostenvorteile und Zeitersparnisse birgt.
  • In Bezug auf das bereits angesprochene Packaging elektronischer ungehäuster Chips ist der Einsatz elektrisch- und wärmeleitfähiger, generativ verarbeitbarer Materialien in der Erfindungsidee inbegriffen. Auf diese Art und Weise lassen sich beispielsweise schichtweise dreidimensionale Strukturen (z. B. Leiterbahnstrukturen) während des Aufbaus des Gegenstandes erzeugen, welche dann die elektrischen Signale bzw. die Wärme aus dem Inneren des Packages nach Außen leiten. Die Prozessschritte die zum Aufbau des Prototypen notwendig sind laufen dabei vorzugsweise innerhalb einer horizontalen Schicht parallel ab.
  • Weiterhin ist es denkbar mehrere Materialien mit unterschiedlichen mechanischen Eigenschaften insbesondere gleichzeitig aufzubringen, um beispielsweise flexiblere Verkapselungen, beispielsweise um eine sensible elektronische Komponente herum, zu erzeugen, und beispielsweise die innere Verkapselung simultan mit einer härteren äußeren Verkapselung vor Umwelteinflüssen (Feuchtigkeit, Temperatur, EMV-Abschirmung) zu schützen.
  • Denkbare Anwendungsbeispiele wären:
    • – Packaging ungehäuster Chips
    • – Einbettung von Leiterplatten und Metallagen
    • – vialose Leiterplatten mit innen liegenden Verdrahtungen
    • – Gehäuse und Schaltungsträger ohne Montageschritte.
  • Vorteilhafte Weiterbildungen der Erfindung werden in abhängigen Ansprüchen beschrieben.
  • Eine vorteilhafte Weiterbildung der Erfindung sieht vor, dass erstes und zweites Material in flüssigem Zustand aufgetragen und nach Auftrag ausgehärtet werden, wobei erstes und zweites Material aushärtbar sind.
  • Das flüssige Auftragen erlaubt die Formung der Schichten. Des Weiteren kann durch das flüssige Auftragen der Schichten auch die Verbindung mit der jeweiligen unteren Schicht hergestellt werden, so dass ein fester Verbund entsteht. Klebstoffe, sowie auch kraftschlüssige Befestigungsmittel, wie beispielswei se Klammern, zur Fixierung der Schichtstruktur können auf diese Weise entfallen.
  • Durch Aushärtung werden die Materialien verfestigt, so dass die nächste Schicht aufgetragen werden kann. Je nach Wahl des aushärtbaren Materials kann die Aushärtung beispielsweise durch elektromagnetische Strahlen, wie UV-Licht, oder Wärme erfolgen.
  • Vorzugsweise werden als Materialien zum Auftragen, insbesondere als erstes und zweites Material für Verkapselung und Leiterbahnstruktur, Materialien mit einem Bestandteil eines aushärtbaren Polymers verwendet.
  • Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Aushärtung schichtweise, vorzugsweise jeweils nach einem Auftrag eines einzelnen Materials, erfolgt.
  • Das Auftragen mehrerer Schichten ohne Aushärtung könnte die Folge haben, dass die Konturen der aufgetragenen Schichten verschwimmen. Durch eine schichtweise Aushärtung, vorzugsweise jeweils nach einem Auftrag eines einzelnen Materials, bleibt die Kontur erhalten.
  • Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass eine funktionelle Einheit von der Schichtstruktur formschlüssig eingebettet wird.
  • Hierdurch wird ohne weitere Mittel die mechanische Stabilität der funktionellen Einheit hergestellt. Vorzugsweise wird die funktionelle Einheit allseitig in die Schichtstruktur eingebettet, so dass ein allseitiger Schutz der funktionellen Einheit vorliegt.
  • Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Leiterbahnstruktur an die Außenfläche der Baueinheit geführt wird.
  • Dadurch, dass die Leiterbahnstruktur an die Außenfläche der Baueinheit geführt ist, kann die funktionelle Einheit von außen kontaktiert werden.
  • Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Schichten derart aufgebaut werden, dass die funktionelle Baueinheit eine Quaderform besitzt.
  • Eine Quaderform der Baueinheit ist vorteilhaft, wenn die Baueinheit als ein Bestandteil eines komplexeren Systems verwendet werden soll, beispielsweise als Modul eines modularen Systems. Durch eine Quaderform ist das Stapeln bzw. Aneinanderreihen mehrerer Baueinheiten in vorteilhafter Weise möglich, da zum einen eine raumsparende Anordnung möglich ist, zum anderen die ebenen Flächen der Baueinheiten als Stützflächen für andere Baueinheiten verwendet werden können.
  • Des Weiteren schafft die Erfindung eine funktionelle Baueinheit mit einer Verkapselung, einer Leiterbahnstruktur und einer oder mehreren in der Verkapselung eingebetteten funktionellen Einheiten, die mit der Leiterbahnstruktur kontaktiert sind, wobei die Verkapselung und die Leiterbahnstruktur als Bestandteil einer Schichtstruktur in einer Vielzahl übereinander liegender Schichten aufgebaut sind.
  • Eine derartige funktionelle Baueinheit lässt sich insbesondere mit dem erfindungsgemäßen Verfahren her stellen. Dementsprechend kann die erfindungsgemäße funktionelle Baueinheit auch die im Rahmen des Verfahrens beschriebenen Ausgestaltungen und vorteilhaften Weiterbildungen aufweisen.
  • Die Erfindung wird nun anhand eines Ausführungsbeispiels, welche durch zwei Figuren dargestellt wird, näher erläutert. Dabei zeigt
  • 1 eine Ausführungsform einer erfindungsgemäßen funktionellen Baueinheit in einer Schrägansicht, und
  • 2 eine Querschnittsansicht der in 1 gezeigten funktionellen Baueinheit.
  • 1 zeigt eine Ausführungsform einer erfindungsgemäßen funktionellen Baueinheit 1. 2 zeigt einen Schnitt der in 1 gezeigten Baueinheit.
  • Die Baueinheit 1 weist eine Verkapselung 2, eine Leiterbahnstruktur 3 und eine in der Verkapselung 2 eingebettete funktionelle Einheit 4, die mit der Leiterbahnstruktur 3 kontaktiert ist, auf.
  • Des Weiteren weist die Baueinheit 1 eine die Verkapselung 2 vollständig umschließende Außenhülle 5 auf.
  • Die funktionelle Einheit 4 ist formschlüssig und vollständig von der Leiterbahnstruktur 3 und der Verkapselung 2 umschlossen. Die Leiterbahnstruktur 3 ist an die Außenfläche 6 der Baueinheit geführt, wodurch die Kontaktierung der funktionellen Einheit 4 möglich ist.
  • Die Baueinheit 1 besitzt die Form eines Quaders.
  • Die Verkapselung 2, die Leiterbahnstruktur 3 und die Außenhülle 5 sind als Schichtstruktur bestehend aus einer Vielzahl übereinander liegender Schichten aufgebaut. In diesem Ausführungsbeispiel weisen die Schichten eine in der XY-Ebene planparallele Form mit einer einheitlichen Schichtdicke auf. Die Schichten liegen in der Z-Achse übereinander. Sie sind miteinander fest verbunden, in diesem Falle aufgrund zumindest bereichsweise miteinander verschmolzener Oberflächen benachbarter Schichten.
  • Je nach Lage ist eine einzelne Schicht in mehrere Bereiche unterteilt, wobei diese Bereiche der Außenhülle 5, der Verkapselung 2, oder der Leiterbahnstruktur 3 zugeordnet sind.
  • In diesem Ausführungsbeispiel ist die funktionelle Einheit 4 ein Chip. Die Leiterbahnstruktur 3 besteht aus einem Polymer mit einem elektrisch leitfähigen Zusatz, wodurch zum einen der elektrische Kontakt zur funktionellen Baueinheit 4 hergestellt ist, und wodurch Wärme abgeführt werden kann. Verkapselung 2 und Außenhülle 5 bestehen ebenfalls aus Polymeren. Alle verwendeten Polymeren sind aushärtbare Polymere.
  • Die erfindungsgemäße Baueinheit 1 kann mit dem erfindungsgemäßen Verfahren hergestellt werden.
  • Durch schichtweises, teilweise partielles, Auftragen von einem ersten Material, einem zweiten Material und einem dritten Material, wobei die Materialien unterschiedliche Eigenschaften aufweisen, wird aus dem ersten Material eine Verkapselung 2, aus dem zweiten Material eine Leiterbahnstruktur 3 und aus dem dritten Material eine Außenhülle 5 erzeugt.
  • Während des Auftragens der Materialen wird die funktionelle Einheit 4 in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur 3 kontaktiert.
  • Erstes, zweites und drittes Material werden im flüssigen Zustand aufgetragen und nach Auftrag ausgehärtet.
  • Die Aushärtung erfolgt schichtweise, jeweils nach einem Auftrag eines einzelnen Materials.
  • In diesem Ausführungsbeispiel wurden als Materialien zum Auftragen durch UV-Licht aushärtbare Materialien verwendet. Dementsprechend wurden nach jedem Auftrag die Materialien mit UV-Licht ausgehärtet.
  • Der schichtweise und partielle Auftrag der einzelnen Materialien lässt sich beispielsweise mittels Rakeltechnik und angepassten Schablonen realisieren. Die funktionellen Einheiten oder auch weitere Einlegeteile können dabei manuell oder auch unter Zuhilfenahme entsprechend präziser Positioniergeräte (z. B. Fineplacer von Finetec) platziert werden.

Claims (12)

  1. Verfahren zur Herstellung einer funktionellen Baueinheit (1) durch schichtweises, teilweise partielles, Auftragen von zumindest eines ersten Materials und eines zweiten Materials, wobei erstes Material und zweites Material unterschiedliche Eigenschaften aufweisen, aus dem ersten Material eine Verkapselung (2) und aus dem zweiten Material eine Leiterbahnstruktur (3) erzeugt werden, wobei während des Auftragens der Materialien eine oder mehrere funktionelle Einheiten (4) in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur (3) kontaktiert werden, dadurch gekennzeichnet, dass die Baueinheit (1) eine die Verkapselung (2) umschließende Außenhülle (5) aufweist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass erstes und zweites Material im flüssigen Zustand aufgetragen und nach Auftrag ausgehärtet werden, wobei erstes und zweites Material aushärtbar sind.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Aushärtung schichtweise, vorzugsweise jeweils nach einem Auftrag eines einzelnen Materials, erfolgt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine funktionelle Einheit (4) von der Schichtstruktur formschlüssig eingebettet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dass die Leiterbahnstruktur (3) an die Außenfläche (6) der Baueinheit (1) geführt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichten derart aufgebaut werden, dass die funktionelle Baueinheit (1) eine Quaderform besitzt.
  7. Funktionelle Baueinheit mit einer Verkapselung, (2) einer Leiterbahnstruktur (3) und einer oder mehreren in der Verkapselung (2) eingebetteten funktionellen Einheiten (4), die mit der Leiterbahnstruktur (3) kontaktiert sind, wobei die Verkapselung (2) und die Leiterbahnstruktur (3) als Bestandteil einer Schichtstruktur in einer Vielzahl übereinander liegender Schichten aufgebaut sind, dadurch gekennzeichnet, dass die Baueinheit (1) eine die Verkapselung (2) umschließende Außenhülle (5) aufweist.
  8. Baueinheit nach Anspruch 7, dadurch gekennzeichnet, dass die Außenhülle (5) entsprechend der Verkapselung (2) und der Leiterbahnstruktur (3) schichtweise aufgebaut ist.
  9. Baueinheit nach einem der Ansprüche 7 bis 8, dadurch gekennzeichnet, dass eine funktionelle Einheit formschlüssig in der Schichtstruktur, vorzugsweise in der Verkapselung (2), eingebettet ist.
  10. Baueinheit nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Leiterbahnstruk tur (3) an die Außenfläche (6) der Baueinheit geführt ist.
  11. Baueinheit nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass Verkapselung (2) und Leiterbahnstruktur (3) aus Materialien mit einem Bestandteil eines aushärtbaren Polymers bestehen.
  12. Baueinheit nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass die Baueinheit (1) eine Quaderform aufweist.
DE102006008332A 2005-07-11 2006-02-20 Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit Expired - Fee Related DE102006008332B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102006008332A DE102006008332B4 (de) 2005-07-11 2006-02-20 Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit
PCT/EP2006/006612 WO2007006483A1 (de) 2005-07-11 2006-06-30 Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit
EP06762464A EP1902468A1 (de) 2005-07-11 2006-06-30 Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit
US11/916,923 US8481864B2 (en) 2005-07-11 2006-06-30 Method for the production of a functional constructional unit, and functional constructional unit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005032270.0 2005-07-11
DE102005032270 2005-07-11
DE102006008332A DE102006008332B4 (de) 2005-07-11 2006-02-20 Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit

Publications (2)

Publication Number Publication Date
DE102006008332A1 DE102006008332A1 (de) 2007-01-25
DE102006008332B4 true DE102006008332B4 (de) 2009-06-04

Family

ID=36942489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006008332A Expired - Fee Related DE102006008332B4 (de) 2005-07-11 2006-02-20 Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit

Country Status (4)

Country Link
US (1) US8481864B2 (de)
EP (1) EP1902468A1 (de)
DE (1) DE102006008332B4 (de)
WO (1) WO2007006483A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016209127A1 (de) 2016-05-25 2017-11-30 Robert Bosch Gmbh Verfahren und Vorrichtung zum Erzeugen eines Formkörpers
DE102020206664A1 (de) 2020-05-28 2021-12-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung eines Bauteils

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104144B4 (de) 2018-02-23 2022-12-15 Technische Universität Chemnitz Verfahren zum Kontaktieren und Paketieren eines Halbleiterchips

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309524C1 (de) * 1993-03-24 1993-11-25 Eos Electro Optical Syst Verfahren zum Herstellen eines dreidimensionalen Objekts
DE19539039A1 (de) * 1994-06-16 1997-04-24 Reiner Dipl Ing Goetzen Herstellung von mikromechanischen und mirkooptischen Bauelementen sowie komplexer Mikrosysteme
DE19538257C2 (de) * 1994-10-13 1997-09-11 Eos Electro Optical Syst Verfahren zum Herstellen eines dreidimensionalen Objektes
DE4420996C2 (de) * 1994-06-16 1998-04-09 Reiner Dipl Ing Goetzen Verfahren und Vorrichtung zur Herstellung von mikromechanischen und mikrooptischen Bauelementen
DE19964099A1 (de) * 1999-12-31 2001-09-13 Goetzen Reiner Verfahren zur Herstellung dreidimensional angeordneter Leit- und Verbindungsstrukturen für Volumen- und Energietransport
WO2004070835A1 (de) * 2003-01-17 2004-08-19 Goetzen Reiner Verfahren zur herstellung von mikrosystemen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141680A (en) * 1988-04-18 1992-08-25 3D Systems, Inc. Thermal stereolighography
US5397857A (en) * 1993-07-15 1995-03-14 Dual Systems PCMCIA standard memory card frame
US6160714A (en) 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
DE19854036A1 (de) 1998-11-13 2000-05-18 Helmuth Klatt Verfahren und Vorrichtung zum Aufbringen von pastösen Medien auf einen Träger
JP3980801B2 (ja) * 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
JP2003115664A (ja) 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
JP4228677B2 (ja) 2002-12-06 2009-02-25 パナソニック株式会社 回路基板
DE10340129B4 (de) 2003-08-28 2006-07-13 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309524C1 (de) * 1993-03-24 1993-11-25 Eos Electro Optical Syst Verfahren zum Herstellen eines dreidimensionalen Objekts
DE19539039A1 (de) * 1994-06-16 1997-04-24 Reiner Dipl Ing Goetzen Herstellung von mikromechanischen und mirkooptischen Bauelementen sowie komplexer Mikrosysteme
DE4420996C2 (de) * 1994-06-16 1998-04-09 Reiner Dipl Ing Goetzen Verfahren und Vorrichtung zur Herstellung von mikromechanischen und mikrooptischen Bauelementen
DE19538257C2 (de) * 1994-10-13 1997-09-11 Eos Electro Optical Syst Verfahren zum Herstellen eines dreidimensionalen Objektes
DE19964099A1 (de) * 1999-12-31 2001-09-13 Goetzen Reiner Verfahren zur Herstellung dreidimensional angeordneter Leit- und Verbindungsstrukturen für Volumen- und Energietransport
WO2004070835A1 (de) * 2003-01-17 2004-08-19 Goetzen Reiner Verfahren zur herstellung von mikrosystemen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016209127A1 (de) 2016-05-25 2017-11-30 Robert Bosch Gmbh Verfahren und Vorrichtung zum Erzeugen eines Formkörpers
DE102020206664A1 (de) 2020-05-28 2021-12-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung eines Bauteils

Also Published As

Publication number Publication date
EP1902468A1 (de) 2008-03-26
DE102006008332A1 (de) 2007-01-25
WO2007006483A1 (de) 2007-01-18
US8481864B2 (en) 2013-07-09
US20080196928A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
DE102015102884A1 (de) Verfahren zum Packen eines Halbleiterchips unter Verwendung eines 3D-Druckprozesses sowie Halbleiterpaket mit abgewinkelten Oberflächen
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE102017123307A1 (de) Komponententräger mit zumindest einem Teil ausgebildet als dreidimensional gedruckte Struktur
DE102008061636A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102015217134A1 (de) Elektronische Ausrüstungseinheit und Herstellungsformbaugruppe hiervon
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE102015007791A1 (de) Herstellung von Kühlkörpern für elektrische oder elektronische Bauteile
EP3469629A1 (de) Modul und verfahren zur herstellung einer vielzahl von modulen
WO2012140156A1 (de) In einem kunststoffkörper eingebettetes funktionselement und verfahren zur elektrischen kontaktierung eines in einem kunststoffkörper eingebetteten funktionselements
DE102006008332B4 (de) Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit
EP1398828A2 (de) Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE102012013920A1 (de) Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu
EP3291654A1 (de) Steuermodul für ein fahrzeug
EP2305015A1 (de) Abdichtrahmen sowie verfahren zum abdecken eines bauteils
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE102014111439A1 (de) Elektronikmodul und Verfahren zu dessen Herstellung
DE19826971C2 (de) Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
DE102012209033A1 (de) Elektronikmodul sowie Verfahren zur Herstellung eines solchen Elektronikmoduls, sowie elektronisches Steuergerät mit einem solchen Elektronikmodul
EP3799539B1 (de) Schaltungsträger, package und verfahren zu ihrer herstellung
DE102021206077A1 (de) Gehäuseteil für eine elektromechanische Baugruppe
DE102016217452A1 (de) Verfahren zur Herstellung eines Schaltungsträgers und einer elektrischen Schaltung
DE102016117776A1 (de) Verfahren zum Herstellen einer Leistungsbaugruppe mit einem Halbleiter
DE3305687A1 (de) Verfahren zur herstellung komplexer mikroschaltungsplatten, -substrate und mikroschaltungen und nach dem verfahren hergestellte substrate und mikroschaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee