DE3305687A1 - Verfahren zur herstellung komplexer mikroschaltungsplatten, -substrate und mikroschaltungen und nach dem verfahren hergestellte substrate und mikroschaltungen - Google Patents

Verfahren zur herstellung komplexer mikroschaltungsplatten, -substrate und mikroschaltungen und nach dem verfahren hergestellte substrate und mikroschaltungen

Info

Publication number
DE3305687A1
DE3305687A1 DE19833305687 DE3305687A DE3305687A1 DE 3305687 A1 DE3305687 A1 DE 3305687A1 DE 19833305687 DE19833305687 DE 19833305687 DE 3305687 A DE3305687 A DE 3305687A DE 3305687 A1 DE3305687 A1 DE 3305687A1
Authority
DE
Germany
Prior art keywords
substrate
electrically conductive
grooves
shape
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833305687
Other languages
English (en)
Inventor
Raymond E. San Diego Calif. Wiech jun.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WIECH JUN
Original Assignee
WIECH JUN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WIECH JUN filed Critical WIECH JUN
Priority to DE19833305687 priority Critical patent/DE3305687A1/de
Publication of DE3305687A1 publication Critical patent/DE3305687A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

  • Verfahren zur Herstellung komplexer Mikroschaltungs-
  • platten, -substrate und Mikroschaltungen und nach dem Verfahren hergestellte Substrate und Mikroschaltungen Die Erfindung bezieht sich auf die Herstellung komplexer Mikroschaltungsplatten und -substrate, sowie auf komplexe Halbleiterschaltungen, bei denen die Mikroschaltungsplatten und -substrate verwendet werden und auf die Erzeugung solcher komplexer Halbleiterschaltungen.
  • Die Technik der Gestaltung geformter Gegenstände aus Partikelmischungen ist bekannt. Auf klassische Weise wird ein gewünschtes Partikelmaterial mit einem Bindemittel gemischt und danach in die gewünschte Form gebracht, die als roher Formling bezeichnet wird. Der rohe Formling wird anschließend gebrannt, um eine Verschmelzung des Partikelmaterials zu erreichen und um das Bindemittel auszutreiben. Hierbei wird die gewünschte Gestalt mit entsprechender Oberfläche, Struktur und Festigkeit erzeugt.
  • Bei der Herstellung mikroelektronischer Substrate auf die vorstehend erläuterte Weise war es bisher üblich, das Partikelmaterial, gewöhnlich ein keramischer Werkstoff, mit einem thermoplastischen Bindemittel zu mischen und das Mischungssystem auf ein bewegtes Band zu gießen. Die gegossene Mischung wird dann auf eine vorgegebene Stärke abgerichtet, indem eine Ziehklinge oder ein Abstrichmesser verwendet wird. Aus dem auf diese Weise auf eine vorgegebene Stärke abgestrichenen rohen keramischen Material, läßt man üblicherweise einen Teil des thermoplastischen Bindemittels verdampfen. Dann wird die rohe, getrocknete Tafel in die gewünschten Längen für die nachfolgende weitere Bearbeitung geschnitten. Für die auf diese Weise geformten rohen keramischen Plättchen muß ein beträchtliches Maß an Anstrengung und Kosten aufgewendet werden, um die Plättchen auf ihrer spezifischen Stärke zu halten. Es werden auch erhebliche Anstrengungen unternommen, men, um die Plättchen während des Herstellungsprozesses in einer Struktur zu halten, bei der die Oberflächen so flach und parallel wie möglich sind.
  • In nachfolgenden Fertigungsschritten werden an dieser dünnen, flachen, parallelflächigen Geometrie Änderungen durch Techniken vorgenommen, wie z.B. das Stanzen von Löchern durch den rohen Keramikformling, das Ritzen des rohen Keramikformlings mit Laserstrahlen, um Vertiefungen im rohen Keramikformling zu erzeugen, das Hindurchbewegen des des rohen Keramikformlings unter einer Säge oder einem Schleifrad, um eine Struktur in die Oberfläche einzuritzen oder einzuarbeiten und andere Techniken, die bekannt und eingehend in der Literatur dieses Gebiets beschrieben sind.
  • Danach werden auf den Formling zusätzlich Beläge durch eine der verschiedenen bekannten Techniken aufgetragen, wie z.B. mittels des Schablonendrucks auf die flache Oberfläche des Keramiksubstrats. In jedem Fall beginnt die angenommene Praxis mit einem keramischen Substrat, das in eine beabsichtigte flache Konfiguration gebracht wird und das danach durch spanabhebende oder andere mechanische Bearbeitungsprozesse behandelt wird, um die Oberflächenkonfiguration zu etwas anderem als zu einer flachen Oberfläche zu ändern. Da der rohe Formling ziemlich empfindlich ist, kann das Ausmaß, um das sich die Oberfläche, so flach wie sie geformt ist, mechanisch in eine komplexe dreidimensionale Konfiguration ändern läßt, nicht beliebig angesetzt werden. Die Fähigkeit, die Geometrie der Löcher eng zu kontrollieren ist ebenfalls stark begrenzt.
  • Bei einem komplexen hybriden Substrat, mit einer großen Anzahl sowohl aktiver als auch passiver, auf dem Substrat angeordneter Komponenten, die untereinander und mit der Außenwelt verbunden sind, ist das Zusammenschaltungsproblem äußerst schwierig. Viele Komponenten, die an dem Substrat befestigt sind, wie z.B. mikroelektronische Schaltungen und Transistoren, sind mit den leitenden Bahnen, die auf dem Substrat ausgebildet sind, mittels feiner Drähte verbunden, die an empfindlichen Bereichen, Anschlußflächen genannt, auf den Transistoren oder mikroelektronischen Schaltungen angeschweißt sind und auf dem Substrat in einer weiteren Anschweißung mit einem leitenden Bereich auf der Substratoberfläche enden. Die Drähte, die für diese komplexen Verbindungen verwendet werden, sind extrem dünn in einer Größenordnung von 0,0254 mm im Durchmesser. Häufig muß ein Draht wegen der Verbindungsanforderungen der besonderen hybriden Schaltung über eine andere leitende Bahn hinweggeführt werden, die gewöhnlich, aber nicht notwendigerweise, auf ein metallisiertes Gebiet des Substrats beschränkt ist. Wenn dies erforderlich ist, wird gewöhnlich durch Mehrfachsiebdruck- und Aufheiztechniken eine Isolierlage erzeugt, die die beiden leitenden Bahnen voneinander trennt, so daß kein Kurzschluß im Bereich der Kreuzung entsteht.
  • Ein anderes, bei der herkömmlichen Substratherstellung weit verbreitetes Problem besteht darin, daß die Schrumpfung infolge der Sinterung, wenn das vorbereitete Substrat gebrannt wird, nicht gleichmäßig und nicht völlig voraussagbar ist. Wenn die Ungleichmäßigkeit der Schrumpfung des Substrats die Toleranzgrenzen der nachfolgenden Siebdruckarbeiten auf der Oberfläche des Substrats überschreitet, wird es unmöglich, einen registerhaltigen Druck auf dem Substrat mit irgendwelchen Durchgangslöchern zu erzeugen, die im Substrat vorhanden sein können. Dieser Effekt setzt den Abmessungen der hergestellten Schaltung eine Grenze, die irgend ein willkürlich herausgegriffenes kleines Maß innerhalb der Grenzen dieser zwei voneinander unabhängigen Herstellungsschritte liegen muß.
  • Eine andere Einschränkung, die bei herkömmlichen Mikroschaltungsplatten und -substraten von hoher Packungsdichte angetroffen wird, ist die Abgabe der Wärme, die in den mit großer Dichte auf engem Raum angeordneten Komponenten erzeugt wird; weil die Wärme, die durch immer engere Anordnung der Komponenten erzeugt wird, zunehmend schwieriger abzugeben und von der Oberfläche ab zuführen ist, sobald die Schaltungsdichte zunimmt. Die herkömmliche Lösung dieses Problems besteht in der Verwendung eines Substratmaterials, das die größtmögliche thermische Leitfähigkeit hat. Dies ist gewöhnlich Berylliumoxid, das allgemein als hochgiftig angesehen wird.
  • Noch ein weiteres Problem, das den herkömmlichen, mehrlagigen keramischen Substraten anhaftet besteht darin, daß die rohen Substratoberflächen nicht flach sind, nachdem das Dickschichtmaterial auf die Oberfläche aufgebracht worden ist, weil das Dickschichtmaterial einen Steg auf der Oberfläche hervorruft. Wenn die "rohen" Substrate daher in Lagen übereinander angeordnet werden, eines auf dem anderen, mit dazwischen liegenden leitenden Bahnmustern, und auf das mehrlagige "rohe" Substrat Druck ausgeübt wird, dann werden überhöhte Beanspruchungen hervorgerufen, die geringe Ausbeuten der gebrannten, gesinterten Mehrlagensubstrate ergeben.
  • Ein zusätzliches Problem ist darin zu sehen, daß bei Dickschichtanordnungen, wenn die Leiterabmessungen immer kleiner werden, die Querschnittsgeometrie der aufgebrachten Leiterbahn weniger vorher bestimmbar ist, weil sie als Siebdrucktinte in Dickschichttechnik aufgetragen wird. Deshalb haben die verteilten Schaltungsparameter wie die Induktivität und die Kapazität einen weiten Bereich unvorherbestimmbarer Werte von Substrat zu Substrat. In Schaltungen, die kritische Parameterwerte haben, müssen diese nach der Herstellung nachjustiert werden. Wenn ein dünner Leiter in einer Mehrlagenkonfiguration steckt, wird jede Trimmung nach dem Sintern jedoch unmöglich.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines vorbestimmten Musters auf einem Substrat zu entwickeln, bei dem Schwierigkeiten in bezug auf die Abmessungsreduzierung, die Packungsdichte, die Wärmeabgabe, die Leitergeometrie und komplexe Zwischenverbindungen wesentlich vermindert oder überwunden werden.
  • Diese Aufgabe wird durch die in den Ansprüchen beschriebenen Maßnahmen gelöst. Kurz gesagt, wird der rohe Formring, von dem das Substrat hergestellt wird, durch das Mischen von keramischem Partikelmaterial mit einem thermoplastischen Bindemittel zu einer homogenen Masse geformt.
  • Die Keramik-Bindemittel-Mischung wird unter Erhitzen und unter Druck in eine Gießform oder einen Matrizenhohlraum geleitet. Der Matrizenhohlraum kann die gesamte gewünschte Konfiguration einschließlich der dreidimensionalen Konfiguration der Oberflächen, der Geometrie aller Oberflächen, aller Durchgangslöcher, der Leitergeometrie und irgendwelcher Seitenlöcher enthalten. Das geschmolzene Substrat kann dann in einen anderen Gießformhohlraum eingeführt werden und anschließend mit Materialspritzen, nicht unbedingt der gleichen Zusammensetzung, die elektrisch leitend, isolierend oder wie auch immer geeignet sind, im rohen Zustand zusammengefügt werden. Es kann wünschenswert sein, das gegossene rohe Substrat zwischen den Gießoperationen mechanisch zu bearbeiten, indem Material hinzugefügt oder davon entfernt wird. Nachdem die gewünschte roh gegossene Konfiguration einschließlich der mehrlagigen, laminierten Konfiguration erstellt worden ist, wird aus dem gegossenen Substrat das thermoplastische Bindemittel entfernt und das Substrat wird in Übereinstimmung mit herkömmlichen Techniken, wie sie z.B.
  • in den US-Patentschriften 2 939 199 (Strivens), 4 197 118 (Wiech) oder 4 305 756 (Wiech) erläutert sind, gesintert.
  • Nach dem Sintern kann es wünschenswert sein, elektrisch leitendes Material auf den Boden gewisser, in das Substrat geformter Nuten aufzutragen und/oder andere Nuten, die in dem Substrat oberhalb oder unterhalb dieser Nuten ausgebildet wurden, mit elektrisch leitendem oder anderem passenden Material zu füllen. Weiterhin kann es wünschenswert sein, leitendes Material über die Oberteile der Nuten mit oder ohne Verbindung von Nut zu Nut zu führen.
  • Im allgemeinen sind Nuten, in denen elektrisch leitendes Material nur auf dem Boden aufgetragen ist, Teil von Busanordnungen und haben stark ausgebildete Nuten, die für die Aufnahme verschiedener Standardverbindungswerkzeuge gestaltet sind. Andere Nuten, die vorwiegend als Leiterbahnen benutzt werden sollen, sind kleiner und flacher, obwohl eine beachtliche dritte Dimension bei diesen Nuten in Erscheinung tritt. Die Leiterbahnnuten sind auf der obersten Ebene des Substrats oder auf der untersten Ebene des Substrats oder auf beiden angeordnet.
  • Die Busanordnungsnuten bestehen aus einer Reihe von parallelen Nuten mit im wesentlichen geripptem Aussehen.
  • Ein Draht, der mit dem leitenden Material im Boden einer dieser gerippten Busanordnungsnuten verbunden ist und über die Busanordnungen an einen Endpunkt geführt ist, kann wegen der Geometrie, die in der Oberfläche ausgebildet wurde, keinen Kurzschluß zu anderem leitendem Material am Boden benachbarter oder anderer Nuten verursachen, über die der Draht verläuft. Im Ergebnis ist es nicht notwendig, spezielle nichtleitende Bereiche für die Trennung voneinander kreuzenden Leitern in dieser Konfiguration vorzusehen. Die Leiter, die in den Nuten der obersten Oberfläche des Substrats angeordnet sind, können so dünn, wie es die Technologie erlaubt, angefertigt sein. Da sie ein integraler Bestandteil der Oberflächenkonfiguration des Substrats sind, verlaufen sie, unabhängig von der möglichen Ungleichförmigkeit bei der Schrumpfung, immer zwischen zwei willkürlich gewählten Punkten des Substrats, weil sie als Teil des Substrats ausgebildet und nicht später auf das Substrat aufgedruckt sind. Diese Leiter füllen im wesentlichen jeweils die gesamte Nut bis zur Substratoberfläche.
  • Erhöhte Leiter werden durch Formung erhöhter Strukturen und durch Metallisierung der obersten Teile dieser Strukturen gebildet. Die erhöhten Strukturen können in geometrischen Konfigurationen enden, die an die Anschlußflächen auf Halbleiterchips angepaßt sind, so daß die Chips unmittelbar mit dem Substrat durch Techniken verbunden werden können, die in der "Flip-chip"-Verbindungstechnik angewendet werden. Solche erhöhten Leiter können auf der Substratoberfläche und/oder in Vertiefungen des Substrats angeordnet sein.
  • Löcher mit Vorsprüngen, die im wesentlichen parallel zu der Oberfläche des Substrats ausgebildet sind, können als Kühlkanäle verwendet werden, so daß eine aktive oder passive Kühlung unter Reduzierung des Wärmeabfuhrproblems auf ein Minimum leicht erreicht werden kann. Weiterhin können Halbleiterchips in Sandwichbauweise zwischen gesinterten Substraten derart angeordnet sein, daß Leiterbahnen auf sich gegenüberstehenden Seiten eines benachbarten Paars von Substraten mit Leiterbahnen auf einem oder mehreren Halbleiterchips, die zwischen den Substraten montiert sind, in Kontakt stehen.
  • Falls bereits Halbleiterchips auf einem Substrat sind, werden die benachbarten Substrate durch Epoxydharz oder ein anderes geeignetes Verbindungsmittel für Keramik vereinigt. Falls ein Substrat keine Materialien enthält, die bei der keramischen Sintertemperatur ungünstig beeinflußt werden, können zahlreiche Substrate in enger Berührung miteinander montiert werden, um zwischen benachbarten Substraten durch Sinterung eine Verbindung zu erzeugen. Die Kühlung oder Wärmeabfuhr, die bei wärmeerzeugenden Komponenten erforderlich ist, kann mittels eines Wärmeleitmaterials erfolgen, das in Löchern des Substrats nahe an den Chips angeordnet ist. Beispielsweise können die Löcher intern als Wärmeübertragungsrohr ausgebildet sein, wobei Freon durch die Löcher in einem geschlossenen Wärmeröhrenkreislauf innerhalb des Substrats geleitet werden kann, um die erzeugte Wärme zu einem Wärmeabgabebereich zu führen. Auf diese Weise kann Wärme von oben und/oder von unten und/oder längs der Seiten der Chips abgeführt werden. Leiterbahnen können mit Leiterbahnen auf einem Chip gleichzeitig von zwei verschiedenen Substraten in Kontakt stehen. Luftlöcher, wie beschrieben, können auch an einem oder mehreren Substraten vorhanden sein. Ein Kühlmittel kann auch zwischen benachbarten Substraten hindurchgeführt werden, wobei das Mittel lediglich die Eigenschaften eines Wärmeleiters haben muß.
  • Die Erfindung wird im folgenden anhand eines in einer Zeichnung dargestellten Ausführungsbeispiels näher erläutert, aus dem sich weitere Einzelheiten, Merkmale und Vorteile ergeben.
  • Es zeigen: Fig. 1 eine Ansicht von oben eines bevorzugten Ausführungsbeispiels eines Substrats, Fig. 2 einen Schnitt längs der Linien 2-2 der Ausführungsform gemäß Fig. 1, Fig. 3 eine Ansicht der Ausführungsform gemäß Fig. 1 vor dem Brennen.
  • Zu Beginn soll klargestellt werden, daß die Erörterung des besonderen Ausführungsbeispiels sich zwar vorwiegend auf Keramik bezieht, jedoch Teile der Erfindung auch auf Metalle, Plastikkunststoffe und andere Materialien anwendbar sind, die gießfähig sind. Bei der Herstellung komplexer Mikroschaltungsplatten und -substrate auf herkömmliche Weise ist es notwendig, daß diese Teile einer Präzisionsbearbeitung und/oder Präzisionsdruckarbeiten unterzogen werden, damit der endgültige Gegenstand die gewünschten Eigenschaften hat. Nach dem bekannten Stand der Technik begrenzen die Formbarkeitseinschränkungen und die Anforderung an voneinander unabhängige Toleranzen die Ausbeute und die Komplexität des gewünschten Endgegenstands. Nach einem Gedanken der vorliegenden Erfindung können keramische Stoffe nunmehr unmittelbar aus Partikelmaterial gegossen werden, um das präzise Endprodukt ohne die Notwendigkeit spanabhebender Bearbeitung und unter Verminderung weiterer kostspieliger Bearbeitungsschritte zu erzeugen.
  • Die Fig. 1 und 2 zeigen ein bevorzugtes Ausführungsbeispiel der Erfindung. Unter Bezug auf Fig. 1 und 2 ist ein Teil eines Substrats 1 dargestellt, das vorzugsweise aus Aluminiumoxid besteht. Das Element 2 ist eine Halbleitermikro-Schaltungsanordnung, das gewöhnlich als Halbleiterplättchen oder Chip bezeichnet wird und das am Substrat 1 in einer Vertiefung 30, die im Substrat ausgebildet ist, mit Chipbefestigungsmaterial 7 befestigt ist. Dies ist nach dem Stand der Technik bekannt. Das Chip steht in elektrisch leitender Verbindung mit leitendem Material 22, das in dem Durchgang 8 angeordnet ist und das eine Stromversorgungsverbindung für den Chip darstellt. Das Chip befindet sich nahe an einem Durchgangsloch 9, bei dem es sich um einen geformten inneren Kühlkanal von gewünschter Geometrie handelt, der nicht unbedingt kreisförmig sein muß und der vollständig durch das Substrat verläuft, obwohl er nur einen Auslaß haben muß. Durchgangslöcher 15 und 16 verlaufen vollständig durch das Substrat von der oberen zur unteren Oberfläche und sind mit leitendem Material 23 gefüllt, um elektrisch leitende Wege von einer Oberfläche des Substrats zur anderen zur Verfügung zu stellen. Ein Leiter 17 ist im Siebdruck auf das Substrat aufgebracht und verbindet das leitende Material des Lochs 16 mit demjenigen des Lochs 15. Der Leiter 17 könnte auch in einer Nut angeordnet sein, die in dem Substrat 1 während des Gießens geformt wird. Ein Anschlußflächenbereich 6 ist auf der Oberseite des Substrats gebildet und mit leitendem Material 23 ausgefüllt. Die dargestellte Busstruktur besteht aus den Nuten 10,11,12,-13 und 14. Diese Nuten sind in ihren Abmessungen und Konturen auf ein Verbindungswerkzeug abgestimmt, das einen Draht 3 an leitendem Material 24 am Boden der Nut 14 an einer Schweißstelle, die mit 14a bezeichnet ist, anschweißt. Das andere Ende des Drahts 3 ist als mit dem Chip 2 an einer Stelle 3a angeschweißt dargestellt. Es ist zu ersehen, daß der Draht 3 das leitende Material am Boden der Nuten 10,11,12 und 13 kreuzt und von dem Material, das die Nuten trennt, gestützt und von den leitenden Bahnen entfernt gehalten wird. Daher ist die Notwendigkeit, eine das leitende Material 24 bedeckende Isolierschicht zu verwenden, beseitigt. Verbindungen zu den Nuten der Busse können über die Busstruktur ohne die Möglichkeit eines Kurzschlusses verlegt werden. Wahlweise können Anschlußflächen an vorbestimmten Flächen zwischen den Nuten 10 bis 14 zum Anschweißen des Drahts 3 angeordnet sein, damit dieser eine zusätzliche mechanische Steifigkeit erhält. Das Nutmaterial 24 der Busstruktur ist an der Stelle seiner höchsten Erhebung um einen geringen Abstand AH unter der höchsten Stelle der Struktur angeordnet. Nuten 18,19,20 und 21 sind andererseits mit leitendem Material bis zur obersten Ebene der Anordnung gefüllt, wobei eine Verbindung 25 als vom Loch 15 zu einem Leiter 18 verlaufend dargestellt ist. Leitendes Material könnte wahlweise auf einem erhöhten Teil oder auf erhöhten Teilen in der Vertiefung 30 aufgetragen sein. Diese erhöhten leitenden Teile könnten um den Boden und/oder an den Seitenwänden der Vertiefung 30 als Verbindung mit Anschlußflächen auf dem Chip 2 in Form eines Leitungsrahmens angeordnet sein. Die erhöhte Konfiguration kann auch durch Durchgänge mit leitendem Material im Boden und/oder den Seitenwänden des Schachts 30 ersetzt werden.
  • In Fig. 1 ist die Oberfläche der Oberseite des Substrats, an dem Halbleiterchips befestigt sind, dargestellt. Die Chips 2 sind am Substrat längs des Umrisses eines Rechtecks angeordnet, wobei Verbindungen von Chipanschluß- flächen mit den Bussen 10,11,12,13 und/oder 14 über den Draht 3 hergestellt sind, jedoch nur die Verbindung zum Bus 14 gezeigt ist. Eine Zuleitung 4 ist auch von einer Anschlußfläche 2 zum leitenden Material 23 im Loch 16 verlegt. Ein Bus 25 verläuft zwischen dem leitenden Material 23 im Loch 15 und dem Bus 18. Ein Kanal 9, der im Substrat gerade unterhalb des Chips 2 angeordnet ist, ist als durchgängig sichtbar. Der Kanal 8 kann längs der x-und/oder y-Achse angeordnet sein. Es können verschiedene Kanäle vorhanden sein, um die Wärme von allen Chips und von anderen wärmeerzeugenden Elementen auf dem Substrat abzuführen, was nachfolgend noch erklärt wird.
  • Die Fig. 3 zeigt den rohen Formling, wie er gegossen ist.
  • Die gebrannte und endgültig montierte Version ist in Fig.
  • 2 dargestellt. Hinzuweisen ist auf die unterschiedlichen Maßstäbe.
  • Die Gießform der Matrize, die zur Bildung der endgültigen Konfiguration benötigt wird, muß im Maßstab etwa 20 % größer sein als die Abmessungen der endgültigen Konfiguration, d.h. die zum Schluß gewünschten Abmessungen müssen mit ungefähr 1,2 multipliziert werden, um die Gießformabmessungen zu bestimmen. Die genauen Normierungsfaktoren für den jeweiligen Fall hängen sehr stark von dem speziellen Ansatz der Mischungen und der verwendeten Verarbeitungstechnik ab. Die Schrumpfung während der Verarbeitung und der Sinterung ist ziemlich isotrop, so daß alle Abmessungen um nahezu genau den gleichen Maßstabsfaktor schrumpfen. Die isotrope Natur der Schrumpfung stellt sicher, daß die erhaltenen Winkel im rohen und gebrannten Gegenstand nahezu völlig identisch sind. Das hier verwendete Gießmaterial kann typischerweise ungefähr 60 Volumenprozent eines feinkörnigen Aluminiumoxids, das bis zu seiner Grenzkristallgröße ausgemahlen ist, und 40 Volumenprozent einer thermoplastischen Bindemittelmischung ent- halten. Eine charakteristische Rezeptur für die thermoplastische Bindemittelmischung weist etwa ein Drittel des Gewichts an Polyäthylen, ein Drittel des Gewichts an Paraffinwachs, ein Drittel des Gewichts an Bienenwachs mit einem Zusatz von ungefähr 0,1 bis 0,2 % Stearinsäure auf. Die thermoplastischen Materialien und das Aluminiumoxid werden gemischt und miteinander zu einer homogenen Masse bei einer Temperatur verschmolzen, die den Schmelzpunkt oder den Fließpunkt des thermoplastischen Materials übersteigt. Die Techniken zur Erzeugung thermoplastischer Schmelzmischungen sind eingehend in der Literatur über den bekannten Stand der Technik beschrieben und werden hier nicht im einzelnen behandelt.
  • Das abgekühlte rohe Gießmaterial wird bis zur Größe von Kügelchen zerstampft oder auf andere Weise in Kügelchen umgewandelt und wird als Beschickungsmaterial für eine im wesentlichen herkömmliche Spritzgußmaschine für plastische Materialen verwendet, die in geeigneter Weise abgewandelt ist, um scheuerndes Material aufzunehmen.
  • Die Gießform besteht vorzugsweise aus Keramik, obwohl Metalle und Metall-Keramik-Verbundwerkstoffe ebenfalls verwendet werden können. Die Herstellung erfolgt nach Techniken und Prinzipien, die auf dem Gebiet des Plastikspritzgießens bekannt sind.
  • Die Durchgänge 10 bis 14 und 19 bis 21 können in der endgültigen Gießform einen so kleinen Querschnitt haben, daß sie durch normale oder bekannte Gießform-Erzeugungstechniken nicht genau und passend ausgebildet werden können. Eine neue Methode, um solche Durchgänge in der endgültigen Gießform genau auszubilden, besteht in der Herstellung einer ersten Gießform, deren gesamte geometrische Abmwessungen mit einem vorherbestimmten Faktor multipliziert sind, damit die Durchgänge durch normale oder bekannte Gießform-Erzeugungstechniken gebildet werden können. Eine zweite Gießform wird anschließend mit den oben beschriebenen und in den oben erwähnten Patentschriften angegebenen Techniken aus der ersten Gießform hergestellt, um Substrate zu erzeugen, wobei vorzugsweise Metall statt Keramik benutzt wird. Diese zweite Gießform ist das Negativ der ersten Gießform, jedoch ist sie in den Abmessungen durchweg gleichmäßig um etwa 20 % kleiner. Eine dritte Gießform wird danach in gleicher Weise wie die zweite Gießform aus der zweiten Gießform hergestellt, die im Negativ der zweiten Gießform und wiederum in den Abmessungen durch ungefähr 20 % reduziert ist.
  • Dieses Verfahren wird fortgesetzt, bis eine Substratgießform mit den gewünschten Abmessungen erhalten wird.
  • Die Löcher 9 werden z.B. mittels eines Einsatzes in der Gießform in der Art eines elektrisch leitenden Drahts von geeignetem Querschnitt hergestellt, der an den Stellen angeordnet ist, wo die Löcher erzeugt werden sollen. Wenn der rohe Formling hergestellt wird, wird das gegossene Teil mit dem Draht aus der Gießform entfernt. Der Draht wird ausreichend stark erhitzt, um das unmittelbar darum angeordnete Bindemittel zu schmelzen und das axiale Herausziehen des Drahtes zu erlauben, wobei das Loch 9 in dem rohen Substrat in dem Bereich übrig bleibt, wo der Draht gewesen ist.
  • Andere Verfahren zur Erzeugung von Löchern umfassen die Anordnung eines herausziehbaren Materials an der Stelle, wo sich das Loch befinden soll. Beispielsweise kann ein Stück Nylon 612 durch Einfügung als Einsatz in der Gießform verwendet werden, wobei das keramische Material um das Nylon herumgegossen wird und es vollkommen mit Ausnahme von ein oder mehreren Austritten zur Substratoberfläche hin umgibt. Das keramische Bindemittel ist so ausgewählt, daß es gegen Ameisensäure indifferent ist, während das Nylon 612 später aus dem rohen Substrat durch die Auflösung in Ameisensäure entfernt werden kann. Der Einsatz kann auch ein Material sein, das während der Sinterung ohne nachteilige Beeinflussung des restlichen Teils des Substrats wegbrennt. Dies ist im wesentlichen eine Art Arbeitsgang zum "Wachsverlust"-GieBen. Es soll auch noch darauf hingewiesen werden, daß das Loch irgend eine gewünschte Form, beispielsweise eine Serpentine oder dergleichen haben kann. Wichtig ist, daß das Loch so nahe wie möglich an allen wärmeerzeugenden Komponenten, die auf dem Substrat angeordnet sind, angebracht ist.
  • Nachfolgende Herstellungsschritte für besondere Konstruktionen und besondere Substrate können an diesem Punkt weit voneinander abweichen. Es versteht sich jedoch, daß, ohne Rücksicht auf die Herstellungsschritte und verfahren, die an dieser Stelle stattfinden können, wenigstens ein einziger Gießarbeitsgang stattgefunden hat und daß das Substrat wieder in verschiedene Hohlräume eingefügt werden kann und nachfolgend eine weitere Lage oder weitere Lagen des gleichen Materials oder von verschiedenen Materialien aufweisen kann, die mit dem Endzweck des Substrats verträglich sind und auf diesem oder in diesem angeordnet sind oder durch dieses verlaufen. Die Zahl der an diesem Punkt möglichen Kombinationen oder Permutationen ist sehr groß und jeder Fachmann auf diesem Gebiet kennt die Zahl der Möglichkeiten, die vorhanden sind, um den gewünschten Endartikel zu erzeugen. Die Aufzählung dieser Möglichkeiten würde substantiell nichts zur Beschreibung der vorliegenden Erfindung beitragen. Für den Zweck dieser Beschreibung wird angenommen, daß keine zusätzlichen Schritte zwischen dem Gießen und dem Brennen dieser besonderen Anordnung ausgeführt werden. Eine Liste möglicher Arbeitsgänge, die während der rohen Phase angewendet werden können aber keinesfalls vollständig ist, kann folgende Möglichkeiten umfassen: 1. Spanende Bearbeitung, 2. Siebdrucken, 3. Überziehen mit Resisten und Belichten, 4. Auffüllen der Nuten und Durchgänge, 5. Schichten, 6. Thermisches Schweißen, 7. Dünnschichtniederschlag und/oder 8. Galvanisch Überziehen Die Sinterung des Substrats wird in zwei verschiedenartigen Schritten erreicht. Zuerst muß das thermoplastische Bindemittel aus dem Substrat entfernt werden.
  • Dies wird geeigneterweise durch langsames Erhitzen des Substrats bei niedrigem Druck erzielt, um das thermoplastische Material aus dem Substratkörper, wie von Strivens beschrieben, zu verdampfen oder zu sublimieren.
  • Andere Methoden, wie sie in den oben aufgeführten Patentschriften beschrieben sind, sind gleichermaßen geeignet.
  • An zweiter Stelle wird das Substrat nach einem Sinterplan und in einer Sinteratmosphäre gesintert, die für alle Materialien verträglich ist, die in dem Substrat eingeschlossen sind. Wenn beispielsweise während der Substratherstellung eine Molybdämmetallfläche auf das rohe Substrat in einem Teil des Herstellungsprozesses aufgedruckt worden ist, dann ist die Sinteratmosphäre am besten ihrer Natur nach reduzierend. Wenn jedoch das gesamte Substrat aus einem Keramikoxid zusammengesetzt ist, z.B. Aluminium, dann wird die Sinterung am besten in einer Luftatmosphäre durchgeführt. Die nützliche Verwendung der Sinteratmosphäre ist bekannter Stand der Technik.
  • Der nächste Schritt in der Herstellung der behandelten Schaltung ist die Anwendung der Metallisierung an den gewünschten Stellen in und auf dem Substrat. Die verwendeteten Techniken, dies auszuführen, sind bekannt und die hier dargestellten Beispiele sind typische Versuche, die zur Erreichung dieses Ziels angewendet werden können. Die Nuten oder Durchgänge 18,19, 20 und 21 werden am zweckmäßigsten durch das Aufstreuen oder Aufstreichen einer aus einem leitenden Metall und Glasfritte zusammengesetzten Streichmasse oder Paste metallisiert, wie sie für Siebdrucken über dem Nutenbereich verwendet wird, wobei die Nuten gefüllt werden.
  • Die metallisierte Paste wird getrocknet. Das Substrat wird in Übereinstimmung mit dem erforderlichen Arbeitsablauf für die verwendete besondere Metallisierpaste gebrannt. Da die hier betrachtete Nutstruktur in der obersten Ebene des Substrats angeordnet ist, wird die metallisierende Paste, die die Spalte überbrückt und auf der Substratoberfläche an unerwünschten Stellen ausgebreitet ist, am besten durch mechanisches Abschleifen oder Läppen der obersten Fläche entfernt. Wenn das Substrat unmittelbar vom Läppwerkzeug beaufschlagt wird, kommt nur die oberste Ebene in Berührung mit dem Läppwerkzeug, wobei alles Material auf dieser Oberfläche entfernt wird. Auf diese Weise werden die Leiterbahnnuten mit metallisiertem Material gefüllt, das die Geometrie der Nuten annimmt.
  • Die Durchgangslöcher 15 und 16 werden in dem gleichen Durchlauf mit metallisierter Paste gefüllt, wie sie für die Füllung der Nuten 18,19,20 und 21 verwendet wurde.
  • Während dieser Zeit wird der Verbindungsabschnitt 6 ebenfalls gefüllt. Der Verbindungsabschnitt 6 wird während des Reinigungsvorgangs, der zur Säuberung der die Nuten 18,19,20 und 21 umgebenen Bereiche verwendet wird, durch das Läppen zurückgearbeitet. Die Leiterbahn 17 wird in diesem Beispiel am typischten durch Siebdrucken der metallisierten Paste aufgetragen, so daß die Löcher 16 und 15 durch eine leitende Bahn aus metallisiertem Material zwischen den Lochenden miteinander verbunden werden. Die Böden der Nuten 10,11,12,13,14 und der Nut 8 werden am bequemsten mit bekannter elektrisch leitender Paste gefüllt, in dem eine Tintenfeder mit einer eine kleine Bohrung aufweisenden Kapillarröhre benutzt wird. Um die Trennung des leitenden Materials zwischen den Nuten zu gewährleisten, kann es wünschenswert sein, die oberen Abschnitte der Nuten mit einem nicht benetzbaren Wachsresist zu überziehen, das am besten mit einer Walze aufgetragen wird. Während die leitende Paste in ihrer rohen Form ist, kann sie am besten auf Stetigkeit und auf Kurzschlüsse zwischen Leitern geprüft und zu dieser Zeit vor dem Brennen ausgebessert werden. Damit das leitende Material sich an seinen Plätzen festsetzt, wird das Substrat bei erhöhter Temperatur mit einem Temperatur-Atmosphären-Profil gebrannt, das für die verwendete Paste zum Zwecke optimaler Brennbedingungen erzeugt worden ist.
  • Es ist augenscheinlich, daß eine Vielzahl von Pasten und Brennplänen für spezielle Zwecke verwendet werden können, um Widerstandsbahnen aufzutragen. Es ist auch augenscheinlich, daß die leitende Paste auf das rohe Substrat aufgetragen werden, nachdem dieses gesintert worden ist, wobei ein weiterer Brennschritt erforderlich ist. Es ist ebenso augenscheinlich, daß andere, sinterfähige Materialien, wie z.B. Widerstandsmaterial, Isoliermaterial und dergleichen, auf das rohe Substrat aufgetragen werden können.
  • Beispielsweise können Materialien, die nach der Sinterung piezoelektrische Anordnungen ergeben, auf das Substrat oder in Nuten des Substrats mit einem quer dazu verlaufenden elektrischen Feld abgelagert werden, das von Leiterbahnen in benachbarten Nuten erzeugt wird. Es können auch Widerstände, Kondensatoren und andere derartige Komponenten gebildet werden.
  • Ein anderes Verfahren zum Auftragen leitender Bahnen an vorherbestimmten Stellen auf dem Substrat entweder vor oder nach dem Brennen oder Sintern des Substrats, besteht in der Verwendung eines thermographischen Breis, in dem das Dispersionsmittel ein thermoplastisches Material und die Partikelkomponente im allgemeinen eine Glasfritte und leitender Puder ist. Der Brei ist bei Raumtemperatur fest und bei einer vorbestimmten, über der Raumtemperatur liegenden Temperatur, flüssig. Der Brei wird in flüssigem Zustand auf eine Art Einfärbanordnung, wie z.B. einen Gummistempel, aufgetragen, wobei das Muster auf dem Stempel erhitzt ist, damit der Brei in flüssigem Zustand auf das Muster aufgetragen werden kann. Es bildet sich dann das leitende Muster aus, das auf dem Substrat niedergeschlagen werden soll. Der Stempel wird dann in geeigneter Weise auf das Substrat ausgerichtet. Danach wird das Muster mit dem Substrat in Berührung gebracht, um darauf den flüssigen Brei aufzutragen. Die stempelartige Anordnung wird danach vom Substrat zurückgezogen, wobei der flüssige Brei in der Musterkonfiguration auf dem Substrat verbleibt. Das Substrat wird auf einer Temperatur gehalten, die unterhalb der Aushärtetemperatur des Breis liegt, wodurch der Brei auf dem Substrat in der Form des Musters aushärtet. Das thermoplastische Material wird sodann mit bekannten, bindemittelentziehenden Techniken entfernt, wie sie in den oben erwähnten Patentschriften beschrieben sind. Die verbleibende Glasfritte und das Metallpulver werden, wenn sie auf das rohe Substrat aufgebracht werden, während der Sinterung des Substrats oder, wenn sie auf ein bereits gesintertes Substrat aufgetragen worden sind, in einem gesonderten Schritt gebrannt, um die Adhäsion des Leiters aus Glasfritte und des leitenden Metalls am Substrat herzustellen.
  • Die Stempelanordnung kann entweder mit einem flachen Muster oder mit einem dreidimensionalen Muster versehen sein, wobei die 'Tinte" in Nuten oder in Vertiefungen, die in dem Substrat ausgebildet sind, untergebracht wird.
  • Beispielsweise kann das untergebrachte Muster sich entlang der Seitenwände und/oder des Bodens der in Fig. 2 gezeigten Vertiefung 30 erstrecken.
  • Die Stempelanordnung kann aus irgendeinem Material bestehen, das die Ausbildung eines Musters auf seiner Oberfläche gestattet und das von der "Tinte" benetzt werden kann. Vorzugsweise wird das Muster, wie oben erwähnt, erhitzt. Das Muster muß jedoch nicht erhitzt werden und kann noch so lange benutzt werden, wie die "Tinte" bis zu der Zeit der Entfernung des Musters vom Substrat in flüssigem Zustand verbleibt. Dies kann durch die ursprüngliche Erhitzung des Breis oder der "Tinte" auf eine ausreichend hohe Temperatur errreicht werden.
  • Der Brei bzw. die "Tinte" bestehen, wenn sie für die elektrische Leitung bestimmt sind, aus Glasfritte, wie sie bei der Siebdrucktechnik verwendet wird, und aus einem elektrisch leitenden Metallpulver, wie z.B. einem Standard-Silber-Palladium- Legierungspulver, einem Gold-oder Kupfer-Legierungspulver und aus dem thermoplastischen Bindemittel, wie Polyäthylen. Die Glasfritte hat einen niedrigen Schmelzpunkt (etwa 3000C), ist mit dem Pulver verträglich und in der Lage an dem Substrat bei vernünftiger Brenntemperatur über ungefähr 300 0C und unter der Substrat-Sintertemperatur anzuhaften. Etwa 35 bis 50 Volumenprozent an Metall und der Rest an Glasfritte werden zur Erzeugung der Pulver-Glas-Mischung verwendet. Ungefähr 50 bis 60 Volumenprozent an Pulver-Glas-Mischung und der Rest an thermoplastischem Bindemittel werden zur Bildung des Breis verwendet. Ein charakteristisches Bindemittel besteht aus ungefähr 0,2 % Stearinsäure, etwa 90 % Paraffinwachs und der Rest aus Polyäthylen, mit allen Angaben in Volumenprozenten, obwohl andere thermoplastische Bindemittel verwendet werden können.
  • Das oben erläuterte "stempelartige" Verfahren kann dazu benutzt werden, andere Arten von Mustern auf oder in dem Substrat zu bilden. Beispielsweise kann das leitende Pulver durch einen Metall-Keramik-Verbundwerkstoff, durch ein elektrisch isolierendes Material, z.B. Glas selbst, durch elektrisches Widerstandsmaterial oder Halbleitermaterial, z.B. Bariumtitanat oder dergleichen ersetzt werden, um irgendein gewünschtes Muster im oder auf dem Substrat zu bilden. Es ist lediglich erwünscht, daß das Material in Pulverform ist und am Substrat entweder alleine oder in Verbindung mit der Glasfritte anhaftet.
  • Nach Brenn- und Reinigungsarbeiten wird das Chip 2 durch irgendeine der bekannten Chipverbindungstechniken am Substrat befestigt. Das Element 7 zeigt und stellt Chipbefestigungsmaterial dar, das in dieser Beschreibung nicht näher spezifiziert ist. Die Leiterbahn 8 hat einen niederohmigen Kontaktwiderstand gegenüber dem Chip 2 und stellt in dieser Beschreibung eine Energieversorgungsleitung zum Chip 2 dar.
  • Die in und auf dem Chip 2 angeordnete aktive Mikroelektronik ist mit dem Substrat sowohl durch die Drähte 3 und 4 an Schweißstellen 3a und 4a und Schweißstellen 5 und 14a, wie dargestellt, als auch durch Drahtzwischenverbindungen verbunden, die entweder auf dem Substrat 1 oder durch Schweißung vom Chip zu anderen der Leiter 10 bis 14 und 18 bis 21 (nicht dargestellt) verlaufen, um Verbindungen zwischen dem Chip 2 und anderen chips auf dem Substrat 1 ebenso wie zu anderen Schaltungen außerhalb des Substrats 1 herzustellen. Durch den Stand der Technik ist es bekannt, Schweißanschlußbereiche zu diesem Zweck vorzusehen, die auf der Oberfläche des Chips 2 angeordnet sind. Die an den Stellen 5 und 14a verwendeten Metallisierungsmaterialien sind so ausgewählt, daß sie für die Schweißung geeignet sind. Das Ergebnis ist ein miniaturi- siertes Äquivalent einer bekannten gedruckten Leiterplatte mit darauf zugeordneten, zahlreichen miteinander verbundenen Halbleitern.
  • Es ist ersichtlich, daß der Draht 3, der von der Nut 14 zu der Anschlußstelle, die bei 3a liegt, verläuft, die Leiter 13,12,11 und 10 kreuzt. Die Abmessungen des Drahts 3 liegen üblicherweise in der Größenordnung von 0,0254 mm. Die Abmessungen quer zu den Nuten 10,11,12,13 und 14 sind normalerweise in der Größenordnung von 0,381 mm. Der Leiter 3 besteht vorzugsweise aus Aluminium, zu dem 1 % Silizium hinzugefügt ist, obwohl andere leitende Materialien benutzt werden können. Deshalb müßten sehr große Einheitskräfte auf den Draht 3 ausgeübt werden, um ihn dazu zu bewegen, das leitende Material in einer der Nuten zu berühren, über die der Draht gespannt ist. Die Einheitskraft wäre die gleiche, als wenn ein Aluminiumstab von einem Zentimeter einen Spalt von 15 cm überbrücken würden.
  • Das Substrat kann nun ganz oder teilweise eingekapselt werden. Beispielsweise kann ein Epoxydharz über alle Halbleiterchips 2 gesprüht oder anderweitig aufgetragen werden, um einen hermetischen Abschluß oder andere gewünschte Eigenschaften des Substrats, der Leiter und/oder Komponenten auf dem Substrat zu erzielen.
  • Es ist ersichtlich, daß beispielsweise einer oder mehr Chips 2 Mikroprozessoren und/oder andere komplexe Schaltungen sein können, während noch andere der Chips 2 Speicher mit wahlfreiem Zugriff, Nur-Lese-Speicher oder andere Arten von Speicheranordnungen sein können, um ein vollständiges, äußerst miniaturisiertes System, wie einen Rechner, ein Regelsystem oder dergleichen in einem Raum herzustellen, der viel kleiner ist, als bisher bekannt ist. Darüber hinaus können diese Systeme, wie in Fig. 1 gezeigt, angeordnet sein oder alternativ hierzu, mit einem weiteren Satz von Eingängen, Ausgängen und Energiebussen versehen sein, die sich zu den Kanten des Substrats 1 für den Anschluß mittels eines an sich bekannten Steckverbinders an bekannte Systeme erstrecken.
  • Der Kühlkanal 9 wird dazu verwendet, dem Chip 2 thermische Energie zu einer entfernten Stelle zu entziehen, um die Chiptemperatur innerhalb gewünschter Grenzen zu halten. Dies kann durch ein zirkulierendes Medium, wie Freon, Luft oder dergleichen durch den Kühlkanal 9 erreicht werden, die eine niedrigere Temperatur als das Chip 2 hat, um einen Kühlkanal 9 ein Temperaturdifferenzteil zwischen dem Chip 2 und der Flüssigkeit im Kühlkanal 9 zu schaffen. Hierbei wird ein Wärmefluß vom Chip 2 zu der Flüssigkeit im Kanal 9 in Übereinstimmung mit bekannten thermodynamischen und Wärmetransportgesetzen hergestellt. Es kann von lokalem Verdampfen Gebrauch gemacht werden, wie es in einer Wärmeröhre auftritt, um sehr hohe thermische Flußdichten im Gebiet, das das Chip umgibt, zu erzielen. Diese Techniken sind auf dem Gebiet des Wärmetransports und der Energiehandhabung bekannt und für einen Fachmann ersichtlich, wenn ihm die Verfügbarkeit des Kühlkanals 9 vor Augen geführt wird.
  • Während nur ein Loch unter einer einzigen Reihe von Chips in Fig. 1 dargestellt ist, ist es augenscheinlich, daß das Loch 9 oder Löcher 9 andere Konfigurationen annehmen können. Beispielsweise können Löcher, statt, wie in Fig.
  • 1 dargestellt, von einem Ende des Substrats zum benachbarten Ende zu verlaufen, auch in entgegengesetzter Richtung unter dem oder längs der Seiten des Chips 2 von links nach rechts gemäß Fig. 1 verlaufen. Es kann auch ein einziges Loch gebildet werden, das eine rechteckige Form hat und unter allen Chips 2 verläuft, die in Fig. 1 dargestellt sind, wobei der Eingang und der Ausgang eng einem Kühlkörper benachbart sind, der an dem Substratrand angeordnet sit. Die letztere Ausführungsform erfordert, daß das Substrat in zwei Teilen gegossen wird, wobei sich die Hälften des Lochs je in einem Teil befinden. Diese beiden Teile können dann im rohen Zustand in Form der endgültigen Konfiguration zusammengehalten werden, wobei anschließend das Bindemittel entfernt und gesintert wird.
  • In dem oben beschriebenen bevorzugten Ausführungsbeispiel ist das Substrat aus gesintertem Aluminiumoxid. Andere bevorzugte Ausführungsformen beinhalten die Benutzung von metallischem Partikelmaterial, das mit einem geeigneten plastifizierenden Bindemittel gemischt und in die gewünschte komplexe Gestalt gegossen wird. Das gesinterte metallische Substrat kann dann anschließend, wie im Falle des Aluminiumoxidsubstrats, spanabhebend mit der zusätzlichen Technik, die ein zähes oder leitendes Material benötigt, bearbeitet werden. Beispielsweise kann eine genaue Gestalt in die Oberfläche als Erweiterung eines Quetscharbeitsgangs eingeprägt werden. Verwickelte Formen können durch elektrische Erosions-(Funken-)bearbeitung in der Oberfläche erzeugt werden. In dieser Ausführungsform kann das Substrat danach mit einer dünnen Lage von Isoliermaterial, wie z.B. Glas, überzogen werden. Eine andere Ausführungsform besteht darin, daß ein hoch belastetes plastisches System, wie ein glasgefülltes Epoxyd gegossen wird. Der so gegossene Gegenstand kann direkt als Verbindungsstruktur verwendet werden, ohne daß danach das Bindemittel entfernt und gesintert wird.
  • Wie oben schon erwähnt, können zahlreiche Lagen gebildet werden, eine über der anderen. Beispielsweise können zwei Substrate der in Fig. 1 gezeigten Art in rohem Zustand mit den Rücken gegeneinander unter Ausrichtung der Durchgangslöcher angeordnet und dann gesintert werden. Alter- nativ hierzu wird das in Fig. 2 gezeigte Substrat, jedoch mit dem Leiter 17 in einer Nut liegend, so daß sich nichts nach außen über die Bodenfläche des Substrats erstreckt, auf einem weiteren ähnlichen Substrat, wie es in Fig. 2 gezeigt ist, in einer Lage mit dem Oberteil gegen den Boden im rohen Zustand angeordnet, jedoch sind Leiter der oben beschriebenen Art bereits darauf ausgebildet. Mit den beiden Substraten in enger Berührung wird das Sintern durchgeführt, wobei die Substrate mit den darin begrabenen Leitern vereinigt werden. Die Substrate können auch durch andere Mittel, wie z.B. Epoxyd, miteinander verbunden werden. Die Anzahl der auf diese Weise übereinander angeordneten Substrate kann ziemlich groß sein.
  • Eine weitere Art zur Herstellung von Mehrfachsubstraten, die aneinander befestigt sind, besteht im Gießen selbst.
  • Ein Substrat der in Fig. 3 gezeigten Art wird zuerst gegossen und im rohen Zustand werden geeignete leitende, isolierende oder andere Materialien auf der Oberfläche und in Nuten und Vertiefungen durch herkömmliche Techniken oder durch einen weiteren Gießschritt aufgetragen.
  • In Übereinstimmung mit einem weiteren Gießschritt wird das bereits gegossene rohe Substrat in eine Gießform gelegt und das zusätzliche Material oder die zusätzlichen Materialien werden auf vorher bestimmte Stellen und in vorgegebene Nuten und Vertiefungen gegossen. Viele verschiedene Materialien können gleichzeitig oder r,acheinander auf das rohe Substrat nach bekannten Techniken gegossen werden. Auf diese Weise werden Leiterbahnen, Isolierungen, Halbleiter und andere Anordnungen auf dem rohen Substrat ausgebildet. Ein dritter Gießschritt umfaßt das Einfügen des rohen Substrats mit den darauf angeordneten Materialien in eine Gießform und das Gießen eines weiteren Substrats über die Materialien, wobei die Leiterbah- nen usw. zwischen den beiden Substraten begraben werden.
  • Dieses Verfahren kann zur Erzeugung der gewünschten Anzahl von Lagen fortgesetzt werden, worauf das gesamte Modul nach der Bindemittelentfernung auf die in den oben erwähnten Patentschriften angegebene Weise gesintert wird. Auf diese Weise wird ein mehrlagiges keramisches Modul erzeugt. Durch eines oder mehrere der oben beschriebenen Verfahren können weiterhin Komponenten auf den freien Oberflächen ausgebildet werden. Die Einkapselung, wie sie oben beschrieben ist, kann nun ebenfalls vorgenommen werden.
  • Obwohl die Erfindung unter Bezug auf ein besonderes bevorzugtes Ausführungsbeispiel beschrieben ist, lassen sich viele Variationen und Modifikationen von Fachleuten erkennen. Die vorangestellten Ansprüche sollen deshalb in Ansehung des bekannten Standes der Technik so breit wie möglich angesehen werden, um alle diese Variationen und Modifikationen einzubeziehen.
  • - L e e r s e i t e -

Claims (54)

  1. Verfahren zur Herstellung komplexer Mikroschaltungsplatten, -substrate und Mikroschaltungen und nach dem Verfahren hergestellte Substrate und Mikroschaltungen Patentansprüche Verfahren zur Herstellung eines vorbestimzlten Musters auf einem Substrat, gekennzeichnet durch folgende Schritte: a) Anordnung eines Substrats (1), b) Herstellung einer Masse aus einem thermoplastisehen Material und einem sinterbaren Material, das gegenüber dem Substrat (1) indifferent und an diesem anhaftbar ist, c) Erzeugung eines Musters mit vorbestimmter Form, das mit der Masse benetzbar ist, wenn sich die Masse in flüssigem Zustand befindet, d) Benetzen des Musters mit der Masse, e) Auflegen des benetzten Musters auf eine vorbestimmte Stelle des Substrats, um die Masse auf das Substrat (1) aufzutragen, f) Entfernen des Musters vom Substrat (1), g) Abkühlen der Masse in bezug auf das Substrat (1) für die Festsetzung der Masse auf dem Substrat (1), h) Beseitigung des thermoplastischen Materials und i) Sinterung des sinterbaren Materials.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als sinterbares Material elektrisch leitendes Material verwendet wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als sinterbares Material eine Mischung aus einer Glasfritte und einem elektrisch leitenden Pulver verwendet wird.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als sinterbares Material elektrisch isolierendes Material verwendet wird.
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als sinterbares Material ein elektrisches Widerstandsmaterial verwendet wird.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als sinterbares Material ein elektrisches Halbleitermaterial verwendet wird.
  7. 7. Verfahren nach Anspruch 1 oder einem der folgenden Ansprüche, dadurch gekennzeichnet, daß ein Substrat (1) mit einer dreidimensionalen Oberflächengestalt verwendet wird und daß das Muster an die dreidimensionale Oberflächengestalt angepaßt wird.
  8. 8. Verfahren nach Anspruch 1 oder einem der folgenden Ansprüche, dadurch gekennzeichnet, daß das Muster vor der Benetzung des Musters mit der Masse auf eine Temperatur erhitzt wird, die über dem Schmelzpunkt der Masse liegt.
  9. 9. Gegenstand, gekennzeichnet durch die Herstellung nach dem Verfahren gemäß Anspruch 1.
  10. 10. Gegenstand, gekennzeichnet durch die Herstellung nach dem Verfahren gemäß Anspruch 2.
  11. 11. Gegenstand, gekennzeichnet durch die Herstellung nach dem Verfahren gemäß Anspruch 3.
  12. 12. Gegenstand, gekennzeichnet durch die Herstellung nach dem Verfahren gemäß Anspruch 7.
  13. 13. Verfahren zur Herstellung eines keramischen Mehrlagensubstrats, gekennzeichnet durch folgende Schritte: a) Herstellen eines Gießformhohlraums in der Gestalt eines Substrats, das Bereiche in Form von Nuten (10,-11,12,13,14,19,20,21) und durch das Substrat hindurchgehende Löcher (15,16) aufweist, b) Erzeugen eines rohen keramischen Substrats (1) in der Gießform, das die Nuten und die Löcher enthält, mit einer homogenen Mischung, die pulverförmiges keramisches Material und ein Bindemittel enthält, c) Einfügen des rohen keramischen Substrats in eine zweite Gießform, die einen Hohlraum hat, der das Substrat (1) und ein Muster auf dem Substrat (1) genau umgrenzt, d) Ausbilden des rohen Musters auf dem Substrat (1) und in den Löchern (15,16) und Nuten (10 bis 14, 19,20,21) in der zweiten Gießform mit homogenem Material aus einem Pulver und einem Bindemittel, e) Einfügen des gemäß Schritt d) gegossenen rohen Elements in eine dritte Gießform, die einen Hohlraum enthält, der das Substrat, das Muster auf dem Substrat und ein weiteres Substrat genau umgrenzt, in dem wenigstens eine der Nuten und eines der hindurchgehenden Löcher angeordnet sind, f) Erzeugen eines zweiten rohen keramischen Substrats in der dritten Gießform in sehr gutem Kontakt mit dem Muster und dem ersten Substrat mit einer homogenen Masse, die pulverförmiges keramisches Material und ein Bindemittel enthält zur Bedeckung des Musters zwischen den Substraten, g) Entfernen des Bindemittels aus dem rohen Produkt des Schritts f) und h) Sintern des Produkts gemäß Schritt g).
  14. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß als Pulver gemäß Schritt d) elektrisch leitendes Pulver verwendet wird.
  15. 15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Gießformhohlraum in einer Oberfläche von wenigstens einem Substrat (1) Vertiefungen (30) in wenigstens einem der Schritte a) und e) festlegt.
  16. 16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß in einem weiteren Schritt elektrisch leitende Bahnen auf der Oberfläche wenigstens eines Substrats (1) im Abstand von dem Paar der zusammenzufügenden Oberflächen hergestellt werden.
  17. 17. Gegenstand, gekennzeichnet durch die Herstellung nach dem Verfahren gemäß Anspruch 13.
  18. 18. Gegenstand, gekennzeichnet durch die Herstellung nach dem Verfahren gemäß Anspruch 14.
  19. 19. Gegenstand, g e k e n n z e i c h n e t d u r c h die Herstellung nach dem Verfahren gemäß Anspruch 15.
  20. 20. Gegenstand, gekennzeichnet durch die Herstellung nach dem Verfahren gemäß Anspruch 16.
  21. 21. Verfahren zur Erzeugung einer Gießform mit verminderten Abmessungen in bezug auf eine vorgegebene Gießform, gekennzeichnet durch folgende Schritte: a) Erzeugen einer ersten Gießform, mit der ein Muster in ihrem Hohlraum festgelegt ist, b) Auffüllen des Hohlraums mit einem härtbaren, gleichförmig schrumpfbaren Material, das den Hohlraum der Gießform wiedergibt, c) Aushärten und Schrumpfen des Materials, d) Einfügen des Produkts gemäß Schritt c) in einen zweiten Gießhohlraum, e) Auffüllen des zweiten Gießhohlraums mit einem härtbaren, gleichförmig schrumpfbaren Material, das den zweiten Gießhohlraum wiedergibt, f) Aushärten und Schrumpfen des härtbaren, gleichförmig schrumpfbaren Materials gemäß Schritt e), um eine Gießform mit verminderten Abmessungen zu erzeugen.
  22. 22. Verfahren nach Anspruch 21, d a d u r c h g e k e n n z e i c h n e t daß das härtbare, gleichförmig schrumpfbare Material eine homogene Mischung aus einem Bindemittel und einem sinterbaren Partikelmaterial enthält.
  23. 23. Verfahren nach Anspruch 21, d a d u r c h g e k e n n z e i c h n e t daß die Schritte des Aushärtens und des Schrumpfens die Entfernung des Bindemittels aus dem Material in einer die Berührung zwischen den Partikeln des Partikelmaterials nicht störenden Weise und danach die Sinterung der Partikel des Partikelmaterials umfaßt.
  24. 24. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß die Schritte des Aushärtens und des Schrumpfens die Entfernung des Bindemittels aus dem Material in einer die Berührung zwischen den Partikeln des Partikelmaterials nicht störenden Weise und danach die Sinterung der Partikel des Partikelmaterials umfaßt.
  25. 25. Verfahren zur Herstellung eines Substrats, gekennzeichnet durch die Schritte: a) Erzeugen einer homogenen Masse aus Partikelmaterial und aus einem Bindemittel, b) Gießen der Masse in eine vorgegebene Gestalt, die eine planare Oberfläche hat, c) Erzeugen von Vertiefungen (30) in der planaren Oberflächen während des Schritts b) mit Seitenwänden und einem Boden, d) Entfernen wenigstens eines Teils des Bindemittels, e) Sintern der Gestalt nach der Bindemittelbeseitigung und f) Erzeugen elektrisch leitender Bahnen längs wenigstens einer der Seitenwände, die sich bis zur planaren Oberfläche erstrecken.
  26. 26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß weiterhin Nuten in der Oberfläche zur Aufnahme elektrisch leitenden Materials während des Schritts b) erzeugt werden und Einfügen des elektrisch leitenden Material in die Nuten (10 bis 14, 19,20,21).
  27. 27. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß in der Vertiefung (30) ein Halbleiterchip (2) befestigt wird und daß die Anschlußflächen auf dem Halbleiterchip (2) mit den elektrisch leitenden Bahnen in der Vertiefung (30) verbunden werden.
  28. 28. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß in der Vertiefung ein Halbleiterchip (2) befestigt wird und daß die Anschlußflächen auf dem Halbleiterchip (2) mit den elektrisch leitenden Bahnen in der Vertiefung verbunden werden.
  29. 29. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß vorbestimmte Bahnen mit dem elektrisch leitenden Material in wenigstens einer Nut (14) verbunden werden.
  30. 30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß vorbestimmte Bahnen mit dem elektrisch leitenden Material in wenigstens einer Nut (14) verbunden werden.
  31. 31. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß der Schritt f) die Bildung von Stegen längs wenigstens einer der Wände umfaßt, die sich bis zur planaren Oberfläche, die im Schritt b) hergestellt wird, erstreckt, und daß elektrisch leitendes Material auf die Stege aufgebracht wird.
  32. 32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß zusätzlich Nuten während des Schritts b) in der Oberfläche zur Aufnahme von elektrisch leitendem Material ausgebildet werden und daß elektrisch leitendes Material in den Nuten angeordnet wird.
  33. 33. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß weiterhin ein Halbleiterchip (2) in der Vertiefung (30) befestigt wird, dessen Anschlußflächen mit der elektrisch leitenden Bahn in der Vertiefung (30) verbunden werden.
  34. 34. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß ein Halbleiterchip (2) in der Vertiefung (30) befestigt wird, dessen Anschlußflächen mit der elektrisch leitenden Bahn in der Vertiefung verbunden werden.
  35. 35. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß ferner vorbestimmte Bahnen mit elektrisch leitendem Material in wenigstens einer der Nuten verbunden werden.
  36. 36. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß vorbestimmte Bahnen mit elektrisch leitendem Material in wenigstens einer der Nuten verbunden werden.
  37. 37. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß ein weiterer Schritt zur Bildung wenigstens eines Lochs (15,16) in der Gestalt innerhalb des Schritts b) vorgesehen ist und daß das Loch (15,16) von einer Oberfläche zu einer weiteren Oberfläche der Gestalt (1) verläuft.
  38. 38. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß im Schritt b) zusätzlich in der Oberfläche Nuten zur Aufnahme von elektrisch leitendem Material auf den Nutboden ausgebildet werden.
  39. 39. Verfahren nach Anspruch 37, dadurch gekennzeichnet, daß auf der Oberfläche und auf einer weiteren Oberfläche Bereiche aus elektrisch leitendem Material gebildet werden und daß elektrisch leitendes Material (23) im Loch (15,16) angeordnet wird, um das leitende Material auf der Oberfläche und der weiteren Oberfläche zu verbinden.
  40. 40. Verfahren zur Herstellung eines Substrats, gekennzeichnet durch folgende Schritte: a) Erzeugen einer homogenen Masse aus sinterbarem Partikelmaterial und aus Bindemittel, b) Erzeugen einer Gießform mit einem Einsatzteil aus entfernbarem Material in einem vorbestimmten Muster, das sich zu einer inneren Oberfläche der Gießform erstreckt, c) Gießen der Masse in die Gestalt der Gießform um das Einsatzteil, wobei sich das Einsatzteil zu einer Oberfläche der Gestalt (1) erstreckt, die eine planare Oberfläche hat, die Bereiche zur Aufnahme wärmeerzeugender Elemente nahe an dem Einsatzteil hat, d) Ausbilden eines kontinuierlichen Kühlkörpers in der Gestalt, der im wesentlichen die Form des Einsatzteils hat, e) Entfernen wenigstens eines Teils des Bindemittels und f) Sintern der Gestalt (1) nach dem das Bindemittel entfernt ist.
  41. 41. Verfahren nach Anspruch 40, dadurch gekennzeichnet, daß der Schritt d) die Beseitigung des Einsatzteils von der Gestalt umfaßt.
  42. 42. Verfahren nach Anspruch 41, dadurch gekennzeichnet, daß das Einsatzteil aus einem chemisch oder physikalisch von der Gestalt entfernbaren Material besteht, das gegenüber der Masse indifferent ist, und daß das Einsatzteil aus diesem Material, das gegenüber der Masse indifferent ist, entfernt ist.
  43. 43. Verfahren nach Anspruch 40, dadurch gekennzeichnet, daß das Einsatzteil eine serpentinenförmige geometrische Form hat.
  44. 44. Verfahren nach Anspruch 41, dadurch gekennzeichnet, daß das Einsatzteil eine serpentinenförmige geometrische Form hat.
  45. 45. Verfahren nach Anspruch 42, dadurch gekennzeichnet, daß das Einsatzteil eine serpentinenförmige geometrische Form hat.
  46. 46. Verfahren zur Herstellung eines Substrats, gekennzeichnet durch folgende Schritte: a) Erzeugen einer homogenen Mischung aus Partikelmaterial und einem Bindemittel, b) Gießen der Mischung in eine vorbestimmte Gestalt, die eine planare Oberfläche mit Abschnitten aufweist, auf denen wärmeerzeugende Elemente befestigbar sind, c) Erzeugen einer kontinuierlichen Wärmeabführöffnung von vorbestimmter Geometrie in der Gestalt (1) und nahe an denjenigen Teilen, an denen die wärmeerzeugenden Elemente (2) befestigt sind, wobei die Öffnung sich wenigstens bis zu einer Oberfläche der Gestalt erstreckt, d) Beseitigen wenigstens eines Teils des Bindemittels und e) Sintern der Gestalt nach der Entfernung des Bindemittels.
  47. 47. Verfahren nach Anspruch 46, gekennzeichnet durch die Bildung wenigstens einer von der Oberfläche zu einer weiteren Oberfläche verlaufenden Ausnehmung (16) in der Gestalt während des Schritts b).
  48. 48. Verfahren nach Anspruch 46, g e k e n n z e i c h n e t d u r c h die Erzeugung von Nuten (10,11,12,13,14) in der Oberfläche zur Aufnahme elektrisch leitenden Materials auf den Bodenabschnitten während des Schritts b).
  49. 49. Verfahren nach Anspruch 46, gekennzeichnet durch die Erzeugung von Nuten (19,20,21) in der Oberfläche zur Aufnahme von elektrisch leitendem Material auf den Bodenabschnitten während des Schritts b).
  50. 50. Verfahren nach Anspruch 46, gekennzeichnet durch die Erzeugung einer Vertiefung (30) in der Oberfläche nahe an den Nuten (10,11,12,13,14) während des Schritts b) zur Aufnahme der wärmeerzeugenden Elemente (2), wobei die Wärmeabfuhröffnung unterhalb der Vertiefung (30) verläuft.
  51. 51. Verfahren nach Anspruch 46 oder einem der folgenden Ansprüche, gekennzeichnet durch die Einfügung eines kontinuierlichen, elektrisch leitenden Materials auf die Bodenabschnitte der Nuten (10,11,12,13,14), das sich in den Nuten nach oben bis in einen Bereich unterhalb der Spitzen der Nuten erstreckt.
  52. 52. Verfahren nach Anspruch 46 oder einem der folgenden Ansprüche, dadurch gekennzeichnet, daß ein Kühlkörper in die Ausnehmung eingefügt wird.
  53. 53. Verfahren nach Anspruch 46 oder einem der folgenden Ansprüche, gekennzeichnet durch die Erzeugung weiterer Bereiche aus elektrisch leitendem Material auf der Oberfläche und auf der weiteren Oberfläche und durch das Einfügen von elektrisch leitendem Material in die Ausnehmung (15,16) zur Verbindung des elektrisch leitenden Materials auf der Oberfläche und der weiteren Oberfläche.
  54. 54. Verfahren nach Anspruch 46 oder einem der folgenden Ansprüche, dadurch gekennzeichnet, daß das wärmeerzeugende Element ein Halbleiterchip (2) ist, daß das Halbleiterchip (2) an der Oberfläche befestigt ist und daß ein Draht zwischen dem Halbleiterchip (2) und dem elektrisch leitenden Material in einer Nut (14) angeordnet ist.
DE19833305687 1983-02-18 1983-02-18 Verfahren zur herstellung komplexer mikroschaltungsplatten, -substrate und mikroschaltungen und nach dem verfahren hergestellte substrate und mikroschaltungen Withdrawn DE3305687A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833305687 DE3305687A1 (de) 1983-02-18 1983-02-18 Verfahren zur herstellung komplexer mikroschaltungsplatten, -substrate und mikroschaltungen und nach dem verfahren hergestellte substrate und mikroschaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833305687 DE3305687A1 (de) 1983-02-18 1983-02-18 Verfahren zur herstellung komplexer mikroschaltungsplatten, -substrate und mikroschaltungen und nach dem verfahren hergestellte substrate und mikroschaltungen

Publications (1)

Publication Number Publication Date
DE3305687A1 true DE3305687A1 (de) 1984-08-23

Family

ID=6191224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833305687 Withdrawn DE3305687A1 (de) 1983-02-18 1983-02-18 Verfahren zur herstellung komplexer mikroschaltungsplatten, -substrate und mikroschaltungen und nach dem verfahren hergestellte substrate und mikroschaltungen

Country Status (1)

Country Link
DE (1) DE3305687A1 (de)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD11731A (de) *
US2939199A (en) * 1952-08-11 1960-06-07 Int Standard Electric Corp Formation of ceramic mouldings
DE1640515B1 (de) * 1966-03-23 1969-09-04 Ibm Druckverfahren fuer elektrische Schaltungen
DE1771551B1 (de) * 1967-09-19 1971-10-07 Tokyo Shibaura Electric Co Verfahren zum drucken elektrischer schaltungen auf substrate
DE2550419A1 (de) * 1974-11-25 1976-05-26 Sundstrand Heat Transfer Inc Kuehlvorrichtung fuer elektronische bauelemente
DE2501768A1 (de) * 1975-01-17 1976-07-22 Ruf Kg Wilhelm Verfahren zum auftragen von elektrisch leitenden schichten
DE2703956A1 (de) * 1976-02-03 1977-08-04 Ibm Verfahren zur herstellung einer mehrschichtkeramik
US4197118A (en) * 1972-06-14 1980-04-08 Parmatech Corporation Manufacture of parts from particulate material
US4305756A (en) * 1980-01-14 1981-12-15 Witec Cayman Patents, Ltd. Method and means for removing binder from a green body
DE3014041C2 (de) * 1980-04-11 1982-04-08 Braun Ag, 6000 Frankfurt Verfahren zur Aufbringung von elektrisch leitenden Bahnen auf einen Träger aus Isolierstoff
EP0051378A2 (de) * 1980-11-03 1982-05-12 AMP INCORPORATED (a New Jersey corporation) Leiterplatte mit Gussschaltung und Verfahren zur Herstellung

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD11731A (de) *
US2939199A (en) * 1952-08-11 1960-06-07 Int Standard Electric Corp Formation of ceramic mouldings
DE1640515B1 (de) * 1966-03-23 1969-09-04 Ibm Druckverfahren fuer elektrische Schaltungen
DE1771551B1 (de) * 1967-09-19 1971-10-07 Tokyo Shibaura Electric Co Verfahren zum drucken elektrischer schaltungen auf substrate
US4197118A (en) * 1972-06-14 1980-04-08 Parmatech Corporation Manufacture of parts from particulate material
DE2550419A1 (de) * 1974-11-25 1976-05-26 Sundstrand Heat Transfer Inc Kuehlvorrichtung fuer elektronische bauelemente
DE2501768A1 (de) * 1975-01-17 1976-07-22 Ruf Kg Wilhelm Verfahren zum auftragen von elektrisch leitenden schichten
DE2703956A1 (de) * 1976-02-03 1977-08-04 Ibm Verfahren zur herstellung einer mehrschichtkeramik
US4305756A (en) * 1980-01-14 1981-12-15 Witec Cayman Patents, Ltd. Method and means for removing binder from a green body
DE3014041C2 (de) * 1980-04-11 1982-04-08 Braun Ag, 6000 Frankfurt Verfahren zur Aufbringung von elektrisch leitenden Bahnen auf einen Träger aus Isolierstoff
EP0051378A2 (de) * 1980-11-03 1982-05-12 AMP INCORPORATED (a New Jersey corporation) Leiterplatte mit Gussschaltung und Verfahren zur Herstellung

Similar Documents

Publication Publication Date Title
DE2451485A1 (de) Verfahren zur metallisierung von ungebranntem keramikmaterial
DE3936322C2 (de) Verfahren zum Herstellen eines keramischen Substrates mit metallgefüllten Durchgangslöchern für eine Hybrid-Mikroschaltung und derart hergestelltes Substrat
DE10229952B4 (de) Metallisches Werkstück sowie Verfahren zur Herstellung desselben
EP1061783B1 (de) Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
US4994215A (en) Method of fabricating complex microcircuit boards, substrates and microcircuits and the substrates and microcircuits
EP1989741B1 (de) Verfahren zum herstellen von peltier-modulen
DE112005000014T5 (de) Innenleiterverbindungsstruktur und Mehrschichtsubstrat
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE102015007791A1 (de) Herstellung von Kühlkörpern für elektrische oder elektronische Bauteile
AT402135B (de) Schaltungsträger
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE102021109666B3 (de) Elektronisches Gerät und Verfahren zu dessen Herstellung
DE19956565A1 (de) Verfahren zum Herstellen einer Wärmesenke für elektrische Bauelemente sowie Wärmesenke oder Kühler für elektrische Bauelemente
US5271887A (en) Method of fabricating complex micro-circuit boards, substrates and microcircuits and the substrates and microcircuits
EP1555079A2 (de) Verfahren zum Herstellen von aus Plattenstapeln bestehenden Kühlern oder Kühlerelementen, mit Fügemittel auf Innenflächen der Plattendurchbrüchen oder -öffnungen
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
DE102021109658B3 (de) Verfahren zur Herstellung eines Halbleiter-Leistungsgeräts und damit hergestelltes Halbleiter-Leistungsgerät sowie ein Werkzeugteil für eine Sinterpresse und Verwendung einer Sinterpresse
DE1272406B (de) Elektronische Miniaturkombinationseinheit
US5234655A (en) Method of forming a mold
EP0006444B1 (de) Vielschichtiges, dielektrisches Substrat
DE3305687A1 (de) Verfahren zur herstellung komplexer mikroschaltungsplatten, -substrate und mikroschaltungen und nach dem verfahren hergestellte substrate und mikroschaltungen
DE102015215011A1 (de) Thermisches und/oder elektrisches Kontaktelement, Kontaktanordnung und Verfahren zur Reduzierung einer Formtoleranz eines Kontaktelementes und/oder einer Kontaktanordnung
DE102006008332B4 (de) Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit
DE102018107562A1 (de) Verfahren zur Herstellung eines Bauteils mittels pulverbasiertem 3D-Druck sowie ein solches Bauteil
DE102014203306A1 (de) Herstellen eines Elektronikmoduls

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: STRASSE, J., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee