DE3936322C2 - Verfahren zum Herstellen eines keramischen Substrates mit metallgefüllten Durchgangslöchern für eine Hybrid-Mikroschaltung und derart hergestelltes Substrat - Google Patents

Verfahren zum Herstellen eines keramischen Substrates mit metallgefüllten Durchgangslöchern für eine Hybrid-Mikroschaltung und derart hergestelltes Substrat

Info

Publication number
DE3936322C2
DE3936322C2 DE3936322A DE3936322A DE3936322C2 DE 3936322 C2 DE3936322 C2 DE 3936322C2 DE 3936322 A DE3936322 A DE 3936322A DE 3936322 A DE3936322 A DE 3936322A DE 3936322 C2 DE3936322 C2 DE 3936322C2
Authority
DE
Germany
Prior art keywords
holes
metal
substrate
paste
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3936322A
Other languages
English (en)
Other versions
DE3936322A1 (de
Inventor
Ramachandra M P Panicker
Anil K Agarwal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MICRO SUBSTRATES CORP., TEMPE, ARIZ., US
Original Assignee
Micro Substrates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Substrates Inc filed Critical Micro Substrates Inc
Publication of DE3936322A1 publication Critical patent/DE3936322A1/de
Application granted granted Critical
Publication of DE3936322C2 publication Critical patent/DE3936322C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/128Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Description

Diese Erfindung bezieht sich auf ein Verfahren zum Herstellen eines keramischen Substrates mit metallgefüllten Durch­ gangslöchern zur Verwendung beim Entwerfen von Hybrid-Mikro­ schaltungen für Mikrowellen-Systeme, sowie auf ein derart hergestelltes Substrat.
Mikrowellenkomponenten, die mit Frequenzen in der Größenordnung von 1 Gigahertz arbeiten, werden vorzugsweise aus GaAs (Galliumar­ senid), einem Halbleiter, wegen der hohen Beweglichkeit der Elek­ tronen in dem Werkstoff hergestellt. Weil außerdem solche Mikro­ wellenkomponenten mit Wellenbändern in der Größenordnung von mm oder cm Länge arbeiten und die Leiterpfade im allgemeinen in der gleichen Größenordnung sind, stehen die mechanische Konstruktion und die elektrische Leistung von Mikrowellen­ schaltungen in engem Zusammenhang. So sind in Hybrid-Mikrowellen­ schaltungen die Leiterpfade, die für eine Verbindung der Schal­ tungs-Bestandteile mit dem Masseanschluß vorgesehen sind, von besonderer Bedeutung. Die Leiterpfade müssen selbst als Schaltungselemente betrachtet werden, da sie Indukti­ vitäten enthalten, die von ihrer Länge abhängen, welche in Betracht gezogen werden muß. Ferner erzeugen sie bei Giga­ hertz-Frequenzen, bei welcher die Komponenten der Mikrowellen­ schaltungen arbeiten, einen hohen Betrag an innerer Wärme, die abgeführt werden muß, um die Schaltungen vor Überhitzung zu schützen.
Aus der GB 22 01 546 A ist bereits eine integrierte Halbleiter-Schaltungsvor­ richtung bekannt, bei der Durchgangslöcher in einem Basismaterial gebildet sind und die Durchgangslöcher mit Wolfram gefüllt werden.
Aus dem US-Patent 4,732,780 ist bereits ein Verfahren zum Herstellen hermeti­ scher Durchführungen in keramischen Substraten bekannt, bei der eine flüssige Phase einer sinterbaren Keramikzusammensetzung mit einer Durchführung bereit­ gestellt wird. Die Durchführung wird mit feuerbeständigem Metall gefüllt und der sich ergebende Aufbau gehärtet.
Schließlich ist aus dem US-Patent 4,680,618 bereits ein Verbund-Metallkeramik­ körper bekannt, bei dem Kupfer und Wolfram bzw. Molybdän in Kontakt mit einem Keramikelement gebracht werden. Die Wärmeausdehnungskoeffizienten dieser Verbundmaterialien werden beschrieben.
Aufgabe der vorliegenden Erfindung ist die Angabe eines Verfahrens zum Her­ stellen eines keramischen Substrates mit einer Mehrzahl von metallgefüllten geometrisch präzise definierten Durchgangslöchern für die Herstellung einer Hybrid-Mikroschaltung, durch das die mit gefüllten Durchgangslöchern ver­ sehenen Keramiksubstrate mit höherer Präzision hergestellt werden können.
Dies wird erfindungsgemäß erreicht durch ein Verfahren gemäß Anspruch 1. Bevorzugte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche 2 bis 16. Ein nach dem erfindungsgemäßen Verfahren hergestelltes Substrat für eine Hybrid-Mikroschaltung mit elektronischen Bestandteilen ist Gegenstand des Anspruchs 17.
Andere Ziele und Merkmale der Erfindung werden den Fachleuten anhand der folgenden detaillierten Beschreibung einer bevorzugten Ausgestaltung der vorliegenden Erfindung offenbart, wie sie in der beigefügten Zeichnung dargestellt ist.
Kurzbeschreibung der Zeichnungen
Fig. 1 ist eine Draufsicht, die einen Weg im Stand der Tech­ nik darstellt, um einen GaAs-Chip auf einem Alumini­ umoxid-Substrat anzubringen.
Fig. 1a ist ein Schnitt des Gegenstandes in Fig. 1 entlang der Linie 1a-1a in der Richtung der Pfeile gesehen.
Fig. 1b ist ein Schnitt des Gegenstandes in Fig. 1 entlang der Linie 1b-1b in der Richtung der Pfeile gesehen.
Fig. 2 ist eine perspektive Sicht eines anderen Weges im Stand der Technik, um einen GaAs-Chip direkt an ei­ ner Wärmesenke anzubringen.
Fig. 2a ist ein Schnitt des Gegenstandes in Fig. 2 entlang der Linie 2a-2a in der Richtung der Pfeile gesehen.
Fig. 3 ist eine Draufsicht auf eine typische dünne Quadrat­ platte als Aluminiumoxid-Substrat nach der vorliegen­ den Erfindung mit einer großen Anzahl von kleinen, durch deren Körper gebohrten Durchgangslöchern.
Fig. 3a ist eine Seitenansicht des Aluminiumoxid-Substrats in Fig. 3.
Fig. 4a-4g sind Querschnitte eines Abschnitts des Aluminium­ oxid-Substrats in Fig. 3 mit den aufeinanderfolgenden Verfahrensschritten für eine Verbundmetallfüllung in dessen Durchgangslöchern.
Fig. 5 ist eine perspektive Sicht eines Eckabschnitts eines Aluminiumoxid-Substrats in Fig. 3 mit einem von ei­ nem metallgefüllten Durchgangsloch weggesprengten GaAs-Chip, wobei das Substrat Dünnfilm-Schaltungs­ pfade an seiner oberen Oberfläche und eine Dünnfilm- Masse-Ebene an seiner unteren Oberfläche aufweist.
Fig. 5a ist eine Draufsicht auf einen Abschnitt des Alumini­ umoxid-Substrats in Fig. 5 mit dem auf dem metallge­ füllten Durchgangsloch angebrachten GaAs-Chip, der mit seinem oberen Masse-Anschluß durch einen Band- Leiter mit einem anliegenden metallgefüllten Durch­ gangsloch im Aluminiumoxid-Substrat verbunden ist.
Fig. 5b ist ein Schnitt des Gegenstandes in Fig. 5a entlang der Linie 5b-5b in der Richtung der Pfeile gesehen.
Fig. 6 ist eine Draufsicht, die zeigt, wie die oberen an einem Aluminiumoxid-Substrat angebrachten Anschlüsse für einen GaAs-Chip metallgefüllte Durchgangslöcher in dem Substrat verwenden können, um Außenverbindungen vorzusehen, und
Fig. 6a zeigt einen Schnitt des Gegenstandes in Fig. 6 ent­ lang der Linie 6a-6a in der Richtung der Pfeile ge­ sehen und schließt die Darstellung einer Metallabdeck­ ung für den auf dem Aluminiumoxid-Substrat ange­ brachten Hybrid-Bestandteil ein.
Beschreibung der bevorzugten Ausführung
Unter Bezugnahme auf die Zeichnungen zeigt Fig. 1 eine vergrö­ ßerte Draufsicht mit einem Weg im Stand der Technik, um einen GaAs-Chip 10 für eine Hybrid-Mikrowellenschaltung anzubringen, indem die Hauptmasse (primary ground) 11 an der oberen Oberflä­ che des keramischen Substrats 12 an den Boden des GaAs-Chips hart angelötet wird. Das Substrat 12, von dem nur ein Abschnitt dar­ gestellt ist, ist eine quadratische dünne Platte aus Aluminium­ oxid von 50,8 × 50,8 mm und etwa 0,76 mm dick. Wie in Fig. 1a dargestellt, weist das Substrat 12 eine Dünnschicht-Masse-Ebene 22 an seinem Boden auf, die mit der Oberseite eines Cu/W- (Kup­ fer/Wolfram-) Blockes von etwa 2,5 mm Dicke befestigt ist. Die obere Oberfläche des Aluminiumoxid-Substrats 12 ist mit einem Muster von Dünnschicht-Leiterpfaden 13 bis einschließlich 19 für verbindende Anschlüsse an dem GaAs-Chip 10 mit anderen Bestand­ teilen der Mikroschaltung und für den Masse-Anschluß des GaAs- Chips versehen. So beinhaltet das Muster von Leiterpfaden der Mikroschaltung in typischer Weise einen Hochfrequenz- (RF-) Ein­ gangspfad 13, einen Hochfrequenz- (RF-) Ausgangspfad 14, einen Drainanschlußpfad 15, einen Steuerpfad 16, einen Vorspannungs­ pfad 17 und Massepfade 18 und 19. Wie dargestellt, hat jeder der Dünnschicht-Leiterpfade 13 bis einschließlich 18 das eine Ende mit einem Streifen oder Drahtleiter 21 an einem der Anschlüsse ver­ bunden, die an der oberen Fläche des GaAs-Chips 10 vorgesehen sind, und der Dünnschicht-Leiterpfad 19 hat sein eines Ende (Fig. 1b) mit der Hauptmasse am Boden des GaAs-Chips 10 verbunden. Wie in Fig. 1a dargestellt, erstreckt sich der Massepfad 18, dessen eines Ende mit dem Masse-Anschluß 18a an der oberen Seite des GaAs-Chips 10 verbunden ist, zu der Kante des Aluminiumoxid- Substrats 12, umgreift sie und verbindet mit dessen Masse-Ebene 22. Wie in Fig. 1b dargestellt, erstreckt sich der Massepfad 19, dessen eines Ende mit der Hauptmasse 11 am Boden des GaAs-Chips 10 in ähnlicher Weise verbunden ist, zu der Kante des Aluminium­ oxid-Substrats 12, umgreift sie und verbindet ihn mit dessen Masse- Ebene 22.
Es sollte klar sein, daß, weil der GaAs-Chip 10 und die anderen elektronischen Bestandteile, die auf dem Aluminiumoxid-Substrat 12 angebracht sind, jeder in typischer Weise in der Größenord­ nung von 0,58 bis 0,084 cm² sind und die einander verbindenden und Massepfade der Dünnschicht-Leitermuster einen möglichst en­ gen Abstand zueinander haben, eine große Anzahl solcher Bestand­ teile und ihrer Leiterpfade auf der Oberfläche der 5,08 × 5,08 cm großen quadratischen dünnen Platte aus Aluminiumoxid-Substrat 12 vorgesehen werden.
Der Nachteil des Lösungsweges zum Anbringen eines GaAs-Chips auf dem Aluminiumoxid-Substrat 12, wie er in Fig. 1 dargestellt ist, liegt darin, daß einige der Anschlüsse und die Hauptmasse umgrei­ fende Pfade für den GaAs-Chip ziemlich lang sind, weil jeder von ihnen sich, von welcher Stelle auch immer, die ein besonderer GaAs- Chip oder aktiver elektronischer Bestandteil haben mag, an der Oberfläche des Aluminiumoxid-Substrats bis zu dessen Kante er­ strecken muß. Daher ist die verteilte Induktivität auf solch lan­ gen umgreifenden Massepfaden hoch. Dies beeinflußt die Wirkungs­ weise der Mikroschaltung auf dem Aluminiumoxid-Substrat durch das Verursachen eines übermäßigen Massegeräusches, welches auf eine schlechte Leistung der Mikroschaltung bei hohen Frequenzen hin­ ausläuft. Ferner nehmen diese Massepfade wegen der großen Anzahl der auf dem Aluminiumoxid-Substrat benötigten umgreifenden Pfade eine Menge Platz auf der Oberfläche des Substrate weg, was die Größe des Substrats vergrößert, das für die Herstellung einer be­ sonderen Hybrid-Mikroschaltung erforderlich ist. Außerdem ist es ein sehr aufwendiges Verfahren, die umgreifenden Pfade sich um die Kanten des Aluminiumoxid-Substrats erstrecken zu lassen sowie mit dessen Masse-Ebene Verbindung aufzunehmen. Ferner muß noch die innere Wärme, die durch jeden GaAs-Chip oder andere Hochfrequenz- Bestandteile erzeugt wird, von einer ersten Wärmeleitung durch das Aluminiumoxid-Substrat hindurch, das ein schlechter Wärmeleiter ist, abgeleitet werden, bevor sie sich in der Wärmesenke 20 ver­ breiten kann. Mit anderen Worten, die Wärmeübertragung von der Mikroschaltung ist nicht sehr wirkungsvoll.
Fig. 2 ist eine perspektive Sicht einer alternativen bekannten Art, einen GaAs-Chip 23 anzubringen und die Anschlüsse an dessen oberen Fläche mit den Dünnfilm-Leiterpfaden an der Oberfläche des. Aluminiumoxid-Substrats 24 zu verbinden. Diese Konstruktion sieht beispielsweise für das Aluminiumoxid-Substrat 24 mit einer zen­ tralen, rechteckigen Öffnung 25 vor, mit seiner bodenseitigen Masse-Ebene 34 an der oberen Fläche eines Cu/W-Blockes 31 fest angebracht zu werden, der als Wärmesenke dient. Andere Formen die­ ser Art, einen GaAs-Chip anzubringen, beinhalten, fest anzubringen­ de, beabstandete Streifen des Aluminiumoxid-Substrats an der Wär­ mesenke vorzusehen. Wie in den Fig. 2 und 2a dargestellt, wird der GaAs-Chip 23 mit seiner Hauptmasse 32 an den Boden hart angelö­ tet, wobei sie mit der oberen Oberfläche des Cu/W-Blockes 31 in­ nerhalb der zentralen, rechteckigen Öffnung 25 des Aluminiumoxid- Substrats 24 in Berührung kommt. Das Dünnfilm-Leitermuster an der oberen Oberfläche des Aluminiumoxid-Substrats 24 beinhaltet ei­ nen Hochfrequenz-Eingangspfad 26, ein Hochfrequenz-Ausgangspfad 27, einen Drainanschlußpfad 28, einen Steuerpfad 29 und einen Vor­ spannungspfad 30. Jeder dieser Leiterpfade ist durch einen Streifen- Leiter 33 mit einem der Anschlüsse verbunden, der auf der oberen Fläche des GaAs-Chips 23 vorgesehen ist.
Obwohl nach Fig. 2 das Anbringen des GaAs-Chips 23 direkt auf der Oberfläche des Cu/W-Blockes 31 den Vorteil einer direkten Wär­ mesenke für ein GaAs-Chip 23 und eine direkte Masse-Verbindung für die Hauptmasse 32 an den Boden des GaAs-Chips 23 aufweist, muß der zusätzliche Masse-Anschluß 35 an der oberen Oberfläche des GaAs-Chips 23 mit einem Streifen-Leiter 33 verbunden werden, um ihn über den dünnfilmumgreifenden Pfad 36 zu erden. Der Grund hierfür besteht darin, daß es nicht möglich ist, den oberen Mas­ se-Anschluß 35 durch Verwenden eines Streifen-Leiters 33 mit der obe­ ren Oberfläche des Cu/W-Blockes 31 zu verbinden, weil die für das harte Anlöten des Band-Leiterendes benötigte Wärme sich schnell in die große Metallmasse des Cu/W-Blockes 31 verbreitet, was ex­ trem hohe Temperaturen erfordert, die bei ihrer Anwendung den Kontakt verbrennen. Deshalb verlangt eine solche zusätzliche Mas­ se-Verbindung für einen Anschluß an die obere Fläche des GaAs- Chips 23, daß noch ein umgreifender Massepfad 36 an der Oberflä­ che des Substrats 24 benötigt wird, der sich zu dessen Kante er­ streckt und diese umgreift, um die Verbindung zu der dortigen Masse-Ebene 34 herzustellen, wie in Fig. 2a dargestellt ist.
Nun wird auf die Fig. 3 Bezug genommen, die ein Aluminiumoxid- Substrat 37 nach der vorliegenden Erfindung zeigt. Das Substrat aus Aluminiumoxid mit einer Reinheit von 96% bis 99,6% ist eine quadratische dünne Platte von 50,4 × 50,4 mm mit einer Dicke t (Fig. 3a) von etwa 0,76 mm. Die Platine vom Ausgangs-Aluminium­ oxid-Substrat 37 ist bereits in ihrem gebrannten Zustand, wenn die große Anzahl von Durchgangslöchern 38, jedes in der Größen­ ordnung von 0,254 bis 0,762 mm im Durchmesser, an genau vorge­ schriebenen Stellen an deren Oberfläche durch Verwenden eines computergesteuerten Lasers gebohrt wird. Die Stellen an der Ober­ fläche des Aluminiumoxid-Substrats 37 für die Durchgangslöcher 38, die in der Anzahl 400 oder mehr betragen können, werden durch die vorgeschriebene, gewünschte Plazierung jedes der getrennten GaAs-Chips und anderer aktiver elektronischer Bestandteile in ei­ ner Mikroschaltung großer Dichte festgelegt, die auf der Oberflä­ che des Aluminiumoxid-Substrats hergestellt wird. Dementsprechend ist es notwendig, jedes Durchgangsloch 38 in Bezug auf die an­ dern auf dem Aluminiumoxid-Substrat 37 innerhalb einer Toleranz von 25 µm zu bohren. Dies ist notwendig, um sicherzustellen, daß jeder GaAs-Chip oder jeder andere Bestandteil der Hybrid-Mikro­ schaltung, der einen Massepfad und/oder eine Wärmeableitung benö­ tigt, genau über einem oder mehreren der metallgefüllten Durchgangs­ löcher 38 auf dem Aluminiumoxid-Substrat 37 so in einer Stellung angebracht werden kann, daß seine Anschlüsse mit einem der pas­ senden Dünnfilm-Leiterpfade verbunden werden können, die hinter­ her an der Oberfläche des Aluminiumoxid-Substrats 37 vorgesehen werden.
Eine ins Einzelne gehende genaue Beschreibung der Verfahrens­ schritte, um metallgefüllte Durchgangslöcher in dem Aluminiumoxid- Substrat 37 nach der vorliegenden Erfindung für ein Anbringen der GaAs-Chips und anderer Mikrowellen-Bestandteile vorzusehen, wird nachfolgend mit Bezug auf die Fig. 4a bis 4g vorgestellt.
So stellt Fig. 4a einen Abschnitt der 50,8 × 50,8 mm großen qua­ dratischen dünnen Platte aus nach dem Brennen unbehandeltem Alu­ miniumoxid-Substrat 37 dar, welche etwa 0,76 mm dick und als Aus­ gangsmaterial ausgewählt ist. In Fig. 4b sind zwei Durchgangslö­ cher 38, jedes in der Größenordnung von 0,33 mm Durchmesser, die z. B. Teil des in Fig. 3 dargestellten Musters sind, in den Ab­ schnitt des Aluminiumoxid-Substrats 37 gebohrt dargestellt. Das Bohren erfolgt unter Verwendung eines numerisch gesteuerten Lasers mit einer Genauig­ keit, die innerhalb 25 µm von ihrer vorgeschriebenen Stelle mit Rücksicht auf die anderen Durchgangslöcher im Aluminiumoxid-Sub­ strat liegt. Wie in Fig. 4c zu sehen, ist eine durch gestrichel­ te Linien dargestellte Schablone 39, die etwa 50 µm dick ist und ein Muster von Löchern darauf aufweist, die identisch mit dem Mu­ ster von Durchgangslöchern 38 sind, die in das Aluminiumoxid-Sub­ strat 37 gebohrt sind, über der oberen Oberfläche des Aluminiumo­ xid-Substrats 37 angeordnet und mit ihren Löchern ausgerichtet. Eine erste Paste 40 aus Wolfram-Teilchen und einem Bindemittel wird dann gespachtelt, d. h. die Löcher der Schablone 39 ge­ preßt, um so alle Durchgangslöcher 38 in dem. Aluminiumoxid-Sub­ strat 37 zu füllen (Fig. 3).
Wie durch Betrachten der Fig. 4c klar wird, erstreckt sich beim Entfernen der Schablone 39 ein kleiner Vorsprung 42 der Wolfram­ paste 40 gleich der Dicke der Schablone 39 über jedes der Durch­ gangslöcher 38 im Aluminiumoxid-Substrat 37.
Das Aluminiumoxid-Substrat 37 wird dann mit der Wolframpaste 40 in jedem der Durchgangslöcher 38 bei etwa 1375°C für die Dauer von etwa 15 bis 20 Minuten in einem Ofen mit einer gesteuerten reduzierenden Atmosphäre, die vorzugsweise eine Mischung aus Was­ serstoff und Stickstoff ist, gesintert, um das Bindemittel in der Paste 40 auszubrennen und eine poröse Masse 43 aus gesintertem Wolfram in jedem der Durchgangslöcher 38 zurückzulassen, wie in Fig. 4d dargestellt ist. Es ist festzuhalten, daß der kleine Vor­ sprung 42, aus Wolframpaste 40 über jedem der Durchgangslöcher in Fig. 4c infolge des Schrumpfens der Wolframpaste 40 durch das Ausbrennen seines Bindemittels während des Sintervorgangs ver­ schwindet. Insbesondere sollte vermerkt werden, daß der gewählte Betrag an Bindemittel in der Wolframpaste die Porosität des ge­ gesinterten Wolframs zwischen 10% und 20% gesteuert variieren kann.
Es sollte, ferner beachtet werden, daß das Aluminiumoxid-Substrat mit der Wolframpaste in den Durchgangslöchern 38 in einem Ofen bei einer Temperatur gesintert werden kann, die in Abhängigkeit von der Größe der in der Paste verwendeten Wolframteilchen, der Dicke des Aluminiumoxid-Substrats und der zugeteilten Zeit, um den Sintervorgang stattfinden zu lassen, zwischen 1175°C und 1575°C variieren kann.
Wie in Fig. 4e zu sehen ist, wird die Schablone 39 wieder auf dem Aluminiumoxid-Substrat 37 derart angeordnet, daß die Löcher (der Schablone) auf die Durchgangslöcher 38 (des Substrats) aus­ gerichtet sind. Dann wird eine zweite Paste 45 aus Kupferteilchen und Bindemittel gespachtelt, d. h., in alle Löcher der Schablone 39 gepreßt, um so auf dem oberen Ende der porösen Masse von gesinter­ tem Wolfram 43 in jedem der Durchgangslöcher 38 zu liegen. Es sollte beachtet werden, daß solche Metallteilchen wie Kupfer in der zweiten Paste verwendet werden, weil Kupfer eine hohe Wärme- und elektrische Leitfähigkeit, und einen verhältnismäßig niedrigen Schmelzpunkt aufweist. So wird jetzt bei Erhitzen des Aluminium­ oxid-Substrats 37 auf etwa 1150°C für die Dauer von etwa 10 Mi­ nuten in einem Schmelzofen mit einer gesteuerten Atmosphäre aus einer Mischung von Wasserstoff und Stickstoff das Bindemittel der Kupferpaste 45 ausgebrannt und die Kupferteilchen zu einem ge­ schmolzene Zustand erhitzt, der sie befähigt einzusickern, d. h., wirkungsvoll durch Oberflächenspannung in die Poren der Wolfram­ masse 43 gezogen zu werden. Als Ergebnis endet die Metallmi­ schung in jedem Durchgangsloch 38, wie in Fig. 4f zu sehen, in der Gestalt einer festen Verbundmetallmasse 47 aus einer Mischung von etwa 85 Vol.% Wolfram und 15 Vol.% Kupfer.
Es sollte beachtet werden, daß die Kupferpaste 45 bei einer Tem­ peratur in das poröse Wolfram einfließen kann, die in Abhängigkeit von der Größe der Kupferteilchen und der zugeteilten Zeit, um das Einfließen stattfinden zu lassen, zwischen 1050°C und 1250°C va­ riieren kann.
Wie in Fig. 4g dargestellt, werden, nachdem die Verbundmischung aus Wolfram und Kupfer in jedem Durchgangsloch gebildet wurde, die obere und untere Oberfläche des Aluminiumoxid-Substrats 37 dann geläppt und poliert, um jeden Überschuß an fester Masse 47 des Metalls (siehe Fig. 4f) zu beseitigen, der am oberen oder unteren Ende der Durchgangslöcher 38 vorhanden sein könnte.
Im Hinblick auf das Vorstehende sollte jetzt ganz klar sein, daß die Verwendung von ungebranntem Aluminiumoxid als Ausgangsmateri­ al für das keramische Substrat 37 unpraktisch sein würde, weil es nicht möglich ist, die Abmessungen und die erforderliche To­ leranz im Muster der darin gebohrten Durchgangslöcher infolge des Schrumpfens von solch ungebranntem Aluminiumoxid während der be­ nötigten folgenden Erwärmungsstufen, um die Metallfüllung in den Durchgangslöchern 38 zu bilden, wie dies oben beschrieben wurde, aufrechtzuerhalten.
Beim Fertigstellen der Metallfüllung in den Durchgangslöchern 38 im Aluminiumoxid-Substrat und dem folgenden Läppen und Polieren der oberen und unteren Oberfläche dem Aluminiumoxid-Substrats wird dann jede dieser Oberflächen in einer gut bekannten Weise durch nacheinander folgendes Auftragen von Dünnfilmen auf ihnen, z. B. Titan und Wolfram, metallisiert, gefolgt vom Aufbringen eines Goldfilms über den Wolframfilm. Die obere Dünnfilm-Oberfläche des Aluminiumoxid-Substrats 37 wird dann in einer gut bekannten Weise behandelt, indem photolitographische Techniken verwendet werden, um ein gewünschtes Dünnfilmmuster mit engen Abständen der Leiter­ pfade darauf vorzusehen, wie es für eine besondere Hybrid-Mikro­ schaltung benötigt wird, die auf der oberen Oberfläche des Alumi­ niumoxid-Substrats hergestellt wird. Die dünnen Filme an der un­ teren Oberfläche des Aluminiumoxid-Substrats bilden die Masse-Ebe­ ne hierfür.
Als nächstes wird auf die Fig. 5 Bezug genommen, die eine per­ spektivische Sicht eines Eckabschnitts des Aluminiumoxid-Substrats 37 (Fig. 3) mit zwei Durchgangslöchern 38 zeigt, die mit einer fe­ sten Masse aus Wolfram und Kupfer gefüllt sind, um so metallge­ füllte Durchgangslöcher 60 und 61 vorzusehen. Fig. 5 zeigt auch die Leiterpfade, die auf der Oberfläche des Eckabschnitts des Alu­ miniumoxid-Substrats 37 vorgesehen sind. Diese Leiterpfade schlie­ ßen einen Hochfrequenz-Eingangspfad 49, einen Hochfrequenz-Aus­ gangspfad 50, einen Drainanschlußpfad 51, einen Steuerpfad 52 und einen Vorspannungspfad 53 ein. Es sollte in Fig. 5 weiterhin be­ achtet werden, daß das Aluminiumoxid-Substrat 37 mit einer Masse- Ebene 55 an einem Cu/W-Block 56 fest angebracht ist, der als Wär­ mesenke dient, und ein GaAs-Chip 57 wird in Explosionsdarstellung weg vom oberen Ende des metallgefüllten Durchgangsloches 60 ge­ zeigt.
Als nächstes wird auf die Fig. 5a und 5b Bezug genommen, die den GaAs-Chip 57 zeigen, wie er mit seiner Unterseite als Haupt­ masse 58 über dem metallgefüllten Durchgangsloch 60 auf dem Eck­ abschnitt des Aluminiumoxid-Substrats 37 hartgelötet angebracht ist. Kurze Streifen-Leiter 59 werden verwendet, um passende Anschlüs­ se an der oberen Seite des GaAs-Chips 57 zum Hochfrequenz-Ein­ gangspfad 49, zum Hochfrequenz-Ausgangspfad 50, zum Drainan­ schlußpfad 51, zum Steuerpfad 52 und zum Vorspannungspfad 53 zu befestigen.
Es sollte besonders beachtet werden, daß der, GaAs-Chip 57 an sei­ ner oberen Fläche mit einem zusätzlichen Masse-Anschluß 41 darge­ stellt ist, welcher durch einen Streifen-Leiter 59 mit dem anderen metallgefüllten Durchgangsloch 61 verbunden ist, das an dem Eck­ abschnitt des Aluminiumoxid-Substrats 37 vorgesehen ist. Solch eine Verbindung kann für den Masse-Anschluß des GaAs-Chips 57 gemacht werden, weil die kleine Masse der Metallfüllung 47 in dem Durchgangsloch 61 imstande ist, leicht auf die gewünschte Tempe­ ratur erwärmt zu werden, die benötigt wird, das Ende, des Streifen- Leiters 59 daran hart anzulöten. Es sollte natürlich klar sein, daß in Fig. 5a ein Dünnfilm-Leiterpfad an der Oberfläche des Aluminiumoxid-Substrats 37 vorgesehen werden könnte, der an sei­ nem einen Ende mit der Metallfüllung 47 im Durchgangsloch 61 ver­ bunden ist, und ein Streifen-Leiter könnte für eine Verbindung des anderen Endes des Leiterpfades mit dem Masse-Anschluß an der obe­ ren Fläche des GaAs-Chips 57 sorgen.
So sorgt der in der vorliegenden Erfindung verwendete Lösungsweg, metallgefüllte Durchgangslöcher in einem Aluminiumoxid-Substrat für eine Verbindung nicht nur des Bodens als Hauptmasse-Ebene des GaAs-Chips, sondern auch für einen zusätzlichen Masse-An­ schluß an der oberen Fläche des GaAs-Chips zur Masse-Ebene des Aluminiumoxid-Substrats zu verwenden, was deutlich für ein Besei­ tigen der Notwendigkeit für irgendwelche dünnfilmumgreifende Pfa­ de als Masse-Verbindungen an der oberen Oberfläche des Aluminium­ oxid-Substrats sorgt. Deshalb sorgt die Verwendung von metallge­ füllten Durchgangslöchern in einem keramischen Substrat für eine Verbesserung der Ausführung von Hochfrequenz-Hybrid-Mikroschal­ tungen durch Verringern der hohen Induktivitäts-Probleme, die durch die langen, dünnfilmumgreifenden Massepfade verursacht wer­ den, wie sie gegenwärtig in Gebrauch sind. Darüber hinaus sorgen die Metallfüllungen für ein Durchgangsloch auch für einen kurzen wirkungsvollen Wärmepfad für ein Ableiten der inneren Wärme, die von einem an der oberen Fläche des keramischen Substrats fest an­ brachten Hochfrequenz-Bestandteil erzeugt wurde, zu dem Cu/W- Block, der als Wärmesenke dient. Außerdem setzt das Beseitigen der Notwendigkeit, Platz an der oberen Fläche des Aluminiumoxid- Substrats für dünnfilmumgreifende Massepfade vorzusehen, und das wirkungsvolle Ableiten der Wärme von jedem der Hochfrequenz-Be­ standteile diese Bestandteile in die Lage, dichter gesetzt zu wer­ den und dadurch ein Verkleinern des Programmpakets zu ermöglichen.
Wie vorstehend erwähnt, kann der Betrag an Bindemittel zur Her­ stellung der Wolframpaste, die in jedes der Durchgangslöcher 38 (Fig. 4c) eingebracht wird, gewählt werden, um so das Leervolu­ men oder die Porosität des gesinterten Wolframs in den Durchgangs­ löchern zu steuern und damit den Betrag an Kupfer, der in dessen Poren einfließen kann. Auf diese Weise kann die resultierende Zu­ sammensetzung der Metallmischung in den Durchgangslöchern vari­ iert werden, um 80 bis 90 Vol.% Wolfram und als Rest 20 bis 10 Vol.% Kupfer zu beinhalten, wie es benötigt wird, um eine beson­ dere Metallzusammensetzung vorzusehen, die einen Wärmeausdehnungs- Koeffizienten aufweist, der annähernd dem des GaAs-Halbleiterma­ terials angepaßt ist. Dies ist wichtig, weil ein GaAs-Chip aus piezoelektrischen Kristallen besteht, die unter Belastung eine geringfügig variierende elektrische Wechselstromspannung in Ab­ hängigkeit von dem Druck auf das kristalline Material erzeugen. Wenn so das Aluminiumoxid-Substrat Temperaturwechseln zwischen -55°C und +300°C unterworfen wird, wie z. B. in den "military standards 883" vorgeschrieben ist, könnten die Belastungen, die in einen GaAs-Chip durch wesentliche Unterschiede im Wärmeaus­ dehnungs-Koeffizienten des GaAs-Materials und der Metallfüllung in den Durchgangslöchern, auf welchen der GaAs-Chip angebracht ist, veranlaßt werden, einen Einfluß auf die Wirksamkeit der Hy­ brid-Mikroschaltung auszuüben.
Weil also GaAs einen Wärmeausdehnungs-Koeffizienten von 57 × 10-7 cm/cm°C hat, wurde der Betrag an Bindemittel in der ersten Paste von Wolframteilchen gewählt, um eine Metallfüllung in den Durch­ gangslöchern von 85 Vol.% Wolfram und 15 Vol.% Kupfer vorzusehen, um dadurch einen Metallverbund mit einem Wärmeausdehnungs-Koeffi­ zienten von annähernd 57 × 10-7 cm/cm°C zu erhalten.
Der Wärmeausdehnungs-Koeffizient der Metallfüllung in den Durch­ gangslöchern muß auch mit dem des Materials kompatibel sein, das für das keramische Substrat verwendet wird. Wenn deshalb Alumini­ umoxid verwendet wird, das einen Wärmeausdehnungs-Koeffizienten von etwa 67 × 10-7 cm/cm°C hat, so wurde gefunden, daß der Wärme­ ausdehnungs-Koeffizient von etwa 57 × 10-7 cm/cm°C, der durch das Verbundmetall aus 85 Vol.%. Wolfram und 15 Vol.% Kupfer vorgesehen ist, ausreichend dicht genug in der Größenordnung zu dem von Alu­ miniumoxid ist, so daß dann, wenn das Aluminiumoxid Wärmeberei­ chen unterworfen wird, wie sie durch die "military standards 883" vorgeschrieben werden, die Metallfüllung der Durchgangslöcher nicht veranlaßt werden wird, sich von den Durchgangslöchern aufzu­ bauchen, und das Aluminiumoxid-Substrat wird nicht veranlaßt, ris­ sig zu werden.
Es sollte ferner beachtet werden, daß die Cu/W-Metallfüllung für die Durchgangslöcher von sich aus hermetisch durch den Kupferein­ fluß-(Verfahrens)Schritt ist, der dazu dient, alle Poren der ge­ sinterten Wolframpaste zu schließen. Dies ist vorteilhaft, da dann, wenn z. B. die lichtempfindliche Deckmasse (photoresist) oder irgendwelche andere Lösemittel an den Aluminiumoxid-Substra­ ten während des Bildens der Leiterpfade-Muster auf deren Oberflä­ che angewendet werden, es wichtig ist, daß diese Lösemittel nicht eindringen und in irgendwelchen Hohlräumen, Poren oder Rissen der Metallfüllung in den Durchgangslöchern abgeschieden werden. Sol­ che Lösemittel könnten danach streben, später in dem Leben der Hy­ brid-Mikroschaltung dort einen Weg heraus aus den Durchgangslö­ chern zu finden, und könnten Anlaß sein, daß das keramische Sub­ strat und/oder die Schaltungs-Bestandteile darauf korrodieren oder sich auf eine andere Weise verschlechtern und ausfallen.
Es sollte nun deutlich verstanden werden, daß die Arbeitsweisen der vorliegenden Erfindung erlauben, das keramische Substrat aus einem anderen Material herzustellen als aus Aluminiumoxid, z. B. aus solchem wie Aluminiumnitrid. Ferner erlauben die Arbeitswei­ sen der vorliegenden Erfindung eine Mischung aus einer Anzahl an­ derer unterschiedlicher Metalle, die als Metallfüllungen für Durchgangslöcher verwendet werden, wobei sie leicht in der Lage sind, den Wärmeausdehnungs-Koeffizienten der Metallfüllung für die Durchgangslöcher mit dem Material der darauf angebrachten Schaltungs-Bestandteile und dem Material des verwendeten kerami­ schen Substrats abzustimmen. So kann ein solches hochschmelzendes Metall wie Molybdän an die Stelle von Wolfram gesetzt werden, und andere thermisch und elektrisch leitenden Metalle wie Ag und Au können allein oder in Kombination an die Stelle von Kupfer ge­ setzt werden. Insbesondere schließen die anderen Mischungen von Verbundmetallen, die vorgesehen werden können, um die Durchgangs­ löcher 38 zu füllen, Ag-Au/W, Au/W, Ag/W, Ag/Mo, Cu/Mo, Au/Mo usw. ein.
Als nächstes wird auf die Fig. 6 und 6a Bezug genommen, die ei­ nen anderen Weg zeigen, metallgefüllte Durchgangslöcher zu verwen­ den, die in einem Aluminiumoxid-Keramiksubstrat gemäß der vorlie­ genden Erfindung vorgesehen sind. Hier wird ein Aluminiumoxid-Substrat 65 mit einer Masse-Ebene 82 an dessen Boden gezeigt, das mit sieben verbundmetallgefüllten Durchgangslöchern 67, 68, 69, 70, 71, 72 und 73 versehen ist. Die mit engem Abstand im Substrat 65 angeordneten, metallgefüllten Durchgangslöcher 67 und 68 haben über ihrer obe­ ren Fläche einen einzelnen GaAs-Chip 74 angebracht, der mit einer vereinfachten Hybrid-Mikroschaltung ausgerüstet ist. Es sollte beachtet werden, daß der GaAs-Chip eine Hauptmasse 84 an ihrem Boden aufweist, die die Metallfüllung in beiden Durchgangslöchern 67 und 68 direkt berührt, und daß der Boden der Metallfüllungen in diesen Durchgangslöchern in Berührung mit der Masse-Ebene 82 am Boden des Aluminiumoxid-Substrats 65 steht. Die Verwendung von zwei solchen metallgefüllten Durchgangslöchern wie 67 und 68 wird benötigt, wenn solch ein GaAs-Chip wie Chip 74 Wärme schneller erzeugt, als ein einzelnes metallgefülltes Durchgangsloch ablei­ ten kann.
Die in Fig. 6 dargestellten verbleibenden fünf metallgefüllten Durchgangslöcher 69 bis 73 werden verwendet, um für eine Verbin­ dung von Anschlüssen zu sorgen, die an der oberen Fläche des GaAs- Chips 74 zu (nicht dargestellten) äußeren Schaltkreisen vorgese­ hen sind. Es sollte beachtet werden, daß die Masse-Ebene 82 am Boden des Aluminiumoxid-Substrats 65 vergrößerte Löcher um jedes der fünf verbleibenden metallgefüllten Durchgangslöcher 69 bis 73 herum aufweist, um sicherzustellen, daß die Metallfüllung dieser Durchgangslöcher keinen Kontakt mit der Masse-Ebene 82 hat.
Wie in Fig. 6 dargestellt, ist das metallgefüllte Durchgangsloch 69 durch einen Streifen-Leiter 83 mit dem Hochfrequenz-Einlaßanschluß 75 verbunden, das metallgefüllte Durchgangsloch 70 durch einen Streifen-Leiter 83 mit dem Hochfrequenz-Auslaßanschluß 76, das metall­ gefüllte Durchgangsloch 71 durch einen Streifen-Leiter 83 mit dem Steueranschluß 77, das metallgefüllte Durchgangsloch 72 durch ei­ nen Streifen-Leiter 83 mit dem Vorspannungsanschluß 79 und das me­ tallgefüllte Durchgangsloch 73 durch einen Streifen-Leiter 83 mit dem Drainanschluß 78. Das Aluminiumoxid-Substrat 65 hat einen rechteckig ausgebildeten Dünnfilm-Metallpfad 80, der um den Rand seiner oberen Oberfläche herum angeordnet ist, wie in Fig. 6 zu sehen ist. Wie in Fig. 6a dargestellt, ist eine metallische, z. B. aus Kovar hergestellte Abdeckung 81 über das Aluminiumoxid- Substrat 65 gesetzt, die mit ihrem Boden am Metallpfad 80 abge­ dichtet ist, um so die Hybrid-Mikrowellenschaltung an dessen Ober­ fläche zu umschließen. Die metallische Abdeckung 81 sorgt für ein Abschirmen der Hybrid-Mikroschaltung vor einer Störung von außen. Wie in Fig. 6a dargestellt, ist ein Stift 87 an den Boden jedes der metallgefüllten Durchgangslöcher 69 bis 73 in dem Aluminium­ oxid-Substrat 65 hart angelötet. Diese Stifte 87 werden als Au­ ßenverbindungen für die Anschlüsse an der oberen Fläche des GaAs- Chips 74 verwendet. Ein Cu/W-Block 85, der als Wärmesenke dient, ist mit fünf Durchgangslöchern in Übergröße versehen, die auf die fünf metallgefüllten Durchgangslöcher 69, 70, 71, 72 und 73 im Alumi­ niumoxid-Substrat ausgerichtet sind. Zwei der Löcher in Übergröße 88 und 89 sind in dem Schnitt des in Fig. 6a dargestellten Alu­ miniumoxid-Substrats 65 zu sehen. Wenn so der Boden des Aluminium­ oxid-Substrats 65 an der oberen Fläche des Cu/W-Blockes 85 fest angebracht ist, erstrecken sich die Stifte 87 am Boden jedes der metallgefüllten Durchgangslöcher 69 bis 73 abwärts hindurch und ragen unter den entsprechenden Durchgangslöchern in Übergröße im Cu/W-Block 85 vor. So geschieht es, daß die Stifte, weil die me­ tallgefüllten Durchgangslöcher 38 hermetisch abgedichtet sind, einen einfachen und bequemen Weg bieten, die notwendigen äußeren Verbindungen für die Anschlüsse der elektronischen Bestandteile einer Hybrid-Mikrowellenschaltung am Substrat 65 herzustellen.
Es sollte anerkannt werden, daß die Darstellung in den Fig. 6 und 6a von einem einzelnen GaAs-Chip 74 als einer Hybrid-Mikro­ schaltung an dem Aluminiumoxid-Substrat 65 nur zu Illustrations­ zwecken dient. Richtiger würden sowohl mehrere solcher GaAs-Chips als auch andere elektronische Bestandteile an der Oberfläche des Aluminiumoxid-Substrats vorgesehen werden. Außerdem können z. B. gemeinsame Anschlüsse mehrerer derartiger GaAs-Chips mit denselben metallgefüllten Durchgangslöchern verbunden werdend die als äuße­ re Verbindungsstücke verwendet werden.

Claims (17)

1. Verfahren zum Herstellen eines keramischen Substrates mit einer Mehr­ zahl von metallgefüllten geometrisch präzise definierten Durchgangslö­ chern für die Herstellung einer Hybrid-Mikroschaltung mit den folgenden Verfahrensschritten:
Vorsehen eines nach dem Brennen unbehandelten keramischen Substrates mit einer oberen und einer unteren Oberfläche,
Bohren eines Musters von Durchgangslöchern in dieses keramische Sub­ strat,
Bilden einer ersten Paste aus Teilchen eines hochschmelzenden Metalls und einem Bindemittel,
Einbringen der ersten Paste in jedes dieser Durchgangslöcher, Sintern des Substrates mit der ersten Paste, um eine poröse Masse von hochschmelzendem Metall in jedem dieser Durchgangslöcher zu bilden,
Bilden einer zweiten Paste aus Teilchen eines Metalls mit einem niedrigen Schmelzpunkt und einem Bindemittel,
Aufbringen dieser zweiten Paste auf die poröse Masse des hochschmel­ zenden Metalls in jedem dieser Durchgangslöcher,
Erhitzen des Substrates mit der porösen Masse und dieser zweiten Paste, so daß deren Metallteilchen in einem geschmolzenen Zustand in die Poren der porösen Masse des hochschmelzenden Metalls einfließen, um jedes der Durchgangslöcher mit einer festen Verbundmetallmasse zu füllen, und
Läppen der oberen und unteren Oberfläche des keramischen Substrates, um jeden Überschuß an Metall an den Durchgangslöchern zu beseitigen.
2. Verfahren nach Anspruch 1, bei welchem das Muster von Durchgangs­ löchern mittels eines Lasers gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, bei welchem vor dem Einbringen der ersten Paste eine Schablone mit demselben Muster von Durchgangslö­ chern wie das keramische Substrat derart an dem keramischen Substrat angeordnet wird, daß die Löcher ausgerichtet sind, wobei beim Einbringen der ersten Paste ein Überschuß am oberen Ende von jedem der Durch­ gangslöcher gebildet wird.
4. Verfahren nach Anspruch 3, bei welchem vor dem Einbringen der zweiten Paste die Schablone erneut derart an dem Substrat angebracht wird, daß die Löcher ausgerichtet sind.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei welchem die Durch­ gangslöcher mit einem Durchmesser von etwa 0,33 mm gebildet werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei welchem das kerami­ sche Substrat aus Aluminiumoxid mit einer Reinheit von 96% bis 99,6% hergestellt ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei welchem das kerami­ sche Substrat eine Dicke von etwa 0,76 mm aufweist.
8. Verfahren nach einem der Ansprüche 1 bis 7, bei welchem das Muster von Durchgangslöchern mit bis zu 1 5 oder mehr Durchgangslöchern pro cm² gebohrt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, bei welchem das Verbund­ metall gebildet wird mit einem Wärmeausdehnungskoeffizienten, welcher mit dem eines Halbleitermaterials und des Keramikmaterials kompatibel ist.
10. Verfahren nach einem der Ansprüche 1 bis 9, bei welchem das hoch­ schmelzende Metall Wolfram und das Metall mit niedrigem Schmelzpunkt Kupfer ist.
11. Verfahren nach einem der Ansprüche 1 bis 10, bei welchem die erste Paste mit einem solchem Betrag an Bindemittel gebildet wird, daß, wenn das Bindemittel weggebrannt und die Metallteilchen gesintert sind, sich eine poröse Masse bildet, die das Volumen der Durchgangslöcher zu etwa 85% ausfüllt, wobei die zweite Masse die verbleibenden etwa 15% auffüllt.
12. Verfahren nach einem der Ansprüche 1 bis 11, bei welchem der Wärme­ ausdehnungskoeffizient des Verbundmetalles 57×10-7 cm/cm°C beträgt.
13. Verfahren nach einem der Ansprüche 1 bis 12, bei welchem nachfolgend elektronische Bestandteile der Hybrid-Mikroschaltung an der oberen Ober­ fläche des keramischen Substrates angebracht werden.
14. Verfahren nach Anspruch 13, bei welchem Anschlüsse der elektronischen Bestandteile für externe Schaltkreise über Streifen-Leiter mit ausgewählten Durchgangslöchern verbunden werden.
15. Verfahren nach Anspruch 13 oder 14, bei welchem Masse-Anschlüsse der elektronischen Bestandteile über Streifen-Leiter mit ausgewählten Durch­ gangslöchern verbunden werden.
16. Verfahren nach Anspruch 13, 14 oder 15, bei welchem die elektronischen Bestandteile Galliumarsenid-Chips sind.
17. Substrat für eine Hybrid-Mikroschaltung mit elektronischen Bestandteilen, hergestellt nach einem Verfahren gemäß einem der Ansprüche 1 bis 16, wobei das Substrat aufweist eine dünne Platte (37) aus keramischem Material mit einer oberen Oberfläche, eine Vielzahl von Durchgangslöchern (38) kleinen Durchmessers, die sich durch die Platte (37) aus kerami­ schem Material hindurch erstrecken und an deren oberer Oberfläche münden, wobei die Durchgangslöcher (38) in der gebrannten Platte (37) gebildet sind, und eine Verbundmetallfüllung (40, 45), die jedes der Durchgangslöcher (38) ausfüllt, wobei die Metallfüllung (40, 45) in jedem der Durchgangslöcher eine poröse Masse aus gesintertem hochschmelzen­ den Metall und ein Metall mit einem niedrigen Schmelzpunkt enthält, das in die poröse Masse des hochschmelzenden Metalls eingeflossen bzw. aufgeschmolzen ist.
DE3936322A 1988-11-03 1989-11-01 Verfahren zum Herstellen eines keramischen Substrates mit metallgefüllten Durchgangslöchern für eine Hybrid-Mikroschaltung und derart hergestelltes Substrat Expired - Fee Related DE3936322C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/266,669 US4942076A (en) 1988-11-03 1988-11-03 Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same

Publications (2)

Publication Number Publication Date
DE3936322A1 DE3936322A1 (de) 1990-05-10
DE3936322C2 true DE3936322C2 (de) 1997-04-30

Family

ID=23015518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3936322A Expired - Fee Related DE3936322C2 (de) 1988-11-03 1989-11-01 Verfahren zum Herstellen eines keramischen Substrates mit metallgefüllten Durchgangslöchern für eine Hybrid-Mikroschaltung und derart hergestelltes Substrat

Country Status (7)

Country Link
US (1) US4942076A (de)
JP (1) JPH07101724B2 (de)
CA (1) CA2001982C (de)
DE (1) DE3936322C2 (de)
FR (1) FR2644964B1 (de)
GB (1) GB2226707B (de)
IT (1) IT1236637B (de)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
DE3931634A1 (de) * 1989-09-22 1991-04-04 Telefunken Electronic Gmbh Halbleiterbauelement
US5624741A (en) * 1990-05-31 1997-04-29 E. I. Du Pont De Nemours And Company Interconnect structure having electrical conduction paths formable therein
FR2663159B1 (fr) * 1990-06-12 1997-01-24 Thomson Hybrides Systeme de conditionnement hermetique d'un module hybride.
AU9068491A (en) * 1990-11-19 1992-06-11 Carborundum Company, The Microelectronics package
DE4103294C2 (de) * 1991-02-04 2000-12-28 Altan Akyuerek Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen
US5221860A (en) * 1991-02-19 1993-06-22 At&T Bell Laboratories High speed laser package
DE4130925A1 (de) * 1991-09-17 1993-03-18 Telefunken Systemtechnik Traeger fuer planare mikrowellenschaltungen
DE4201612C2 (de) * 1992-01-22 1996-07-18 Alf Harnisch Verfahren zur galvanischen Metall- und Legierungseinbringung in strukturierte Glas- oder Glaskeramikkörper und Verwendung des Verfahrens zur Herstellung von Metallverbunden
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
US6338906B1 (en) 1992-09-17 2002-01-15 Coorstek, Inc. Metal-infiltrated ceramic seal
US5614043A (en) 1992-09-17 1997-03-25 Coors Ceramics Company Method for fabricating electronic components incorporating ceramic-metal composites
GB9219661D0 (en) * 1992-09-17 1992-10-28 Oxley Dev Company Limited Ceramic microwave packages
US6143421A (en) * 1992-09-17 2000-11-07 Coorstek, Inc. Electronic components incorporating ceramic-metal composites
GB2290171B (en) * 1994-06-03 1998-01-21 Plessey Semiconductors Ltd Inductor chip device
EP1083600B1 (de) * 1994-08-19 2007-02-14 Hitachi, Ltd. Mehrlagenschaltungssubstrat
US5552232A (en) * 1994-12-21 1996-09-03 International Business Machines Corporation Aluminum nitride body having graded metallurgy
WO1996027282A1 (en) * 1995-03-02 1996-09-06 Circuit Components Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
JP3165779B2 (ja) * 1995-07-18 2001-05-14 株式会社トクヤマ サブマウント
US5930117A (en) * 1996-05-07 1999-07-27 Sheldahl, Inc. Heat sink structure comprising a microarray of thermal metal heat channels or vias in a polymeric or film layer
US6301122B1 (en) * 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
US5739586A (en) * 1996-08-30 1998-04-14 Scientific-Atlanta, Inc. Heat sink assembly including a printed wiring board and a metal case
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
GB2325082A (en) * 1997-05-08 1998-11-11 Motorola Ltd Thermal via arrangement
KR100217032B1 (ko) * 1997-06-14 1999-09-01 박호군 구리 용침용 텅스텐 골격 구조 제조 방법 및 이를 이용한 텅스텐-구리 복합재료 제조 방법
KR100215547B1 (ko) * 1997-06-14 1999-08-16 박원훈 마이크로파 소자용 텅스텐-구리 밀폐 패키지용 용기 및 그의 제조 방법
US6037658A (en) * 1997-10-07 2000-03-14 International Business Machines Corporation Electronic package with heat transfer means
FR2771890B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
US20020017855A1 (en) * 1998-10-01 2002-02-14 Complete Substrate Solutions Limited Visual display
US6270601B1 (en) 1998-11-02 2001-08-07 Coorstek, Inc. Method for producing filled vias in electronic components
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
JP4201436B2 (ja) * 1999-07-14 2008-12-24 日東電工株式会社 多層配線基板の製造方法
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6646777B2 (en) 2002-02-27 2003-11-11 Jds Uniphase Corporation Optical isolator with improved mounting characteristics
US6653557B2 (en) 2002-02-27 2003-11-25 Jds Uniphase Corporation Faraday cage and ceramic walls for shielding EMI
US6773532B2 (en) * 2002-02-27 2004-08-10 Jds Uniphase Corporation Method for improving heat dissipation in optical transmitter
US6647039B2 (en) 2002-02-27 2003-11-11 Jds Uniphase Corporation Reconfigurable laser header
US7141310B2 (en) * 2002-04-17 2006-11-28 Ceramics Process Systems Corporation Metal matrix composite structure and method
US6884522B2 (en) * 2002-04-17 2005-04-26 Ceramics Process Systems Corp. Metal matrix composite structure and method
US7262477B2 (en) * 2002-04-30 2007-08-28 Kabushiki Kaisha Toshiba Semiconductor device
JP4455066B2 (ja) * 2004-01-08 2010-04-21 株式会社日立製作所 電気接点部材とその製法及びそれを用いた真空バルブ並びに真空遮断器
US7847301B2 (en) 2004-12-08 2010-12-07 Agilent Technologies, Inc. Electronic microcircuit having internal light enhancement
US7821129B2 (en) * 2004-12-08 2010-10-26 Agilent Technologies, Inc. Low cost hermetic ceramic microcircuit package
KR20080005528A (ko) * 2005-04-05 2008-01-14 에스브이 프로브 피티이 엘티디 세라믹 스페이스 트랜스포머에서의 프로브 패드 구조
WO2007002644A2 (en) * 2005-06-27 2007-01-04 Lamina Lighting, Inc. Light emitting diode package and method for making same
US7851342B2 (en) * 2007-03-30 2010-12-14 Intel Corporation In-situ formation of conductive filling material in through-silicon via
EP2238612B1 (de) * 2008-01-30 2013-03-13 Innovent Technologies, Llc Verfahren und vorrichtung zur herstellung einer durchgangsplatte
US7629264B2 (en) * 2008-04-09 2009-12-08 International Business Machines Corporation Structure and method for hybrid tungsten copper metal contact
US8350379B2 (en) * 2008-09-09 2013-01-08 Lsi Corporation Package with power and ground through via
US8362368B2 (en) * 2009-04-27 2013-01-29 Ultrasource, Inc. Method and apparatus for an improved filled via
WO2013096846A1 (en) * 2011-12-21 2013-06-27 Lawrence Livermore National Security, Llc Method of fabricating electrical feedthroughs using extruded metal vias
JPWO2014106925A1 (ja) * 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
EP3920200A1 (de) 2014-05-05 2021-12-08 3D Glass Solutions, Inc. 2d- und 3d-induktorenantenne und transformatoren zur herstellung photoaktiver substrate
CN104064478B (zh) * 2014-06-24 2016-08-31 南京航空航天大学 一种铜/氮化铝陶瓷复合导热基板的制作方法
CN105489559B (zh) * 2015-11-30 2018-01-16 中国电子科技集团公司第五十五研究所 一种微波功率管用氮化铝基板及其制造方法
JP7071609B2 (ja) 2016-02-25 2022-05-19 スリーディー グラス ソリューションズ,インク 3dキャパシタ、及び光活性基板を作製するキャパシタアレイ
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
US10185191B2 (en) 2016-08-02 2019-01-22 Omnivision Technologies, Inc. Panel carrier and method for attaching a liquid-crystal-on-silicon panel thereto
EP3290399B1 (de) 2016-08-29 2022-03-02 Infineon Technologies AG Verfahren zum herstellen eines metall-keramik-substrats mit mindestens einem via
US11101532B2 (en) 2017-04-28 2021-08-24 3D Glass Solutions, Inc. RF circulator
CA3067812C (en) 2017-07-07 2023-03-14 3D Glass Solutions, Inc. 2d and 3d rf lumped element devices for rf system in a package photoactive glass substrates
CA3084818C (en) 2017-12-15 2023-01-17 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
KR102600200B1 (ko) 2018-01-04 2023-11-10 3디 글래스 솔루션즈 인코포레이티드 고효율 rf 회로들을 위한 임피던스 정합 도전성 구조
EP3643148A4 (de) 2018-04-10 2021-03-31 3D Glass Solutions, Inc. Hf-integrierter leistungszustandskondensator
WO2019231947A1 (en) 2018-05-29 2019-12-05 3D Glass Solutions, Inc. Low insertion loss rf transmission line
CA3112608C (en) 2018-09-17 2021-12-28 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
CA3107810A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Heterogenous integration for rf, microwave and mm wave systems in photoactive glass substrates
WO2020139957A1 (en) * 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Planar substrate and metal interface for rf, microwave and mm wave systems
AU2019416327B2 (en) 2018-12-28 2021-12-09 3D Glass Solutions, Inc. Annular capacitor RF, microwave and MM wave systems
WO2020206323A1 (en) 2019-04-05 2020-10-08 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
US11373908B2 (en) 2019-04-18 2022-06-28 3D Glass Solutions, Inc. High efficiency die dicing and release
DE102020201868A1 (de) * 2020-02-14 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einem wärmeleitfähigen gedruckten Metall-Inlay
WO2021211855A1 (en) 2020-04-17 2021-10-21 3D Glass Solutions, Inc. Broadband inductor

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3045331A (en) * 1959-06-26 1962-07-24 Mallory & Co Inc P R Electrical contacts of high arc erosion resistance and method of making the same
US3628999A (en) * 1970-03-05 1971-12-21 Frederick W Schneble Jr Plated through hole printed circuit boards
GB1372901A (en) * 1971-12-02 1974-11-06 Ibm Electrical interconnection structure
GB1485569A (en) * 1974-09-10 1977-09-14 Siemens Ag Multi-layer wired substrates for multi-chip circuits
US4131516A (en) * 1977-07-21 1978-12-26 International Business Machines Corporation Method of making metal filled via holes in ceramic circuit boards
JPS5651846A (en) * 1979-10-04 1981-05-09 Fujitsu Ltd Ic package
JPS56134404A (en) * 1980-03-24 1981-10-21 Sony Corp Conductive material and method of prdoducing same
US4437109A (en) * 1980-11-07 1984-03-13 General Electric Company Silicon-on-sapphire body with conductive paths therethrough
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
JPS5946050A (ja) * 1982-09-09 1984-03-15 Narumi China Corp 半導体用セラミツクパツケ−ジ
JPS5954247A (ja) * 1982-09-21 1984-03-29 Nec Corp 電子部品
GB2136210B (en) * 1983-02-14 1987-09-23 Raymond E Wiech Method of forming substrates
US4540604A (en) * 1983-08-25 1985-09-10 E. I. Du Pont De Nemours And Company Thick film conductor compositions
WO1985001415A1 (en) * 1983-09-21 1985-03-28 Allied Corporation Method of making a printed circuit board
US4519760A (en) * 1984-04-02 1985-05-28 Burroughs Corporation Machine for filling via holes in an integrated circuit package with conductive ink
US4521449A (en) * 1984-05-21 1985-06-04 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
JPS61182247A (ja) * 1985-02-08 1986-08-14 Nippon Telegr & Teleph Corp <Ntt> Icパツケ−ジ
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
US4732780A (en) * 1985-09-26 1988-03-22 General Electric Company Method of making hermetic feedthrough in ceramic substrate
GB8526397D0 (en) * 1985-10-25 1985-11-27 Oxley Dev Co Ltd Metallising paste
EP0235503B1 (de) * 1986-02-24 1992-04-01 Hewlett-Packard Company Hermetische, mikroelektronische Hochfrequenzpackung für Oberflächenmontage
GB2188194A (en) * 1986-03-21 1987-09-23 Plessey Co Plc Carrier for high frequency integrated circuits
JPS62174341U (de) * 1986-04-25 1987-11-05
US4835039A (en) * 1986-11-26 1989-05-30 Ceramics Process Systems Corporation Tungsten paste for co-sintering with pure alumina and method for producing same
JPS6413755A (en) * 1987-01-20 1989-01-18 Toshiba Corp Semiconductor integrated circuit device
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US4788523A (en) * 1987-12-10 1988-11-29 United States Of America Viad chip resistor
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
US4925723A (en) * 1988-09-29 1990-05-15 Microwave Power, Inc. Microwave integrated circuit substrate including metal filled via holes and method of manufacture

Also Published As

Publication number Publication date
IT8922203A0 (it) 1989-10-31
GB2226707B (en) 1993-05-26
JPH02216853A (ja) 1990-08-29
JPH07101724B2 (ja) 1995-11-01
IT8922203A1 (it) 1991-05-01
FR2644964B1 (fr) 1994-03-25
GB2226707A (en) 1990-07-04
DE3936322A1 (de) 1990-05-10
GB8924235D0 (en) 1989-12-13
CA2001982A1 (en) 1990-05-03
IT1236637B (it) 1993-03-25
US4942076A (en) 1990-07-17
CA2001982C (en) 1995-02-07
FR2644964A1 (fr) 1990-09-28

Similar Documents

Publication Publication Date Title
DE3936322C2 (de) Verfahren zum Herstellen eines keramischen Substrates mit metallgefüllten Durchgangslöchern für eine Hybrid-Mikroschaltung und derart hergestelltes Substrat
EP0221399B1 (de) Leistungshalbleitermodul
DE3221199C2 (de)
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102004021075B4 (de) Halbleiterbauelement mit anisotrop thermisch leitender Radiatorbasis und Verfahren zu seiner Herstellung
DE19752797A1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE3402003A1 (de) Leistungshalbleitermodul
DE2554965A1 (de) Elektrische kompaktschaltungsanordnung
DE19830820A1 (de) Elektronisches Keramikbauteil und Verfahren zum Herstellen des elektronischen Keramikbauteils
DE19928788A1 (de) Elektronische Keramikkomponente
EP1337376A1 (de) Lotmittel zur verwendung bei diffusionslotprozessen sowie verfahren zur herstellung von lotverbindungen unter verwendung des lotmittels
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE3924225A1 (de) Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung
DE2248303C2 (de) Halbleiterbauelement
DE19811870A1 (de) Thermistorelement
DE19924341A1 (de) Elektronisches Keramikbauteil und eine Anbringungsstruktur für dasselbe
DE4132947C2 (de) Elektronische Schaltungsanordnung
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
EP0180906B1 (de) Wellenwiderstandsgetreuer Chipträger für Mikrowellenhalbleiter
DE3432449C2 (de)
DE4300516C2 (de) Leistungshalbleitermodul
DE2615758A1 (de) Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen
DE19930190C2 (de) Lötmittel zur Verwendung bei Diffusionslötprozessen
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE19915745A1 (de) Montagestruktur von elektronischen Teilen und Montageverfahren von elektronischen Teilen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: MICRO SUBSTRATES CORP., TEMPE, ARIZ., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee