JPH02216853A - 金属充填貫通孔を備えるセラミック基板及びその製造方法並びにハイブリッドマイクロ回路及び貫通孔に使用する複合金属 - Google Patents

金属充填貫通孔を備えるセラミック基板及びその製造方法並びにハイブリッドマイクロ回路及び貫通孔に使用する複合金属

Info

Publication number
JPH02216853A
JPH02216853A JP1285060A JP28506089A JPH02216853A JP H02216853 A JPH02216853 A JP H02216853A JP 1285060 A JP1285060 A JP 1285060A JP 28506089 A JP28506089 A JP 28506089A JP H02216853 A JPH02216853 A JP H02216853A
Authority
JP
Japan
Prior art keywords
metal
holes
paste
hole
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1285060A
Other languages
English (en)
Other versions
JPH07101724B2 (ja
Inventor
Ramachandra M P Panicker
エム・ピー・ラマチャンドラ・パニッカー
Anil K Agarwal
アニル・ケイ・アガルワル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MICRO STRATES Inc
Original Assignee
MICRO STRATES Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICRO STRATES Inc filed Critical MICRO STRATES Inc
Publication of JPH02216853A publication Critical patent/JPH02216853A/ja
Publication of JPH07101724B2 publication Critical patent/JPH07101724B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、超小形電子回路（以下、マイクロ回路という
）に関するものであり、特にはマイクロ波システム用の
ハイブリッドマイクロ回路を構成するのに使用するため
の金属充填貫通孔を備えるセラミック基板及びその製造
方法に関する。
免五Ω且１ ギガヘルツのオーダにおける周波数で動作するマイクロ
波素子は好ましくは、ＧａＡｓ　（砒化ガリウム）半導
体材料から作製される。これはＧａＡｓ材料における電
子移動度が高いことによる。更に、こうしたマイクロ波
素子は、ミリメートル或いはセンナメートル長さのオー
ダにあるバンド波で動作し、そしてマイクロ回路の電導
路は一般に同じオーダの長さを有するから、マイクロ波
回路の機械的構造と電気的性能は密接に関連している。
従って、ハイブリッドマイクロ回路において、回路の素
子をアース（接地部）に接続するために設けられる電導
路は最小限の意義しか持たない回路なのではなく、それ
らがそれらの長さに依存して考慮に入れられなければな
らない分布インダクタンスを提供する点で重要な回路素
子自体として見なされなければならない。更に、マイク
ロ波回路の素子が動作するのはギガヘルツの周波数であ
るが故に、それらは大量の内部熱を発生し、こうした内
部熱は回路が適性に機能することを可能ならしめるため
には取り去らねばならない。
【米肢Ｉ 第１図を参照すると、ハイブリッドマイクロ波回路用の
ＧａＡｓダイ１０を、その底面における一次アース１１
をセラミック基板１２の上面にろう接することにより取
り付ける先行技術における一方法が例示される。基板１
２（その一部のみ示す）は、約０．０３インチ（０，７
６ｍｍ）厚さの、２ｘ２インチ（５，Ｉ　Ｘ　５．１　
ａｍ）の方形アルミナシートである。第１ａ図に示すよ
うに、基板１２は、その底面に薄膜状のアース面２２を
具備し、これが約０．１０インチ（２，５１１０１）厚
さの銅／タングステンＣｕ／Ｗブロック２０の上面に接
合される。アルミナ基板１２の上面には、ＧａＡｓダイ
１０上の端子をマイクロ波回路の他の素子に互いに接続
するために又ＧａＡｓをアースするために薄膜電導路１
３〜１９のパターンが形成されている。即ち、マイクロ
波回路の電導路パターンは代表的に、ＲＦ入力路１３、
ＲＦ出力路１４、ドレン路１５、エミツタ路１６、バイ
アス路１７並びにアース路１８及び１９を含、んでいる
０図示のように、薄膜電導路１３〜１８の各々は、その
一端をリボン即ちワイヤリード２１によりＧａＡｓダイ
１０上に形成された端子の各−つに接続されておりそし
て薄膜電導路１９はその一端をダイ１ｂ図に示すように
ＧａＡｓダイ１０の底面の一次アース１１に接続される
。第１ａ図に示すように、ＧａＡｓダイ１０の上面のア
ース端子１８ａに一端を接続したアース路１８は。
アルミナ基板１２の縁辺まで伸延し、そこを回り込みそ
してそのアース面２２に接続されている。
ダイ１ｂ図に示すように、ＧａＡｓダイ１０の底面の一
次アース１１に接続される一端を有するアース路１９も
同じくアルミナ基板１２の縁辺まで伸延し、そこを回り
込みそしてそのアース面２２に接続される。
アルミナ基板１２上に設置されるＧａＡＳダイ並びに他
の電子素子部品の各々は代表的に０．０９〜０．０１３
インチ（２，３〜０．０３ｍｍ）平方のオーダにあるか
ら、そして薄膜電導路パターンの相互接続路及びアース
路は可能な限り接近して離間配置されるから、多数のそ
うした素子及びそれらの電導路がアルミナ基板１２の２
×２インチ（５，ＩＸ５、１　ｃａｂ）平方のシート上
に密に設けられることは明らかなはずである。
アルミナ基板１２上にＧａＡｓダイを設置するための第
１図に示した方式の欠点は、ＧａＡＳダイに対する端子
及び−次アースの回り込み電導路の成るものの長さが非
常に長くなることである。その理由は、それらの各々は
特定のＧａＡＳダイ或いは能動電子素子がアルミナ基板
表面上の占める位置がどこであれそこからアルミナ基板
の縁辺まで伸延せねばならないからである。その結果、
そうした長い回り込みアース路の分布インダクタンスは
高い。
これは、過剰の接地ノイズをもたらすことによりアルミ
ナ基板上のマイクロ回路の動作に影響を与え、高周波数
においてマイクロ回路の性能を乏しいものとする結果を
招く、更に、アルミナ基板に必要とされる多数の回り込
みアース路の故に、これらアース路は基板表面上で多く
の場所を占め、これは特定のハイブリッドマイクロ回路
を構成するのに必要とされる基板寸法を増大する。更に
、アルミナ基板のアース面と接触するようにアルミナ基
板の縁辺を回り込んでの回り込みアース路を伸長するこ
とは作成が非常に高価につくプロセスである。更にまた
、各ＧａＡｓダイ或いは他の高周波素子により発生した
内部熱は乏しい熱導体であるアルミナ基板を通して先ず
導通し、その後ヒートシンク２０において放散されねば
ならない。換言すれば、マイクロ回路からの熱の伝達は
あまり効率的であるとはいえない。
第２図は、ＧａＡｓダイ２３を設置しそしてその上面の
端子をアルミナ基板２４の表面に形成された薄膜電導路
に接続する。また別の従来技術の態様を示す斜視図であ
る。これは例えば、ヒートシンクとして機能するＣｕ／
Ｗブロック３１の上面に中央矩形開口２５を有するアル
ミナ基板２４をその底面アース面３４により接合する構
成を採用する。
ＧａＡｓダイを取り付けるこの態様の他の形態としては
、ヒートシンク上にアルミナ基板のストリップを間をあ
けて付設する構成が挙げられる。第２及び２ａ図に示す
ように、ＧａＡｓダイ２３は、その底面の一次アース３
２がＣｕ／Ｗブロック３１の上面に接触状態にあるよう
にして、アルミナ基板２４の中央矩形開口２５内でろう
接される。アルミナ基板２４の上面に形成された薄膜電
導路パターンは、ＲＦ入力路２６、ＲＦ出力路２７、ド
レン路２８、エミツタ路２９、及びバイアス路２７を含
む、これら電導路の各々はリボンリード３３によりＧａ
Ａｓダイ２３の上面に形成された端子の一つに接続され
る。
第２図において％Ｃｕ／Ｗブロック３１の表面上に直接
ＧａＡｓダイを取り付けることは、　ＧａＡｓダイ２３
に対する直接的なヒートシンクを提供しそしてＧａＡｓ
ダイ２３の底面における一次アース３２に対する直接設
置接続を与えるという利益を有するけれども、ＧａＡｓ
ダイ２３の上面に配置される追加アース端子３５はリボ
ンリード３３により接続されて薄膜回り込みアース路３
６を経てアースされねばならない。この理由は、ＧａＡ
ｓダイ上面アース端子３５をリボンリードの使用により
Ｃｕ／Ｖ！ブロック３１の上面に接続することは不可能
であるからである。即ち、リボンリード端のろう接に必
要とされる熱がＣｕ／Ｗブロック３１を形成する大きな
金属体中に急速に放散されてしまい、ろう接に非常に高
い温度の使用を必要とし、これでは接点部が燃えてしま
うからである。従って、ＧａＡｓダイ２３の上面におけ
る端子に対するこうした追加アースは先の例と同じく、
第２ａ図に示したように、基板２４の表面上にその縁辺
まで伸延しそしてそこを回り込んでアース面３４に接続
される回り込みアース路３６が設けられることをやはり
必要とする。
が　°　しよ　と　る このように、従来構成においては、ＧａＡＳダイに対す
る端子及び−次アース回り込み電導路の成るものが非常
に長くならざるをえず、その結果、そうした長い回り込
みアース路の分布インダクタンスは高くなり、これは過
剰の接地ノイズをもたらすことによりアルミナ基板上の
マイクロ回路の動作に影響を与え、高周波数においてマ
イクロ回路の性能を乏しいものとする結果を招く。更に
、アルミナ基板に必要とされる多数の回り込みアース路
のゆえに、これらアース路は基板表面上で多くの場所を
占め、これは特定のハイブリッドマイクロ回路を構成す
るのに必要とされる基板寸法を増大する。更に、アルミ
ナ基板のアース面部接触するようにアルミナ基板の縁辺
を回り込んでの回り込みアース路を伸長することは非常
に高価につくプロセスである。更にマイクロ回路からの
熱の伝達は非常に効率的であるとはいえない、　Ｃｕ／
Ｗブロックの表面上に直接ＧａＡｓダイを取り付ける方
式も結局は回り込みアース路をやはり必要とする。
本発明の課題は、アース目的で設けられる長い電導路を
排除し、同時に熱放散を効率的に行ない得るハイブリッ
ドマイクロ回路用のセラミック基板を開発し、そしてそ
の製造のための簡便な製造技術を確立することである。
・　を　°　るた　の 本発明に従えば、ハイプロットマイクロ回路を作製する
ためのセラミック基板には、その表面に各０．０１３イ
ンチ（０，３３ｍｍ）直径のオーダの多数の小さな貫通
孔（ｖｉａ　ｈｏｌｅ　）が設けられる。
高融点（耐火）金属と良好な電気及び熱伝導性を有する
もっと低い融点を有する金属との混合物から形成される
複合体が各貫通孔に充填される。ハイブリッドマイクロ
回路のＧａＡｓダイ及び他の電子素子のようなマイクロ
波素子が、これら金属充填貫通孔を覆ってセラミック基
板の表面に取付けられ、それによりアース目的でまた素
子内部で発生した熱を取り去る目的で充填金属が使用さ
れる。
セラミック基板の貫通孔の各々に複合金属充填物を形成
するプロセスは、高融点金属とバインダーの粒子から成
る第１ペーストを各貫通孔内に配給することを第１段階
とする。その後、セラミック基板は、炉内に置かれそし
て各貫通孔内に高融点金属の多孔質体を形成するように
還元性雰囲気で焼結される。その後、もつと低い融点の
金属とバインダーとの粒子から成る第２ペーストが貫通
孔の各々の上に置かれる。セラミック基板はその後、リ
フロー炉内に置かれそして還元性雰囲気で加熱されて、
低融点金属の溶融体を形成し、これが高融点金属の多孔
質体の孔に浸透して中実複合金属混合物を形成する。複
合金属を形成する金属の各々の混合物容積％は、高融点
金属粒子を含む第１ペースト中のバインダーの量を制御
することにより選択される。バインダーが、燃焼揮発に
際して複合体を形成するべく多孔質焼結高融点金属中に
表面張力により吸引され得る溶融低融点金属の量を決定
する。こうして、複合体金属は、金属充填貫通孔上に接
地されるべきマイクロ波素子において使用される半導体
材料の熱膨張係数そしてまたセラミック基板用に使用さ
れた材料の熱膨張係数と実質上同じオーダである熱膨張
係数を有するよう構成され得る。更に、焼結高融点金属
の孔中への低融点金属の浸透は貫通孔が密閉シールされ
ることを保証する。
こうして、本発明は、セラミック基板表面上に設置され
る個々の電子素子をアースしそしてそこから内部発生熱
を取り去るようセラミック基板における金属充填貫通孔
を形成したへイブリッドマイクロ回路用セラミック基板
を提供する。
本発明はまた、ハイブリッドマイクロ回路を形成するよ
うセラミック基板表面上に設置されるマイクロ波素子を
アースしそしてそこから熱を伝達除去するのに使用され
るセラミック基板における複合金属充填貫通孔を形成す
る簡便な方法を提供する。
本発明は更に、セラミック基板上に設けられた金属充填
貫通孔上にマイクロ波素子を設置し、それによりこれら
素子の各々に対するアースのための短い電導路を提供し
、以って基板の表面に設けられるマイクロ波回路におけ
るノイズを最小限にしたマイクロ回路に有用な基板を提
供する。
本発明はまた、セラミック基板上に高周波素子を設置す
るのに使用され同時に貫通孔を密閉シールする技術を確
立する。
本発明は更には、表面にハイブリッドマイクロ回路を具
備するセラミック基板に金属充填貫通孔を提供し、それ
により金属充填貫通孔を外部妨害雑音からハイブリッド
マイクロ回路を遮蔽するため金属カバーがセラミック基
板上に置かれるときハイブリッドマイクロ回路にまたそ
こから信号を伝達するのに使用するマイクロ回路に有用
な基板を提供する。
本発明は、貫通孔内の金属充填物の熱膨張係数をその上
に設置される回路素子材料の熱膨張係数そしてまたセラ
ミック基板の熱膨張係数と有効に整合するようセラミッ
ク基板における金属充填貫通孔を形成するための新規な
方法を提供する。
及五皿二五ｌ 第３図を参照すると、そこには本発明目的に供されるア
ルミナ基板３７が示されている。約９６〜９９．６％の
純度を有するアルミナから作製される基板は、約０．０
３０インチ（０，７６ｍｍ）の厚さｔ（第３ａ図）を有
する、２×２インチ（５、ｌ×５、１　ｃｍ）平方のシ
ートである。出発アルミナ基材の３７の素材は、各ｏ、
ｏｉｏ〜０．０３０インチ（０，２５〜０．７６ｍｍ）
のオーダの直径の多数の貫通孔３８がコンピュータコン
トロールレーザの使用により表面上の精密に指定された
位置に穿孔されるとき既に焼成状態にある。４００以上
もの多くの数に及びつる貫通孔３８に対してのアルミナ
基板３７の表面上での位置は、アルミナ基板の表面上に
作製されるべき高密度ハイブリッドマイクロ回路中に含
められるべき薄膜電導路及び受動素子に対する個々のＧ
ａＡｓダイ及び他の能動電子素子の指定された所望の配
置数りにより予備決定される。従って、アルミナ基板３
７上の各貫通孔３８を他の貫通孔に対しての１／１００
０インチ（０，０２５ｍｍ）以内の誤差内で穿孔するこ
とが必要である。
これは、アース路を必要としそして／あるいは熱の取り
去りを必要とするハイブリッドマイクロ回路の、例えば
ＧａＡｓダイ或いは任意の他の種の素子・部品がその端
子がアルミナ基板３７の表面に爾後に形成されることに
なる薄膜電導路の適正な一つに接続されつる位置におい
てアルミナ基板３７上の金属充填貫通孔３８の一つ乃至
それ以上の上に適正に取付けられうることを保証するた
めに必要である。
ＧａＡｓダイ並びに他のマイクロ素子を取付けるのに使
用される本発明のアルミナ基板３６に金属充填貫通孔を
設けるのに使用されるプロセス段階の詳細を第４ａ〜４
ｇ図を参照して説明しよう。
第４ａ図は、出発材料として選択された、約０．０３０
インチ（０，７６ｍｍ）の厚さを有する焼成状態のアル
ミナ基板の２×２インチ（５，］、　Ｘ　５．１ａｍ）
平方のシートの一部を例示する。第４ｂ図において、各
０．０１３インチ（０，３３ｍｍ）直径のオーダの、例
えば第３図に示される貫通孔模様において含められる２
つの貫通孔３８が、アルミナ基板上の他の孔に対して指
定された位置の子分の１インチ（０，０２５ｍｍ）以内
の精度でもって数値制御レーザ加工機の使用によりアル
ミナ基板の所定位置に穿孔された状態で示されている。
第４ｃ図に示されるように、約２ミル（０，０５ｍｍ）
厚さを有しそしてアルミナ基板３７に穿孔された貫通孔
模様と同等の孔模様を有する点線で示したステンシル３
９が、両者の孔を整合した状態でアルミナ基板の上面に
置かれる。タングステン粒子とバインダーとから成る第
１ペースト４０がアルミナ基板３７におけるすべての貫
通孔３８を充満するようにステンシル３９の孔を通して
押し出される（スクイージ）即ち孔を通して圧送される
。
第４ｃ図の表示から明らかなように、ステンシル３９の
除去に際してステンシル３９の厚さに等しいタングステ
ンペースト４０の小さな突出部分４２がアルミナ基板３
７に設けられた貫通孔３８の各々から飛び出している。
その後、貫通孔３８の各々にタングステンペースト４０
を配したアルミナ基板３７は、好ましくは水素と窒素と
の混合物から成る制御された還元性雰囲気を有する炉内
で約１３７５℃において約１５〜２０分間焼結されて、
ペースト中のバインダーを揮発燃焼除去せしめそして第
４ｄ図に示すように貫通孔の各々に焼結タングステンの
多孔質体４３を残す、第４ｃ図における各貫通孔上のタ
ングステンペーストの小さな突出部分４２は焼結中バイ
ンダーの揮発除去により生じたタングステンペースト４
０の収縮により消失していることを銘記されたい。タン
グステンペースト中に含まれるバインダーの量は揮発除
去に際して約１５％多孔度を有する焼結タングステン４
３をもたらすように選択されたことを特に銘記されたい
。タングステンペースト中のバインダー量を増減するこ
とにより焼結タングステンの多孔度は１０〜２０％の範
囲で変化するよう制御され得ることもまた銘記すべきで
ある。
貫通孔３８内部にタングステンペーストを充填したアル
ミナ基板はペースト中で使用したタングステン粒子の寸
法、アルミナ基板の厚さ及び焼結を行なうのに割り当て
られる時間等に依存して１１７５〜１５７５℃の範囲の
温度において炉内で焼結されうることをも銘記すべきで
ある。
第４ｅ図に示すように、ステンシル３９がアルミナ基板
上にその孔を充填貫通孔と整列して再度置かれる。その
後、銅粒子とバインダーとの第２ペースト４５が各貫通
孔の焼結タングステン多孔質体４３の上面を覆って載る
ようステンシル３９のすべての孔中に圧入即ちスクイー
ジされる。第２ペーストにおいて銅のような金属粒子が
使用されるのは銅が高い熱及び電気伝導度を有しそして
比較的低い融点を有するからであることを銘記すべきで
ある。斯くして、水素と窒素の混合物から成る制御され
た雰囲気を有するリフロー炉内でアルミナ基板３７を約
１１５０℃に１０分間加熱するに際して、銅ペースト４
５のバインダーは揮発除去されそして銅粒子は溶融状態
に加熱されて多孔質体中に浸透せしめられる。即ち、銅
はタングステン体の孔中に表面張力により有効に吸引さ
れる。その結果、各貫通孔３８内の金属混合物は最終的
に、第４ｆ図に示されるように、約８５容積％タングス
テンと１５容積％銅の混合物から成る中実複合金属体４
７の形態となる。
銅ペースト４５は銅粒子の寸法及びリフローを行なうに
割り当てられる時間に依存して１０５０〜１２５０℃の
範囲内の温度で多孔質タングステン中にリフロー即ち流
動浸透しうることを銘記されたい。
第４ｇ図に示されるように、タングステン及び銅の複合
混合物が貫通孔の各々で形成された後、アルミナ基板の
上面及び下面は貫通孔の上端及び下端に存在しつる金属
中実体４７の余剰物（第４ｆ図に見える）を排除するべ
くラッピング及びポリッシングを施される。
以上に鑑み、セラミック基板３７用の出発材料として未
焼性アルミナの使用は非実用的であることは明らかなは
ずである。その理由は、そうした未焼成アルミナを使用
すると上述したような貫通孔内に金属充填物を形成する
のに必要とされる爾後の加熱段階中の未焼成アルミナの
収縮によりそこに穿孔された所定模様の貫通孔の寸法及
び必要な許容差を維持することが可能ではないからであ
る。
アルミナ基板における貫通孔３８内への金属の充填とそ
の後のアルミナ基板上面及び下面のラッピング及びポリ
ッシングの完了に際して、これら表面の各々は例えばチ
タン及びタングステンの順次しての薄膜の被覆と続いて
のタングステン皮膜上への全皮膜の付着によるといった
周知の態様でメタライジング化される。アルミナ基板３
７の上面側の薄膜表面はホトリソグラフィック技術を使
用して周知の態様で処理されて、アルミナ基板の上面に
作成される特定のハイブリッドマイクロ回路に対して必
要とされる密接した電導路を構成する所望の薄膜パター
ンを提供する。アルミナ基板の下面に設けられた薄膜は
そのアース面を形成する。
次に、第５図を参照すると、第５図は、金属充填貫通孔
６０及び６１を提供するようタングステン及び銅の中実
体４７で充填された２つの貫通孔３８を設けたアルミナ
基板３７（第３図）の隅角部の斜視図である。第５図は
また、アルミナ基板３７の隅角部の表面に形成された電
導路をも示している。これら電導路は、ＲＦ入力路４９
、ＲＦ出力路５０、ドレン路５１．エミッタ路５２、バ
イアス路５３を含む、第５−においてアルミナ基板３７
はそのアース面５５によりヒートシンクとして機能する
Ｃｕ／Ｗブロック５６に接合されそしてＧａＡｓダイ５
７は明示のため金属充填貫通孔６０の上端から分離して
示しであることを・銘記すべきである。
次に第５ａ及び５ｂ図を参照されたい。これらは、Ｇａ
Ａｓダイ５７がその一次アース５８をアルミナ基板３７
の隅角部における金属充填貫通孔６０上にろう接して取
り付けられた状態を示す。ＧａＡｓダイ５７の上面の適
当な端子をＲＦ入力路４９、ＲＦ出力路５０、ドレン路
５１、エミツタ路５２、バイアス路５３にそれぞれ接続
するのに短いリボンリード５９が使用される。
ＧａＡｓダイ５７がその上面に追加アース端子４１を備
えて示されており、そしてこれがアルミナ基板３７の隅
角部に設けられた別の金属充填貫通孔６１にリボンリー
ド５９により接続されていることを特に銘記すべきであ
る。　ＧａＡｓダイ５７のアース端子に対するこうした
接続は、貫通孔６１内の小さな容積（質量）の金属充填
物４７がリボンリード５９の端をそこにろう接するのに
必要とされる所望の温度まで容易に加熱されることを可
能ならしめるが故に為し得るのである。もちろん、第５
ａ図において、アルミナ基板３７の表面に貫通孔６１内
に金属充填物４７まで接続されるような薄膜電導路を設
けそしてリボンリードがこの電導路の他端をＧａＡｓダ
イ５７の上面のアース端子に接続する構成を採用しうる
ことも明らかである。
斯様に、ＧａＡｓダイの底面の一層アース面のみならず
、ＧａＡｓダイの上面の追加アース端子をもアルミナ基
板のアース面に接続するためにアルミナ基板における金
属充填貫通孔を使用するという本発明で使用された方式
は、アルミナ基板の上面でのアース接続のために回り込
み薄膜電導路の必要性を排除する。従って、セラミック
基板における金属充填貫通孔の使用は、現在使用されて
いる長い回り込みアース路により生じる高いインダクタ
ンス問題を最小限とすることにより高周波ハイブリッド
マイクロ回路の性能の改善を与える。更に、貫通孔内の
金属充填物はセラミック基板の上面に付設された高周波
素子によって発生せしめられる内部熱をヒートシンクと
して機能するＣｕ／Ｗブロックまで運び去るための短い
有効な熱伝達路をも提供する。更にまた、アルミナ基板
の上面で薄膜回り込みアース路の必要性の排除並びに各
高周波素子から熱を取り去る効率的な熱伝導は、これら
素子を一層近接して位置付けることを可能ならしめ、そ
れによりパッケージの小型化を可能ならしめる。
既に述べたように、貫通孔３８の各々に置かれるタング
ステンペースト（第４Ｃ図）を調整するのに使用される
バインダーの量は貫通孔内の焼結タングステンの空洞容
積即ち多孔度、従って孔内部にリフローしうる銅の量を
制御するように選択されつる。こうして、貫通孔内で生
成する金属混合物の組成は、ＧａＡｓ半導体材料の熱膨
張係数にほぼマツチする熱膨張係数を有する特定の金属
組成物を与えるのに必要に応じて、８０〜９０％タング
ステン及び残部２０〜１０％の銅（容積による）を含む
よう変化せしめられる。これは、ＧａＡｓダイが圧電性
結晶から成り、応力を受けると結晶材料にかかった圧力
に依存して変動する微小な交流電圧を発生するから重要
である。即ち、アルミナ基板が例えば軍事基準８８３に
指定されるような一５５℃〜＋３００℃の範囲の温度変
動を受けるとき、ＧａＡｓ材料とＧａＡｓダイが設置さ
れる貫通孔内の金属充填物との熱膨張係数の実質的差に
よりＧａＡｓダイに誘起される応力はハイブリッドマイ
クロ回路の性能に悪影響を及ぼす恐れがある。
即ち、ＧａＡｓは５７　Ｘ　１０−７ｉｎ／ｉｎ／”Ｃ
の熱膨張係数を有するから、第１タングステン粒子ペー
スト中のバインダーの量は、約５７　Ｘ　１０−７ｉｎ
／ｉｎ／”Ｃの熱膨張係数を有する金属組成物を提供す
るように８５％タングステン及び１５％鋼（容積）の貫
通孔内金属充填物を与えるように選択された。
貫通孔内の金属充填物の熱膨張係数はまた、セラミック
基板として使用された材料のそれに匹敵するものでなけ
ればならない、即ち、約６７×１０−７ｉｎ／ｉｎ／”
Ｃの熱膨張係数を有するアルミナが使用されたとき、８
５％タングステン及び１５％鋼を含む金属組成物により
与えられる約５７Ｘ１０−７ｉｎ／ｉｎ／℃の熱膨張係
数がアルミナのそれに充分近いオーダを与え、もってア
ルミナ基板が軍事基準８８３により指定される加熱範囲
に置かれるとき貫通孔内の金属充填物は貫通孔の外へ膨
出せず従ってアルミナ基板はクラックを誘発せしめない
。
貫通孔に対するＣｕ／Ｗ金属充填物は固有に焼結タング
ステン体の孔のすべてを閉成するよう働り銅リフロー段
階により密閉状態とされることもまた銘記すべきである
。これは、基板表面に電導路パターンを形成する工程中
ホトレジスト或いは任意の他の溶剤が適用されるとき、
これらが貫通孔内の金属充填物内部の空洞、孔或いはク
ラック内に侵入してそこに捕捉されないことを保証する
点で有益である。こうした溶剤は、後にハイブリッドマ
イクロ回路の使用中貫通孔から最終的に孔を通り抜けて
滲み出し、そしてセラミック基板及び／或いはその上に
設けられた回路素子を侵食或いはその他の態様で劣化及
び破損せしめる可能性がある。
本発明の方法がセラミック基板をアルミナ以外の例えば
窒化アルミニウムのような他の種材料から作製されるこ
とを可能ならしめることも今や理解出来るはずである。
更に、本発明方法は、貫通孔に対する金属充填物として
多数の他の様々の種類の金属の混合物の使用を可能なら
しめ、同時に金属充填物の熱膨張係数をその上に取付け
られる回路素子及び使用されるセラミック基板のそれと
マツチさせることを可能ならしめる。即ち、モリブデン
のような高融点金属がタングステンの代わりに使用出来
、そしてＡｕ、　Ａｇのような他の熱及び電気伝導性金
属が単独で或いは組み合わせて銅と代替することができ
る。特に、貫通孔を充填する他の種複合金属混合物とし
ては、Ａｇ−Ａｕ／Ｗ、　Ａｕ／Ｗ。
Ａｇ／Ｗ、　Ａｇ／Ｍｏ、　Ｃｕ／Ｍｏ、Ａｕ／Ｎｏ等
がある。
次に、第６及び６ａ図を参照されたい、これらは、本発
明に従ってアルミナセラミック基板に設けられた金属充
填貫通孔を使用するまた別の方法を示す、ここでは、底
面にアース面８２を有するアルミナ基板６５が７つの複
合金属充填貫通孔６７．６８．６９．７０．７１，７２
及び７３を備えるものとして示されている。基板６５に
おいて近接して配置された金属充填貫通孔６７及び６８
の上には、それらを覆って単一のＧａＡｓダイア４が取
付けられ、これは簡略化されたハイブリッドマイクロ回
路を提供する。　ＧａＡｓダイア４は、その底面におい
て貫通孔６７及び６８の両方内の金属充填物と直接接触
する一層アース８４を具備しそしてこれら貫通孔内の金
属充填物の底面はアルミナ基板６５の底面のアース面８
２と接触していることを銘記すべきである。６７及び６
８のような２つの金属充填貫通孔の使用は、単一金属充
填貫通孔より発生熱を一層急速に取り去らねばならない
時に必要とされる。
第６図に示される残りの５つの金属充填貫通孔６９〜７
３は、　ＧａＡｓダイア４の上面に設けられた端子の外
部回路への接続を与えるのに使用されている。アルミナ
基板の底面におけるアルミニウム素面８２は５つの残り
の金属充填貫通孔６９〜７３の各々についてこれら貫通
孔内部の金属充填物がアース面８２と接触しないことを
保証するために拡大孔を有することを銘記すべきである
。
第６図に示されるように、金属充填貫通孔６９はＲＦ入
力端子７５にリボンリード８３により接続され、金属充
填貫通孔７０はＲＦ出力端子７６にリボンリード８３に
より接続され、金属充填貫通孔７１はエミッタ端子７７
にリボンリード８３により接続され、金属充填貫通孔７
２はバイアス端子７９にリボンリード８３により接続さ
れ、そして金属充填貫通孔７３はドレン端子７８にリボ
ンリード８３により接続される。アルミナ基板６５は、
第６図に示されるようにその上面の縁辺に沿って付着さ
れた矩形状の薄膜金属バッド８０を具備する。第６ａ図
に示されるように、例えばコバール（ｋｏｖａｒ　）製
の金属性カバー８１がアルミナ基板６５を覆ってその表
面のハイブリッドマイクロ波回路を包囲するようにその
底面を金属パッド８０に封着して配置される。金属質カ
バー８１はハイブリッドマイクロ回路を外部妨害雑音か
ら遮蔽する役目をなす。第６ａ図に示されるように、ビ
ン８７が金属充填貫通孔６９〜７３の各々の底面にろう
接される。これらビン８７は、ＧａＡｓダイア４の上面
の端子に対して外部接続を与えるのに使用される。ヒー
トシンクとして機能するＣａ／Ｗブロック８５には、ア
ルミナ基板における５つの金属充填貫通孔６９．７０．
７１．７２及び７３と整合する５つの過大寸法貫通孔が
形成される。第６ａ図に、過大寸法貫通孔の２つ８８及
び８９が断面において見られる。こうして、アルミナ基
板６５の底面がＣｕ／Ｗブロック８５の上面に付設され
るとき、金属充填貫通孔６９〜７３の各々の底端に設け
られたビン８７はＣｕ／Ｗブロック８５におけるそれぞ
れの過大寸法貫通孔を通して伸延しそしてその下方に突
出する。基板６５上のハイブリッドマイクロ波回路の電
子素子の端子に対して必要な外部接続を作製する簡単で
且つ便宜な方法を与えるのは金属充填貫通孔３８が密閉
シールされているからに他ならない。
アルミナ基板６５上のハイブリッドマイクロ回路として
の単一のＧａＡｓダイア４についての第６及び６ａ図に
おける図示は単に例示目的であることを理解すべきであ
る。もっと代表的には、幾つかのこうしたＧａＡｓダイ
並びに他の電子素子がアルミナ基板上に設けられよう、
更には、例えば、ＧａＡｓダイの幾つかの共通端子が外
部接続体として使用されている同じ金属充填貫通孔に接
続され得る。
免豆二力１ 例えばＧａＡｓダイの底面の一層アース面のみならずＧ
ａＡｓダイの上面のアース端子をもアルミナ基板のアー
ス面に接続するためにアルミナ基板における金属充填貫
通孔を使用するという本発明で使用された新規な方式は
、アルミナ基板の上面でのアース接続のために回り込み
薄膜電導路の必要性を排除する。セラミック基板におけ
る金属充填貫通孔の使用は、現在使用されている長い回
り込みアース路により生じる高いインダクタンス問題を
最小限とすることにより高周波ハイブリッドマイクロ回
路の性能の改善を与え、更に貫通孔内の金属充填物はセ
ラミック基板の上面に付設された高周波素子によって発
生せしめられる内部熱をヒートシンクとして機能するＣ
ｕ／Ｗブロックまで運び去るための短い有効な熱伝達路
をも提供する。更にまた、アルミナ基板の上面で薄膜回
り込みアース路の必要性の排除並びに各高周波素子から
熱を取り去る効率的な熱伝導は、これら素子を一層近接
して位置付けることを可能ならしめ、それによりパッケ
ージの小型化を可能ならしめる。
以上、本発明の具体例について説明したが、本発明の範
囲内で多くの変更を為しうることを銘記されたい。
【図面の簡単な説明】
第１図は、アルミナ基板上にＧａＡｓダイを取付けるた
めの先行技術の一方法を例示する平面図である。 第１ａ図は、第１図の１ａ−１ａ線に沿う矢印方向の断
面図である。 第１ｂ図は、第１図の１ｂ−１ｂ線に沿う矢印方向の断
面図である。 第２図は、ヒートシンク上に直接ＧａＡｓダイを取付け
るための先行技術のまた別の方法を例示する斜視図であ
る。 第２ａ図は、第２図の２ａ−２ａ線に沿う矢印方向の断
面図である。 第３図は、本発明において使用される代表的なアルミナ
基板方形シート平面図であり、多数の小さな貫通孔を示
す。 第３ａ図は、第３図のアルミナ基板の側面図である。 第４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ及び４ｇ図は、
貫通孔に金属を充填するプロセスの一連の段階を示す第
３図のアルミナ基板の一部の断面図である。 第５図は、上面に薄膜電導路そして下面に薄膜アース面
を形成したアルミナ基板の隅角部の金属充填貫通孔を示
す斜視図であり、ＧａＡｓダイは分離して示す。 第５ａ図は、金属充填貫通孔上に取付けたＧａＡｓダイ
を配線した第５図のアルミナ基板の平面図である。 第５ｂ図は、第５ａ図の５ｂ−５ｂ線に沿う矢印方向の
断面図である。 第６図は、アルミナ基板上に取付けられたＧａＡＳダイ
の上面の端子を外部接続するのに金属充填貫通孔を使用
する態様を例示する平面図である。 第６ａ図は、第６図の６ａ−６ａ線に沿う断面図であり
、アルミナ基板上のハイブリッド素子用の金属カバーを
も例示する。 ３７　＝ ３８　＝ ３９　： ４０　： ４２　： ４３　： ４５　： ４７　： アルミナ基板 貫通孔 ステンシル 第１ペースト 突出部分 焼結タングステンの多孔質体 第２ペースト 中実複合金属体 ４９　：　ＲＦ入力路 ５０　：　ＲＦ出力路 ５１：ドレン路 ５２：エミツタ路 ５３：バイアス路 ５５：アース面 ５６　：　Ｃｕ／Ｗブロック ５７　：　ＧａＡｓダイ ５８ニ一次アース ５９：リボンリード ６０．６１：金属充填貫通孔 ６５：基板 ６７．６８．６９．７０、 複合金属充填貫通孔 ７４　：　ＧａＡｓダイ ８２：アース面 ８３：リボンリード ８４ニ一次アース ７５　：　ＲＦ入力端子 ７６　：　ＲＦ出力端子 ７１． ７２及び７３ニ ア７：エミツタ端子 ７８：ドレン端子 ７９：バイアス端子 ８０：薄膜金属バッド ８１：金属カバー ８５　：　Ｃｕ／Ｗブロック ８７：ビン ８８．８９：過大寸法貫通孔 同上 ：風聞　弘志 ３７　　、、、−　２−、、　７−、、　　、・７・７
Ｆ／６４ｃｐ

Claims (1)

  1. 【特許請求の範囲】 １）電子素子を含むハイブリッドマイクロ回路用の基板
    であつて、 セラミック材料製の薄肉シートと、 該セラミック材料シートの上面から該シートを貫通して
    伸延する複数の小径の貫通孔と、該貫通孔の各々内に配
    される金属充填物と を包含し、前記ハイブリッドマイクロ回路の電子素子が
    前記セラミック材料シート上面に前記貫通孔を覆って取
    付けられそして該貫通孔内部の金属充填物が電子素子に
    対するアース接続を提供しそして電子素子から内部発生
    熱を取り去るのに使用されることを特徴とするハイブリ
    ッドマイクロ回路用基板。 ２）複数の小径の貫通孔が約０．０１３インチ（０．３
    ３ｍｍ）直径である特許請求の範囲第１項記載のハイブ
    リッドマイクロ回路用基板。 ３）セラミック材料シートが９６〜９８．６％の純度を
    有するアルミナ製である特許請求の範囲第１項記載のハ
    イブリッドマイクロ回路用基板。 ４）セラミック材料シートが約０．０３０インチ（０．
    ７６ｍｍ）の厚さを有する特許請求の範囲第１項記載の
    ハイブリッドマイクロ回路用基板。 ５）セラミック材料シートがその上面の平方インチ当た
    り１００或いはそれ以上に至る貫通孔を穿孔されている
    特許請求の範囲第１項記載のハイブリッドマイクロ回路
    用基板。 ６）各貫通孔内の金属充填物が焼結された高融点金属の
    多孔質体と該高融点金属多孔質体の孔内にリフローされ
    た低融点を有する金属とを有する特許請求の範囲第１項
    記載のハイブリッドマイクロ回路用基板。 ７）電子素子が外部回路用の端子を有し、そして該端子
    が貫通孔の選択されたものにおける金属充填物にリボン
    リードにより接続されるようになっている特許請求の範
    囲第１項記載のハイブリッドマイクロ回路用基板。 ８）電子素子がアース用の端子を有し、そして該アース
    端子が貫通孔の選択されたものにおける金属充填物にリ
    ボンリードにより接続されるようになっている特許請求
    の範囲第１項記載のハイブリッドマイクロ回路用基板。 ９）電子素子がＧａＡｓダイである特許請求の範囲第１
    項記載のハイブリッドマイクロ回路用基板。 １０）ハイブリッドマイクロ回路がマイクロ波システム
    である特許請求の範囲第１項記載のハイブリッドマイク
    ロ回路用基板。 １１）高融点金属の多孔質体と、該高融点金属の多孔質
    体中にリフローされる、電気及び熱伝導性の低融点金属
    との混合物から成る、半導体材料から形成された電子素
    子を取付けるためのセラミック材料製シートに設けられ
    た貫通孔を充填するための複合金属。 １２）複合金属が半導体材料及びセラミック材料の熱膨
    張係数に匹敵する熱膨張係数を有するものとして特性づ
    けられる特許請求の範囲第１１項記載の半導体材料から
    形成された電子素子を取付けるためのセラミック材料製
    シートに設けられた貫通孔を充填するための複合金属。 １３）複合金属がセラミック材料シートの貫通孔を密封
    シールする特許請求の範囲第１１項記載の半導体材料か
    ら形成された電子素子を取付けるためのセラミック材料
    製シートに設けられた貫通孔を充填するための複合金属
    。 １４）複合金属がセラミック材料シートの貫通孔の各々
    に高融点金属粒子とバインダーから成る第１ペーストを
    充填し、セラミック材料シートを加熱して第１ペースト
    中のバインダーを揮散除去しそして高融点金属粒子を焼
    結して各貫通孔内に高融点金属の多孔質体を形成し、低
    融点金属粒子とバインダーから成る第２ペーストを貫通
    孔の各々の高融点金属多孔質体上に置き、セラミック材
    料シートを加熱して第１ペースト中のバインダーを揮発
    除去しそして低融点金属粒子を溶融体に変換し、該溶融
    体を高融点金属の多孔質体に浸透せしめて各貫通孔内に
    複合金属中実体を形成することにより形成される特許請
    求の範囲第１１項記載の半導体材料から形成された電子
    素子を取付けるためのセラミック材料製シートに設けら
    れた貫通孔を充填するための複合金属。 １５）高融点金属がタングステンでありそして低融点金
    属が銅である特許請求の範囲第１１項記載の半導体材料
    から形成された電子素子を取付けるためのセラミック材
    料製シートに設けられた貫通孔を充填するための複合金
    属。 １６）ハイブリッドマイクロ回路の高周波半導体素子を
    取付けるセラミック基板における複数の貫通孔の各々を
    充填するための金属組成物であつて、その場合第１及び
    第２ペーストを提供するよう各バインダーと配合された
    第１及び第２粉末状金属からそれぞれなり、第１ペース
    トが貫通孔に充填されそして熱処理されて第１金属の焼
    結多孔質体を形成し、そして第２ペーストが各貫通孔内
    の多孔質体の上に置かれそして熱処理されて溶融体を形
    成し、該溶融体が第１金属の多孔質体中にリフローして
    中実体を形成する金属組成物。 １７）第１ペーストがバインダーが揮散除去されそして
    タングステン粒子が焼結されるとき貫通孔の容積の約８
    ５％を充填する多孔質体を形成しそして第２ペーストの
    金属が多孔質体中にリフローされるとき貫通孔の容積の
    残りの約１５％を充填して各貫通孔内に中実体を形成す
    る特許請求の範囲第１４項記載の半導体材料から形成さ
    れた電子素子を取付けるためのセラミック材料製シート
    に設けられた貫通孔を充填するための複合金属。 １８）半導体材料がＧａＡｓでありそして複合金属が５
    ７×１０＾−＾７ｉｎ／ｉｎ／℃の熱膨張係数を有する
    特許請求の範囲第１２項記載の半導体材料から形成され
    た電子素子を取付けるためのセラミック材料製シートに
    設けられた貫通孔を充填するための複合金属。 １９）ハイブリッドマイクロ回路を作製するのに使用さ
    れる複数の金属充填貫通孔を有するセラミック基板を製
    造する方法であって、 焼成された状態のセラミック基板を用意する段階と、 該セラミック基板に所定横様の貫通孔を穿孔する段階と
    、 高融点金属粒子とバインダーから第１ペーストを形成す
    る段階と、 該第１ペーストを前記貫通孔の各々内に置く段階と、 該第１ペーストを焼結して前記各貫通孔内に高融点金属
    の多孔質体を形成する段階と、 低融点金属粒子とバインダーから第２ペーストを形成す
    る段階と、 各貫通孔内の高融点金属多孔質体上に前記第２ペースト
    を置く段階と、 前記第２ペーストを加熱して、該第２ペーストの金属粒
    子を溶融状態としそして高融点金属の多孔質体の孔中に
    浸透せしめて該貫通孔の各々を中実金属体で充填し、そ
    して 前記セラミック基板の上面及び下面をラッピングして前
    記貫通孔上の余剰の金属を除去する段階と を包含する複数の金属充填貫通孔を有するセラミック基
    板を製造する方法。 ２０）ハイブリッドマイクロ回路を作製するのに使用さ
    れる複数の金属充填貫通孔を有するセラミック基板を製
    造する方法であって、 焼成された状態のセラミック基板のシートを用意する段
    階と、 レーザの使用により該セラミック基板シートに所定横様
    の貫通孔を穿孔する段階と、 セラミック基板シートの貫通孔模様と同じ孔模様を有す
    るステンシルを用意する段階と、 前記ステンシルを前記セラミック基板シート上にステン
    シル孔模様をセラミック基板シート貫通孔模様と整合し
    て置く段階と、 高融点金属粒子とバインダーから第１ペーストを形成す
    る段階と、 該第１ペーストを前記ステンシルの孔を通して圧送する
    ことにより前記貫通孔内に該第１ペーストを置き、その
    場合各貫通孔の端に余剰の第１ペーストを残す段階と、 前記セラミック基板シートを炉内に置きそして還元性雰
    囲気において該前記第１ペースト高融点金属を焼結して
    、前記各貫通孔内に高融点金属の多孔質体を形成する段
    階と、 低融点金属粒子とバインダーから第２ペーストを形成す
    る段階と、 前記ステンシルを前記セラミック基板シート上にステン
    シル孔模様をセラミック基板シート貫通孔模様と整合し
    て再度置く段階と、 該ステンシルの孔において各貫通孔内の高融点金属多孔
    質体を覆って前記第２ペーストを置く段階と、 前記セラミック基板シートを還元性雰囲気を有するリフ
    ロー炉内に置きそして第２ペーストを加熱して、低融点
    金属粒子を溶融状態としそして高融点金属の多孔質体の
    孔中に浸透せしめて該貫通孔の各々を中実金属体で充填
    し、そして 前記セラミック基板シートの上面及び下面をラッピング
    して前記貫通孔上端及び下端における余剰の金属を除去
    する段階と を包含する複数の金属充填貫通孔を有するセラミック基
    板を製造する方法。
JP1285060A 1988-11-03 1989-11-02 金属充填貫通孔を備えるセラミック基板及びその製造方法並びにハイブリッドマイクロ回路及び貫通孔に使用する複合金属 Expired - Fee Related JPH07101724B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US266669 1988-11-03
US07/266,669 US4942076A (en) 1988-11-03 1988-11-03 Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same

Publications (2)

Publication Number Publication Date
JPH02216853A true JPH02216853A (ja) 1990-08-29
JPH07101724B2 JPH07101724B2 (ja) 1995-11-01

Family

ID=23015518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1285060A Expired - Fee Related JPH07101724B2 (ja) 1988-11-03 1989-11-02 金属充填貫通孔を備えるセラミック基板及びその製造方法並びにハイブリッドマイクロ回路及び貫通孔に使用する複合金属

Country Status (7)

Country Link
US (1) US4942076A (ja)
JP (1) JPH07101724B2 (ja)
CA (1) CA2001982C (ja)
DE (1) DE3936322C2 (ja)
FR (1) FR2644964B1 (ja)
GB (1) GB2226707B (ja)
IT (1) IT1236637B (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
DE3931634A1 (de) * 1989-09-22 1991-04-04 Telefunken Electronic Gmbh Halbleiterbauelement
US5624741A (en) * 1990-05-31 1997-04-29 E. I. Du Pont De Nemours And Company Interconnect structure having electrical conduction paths formable therein
FR2663159B1 (fr) * 1990-06-12 1997-01-24 Thomson Hybrides Systeme de conditionnement hermetique d'un module hybride.
EP0561914A1 (en) * 1990-11-19 1993-09-29 The Carborundum Company Microelectronics package
DE4103294C2 (de) * 1991-02-04 2000-12-28 Altan Akyuerek Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen
US5221860A (en) * 1991-02-19 1993-06-22 At&T Bell Laboratories High speed laser package
DE4130925A1 (de) * 1991-09-17 1993-03-18 Telefunken Systemtechnik Traeger fuer planare mikrowellenschaltungen
DE4201612C2 (de) * 1992-01-22 1996-07-18 Alf Harnisch Verfahren zur galvanischen Metall- und Legierungseinbringung in strukturierte Glas- oder Glaskeramikkörper und Verwendung des Verfahrens zur Herstellung von Metallverbunden
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
GB9219661D0 (en) * 1992-09-17 1992-10-28 Oxley Dev Company Limited Ceramic microwave packages
US6143421A (en) * 1992-09-17 2000-11-07 Coorstek, Inc. Electronic components incorporating ceramic-metal composites
US6338906B1 (en) 1992-09-17 2002-01-15 Coorstek, Inc. Metal-infiltrated ceramic seal
US5614043A (en) 1992-09-17 1997-03-25 Coors Ceramics Company Method for fabricating electronic components incorporating ceramic-metal composites
GB2290171B (en) 1994-06-03 1998-01-21 Plessey Semiconductors Ltd Inductor chip device
EP1083600B1 (en) * 1994-08-19 2007-02-14 Hitachi, Ltd. Multilayered circuit substrate
US5552232A (en) * 1994-12-21 1996-09-03 International Business Machines Corporation Aluminum nitride body having graded metallurgy
WO1996027282A1 (en) * 1995-03-02 1996-09-06 Circuit Components Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
JP3165779B2 (ja) * 1995-07-18 2001-05-14 株式会社トクヤマ サブマウント
US5930117A (en) * 1996-05-07 1999-07-27 Sheldahl, Inc. Heat sink structure comprising a microarray of thermal metal heat channels or vias in a polymeric or film layer
US6301122B1 (en) 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
US5739586A (en) * 1996-08-30 1998-04-14 Scientific-Atlanta, Inc. Heat sink assembly including a printed wiring board and a metal case
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
GB2325082A (en) * 1997-05-08 1998-11-11 Motorola Ltd Thermal via arrangement
KR100217032B1 (ko) * 1997-06-14 1999-09-01 박호군 구리 용침용 텅스텐 골격 구조 제조 방법 및 이를 이용한 텅스텐-구리 복합재료 제조 방법
KR100215547B1 (ko) * 1997-06-14 1999-08-16 박원훈 마이크로파 소자용 텅스텐-구리 밀폐 패키지용 용기 및 그의 제조 방법
US6037658A (en) * 1997-10-07 2000-03-14 International Business Machines Corporation Electronic package with heat transfer means
FR2771890B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
US20020017855A1 (en) * 1998-10-01 2002-02-14 Complete Substrate Solutions Limited Visual display
US6270601B1 (en) 1998-11-02 2001-08-07 Coorstek, Inc. Method for producing filled vias in electronic components
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
JP4201436B2 (ja) * 1999-07-14 2008-12-24 日東電工株式会社 多層配線基板の製造方法
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6646777B2 (en) 2002-02-27 2003-11-11 Jds Uniphase Corporation Optical isolator with improved mounting characteristics
US6773532B2 (en) * 2002-02-27 2004-08-10 Jds Uniphase Corporation Method for improving heat dissipation in optical transmitter
US6653557B2 (en) 2002-02-27 2003-11-25 Jds Uniphase Corporation Faraday cage and ceramic walls for shielding EMI
US6647039B2 (en) 2002-02-27 2003-11-11 Jds Uniphase Corporation Reconfigurable laser header
US6884522B2 (en) * 2002-04-17 2005-04-26 Ceramics Process Systems Corp. Metal matrix composite structure and method
US7141310B2 (en) * 2002-04-17 2006-11-28 Ceramics Process Systems Corporation Metal matrix composite structure and method
US7262477B2 (en) * 2002-04-30 2007-08-28 Kabushiki Kaisha Toshiba Semiconductor device
JP4455066B2 (ja) * 2004-01-08 2010-04-21 株式会社日立製作所 電気接点部材とその製法及びそれを用いた真空バルブ並びに真空遮断器
US7847301B2 (en) 2004-12-08 2010-12-07 Agilent Technologies, Inc. Electronic microcircuit having internal light enhancement
US7821129B2 (en) * 2004-12-08 2010-10-26 Agilent Technologies, Inc. Low cost hermetic ceramic microcircuit package
US7374811B2 (en) * 2005-04-05 2008-05-20 Sv Probe Pte Ltd. Probe pad structure in a ceramic space transformer
EP1897146A2 (en) * 2005-06-27 2008-03-12 Lamina Lighting, Inc. Light emitting diode package and method for making same
US7851342B2 (en) * 2007-03-30 2010-12-14 Intel Corporation In-situ formation of conductive filling material in through-silicon via
JP2011517365A (ja) 2008-01-30 2011-06-02 イノベント テクノロジーズ， エルエルシー ビアディスクの製造のための方法および装置
US7629264B2 (en) * 2008-04-09 2009-12-08 International Business Machines Corporation Structure and method for hybrid tungsten copper metal contact
US8350379B2 (en) * 2008-09-09 2013-01-08 Lsi Corporation Package with power and ground through via
US8362368B2 (en) * 2009-04-27 2013-01-29 Ultrasource, Inc. Method and apparatus for an improved filled via
US20150216051A1 (en) * 2011-12-21 2015-07-30 Lawrence Livermore National Security, Llc Method of fabricating electrical feedthroughs using extruded metal vias
CN104781928A (zh) 2013-01-07 2015-07-15 联合材料公司 陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法
KR101940981B1 (ko) 2014-05-05 2019-01-23 3디 글래스 솔루션즈 인코포레이티드 2d 및 3d 인덕터 안테나 및 변압기 제작 광 활성 기판
CN104064478B (zh) * 2014-06-24 2016-08-31 南京航空航天大学 一种铜/氮化铝陶瓷复合导热基板的制作方法
CN105489559B (zh) * 2015-11-30 2018-01-16 中国电子科技集团公司第五十五研究所 一种微波功率管用氮化铝基板及其制造方法
WO2017147511A1 (en) 2016-02-25 2017-08-31 3D Glass Solutions, Inc. 3d capacitor and capacitor array fabricating photoactive substrates
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
US10185191B2 (en) 2016-08-02 2019-01-22 Omnivision Technologies, Inc. Panel carrier and method for attaching a liquid-crystal-on-silicon panel thereto
EP3290399B1 (en) * 2016-08-29 2022-03-02 Infineon Technologies AG Method for producing a metal-ceramic substrate with a least one via
EP3616254B1 (en) 2017-04-28 2023-06-14 3D Glass Solutions, Inc. Rf circulator
CA3067812C (en) 2017-07-07 2023-03-14 3D Glass Solutions, Inc. 2d and 3d rf lumped element devices for rf system in a package photoactive glass substrates
US10854946B2 (en) 2017-12-15 2020-12-01 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
CA3082624C (en) 2018-01-04 2022-12-06 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency rf circuits
EP3643148A4 (en) 2018-04-10 2021-03-31 3D Glass Solutions, Inc. RF INTEGRATED POWER STATE CAPACITOR
WO2019231947A1 (en) 2018-05-29 2019-12-05 3D Glass Solutions, Inc. Low insertion loss rf transmission line
AU2019344542B2 (en) 2018-09-17 2022-02-24 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
WO2020139957A1 (en) * 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Planar substrate and metal interface for rf, microwave and mm wave systems
KR102393450B1 (ko) 2018-12-28 2022-05-04 3디 글래스 솔루션즈 인코포레이티드 광활성 유리 기판들에서 ｒｆ, 마이크로파, 및 ｍｍ 파 시스템들을 위한 이종 통합
JP7257707B2 (ja) 2018-12-28 2023-04-14 スリーディー グラス ソリューションズ，インク 環状コンデンサｒｆ、マイクロ波及びｍｍ波システム
JP7140435B2 (ja) 2019-04-05 2022-09-21 スリーディー グラス ソリューションズ，インク ガラスベースの空基板集積導波路デバイス
WO2020214788A1 (en) 2019-04-18 2020-10-22 3D Glass Solutions, Inc. High efficiency die dicing and release
DE102020201868A1 (de) * 2020-02-14 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einem wärmeleitfähigen gedruckten Metall-Inlay
CA3177603C (en) 2020-04-17 2024-01-09 3D Glass Solutions, Inc. Broadband induction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954247A (ja) * 1982-09-21 1984-03-29 Nec Corp 電子部品
JPS61182247A (ja) * 1985-02-08 1986-08-14 Nippon Telegr & Teleph Corp <Ntt> Ｉｃパツケ−ジ
JPS62174341U (ja) * 1986-04-25 1987-11-05
JPS6413755A (en) * 1987-01-20 1989-01-18 Toshiba Corp Semiconductor integrated circuit device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3045331A (en) * 1959-06-26 1962-07-24 Mallory & Co Inc P R Electrical contacts of high arc erosion resistance and method of making the same
US3628999A (en) * 1970-03-05 1971-12-21 Frederick W Schneble Jr Plated through hole printed circuit boards
GB1372901A (en) * 1971-12-02 1974-11-06 Ibm Electrical interconnection structure
GB1485569A (en) * 1974-09-10 1977-09-14 Siemens Ag Multi-layer wired substrates for multi-chip circuits
US4131516A (en) * 1977-07-21 1978-12-26 International Business Machines Corporation Method of making metal filled via holes in ceramic circuit boards
JPS5651846A (en) * 1979-10-04 1981-05-09 Fujitsu Ltd Ic package
JPS56134404A (en) * 1980-03-24 1981-10-21 Sony Corp Conductive material and method of prdoducing same
US4437109A (en) * 1980-11-07 1984-03-13 General Electric Company Silicon-on-sapphire body with conductive paths therethrough
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
JPS5946050A (ja) * 1982-09-09 1984-03-15 Narumi China Corp 半導体用セラミツクパツケ−ジ
GB2136210B (en) * 1983-02-14 1987-09-23 Raymond E Wiech Method of forming substrates
US4540604A (en) * 1983-08-25 1985-09-10 E. I. Du Pont De Nemours And Company Thick film conductor compositions
JPS60502282A (ja) * 1983-09-21 1985-12-26 アライド　コ−ポレイシヨン プリント回路基板の製造方法
US4519760A (en) * 1984-04-02 1985-05-28 Burroughs Corporation Machine for filling via holes in an integrated circuit package with conductive ink
US4521449A (en) * 1984-05-21 1985-06-04 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
US4732780A (en) * 1985-09-26 1988-03-22 General Electric Company Method of making hermetic feedthrough in ceramic substrate
GB8526397D0 (en) * 1985-10-25 1985-11-27 Oxley Dev Co Ltd Metallising paste
EP0235503B1 (en) * 1986-02-24 1992-04-01 Hewlett-Packard Company Hermetic high frequency surface mount microelectronic package
GB2188194A (en) * 1986-03-21 1987-09-23 Plessey Co Plc Carrier for high frequency integrated circuits
US4835039A (en) * 1986-11-26 1989-05-30 Ceramics Process Systems Corporation Tungsten paste for co-sintering with pure alumina and method for producing same
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US4788523A (en) * 1987-12-10 1988-11-29 United States Of America Viad chip resistor
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
US4925723A (en) * 1988-09-29 1990-05-15 Microwave Power, Inc. Microwave integrated circuit substrate including metal filled via holes and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954247A (ja) * 1982-09-21 1984-03-29 Nec Corp 電子部品
JPS61182247A (ja) * 1985-02-08 1986-08-14 Nippon Telegr & Teleph Corp <Ntt> Ｉｃパツケ−ジ
JPS62174341U (ja) * 1986-04-25 1987-11-05
JPS6413755A (en) * 1987-01-20 1989-01-18 Toshiba Corp Semiconductor integrated circuit device

Also Published As

Publication number Publication date
IT8922203A0 (it) 1989-10-31
FR2644964A1 (fr) 1990-09-28
FR2644964B1 (fr) 1994-03-25
IT8922203A1 (it) 1991-05-01
US4942076A (en) 1990-07-17
IT1236637B (it) 1993-03-25
GB2226707B (en) 1993-05-26
CA2001982A1 (en) 1990-05-03
GB8924235D0 (en) 1989-12-13
CA2001982C (en) 1995-02-07
JPH07101724B2 (ja) 1995-11-01
DE3936322C2 (de) 1997-04-30
GB2226707A (en) 1990-07-04
DE3936322A1 (de) 1990-05-10

Similar Documents

Publication Publication Date Title
JPH02216853A (ja) 金属充填貫通孔を備えるセラミック基板及びその製造方法並びにハイブリッドマイクロ回路及び貫通孔に使用する複合金属
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
US4925024A (en) Hermetic high frequency surface mount microelectronic package
US7268426B2 (en) High-frequency chip packages
US7358604B2 (en) Multichip circuit module and method for the production thereof
JP3235452B2 (ja) 高周波集積回路装置
US5043796A (en) Isolating multiple device mount with stress relief
US7036712B2 (en) Methods to couple integrated circuit packages to bonding pads having vias
US6828512B2 (en) Apparatus and methods for interconnecting components to via-in-pad interconnects
JPH0613726A (ja) セラミックス回路基板
EP0235503B1 (en) Hermetic high frequency surface mount microelectronic package
US6927346B2 (en) Surface mount technology to via-in-pad interconnections
KR100191485B1 (ko) 마이크로일렉트로닉 패키지
EP1443809A2 (en) Electronic circuit unit and method for manufacturing the same
JPH03154395A (ja) 回路基板およびその製造方法
JPH06163765A (ja) 窒化アルミヒートシンクおよびその製造方法
JP2768873B2 (ja) マイクロ波集積回路及びその製造方法
JPH0746007A (ja) 電力用基板および高周波用電力増幅器
JPH0639583A (ja) 半田ペースト及び回路基板
JPH05243725A (ja) セラミック基板と銅の直接接合法
JPH03283641A (ja) セラミックパッケージ
WO1984002612A1 (en) Microwave packages
JP3420362B2 (ja) 半導体装置の実装構造
JPH0653280A (ja) 半導体装置
JP2000022042A (ja) 高周波用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees