DE19826971C2 - Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen - Google Patents

Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen

Info

Publication number
DE19826971C2
DE19826971C2 DE19826971A DE19826971A DE19826971C2 DE 19826971 C2 DE19826971 C2 DE 19826971C2 DE 19826971 A DE19826971 A DE 19826971A DE 19826971 A DE19826971 A DE 19826971A DE 19826971 C2 DE19826971 C2 DE 19826971C2
Authority
DE
Germany
Prior art keywords
layer
system components
module
conductive material
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19826971A
Other languages
English (en)
Other versions
DE19826971A1 (de
Inventor
Reiner Goetzen
Dieter Herbst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HERBST, DIETER, DR.-ING., 59425 UNNA, DE
MICROTEC GESELLSCHAFT FUER MIKROTECHNOLOGIE MB, DE
Original Assignee
Reiner Goetzen
Dieter Herbst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Reiner Goetzen, Dieter Herbst filed Critical Reiner Goetzen
Priority to DE19826971A priority Critical patent/DE19826971C2/de
Publication of DE19826971A1 publication Critical patent/DE19826971A1/de
Application granted granted Critical
Publication of DE19826971C2 publication Critical patent/DE19826971C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

Die vorliegende Erfindung betrifft ein Verfahren zum mechani­ schen und elektrischen Verbinden von Systembauteilen wie inte­ grierten Schaltungen (ICs) miteinander oder integrierten Schal­ tungen und weiteren aktiven, passiven elektronischen sowie me­ chanischen Systembauteilen zur Herstellung eines ein komplexes elektronisches, elektrooptisches, elektroakustisches oder elek­ tromechanisches System enthaltenden Moduls durch schichtweise Verfestigung eines flüssigen, lichtaushärtbaren Kunststoffs, wobei während des schichtweisen Aufbaus des Moduls Ausnehmungen zur Aufnahme der Systembauteile sowie Verbindungskanäle zur Aufnahme der elektrisch leitenden Verbindungen zwischen den eingebetteten Systembauteilen generiert werden.
Derartige komplexe Systeme werden in der Regel durch Auflöten entsprechender Bauelemente auf Platinen hergestellt, die dann anschließend in ein separat hergestelltes Gehäuse eingebaut werden.
Dadurch, daß zur Anordnung der Bauelemente auf der Platine le­ diglich zwei Dimensionen zur Verfügung stehen, ist der Platzbe­ darf derartiger Systeme groß, was darüber hinaus den Nachteil aufweist, daß die elektrischen Verbindungen zwischen den Bau­ elementen entsprechend lang sind.
Weiterhin sind die freiliegenden elektrischen Anschlüsse und Leitungen bei mechanischer Beanspruchung störungs- und defekt­ anfällig.
Auch aus der WO 93/20993 A1 ist ein Verfahren bekannt, bei dem mittels Stereo-Lithographie im schichtweisen Aufbau dreidimen­ sionale Strukturen erstellt werden können. Ein Hinweis auf me­ chanisches und elektrisches Verbinden von Systembauteilen sind der Druckschrift jedoch nicht zu entnehmen.
Weiterhin ist aus der DE 197 25 464 A1 ein Verfahren zum Her­ stellen von Halbleiter-Stapelgehäusen für die Halbleiter-Chips bekannt, bei dem Drähte von den Chip-Anschlußfeldern zu Kanten­ teilen der Halbleiter-Chips geführt werden, wonach die Halblei­ ter-Chips nacheinander gestapelt und mittels eines Klebstoffs miteinander verbunden werden.
Darüber hinaus geht aus der US 4 525 921 ein Verfahren hervor, bei dem für gestapelte Halbleiter-Chips Leitungen und die Isolationsschichten intregral auf einem Waver gebildet werden und die Chips mittels eines Epoxid-Klebstoffes miteinander ver­ klebt werden. Auch empfiehlt diese Druckschrift zum Herstellen der Seitenflächenmetallisierung die Verwendung von Dünnschichttechniken und zieht für die Herstellung der Isolati­ onsschicht auch Polyimidpassivierungen und weitere Materialien und Verfahren in Erwägung. Beiden vorgenannten Druckschriften ist jedoch keine Anregung zur Verwendung stereolithographischer Methoden und insbesondere zum nacheinander zu erfolgenden Sta­ peln zu entnehmen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art so zu führen, daß die das System bildenden Bauelemente neben- und übereinander sicher gegenüber äußeren Einflüssen in einem auf stereolithographische Weise er­ folgenden Zusammenstellen entstehenden Kunststoffgehäuse einge­ bettet werden.
Diese Aufgabe löst das Verfahren des Patentanspruchs 1. Ein Verfahren gemäß dem Oberbegriff des Anspruchs 1 ist aus der DE 195 39 039 A1 bekannt.
Aus der DE 195 39 039 A1 ist bereits ein Verfahren bekannt, mit dem sich auf bestehende mikro-optische, elektronische Elemente und Schaltun­ gen weitere mechanische, optische und elektronische Elemente aufbauen lassen oder Gehäuse um sie herum gebaut werden können.
Derartige Schichtaufbauverfahren sind aus der Mikrotechnologie bekannt. So beschreibt die DE-PS 44 20 996 ein Verfahren, bei dem zwischen zwei einander parallelen Platten, von denen minde­ stens eine für elektromagnetische Wellen durchlässig ist, eine geringe Menge des flüssigen lichtaushärtenden Kunststoffs auf­ grund der Oberflächenspannung gehalten ist. Die Oberfläche der Kunststoffflüssigkeit unterhalb der für elektromagnetische Wel­ len durchlässigen Platte wird beispielsweise mittels Laser­ strahl durch die durchlässige Platte bestrahlt, wobei der La­ serstrahl nach Maßgabe eines in einem angeschlossenen Rechner gespeicherten 3-D-Schicht-Modells der zu generierenden Struktur über die Oberfläche geführt wird. Schicht für Schicht härtet das Laserlicht die Kunststoffflüssigkeit entsprechend dem 3-D- Schicht-Modell, wobei der Abstand der Platten jeweils um eine Schichtdicke vergrößert wird, so daß frisches Kunststoffmate­ rial allein aufgrund seiner Oberflächenspannung in den entste­ henden Zwischenraum zwischen der ausgehärteten Schicht und der Platte nachfließen kann. Auf diese Weise können Strukturen im Mikrometer-Bereich sehr exakt erzeugt werden.
Diese Technologie macht sich die Erfindung zunutze.
Es wird zunächst durch schichtweises Verfestigen des flüssigen, lichtaushärtbaren Kunststoffs ein Basismodul mit einer Ausneh­ mung zur Aufnahme eines ICs erzeugt. Danach wird der IC in die Ausnehmung eingelegt und durch weiteren schichtweisen Aufbau des Basismoduls gemäß dem obengenannten Verfahren wird die Aus­ nehmung verschlossen und der IC eingebettet. Dabei werden gleichzeitig Kanäle von den Anschlußflächen (Bondflächen) des IC zur Oberfläche des Basismoduls generiert. Diese Bondflächen können beliebig auf dem Chip angeordnet sein und haben eine Größe von etwa 20 µm × 20 µm. Bei den bisherigen Technologien befinden sich die Bondflächen fast immer am Rand des Chips. Die Größe dieser Bondflächen ist minimal 70 µm × 70 µm. Ersichtlich führt die Verwendung kleinerer Bondflächen zu einer Reduktion der gesamten Chipfläche. Außerdem läßt sich die Leiterbahnlänge dadurch reduzieren, daß die Bondflächen in unmittelbarer Nähe der ihnen zugeordneten Schaltungsteile angeordnet werden kön­ nen. Dies führt zu reduzierter kapazitiver Belastung der Schal­ tungen und zu verringertem Übersprechen.
In der weiteren Verfahrensführung wird nun die oberste Fläche des bisher generierten Basismoduls mit einem elektrisch leiten­ den Material beschichtet, beispielsweise gemäß Anspruch 3 durch Aufdampfen, wobei ebenfalls die Wandungen der zu den Bondflä­ chen führenden Kanäle beschichtet werden, so daß eine elek­ trisch leitende Verbindung zu den Bondflächen hergestellt wird.
Auf der leitenden Schicht werden sodann von den Kanalmündungen führende Leiterbahnmasken ebenfalls durch schichtweises Verfe­ stigen des flüssigen, lichtaushärtbaren Kunststoffs erzeugt, wonach durch Ätzen die Leiterbahnmasken vollständig und das sie umgebende leitende Material zumindest teilweise entfernt wer­ den. Das leitende Material in der Umgebung der Leiterbahnmasken kann vollständig entfernt werden, es ist jedoch auch denkbar, aus Gründen der Abschirmung einzelner Bauelemente Teilflächen der leitenden Schicht stehen zu lassen. Die Entfernung der Lei­ terbahnmasken und der leitenden Schicht geschieht vorteilhaf­ terweise gemäß Anspruch 2 durch Plasmaätzen.
Im weiteren Verlauf des Verfahrens wird das bisher vorhandene Basismodul weiter schichtweise aufgebaut, wobei wieder minde­ stens eine Ausnehmung für die Aufnahme einer oder mehrerer Kom­ ponenten geschaffen werden, und gleichzeitig die erforderlichen Bondkanäle generiert werden.
Nach Einlegen der entsprechenden Komponenten in die Ausnehmung bzw. Ausnehmungen wird das Modul weiter schichtweise aufgebaut, wodurch die Ausnehmungen verschlossen und die Komponenten ein­ gebettet werden. Hierbei werden wiederum entsprechende Bondkanäle generiert, die entweder die Verbindung zu einer ex­ ternen Stromversorgung bilden oder aber die Verbindung zu wei­ teren Bauteilen beim weiteren schichtweisen Aufbau des Moduls.
Die einzelnen Verfahrensschritte können dabei gemäß Ansprüch 5 so oft wiederholt werden, bis alle für das Modul notwendigen Bauelemente und deren elektrische Verbindungen nebeneinander sowie in mehreren Ebenen übereinander in der Kunststoffstruktur eingebettet sind.
Auf diese Weise ist es möglich, auf geringstem Raum komplette Systeme der eingangs genannten Art sicher zu verpacken, wobei dem Modul eine äußere Form gegeben werden kann, die der jewei­ ligen Anwendung angepaßt ist.
Beispielsweise kann mit dem erfindungsgemäßen Verfahren ein im Ohr zu tragendes Hörgerät hergestellt werden, dessen äußere Form dem Gehörgang angepaßt ist.
Eine weitere Möglichkeit besteht in dem Aufbau kleinstbauender Rechner.
Das erfindungsgemäße Verfahren ist naturgemäß nicht auf die beiden Anwendungsfälle beschränkt.
Das erfindungsgemäße Verfahren kann als Bindeglied zwischen den (Sub)µm-Strukturen in der IC-Technologie und den Strukturgrößen der Metallisierung der Leiterplatten (einige 10 µm) angesehen werden, wobei ganz auf Leiterplatten und übliche Gehäuse ver­ zichtet werden kann.
Die Erfindung wird im folgenden anhand von 10 Abbildungen, die die einzelnen Verfahrensschritte darstellen, erläutert.
Abb. 1 zeigt ein Basismodul 1 mit einer darin generierten Ausnehmung 2. In die Ausnehmung 2 wird - wie in Abb. 2 dargestellt - ein IC 3 eingelegt, der auf seiner Oberfläche mehrere Anschlußflächen (Bondflächen) 4 aufweist.
Abb. 3 zeigt den Verfahrensstand, wenn durch weiteren schichtweisen Aufbau des Basismoduls 1 die Ausnehmung 2 ver­ schlossen ist und der IC 3 eingebettet wurde. Beim schichtwei­ sen Aufbau des Basismoduls 1 werden von den Bondflächen 4 aus­ gehend sogenannte Bondkanäle als Verbindungskanäle 5 erzeugt.
Abb. 4 zeigt den Verfahrensschritt, bei dem auf die ober­ ste Fläche des Basismoduls 1 eine Aluminiumschicht 6 aufge­ dampft worden ist.
Abb. 5 zeigt den Verfahrensstand, bei dem auf der leiten­ den Schicht 6 durch weiteren schichtweisen Aufbau von den Mün­ dungen der Bondkanäle 5 ausgehende Leiterbahnmasken 7 generiert worden sind. Bei der Struktur gemäß Abb. 6 sind durch Plasmaätzen sowohl die Leiterbahnmasken 7 als auch die sie um­ gebende Aluminiumschicht 6 entfernt worden. Übrig bleiben die Leiterbahnen 8.
Durch weiteren schichtweisen Aufbau entsteht die in Abb. 7 dargestellte Struktur, in der wiederum - wie in Abb. 1 - Ausnehmungen 2 sowie von den Leiterbahnen 8 aufsteigende Bondkanäle 5 erzeugt worden sind.
Nach Einlegen der entsprechenden Systembauteile 3 in die Ausnehmungen 2 (Abb. 8) wird nun gemäß Abb. 9 das Ba­ sismodul 1 weiter schichtweise aufgebaut, wobei ebenfalls wie­ derum entsprechende Bondkanäle generiert werden.
Die so entstandene Oberfläche wird wiederum mit Aluminium be­ dampft, wobei wie beim Verfahrensschritt gemäß Abb. 4 auch die Wandungen der Bondkanäle mit der leitenden Schicht bedampft werden, so daß sich die elektrischen Verbindungen zwischen den Bauteilen ergeben.
Dann wird das erfindungsgemäße Verfahren analog den in den Abb. 5 und 6 dargestellten Verfahrensschritten fortge­ führt, und zwar so weit, bis das gewünschte Modul mit dem kom­ plexen System vollendet ist.

Claims (5)

1. Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen wie integrierten Schaltungen (ICs) mitein­ ander oder integrierten Schaltungen und weiteren aktiven, passiven elektronischen sowie mechanischen Einzelkomponenten zur Herstellung eines ein komplexes elektronisches, elektrooptisches, elektroakustisches oder elektromechani­ sches System enthaltenden Moduls durch schichtweise Verfe­ stigung eines flüssigen, lichtaushärtbaren Kunststoffs, wobei während des schichtweisen Aufbaus des Moduls Ausneh­ mungen zur Aufnahme der Systembauteile sowie Verbin­ dungskanäle zur Aufnahme der elektrisch leitenden Verbin­ dungen zwischen den eingebetteten Systembauteilen gene­ riert werden, gekennzeichnet durch folgende Verfahrensschritte:
  • 1. durch schichtweises Verfestigen eines flüssigen, lichtaushärtbaren Kunststoffs wird ein Basismodul (1) mit einer Ausnehmung (2) zur Aufnahme eines System­ bauteils (3) erzeugt,
  • 2. das Systembauteil (3) wird in die Ausnehmung (2) ein­ gelegt,
  • 3. durch weiteren schichtweisen Aufbau des Basismoduls (1) analog Schritt 1) wird die Ausnehmung (2) ver­ schlossen und das Systembauteil (3) eingebettet,
  • 4. hierbei werden Verbindungskanäle (5) von den An­ schlußflächen (Bondflächen) (4) des Systembauteils (3) zur Oberfläche des Basismoduls (1) generiert,
  • 5. die Oberfläche des Basismoduls (1) wird mit einem elektrisch leitenden Material (6) beschichtet, wobei ebenfalls die Wandungen der zu den Bondflächen (4) führenden Verbindungskanäle (5) beschichtet werden, so daß eine elektrisch leitende Verbindung zu den Bondflächen (4) hergestellt wird,
  • 6. auf der leitenden Schicht (6) werden von den Kanalmündungen führende Leiterbahnmasken (7) analog Schritt 1) generiert,
  • 7. durch Ätzen werden die Leiterbahnmasken (7) vollstän­ dig und das sie umgebende leitende Material zumindest teilweise entfernt,
  • 8. durch weiteren Aufbau des Basismoduls (1) analog Schritt 1) wird mindestens eine weitere Ausnehmung (2) für die Aufnahme einer oder mehrerer Systembau­ teile (3) geschaffen, wobei gleichzeitig die erfor­ derlichen Verbindungskanäle (5) generiert werden,
  • 9. die Systembauteile (3) werden in die Ausnehmungen (2) eingelegt,
  • 10. durch weiteren schichtweisen Aufbau analog Schritt 1) werden die Ausnehmungen (2) verschlossen und die Systembauteile (3) eingebettet, und es wird mit den Verfahrensschritten 4) bis 7) fortgefahren.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Entfernung der Leiterbahnmasken (7) und des sie umgebenden leitenden Materials (6) durch Plasmaätzen er­ folgt.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das elektrisch leitende Material aufgedampft wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zum Beschichten als elektrisch leitendes Material Alu­ minium verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Systemkomponenten (3) in mehr als zwei Ebenen überein­ ander im Modul eingebettet und elektrisch miteinander ver­ bunden werden.
DE19826971A 1998-06-18 1998-06-18 Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen Expired - Lifetime DE19826971C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19826971A DE19826971C2 (de) 1998-06-18 1998-06-18 Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19826971A DE19826971C2 (de) 1998-06-18 1998-06-18 Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen

Publications (2)

Publication Number Publication Date
DE19826971A1 DE19826971A1 (de) 2000-01-05
DE19826971C2 true DE19826971C2 (de) 2002-03-14

Family

ID=7871150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19826971A Expired - Lifetime DE19826971C2 (de) 1998-06-18 1998-06-18 Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen

Country Status (1)

Country Link
DE (1) DE19826971C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2059070A2 (de) 2007-11-09 2009-05-13 Siemens Medical Instruments Pte. Ltd. In-dem-Ohr Hörgerätgehäuse und dessen Herstellung
DE102009050325A1 (de) * 2009-10-22 2011-05-05 Amphenol-Tuchel Electronics Gmbh Kontaktiervorrichtung und Verfahren zur Herstellung einer Kontaktiervorrichtung
WO2020079110A2 (de) 2018-10-18 2020-04-23 Goetzen Reiner Verfahren zur herstellung von modulen

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2323504C2 (ru) * 2003-01-17 2008-04-27 Микротек Гезелльшафт Фюр Микротехнологи Мбх Способ изготовления микросистем
CN101911249A (zh) * 2008-01-22 2010-12-08 罗利诗公司 大面积纳米图案化方法和设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
DE9012638U1 (de) * 1990-09-04 1990-11-08 Siemens Ag, 8000 Muenchen, De
US5018051A (en) * 1988-03-31 1991-05-21 Kabushiki Kaisha Toshiba IC card having circuit modules for mounting electronic components
WO1993020993A1 (en) * 1992-04-15 1993-10-28 Soane Technologies, Inc. Rapid prototype three-dimensional stereolithography
DE4420996A1 (de) * 1994-06-16 1996-01-11 Reiner Dipl Ing Goetzen Herstellung von mikromechanischen und mikrooptischen Bauelementen sowie komplexer Mikrosysteme
DE4444789A1 (de) * 1994-12-15 1996-06-27 Ods Gmbh & Co Kg Verfahren zum Herstellen von Chipkarten, Chipkarte und Vorrichtung zum Durchführen des Verfahrens
DE19539039A1 (de) * 1994-06-16 1997-04-24 Reiner Dipl Ing Goetzen Herstellung von mikromechanischen und mirkooptischen Bauelementen sowie komplexer Mikrosysteme
DE19725464A1 (de) * 1996-06-17 1997-12-18 Lg Semicon Co Ltd Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung
DE19642488A1 (de) * 1996-10-15 1998-04-16 Bernd Klose Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
WO1999019900A2 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US5018051A (en) * 1988-03-31 1991-05-21 Kabushiki Kaisha Toshiba IC card having circuit modules for mounting electronic components
DE9012638U1 (de) * 1990-09-04 1990-11-08 Siemens Ag, 8000 Muenchen, De
WO1993020993A1 (en) * 1992-04-15 1993-10-28 Soane Technologies, Inc. Rapid prototype three-dimensional stereolithography
DE4420996A1 (de) * 1994-06-16 1996-01-11 Reiner Dipl Ing Goetzen Herstellung von mikromechanischen und mikrooptischen Bauelementen sowie komplexer Mikrosysteme
DE19539039A1 (de) * 1994-06-16 1997-04-24 Reiner Dipl Ing Goetzen Herstellung von mikromechanischen und mirkooptischen Bauelementen sowie komplexer Mikrosysteme
DE4444789A1 (de) * 1994-12-15 1996-06-27 Ods Gmbh & Co Kg Verfahren zum Herstellen von Chipkarten, Chipkarte und Vorrichtung zum Durchführen des Verfahrens
DE19725464A1 (de) * 1996-06-17 1997-12-18 Lg Semicon Co Ltd Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung
DE19642488A1 (de) * 1996-10-15 1998-04-16 Bernd Klose Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
WO1999019900A2 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2059070A2 (de) 2007-11-09 2009-05-13 Siemens Medical Instruments Pte. Ltd. In-dem-Ohr Hörgerätgehäuse und dessen Herstellung
DE102007053540A1 (de) 2007-11-09 2009-06-10 Siemens Medical Instruments Pte. Ltd. In-dem-Ohr Hörgerätgehäuse und dessen Herstellung
DE102009050325A1 (de) * 2009-10-22 2011-05-05 Amphenol-Tuchel Electronics Gmbh Kontaktiervorrichtung und Verfahren zur Herstellung einer Kontaktiervorrichtung
DE102009050325B4 (de) * 2009-10-22 2014-03-20 Amphenol-Tuchel Electronics Gmbh Kontaktiervorrichtung und Verfahren zur Herstellung einer Kontaktiervorrichtung, Band mit Kontaktiervorrichtungen sowie SIM-Block
WO2020079110A2 (de) 2018-10-18 2020-04-23 Goetzen Reiner Verfahren zur herstellung von modulen

Also Published As

Publication number Publication date
DE19826971A1 (de) 2000-01-05

Similar Documents

Publication Publication Date Title
DE19954941C2 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
DE102004001829A1 (de) Halbleitervorrichtung
DE19853703A1 (de) Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102014110301A1 (de) Elektronisches Verpackungsmodul und sein Herstellungsverfahren
WO2003103042A2 (de) Elektronisches bauteil mit äusseren flächenkontakten und verfahren zu seiner herstellung
DE19826971C2 (de) Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
DE3939647A1 (de) Traegersubstrat und verfahren zur herstellung des traegersubstrates
DE19642488A1 (de) Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
EP0600052B1 (de) Verfahren zur herstellung von nachträglich konditionierbaren kontaktstellen an schaltungsträgern und schaltungsträger mit solchen kontaktstellen
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
EP1522095A2 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE10147375B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
WO2003105222A1 (de) Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul
WO2000057474A1 (de) Multi-chip-modul
DE102016217452A1 (de) Verfahren zur Herstellung eines Schaltungsträgers und einer elektrischen Schaltung
DE10227059A1 (de) Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/58

8125 Change of the main classification

Ipc: H01L 21/50

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HERBST, DIETER, DR.-ING., 59425 UNNA, DE

Owner name: MICROTEC GESELLSCHAFT FUER MIKROTECHNOLOGIE MB, DE

8381 Inventor (new situation)

Inventor name: HERBST, DIETER, DR.-ING., 47239 DUISBURG, DE

Inventor name: GOETZEN, REINER, DIPL.-ING., 47239 DUISBURG, DE

8320 Willingness to grant licences declared (paragraph 23)
R082 Change of representative

Representative=s name: ROETHER, PETER, DIPL.-PHYS., DE

R071 Expiry of right