DE102006008332A1 - Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit - Google Patents
Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit Download PDFInfo
- Publication number
- DE102006008332A1 DE102006008332A1 DE102006008332A DE102006008332A DE102006008332A1 DE 102006008332 A1 DE102006008332 A1 DE 102006008332A1 DE 102006008332 A DE102006008332 A DE 102006008332A DE 102006008332 A DE102006008332 A DE 102006008332A DE 102006008332 A1 DE102006008332 A1 DE 102006008332A1
- Authority
- DE
- Germany
- Prior art keywords
- encapsulation
- functional
- layer
- conductor track
- track structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 67
- 238000005538 encapsulation Methods 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 239000007788 liquid Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims 1
- 238000010276 construction Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 46
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 238000005266 casting Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000002482 conductive additive Substances 0.000 description 1
- 239000004035 construction material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011440 grout Substances 0.000 description 1
- 239000012943 hotmelt Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Laminated Bodies (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung einer funktionellen Baueinheit sowie eine funktionelle Baueinheit. DOLLAR A Das erfindungsgemäße Verfahren sieht vor, dass durch schichtweises, teilweise partielles, Auftragen von zumindest eines ersten Materials und eines zweiten Materials, wobei erstes Material und zweites Material unterschiedliche Eigenschaften aufweisen, aus dem ersten Material eine Verkapselung und aus dem zweiten Material eine Leiterbahnstruktur erzeugt werden, wobei während des Auftragens der Materialien eine oder mehrere funktionelle Einheiten in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur kontaktiert werden. DOLLAR A Das erfindungsgemäße Verfahren erlaubt einen schonenden Aufbau einer Baueinheit mit einem hohen Grad an Gestaltungsfreiheit.
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung einer funktionellen Baueinheit, sowie eine funktionelle Baueinheit.
- Es sind funktionelle Baueinheiten bekannt, welche eine Verkapselung, eine Leiterbahnstruktur und eine in der Verkapselung eingebettete funktionelle Einheit, welche mit der Leiterbahnstruktur kontaktiert ist, aufweisen. Eine solche funktionelle Baueinheit wäre typischerweise eine elektronische Komponente, beispielsweise ein Chip, welche mit einer Gussmasse verkapselt ist, und einen oder mehreren Leitern, die den Chip elektronisch kontaktieren. Derartige Baueinheiten werden auch als "Packages" bezeichnet.
- Bekannte Verfahren zur Herstellung derartiger funktioneller Baueinheiten sehen vor, dass zunächst die funktionelle Einheit mit einer Leiterbahnstruktur versehen wird, wozu beispielsweise die funktionelle Einheit und die Leiterbahnstruktur gemeinsam auf ein festes Substrat angeordnet werden. In einem weiteren Schritt wird dieses Bauteil mit einer Gießmasse eingegossen, wodurch funktionelle Einheit und Leiterbahnstruktur verkapselt werden.
- Nachteil des Gießverfahrens ist, dass das einzugießende Bauteil aufgrund des Einspritzdruckes und der Temperatur der Gießmasse thermisch und mechanisch stark belastet wird. Des Weiteren ist die Anordnung der funktionellen Einheit und die Anordnung der Leiterbahnstruktur innerhalb der Verkapselung dadurch, dass diese vor dem Eingießen festgelegt werden muss oder nach dem Eingießen nachträglich eingebracht werden muss, begrenzt.
- Aufgabe der vorliegenden Erfindung ist somit, ein Verfahren zur Herstellung einer funktionellen Baueinheit zu schaffen, bei der die in der funktionellen Baueinheit enthaltenen funktionellen Einheiten nur gering mechanisch und thermisch belastet werden, und eine nahezu beliebige Anordnung von funktionellen Einheiten und Leiterbahnstruktur innerhalb der Verkapselung möglich ist. Des Weiteren ist Aufgabe der Erfindung, eine funktionelle Baueinheit mit genannten Eigenschaften zu schaffen.
- Die Erfindung löst diese Aufgabe durch ein Verfahren zur Herstellung einer funktionellen Baueinheit und durch eine funktionelle Baueinheit nach den unabhängigen Ansprüchen.
- Dadurch, dass durch schichtweises, teilweise partielles Auftragen von zumindest eines ersten Materials und eines zweiten Materials, wobei erstes Material und zweites Material unterschiedliche Eigenschaften aufweisen, aus dem ersten Material eine Verkapselung und aus dem zweiten Material eine Leiterbahnstruktur erzeugt werden, wobei während des Auftragens der Materialien eine oder mehrere funktionelle Einheiten in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur kontaktiert werden, wird zum einen die funktionelle Einheit oder die funktionellen Einheiten beim Aufbau der funktionellen Baueinheit, wenn überhaupt, thermisch und mechanisch nur gering belastet, so dass auch empfindliche funktionelle Einheiten Bestandteil einer funktionellen Baueinheit sein können. Zum anderen ist aufgrund des Aufbaus von Verkapselung und Leiterbahnstruktur in Schichten ein nahezu beliebiger Aufbau der Leiterbahnstruktur, sowie eine beliebige Anordnung der funktionellen Einheit bzw. der funktionellen Einheiten möglich. Das erfindungsgemäße Verfahren erlaubt dadurch eine hohe Freiheit in der Gestaltung der funktionellen Baueinheiten.
- Die funktionellen Einheiten können elektronischer Natur, beispielsweise Chips, insbesondere ungehäuste Chips, mechanischer Natur, beispielsweise Schalter oder lead frames, optischer Natur, beispielsweise Linsensysteme, optische Dehnmessstreifen, insbesondere Faser-Bragg-Gitter oder auch Kombinationen sein. Grundsätzlich kann es sich bei der funktionellen Einheit um einen Einsatz beliebiger Art handeln.
- Die Leiterbahnstruktur kann dementsprechend auf das Leiten von Strom, Wärme oder Licht ausgelegt sein. Auch Kombinationen verschiedener Leitertypen sind möglich.
- Vorzugsweise werden die Materialien zur Herstellung der Schichtstruktur derart aufgetragen, dass jeweils eine Schicht vollständig abgeschlossen wird, bevor die nächste Schicht aufgetragen wird. Insbesondere wird jede Schicht derart aufgetragen, dass die Oberfläche der (gesamten) Schicht eben ist.
- Grundsätzlich ist es auch möglich, örtlich begrenzt zunächst mehrere Lagen des einen Materials aufzubauen, und erst danach durch Auftragen der anderen Materialien die entstandenen Aussparungen nachträglich zu vervollständigen. Des Weiteren ist es grundsätzlich auch möglich, Schichten mit unterschiedlicher Schichtdicke aufzutragen.
- Diese Art der Auftragung ist, aber relativ aufwendig oder erfordert aufwendige Vorrichtungen, weswegen konstante Schichtdicken und Vervollständigen der jeweiligen Schicht erfindungsgemäß bevorzugt ist.
- Gerechtfertigt sein könnten genannte Alternativen aber beispielsweise aufgrund der Eigenschaften der aufzutragenden Materialien, der Anordnung der funktionellen Einheiten sowie der Leiterbahnstruktur, sowie auch die durch räumliche Formgebung der funktionellen Baueinheit sind.
- Verkapselung und Leiterbahnstruktur sind Bestandteile der Schichtstruktur. Des Weiteren können auch weitere Materialien schichtweise aufgetragen werden und somit ebenfalls Bestandteil der Schichtstruktur sein. Insbesondere können weitere Leiterbahnstrukturen oder weitere Verkapselungen aus Materialien mit anderen Eigenschaften aufgebaut werden.
- Die Erfindung betrifft Verfahren zum generativen Aufbau dreidimensionaler Strukturen mit mindestens einer eingebetteten Komponente und mindestens zwei verschiedenen Materialien unterschiedlicher Eigenschaften.
- Die Gegenstände, die auf diese Art und Weise entstehen, können funktionelle Komponenten (z.B.: elektronische Bauelemente, optische Komponenten, Substratmaterialien, Metalllagen) enthalten, die im Laufe des Aufbauprozesses integriert werden. Auf diese Weise können funktionelle Prototypen erstellt werden oder Rapid Manufacturing von Produkten betrieben werden. Die Erfindung schließt neuartige Packagingkonzepte mittels dieser Verfahrensidee in Bezug auf das Elektronik Packaging (Verkapselung von sensiblen elektronischen Elementen) von ungehäusten Chips mit ein.
- Aktuelle generative Fertigungsverfahren aus dem Bereich der Rapid-Prototyping Technologien ermöglichen die Herstellung von Mustern, Prototypen und Werkstücken – gemäß der vorher in einem CAD-Programm erstellten STL-Daten aus formlosem Material ohne den Einsatz von speziellen Werkzeugen.
- Hochwertige Modelle für z.B. detailgetreue Urformen können so kosteneffektiv und binnen kürzester Zeit für Folgeprozesse, wie z.B. Vakuumverguss bereitgestellt werden.
- Bislang werden generative Fertigungsverfahren herangezogen um nicht-funktionelle Bauteile zu produzieren, die dann lediglich als Anschauungsmuster oder Urmodelle für weiterführende Rapid Prototypingverfahren wie z.B. das Vakuumvergußverfahren genutzt werden.
- Während des Aufbauprozesses wurde bisher weder der Prozess zum Einbetten etwaiger Komponenten unterbrochen noch Kavitäten zur Einlegung dieser vorgesehen. Die Anlagen generativer Fertigungsverfahren werden für Bauaufträge ausgelegt, bei denen keine Notwendigkeit besteht den Druckprozess zu unterbrechen, um ein Ergänzen mit eine oben näher beschriebenen Komponente zu ermöglichen.
- Zudem wurde bisher lediglich mit einer sehr eingeschränkten Materialpalette an Baumaterial gearbeitet, so dass beispielsweise das später näher beschriebene nach außen führen der Kontakte nicht möglich ist.
- Weiterhin können unterschiedliche Materialien nicht innerhalb einer x-y-Ebene parallel verarbeitet werden, sondern höchstens in Schichten übereinander. Für den angedachten Verfahrensablauf wäre dies jedoch von Nöten. Die beiden Verfahrensschritte Einbettung funktionsfähiger Komponenten und gleichzeitige Aufbringung von Materialien unterschiedlicher Eigenschaften wurden sowohl allein als auch in Kombination noch nicht praktiziert.
- Da die Eigenschaften der aus den in generativen Fertigungsverfahren verwendeten Materialien gefertigten Bauteile es lediglich erlauben dieses in einem sehr schmalen Einsatzbereich (Muster, Anschauungsmodell, Gehäuse,...) zu verwenden, beinhaltet die Erfindungsidee die Anwendung von Materialien die den schmalen Einsatzbereich erweitern, da Materialien zum Einsatz kommen, die Funktionen, wie die Leitung des elektrischen Stromes oder die Abfuhr von Wärme bewerkstelligen, beispielsweise elektrisch- und wärmeleitfähige Materialien.
- Mit der Erfindungsidee ist es möglich funktionelle Prototypen zu erstellen, die funktionsfähige eingebettete Komponenten enthalten und wobei mindestens zwei insbesondere druckfähige Materialien mit unterschiedlichen Eigenschaften insbesondere innerhalb einer x-y-Ebene verarbeitet werden können. Durch das Auftragen unterschiedlicher Materialien in einer horizontalen Ebene eines 3-dimensionalen Modells in Kombination mit funktionsfähigen eingebetteten Komponenten kann eine völlig neue Generation von Prototypen aufgebaut werden.
- Damit z.B. die elektrischen Signale eingebetteter elektronischer Komponenten, oder die entstehende Verlustwärme von eingebetteten Leistungshalbleitern nach außen geleitet werden können, müssen entweder zweckdienliche Einlegeteile verwendet werden oder funktionelle Schichten erzeugt werden. Diese Schichten übernehmen bestimmte Aufgaben. Elektrisch- und wärmeleitfähige Materialien, die generativ verarbeitbar sind würden an dieser Stelle zum Einsatz kommen. Die Erzeugung funktionaler, dreidimensionaler Schichten, bzw. Leiterbahnstrukturen kann dann gleichzeitig mit dem Aufbau des gesamten Gegenstandes. Beispielsweise kann so der Druck eines Gehäuses inklusive des elektronischen Innenlebens, der Kontakte und Anschlüssen erfolgen. Relativ einfach ließe sich der Aufbau eines beschriebenen funktionellen Prototypen manuell mittels Rakeltechnik und angepassten Schablonen realisieren.
- Somit ist es möglich komplexere Objekte beispielsweise in einem Druckvorgang, zu fertigen, die funktionsfähige Komponenten beinhalten, bzw. den Gegenstand zum Ausführen von Funktionen befähigen.
- Dadurch ist es möglich, Produkte zu fertigen, die ü ber das Stadium eines Anschauungsmusters hinaus auch als funktionale Gegenstände eingesetzt werden können und direkt zur Anwendung kommen können. Ein Rapid Manufacturing mittels der neuen Verfahrensidee ist möglich.
- Das Verfahren könnte im Bereich des Electronic Packaging für eine neuartige Verkapselungstechnologie genutzt werden, die die Vorteile herkömmlicher Verkapselungstechnologien vereint. Herkömmliche Verkapselungsmethoden wie Transfermolding, Flüssigverkapselung, Hotmelt, Vakuumverguss oder Spritzguss arbeiten entweder mit hohen Einspritzdrücken und hohen Temperaturen, die sensible elektronische Komponenten schädigen können oder die Form des späteren Packages muss mittels individuell konstruierter Werkzeuge bereitgestellt werden.
- Ein generativer Aufbau von Verkapselungsmaterial bringt zum einen den enormen Vorteil, dass feine elektronische Strukturen minimalen mechanischen und thermischen Belastungen unterworfen wird. Zum anderen können ohne Werkzeug jedwede Packageformen bereitgestellt werden, was immense Kostenvorteile und Zeitersparnisse birgt.
- In Bezug auf das bereits angesprochene Packaging elektronischer ungehäuster Chips ist der Einsatz elektrisch- und wärmeleitfähiger, generativ verarbeitbarer Materialien in der Erfindungsidee inbegriffen. Auf diese Art und Weise lassen sich beispielsweise schichtweise dreidimensionale Strukturen (z.B. Leiterbahnstrukturen) während des Aufbaus des Gegenstandes erzeugen, welche dann die elektrischen Signale bzw. die Wärme aus dem Inneren des Packages nach Außen leiten. Die Prozessschritte die zum Aufbau des Prototypen notwendig sind laufen dabei vorzugsweise innerhalb einer horizontalen Schicht parallel ab.
- Weiterhin ist es denkbar mehrere Materialien mit unterschiedlichen mechanischen Eigenschaften insbesondere gleichzeitig aufzubringen, um beispielsweise flexiblere Verkapselungen, beispielsweise um eine sensible elektronische Komponente herum, zu erzeugen, und beispielsweise die innere Verkapselung simultan mit einer härteren äußeren Verkapselung vor Umwelteinflüssen (Feuchtigkeit, Temperatur, EMV-Abschirmung) zu schützen.
- Denkbare Anwendungsbeispiele wären:
- – Packaging ungehäuster Chips
- – Einbettung von Leiterplatten und Metallagen
- – vialose Leiterplatten mit innen liegenden Verdrahtungen
- - Gehäuse und Schaltungsträger ohne Montageschritte.
- Vorteilhafte Weiterbildungen der Erfindung werden in abhängigen Ansprüchen beschrieben.
- Eine vorteilhafte Weiterbildung der Erfindung sieht vor, dass erstes und zweites Material in flüssigem Zustand aufgetragen und nach Auftrag ausgehärtet werden, wobei erstes und zweites Material aushärtbar sind.
- Das flüssige Auftragen erlaubt die Formung der Schichten. Des Weiteren kann durch das flüssige Auftragen der Schichten auch die Verbindung mit der jeweiligen unteren Schicht hergestellt werden, so dass ein fester Verbund entsteht. Klebstoffe, sowie auch kraftschlüssige Befestigungsmittel, wie beispielswei se Klammern, zur Fixierung der Schichtstruktur können auf diese Weise entfallen.
- Durch Aushärtung werden die Materialien verfestigt, so dass die nächste Schicht aufgetragen werden kann. Je nach Wahl des aushärtbaren Materials kann die Aushärtung beispielsweise durch elektromagnetische Strahlen, wie UV-Licht, oder Wärme erfolgen.
- Vorzugsweise werden als Materialien zum Auftragen, insbesondere als erstes und zweites Material für Verkapselung und Leiterbahnstruktur, Materialien mit einem Bestandteil eines aushärtbaren Polymers verwendet.
- Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Aushärtung schichtweise, vorzugsweise jeweils nach einem Auftrag eines einzelnen Materials, erfolgt.
- Das Auftragen mehrerer Schichten ohne Aushärtung könnte die Folge haben, dass die Konturen der aufgetragenen Schichten verschwimmen. Durch eine schichtweise Aushärtung, vorzugsweise jeweils nach einem Auftrag eines einzelnen Materials, bleibt die Kontur erhalten.
- Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass eine funktionelle Einheit von der Schichtstruktur formschlüssig eingebettet wird.
- Hierdurch wird ohne weitere Mittel die mechanische Stabilität der funktionellen Einheit hergestellt. Vorzugsweise wird die funktionelle Einheit allseitig in die Schichtstruktur eingebettet, so dass ein allseitiger Schutz der funktionellen Einheit vorliegt.
- Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Leiterbahnstruktur an die Außenfläche der Baueinheit geführt wird.
- Dadurch, dass die Leiterbahnstruktur an die Außenfläche der Baueinheit geführt ist, kann die funktionelle Einheit von außen kontaktiert werden.
- Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Schichten derart aufgebaut werden, dass die funktionelle Baueinheit eine Quaderform besitzt.
- Eine Quaderform der Baueinheit ist vorteilhaft, wenn die Baueinheit als ein Bestandteil eines komplexeren Systems verwendet werden soll, beispielsweise als Modul eines modularen Systems. Durch eine Quaderform ist das Stapeln bzw. Aneinanderreihen mehrerer Baueinheiten in vorteilhafter Weise möglich, da zum einen eine raumsparende Anordnung möglich ist, zum anderen die ebenen Flächen der Baueinheiten als Stützflächen für andere Baueinheiten verwendet werden können.
- Des Weiteren schafft die Erfindung eine funktionelle Baueinheit mit einer Verkapselung, einer Leiterbahnstruktur und einer oder mehreren in der Verkapselung eingebetteten funktionellen Einheiten, die mit der Leiterbahnstruktur kontaktiert sind, wobei die Verkapselung und die Leiterbahnstruktur als Bestandteil einer Schichtstruktur in einer Vielzahl übereinander liegender Schichten aufgebaut sind.
- Eine derartige funktionelle Baueinheit lässt sich insbesondere mit dem erfindungsgemäßen Verfahren her stellen. Dementsprechend kann die erfindungsgemäße funktionelle Baueinheit auch die im Rahmen des Verfahrens beschriebenen Ausgestaltungen und vorteilhaften Weiterbildungen aufweisen.
- Die Erfindung wird nun anhand eines Ausführungsbeispiels, welche durch zwei Figuren dargestellt wird, näher erläutert. Dabei zeigt
-
1 eine Ausführungsform einer erfindungsgemäßen funktionellen Baueinheit in einer Schrägansicht, und -
2 eine Querschnittsansicht der in1 gezeigten funktionellen Baueinheit. -
1 zeigt eine Ausführungsform einer erfindungsgemäßen funktionellen Baueinheit1 .2 zeigt einen Schnitt der in1 gezeigten Baueinheit. - Die Baueinheit
1 weist eine Verkapselung2 , eine Leiterbahnstruktur3 und eine in der Verkapselung2 eingebettete funktionelle Einheit4 , die mit der Leiterbahnstruktur3 kontaktiert ist, auf. - Des Weiteren weist die Baueinheit
1 eine die Verkapselung2 vollständig umschließende Außenhülle5 auf. - Die funktionelle Einheit
4 ist formschlüssig und vollständig von der Leiterbahnstruktur3 und der Verkapselung2 umschlossen. Die Leiterbahnstruktur3 ist an die Außenfläche6 der Baueinheit geführt, wodurch die Kontaktierung der funktionellen Einheit4 möglich ist. - Die Baueinheit
1 besitzt die Form eines Quaders. - Die Verkapselung
2 , die Leiterbahnstruktur3 und die Außenhülle5 sind als Schichtstruktur bestehend aus einer Vielzahl übereinander liegender Schichten aufgebaut. In diesem Ausführungsbeispiel weisen die Schichten eine in der XY-Ebene planparallele Form mit einer einheitlichen Schichtdicke auf. Die Schichten liegen in der Z-Achse übereinander. Sie sind miteinander fest verbunden, in diesem Falle aufgrund zumindest bereichsweise miteinander verschmolzener Oberflächen benachbarter Schichten. - Je nach Lage ist eine einzelne Schicht in mehrere Bereiche unterteilt, wobei diese Bereiche der Außenhülle
5 , der Verkapselung2 , oder der Leiterbahnstruktur3 zugeordnet sind. - In diesem Ausführungsbeispiel ist die funktionelle Einheit
4 ein Chip. Die Leiterbahnstruktur3 besteht aus einem Polymer mit einem elektrisch leitfähigen Zusatz, wodurch zum einen der elektrische Kontakt zur funktionellen Baueinheit4 hergestellt ist, und wodurch Wärme abgeführt werden kann. Verkapselung2 und Außenhülle5 bestehen ebenfalls aus Polymeren. Alle verwendeten Polymeren sind aushärtbare Polymere. - Die erfindungsgemäße Baueinheit
1 kann mit dem erfindungsgemäßen Verfahren hergestellt werden. - Durch schichtweises, teilweise partielles, Auftragen von einem ersten Material, einem zweiten Material und einem dritten Material, wobei die Materialien unterschiedliche Eigenschaften aufweisen, wird aus dem ersten Material eine Verkapselung
2 , aus dem zweiten Material eine Leiterbahnstruktur3 und aus dem dritten Material eine Außenhülle5 erzeugt. - Während des Auftragens der Materialen wird die funktionelle Einheit
4 in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur3 kontaktiert. - Erstes, zweites und drittes Material werden im flüssigen Zustand aufgetragen und nach Auftrag ausgehärtet.
- Die Aushärtung erfolgt schichtweise, jeweils nach einem Auftrag eines einzelnen Materials.
- In diesem Ausführungsbeispiel wurden als Materialien zum Auftragen durch UV-Licht aushärtbare Materialien verwendet. Dementsprechend wurden nach jedem Auftrag die Materialien mit UV-Licht ausgehärtet.
- Der schichtweise und partielle Auftrag der einzelnen Materialien lässt sich beispielsweise mittels Rakeltechnik und angepassten Schablonen realisieren. Die funktionellen Einheiten oder auch weitere Einlegeteile können dabei manuell oder auch unter Zuhilfenahme entsprechend präziser Positioniergeräte (z.B. Fineplacer von Finetec) platziert werden.
Claims (13)
- Verfahren zur Herstellung einer funktionellen Baueinheit (
1 ), dadurch gekennzeichnet, dass durch schichtweises, teilweise partielles, Auftragen von zumindest eines ersten Materials und eines zweiten Materials, wobei erstes Material und zweites Material unterschiedliche Eigenschaften aufweisen, aus dem ersten Material eine Verkapselung (2 ) und aus dem zweiten Material eine Leiterbahnstruktur (3 ) erzeugt werden, wobei während des Auftragens der Materialien eine oder mehrere funktionelle Einheiten (4 ) in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur (3 ) kontaktiert werden. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass erstes und zweites Material im flüssigen Zustand aufgetragen und nach Auftrag ausgehärtet werden, wobei erstes und zweites Material aushärtbar sind.
- Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Aushärtung schichtweise, vorzugsweise jeweils nach einem Auftrag eines einzelnen Materials, erfolgt.
- Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine funktionelle Einheit (
4 ) von der Schichtstruktur formschlüssig eingebettet wird. - Verfahren nach einem der vorhergehenden Ansprüche, dass die Leiterbahnstruktur (
3 ) an die Außenfläche (6 ) der Baueinheit (1 ) geführt wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichten derart aufgebaut werden, dass die funktionelle Baueinheit (
1 ) eine Quaderform besitzt. - Funktionelle Baueinheit mit einer Verkapselung, (
2 ) einer Leiterbahnstruktur (3 ) und einer oder mehreren in der Verkapselung (2 ) eingebetteten funktionellen Einheiten (4 ), die mit der Leiterbahnstruktur (3 ) kontaktiert sind, dadurch gekennzeichnet, dass die Verkapselung (2 ) und die Leiterbahnstruktur (3 ) als Bestandteil einer Schichtstruktur in einer Vielzahl übereinander liegender Schichten aufgebaut sind. - Baueinheit nach Anspruch 7, dadurch gekennzeichnet, dass eine funktionelle Einheit formschlüssig in der Schichtstruktur, vorzugsweise in der Verkapselung (
2 ), eingebettet ist. - Baueinheit nach einem der Ansprüche 7 bis 8, dadurch gekennzeichnet, dass die Leiterbahnstruktur (
3 ) an die Außenfläche (6 ) der Baueinheit geführt ist. - Baueinheit nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass Verkapselung (
2 ) und Leiterbahnstruktur (3 ) aus Materialien mit einem Bestandteil eines aushärtbaren Polymers bestehen. - Baueinheit nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die Baueinheit (
1 ) eine die Verkapselung (2 ) umschließende Außenhülle (5 ) aufweist. - Baueinheit nach Anspruch 11, dadurch gekennzeichnet, dass die Außenhülle (
5 ) entsprechend der Verkapselung (2 ) und der Leiterbahnstruktur (3 ) schichtweise aufgebaut ist. - Baueinheit nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass die Baueinheit (
1 ) eine Quaderform aufweist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006008332A DE102006008332B4 (de) | 2005-07-11 | 2006-02-20 | Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit |
PCT/EP2006/006612 WO2007006483A1 (de) | 2005-07-11 | 2006-06-30 | Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit |
US11/916,923 US8481864B2 (en) | 2005-07-11 | 2006-06-30 | Method for the production of a functional constructional unit, and functional constructional unit |
EP06762464A EP1902468A1 (de) | 2005-07-11 | 2006-06-30 | Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005032270.0 | 2005-07-11 | ||
DE102005032270 | 2005-07-11 | ||
DE102006008332A DE102006008332B4 (de) | 2005-07-11 | 2006-02-20 | Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006008332A1 true DE102006008332A1 (de) | 2007-01-25 |
DE102006008332B4 DE102006008332B4 (de) | 2009-06-04 |
Family
ID=36942489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006008332A Expired - Fee Related DE102006008332B4 (de) | 2005-07-11 | 2006-02-20 | Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit |
Country Status (4)
Country | Link |
---|---|
US (1) | US8481864B2 (de) |
EP (1) | EP1902468A1 (de) |
DE (1) | DE102006008332B4 (de) |
WO (1) | WO2007006483A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019161833A1 (de) | 2018-02-23 | 2019-08-29 | Technische Universität Chemnitz | Verfahren zum kontaktieren und paketieren eines halbleiterchips |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016209127A1 (de) | 2016-05-25 | 2017-11-30 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Erzeugen eines Formkörpers |
DE102020206664A1 (de) | 2020-05-28 | 2021-12-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Verfahren zur Herstellung eines Bauteils |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5141680A (en) * | 1988-04-18 | 1992-08-25 | 3D Systems, Inc. | Thermal stereolighography |
DE4309524C2 (de) * | 1993-03-24 | 1998-05-20 | Eos Electro Optical Syst | Verfahren zum Herstellen eines dreidimensionalen Objekts |
US5397857A (en) * | 1993-07-15 | 1995-03-14 | Dual Systems | PCMCIA standard memory card frame |
DE4420996C2 (de) * | 1994-06-16 | 1998-04-09 | Reiner Dipl Ing Goetzen | Verfahren und Vorrichtung zur Herstellung von mikromechanischen und mikrooptischen Bauelementen |
DE19539039C2 (de) * | 1994-06-16 | 1999-11-11 | Reiner Goetzen | Vorrichtung zur Herstellung von mikromechanischen und mikrooptischen Bauelementen sowie komplexen Mikrosystemen |
DE4436695C1 (de) * | 1994-10-13 | 1995-12-21 | Eos Electro Optical Syst | Verfahren zum Herstellen eines dreidimensionalen Objektes |
US6160714A (en) | 1997-12-31 | 2000-12-12 | Elpac (Usa), Inc. | Molded electronic package and method of preparation |
DE19854036A1 (de) | 1998-11-13 | 2000-05-18 | Helmuth Klatt | Verfahren und Vorrichtung zum Aufbringen von pastösen Medien auf einen Träger |
JP3980801B2 (ja) * | 1999-09-16 | 2007-09-26 | 株式会社東芝 | 三次元構造体およびその製造方法 |
DE19964099B4 (de) * | 1999-12-31 | 2006-04-06 | Götzen, Reiner, Dipl.-Ing. | Verfahren zur Herstellung dreidimensional angeordneter Leit- und Verbindungsstrukturen für Volumen- und Energieströme |
US6468891B2 (en) * | 2000-02-24 | 2002-10-22 | Micron Technology, Inc. | Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods |
JP2003115664A (ja) | 2001-10-05 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 電圧変換モジュール |
JP4228677B2 (ja) * | 2002-12-06 | 2009-02-25 | パナソニック株式会社 | 回路基板 |
WO2004070835A1 (de) * | 2003-01-17 | 2004-08-19 | Goetzen Reiner | Verfahren zur herstellung von mikrosystemen |
DE10340129B4 (de) | 2003-08-28 | 2006-07-13 | Infineon Technologies Ag | Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben |
CN100413070C (zh) * | 2004-01-30 | 2008-08-20 | 松下电器产业株式会社 | 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法 |
-
2006
- 2006-02-20 DE DE102006008332A patent/DE102006008332B4/de not_active Expired - Fee Related
- 2006-06-30 WO PCT/EP2006/006612 patent/WO2007006483A1/de active Application Filing
- 2006-06-30 EP EP06762464A patent/EP1902468A1/de not_active Ceased
- 2006-06-30 US US11/916,923 patent/US8481864B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019161833A1 (de) | 2018-02-23 | 2019-08-29 | Technische Universität Chemnitz | Verfahren zum kontaktieren und paketieren eines halbleiterchips |
DE102018104144B4 (de) | 2018-02-23 | 2022-12-15 | Technische Universität Chemnitz | Verfahren zum Kontaktieren und Paketieren eines Halbleiterchips |
US11749638B2 (en) | 2018-02-23 | 2023-09-05 | Technische Universität Chemnitz | Method for contacting and packetising a semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
WO2007006483A1 (de) | 2007-01-18 |
EP1902468A1 (de) | 2008-03-26 |
DE102006008332B4 (de) | 2009-06-04 |
US8481864B2 (en) | 2013-07-09 |
US20080196928A1 (en) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2286644B1 (de) | Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte | |
DE102015102884A1 (de) | Verfahren zum Packen eines Halbleiterchips unter Verwendung eines 3D-Druckprozesses sowie Halbleiterpaket mit abgewinkelten Oberflächen | |
EP3231261B1 (de) | Leiterplatte mit einem asymmetrischen schichtenaufbau | |
DE102017123307A1 (de) | Komponententräger mit zumindest einem Teil ausgebildet als dreidimensional gedruckte Struktur | |
EP3231262B1 (de) | Semiflexible leiterplatte mit eingebetteter komponente | |
DE102015217134A1 (de) | Elektronische Ausrüstungseinheit und Herstellungsformbaugruppe hiervon | |
AT10029U1 (de) | Verfahren zum herstellen einer starr-flexiblen leiterplatte sowie starr-flexible leiterplatte | |
DE102015007791A1 (de) | Herstellung von Kühlkörpern für elektrische oder elektronische Bauteile | |
WO2012140156A1 (de) | In einem kunststoffkörper eingebettetes funktionselement und verfahren zur elektrischen kontaktierung eines in einem kunststoffkörper eingebetteten funktionselements | |
DE102006008332B4 (de) | Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit | |
DE102007044754A1 (de) | Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe | |
DE102012013920A1 (de) | Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu | |
EP2378846A1 (de) | Dekorative Produktoberfläche mit Leiterplattenfunktion | |
EP2982226B1 (de) | Verfahren zum herstellen eines leiterplattenelements | |
DE102014206565A1 (de) | Verfahren zum Herstellen einer dreidimensionalen Schaltungsanordnung und Schaltungsanordnung | |
DE102014111439A1 (de) | Elektronikmodul und Verfahren zu dessen Herstellung | |
DE102015219830B3 (de) | Verfahren zum Herstellen einer Kontaktanordnung und Kontaktanordnung | |
DE102013201417A1 (de) | Verfahren zur Herstellung eines MID-Bauteils, MID-Bauteil | |
DE19826971C2 (de) | Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen | |
DE102012209033A1 (de) | Elektronikmodul sowie Verfahren zur Herstellung eines solchen Elektronikmoduls, sowie elektronisches Steuergerät mit einem solchen Elektronikmodul | |
EP3799539B1 (de) | Schaltungsträger, package und verfahren zu ihrer herstellung | |
DE102017108437B4 (de) | Elektrische Schaltungsstruktur und Verfahren zu deren Herstellung | |
DE102021206077A1 (de) | Gehäuseteil für eine elektromechanische Baugruppe | |
DE102006025553B4 (de) | Verfahren zum Herstellen einer elektronischen Baueinheit | |
DE102017202000A1 (de) | Verfahren und Vorrichtung zum Einbetten mindestens eines elektronischen Bauelements in einen Träger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |