EP1902468A1 - Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit - Google Patents

Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit

Info

Publication number
EP1902468A1
EP1902468A1 EP06762464A EP06762464A EP1902468A1 EP 1902468 A1 EP1902468 A1 EP 1902468A1 EP 06762464 A EP06762464 A EP 06762464A EP 06762464 A EP06762464 A EP 06762464A EP 1902468 A1 EP1902468 A1 EP 1902468A1
Authority
EP
European Patent Office
Prior art keywords
encapsulation
functional
conductor track
materials
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP06762464A
Other languages
English (en)
French (fr)
Inventor
Kathrin BADSTÜBNER
Frank Ansorge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of EP1902468A1 publication Critical patent/EP1902468A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Definitions

  • the invention relates to a method for producing a functional structural unit, as well as a functional structural unit.
  • Functional structural units which have an encapsulation, a printed conductor structure and a functional unit embedded in the encapsulation, which is contacted with the printed conductor structure.
  • a functional assembly would typically be an electronic component, such as a die encapsulated with a molding compound, and one or more conductors that electronically contact the die.
  • Such units are also referred to as "packages”.
  • Known methods for producing such functional Oneller units provide that first the functional unit is provided with a conductor track structure, for which purpose, for example, the functional unit and the conductor track structure are arranged together on a solid substrate. In a further step, this component is cast with a casting compound, whereby the functional unit and conductor track structure are encapsulated.
  • the disadvantage of the casting process is that the component to be infiltrated is subject to high thermal and mechanical stress due to the injection pressure and the temperature of the casting compound. Furthermore, the arrangement of the functional unit and the arrangement of the conductor track structure within the encapsulation is limited by the fact that it must be determined prior to pouring or must be subsequently introduced after pouring.
  • Units and trace structure within the encapsulation is possible. Furthermore, it is an object of the invention to provide a functional structural unit with said properties.
  • the invention solves this problem by a method for producing a functional unit and by a functional unit according to the independent claims.
  • the functional units may be of an electronic nature, for example chips, in particular unhoused chips, of a mechanical nature, for example switches or lead frames of an optical nature, for example lens systems, optical strain gauges, in particular fiber Bragg gratings or else combinations.
  • the functional unit can be an insert of any type.
  • the printed conductor structure can accordingly be designed to conduct electricity, heat or light. Also combinations of different conductor types are possible.
  • the materials for producing the layer structure are applied in such a way that in each case one layer is completely completed before the next layer is applied. In particular, each layer is applied such that the surface of the (entire) layer is flat.
  • Encapsulation and interconnect structure are components of the layer structure. Furthermore, other materials can be applied in layers and thus also be part of the layer structure. In particular, further printed conductor structures or further encapsulations can be constructed of materials having different properties.
  • the invention relates to methods for generative Construction of three-dimensional structures with at least one embedded component and at least two different materials of different properties.
  • the articles formed in this manner may include functional components (eg, electronic components, optical components, substrate materials, metal layers) that will be integrated during the build process.
  • functional components eg, electronic components, optical components, substrate materials, metal layers
  • the invention includes novel packaging concepts by means of this process idea with respect to the electronics packaging (encapsulation of sensitive electronic elements) of uncaused chips.
  • the idea of the invention includes the use of materials which expand the narrow field of application because materials are used which perform functions such as the conduction of the electric current or the dissipation of heat, for example electrically and heat-conductive materials.
  • materials which expand the narrow field of application because materials are used which perform functions such as the conduction of the electric current or the dissipation of heat, for example electrically and heat-conductive materials.
  • it is possible to create functional prototypes which contain functional embedded components and wherein at least two in particular printable materials with different properties, in particular within an xy plane, can be processed. By applying different materials in a horizontal plane of a 3-dimensional model in combination with functional embedded components, a whole new generation of prototypes can be built.
  • the process could be used in the field of electronic packaging for a novel encapsulation technology that combines the advantages of conventional encapsulation technologies.
  • Conventional encapsulation methods such as transfer molding, liquid encapsulation, hotmelt, vacuum casting or injection molding operate either with high injection pressures and high temperatures, which can damage sensitive electronic components, or the form of the later package must be provided by means of individually designed tools.
  • a generative structure of encapsulation material has the enormous advantage that fine electronic structures are subjected to minimal mechanical and thermal stresses.
  • any form of package can be provided without tools, which entails immense cost advantages and time savings.
  • the use of electrically and thermally conductive, generatively processable materials is included in the inventive idea.
  • three-dimensional structures eg printed conductor structures
  • the process steps that are necessary for the construction of the prototype preferably run parallel within a horizontal layer.
  • first and second material are applied in the liquid state and cured after application, wherein the first and second materials are curable.
  • the liquid application allows the formation of the layers. Furthermore, the liquid application of the layers can also produce the compound with the respective lower layer, so that a solid bond is formed. Adhesives, as well non-positive fastening means, such as brackets, for fixing the layer structure can be omitted in this way.
  • Curing solidifies the materials so that the next layer can be applied.
  • Curing can be done for example by electromagnetic radiation, such as UV light, or heat.
  • materials for application in particular as first and second material for encapsulation and interconnect structure, materials with a constituent of a curable polymer are used.
  • a further advantageous development of the invention provides that the hardening takes place in layers, preferably in each case after application of a single material.
  • a further advantageous development of the invention provides that a functional unit is embedded in a form-fitting manner by the layer structure.
  • the mechanical stability of the functional unit is produced without further means.
  • the functional unit is embedded on all sides in the layer structure, so that an overall side protection of the functional unit is present.
  • a further advantageous embodiment of the invention provides that the conductor track structure is guided to the outer surface of the assembly.
  • the functional unit can be contacted from the outside.
  • a further advantageous embodiment of the invention provides that the layers are constructed such that the functional unit has a cuboid shape.
  • a cuboid shape of the assembly is advantageous when the assembly is to be used as part of a more complex system, for example as a module of a modular system.
  • a parallelepiped shape stacking or juxtaposing several units is possible in an advantageous manner, since on the one hand a space-saving arrangement is possible, on the other hand, the flat surfaces of the units can be used as support surfaces for other units NEN.
  • the invention provides a functional structural unit with an encapsulation, a printed conductor structure and one or more functional units embedded in the encapsulation, which are contacted with the printed conductor structure, wherein the encapsulation and the printed conductor structure are constructed as part of a layer structure in a plurality of superimposed layers ,
  • Such a functional unit can be in particular with the method according to the invention. Accordingly, the functional structural unit according to the invention can also have the embodiments described in the context of the method and advantageous further developments.
  • FIG. 1 shows an embodiment of a functional structural unit according to the invention in an oblique view
  • FIG. 2 is a cross-sectional view of the functional assembly shown in FIG. 1.
  • FIG. 2 is a cross-sectional view of the functional assembly shown in FIG. 1.
  • FIG. 1 shows an embodiment of a functional structural unit 1 according to the invention.
  • FIG. 2 shows a section of the structural unit shown in FIG.
  • the structural unit 1 has an encapsulation 2, a printed conductor structure 3 and a functional unit 4 embedded in the encapsulation 2, which is in contact with the printed conductor structure 3.
  • the assembly 1 has an encapsulation 2 completely enclosing outer shell 5.
  • the functional unit 4 is positively and completely enclosed by the conductor track structure 3 and the encapsulation 2.
  • the conductor track structure 3 is guided on the outer surface 6 of the assembly, whereby the contacting of the functional unit 4 is possible.
  • the unit 1 has the shape of a cuboid.
  • the encapsulation 2, the conductor track structure 3 and the outer shell 5 are constructed as a layer structure consisting of a plurality of superimposed layers.
  • the layers have a plane-parallel shape in the XY plane with a uniform layer thickness.
  • the layers are superimposed in the Z-axis. They are firmly connected to one another, in this case due to at least partially fused surfaces of adjacent layers.
  • a single layer is subdivided into a plurality of regions, wherein these regions are assigned to the outer shell 5, the encapsulation 2, or the conductor track structure 3.
  • the functional unit 4 is a chip.
  • the conductor track structure 3 consists of a polymer with an electrically conductive additive, whereby on the one hand the electrical contact to the functional unit 4 is made, and whereby heat can be dissipated.
  • Encapsulation 2 and outer shell 5 are also made of polymers. All polymers used are curable polymers.
  • the structural unit 1 according to the invention can be produced by the process according to the invention.
  • the functional unit 4 is embedded in the layer structure and contacted with the conductor track structure 3.
  • First, second and third materials are applied in the liquid state and cured after application.
  • Curing takes place layer by layer, each time after a single material has been applied.
  • the materials for applying UV-curable materials were used. Accordingly, after each application, the materials were cured with UV light.
  • the layered and partial application of the individual materials can be realized, for example, using doctor blade technology and adapted stencils.
  • the functional units or else further inserts can be placed manually or with the aid of correspondingly precise positioning devices (for example, finetec finishers).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer funktionellen Baueinheit, sowie eine funktionelle Baueinheit. Das erfindungsgemäße Verfahren sieht vor, dass durch schichtweises, teilweise partielles, Auftragen von zumindest eines ersten Materials und eines zweiten Materials, wobei erstes Material und zweites Material unterschiedliche Eigenschaften aufweisen, aus dem ersten Material eine Verkapselung und aus dem zweiten Material eine Leiterbahnstruktur erzeugt werden, wobei während des Auftragens der Materialien eine oder mehrere funktionelle Einheiten in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur kontaktiert werden. Das erfindungsgemäße Verfahren erlaubt einen schonenden Aufbau einer Baueinheit mit einem hohen Grad an Gestaltungsfreiheit.

Description

Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit
Die Erfindung betrifft ein Verfahren zur Herstellung einer funktionellen Baueinheit, sowie eine funktionelle Baueinheit.
Es sind funktionelle Baueinheiten bekannt, welche ei- ne Verkapselung, eine Leiterbahnstruktur und eine in der Verkapselung eingebettete funktionelle Einheit, welche mit der Leiterbahnstruktur kontaktiert ist, aufweisen. Eine solche funktionelle Baueinheit wäre typischerweise eine elektronische Komponente, bei- spielsweise ein Chip, welche mit einer Gussmasse verkapselt ist, und einen oder mehreren Leitern, die den Chip elektronisch kontaktieren. Derartige Baueinheiten werden auch als "Packages" bezeichnet.
Bekannte Verfahren zur Herstellung derartiger funkti- oneller Baueinheiten sehen vor, dass zunächst die funktionelle Einheit mit einer Leiterbahnstruktur versehen wird, wozu beispielsweise die funktionelle Einheit und die Leiterbahnstruktur gemeinsam auf ein festes Substrat angeordnet werden. In einem weiteren Schritt wird dieses Bauteil mit einer Gießmasse eingegossen, wodurch funktionelle Einheit und Leiterbahnstruktur verkapselt werden.
Nachteil des Gießverfahrens ist, dass das einzugießende Bauteil aufgrund des Einspritzdruckes und der Temperatur der Gießmasse thermisch und mechanisch stark belastet wird. Des Weiteren ist die Anordnung der funktionellen Einheit und die Anordnung der Lei- terbahnstruktur innerhalb der Verkapselung dadurch, dass diese vor dem Eingießen festgelegt werden muss oder nach dem Eingießen nachträglich eingebracht werden muss, begrenzt.
Aufgabe der vorliegenden Erfindung ist somit, ein
Verfahren zur Herstellung einer funktionellen Baueinheit zu schaffen, bei der die in der funktionellen Baueinheit enthaltenen funktionellen Einheiten nur gering mechanisch und thermisch belastet werden, und eine nahezu beliebige Anordnung von funktionellen
Einheiten und Leiterbahnstruktur innerhalb der Verkapselung möglich ist. Des Weiteren ist Aufgabe der Erfindung, eine funktionelle Baueinheit mit genannten Eigenschaften zu schaffen.
Die Erfindung löst diese Aufgabe durch ein Verfahren zur Herstellung einer funktionellen Baueinheit und durch eine funktionelle Baueinheit nach den unabhängigen Ansprüchen.
Dadurch, dass durch schichtweises, teilweise partiel- les Auftragen von zumindest eines ersten Materials und eines zweiten Materials, wobei erstes Material und zweites Material unterschiedliche Eigenschaften aufweisen, aus dem ersten Material eine Verkapselung und aus dem zweiten Material eine Leiterbahnstruktur erzeugt werden, wobei während des Auftragens der Materialien eine oder mehrere funktionelle Einheiten in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur kontaktiert werden, wird zum einen die funktionelle Einheit oder die funktionellen Einheiten beim Aufbau der funktionellen Baueinheit, wenn überhaupt, thermisch und mechanisch nur gering belastet, so dass auch empfindliche funktionelle Einheiten Bestandteil einer funktionellen Baueinheit sein können. Zum anderen ist aufgrund des Aufbaus von Verkapselung und Leiterbahnstruktur in Schichten ein nahezu beliebiger Aufbau der Leiterbahnstruktur, sowie eine beliebige Anordnung der funktionellen Einheit bzw. der funktionellen Einheiten möglich. Das erfindungsgemäße Verfahren erlaubt dadurch eine hohe Freiheit in der Gestaltung der funktionellen Baueinheiten.
Die funktionellen Einheiten können elektronischer Natur, beispielsweise Chips, insbesondere ungehäuste Chips, mechanischer Natur, beispielsweise Schalter oder lead frames, optischer Natur, beispielsweise Linsensysteme, optische Dehnmessstreifen, insbesondere Faser-Bragg-Gitter oder auch Kombinationen sein. Grundsätzlich kann es sich bei der funktionellen Ein- heit um einen Einsatz beliebiger Art handeln.
Die Leiterbahnstruktur kann dementsprechend auf das Leiten von Strom, Wärme oder Licht ausgelegt sein. Auch Kombinationen verschiedener Leitertypen sind möglich. Vorzugsweise werden die Materialien zur Herstellung der Schichtstruktur derart aufgetragen, dass jeweils eine Schicht vollständig abgeschlossen wird, bevor die nächste Schicht aufgetragen wird. Insbesondere wird jede Schicht derart aufgetragen, dass die Oberfläche der (gesamten) Schicht eben ist.
Grundsätzlich ist es auch möglich, örtlich begrenzt zunächst mehrere Lagen des einen Materials aufzubau- en, und erst danach durch Auftragen der anderen Materialien die entstandenen Aussparungen nachträglich zu vervollständigen. Des Weiteren ist es grundsätzlich auch möglich, Schichten mit unterschiedlicher Schichtdicke aufzutragen.
Diese Art der Auftragung ist aber relativ aufwendig oder erfordert aufwendige Vorrichtungen, weswegen konstante Schichtdicken und Vervollständigen der jeweiligen Schicht erfindungsgemäß bevorzugt ist.
Gerechtfertigt sein könnten genannte Alternativen a- ber beispielsweise aufgrund der Eigenschaften der aufzutragenden Materialien, der Anordnung der funktionellen Einheiten sowie der Leiterbahnstruktur, sowie auch die durch räumliche Formgebung der funktionellen Baueinheit sind.
Verkapselung und Leiterbahnstruktur sind Bestandteile der Schichtstruktur. Des Weiteren können auch weitere Materialien schichtweise aufgetragen werden und somit ebenfalls Bestandteil der Schichtstruktur sein. Insbesondere können weitere Leiterbahnstrukturen oder weitere Verkapselungen aus Materialien mit anderen Eigenschaften aufgebaut werden.
Die Erfindung betrifft Verfahren zum generativen Auf- bau dreidimensionaler Strukturen mit mindestens einer eingebetteten Komponente und mindestens zwei verschiedenen Materialien unterschiedlicher Eigenschaften.
Die Gegenstande, die auf diese Art und Weise entstehen, können funktionelle Komponenten (z. B.: elektronische Bauelemente, optische Komponenten, Substratmaterialien, Metalllagen) enthalten, die im Laufe des Aufbauprozesses integriert werden. Auf diese Weise können funktionelle Prototypen erstellt werden oder Rapid Manufacturing von Produkten betrieben werden. Die Erfindung schließt neuartige Packagingkonzepte mittels dieser Verfahrensidee in Bezug auf das Elekt- ronik Packaging (Verkapselung von sensiblen elektronischen Elementen) von ungehausten Chips mit ein.
Aktuelle generative Fertigungsverfahren aus dem Bereich der Rapid-Prototyping Technologien ermöglichen die Herstellung von Mustern, Prototypen und Werkstucken - gemäß der vorher in einem CAD-Programm erstellten STL-Daten aus formlosem Material ohne den Einsatz von speziellen Werkzeugen.
Hochwertige Modelle für z.B. detailgetreue Urformen können so kosteneffektiv und binnen kürzester Zeit für Folgeprozesse, wie z.B. Vakuumverguss bereitgestellt werden.
Bislang werden generative Fertigungsverfahren herangezogen um nicht-funktionelle Bauteile zu produzieren, die dann lediglich als Anschauungsmuster oder Urmodelle für weiterfuhrende Rapid Prototypingverfah- ren wie z.B. das Vakuumvergußverfahren genutzt wer- den. Während des Aufbauprozesses wurde bisher weder der Prozess zum Einbetten etwaiger Komponenten unterbrochen noch Kavitäten zur Einlegung dieser vorgesehen. Die Anlagen generativer Fertigungsverfahren werden für Bauaufträge ausgelegt, bei denen keine Notwendigkeit besteht den Druckprozess zu unterbrechen, um ein Ergänzen mit eine oben näher beschriebenen Komponente zu ermöglichen.
Zudem wurde bisher lediglich mit einer sehr eingeschränkten Materialpalette an Baumaterial gearbeitet, so dass beispielsweise das später näher beschriebene nach außen führen der Kontakte nicht möglich ist.
Weiterhin können unterschiedliche Materialien nicht innerhalb einer x-y-Ebene parallel verarbeitet werden, sondern höchstens in Schichten übereinander. Für den angedachten Verfahrensablauf wäre dies jedoch von Nöten. Die beiden Verfahrensschritte Einbettung funk- tionsfähiger Komponenten und gleichzeitige Aufbringung von Materialien unterschiedlicher Eigenschaften wurden sowohl allein als auch in Kombination noch nicht praktiziert.
Da die Eigenschaften der aus den in generativen Fertigungsverfahren verwendeten Materialien gefertigten Bauteile es lediglich erlauben dieses in einem sehr schmalen Einsatzbereich (Muster, Anschauungsmodell, Gehäuse, ... ) zu verwenden, beinhaltet die Erfin- dungsidee die Anwendung von Materialien die den schmalen Einsatzbereich erweitern, da Materialien zum Einsatz kommen, die Funktionen, wie die Leitung des elektrischen Stromes oder die Abfuhr von Wärme bewerkstelligen, beispielsweise elektrisch- und wärme- leitfähige Materialien. Mit der Erfindungsidee ist es möglich funktionelle Prototypen zu erstellen, die funktionsfähige eingebettete Komponenten enthalten und wobei mindestens zwei insbesondere druckfähige Materialien mit unter- schiedlichen Eigenschaften insbesondere innerhalb einer x-y-Ebene verarbeitet werden können. Durch das Auftragen unterschiedlicher Materialien in einer horizontalen Ebene eines 3-dimensionalen Modells in Kombination mit funktionsfähigen eingebetteten Kompo- nenten kann eine völlig neue Generation von Prototypen aufgebaut werden.
Damit z.B. die elektrischen Signale eingebetteter e- lektronischer Komponenten, oder die entstehende Ver- lustwärme von eingebetteten Leistungshalbleitern nach außen geleitet werden können, müssen entweder zweckdienliche Einlegeteile verwendet werden oder funktionelle Schichten erzeugt werden. Diese Schichten übernehmen bestimmte Aufgaben. Elektrisch- und wärmeleit- fähige Materialien, die generativ verarbeitbar sind würden an dieser Stelle zum Einsatz kommen. Die Erzeugung funktionaler, dreidimensionaler Schichten, bzw. Leiterbahnstrukturen kann dann gleichzeitig mit dem Aufbau des gesamten Gegenstandes. Beispielsweise kann so der Druck eines Gehäuses inklusive des elektronischen Innenlebens, der Kontakte und Anschlüssen erfolgen. Relativ einfach ließe sich der Aufbau eines beschriebenen funktionellen Prototypen manuell mittels Rakeltechnik und angepassten Schablonen reali- sieren.
Somit ist es möglich komplexere Objekte beispielsweise in einem Druckvorgang, zu fertigen, die funktionsfähige Komponenten beinhalten, bzw. den Gegenstand zum Ausführen von Funktionen befähigen. Dadurch ist es möglich, Produkte zu fertigen, die ü- ber das Stadium eines Anschauungsmusters hinaus auch als funktionale Gegenstände eingesetzt werden können und direkt zur Anwendung kommen können. Ein Rapid Ma- nufacturing mittels der neuen Verfahrensidee ist möglich.
Das Verfahren könnte im Bereich des Electronic Packa- ging für eine neuartige Verkapselungstechnologie ge- nutzt werden, die die Vorteile herkömmlicher Verkap- selungstechnologien vereint. Herkömmliche Verkapse- lungsmethoden wie Transfermolding, Flüssigverkapselung, Hotmelt, Vakuumverguss oder Spritzguss arbeiten entweder mit hohen Einspritzdrücken und hohen Tempe- raturen, die sensible elektronische Komponenten schädigen können oder die Form des späteren Packages muss mittels individuell konstruierter Werkzeuge bereitgestellt werden.
Ein generativer Aufbau von Verkapselungsmaterial bringt zum einen den enormen Vorteil, dass feine e- lektronische Strukturen minimalen mechanischen und thermischen Belastungen unterworfen wird. Zum anderen können ohne Werkzeug jedwede Packageformen bereitge- stellt werden, was immense Kostenvorteile und Zeitersparnisse birgt.
In Bezug auf das bereits angesprochene Packaging e- lektronischer ungehäuster Chips ist der Einsatz e- lektrisch- und wärmeleitfähiger, generativ verarbeitbarer Materialien in der Erfindungsidee inbegriffen. Auf diese Art und Weise lassen sich beispielsweise schichtweise dreidimensionale Strukturen (z.B. Leiterbahnstrukturen) während des Aufbaus des Gegenstan- des erzeugen, welche dann die elektrischen Signale bzw. die Wärme aus dem Inneren des Packages nach Au- ßen leiten. Die Prozessschritte die zum Aufbau des Prototypen notwendig sind laufen dabei vorzugsweise innerhalb einer horizontalen Schicht parallel ab.
Weiterhin ist es denkbar mehrere Materialien mit unterschiedlichen mechanischen Eigenschaften insbesondere gleichzeitig aufzubringen, um beispielsweise flexiblere Verkapselungen, beispielsweise um eine sensible elektronische Komponente herum, zu erzeugen, und beispielsweise die innere Verkapselung simultan mit einer härteren äußeren Verkapselung vor Umwelteinflüssen (Feuchtigkeit, Temperatur, EMV- Abschirmung) zu schützen.
Denkbare Anwendungsbeispiele wären:
- Packaging ungehäuster Chips
- Einbettung von Leiterplatten und Metallagen
- vialose Leiterplatten mit innen liegenden Verdrah- tungen
- Gehäuse und Schaltungsträger ohne Montageschritte.
Vorteilhafte Weiterbildungen der Erfindung werden in abhängigen Ansprüchen beschrieben.
Eine vorteilhafte Weiterbildung der Erfindung sieht vor, dass erstes und zweites Material in flüssigem Zustand aufgetragen und nach Auftrag ausgehärtet werden, wobei erstes und zweites Material aushärtbar sind.
Das flüssige Auftragen erlaubt die Formung der Schichten. Des Weiteren kann durch das flüssige Auftragen der Schichten auch die Verbindung mit der je- weiligen unteren Schicht hergestellt werden, so dass ein fester Verbund entsteht. Klebstoffe, sowie auch kraftschlüssige Befestigungsmittel, wie beispielsweise Klammern, zur Fixierung der Schichtstruktur können auf diese Weise entfallen.
Durch Aushärtung werden die Materialien verfestigt, so dass die nächste Schicht aufgetragen werden kann. Je nach Wahl des aushärtbaren Materials kann die Aushärtung beispielsweise durch elektromagnetische Strahlen, wie UV-Licht, oder Wärme erfolgen.
Vorzugsweise werden als Materialien zum Auftragen, insbesondere als erstes und zweites Material für Ver- kapselung und Leiterbahnstruktur, Materialien mit einem Bestandteil eines aushärtbaren Polymers verwen- det.
Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Aushärtung schichtweise, vorzugsweise jeweils nach einem Auftrag eines einzelnen Ma- terials, erfolgt.
Das Auftragen mehrerer -Schichten ohne Aushärtung könnte die Folge haben, dass die Konturen der aufgetragenen Schichten verschwimmen. Durch eine schicht- weise Aushärtung, vorzugsweise jeweils nach einem
Auftrag eines einzelnen Materials, bleibt die Kontur erhalten.
Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass eine funktionelle Einheit von der Schichtstruktur formschlüssig eingebettet wird.
Hierdurch wird ohne weitere Mittel die mechanische Stabilität der funktionellen Einheit hergestellt. Vorzugsweise wird die funktionelle Einheit allseitig in die Schichtstruktur eingebettet, so dass ein all- seitiger Schutz der funktionellen Einheit vorliegt.
Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Leiterbahnstruktur an die Außen- fläche der Baueinheit geführt wird.
Dadurch, dass die Leiterbahnstruktur an die Außenfläche der Baueinheit geführt ist, kann die funktionelle Einheit von außen kontaktiert werden.
Eine weitere vorteilhafte Weiterbildung der Erfindung sieht vor, dass die Schichten derart aufgebaut werden, dass die funktionelle Baueinheit eine Quaderform besitzt .
Eine Quaderform der Baueinheit ist vorteilhaft, wenn die Baueinheit als ein Bestandteil eines komplexeren Systems verwendet werden soll, beispielsweise als Modul eines modularen Systems. Durch eine Quaderform ist das Stapeln bzw. Aneinanderreihen mehrerer Baueinheiten in vorteilhafter Weise möglich, da zum einen eine raumsparende Anordnung möglich ist, zum anderen die ebenen Flächen der Baueinheiten als Stützflächen für andere Baueinheiten verwendet werden kön- nen.
Des Weiteren schafft die Erfindung eine funktionelle Baueinheit mit einer Verkapselung, einer Leiterbahnstruktur und einer oder mehreren in der Verkapselung eingebetteten funktionellen Einheiten, die mit der Leiterbahnstruktur kontaktiert sind, wobei die Verkapselung und die Leiterbahnstruktur als Bestandteil einer Schichtstruktur in einer Vielzahl übereinander liegender Schichten aufgebaut sind.
Eine derartige funktionelle Baueinheit lässt sich insbesondere mit dem erfindungsgemäßen Verfahren herstellen. Dementsprechend kann die erfindungsgemäße funktionelle Baueinheit auch die im Rahmen des Verfahrens beschriebenen Ausgestaltungen und vorteilhaf- ten Weiterbildungen aufweisen.
Die Erfindung wird nun anhand eines Ausführungsbeispiels, welche durch zwei Figuren dargestellt wird, näher erläutert. Dabei zeigt
Fig. 1 eine Ausführungsform einer erfindungsgemäßen funktionellen Baueinheit in einer Schrägansicht, und
Fig. 2 eine Querschnittsansicht der in Fig. 1 gezeigten funktionellen Baueinheit.
Fig. 1 zeigt eine Ausführungsform einer erfindungsgemäßen funktionellen Baueinheit 1. Fig. 2 zeigt einen Schnitt der in Fig. 1 gezeigten Baueinheit.
Die Baueinheit 1 weist eine Verkapselung 2, eine Leiterbahnstruktur 3 und eine in der Verkapselung 2 eingebettete funktionelle Einheit 4, die mit der Leiter- bahnstruktur 3 kontaktiert ist, auf.
Des Weiteren weist die Baueinheit 1 eine die Verkapselung 2 vollständig umschließende Außenhülle 5 auf.
Die funktionelle Einheit 4 ist formschlüssig und vollständig von der Leiterbahnstruktur 3 und der Verkapselung 2 umschlossen. Die Leiterbahnstruktur 3 ist an die Außenfläche 6 der Baueinheit geführt, wodurch die Kontaktierung der funktionellen Einheit 4 möglich ist. Die Baueinheit 1 besitzt die Form eines Quaders.
Die Verkapselung 2, die Leiterbahnstruktur 3 und die Außenhülle 5 sind als Schichtstruktur bestehend aus einer Vielzahl übereinander liegender Schichten aufgebaut. In diesem Ausführungsbeispiel weisen die Schichten eine in der XY-Ebene planparallele Form mit einer einheitlichen Schichtdicke auf. Die Schichten liegen in der Z-Achse übereinander. Sie sind mitein- ander fest verbunden, in diesem Falle aufgrund zumindest bereichsweise miteinander verschmolzener Oberflächen benachbarter Schichten.
Je nach Lage ist eine einzelne Schicht in mehrere Be- reiche unterteilt, wobei diese Bereiche der Außenhülle 5, der Verkapselung 2, oder der Leiterbahnstruktur 3 zugeordnet sind.
In diesem Ausführungsbeispiel ist die funktionelle Einheit 4 ein Chip. Die Leiterbahnstruktur 3 besteht aus einem Polymer mit einem elektrisch leitfähigen Zusatz, wodurch zum einen der elektrische Kontakt zur funktionellen Baueinheit 4 hergestellt ist, und wodurch Wärme abgeführt werden kann. Verkapselung 2 und Außenhülle 5 bestehen ebenfalls aus Polymeren. Alle verwendeten Polymeren sind aushärtbare Polymere.
Die erfindungsgemäße Baueinheit 1 kann mit dem erfindungsgemäßen Verfahren hergestellt werden.
Durch schichtweises, teilweise partielles, Auftragen von einem ersten Material, einem zweiten Material und einem dritten Material, wobei die Materialien unterschiedliche Eigenschaften aufweisen, wird aus dem ersten Material eine Verkapselung 2, aus dem zweiten Material eine Leiterbahnstruktur 3 und aus dem drit- ten Material eine Außenhülle 5 erzeugt.
Während des Auftragens der Materialen wird die funktionelle Einheit 4 in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur 3 kontaktiert.
Erstes, zweites und drittes Material werden im flüssigen Zustand aufgetragen und nach Auftrag ausgehärtet.
Die Aushärtung erfolgt schichtweise, jeweils nach einem Auftrag eines einzelnen Materials.
In diesem Ausführungsbeispiel wurden als Materialien zum Auftragen durch UV-Licht aushärtbare Materialien verwendet. Dementsprechend wurden nach jedem Auftrag die Materialien mit UV-Licht ausgehärtet.
Der schichtweise und partielle Auftrag der einzelnen Materialien lässt sich beispielsweise mittels Rakeltechnik und angepassten Schablonen realisieren. Die funktionellen Einheiten oder auch weitere Einlegeteile können dabei manuell oder auch unter Zuhilfenahme entsprechend präziser Positioniergeräte (z.B. Fi- neplacer von Finetec) platziert werden.

Claims

FRAUNHOFER-GESELLSCHAFT...e.V. 067PCT 0628Patentansprüche
1. Verfahren zur Herstellung einer funktionellen Baueinheit (1), dadurch gekennzeichnet, dass durch schichtweises, teilweise partielles, Auf- tragen von zumindest eines ersten Materials und eines zweiten Materials, wobei erstes Material und zweites Material unterschiedliche Eigenschaften aufweisen, aus dem ersten Material eine Verkapselung (2) und aus dem zweiten Material eine Leiterbahnstruktur (3) erzeugt werden, wobei während des Auftragens der Materialien eine oder mehrere funktionelle Einheiten (4) in die Schichtstruktur eingebettet und mit der Leiterbahnstruktur (3) kontaktiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass erstes und zweites Material im flüssigen Zustand aufgetragen und nach Auftrag ausgehärtet werden, wobei erstes und zweites Material aushärtbar sind.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Aushärtung schichtweise, vorzugsweise jeweils nach einem Auftrag eines einzelnen Materials, erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, da- durch gekennzeichnet, dass eine funktionelle
Einheit (4) von der Schichtstruktur formschlüssig eingebettet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dass die Leiterbahnstruktur (3) an die Außenfläche (6) der Baueinheit (1) geführt wird.
6. Verfahren nach einem der vorhergehenden Ansprü- che, dadurch gekennzeichnet, dass die Schichten derart aufgebaut werden, dass die funktionelle Baueinheit (1) eine Quaderform besitzt.
7. Funktionelle Baueinheit mit einer Verkapselung, (2) einer Leiterbahnstruktur (3) und einer oder mehreren in der Verkapselung (2) eingebetteten funktionellen Einheiten (4), die mit der Leiterbahnstruktur (3) kontaktiert sind, dadurch gekennzeichnet, dass die Verkapselung (2) und die Leiterbahnstruktur (3) als Bestandteil einer Schichtstruktur in einer Vielzahl übereinander liegender Schichten aufgebaut sind.
8. Baueinheit nach Anspruch 7, dadurch gekennzeichnet, dass eine funktionelle Einheit formschlüssig in der Schichtstruktur, vorzugsweise in der Verkapselung (2), eingebettet ist.
9. Baueinheit nach einem der Ansprüche 7 bis 8, dadurch gekennzeichnet, dass die Leiterbahnstruktur (3) an die Außenfläche (6) der Baueinheit geführt ist.
10. Baueinheit nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass Verkapselung (2) und Leiterbahnstruktur (3) aus Materialien mit einem Bestandteil eines aushärtbaren Polymers bestehen.
11. Baueinheit nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die Baueinheit (1) eine die Verkapselung (2) umschließende Außenhülle (5) aufweist.
12. Baueinheit nach Anspruch 11, dadurch gekennzeichnet, dass die Außenhülle (5) entsprechend der Verkapselung (2) und der Leiterbahnstruktur (3) schichtweise aufgebaut ist.
13. Baueinheit nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass die Baueinheit (1) eine Quaderform aufweist.
EP06762464A 2005-07-11 2006-06-30 Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit Ceased EP1902468A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005032270 2005-07-11
DE102006008332A DE102006008332B4 (de) 2005-07-11 2006-02-20 Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit
PCT/EP2006/006612 WO2007006483A1 (de) 2005-07-11 2006-06-30 Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit

Publications (1)

Publication Number Publication Date
EP1902468A1 true EP1902468A1 (de) 2008-03-26

Family

ID=36942489

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06762464A Ceased EP1902468A1 (de) 2005-07-11 2006-06-30 Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit

Country Status (4)

Country Link
US (1) US8481864B2 (de)
EP (1) EP1902468A1 (de)
DE (1) DE102006008332B4 (de)
WO (1) WO2007006483A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016209127A1 (de) 2016-05-25 2017-11-30 Robert Bosch Gmbh Verfahren und Vorrichtung zum Erzeugen eines Formkörpers
DE102018104144B4 (de) 2018-02-23 2022-12-15 Technische Universität Chemnitz Verfahren zum Kontaktieren und Paketieren eines Halbleiterchips
DE102020206664A1 (de) 2020-05-28 2021-12-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung eines Bauteils

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141680A (en) * 1988-04-18 1992-08-25 3D Systems, Inc. Thermal stereolighography
US20010036718A1 (en) * 2000-02-24 2001-11-01 Williams Vernon M. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
US20040134681A1 (en) * 2002-12-06 2004-07-15 Norihito Tsukahara Circuit board and its manufacturing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309524C2 (de) * 1993-03-24 1998-05-20 Eos Electro Optical Syst Verfahren zum Herstellen eines dreidimensionalen Objekts
US5397857A (en) * 1993-07-15 1995-03-14 Dual Systems PCMCIA standard memory card frame
DE4420996C2 (de) * 1994-06-16 1998-04-09 Reiner Dipl Ing Goetzen Verfahren und Vorrichtung zur Herstellung von mikromechanischen und mikrooptischen Bauelementen
DE19539039C2 (de) * 1994-06-16 1999-11-11 Reiner Goetzen Vorrichtung zur Herstellung von mikromechanischen und mikrooptischen Bauelementen sowie komplexen Mikrosystemen
DE4436695C1 (de) * 1994-10-13 1995-12-21 Eos Electro Optical Syst Verfahren zum Herstellen eines dreidimensionalen Objektes
US6160714A (en) 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
DE19854036A1 (de) * 1998-11-13 2000-05-18 Helmuth Klatt Verfahren und Vorrichtung zum Aufbringen von pastösen Medien auf einen Träger
JP3980801B2 (ja) * 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
DE19964099B4 (de) * 1999-12-31 2006-04-06 Götzen, Reiner, Dipl.-Ing. Verfahren zur Herstellung dreidimensional angeordneter Leit- und Verbindungsstrukturen für Volumen- und Energieströme
JP2003115664A (ja) 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
CN100435331C (zh) * 2003-01-17 2008-11-19 迈克罗泰克微技术有限公司 微系统的制造方法
DE10340129B4 (de) * 2003-08-28 2006-07-13 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141680A (en) * 1988-04-18 1992-08-25 3D Systems, Inc. Thermal stereolighography
US20010036718A1 (en) * 2000-02-24 2001-11-01 Williams Vernon M. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
US20040134681A1 (en) * 2002-12-06 2004-07-15 Norihito Tsukahara Circuit board and its manufacturing method

Also Published As

Publication number Publication date
DE102006008332A1 (de) 2007-01-25
WO2007006483A1 (de) 2007-01-18
US8481864B2 (en) 2013-07-09
US20080196928A1 (en) 2008-08-21
DE102006008332B4 (de) 2009-06-04

Similar Documents

Publication Publication Date Title
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102015102884A1 (de) Verfahren zum Packen eines Halbleiterchips unter Verwendung eines 3D-Druckprozesses sowie Halbleiterpaket mit abgewinkelten Oberflächen
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE102017123307A1 (de) Komponententräger mit zumindest einem Teil ausgebildet als dreidimensional gedruckte Struktur
DE102009043457A1 (de) Integrierte Schaltungsanordnung und Verfahren zum Verkapseln einer Halbleitervorrichtung
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
DE102015217134A1 (de) Elektronische Ausrüstungseinheit und Herstellungsformbaugruppe hiervon
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
DE102015007791A1 (de) Herstellung von Kühlkörpern für elektrische oder elektronische Bauteile
WO2007006483A1 (de) Verfahren zur herstellung einer funktionellen baueinheit und funktionelle baueinheit
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE102016216137A1 (de) Steuermodul für ein Fahrzeug
DE102013201417A1 (de) Verfahren zur Herstellung eines MID-Bauteils, MID-Bauteil
DE102011118734A1 (de) Verbundlagenschaltung mit von aussen zugänglichen integrierten Komponenten
DE102012209033A1 (de) Elektronikmodul sowie Verfahren zur Herstellung eines solchen Elektronikmoduls, sowie elektronisches Steuergerät mit einem solchen Elektronikmodul
DE19826971A1 (de) Verfahren zum mechanischen und elektrischen Verbinden, insbesondere integrierter Schaltungen
DE102006025553B4 (de) Verfahren zum Herstellen einer elektronischen Baueinheit
DE102017108437B4 (de) Elektrische Schaltungsstruktur und Verfahren zu deren Herstellung
DE102021206077A1 (de) Gehäuseteil für eine elektromechanische Baugruppe
DE102016217452A1 (de) Verfahren zur Herstellung eines Schaltungsträgers und einer elektrischen Schaltung
DE19742470A1 (de) Verfahren zum Herstellen eines elektrischen Gerätes mit Gehäuse
DE102016219732A1 (de) Verfahren zur Herstellung einer mehrlagigen Leiterplatte
DE102016117776A1 (de) Verfahren zum Herstellen einer Leistungsbaugruppe mit einem Halbleiter
DE102013219303A1 (de) Schaltungsmodul und Verfahren zum Herstellen eines Schaltungsmoduls

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080121

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR

17Q First examination report despatched

Effective date: 20100331

DAX Request for extension of the european patent (deleted)
REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20170616