JP2010027948A5 - - Google Patents

Claims (8)

1. 上下の最外層の配線層にそれぞれパッド部が形成された基板と、
   前記基板の層間絶縁樹脂層内に設けられ、誘電体層を挟んで一方の面に下部電極を構成する第１の導体膜が形成され、他方の面に上部電極を構成する第２の導体膜が形成された構造を有し、前記第１の導体膜は、前記誘電体層に接する側のニッケル層と該ニッケル層上に形成された銅層とからなり、前記第２の導体膜は単一の銅層からなる、キャパシタとを備え、
   前記キャパシタの上部電極が、前記基板の上下の最外層の配線層に形成されたパッド部にそれぞれ電気的に接続され、
   前記キャパシタの下部電極が、前記基板の上下の最外層の配線層に形成された、前記上部電極が接続されているパッド部とは異なるパッド部にそれぞれ電気的に接続されていることを特徴とするキャパシタ内蔵基板。
2. 前記第１の導体膜の銅層及び前記第２の導体膜の銅層は、各々の表面が粗化されていることを特徴とする請求項１に記載のキャパシタ内蔵基板。
3. 少なくとも前記第２の導体膜が形成されている側の面に、該第２の導体膜を覆って絶縁樹脂層が形成されていることを特徴とする請求項１に記載のキャパシタ内蔵基板。
4. 前記下部電極を構成する第１の導体膜は、複数の下部電極を含み、前記上部電極を構成する第２の導体膜は、複数の上部電極を含むことを特徴とする請求項１に記載のキャパシタ内蔵基板。
5. ニッケル層と所要の厚さの誘電体層とシード層とが積層されてなるベース部材を用意する工程と、
   前記シード層を利用して電解めっきにより所要の厚さの第１の銅層を形成し、該第１の銅層を所要の形状にエッチングして上部電極を形成する工程と、
   前記ニッケル層を所要の厚さに薄化する工程と、
   該薄化されたニッケル層上に、電解めっきにより所要の厚さの第２の銅層を形成する工程と、
   前記第２の銅層上にエッチング用のドライフィルムレジストを形成し、該ドライフィルムレジストを所要の下部電極の形状にパターニングする工程と、
   該パターニングされたレジストをマスクにしてエッチングにより、前記第２の銅層の露出している部分及びその直下のニッケル層の部分を一括除去する工程と、
   前記パターニングされたレジストを除去する工程とを含むことを特徴とするキャパシタの製造方法。
6. 前記パターニングされたレジストを除去する工程の後に、前記上部電極を構成する第１の銅層及び前記第２の銅層に対し、それぞれの表面に粗化処理を施す工程を含むことを特徴とする請求項５に記載のキャパシタの製造方法。
7. 前記粗化処理を施す工程の後に、両面にそれぞれ絶縁樹脂層を形成する工程を含むことを特徴とする請求項６に記載のキャパシタの製造方法。
8. ニッケル層と所要の厚さの誘電体層とシード層とが積層されてなるベース部材を用意する工程と、
   前記シード層を利用して電解めっきにより所要の厚さの第１の銅層を形成し、該第１の銅層を所要の形状にエッチングして上部電極を形成する工程と、
   前記上部電極を構成する第１の銅層の表面に粗化処理を施す工程と、
   該粗化処理が施された第１の銅層を覆うようにして絶縁樹脂層を形成する工程と、
   前記ニッケル層を所要の厚さに薄化する工程と、
   該薄化されたニッケル層上に、電解めっきにより所要の厚さの第２の銅層を形成する工程と、
   前記第２の銅層上にエッチング用のドライフィルムレジストを形成し、該ドライフィルムレジストを所要の下部電極の形状にパターニングする工程と、
   該パターニングされたレジストをマスクにしてエッチングにより、前記第２の銅層の露出している部分及びその直下のニッケル層の部分を一括除去する工程と、
   前記パターニングされたレジストの除去後、前記第２の銅層の表面に粗化処理を施す工程とを含むことを特徴とするキャパシタの製造方法。