JP2010530644A5 - - Google Patents

Download PDF

Info

Publication number
JP2010530644A5
JP2010530644A5 JP2010513353A JP2010513353A JP2010530644A5 JP 2010530644 A5 JP2010530644 A5 JP 2010530644A5 JP 2010513353 A JP2010513353 A JP 2010513353A JP 2010513353 A JP2010513353 A JP 2010513353A JP 2010530644 A5 JP2010530644 A5 JP 2010530644A5
Authority
JP
Japan
Prior art keywords
capacitor
electrode
foil
singulated
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010513353A
Other languages
English (en)
Other versions
JP5351149B2 (ja
JP2010530644A (ja
Filing date
Publication date
Priority claimed from US11/765,113 external-priority patent/US7841075B2/en
Application filed filed Critical
Publication of JP2010530644A publication Critical patent/JP2010530644A/ja
Publication of JP2010530644A5 publication Critical patent/JP2010530644A5/ja
Application granted granted Critical
Publication of JP5351149B2 publication Critical patent/JP5351149B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (7)

  1. プリント配線板を含むデバイスであって、
    前記プリント配線板が、
    面積と、
    複数のアクティブな電力およびグランド端子と、
    複数の信号端子と、
    を含む集積回路を支持し、
    前記プリント配線板が、複数のノーングッド(known good)単一化キャパシタを含み、
    各ノーングッド単一化キャパシタが、電力電極およびグランド電極を有し、かつノーングッド薄膜箔上焼成キャパシタから形成され、
    前記ノーングッド薄膜箔上焼成キャパシタが、第1および第2の電極を含み、
    前記第2の電極がフットプリントを有し、
    各ノーングッド単一化キャパシタが、前記ノーングッド薄膜箔上焼成キャパシタの前記第2の電極のフットプリント内に形成され、かつ前記プリント配線板のビルドアップ層に埋め込まれ、
    各ノーングッド単一化キャパシタが、前記ICの真下かつその面積内に前記複数の単一化キャパシタが位置するようなサイズおよびピッチであり、
    前記ICの各アクティブな電力およびグランド端子が、ノーングッド単一化キャパシタの対応する電力およびグランド電極にそれぞれ直接接続され、
    前記ICの各信号端子が、前記単一化キャパシタから分離されているが、前記ノーングッド箔上焼成キャパシタから同時に形成された信号パッドに直接接続されることを特徴とする、デバイス。
  2. プリント配線板を含むデバイスを作製する方法であって、
    該方法は、
    2つの側面を有する少なくとも1つの箔構造を提供する工程であって、該箔構造がノウングッド薄膜箔上焼成キャパシタを含み、該キャパシタが、誘電体層と、フットプリントを有する第2の電極層と、を含むものである工程と、
    前記第2の電極を含む前記箔構造の側面に金属を施す工程と、
    前記第2の電極を含まない前記箔構造の側面をパターニングし、それによって、複数の第1の電極を形成する工程と、
    前記箔構造の前記パターニングされた側面をプリント配線板のビルドアップ層に積層する工程と、
    前記箔上焼成キャパシタの前記第2の電極を含む前記箔構造の側面をパターニングし、それによって、前記第2の電極層の前記フットプリント内に複数の第2の電極を形成する工程と、を含み、
    もって、前記複数の第1の電極および前記複数の第2の電極の形成により、各単一化電極がICの端子に直接装着されるようなサイズおよびピッチの複数の単一化キャパシタが形成され、前記複数の単一化キャパシタが、前記集積回路の真下かつその面積内に直接位置するものであることを特徴とする、方法。
  3. プリント配線板を含むデバイスを作製する方法であって、
    該方法は、2つの側面を有する少なくとも1つの箔構造を提供する工程であって、該箔構造がノーングッド薄膜箔上焼成キャパシタを含み、該キャパシタが、誘電体層と、フットプリントを有する第2の電極層と、を含むものである工程と、
    前記第2の電極を含む前記箔構造の側面に金属を施す工程と、
    前記第2の電極を含まない前記箔構造の側面をパターニングし、それによって、複数の第1の電極を形成する工程と、
    前記箔構造をダイシングして、ノーングッドのダイシングされたコンポーネントを形成する工程であって、前記ノーングッドのダイシングされたコンポーネントが、少なくとも1つの箔上焼成キャパシタを含むものである工程と、
    前記コンポーネントの前記パターニングされた側面がビルドアップ層と接触するように、少なくとも1つのダイシングされたコンポーネントを、前記プリント配線板の前記ビルドアップ層上にピック・アンド・プレースする工程と、
    少なくとも1つのノーングッドのダイシングされたコンポーネントを前記ビルドアップ層に積層する工程と、
    前記箔上焼成キャパシタの前記第2の電極を含む前記箔構造の側面をパターニングし、それによって、前記第2の電極層の前記フットプリント内に複数の第2の電極を形成する工程と、を含み、
    もって、前記複数の第1の電極および前記複数の第2の電極の形成により、各単一化電極がICの端子に直接装着されるようなサイズおよびピッチの複数の単一化キャパシタが形成され、
    前記複数の単一化キャパシタが、前記集積回路の真下かつその面積内に直接位置することを特徴とする、方法。
  4. 請求項に記載の方法によって作製されたことを特徴とするプリント配線板。
  5. 請求項に記載の方法によって作製されたことを特徴とするプリント配線板。
  6. 請求項に記載の方法を含むことを特徴とする、単一化キャパシタをプリント配線板のビルドアップ層に組み込む方法。
  7. 請求項に記載の方法を含むことを特徴とする、単一化キャパシタをプリント配線板のビルドアップ層に組み込む方法。
JP2010513353A 2007-06-19 2008-06-17 プリント配線板のビルドアップ層への薄膜キャパシタの統合方法 Expired - Fee Related JP5351149B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/765,113 US7841075B2 (en) 2007-06-19 2007-06-19 Methods for integration of thin-film capacitors into the build-up layers of a PWB
US11/765,113 2007-06-19
PCT/US2008/067177 WO2008157524A2 (en) 2007-06-19 2008-06-17 Methods for integration of thin-film capacitors into the build-up layers of a printed wiring board

Publications (3)

Publication Number Publication Date
JP2010530644A JP2010530644A (ja) 2010-09-09
JP2010530644A5 true JP2010530644A5 (ja) 2011-07-28
JP5351149B2 JP5351149B2 (ja) 2013-11-27

Family

ID=39938355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010513353A Expired - Fee Related JP5351149B2 (ja) 2007-06-19 2008-06-17 プリント配線板のビルドアップ層への薄膜キャパシタの統合方法

Country Status (6)

Country Link
US (1) US7841075B2 (ja)
EP (1) EP2158797A2 (ja)
JP (1) JP5351149B2 (ja)
KR (1) KR101096900B1 (ja)
TW (1) TWI418267B (ja)
WO (1) WO2008157524A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7632708B2 (en) * 2005-12-27 2009-12-15 Tessera, Inc. Microelectronic component with photo-imageable substrate
US8875363B2 (en) * 2008-09-25 2014-11-04 Cda Processing Limited Liability Company Thin film capacitors on metal foils and methods of manufacturing same
US20100270646A1 (en) * 2009-04-28 2010-10-28 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
US8409963B2 (en) * 2009-04-28 2013-04-02 CDA Procesing Limited Liability Company Methods of embedding thin-film capacitors into semiconductor packages using temporary carrier layers
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US9027226B2 (en) * 2013-03-27 2015-05-12 Bae Systems Information And Electronic Systems Integration Inc. Method for implementing prompt dose mitigating capacitor
US9370103B2 (en) * 2013-09-06 2016-06-14 Qualcomm Incorported Low package parasitic inductance using a thru-substrate interposer
US9955568B2 (en) * 2014-01-24 2018-04-24 Dell Products, Lp Structure to dampen barrel resonance of unused portion of printed circuit board via
WO2016143087A1 (ja) * 2015-03-11 2016-09-15 株式会社野田スクリーン 薄膜キャパシタの製造方法、集積回路搭載基板、及び当該基板を備えた半導体装置
US10062838B2 (en) 2015-03-31 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Co-fired passive integrated circuit devices
US10796212B2 (en) * 2018-10-02 2020-10-06 Xerox Corporation Orientation-agnostic method to interface to printed memory label
TWI688073B (zh) * 2019-05-22 2020-03-11 穩懋半導體股份有限公司 半導體積體電路及其電路佈局方法
KR20230012639A (ko) * 2020-09-02 2023-01-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 디바이스의 온칩 커패시터 구조

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161086A (en) 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5428499A (en) * 1993-01-28 1995-06-27 Storage Technology Corporation Printed circuit board having integrated decoupling capacitive core with discrete elements
JP3154594B2 (ja) * 1993-07-13 2001-04-09 日本特殊陶業株式会社 キャパシタ内蔵多層配線基板とその製造方法
US6611419B1 (en) 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP2004200556A (ja) * 2002-12-20 2004-07-15 Mitsui Mining & Smelting Co Ltd キャパシタ層用積層材の耐電圧検査ロール及びそのキャパシタ層用積層材ロールを用いた耐電圧測定方法
US7256980B2 (en) 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
JP2005252141A (ja) * 2004-03-08 2005-09-15 Murata Mfg Co Ltd 電子部品及びその製造方法
US20050204864A1 (en) 2004-03-16 2005-09-22 Borland William J Thick-film dielectric and conductive compositions
CN101019476A (zh) * 2004-08-11 2007-08-15 三井金属矿业株式会社 介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板
US20060158828A1 (en) 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7613007B2 (en) 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
EP1777745A3 (en) * 2005-10-21 2010-05-05 E.I. Du Pont De Nemours And Company Power core device including a capacitor and method of making thereof
US7701052B2 (en) 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
JP2007142089A (ja) * 2005-11-17 2007-06-07 Ngk Spark Plug Co Ltd 誘電体積層構造体とその製造方法、及びコンデンサ
JP2007149730A (ja) * 2005-11-24 2007-06-14 Shinko Electric Ind Co Ltd 薄膜キャパシタ、実装基板、実装基板の製造方法、半導体装置、および半導体装置の製造方法
US20080158828A1 (en) * 2006-12-27 2008-07-03 Inventec Corporation Heatsink structure and assembly fixture thereof

Similar Documents

Publication Publication Date Title
JP2010530644A5 (ja)
JP2011023751A5 (ja)
EP1686623A4 (en) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2009204393A5 (ja)
TW200610003A (en) Semiconductor device with three-dimensional stacked structure and method of fabricating same
JP2009027039A5 (ja)
JP2004179232A5 (ja)
TW200633089A (en) Conductive bump structure of circuit board and method for fabricating the same
JP2011176279A5 (ja)
WO2009028578A8 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
JP2014027085A (ja) 電子部品
EP1796172A3 (en) Nano-wire capacitor and circuit device therewith
JP2010004028A5 (ja)
US20140185257A1 (en) Printed circuit board with embedded component and method for manufacturing same
US20140144675A1 (en) Multi-layer printed circuit board and method for manufacturing same
JP2006121087A5 (ja)
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
EP1699277A4 (en) CERAMIC MULTILAYER SUBSTRATE
JP2010244808A5 (ja)
WO2009020240A3 (en) Semiconductor device and method for manufacturing the same
JP2004063664A (ja) キャビティ付き多層セラミック基板
JP2008277743A5 (ja)
JP2007088461A5 (ja)
JP2010027948A5 (ja)
JP2010147955A5 (ja)