JP2014022618A - 配線基板及びその製造方法、半導体パッケージ - Google Patents

配線基板及びその製造方法、半導体パッケージ Download PDF

Info

Publication number
JP2014022618A
JP2014022618A JP2012161067A JP2012161067A JP2014022618A JP 2014022618 A JP2014022618 A JP 2014022618A JP 2012161067 A JP2012161067 A JP 2012161067A JP 2012161067 A JP2012161067 A JP 2012161067A JP 2014022618 A JP2014022618 A JP 2014022618A
Authority
JP
Japan
Prior art keywords
insulating layer
insulating
layer
wiring
mainly composed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012161067A
Other languages
English (en)
Other versions
JP5990421B2 (ja
JP2014022618A5 (ja
Inventor
Junichi Nakamura
順一 中村
Michiro Ogawa
道郎 尾川
Kazuhiro Kobayashi
和弘 小林
Hiromi Denda
浩巳 伝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012161067A priority Critical patent/JP5990421B2/ja
Priority to US13/936,443 priority patent/US9232642B2/en
Priority to TW102124656A priority patent/TWI593333B/zh
Priority to KR1020130082572A priority patent/KR101968957B1/ko
Publication of JP2014022618A publication Critical patent/JP2014022618A/ja
Publication of JP2014022618A5 publication Critical patent/JP2014022618A5/ja
Application granted granted Critical
Publication of JP5990421B2 publication Critical patent/JP5990421B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】反りを低減可能な配線基板等を提供すること。
【解決手段】本配線基板は、補強部材を含む絶縁層と、前記補強部材を含む絶縁層の一方の面側から外部に露出する外部接続用パッドと、前記補強部材を含む絶縁層の他方の面に第１絶縁材料を主成分とする絶縁層が所定数積層された第１積層体と、前記第１積層体の前記補強部材を含む絶縁層とは反対側の面に前記第１絶縁材料を主成分とする絶縁層と同数積層された第２絶縁材料を主成分とする絶縁層を含む第２積層体と、前記第２積層体の前記第１積層体とは反対の面側から外部に露出する半導体チップ接続用パッドと、を有し、前記第１絶縁材料を主成分とする絶縁層の熱膨張係数は、前記第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きい。
【選択図】図１

Description

本発明は、配線基板及びその製造方法、半導体パッケージに関する。
従来より、所定数の絶縁層と配線層を交互に積層したコアレスの配線基板が知られている。このような配線基板は、例えば、一方の面が半導体チップの搭載面、他方の面が外部接続端子の接合面とされ、外部接続端子の接合面を有する絶縁層がガラスクロスを含み、その他の絶縁層がガラスクロスを含まないように形成されている。ガラスクロスを含まない各絶縁層は同一の絶縁性樹脂から形成され、略同一の熱膨張係数に調整されている。
特開２００９−２２４７３９号公報
発明者らは、上記の配線基板のように、ガラスクロスを含む絶縁層にガラスクロスを含まない複数の絶縁層を積層し、ガラスクロスを含まない各絶縁層を略同一の熱膨張係数に調整すると、配線基板の反りを低減し難いことを発見した。
本発明は、上記の点に鑑みてなされたものであり、反りを低減可能な配線基板等を提供することを課題とする。
本配線基板は、補強部材を含む絶縁層と、前記補強部材を含む絶縁層の一方の面側から外部に露出する外部接続用パッドと、前記補強部材を含む絶縁層の他方の面に第１絶縁材料を主成分とする絶縁層が所定数積層された第１積層体と、前記第１積層体の前記補強部材を含む絶縁層とは反対側の面に前記第１絶縁材料を主成分とする絶縁層と同数積層された第２絶縁材料を主成分とする絶縁層を含む第２積層体と、前記第２積層体の前記第１積層体とは反対の面側から外部に露出する半導体チップ接続用パッドと、を有し、前記第１絶縁材料を主成分とする絶縁層の熱膨張係数は、前記第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きいことを要件とする。
本配線基板の製造方法の一の形態は、支持体上に、外部接続用パッドを形成する工程と、前記支持体上に、前記外部接続用パッドを覆うように、補強部材を含む絶縁層を形成する工程と、前記補強部材を含む絶縁層上に、第１絶縁材料を主成分とする絶縁層が所定数積層された第１積層体を形成する工程と、前記第１積層体上に、前記第１絶縁材料を主成分とする絶縁層と同数積層された第２絶縁材料を主成分とする絶縁層を含む第２積層体を形成する工程と、前記第２積層体の前記第１積層体とは反対の面側から外部に露出する半導体チップ接続用パッドを形成する工程と、前記支持体を除去する工程と、を有し、前記第１絶縁材料を主成分とする絶縁層の熱膨張係数は、前記第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きいことを要件とする。
本配線基板の製造方法の他の形態は、支持体上に、半導体チップ接続用パッドを形成する工程と、前記支持体上に、前記半導体チップ接続用パッドを覆うように、第２絶縁材料を主成分とする絶縁層が所定数積層された第２積層体を形成する工程と、前記第２積層体上に、前記第２絶縁材料を主成分とする絶縁層と同数積層された第１絶縁材料を主成分とする絶縁層を含む第１積層体を形成する工程と、前記第１積層体上に、補強部材を含む絶縁層を形成する工程と、前記補強部材を含む絶縁層上に、外部接続用パッドを形成する工程と、前記支持体を除去する工程と、を有し、前記第１絶縁材料を主成分とする絶縁層の熱膨張係数は、前記第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きいことを要件とする。
開示の技術によれば、反りを低減可能な配線基板等を提供できる。
第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第２の実施の形態に係る配線基板を例示する断面図である。 第３の実施の形態に係る半導体パッケージを例示する断面図である。 第３の実施の形態の変形例に係る半導体パッケージを例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する断面図である。図１に示す配線基板１０は、配線層１１と、絶縁層１２と、ガラスクロス１３と、配線層１４と、絶縁層１５と、配線層１６と、絶縁層１７と、配線層１８と、絶縁層１９と、配線層２０と、絶縁層２１と、配線層２２と、ソルダーレジスト層２３とを有する。配線基板１０は、コアレスのビルドアップ配線基板である。
なお、図１では、便宜上、絶縁層１２側を一方の側（一方の面）、ソルダーレジスト層２３側を他方の側（他方の面）とする。例えば、絶縁層１２の外部に露出する面は一方の面であり、絶縁層１２の絶縁層１５と接する面は他方の面である。
配線基板１０において、配線層１１の一方の面は、絶縁層１２の一方の面に設けられた凹部１２ｙ内に露出している。つまり、配線層１１の一方の面は、絶縁層１２の一方の面よりも絶縁層１５側に窪んだ位置にある。配線層１１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１１の厚さは、例えば、１０〜２０μｍ程度とすることができる。凹部１２ｙの深さ（絶縁層１２の一方の面から配線層１１の一方の面までの距離）は、例えば、１０〜２０μｍ程度とすることができる。
絶縁層１２の一方の面側から外部に露出する配線層１１は、例えば、マザーボード等の実装基板（図示せず）と電気的に接続される外部接続用パッドとして機能する。絶縁層１２の一方の面側から外部に露出する配線層１１の平面形状は例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。絶縁層１２の一方の面側から外部に露出する配線層１１のピッチは、例えば、５００〜１２００μｍ程度とすることができる。
絶縁層１２は、配線層１１の他方の面（配線層１４のビア配線と接する部分を除く）と側面とを覆い、一方の面を露出するように形成されている。絶縁層１２は、ガラスクロス１３に例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を含浸させたものである。絶縁層１２の厚さは、例えば、４０〜７０μｍ程度とすることができる。絶縁層１２は、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。
ガラスクロス１３は、例えば、所定方向に並設されたガラス繊維束と、所定方向に略垂直な方向に並設されたガラス繊維束とが格子状に平織りされた形態を有する。なお、ガラス繊維束は、１本が例えば数μｍ程度のガラス繊維を複数本束ねて例えば数１００μｍ程度の幅にしたものである。但し、ガラスクロス１３に代えて、ガラス不織布やアラミド繊維等を用いても構わない。ガラスクロス１３、ガラス不織布、及びアラミド繊維等は、本発明に係る補強部材の代表的な一例である。又、絶縁層１２は、本発明に係る補強部材を含む絶縁層の代表的な一例である。
配線層１４は、絶縁層１２の他方の面側に形成されている。配線層１４は、絶縁層１２を貫通し配線層１１の他方の面を露出するビアホール１２ｘ内に充填されたビア配線、及び絶縁層１２の他方の面に形成された配線パターンを含んで構成されている。ビアホール１２ｘは、絶縁層１５側に開口されている開口部の径が配線層１１の他方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール１２ｘの開口部の径は、例えば、６０〜８０μｍ程度とすることができる。
配線層１４は、ビアホール１２ｘの底部に露出する配線層１１と電気的に接続されている。配線層１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１４を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層１５は、絶縁層１２の他方の面に、配線層１４を覆うように形成されている。絶縁層１５の材料としては、例えば、エポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。絶縁層１５の厚さは、例えば、２０〜４０μｍ程度とすることができる。絶縁層１４は、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。
配線層１６は、絶縁層１５の他方の面側に形成されている。配線層１６は、絶縁層１５を貫通し配線層１４の他方の面を露出するビアホール１５ｘ内に充填されたビア配線、及び絶縁層１５の他方の面に形成された配線パターンを含んで構成されている。ビアホール１５ｘは、絶縁層１７側に開口されている開口部の径が配線層１４の他方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール１５ｘの開口部の径は、例えば、６０μｍ程度とすることができる。
配線層１６は、ビアホール１５ｘの底部に露出する配線層１４と電気的に接続されている。配線層１６の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１６を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層１７は、絶縁層１５の他方の面に、配線層１６を覆うように形成されている。絶縁層１７の材料としては、例えば、エポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。絶縁層１７の厚さは、例えば、２０〜４０μｍ程度とすることができる。絶縁層１７は、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。
配線層１８は、絶縁層１７の他方の面側に形成されている。配線層１８は、絶縁層１７を貫通し配線層１６の他方の面を露出するビアホール１７ｘ内に充填されたビア配線、及び絶縁層１７の他方の面に形成された配線パターンを含んで構成されている。ビアホール１７ｘは、絶縁層１９側に開口されている開口部の径が配線層１６の他方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール１７ｘの開口部の径は、例えば、６０μｍ程度とすることができる。
配線層１８は、ビアホール１７ｘの底部に露出する配線層１６と電気的に接続されている。配線層１８の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１８を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層１９は、絶縁層１７の他方の面に、配線層１８を覆うように形成されている。絶縁層１９の材料としては、例えば、エポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。絶縁層１９の厚さは、例えば、２０〜４０μｍ程度とすることができる。絶縁層１９は、例えば、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。
配線層２０は、絶縁層１９の他方の面側に形成されている。配線層２０は、絶縁層１９を貫通し配線層１８の他方の面を露出するビアホール１９ｘ内に充填されたビア配線、及び絶縁層１９の他方の面に形成された配線パターンを含んで構成されている。ビアホール１９ｘは、絶縁層２１側に開口されている開口部の径が配線層１８の他方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール１９ｘの開口部の径は、例えば、６０μｍ程度とすることができる。
配線層２０は、ビアホール１９ｘの底部に露出する配線層１８と電気的に接続されている。配線層２０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層２０を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層２１は、絶縁層１９の他方の面に、配線層２０を覆うように形成されている。絶縁層２１の材料としては、例えば、エポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。絶縁層２１の厚さは、例えば、２０〜４０μｍ程度とすることができる。絶縁層２１は、例えば、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。
配線層２２は、絶縁層２１の他方の面側に形成されている。配線層２２は、絶縁層２１を貫通し配線層２０の他方の面を露出するビアホール２１ｘ内に充填されたビア配線、及び絶縁層２１の他方の面に形成された配線パターンを含んで構成されている。ビアホール２１ｘは、ソルダーレジスト層２３側に開口されている開口部の径が配線層２０の他方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール２１ｘの開口部の径は、例えば、６０μｍ程度とすることができる。
配線層２２は、ビアホール２１ｘの底部に露出する配線層２０と電気的に接続されている。配線層２２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層２２を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
ソルダーレジスト層２３は、絶縁層２１の他方の面に、配線層２２を覆うように形成されている。ソルダーレジスト層２３は開口部２３ｘを有し、開口部２３ｘの底部には配線層２２の一部が露出している。開口部２３ｘの底部に露出する配線層２２の少なくとも一部は、半導体チップと電気的に接続される半導体チップ接続用パッドとして機能する。つまり、本実施の形態では、ソルダーレジスト層２３側が半導体チップ搭載側である。
開口部２３ｘの底部に露出する配線層２２の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。開口部２３ｘの底部に露出する配線層２２のピッチは、例えば１００〜２００μｍ程度とすることができる。
但し、開口部２３ｘの底部に露出する配線層２２に関し、半導体チップと接続されない部分（半導体チップ接続用パッドとして機能しない部分）については、上記の直径やピッチよりも大きく形成しても構わない。例えば、後述する半導体パッケージ７０（図６参照）のように、配線基板１０上に半導体パッケージ６０を搭載する場合等が該当する。図６の場合、搭載する半導体パッケージ６０と接続される開口部２３ｘの底部に露出する配線層２２の径やピッチは、半導体チップ５１と接続される開口部２３ｘの底部に露出する配線層２２の径やピッチよりも大きくても構わない。
必要に応じて、開口部２３ｘの底部に露出する配線層２２上に表面処理層を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、開口部２３ｘの底部に露出する配線層２２上に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。
なお、配線基板１０において、配線層２２を構成する配線パターンを絶縁層２１の他方の面に引き出して形成し、絶縁層２１の他方の面に引き出された配線パターンをソルダーレジスト層２３の開口部２３ｘから露出させ、半導体チップ接続用パッド等としてもよい。つまり、配線層２２のビアホール２１ｘ上以外の部分を半導体チップ接続用パッド等としてもよい。
ここで、配線基板１０の特徴である絶縁層の構成について説明する。配線基板１０において、ガラスクロス１３を含む絶縁層１２を最下層とすると、絶縁層１２の他方の面には、絶縁層１５及び１７が積層されている。絶縁層１５、配線層１６、絶縁層１７、及び配線層１８からなる積層体は、本発明に係る第１積層体の代表的な一例である。この場合、絶縁層１５及び１７は第１絶縁材料を主成分としている。第１絶縁材料の一例としては、エポキシ系の絶縁性樹脂を挙げることができる。
第１絶縁材料を主成分とする絶縁層である絶縁層１５及び１７の熱膨張係数は、同一範囲内に調整されている。絶縁層１５及び１７の熱膨張係数は、例えば、各々の絶縁層に含有されるフィラーの量により調整できる。絶縁層１５及び１７の熱膨張係数の範囲は、例えば、４３〜４９ｐｐｍ／℃とすることができる。なお、この範囲内であれば、絶縁層１５の熱膨張係数と絶縁層１７の熱膨張係数とが一致していてもよいし、異なっていてもよい。なお、特記した場合を除き、本明細書における熱膨張係数は３０〜１５０℃の範囲における値を示すものとする。
第１積層体の他方の面には、絶縁層１９及び２１が積層されている。絶縁層１９、配線層２０、絶縁層２１、及び配線層２２からなる積層体は、本発明に係る第２積層体の代表的な一例である。この場合、絶縁層１９及び２１は第２絶縁材料を主成分としている。第２絶縁材料の一例としては、エポキシ系の絶縁性樹脂を挙げることができる。
第２絶縁材料を主成分とする絶縁層である絶縁層１９及び２１の熱膨張係数は、同一範囲内に調整されている。絶縁層１９及び２１の熱膨張係数は、例えば、各々の絶縁層に含有されるフィラーの量により調整できる。絶縁層１９及び２１の熱膨張係数の範囲は、例えば、３５〜４０ｐｐｍ／℃とすることができる。なお、この範囲内であれば、絶縁層１９の熱膨張係数と絶縁層２１の熱膨張係数とが一致していてもよいし、異なっていてもよい。
このように、配線基板１０において、第１絶縁材料を主成分とする絶縁層である絶縁層１５及び１７の熱膨張係数は、第２絶縁材料を主成分とする絶縁層である絶縁層１９及び２１の熱膨張係数よりも大きく設定されている。第１絶縁材料と第２絶縁材料は、各々同一の絶縁性樹脂（例えば、エポキシ系の絶縁性樹脂）としてもよい。又、第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層に各々フィラーを含有し、第１絶縁材料を主成分とする絶縁層のフィラーの含有量を第２絶縁材料を主成分とする絶縁層のフィラーの含有量よりも少なくすることにより、熱膨張係数を上記範囲に調整してもよい。
又、絶縁層１２は、第１絶縁材料を主成分とする絶縁層と同一の絶縁性樹脂で形成してもよい。又、絶縁層１２は、第１絶縁材料を主成分とする絶縁層と同一のフィラーを含有し、絶縁層１２のフィラーの含有量を第２絶縁材料を主成分とする絶縁層のフィラーの含有量よりも少なくしてもよい。絶縁層１２のフィラーの含有量は、例えば、第１絶縁材料を主成分とする絶縁層のフィラーの含有量と略同一とすることができる。
絶縁層１２のフィラーの含有量を第１絶縁材料を主成分とする絶縁層のフィラーの含有量と略同一とする場合、ガラスクロス１３を含まない絶縁層１２単体の熱膨張係数は第１絶縁材料を主成分とする絶縁層と同様の熱膨張係数の範囲（例えば、４３〜４９ｐｐｍ／℃）に調整される。但し、ガラスクロス１３を含むことにより、ガラスクロス１３を含む絶縁層１２全体の熱膨張係数は、第１絶縁材料を主成分とする絶縁層の熱膨張係数よりも小さな値となり、更には、第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも小さな値となる。
なお、第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層は同数とする必要があり、本実施の形態では、第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層を各々２層としたが、これには限定されない。第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層を各々ｎ層（ｎは自然数）としてもよい。
このように、第１の実施の形態においては、半導体チップ搭載側の反対側にガラスクロスを含む絶縁層を配置する。そして、ガラスクロスを含む絶縁層の他方の面に所定数積層された第１絶縁材料を主成分とする絶縁層を含む第１積層体を形成し、更に第１積層体の他方の面に第１絶縁材料を主成分とする絶縁層と同数積層された第２絶縁材料を主成分とする絶縁層を含む第２積層体を形成する。そして、第１絶縁材料を主成分とする絶縁層の熱膨張係数を第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きくする。これにより、各絶縁層の熱膨張係数のバランスが取れるため、配線基板の反りを低減できる。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２及び図３は、第１の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に１個ずつ配線基板を作製し支持体を除去する工程としてもよい。
まず、図２（ａ）に示す工程では、支持体１００を準備し、支持体１００上の所定領域にエッチング停止層１１０及び配線層１１を積層形成する。支持体１００としては、例えば、シリコン板、ガラス板、金属箔（銅箔や亜鉛箔等）等を用いることができるが、本実施の形態では、支持体１００として銅箔を用いる。電解めっきを行う際の給電層として利用でき、後述する図３（ｂ）に示す工程で容易にエッチングで除去可能だからである。支持体１００の厚さは、例えば３５〜１００μｍ程度とすることができる。
エッチング停止層１１０及び配線層１１を積層形成するには、まず、支持体１００上にエッチング停止層１１０及び配線層１１に対応する開口部を有するレジスト層を形成する。具体的には、支持体１００上に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、支持体１００上に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。
そして、塗布又はラミネートしたレジストを露光、現像することで開口部を形成する。なお、予め開口部を形成したフィルム状のレジストを支持体１００上にラミネートしても構わない。開口部は、エッチング停止層１１０及び配線層１１に対応する位置に形成されるが、その配設ピッチは、例えば５００〜１２００μｍ程度とすることができる。開口部の平面形状は、例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。
次に、支持体１００をめっき給電層に利用する電解めっき法等により、レジスト層の開口部内に露出する支持体１００上に、エッチング停止層１１０及び配線層１１を積層形成する。そして、レジスト層を除去する。エッチング停止層１１０は、支持体１００を除去する際に、同時に除去されない材料から形成する必要がある。本実施の形態では、支持体１００として銅箔を用いているので、エッチング停止層１１０は、例えば、銅のエッチング液では除去されないニッケル（Ｎｉ）層とすることができる。配線層１１は、例えば、銅（Ｃｕ）層等とすることができる。なお、前述のように、配線層１１は外部接続用パッドとして機能する。
次に、図２（ｂ）に示す工程では、ガラスクロス１３に例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を含浸させたＢ−ステージ（半硬化状態）のプリプレグを準備する。そして、支持体１００上に、エッチング停止層１１０及び配線層１１を覆うように、プリプレグをラミネートする。そして、ラミネートしたプリプレグを押圧しつつ、プリプレグを硬化温度以上に加熱して硬化させ、ガラスクロス１３を含む絶縁層１２を形成する。
絶縁層１２の厚さは、例えば４０〜７０μｍ程度とすることができる。絶縁層１２は、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。なお、ガラスクロス１３に代えて、ガラス不織布やアラミド繊維等を用いても構わない。
次に、絶縁層１２に、絶縁層１２を貫通し配線層１１の他方の面を露出するビアホール１２ｘを形成する。ビアホール１２ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール１２ｘを形成後、デスミア処理を行い、ビアホール１２ｘの底部に露出する配線層１１の他方の面に付着した樹脂残渣を除去することが好ましい。
次に、図２（ｃ）に示す工程では、絶縁層１２に配線層１４を積層する。配線層１４は、ビアホール１２ｘ内に充填されたビア配線、及び絶縁層１２上に形成された配線パターンを含んで構成される。配線層１４は、ビアホール１２ｘの底部に露出した配線層１１と電気的に接続される。配線層１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１４を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。配線層１４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、図２（ｄ）に示す工程では、図２（ｂ）及び図２（ｃ）に示す工程を繰り返すことにより、絶縁層１２上に配線層１４を覆うように、絶縁層１５、配線層１６、絶縁層１７、及び配線層１８を順次積層する。但し、絶縁層１５及び１７は、ガラスクロス１３を含まない。絶縁層１５及び１７は、液状又はペースト状の熱硬化性の絶縁性樹脂を下層の配線層を被覆するように下層の絶縁層上に塗布し、硬化させることにより形成できる。或いは、フィルム状の熱硬化性の絶縁性樹脂を下層の配線層を被覆するように下層の絶縁層上にラミネートし、硬化させることにより形成してもよい。
これにより、絶縁層１５、配線層１６、絶縁層１７、及び配線層１８を備えた第１積層体が形成される。なお、絶縁層１５、配線層１６、絶縁層１７、及び配線層１８の各々の材料等については、前述の通りである。又、第１絶縁材料を主成分とする絶縁層である絶縁層１５及び１７の熱膨張係数は、例えば、４３〜４９ｐｐｍ／℃とされている。
次に、図３（ａ）に示す工程では、図２（ｄ）に示す工程と同様にして、絶縁層１７上に配線層１８を覆うように、絶縁層１９、配線層２０、絶縁層２１、及び配線層２２を順次積層する。これにより、第１積層体上に、絶縁層１９、配線層２０、絶縁層２１、及び配線層２２を備えた第２積層体が形成される。なお、絶縁層１９、配線層２０、絶縁層２１、及び配線層２２の各々の材料等については、前述の通りである。又、第２絶縁材料を主成分とする絶縁層である絶縁層１９及び２１の熱膨張係数は、例えば、３５〜４０ｐｐｍ／℃とされている。
なお、第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層は同数とする必要があり、本実施の形態では、第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層を各々２層としたが、これには限定されない。第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層を各々ｎ層（ｎは自然数）としてもよい。
次に、図３（ｂ）に示す工程では、第２積層体の他方の面側から外部に露出する半導体チップ接続用パッドを形成する。具体的には、まず、絶縁層２１上に配線層２２を被覆するソルダーレジスト層２３を形成する。ソルダーレジスト層２３は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂を、配線層２２を被覆するように絶縁層２１上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂を、配線層２２を被覆するように絶縁層２１上にラミネートすることにより形成してもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層２３に開口部２３ｘを形成する（フォトリソグラフィ法）。なお、開口部２３ｘは、レーザ加工法やブラスト処理等により形成してもよい。開口部２３ｘの底部に露出する配線層２２の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。開口部２３ｘの底部に露出する配線層２２のピッチは、例えば、１００〜２００μｍ程度とすることができる。
但し、開口部２３ｘの底部に露出する配線層２２に関し、半導体チップと接続されない部分（半導体チップ接続用パッドとして機能しない部分）については、上記の直径やピッチよりも大きく形成しても構わない。
必要に応じ、開口部２３ｘの底部に露出する配線層２２上に、例えば無電解めっき法等により表面処理層を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、開口部２３ｘの底部に露出する配線層２２上に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。
このように、図３（ｂ）に示す工程では、開口部２３ｘの底部に露出する配線層２２である半導体チップ接続用パッドが形成される。つまり、第２積層体の他方の面側から外部に露出する半導体チップ接続用パッドが形成される。
ソルダーレジスト層２３を形成後、図３（ａ）に示す支持体１００を除去する。銅箔である支持体１００は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。絶縁層１２から露出するエッチング停止層１１０は銅のエッチング液では除去されない層（ニッケル（Ｎｉ）層等）とされており、開口部２３ｘの底部に露出する配線層２２は表面処理層（Ａｕ層等）で被覆されている。そのため、銅箔である支持体１００のみを選択的にエッチングできる。
但し、表面処理層（Ａｕ層等）が形成されていなく、かつ、開口部２３ｘの底部に露出する配線層２２が銅（Ｃｕ）からなる場合には、銅箔である支持体１００とともに開口部２３ｘの底部に露出する配線層２２がエッチングされる。従って、これを防止するため、開口部２３ｘの底部に露出する配線層２２をマスクする必要がある。
次に、図３（ｃ）に示す工程では、エッチング停止層１１０を除去する。エッチング停止層１１０がニッケル（Ｎｉ）層である場合には、例えば、過酸化水素・硝酸系のウェットエッチングにより除去できる。エッチング停止層１１０を除去することにより、絶縁層１２の一方の面に凹部１２ｙが形成され、凹部１２ｙ内に配線層１１が露出する。凹部１２ｙの深さ（絶縁層１２の一方の面から配線層１１の一方の面までの距離）は、例えば、１０〜２０μｍ程度とすることができる。
図３（ｃ）に示す工程の後、図３（ｃ）に示す構造体をダイシング等により所定位置で切断して個片化することにより、複数の配線基板１０（図１参照）が完成する。これにより、各絶縁層の熱膨張係数のバランスが取れた反りの少ない配線基板が製造できる。
〈第２の実施の形態〉
第１の実施の形態では、ソルダーレジスト層側が半導体チップ搭載側となる例を示した。第２の実施の形態では、ソルダーレジスト層側とは反対側が半導体チップ搭載側となる例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
［第２の実施の形態に係る配線基板の構造］
まず、第２の実施の形態に係る配線基板の構造について説明する。図４は、第２の実施の形態に係る配線基板を例示する断面図である。図４に示す配線基板３０は、配線層３１と、絶縁層３２と、配線層３３と、絶縁層３４と、配線層３５と、絶縁層３６と、配線層３７と、絶縁層３８と、配線層３９と、絶縁層４０と、ガラスクロス１３と、配線層４２と、ソルダーレジスト層４３とを有する。配線基板３０は、コアレスのビルドアップ配線基板である。
なお、図４では、便宜上、ソルダーレジスト層４３側を一方の側（一方の面）、絶縁層３２側を他方の側（他方の面）とする。例えば、絶縁層３２の外部に露出する面は他方の面であり、絶縁層３２の絶縁層３４と接する面は一方の面である。
配線基板３０において、配線層３１の他方の面は、絶縁層３２の他方の面に設けられた凹部３２ｙ内に露出している。つまり、配線層３１の他方の面は、絶縁層３２の他方の面よりも絶縁層３４側に窪んだ位置にある。配線層３１の材料としては、例えば銅（Ｃｕ）等を用いることができる。配線層３１の厚さは、例えば、１０〜２０μｍ程度とすることができる。凹部３２ｙの深さ（絶縁層３２の他方の面から配線層３１の他方の面までの距離）は、例えば、１０〜２０μｍ程度とすることができる。
絶縁層３２の他方の面側から外部に露出する配線層３１の少なくとも一部は、半導体チップと電気的に接続される半導体チップ接続用パッドとして機能する。つまり、本実施の形態では、絶縁層３２側が半導体チップ搭載側である。絶縁層３２から露出する配線層３１の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。絶縁層３２から露出する配線層３１のピッチは、例えば１００〜２００μｍ程度とすることができる。
但し、絶縁層３２から露出する配線層３１に関し、半導体チップと接続されない部分（半導体チップ接続用パッドとして機能しない部分）については、上記の直径やピッチよりも大きく形成しても構わない。
絶縁層３２は、配線層３１の一方の面（配線層３３のビア配線と接する部分を除く）と側面とを覆い、他方の面を露出するように形成されている。絶縁層３２の材料としては、例えば、エポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。絶縁層３２の厚さは、例えば、２０〜４０μｍ程度とすることができる。絶縁層３２は、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。
配線層３３は、絶縁層３２の一方の面側に形成されている。配線層３３は、絶縁層３２を貫通し配線層３１の一方の面を露出するビアホール３２ｘ内に充填されたビア配線、及び絶縁層３２の一方の面に形成された配線パターンを含んで構成されている。ビアホール３２ｘは、絶縁層３４側に開口されている開口部の径が配線層３１の一方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール３２ｘの開口部の径は、例えば、６０μｍ程度とすることができる。
配線層３３は、ビアホール３２ｘの底部に露出する配線層３１と電気的に接続されている。配線層３３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３３を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層３４は、絶縁層３２の一方の面に、配線層３３を覆うように形成されている。絶縁層３４の材料としては、例えば、エポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。絶縁層３４の厚さは、例えば、２０〜４０μｍ程度とすることができる。絶縁層３４は、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。
配線層３５は、絶縁層３４の一方の面側に形成されている。配線層３５は、絶縁層３４を貫通し配線層３３の一方の面を露出するビアホール３４ｘ内に充填されたビア配線、及び絶縁層３４の一方の面に形成された配線パターンを含んで構成されている。ビアホール３４ｘは、絶縁層３６側に開口されている開口部の径が配線層３３の一方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール３４ｘの開口部の径は、例えば、６０μｍ程度とすることができる。
配線層３５は、ビアホール３４ｘの底部に露出する配線層３３と電気的に接続されている。配線層３５の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３５を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層３６は、絶縁層３４の一方の面に、配線層３５を覆うように形成されている。絶縁層３６の材料としては、例えば、エポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。絶縁層３６の厚さは、例えば、２０〜４０μｍ程度とすることができる。絶縁層３６は、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。
配線層３７は、絶縁層３６の一方の面側に形成されている。配線層３７は、絶縁層３６を貫通し配線層３５の一方の面を露出するビアホール３６ｘ内に充填されたビア配線、及び絶縁層３６の一方の面に形成された配線パターンを含んで構成されている。ビアホール３６ｘは、絶縁層３８側に開口されている開口部の径が配線層３５の一方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール３６ｘの開口部の径は、例えば、６０μｍ程度とすることができる。
配線層３７は、ビアホール３６ｘの底部に露出する配線層３５と電気的に接続されている。配線層３７の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３７を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層３８は、絶縁層３６の一方の面に、配線層３７を覆うように形成されている。絶縁層３８の材料としては、例えば、エポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。絶縁層３８の厚さは、例えば、２０〜４０μｍ程度とすることができる。絶縁層３８は、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。
配線層３９は、絶縁層３８の一方の面側に形成されている。配線層３９は、絶縁層３８を貫通し配線層３７の一方の面を露出するビアホール３８ｘ内に充填されたビア配線、及び絶縁層３８の一方の面に形成された配線パターンを含んで構成されている。ビアホール３８ｘは、絶縁層４０側に開口されている開口部の径が配線層３７の一方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール３８ｘの開口部の径は、例えば、６０μｍ程度とすることができる。
配線層３９は、ビアホール３８ｘの底部に露出する配線層３７と電気的に接続されている。配線層３９の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３９を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層４０は、絶縁層３８の一方の面に、配線層３９を覆うように形成されている。絶縁層４０は、ガラスクロス１３に例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を含浸させたものである。絶縁層４０の厚さは、例えば４０〜７０μｍ程度とすることができる。絶縁層４０は、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有することができる。なお、絶縁層４０は、本発明に係る補強部材を含む絶縁層の代表的な一例である。
配線層４２は、絶縁層４０の一方の面側に形成されている。配線層４２は、絶縁層４０を貫通し配線層３９の一方の面を露出するビアホール４０ｘ内に充填されたビア配線、及び絶縁層４０の一方の面に形成された配線パターンを含んで構成されている。ビアホール４０ｘは、ソルダーレジスト層４３側に開口されている開口部の径が配線層３９の一方の面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール４０ｘの開口部の径は、例えば６０〜８０μｍ程度とすることができる。
配線層４２は、ビアホール４０ｘの底部に露出する配線層３９と電気的に接続されている。配線層４２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層４２を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。
ソルダーレジスト層４３は、絶縁層４０の一方の面に、配線層４２を覆うように形成されている。ソルダーレジスト層４３は開口部４３ｘを有し、開口部４３ｘの底部には配線層４２の一部が露出している。開口部４３ｘの底部に露出する配線層４２は、例えば、マザーボード等の実装基板（図示せず）と電気的に接続される外部接続用パッドとして機能する。開口部４３ｘの底部に露出する配線層４２の平面形状は例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。開口部４３ｘの底部に露出する配線層４２のピッチは、例えば５００〜１２００μｍ程度とすることができる。
必要に応じて、開口部４３ｘの底部に露出する配線層４２上に表面処理層を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、開口部４３ｘの底部に露出する配線層４２上に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。
なお、配線基板３０において、配線層４２を構成する配線パターンを絶縁層４０の一方の面に引き出して形成し、絶縁層４０の一方の面に引き出された配線パターンをソルダーレジスト層４３の開口部４３ｘから露出させ、外部接続用パッドとしてもよい。つまり、配線層４２のビアホール４０ｘ上以外の部分を外部接続用パッドとしてもよい。
ここで、配線基板３０の特徴である絶縁層の構成について説明する。配線基板３０において、ガラスクロス１３を含む絶縁層４０を最下層とすると、絶縁層４０の他方の面には絶縁層３８及び３６が積層されている。配線層３９、絶縁層３８、配線層３７、及び絶縁層３６からなる積層体は、本発明に係る第１積層体の代表的な一例である。この場合、絶縁層３８及び３６は第１絶縁材料を主成分としている。第１絶縁材料の一例としては、エポキシ系の絶縁性樹脂を挙げることができる。
第１絶縁材料を主成分とする絶縁層である絶縁層３８及び３６の熱膨張係数は、同一範囲内に調整されている。絶縁層３８及び３６の熱膨張係数は、例えば、各々の絶縁層に含有されるフィラーの量により調整できる。絶縁層３８及び３６の熱膨張係数の範囲は、例えば、４３〜４９ｐｐｍ／℃とすることができる。なお、この範囲内であれば、絶縁層３６の熱膨張係数と絶縁層３８の熱膨張係数とが一致していてもよいし、異なっていてもよい。
第１積層体の他方の面には、絶縁層３４及び３２が積層されている。配線層３５、絶縁層３４、配線層３３、及び絶縁層３２からなる積層体は、本発明に係る第２積層体の代表的な一例である。この場合、絶縁層３４及び３２は第２絶縁材料を主成分としている。第２絶縁材料の一例としては、エポキシ系の絶縁性樹脂を挙げることができる。
第２絶縁材料を主成分とする絶縁層である絶縁層３４及び３２の熱膨張係数は、同一範囲内に調整されている。絶縁層３４及び３２の熱膨張係数は、例えば、各々の絶縁層に含有されるフィラーの量により調整できる。絶縁層３４及び３２の熱膨張係数の範囲は、例えば、３５〜４０ｐｐｍ／℃とすることができる。なお、この範囲内であれば、絶縁層３４の熱膨張係数と絶縁層３６の熱膨張係数とが一致していてもよいし、異なっていてもよい。
このように、配線基板３０において、第１絶縁材料を主成分とする絶縁層である絶縁層３８及び３６の熱膨張係数は、第２絶縁材料を主成分とする絶縁層である絶縁層３４及び３２の熱膨張係数よりも大きく設定されている。第１絶縁材料と第２絶縁材料は、各々同一の絶縁性樹脂（例えば、エポキシ系の絶縁性樹脂）としてもよい。又、第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層に各々フィラーを含有し、第１絶縁材料を主成分とする絶縁層のフィラーの含有量を第２絶縁材料を主成分とする絶縁層のフィラーの含有量よりも少なくすることにより、熱膨張係数を上記範囲に調整してもよい。
又、絶縁層４０は、第１絶縁材料を主成分とする絶縁層と同一の絶縁性樹脂で形成してもよい。又、絶縁層４０は、第１絶縁材料を主成分とする絶縁層と同一のフィラーを含有し、絶縁層４０のフィラーの含有量を第２絶縁材料を主成分とする絶縁層のフィラーの含有量よりも少なくしてもよい。絶縁層４０のフィラーの含有量は、例えば、第１絶縁材料を主成分とする絶縁層のフィラーの含有量と略同一とすることができる。
絶縁層４０のフィラーの含有量を第１絶縁材料を主成分とする絶縁層のフィラーの含有量と略同一とする場合、ガラスクロス１３を含まない絶縁層４０単体の熱膨張係数は第１絶縁材料を主成分とする絶縁層と同様の熱膨張係数の範囲（例えば、４３〜４９ｐｐｍ／℃）に調整される。但し、ガラスクロス１３を含むことにより、ガラスクロス１３を含む絶縁層４０全体の熱膨張係数は、第１絶縁材料を主成分とする絶縁層の熱膨張係数よりも小さな値となり、更には、第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも小さな値となる。
なお、第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層は同数とする必要があり、本実施の形態では、第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層を各々２層としたが、これには限定されない。第１絶縁材料を主成分とする絶縁層と第２絶縁材料を主成分とする絶縁層を各々ｎ層（ｎは自然数）としてもよい。
このように、第２の実施の形態においても第１の実施の形態と同様に、半導体チップ搭載側の反対側にガラスクロスを含む絶縁層を配置する。そして、ガラスクロスを含む絶縁層の他方の面に所定数積層された第１絶縁材料を主成分とする絶縁層を含む第１積層体を形成し、更に第１積層体の他方の面に第１絶縁材料を主成分とする絶縁層と同数積層された第２絶縁材料を主成分とする絶縁層を含む第２積層体を形成する。そして、第１絶縁材料を主成分とする絶縁層の熱膨張係数を第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きくする。これにより、各絶縁層の熱膨張係数のバランスが取れるため、配線基板の反りを低減できる。
［第２の実施の形態に係る配線基板の製造方法］
第２の実施の形態に係る配線基板は、第１の実施の形態に係る配線基板の製造方法とおおよそ同様の製造方法で製造できるため図示は省略するが、以下に簡単に説明する。
まず、支持体１００上にエッチング停止層及び配線層３１を積層する。なお、前述のように、配線層３１は半導体チップ接続用パッドとして機能する。そして、支持体１００上にエッチング停止層及び配線層３１を覆うように、絶縁層３２、配線層３３、絶縁層３４、及び配線層３５を形成する。なお、絶縁層３２、配線層３３、絶縁層３４、及び配線層３５からなる積層体は、本発明に係る第２積層体の代表的な一例である。この場合、絶縁層３２及び３４は第２絶縁材料を主成分としている。第２絶縁材料の一例としては、エポキシ系の絶縁性樹脂を挙げることができる。
次に、絶縁層３４上に、配線層３５を覆うように絶縁層３６、配線層３７、絶縁層３８、配線層３９を形成する。なお、絶縁層３６、配線層３７、絶縁層３８、配線層３９からなる積層体は、本発明に係る第１積層体の代表的な一例である。この場合、絶縁層３６及び３８は第１絶縁材料を主成分としている。第１絶縁材料の一例としては、エポキシ系の絶縁性樹脂を挙げることができる。
次に、絶縁層３８上に、配線層３９を覆うようにガラスクロス１３を含む絶縁層４０を形成する。つまり、第１積層体上に、ガラスクロス１３を含む絶縁層４０を形成する。そして、絶縁層４０上に配線層４２及びソルダーレジスト層４３を順次形成し、ソルダーレジスト層４３に開口部４３ｘを形成する。開口部４３ｘの底部に露出する配線層４２は外部接続用パッドとなる。その後、支持体１００を除去し、更にエッチング停止層を除去することにより、配線基板３０が完成する。
但し、配線基板３０では、絶縁層３２側が半導体チップ搭載側となるため、絶縁層３２から露出する配線層３１がソルダーレジスト層４３から露出する配線層４２よりも狭ピッチで小径となるように、配線基板３０を作製する。
〈第３の実施の形態〉
第３の実施の形態では、第１の実施の形態に係る配線基板１０（図１参照）の第２積層体側に半導体チップを搭載した半導体パッケージの例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図５は、第３の実施の形態に係る半導体パッケージを例示する断面図である。図５を参照するに、半導体パッケージ５０は、図１に示す配線基板１０と、半導体チップ５１と、接合部５２と、アンダーフィル樹脂５３とを有する。
半導体チップ５１の電極パッド（図示せず）は、接合部５２を介して、配線基板１０のソルダーレジスト層２３の開口部２３ｘの底部に露出する配線層２２（半導体チップ接続用パッド）と電気的に接続されている。接合部５２としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。アンダーフィル樹脂５３は、半導体チップ５１と配線基板１０のソルダーレジスト層２３との間に充填されている。
このように、第３の実施の形態によれば、第１の実施の形態に係る配線基板１０に半導体チップ５１を搭載した半導体パッケージ５０を実現できる。配線基板１０は従来の配線基板と比べて反りが小さいため、配線基板１０が反って配線基板１０と半導体チップ５１との間隔が部分的に接合部５２の径よりも大きくなるようなことはない。そのため、配線基板１０と半導体チップ５１との接続信頼性を向上できる。なお、第２の実施の形態に係る配線基板３０（図４参照）の絶縁層３２側に半導体チップ５１を搭載しても同様の半導体パッケージを実現でき、同様の効果を奏することは言うまでもない。
〈第３の実施の形態の変形例〉
第３の実施の形態の変形例では、第３の実施の形態に係る半導体パッケージ５０（図５参照）に更に他の半導体パッケージを搭載したＰＯＰ構造（パッケージオンパッケージ構造）の半導体パッケージの例を示す。なお、第３の実施の形態の変形例において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図６は、第３の実施の形態の変形例に係る半導体パッケージを例示する断面図である。図６を参照するに、半導体パッケージ７０は、図５に示す半導体パッケージ５０と、半導体パッケージ６０と、接合部７５とを有する。半導体パッケージ６０は、基板６１上に半導体チップ６２が搭載され、半導体チップ６２の電極パッド（図示せず）と基板６１のパッド６３とがボンディングワイヤ６４を介して電気的に接続された構造を有する。
基板６１の配線基板１０と対向する側のパッド（図示せず）は、接合部７５を介して、配線基板１０のソルダーレジスト層２３の開口部２３ｘの底部に露出する配線層２２と電気的に接続されている。接合部７５としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
このように、第３の実施の形態の変形例によれば、第３の実施の形態に係る半導体パッケージに更に他の半導体パッケージを搭載したＰＯＰ構造の半導体パッケージを実現できる。配線基板１０は従来の配線基板と比べて反りが小さいため、配線基板１０が反って配線基板１０と基板６１との間隔が部分的に接合部７５の径よりも大きくなるようなことはない。そのため、配線基板１０と基板６１との接続信頼性を向上できる。なお、第２の実施の形態に係る配線基板（図４参照）を用いても同様のＰＯＰ構造の半導体パッケージを実現でき、同様の効果を奏することは言うまでもない。
〈反りの比較〉
図１に示した配線基板１０（実施例１とする）、図３（ｃ）に示した個片化前の配線基板１０（実施例２とする）、比較例に係る配線基板（比較例１とする）、及び個片化前の比較例に係る配線基板（比較例２とする）を作製し、反りの比較を行った。比較例１及び２は、絶縁層の熱膨張係数の設定のみが実施例１及び２と相違する。具体的には、以下の表１に示す通りである。
Figure 2014022618
なお、個片化後の反りの比較（実施例１と比較例１の反りの比較）は計算により行い、個片化前のシート状態での反りの比較（実施例２と比較例２の反りの比較）は実測により行った。結果を表２に示す。
Figure 2014022618
表２からわかるように、個片化後の反りを比較すると、実施例１は比較例１の半分以下の反りとなっている。又、個片化前のシート状態での反りを比較すると、実施例２は比較例２の２／３以下の反りとなっている。つまり、何れの場合にも、実施例では比較例に比べて反りが大幅に低減することが確認された。
すなわち、第１積層体を構成する第１絶縁材料を主成分とする絶縁層の数と第２積層体を構成する第２絶縁材料を主成分とする絶縁層の数とを同数とする。そして、更に、第１絶縁材料を主成分とする絶縁層の熱膨張係数を第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きくすることにより、全ての絶縁層の熱膨張係数を同程度とした場合と比べて、配線基板の反りが大幅に低減することが確認された。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、各実施の形態では、ビルドアップ工法により支持体の片側に配線層及び絶縁層を積層し、最後に支持体を除去してコアレスの配線基板を製造する例を示した。しかし、ビルドアップ工法により支持体の両側に配線層及び絶縁層を積層し、最後に支持体を除去してコアレスの配線基板を製造しても構わない。
又、エッチング停止層に代えて、Ａｕ層を用いてもよい。この場合には、配線基板１０や配線基板３０の配線層１１や配線層３１の表面にＡｕ層が形成され、Ａｕ層が配線基板１０や配線基板３０の外部に露出してパッドとして機能する。なお、Ａｕ層に代えて、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等をＡｕ層が配線基板１０や配線基板３０の外部に露出するように形成してもよい。
１０、３０ 配線基板
１１、１４、１６、１８、２０、２２、３１、３３、３５、３７、３９、４２ 配線層
１２、１５、１７、１９、２１、３２、３４、３６、３８、４０ 絶縁層
１２ｘ、１５ｘ、１７ｘ、１９ｘ、２１ｘ、３２ｘ、３４ｘ、３６ｘ、３８ｘ、４０ｘ ビアホール
１２ｙ、３２ｙ 凹部
１３ ガラスクロス
２３、４３ ソルダーレジスト層
２３ｘ、４３ｘ 開口部
５０、６０、７０ 半導体パッケージ
５１、６２ 半導体チップ
５２ 接合部
５３ アンダーフィル樹脂
６１ 基板
６３ パッド
６４ ボンディングワイヤ
７５ 接合部
１００ 支持体
１１０ エッチング停止層

Claims (8)

  1. 補強部材を含む絶縁層と、
    前記補強部材を含む絶縁層の一方の面側から外部に露出する外部接続用パッドと、
    前記補強部材を含む絶縁層の他方の面に第１絶縁材料を主成分とする絶縁層が所定数積層された第１積層体と、
    前記第１積層体の前記補強部材を含む絶縁層とは反対側の面に前記第１絶縁材料を主成分とする絶縁層と同数積層された第２絶縁材料を主成分とする絶縁層を含む第２積層体と、
    前記第２積層体の前記第１積層体とは反対の面側から外部に露出する半導体チップ接続用パッドと、を有し、
    前記第１絶縁材料を主成分とする絶縁層の熱膨張係数は、前記第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きい配線基板。
  2. 前記第１絶縁材料及び前記第２絶縁材料は、各々エポキシ系の絶縁性樹脂であり、
    前記第１絶縁材料を主成分とする絶縁層及び前記第２絶縁材料を主成分とする絶縁層は、各々フィラーを含有し、
    前記第１絶縁材料を主成分とする絶縁層の前記フィラーの含有量は、前記第２絶縁材料を主成分とする絶縁層の前記フィラーの含有量よりも少ない請求項１記載の配線基板。
  3. 前記補強部材を含む絶縁層は、前記第１絶縁材料を主成分とする絶縁層と同一の絶縁性樹脂で形成され、
    前記補強部材を含む絶縁層は、前記第１絶縁材料を主成分とする絶縁層と同一のフィラーを含有し、
    前記補強部材を含む絶縁層の前記フィラーの含有量は、前記第２絶縁材料を主成分とする絶縁層の前記フィラーの含有量よりも少ない請求項２記載の配線基板。
  4. 前記補強部材を含む絶縁層の熱膨張係数は、前記第１絶縁材料を主成分とする絶縁層及び前記第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも小さい請求項１乃至３の何れか一項記載の配線基板。
  5. 請求項１乃至４の何れか一項記載の配線基板の前記第２積層体側に半導体チップが搭載され、
    前記半導体チップが接合部を介して前記半導体チップ接続用パッドと電気的に接続された半導体パッケージ。
  6. 基板上に他の半導体チップが実装された他の半導体パッケージが前記半導体チップの前記第２積層体とは反対側に配置され、
    前記他の半導体チップが前記基板及び他の接合部を介して前記配線基板と電気的に接続された請求項５記載の半導体パッケージ。
  7. 支持体上に、外部接続用パッドを形成する工程と、
    前記支持体上に、前記外部接続用パッドを覆うように、補強部材を含む絶縁層を形成する工程と、
    前記補強部材を含む絶縁層上に、第１絶縁材料を主成分とする絶縁層が所定数積層された第１積層体を形成する工程と、
    前記第１積層体上に、前記第１絶縁材料を主成分とする絶縁層と同数積層された第２絶縁材料を主成分とする絶縁層を含む第２積層体を形成する工程と、
    前記第２積層体の前記第１積層体とは反対の面側から外部に露出する半導体チップ接続用パッドを形成する工程と、
    前記支持体を除去する工程と、を有し、
    前記第１絶縁材料を主成分とする絶縁層の熱膨張係数は、前記第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きい配線基板の製造方法。
  8. 支持体上に、半導体チップ接続用パッドを形成する工程と、
    前記支持体上に、前記半導体チップ接続用パッドを覆うように、第２絶縁材料を主成分とする絶縁層が所定数積層された第２積層体を形成する工程と、
    前記第２積層体上に、前記第２絶縁材料を主成分とする絶縁層と同数積層された第１絶縁材料を主成分とする絶縁層を含む第１積層体を形成する工程と、
    前記第１積層体上に、補強部材を含む絶縁層を形成する工程と、
    前記補強部材を含む絶縁層上に、外部接続用パッドを形成する工程と、
    前記支持体を除去する工程と、を有し、
    前記第１絶縁材料を主成分とする絶縁層の熱膨張係数は、前記第２絶縁材料を主成分とする絶縁層の熱膨張係数よりも大きい配線基板の製造方法。
JP2012161067A 2012-07-20 2012-07-20 配線基板及びその製造方法、半導体パッケージ Active JP5990421B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012161067A JP5990421B2 (ja) 2012-07-20 2012-07-20 配線基板及びその製造方法、半導体パッケージ
US13/936,443 US9232642B2 (en) 2012-07-20 2013-07-08 Wiring substrate, method for manufacturing the wiring substrate, and semiconductor package
TW102124656A TWI593333B (zh) 2012-07-20 2013-07-10 配線基板、配線基板之製造方法以及半導體封裝
KR1020130082572A KR101968957B1 (ko) 2012-07-20 2013-07-15 배선 기판 및 그 제조 방법, 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161067A JP5990421B2 (ja) 2012-07-20 2012-07-20 配線基板及びその製造方法、半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2014022618A true JP2014022618A (ja) 2014-02-03
JP2014022618A5 JP2014022618A5 (ja) 2015-08-13
JP5990421B2 JP5990421B2 (ja) 2016-09-14

Family

ID=49945891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012161067A Active JP5990421B2 (ja) 2012-07-20 2012-07-20 配線基板及びその製造方法、半導体パッケージ

Country Status (4)

Country Link
US (1) US9232642B2 (ja)
JP (1) JP5990421B2 (ja)
KR (1) KR101968957B1 (ja)
TW (1) TWI593333B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143813A (ja) * 2015-02-04 2016-08-08 大日本印刷株式会社 貫通電極基板の製造方法
JP2017220543A (ja) * 2016-06-07 2017-12-14 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9961767B2 (en) * 2015-02-10 2018-05-01 Shinko Electric Industires Co., Ltd. Circuit board and method of manufacturing circuit board
KR101776397B1 (ko) 2015-09-09 2017-09-07 고승용 압력게이지 보호용 밸브장치
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6705718B2 (ja) * 2016-08-09 2020-06-03 新光電気工業株式会社 配線基板及びその製造方法
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
US10854550B2 (en) 2017-09-28 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
TWI745162B (zh) * 2020-11-12 2021-11-01 力成科技股份有限公司 半導體封裝結構
KR20220151431A (ko) * 2021-05-06 2022-11-15 삼성전기주식회사 인쇄회로기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224739A (ja) * 2008-03-19 2009-10-01 Shinko Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2011014847A (ja) * 2009-07-06 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2012009606A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板
JP2012074743A (ja) * 2012-01-16 2012-04-12 Ngk Spark Plug Co Ltd 多層配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0791096B2 (ja) 1990-08-30 1995-10-04 川崎重工業株式会社 粉粒状原料の流動層焼成方法および装置
JPH09237972A (ja) 1996-02-29 1997-09-09 Kyocera Corp 多層配線基板
JP3537620B2 (ja) 1997-02-27 2004-06-14 京セラ株式会社 多層配線基板
US7321098B2 (en) * 2004-04-21 2008-01-22 Delphi Technologies, Inc. Laminate ceramic circuit board and process therefor
JP4108643B2 (ja) 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2006237324A (ja) 2005-02-25 2006-09-07 Seiko Epson Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224739A (ja) * 2008-03-19 2009-10-01 Shinko Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2011014847A (ja) * 2009-07-06 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2012009606A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板
JP2012074743A (ja) * 2012-01-16 2012-04-12 Ngk Spark Plug Co Ltd 多層配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143813A (ja) * 2015-02-04 2016-08-08 大日本印刷株式会社 貫通電極基板の製造方法
JP2017220543A (ja) * 2016-06-07 2017-12-14 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2022016495A (ja) * 2017-08-28 2022-01-21 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP5990421B2 (ja) 2016-09-14
KR20140011946A (ko) 2014-01-29
US9232642B2 (en) 2016-01-05
TW201422084A (zh) 2014-06-01
TWI593333B (zh) 2017-07-21
KR101968957B1 (ko) 2019-04-15
US20140021625A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
JP5990421B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6381750B2 (ja) 配線基板、半導体装置
JP5715835B2 (ja) 半導体パッケージ及びその製造方法
JP6133227B2 (ja) 配線基板及びその製造方法
JP6358887B2 (ja) 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP6054080B2 (ja) 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP2016018858A (ja) 配線基板、半導体パッケージ
JP6761064B2 (ja) 配線基板及びその製造方法
JP7046639B2 (ja) 配線基板及びその製造方法
JP6705718B2 (ja) 配線基板及びその製造方法
JP2009152282A (ja) 集合配線基板及び半導体パッケージ
JP6671256B2 (ja) 配線基板及びその製造方法
JP2012004440A5 (ja)
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2013080823A (ja) プリント配線板及びその製造方法
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
JP2018195600A (ja) 配線基板、配線基板の製造方法
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2012114110A (ja) 多層配線基板の製造方法
JP2019016683A (ja) 配線基板及びその製造方法、半導体パッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5990421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150