TWI593333B - 配線基板、配線基板之製造方法以及半導體封裝 - Google Patents

配線基板、配線基板之製造方法以及半導體封裝 Download PDF

Info

Publication number
TWI593333B
TWI593333B TW102124656A TW102124656A TWI593333B TW I593333 B TWI593333 B TW I593333B TW 102124656 A TW102124656 A TW 102124656A TW 102124656 A TW102124656 A TW 102124656A TW I593333 B TWI593333 B TW I593333B
Authority
TW
Taiwan
Prior art keywords
insulating
layer
insulating layer
wiring
insulating layers
Prior art date
Application number
TW102124656A
Other languages
English (en)
Other versions
TW201422084A (zh
Inventor
中村順一
尾川道郎
小林和弘
伝田浩己
Original Assignee
新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電氣工業股份有限公司 filed Critical 新光電氣工業股份有限公司
Publication of TW201422084A publication Critical patent/TW201422084A/zh
Application granted granted Critical
Publication of TWI593333B publication Critical patent/TWI593333B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

配線基板、配線基板之製造方法以及半導體封裝 [參照相關領域]
此申請基於先前2012年7月20日提申的日本專利申請第2012-161067號，且主張優先權，在此加入整篇內容做為參考。
在此討論的實施例是關於配線基板、配線基板之製造方法以及半導體封裝。
照慣例，已知有無核心配線基板，具有彼此交替疊層之預定義數目的絕緣層及配線層。配線基板具有裝設半導體晶片的一表面(半導體晶片安裝表面)及接合一外部連接終端的另一表面(外部連接終端接合表面)。在配線基板的絕緣層之間，玻璃布包含在具有外部連接終端接合表面的絕緣層內，且玻璃布不包含在其他的絕緣層內。不包含玻璃布的絕緣層由相同的絕緣樹脂形成，且調整成實質上具相同熱膨脹係數(舉例來說，見日本早期公開專利申請號第2009-224739號)。
根據本發明的一型態，提供一種配線基板，該配 線基板包含：一絕緣層，包括一加強構件且具有一第一表面及位在該第一表面相對側的一第二表面；一第一電極墊，由包括該加強構件的該絕緣層該第一表面暴露出來；一第一層狀體，包括多個第一絕緣層且形成在具有該加強構件的該絕緣層該第二表面上，該些第一絕緣層主成分為一第一絕緣材料；一第二層狀體，包括多個第二絕緣層且形成在該第一層狀體上，該些第二絕緣層主成分為一第二絕緣材料；以及一第二電極墊，由相對於該第一層狀體的該第二層狀體之一表面暴露出來；其中該些第一絕緣絕緣層的數目等於該些第二絕緣層的數目，其中該些第一絕緣層的熱膨脹係數大於該些第二絕緣層的熱膨脹係數。
可藉由申請專利範圍中特別指出的元件及組合，實現及獲得本發明的目的和優勢。
需了解前述一般的說明及下列詳細的描述為示範及解釋之用，而不限制申請專利範圍中的本發明。
10‧‧‧線基板
11‧‧‧線層
12‧‧‧絕緣層
12x‧‧‧通孔
12y‧‧‧凹部
13‧‧‧玻璃布
14‧‧‧配線層
15‧‧‧絕緣層
15x‧‧‧通孔
16‧‧‧配線層
17‧‧‧絕緣層
17x‧‧‧通孔
18‧‧‧配線層
19‧‧‧絕緣層
19x‧‧‧通孔
20‧‧‧配線層
21‧‧‧絕緣層
21x‧‧‧通孔
22‧‧‧配線層
23‧‧‧防焊層
23x‧‧‧通孔
30‧‧‧配線基板
31‧‧‧配線層
32‧‧‧絕緣層
32x‧‧‧通孔
32y‧‧‧凹部
33‧‧‧配線層
34‧‧‧絕緣層
34x‧‧‧通孔
35‧‧‧配線層
36‧‧‧絕緣層
36x‧‧‧通孔
37‧‧‧配線層
38‧‧‧絕緣層
38x‧‧‧通孔
39‧‧‧配線層
40‧‧‧絕緣層
40x‧‧‧通孔
42‧‧‧配線層
43‧‧‧防焊層
43x‧‧‧開口
50‧‧‧半導體封裝
51‧‧‧半導體晶片
52‧‧‧接合部分
53‧‧‧底部填膠樹脂
60‧‧‧半導體封裝
61‧‧‧基板
62‧‧‧半導體晶片
63‧‧‧墊
64‧‧‧接合線
75‧‧‧接合部分
100‧‧‧支持體
110‧‧‧蝕刻停止層
圖1是根據本發明第一實施例的配線基板剖面圖。
圖2A至圖3C是示意圖，繪示根據本發明第一實施例製造配線基板的製程。
圖4是根據本發明第二實施例的配線基板剖面圖。
圖5是根據本發明第三實施例的半導體封裝剖面圖。
圖6是根據第三實施例變化例子的半導體封裝剖面圖。
在一例中，配線基板具有多個絕緣層，多個絕緣層包括一個具有玻璃布的絕緣層及多個沒有玻璃布的絕緣層，本發明的發明人發現當包含沒有玻璃布的絕緣層的熱膨脹係數被調整到本質上相同，難以減少配線基板的變形。
考慮到上述問題，參照附隨的圖式描述本發明實施例。在所有的圖式中，類似的組件/部分會使用類似的參考符號標示。因此，以類似的參考符號標示的類似組件/部分，會省略其詳細描述。
<第一實施例> (根據本發明第一實施例的配線基板的結構)
首先，描述根據本發明第一實施例配線基板10的結構。圖1是根據本發明第一實施例配線基板10的剖面圖。繪示在圖1中的配線基板10包括配線層11、絕緣層12、玻璃布13、配線層14、絕緣層15、配線層16、絕緣層17、配線層18、絕緣層19、配線層20、絕緣層21、配線層22及防焊層23。配線基板10是無核心的組合配線基板。
在圖1及其對應的描述中，為了方便起見，用語”一側”或用語”一表面”對應到朝向絕緣層12方向的一側或一表面，且用語”其他側”或用語”其他表面”對應到朝向防焊層23方向的一側或一表面。舉例來說，絕緣層12面向外的一暴露表面可參照為”絕緣層12的一表面”，而接觸絕緣層15的絕緣層12的一表面可參照為”絕緣層12的其他表面”。
在配線基板10，設置在絕緣層12一表面的凹部12y暴露出配線層11的一表面。換言之，配線層11的一表面 位在比絕緣層12一表面更朝向絕緣層15的方向。舉例來說，銅(Cu)可用作配線層11的材料。配線層11的厚度，舉例來說，大約10微米(μm)至20微米之間。凹部12y的深度(由絕緣層12一表面到配線層11一表面的距離)，舉例來說，大約10微米至20微米之間。
配線層11由絕緣層12一表面向外暴露，作用如同外部連接墊，電性連接到如主機板的一安裝基板(未繪示)。由絕緣層12一表面向外暴露的配線層11，舉例來說，平面圖上為圓形。圓形形狀的直徑，舉例來說，大約200微米到1000微米之間。由絕緣層12向外暴露的配線層11之間的間隙，舉例來說，大約500微米到1200微米之間。
絕緣層12覆蓋配線層11的其他表面(排除配線層11接觸下述配線層14的通孔配線的部分)及配線層11的側表面，且暴露配線層11的一表面。絕緣層12，舉例來說，是具有內含玻璃布13的熱固性絕緣樹脂的一層。絕緣層12的熱固性絕緣樹脂，舉例來說，如主成分為環氧樹脂。絕緣層12的厚度，舉例來說，大約40微米至70微米之間。絕緣層12可包括如矽土(SiO2)或礬土(Al2O3)的填料。
玻璃布13包括一束玻璃纖維(第一玻璃纖維束)排列在一預定義第一方向，且另一玻璃纖維束(第二玻璃纖維束)排列在實質上正交第一方向的第二方向上。第一及第二玻璃纖維束是普通編織，以形成矩陣狀的圖案。藉由捆多個玻璃纖維(每個玻璃纖維直徑大約數微米)在一起，第一及第二玻璃纖維束可形成大約數百微米寬。或者，非編織的玻璃纖維或醯胺纖 維可取代玻璃布13。玻璃布13、非編織玻璃纖維及醯胺纖維是根據本發明一實施例加強構件的代表例。更進一歩，絕緣層12是根據本發明一實施例絕緣層的代表例。
配線層14形成絕緣層12其他表面的一側上。具體地說，配線層14形成在絕緣層12的其他表面上，且形成於貫穿絕緣層12及暴露配線層11其他表面的通孔12x內。因此，由填充通孔12x內側的通孔配線及形成在絕緣層12其他表面上的配線圖形，組成配線層14。通孔12x是凹槽，在絕緣層15一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔12x的開口直徑，舉例來說，大約60微米至80微米之間。
配線層14電性連接到在通孔12x底部暴露的配線層11。舉例來說，銅(Cu)可作為配線層14的材料。組成配線層14的配線圖形厚度，舉例來說，大約10微米至20微米之間。
絕緣層15形成在絕緣層12的其他表面上，且覆蓋配線層14。絕緣層15的材料，舉例來說，具有主成分為環氧樹脂的熱固性樹脂。絕緣層15的厚度，舉例來說，大約20微米至40微米之間。絕緣層15可包括如矽土(SiO2)或礬土(Al2O3)的填料。
配線層16形成在絕緣層15其他表面的一側上。具體地說，配線層16形成在絕緣層15其他表面上，且形成於貫穿絕緣層15及暴露配線層14其他表面的通孔15x內。因此，由填充通孔15x內側的通孔配線及形成在絕緣層15其他表面 上的配線圖形，組成配線層16。通孔15x是凹槽，在絕緣層17一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔15x的開口直徑，舉例來說，大約60微米。
配線層16電性連接到在通孔15x底部暴露的配線層14。舉例來說，銅(Cu)可作為配線層16的材料。組成配線層16的配線圖形厚度，舉例來說，大約10微米至20微米之間。
絕緣層17形成在絕緣層15的其他表面上，且覆蓋配線層16。絕緣層17的材料，舉例來說，具有主成分為環氧樹脂的熱固性樹脂。絕緣層17的厚度，舉例來說，大約20微米至40微米之間。絕緣層17可包括如矽土(SiO2)或礬土(Al2O3)的填料。
配線層18形成在絕緣層17其他表面的一側上。具體地說，配線層18形成在絕緣層17其他表面上，且形成於貫穿絕緣層17及暴露配線層16其他表面的通孔17x內。因此，由填充通孔17x內側的通孔配線及形成在絕緣層17其他表面上的配線圖形，組成配線層18。通孔17x是凹槽，在絕緣層17一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔17x的開口直徑，舉例來說，大約60微米。
配線層18電性連接到在通孔17x底部暴露的配線層16。舉例來說，銅(Cu)可作為配線層18的材料。組成配線層18的配線圖形厚度，舉例來說，大約10微米至20微米之間。
絕緣層19形成在絕緣層17的其他表面上，且覆 蓋配線層18。絕緣層19的材料，舉例來說，具有主成分為環氧樹脂的熱固性樹脂。絕緣層19的厚度，舉例來說，大約20微米至40微米之間。絕緣層19可包括如矽土(SiO2)或礬土(Al2O3)的填料。
配線層20形成在絕緣層19其他表面的一側上。具體地說，配線層20形成在絕緣層19其他表面上，且形成於貫穿絕緣層19及暴露配線層18其他表面的通孔19x內。因此，由填充通孔19x內側的通孔配線及形成在絕緣層19其他表面上的配線圖形，組成配線層20。通孔19x是凹槽，在絕緣層21一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔19x的開口直徑，舉例來說，大約60微米。
配線層20電性連接到在通孔19x底部暴露的配線層18。舉例來說，銅(Cu)可作為配線層20的材料。組成配線層20的配線圖形厚度，舉例來說，大約10微米至20微米之間。
絕緣層21形成在絕緣層19的其他表面上，且覆蓋配線層20。絕緣層21的材料，舉例來說，具有主成分為環氧樹脂的熱固性樹脂。絕緣層21的厚度，舉例來說，大約20微米至40微米之間。絕緣層21可包括如矽土(SiO2)或礬土(Al2O3)的填料。
配線層22形成在絕緣層21其他表面的一側上。具體地說，配線層22形成在絕緣層21其他表面上，且形成於貫穿絕緣層21及暴露配線層20其他表面的通孔21x內。因此，由填充通孔21x內側的通孔配線及形成在絕緣層21其他表面 上的配線圖形，組成配線層22。通孔21x是凹槽，在絕緣層23一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔21x的開口直徑，舉例來說，大約60微米。
配線層22電性連接到在通孔21x底部暴露的配線層20。舉例來說，銅(Cu)可作為配線層22的材料。組成配線層22的配線圖形厚度，舉例來說，大約10微米至20微米之間。
防焊層23形成在絕緣層21的其他表面上，且覆蓋配線層22。防焊層23包括開口23x，開口23x具有暴露配線層22一部分的底部。至少暴露在開口23x底部的配線層22的一部分作用如同半導體晶片連接墊，電性連接到一半導體晶片。換言之，在此實施例中，防焊層23側邊符合其上裝配半導體晶片的配線基板10側邊。
暴露在開口23x底部的配線層22，舉例來說，平面圖上為圓形。圓形形狀的直徑，舉例來說，大約40微米到120微米之間。暴露在開口23x底部的配線層22之間的間隙，舉例來說，大約100微米到200微米之間。
然而，根據暴露在開口23x底部的配線層22，不連接到半導體晶片的配線層22的一部分(即不作用如連接到半導體晶片的連接墊的配線層22一部分)直徑大於前述約40微米到120微米之間的直徑，且間隙大於前述約100微米至200微米之間的間隙。舉例來說，在下述半導體封裝70(如圖6所示)的例子中，配線層22的部分具有大於前述大約40微米至120微米之間的直徑，且間隙大於前述約100微米至200微米 之間的間隙。即在圖6繪示的實施例中，暴露在開口23x底部且連接到半導體晶片60的配線層22，其直徑與間隙大於暴露在開口23x底部且連接到半導體晶片51的配線層22的直徑與間隙。
根據需求，表面加工層(即進行表面加工的層)可形成在暴露在開口23x底部的配線層22上。表面加工層，舉例來說，可為金層、鎳/金層(以鎳層和金層順序疊層的金屬層)或鎳/鉑/金層(以鎳層、鉑層和金層順序疊層的金屬層)。或者，表面加工層可由抗氧化製程(例如有機可焊保護劑(Organic Solderability Preservative,OSP)製程)形成在暴露在開口23x底部的配線層22上。
在配線基板10中，組成配線層22的配線圖形可牽引形成在絕緣層21其他表面上。因此，牽引到絕緣層21其他表面上的配線圖形由防焊層23的開口23x暴露出來，使得配線圖形可作為墊，連接到半導體晶片或類似物(半導體晶片連接墊)。即除了形成在通孔21x內的部分之外，配線層22的部分可作為半導體晶片連接墊。
下一歩，描述為配線基板10一特徵的絕緣層的組態。在一例中，具有玻璃布13的絕緣層12是配線基板10最底層的層，絕緣層15及17疊層在絕緣層12的其他表面上。包括絕緣層15、配線層16、絕緣層17及配線層18的層狀體是根據本發明一實施例的第一層狀體。在此例中，第一絕緣材料是絕緣層15及17的主成分。舉例來說，環氧型絕緣樹脂可作為第一絕緣材料。
具有第一絕緣材料為主成分的絕緣層15及17的熱膨脹係數調整到相同範圍裡。調整絕緣層15及17的熱膨脹係數，舉例來說，可藉由調整包含在每個絕緣層15及17中的填料數量。絕緣層15及17的熱膨脹係數的範圍，舉例來說，為43ppm/℃至49ppm/℃之間。只要絕緣層15及17的熱膨脹係數在43ppm/℃至49ppm/℃範圍之間，絕緣層15的熱膨脹係數及絕緣層17的熱膨脹係數可彼此一致或不同。須注意除了額外說明之外，在敘述中的熱膨脹係數範圍落在30℃至150℃之間。
絕緣層19及21疊層在第一層狀體的其他表面上。包括絕緣層19、配線層20、絕緣層21及配線層22的層狀體是根據本發明一實施例的第二層狀體。在此例中，第二絕緣材料是絕緣層19及21的主成分。舉例來說，環氧型絕緣樹脂可作為第二絕緣材料。
具有第二絕緣材料為主成分的絕緣層19及21的熱膨脹係數調整到相同範圍裡。調整絕緣層19及21的熱膨脹係數，舉例來說，可藉由調整包含在每個絕緣層19及21中的填料數量。絕緣層19及21的熱膨脹係數的範圍，舉例來說，為35ppm/℃至40ppm/℃之間。只要絕緣層19及21的熱膨脹係數在35ppm/℃至40ppm/℃範圍之間，絕緣層19的熱膨脹係數及絕緣層21的熱膨脹係數可彼此一致或不同。
因此，絕緣層15及17的熱膨脹係數(具有第一絕緣材料為主成分的絕緣層)設為比絕緣層19及21的熱膨脹係數(具有第二絕緣材料為主成分的絕緣層)大。相同的絕緣樹脂 (例如環氧型絕緣樹脂)可用在第一絕緣材料及第二絕緣材料。此外，在具有第一絕緣材料為主成分的每個絕緣層及在具有第二絕緣材料為主成分的每個絕緣層中包含填料。因此，調整包含在具有第一絕緣材料為主成分的每個絕緣層中的填料使少於包含在具有第二絕緣材料為主成分的每個絕緣層中，可調整絕緣層的熱膨脹係數使得落在上述的範圍內。
此外，和具有第一絕緣材料為主成分的絕緣層，使用相同的絕緣樹脂形成絕緣層12。此外，絕緣層12可包括包含在具有第一絕緣材料為主成分的絕緣層內的填料。包含在絕緣層12內的填料數量，舉例來說，少於包含在具有第二絕緣材料為主成分的絕緣層內。或者，包含在絕緣層12內的填料數量大體上和包含在具有第一絕緣材料為主成分的絕緣層內相同。
在一例中，調整包含在絕緣層12的填料數量使大體上和具有第一絕緣材料為主成分的絕緣層相同，調整絕緣層12本身的熱膨脹係數(即沒有玻璃布13的絕緣層12的熱膨脹係數)到和具有第一絕緣材料為主成分的絕緣層的熱膨脹係數相同範圍之內(例如43ppm/℃至49ppm/℃)。然而，藉著在絕緣層12內包含玻璃布13，包括玻璃布13的整個絕緣層12的熱膨脹係數的值小於絕緣層12本身的熱膨脹係數，也小於具有第二絕緣材料如主成分的絕緣層的熱膨脹係數。
須注意的是具有第一絕緣材料為主成分的絕緣層數目和具有第二絕緣層材料為主成分的絕緣層數目相同。在此實施例，具有第一絕緣材料為主成分的絕緣層是兩層，具有第 二絕緣材料為主成分的絕緣層數目也是兩層。然而，具有第一絕緣材料為主成分的絕緣層數目和具有第二絕緣材料為主成分的絕緣層數目不限於上述那些。具有第一絕緣材料為主成分的絕緣層數目和具有第二絕緣材料為主成分的絕緣層數目可個別由n層(n是自然數)表示。
在第一實施例，包括玻璃布的絕緣層佈置在配線基板的一側，相對於裝設半導體晶片的一側。此外，包括預定義數目、具有第一絕緣材料為主成分的絕緣層的第一層狀體，形成在包括絕緣布的絕緣層的其他表面上。此外，包括預定義數目、具有第二絕緣材料為主成分的絕緣層的第二層狀體，形成在第一層狀體的其他表面上。此外，具有第一絕緣材料為主成分的絕緣層的熱膨脹係數設為比具有第二絕緣材料為主成分的絕緣層的熱膨脹係數大。因此，配線基板的每個絕緣層的熱膨脹係數均衡，而可降低配線基板的變形。
(製造第一實施例配線基板的方法)
下一歩，描述根據第一實施例製造配線基板的方法。圖2A至圖3C是示意圖，繪示根據本發明第一實施例製造配線基板的製程。雖然圖2A至圖3C繪示一個例子，由在支持件上相應於多個配線基板形成多個部分，由支持件移除多個部分，且單化多個部分，以獲得多個配線基板，也可由在支持件上一次形成多個配線基板，且由支持件移除配線基板，可獲得多個配線基板。
首先，如圖2A所繪示的製程中，準備支持體100。接著蝕刻停止層110及配線層11疊層在支持體100預定義區 域。舉例來說，矽板、玻璃板及金屬箔片(例如銅箔或鋅箔)可作為支持體。在此實施例，銅箔作為支持體100。因為進行電鍍製程時銅箔可充當電力輸送層，且在下述圖3B所述的製程中可由蝕刻簡單移除銅箔，因此使用銅箔作為支持體。支持體100的厚度，舉例來說，大約35微米至100微米之間。
為了形成蝕刻停止層110及配線層11，包含相對於蝕刻停止層110及配線層11的一開口之阻擋層形成在支持體11上。具體地說，施加包括光敏感樹脂合成物的液體或糊狀阻擋材料到支持體100，舉例來說，光敏感樹脂合成物包含環氧型樹脂或亞醯胺型樹脂。或者，貼合包括光敏感樹脂合成物的膜形阻擋材料(例如乾膜光阻)到支持體100，舉例來說，光敏感樹脂合成物包含環氧型樹脂或亞醯胺型樹脂。
接著，由曝光及顯影阻擋材料，在施加或貼合的阻擋材料裡形成開口。或者，已形成開口的膜形阻擋材料貼合在支持體100上。形成在相對於支持體的蝕刻停止層110及配線層11區域的開口，舉例來說，以約500微米至1200微米之間的間隙排列。開口部分，舉例來說，平面圖上為圓形。圓形形狀的直徑，舉例來說，大約200微米至1000微米之間。
接著，在支持體100上的阻擋層暴露的開口部分，形成蝕刻停止層110及配線層11。蝕刻停止層110及配線層11，舉例來說，以支持體100當電力輸送層的電鍍方法形成。接著，移除阻擋層。在下述移除支持體100的製程之間，蝕刻停止層110以不會和支持層100一起被移除的材料形成。在此實施例中，因為使用銅箔當支持體100，蝕刻停止層110可為 不會被銅蝕刻液移除的鎳(Ni)層。配線層11，舉例來說，為銅(Cu)層。如上所述，配線層11作為外部連接墊。
接著，如圖2B中繪示的製程，準備B階段(半固化狀態)的預浸物，舉例來說，具有內含玻璃布40的熱固性絕緣樹脂。熱固性絕緣樹脂具有主成分為環氧型樹脂。接著，預浸物貼合在支持體100上，使得蝕刻停止層110及配線層11被預浸物覆蓋。接著，加熱預浸物到大於或等於熱固性的溫度以固化(固定)預浸物，同時施加壓力到預浸物上。因此，形成包含玻璃布13的絕緣層12。
絕緣層12的厚度，舉例來說，約40微米至70微米之間。絕緣層12可包括如矽土(SiO2)或礬土(Al2O3)的填料。或者，非編織玻璃纖維或醯胺纖維可用來取代玻璃布13。
接著，在絕緣層12上形成貫穿絕緣層12及配線層11其他表面的通孔12x。形成通孔12x，舉例來說，藉使用二氧化碳(CO2)雷射的雷射加工方法。形成通孔12x之後，偏好進行無電鍍銅製程以移除附著在通孔12x底部暴露的第一配線層11其他表面的殘餘樹脂。
接著，如圖2C所繪示的製程中，配線層14疊層在絕緣層12上。由填充通孔12x內側的通孔配線及形成在絕緣層12其他表面上的配線圖形，組成配線層14。配線層14電性連接到暴露在通孔12x底部的配線層11。舉例來說，銅(Cu)可作為配線層14的材料。組成配線層14的配線圖形厚度，舉例來說，大約10微米至20微米之間。可由如半加法或減法的不同配線形成方法形成配線層14。
接著，如圖2D所繪示的製程，重複繪示在圖2B及圖2C中的製程。因此，絕緣層15、配線層16、絕緣層17、配線層18依序形成在絕緣層12上，以此方法覆蓋配線層14。然而，須注意玻璃布13不形成在絕緣層15及17內。施加液體或糊狀熱固性絕緣樹脂到位在絕緣層15下面的絕緣層12上，形成絕緣層15，以此方法覆蓋配線層14，且固化熱固性絕緣樹脂。同樣地，施加液體或糊狀熱固性絕緣樹脂到位在絕緣層17下面的絕緣層15上，形成絕緣層17，以此方法覆蓋配線層16。或者，由貼合膜形熱固性絕緣樹脂在位於每個絕緣層15及17下面相應的絕緣層，形成每個絕緣層15及17，以此方法覆蓋相應的配線層，且固化貼合的絕緣樹脂。
因此，形成包括絕緣層15、配線層16、絕緣層17及配線層18的第一層狀體。形成絕緣層15、配線層16、絕緣層17及配線層18的材料或類似物如上述那些。此外，絕緣層15及17的熱膨脹係數(具有第一絕緣材料為主成分的絕緣層)，舉例來說，設定在43ppm/℃至49ppm/℃之間。接著，如圖3A繪示的製程中，包括絕緣層19、配線層20、絕緣層21及配線層22的第二層狀體形成在第一層狀體上。即類似於圖2D中繪示的製程，在絕緣層17上依序形成絕緣層19、配線層20、絕緣層21及配線層22，成為第二層狀體，以此方法覆蓋配線層18。形成絕緣層19、配線層20、絕緣層21及配線層22的材料或類似物如上述那些。此外，絕緣層19及21的熱膨脹係數(具有第二絕緣材料為主成分的絕緣層)，舉例來說，設定在35ppm/℃至40ppm/℃之間。
須注意具有第一絕緣材料為主成分的絕緣層數目和具有第二絕緣材料為主成分的絕緣層數目相同。在此實施例，具有第一絕緣材料為主成分的絕緣層數目為兩層，且具有第二絕緣材料為主成分的絕緣層數目也是兩層。然而，具有第一絕緣材料為主成分的絕緣層數目及具有第二絕緣材料為主成分的絕緣層數目不限於上述那些。具有第一絕緣材料為主成分的絕緣層數目及具有第二絕緣材料為主成分的絕緣層數目可個別以n層(n為自然數)表示。
接著，如圖3B所繪示的製程中，形成由第二層狀體其他表面暴露的半導體晶片安裝墊。具體地說，首先，在絕緣層21上形成覆蓋配線層22的防焊層23。覆蓋配線層22的防焊層23由施加液體或糊狀光敏感環氧型樹脂到絕緣層21上。光敏感環氧型樹脂，舉例來說，可由網板印刷方法、滾子塗佈方法或旋轉塗佈方法施加。或者，在絕緣層21上貼合覆蓋配線層22的膜形光敏感環氧型樹脂。
接著，由曝光及顯影施加或貼合的絕緣層樹脂(黃光方法)，在防焊層23上形成開口23x。須注意的是開口23x，舉例來說，以雷射加工方法或噴沙方法形成。暴露在開口23x底部的配線層22，舉例來說，平面圖上是圓形。圓形形狀的直徑，舉例來說，為40微米至120微米之間。暴露在開口23x底部的配線層22之間的間隙，舉例來說，為100微米至200微米之間。
然而，根據暴露在開口23x底部的配線層22，不連接到半導體晶片的配線層22的一部分直徑大於前述約40微 米到120微米之間的直徑，且間隙大於前述約100微米至200微米之間的間隙。
根據需求，表面加工層可形成在暴露在開口23x底部的配線層22上。表面加工層，舉例來說，可為金層、鎳/金層(以鎳層和金層順序疊層的金屬層)或鎳/鉑/金層(以鎳層、鉑層和金層順序疊層的金屬層)。或者，表面加工層可由抗氧化製程(例如有機可焊保護劑(Organic Solderability Preservative,OSP)製程)形成在暴露在開口23x底部的配線層22上。
或者，如圖3B中繪示的製程，形成暴露在開口23x底部的配線層22的半導體晶片墊。換言之，形成由第二層狀體其他表面向外暴露的半導體晶片墊。
形成防焊墊23之後，移除繪示在圖3A中的支持體100。由銅箔形成的支持體100，舉例來說，可用使用氯化鐵(ferric chloride)溶液、氯化銅(cupric chlorid)溶液或過硫酸胺(ammonium persulfate)溶液濕蝕刻方法移除。由絕緣層12暴露的蝕刻停止層110是由不能被移除支持體100的銅蝕刻液移除的材料(如鎳(Ni))所製成的層。在開口23x底部暴露的配線層22被表面加工層(如金(Au)層)覆蓋。因此，只有支持體100可以被銅箔選擇性蝕刻移除，因為蝕刻停止層110是由不能被銅蝕刻液移除的材料製成，而配線層22被表面加工層覆蓋。
然而，如果配線層22表面上沒有形成表面加工層(例如金層)，且暴露在開口23x底部的配線層22由銅(Cu)形 成，暴露在開口23x底部的配線層22會和銅箔形成的支持體100一起被蝕刻。因此，為了防止配線層22和支持體100一起被移除，暴露在開口23x底部的配線層22必須被遮蔽。
接著，在圖3C所繪示的製程中，移除蝕刻停止層110。在蝕刻停止層110是鎳(Ni)層的情況下，舉例來說，蝕刻停止層110可由使用過氧化氫(hydrogen peroxide)或亞硝酸鹽(nitrate)型蝕刻液的濕蝕刻方法移除。由移除蝕刻停止層110，凹部12y形成在絕緣層12的一表面上。因此，配線層11暴露在凹部12y中。凹部12y的深度(即絕緣層12一表面到配線層11一表面的距離)，舉例來說，大約10微米至20微米之間。
在圖3C繪示的製程之後，繪示在圖3C中的結構體被切割且單化，舉例來說，由分切來單化。因此，完成多個配線基板10的製造(舉例來說，如圖1所示)。由此，製造包括展示均衡熱膨脹係數的絕緣層的配線基板10。因此，可防止配線基板10發生變形。
第一實施例描述配線基板的一個例子，其中防焊層一側為對應裝設半導體晶片的一側。下面第二實施例描述配線基板的一個例子，其中相對於防焊層一側為對應裝設半導體晶片的一側。在第二實施例，類似的元件以第一實施例中類似的參考符號標示，而不會進一步解釋。
(根據本發明第二實施例的配線基板的結構)
首先，描述根據本發明第二實施例配線基板30的結構。圖4是根據本發明第二實施例配線基板30的剖面圖。繪示在圖4中的配線基板30包括配線層31、絕緣層32、配線 層33、絕緣層34、配線層35、絕緣層36、配線層37、絕緣層38、配線層39、絕緣層40、玻璃布13、配線層42及防焊層43。配線基板30是無核心的組合配線基板。
在圖4及其對應的描述中，為了方便起見，用語”一側”或用語”一表面”對應到朝向防焊層43方向的一側或一表面，且用語”其他側”或用語”其他表面”對應到朝向絕緣層32方向的一側或一表面。舉例來說，絕緣層32面向外的一暴露表面可參照為”絕緣層32的其他表面”，而接觸絕緣層34的絕緣層32的一表面可參照為”絕緣層32的一表面”。
在配線基板30，配線層31的其他表面暴露在設置在絕緣層32其他表面的凹部32y。換言之，配線層31的其他表面位在比絕緣層32其他表面更朝向絕緣層34的方向。舉例來說，銅(Cu)可用作配線層31的材料。配線層31的厚度，舉例來說，大約10微米至20微米之間。凹部32y的深度(由絕緣層32其他表面到配線層31其他表面的距離)，舉例來說，大約10微米至20微米之間。
配線層31至少一部分由絕緣層32其他表面向外暴露，作用如同半導體晶片連接墊，電性連接到半導體晶片。即根據第二實施例的基板30，絕緣層32一側為對應裝設半導體晶片的一側。由絕緣層32暴露的配線層31，舉例來說，平面圖上為圓形。圓形形狀的直徑，舉例來說，大約40微米到120微米之間。由絕緣層32向外暴露的配線層31之間的間隙，舉例來說，大約100微米到200微米之間。
然而，根據由絕緣層32暴露的配線層31，未連接 到半導體晶片的配線層31一部分的直徑大於前述約40微米至120微米之間的直徑，且間隙大於前述約100微米至200微米之間的間隙。
絕緣層32覆蓋配線層31的一表面(排除配線層31接觸下述配線層33的通孔配線的部分)及配線層31的側表面，且暴露配線層31的其他表面。舉例來說，具有如環氧樹脂主成分的熱固性絕緣樹脂，可作為絕緣層32的材料。絕緣層32的厚度，舉例來說，大約20微米至40微米之間。絕緣層32可包括如矽土(SiO2)或礬土(Al2O3)的填料。
配線層33形成絕緣層32一表面的一側上。具體地說，配線層33形成在絕緣層32的一表面上，且形成於貫穿絕緣層32及暴露配線層31一表面的通孔32x內。因此，由填充通孔32x內側的通孔配線及形成在絕緣層32一表面上的配線圖形，組成配線層33。通孔32x是凹槽，在絕緣層34一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔32x的開口直徑，舉例來說，大約60微米。
配線層33電性連接到在通孔32x底部暴露的配線層31。舉例來說，銅(Cu)可作為配線層33的材料。組成配線層33的配線圖形厚度，舉例來說，大約10微米至20微米之間。
絕緣層34形成在絕緣層32的一表面上，且覆蓋配線層33。絕緣層34的材料，舉例來說，具有主成分為環氧樹脂的熱固性樹脂。絕緣層34的厚度，舉例來說，大約20微米至40微米之間。絕緣層34可包括如矽土(SiO2)或礬土(Al2O3) 的填料。
配線層35形成在絕緣層34一表面的一側上。具體地說，配線層35形成在絕緣層34一表面上，且形成於貫穿絕緣層34及暴露配線層33一表面的通孔34x內。因此，由填充通孔34x內側的通孔配線及形成在絕緣層34一表面上的配線圖形，組成配線層35。通孔34x是凹槽，在絕緣層36一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔34x的開口直徑，舉例來說，大約60微米。
配線層35電性連接到在通孔34x底部暴露的配線層33。舉例來說，銅(Cu)可作為配線層35的材料。組成配線層35的配線圖形厚度，舉例來說，大約10微米至20微米之間。
絕緣層36形成在絕緣層34的一表面上，且覆蓋配線層35。絕緣層36的材料，舉例來說，具有主成分為環氧樹脂的熱固性樹脂。絕緣層36的厚度，舉例來說，大約20微米至40微米之間。絕緣層36可包括如矽土(SiO2)或礬土(Al2O3)的填料。
配線層37形成在絕緣層36一表面的一側上。具體地說，配線層37形成在絕緣層36一表面上，且形成於貫穿絕緣層36及暴露配線層35一表面的通孔36x內。因此，由填充通孔36x內側的通孔配線及形成在絕緣層36一表面上的配線圖形，組成配線層37。通孔36x是凹槽，在絕緣層38一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔36x的開口直徑，舉例來說，大約60微米。
配線層37電性連接到在通孔36x底部暴露的配線層35。舉例來說，銅(Cu)可作為配線層37的材料。組成配線層37的配線圖形厚度，舉例來說，大約10微米至20微米之間。
絕緣層38形成在絕緣層36的一表面上，且覆蓋配線層37。絕緣層38的材料，舉例來說，具有主成分為環氧樹脂的熱固性樹脂。絕緣層38的厚度，舉例來說，大約20微米至40微米之間。絕緣層38可包括如矽土(SiO2)或礬土(Al2O3)的填料。
配線層39形成在絕緣層38一表面的一側上。具體地說，配線層39形成在絕緣層38一表面上，且形成於貫穿絕緣層38及暴露配線層37一表面的通孔38x內。因此，由填充通孔38x內側的通孔配線及形成在絕緣層38一表面上的配線圖形，組成配線層39。通孔38x是凹槽，在絕緣層40一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔38x的開口直徑，舉例來說，大約60微米。
配線層39電性連接到在通孔38x底部暴露的配線層37。舉例來說，銅(Cu)可作為配線層39的材料。組成配線層39的配線圖形厚度，舉例來說，大約10微米至20微米之間。
絕緣層40形成在絕緣層38的一表面上，且覆蓋配線層39。絕緣層40的材料，舉例來說，具有內含玻璃布13的熱固性樹脂。絕緣層40的熱固性樹脂，舉例來說，主成分為環氧樹脂。絕緣層40的厚度，舉例來說，大約40微米至70 微米之間。絕緣層40可包括如矽土(SiO2)或礬土(Al2O3)的填料。絕緣層40是根據本發明一實施例包括加強構件的絕緣層的代表例子。
配線層42形成在絕緣層40一表面的一側上。具體地說，配線層42形成在絕緣層40一表面上，且形成於貫穿絕緣層40及暴露配線層39一表面的通孔40x內。因此，由填充通孔40x內側的通孔配線及形成在絕緣層40一表面上的配線圖形，組成配線層42。通孔40x是凹槽，在防焊層43一側開放，且具有凹槽開口區域大於凹槽底面區域的圓形截斷錐形。通孔40x的開口直徑，舉例來說，大約60微米至80微米之間。
配線層42電性連接到在通孔40x底部暴露的配線層39。舉例來說，銅(Cu)可作為配線層42的材料。組成配線層42的配線圖形厚度，舉例來說，大約10微米至20微米之間。
防焊層43形成在絕緣層40的一表面上，且覆蓋配線層42。防焊層43包括開口43x，開口43x具有暴露配線層42一部分的底部。暴露在開口43x底部的配線層42作用如同外部連接墊，電性連接到如主機板的一安裝基板(未繪示)。暴露在開口43x底部的配線層42，舉例來說，平面圖上為圓形。圓形形狀的直徑，舉例來說，約200微米至1000微米之間。暴露在開口43x底部的配線層42之間的間隙，舉例來說，約500微米至1200微米之間。
根據需求，表面加工層(即進行表面加工的層)可形 成在暴露在開口43x底部的配線層42上。表面加工層，舉例來說，可為金層、鎳/金層(以鎳層和金層順序疊層的金屬層)或鎳/鉑/金層(以鎳層、鉑層和金層順序疊層的金屬層)。或者，表面加工層可由抗氧化製程(例如有機可焊保護劑(Organic Solderability Preservative,OSP)製程)形成在暴露在開口43x底部的配線層42上。
在配線基板30中，組成配線層42的配線圖形可牽引形成在絕緣層40一表面上。因此，牽引到絕緣層40一表面上的配線圖形由防焊層43的開口43x暴露出來，使得配線圖形可作為墊，連接到外部元件或類似物(外部連接墊)。即除了形成在通孔40x內的部分之外，配線層42的部分可作為外部晶片連接墊。
下一歩，描述為配線基板30一特徵的絕緣層的組態。在一例中，具有玻璃布13的絕緣層40是配線基板30最底層的層，絕緣層38及36疊層在絕緣層40的其他表面上。包括配線層39、絕緣層38、配線層37及絕緣層36的層狀體是根據本發明一實施例的第一層狀體的另一個例子。在此例中，第一絕緣材料是絕緣層38及36的主成分。舉例來說，環氧型絕緣樹脂可作為第一絕緣材料。
具有第一絕緣材料為主成分的絕緣層38及36的熱膨脹係數調整到相同範圍裡。調整絕緣層38及36的熱膨脹係數，舉例來說，可藉由調整包含在每個絕緣層38及36中的填料數量。絕緣層38及36的熱膨脹係數的範圍，舉例來說，為43ppm/℃至49ppm/℃之間。只要絕緣層38及36的熱膨脹 係數在43ppm/℃至49ppm/℃範圍之間，絕緣層36的熱膨脹係數及絕緣層38的熱膨脹係數可彼此一致或不同。
絕緣層34及32疊層在第一層狀體的其他表面上。包括配線層35、絕緣層34、配線層33及絕緣層32的層狀體是根據本發明一實施例的第二層狀體。在此例中，第二絕緣材料是絕緣層34及32的主成分。舉例來說，環氧型絕緣樹脂可作為第二絕緣材料。
具有第二絕緣材料為主成分的絕緣層34及32的熱膨脹係數調整到相同範圍裡。調整絕緣層34及32的熱膨脹係數，舉例來說，可藉由調整包含在每個絕緣層34及32中的填料數量。絕緣層34及32的熱膨脹係數的範圍，舉例來說，為35ppm/℃至40ppm/℃之間。只要絕緣層34及32的熱膨脹係數在35ppm/℃至40ppm/℃範圍之間，絕緣層34的熱膨脹係數及絕緣層32的熱膨脹係數可彼此一致或不同。
因此，絕緣層38及36的熱膨脹係數(具有第一絕緣材料為主成分的絕緣層)設為比絕緣層34及32的熱膨脹係數(具有第二絕緣材料為主成分的絕緣層)大。相同的絕緣樹脂(例如環氧型絕緣樹脂)可用在第一絕緣材料及第二絕緣材料。此外，在具有第一絕緣材料為主成分的每個絕緣層及在具有第二絕緣材料為主成分的每個絕緣層中包含填料。因此，調整包含在具有第一絕緣材料為主成分的每個絕緣層中的填料使少於包含在具有第二絕緣材料為主成分的每個絕緣層中，可調整絕緣層的熱膨脹係數使得落在上述的範圍內。
此外，和具有第一絕緣材料為主成分的絕緣層， 使用相同的絕緣樹脂形成絕緣層40。此外，絕緣層40可包括包含在具有第一絕緣材料為主成分的絕緣層內的填料。包含在絕緣層40內的填料數量，舉例來說，少於包含在具有第二絕緣材料為主成分的絕緣層內。或者，包含在絕緣層40內的填料數量大體上和包含在具有第一絕緣材料為主成分的絕緣層內相同。
在一例中，調整包含在絕緣層40的填料數量使大體上和具有第一絕緣材料為主成分的絕緣層相同，調整絕緣層40本身的熱膨脹係數(即沒有玻璃布13的絕緣層40的熱膨脹係數)到和具有第一絕緣材料為主成分的絕緣層的熱膨脹係數相同範圍之內(例如43ppm/℃至49ppm/℃)。然而，藉著在絕緣層40內包含玻璃布13，包括玻璃布13的整個絕緣層40的熱膨脹係數的值小於絕緣層40本身的熱膨脹係數，也小於具有第二絕緣材料如主成分的絕緣層的熱膨脹係數。
須注意的是具有第一絕緣材料為主成分的絕緣層數目和具有第二絕緣層材料為主成分的絕緣層數目相同。在此實施例，具有第一絕緣材料為主成分的絕緣層是兩層，具有第二絕緣材料為主成分的絕緣層數目也是兩層。然而，具有第一絕緣材料為主成分的絕緣層數目和具有第二絕緣材料為主成分的絕緣層數目不限於上述那些。具有第一絕緣材料為主成分的絕緣層數目和具有第二絕緣材料為主成分的絕緣層數目可個別由n層(n是自然數)表示。
由此，類似於第一實施例，第二實施例也提供包括玻璃布的絕緣層佈置在配線基板的一側，相對於裝設半導體 晶片的一側。此外，包括預定義數目、具有第一絕緣材料為主成分的絕緣層的第一層狀體，形成在包括絕緣布的絕緣層的其他表面上。此外，包括預定義數目、具有第二絕緣材料為主成分的絕緣層的第二層狀體，形成在第一層狀體的其他表面上。此外，具有第一絕緣材料為主成分的絕緣層的熱膨脹係數設為比具有第二絕緣材料為主成分的絕緣層的熱膨脹係數大。因此，配線基板的每個絕緣層的熱膨脹係數均衡，而可降低配線基板的變形。
(製造第二實施例配線基板的方法)
第二實施例的配線基板30大體上由第一實施例配線基板10相同方法製造。因此，雖然未繪示在圖式中，如下簡單描述製造第二實施例配線基板30的方法。
首先，蝕刻停止層及配線層31疊層在支持體100上。如上所述，配線層31作為半導體連接墊。接著，絕緣層32、配線層33、絕緣層34、配線層35形成在支持體100上，以此方法覆蓋蝕刻停止層及及配線層31。包括絕緣層32、配線層33、絕緣層34及配線層35的層狀體是根據本發明一實施例的第二層狀體的一個代表例子。在此例中，第二絕緣材料是絕緣層32及34的主成分。舉例來說，環氧型絕緣樹脂可作為第二絕緣材料。
接著，在絕緣層34上形成絕緣層36、配線層37、絕緣層38及配線層39，以此方法覆蓋配線層35。包括絕緣層36、配線層37、絕緣層38及配線層39的層狀體是根據本發明一實施例第一層狀體的一個代表例子。在此例中，第一絕緣材 料是絕緣層36及38的主成分。舉例來說，環氧型絕緣樹脂可作為第一絕緣材料。
接著，包含玻璃布13的絕緣層40形成在絕緣層38上，以此方法覆蓋配線層39。即包含玻璃布13的絕緣層40形成在第一層狀體上。接著，配線層42及防焊層43依序形成在絕緣層40上。接著，開口43x形成在防焊層43上。暴露在開口43x底部的配線層42作為外部連接墊。接著，移除支持體100。然後，移除蝕刻停止層。因此，完成配線基板30的製造。
根據第二實施例的配線基板30，絕緣層32的一側為裝設半導體晶片的一側。因此，製造配線基板30，使得和由防焊層43暴露的配線層42相比，由絕緣層32暴露的配線層31有較小直徑且較窄的間隙。
(第三實施例)
第三實施例描述具有半導體晶片裝設在第一實施例配線基板10(舉例來說，如圖1所示)的第二層狀體上的半導體封裝的例子。在第三實施例，類似的元件會以第一和第二實施例中類似的參考符號標示，而不進一步解釋。
圖5是根據本發明第三實施例的半導體封裝50的剖面圖。在圖5中，包括繪示在圖1中的配線基板10的半導體封裝50、半導體晶片51、接合部分52及底部填膠樹脂53。
暴露在配線基板10的防焊層23的開口23x底部的配線層22(半導體晶片連接墊)，藉由接合部分52電性連接到半導體晶片51的電極墊(未繪示)。舉例來說，銲球可作為接 合部分52。銲球的材料，舉例來說，為含鉛(Pb)的合金、含錫(Sn)及銅(Cu)的合金、含錫(Sn)及銻(Sb)的合金、含錫(Sn)及銀(Ag)的合金及含錫(Sn)、銀(Ag)和銅(Cu)的合金。底部填膠樹脂53填充在半導體晶片51及配線基板10的防焊層23之間。
根據第三實施例，可獲得具有半導體晶片51裝設在第一實施例配線基板10上的半導體封裝50。因為和相關領域例子的配線基板相比，配線基板10的變形較小，可防止因半導體基板10變形造成在配線基板10及半導體晶片51之間空隙的部分比接合部分52直徑還大。或者，可改良在配線基板10及半導體晶片51之間的連接可靠度。須注意以關於具有半導體晶片51裝設在第二實施例配線基板30的絕緣層32(舉例來說，如圖4所示)一側上的半導體封裝，可獲得類似的效應。
<第三實施例的變化例子>
第三實施例的變化例子描述具有另一半導體封裝裝設在第三實施例半導體封裝50(舉例來說，如圖5所示)上的半導體封裝。即第三實施例的變化例子描述具有堆疊式封裝(Package on Packaqge,POP)結構的半導體封裝例子。在第三實施例變化例子中，類似的元件以第一、第二及第三實施例中類似的參考符號表示，而不進一步說明。
圖6是根據第三實施例變化例子的半導體封裝70的剖面圖。在圖6中，半導體封裝70包括繪示在圖5中的半導體封裝50、另一半導體封裝60及接合部分75。另一半導體封裝60具有半導體晶片62裝設在基板61上。在另一半導體 封裝60，藉由接合線64將半導體晶片62的電極墊(未繪示)及基板61的墊63電性連接。
基板61包含面向配線基板10且藉由接合部分75電性連接到暴露在配線基板10的防焊層23的開口23x底部的配線層22的墊(未繪示)。舉例來說，銲球可作為接合部分75。銲球的材料，舉例來說，可為為含鉛(Pb)的合金、含錫(Sn)及銅(Cu)的合金、含錫(Sn)及銻(Sb)的合金、含錫(Sn)及銀(Ag)的合金及含錫(Sn)、銀(Ag)和銅(Cu)的合金。
根據第三實施例的變化例子，可獲得具有其他半導體封裝60裝設在第三實施例的半導體封裝50上的半導體封裝70(POP結構半導體封裝)。因為和相關領域例子的配線基板相比，配線基板10的變形較小，可防止因半導體基板10變形造成在配線基板10及基板61之間空隙的部分比接合部分75直徑還大。或者，可改良在配線基板10及基板61之間的連接可靠度。須注意以關於使用在第二實施例配線基板30(舉例來說，如圖4所示)的POP結構半導體封裝，可獲得類似的效應。
<變形的比較>
進行變形的比較，其中使用如圖1所示的配線基板10(此後參照為”例子1”)、如圖3(此後參照為”例子2”)所示配線基板10單化之前、比較例子(此後參照為比較例子1)的配線基板及比較例子的配線基板單化之前(此後參照為”比較例子2”)。在比較例子1、2及例子1、2之間的差異只是絕緣層熱膨脹係數的設定不同。
(表1)
接續在單化製程後(即例子1及比較例子1變形的比較)，由計算得到變形的比較。在單化製程之前(片狀態)，變形的比較由實際量測得到。計算和實際量測的結果繪示在(表2)中。
根據接在單化製程後變形的比較，如表2所示，例子1的變形比比較例子1變形的一半還小。此外，根據單化製程前變形的比較(片狀態)，如表2所示，例子2的變形比比較例子2變形的2/3還小。在任何情況下，已證實例子1、2和比較例子1、2相比，大幅降低變形。
即，和以本質上相同的熱膨脹係數設定配線基板的絕緣層相比，可由：形成具有第一絕緣材料為主成分的絕緣層和形成具有第二絕緣材料為主成分的絕緣層，兩者層數相同，以及設定具有第一絕緣材料為主成分的絕緣層的熱膨脹係數高於具有第二絕緣材料為主成分的絕緣層的熱膨脹係數；可 大幅降低基板的變形。
此為教學目的準備所列舉的所有例子和附加條件的語言，幫助讀者了解本發明者對本發明及其概念之進一步技術貢獻，且並非以上述特定範例和條件為限，且無限制說明書中關於本發明優勢和劣勢的例子。雖然本發明之實施例們已詳細描述，但在不偏離本發明之精神和範圍下，應了解各種變化、取代和修改可為之。
舉例來說，由在支持體的單側上以組合方法疊層配線層及絕緣層且在最終製程移除支持體，取代製造前述無核心配線基板，也可由支持體雙側上以組合方法疊層配線層及絕緣層且在最終製程移除支持體，以製造無核心配線基板。
進一步，可用金(Au)層取代使用蝕刻停止層。在此例中，金層形成在配線基板10的配線層11上或者配線基板30的配線層31上，使金層作為配線基板10或配線基板30向外暴露的墊。或者，取代使用金層，形成鎳/金層(以鎳層和金層順序疊層的金屬層)或鎳/鉑/金層(以鎳層、鉑層和金層順序疊層的金屬層)，使包括在金屬層中金層向配線基板10或配線基板30外暴露。
10‧‧‧配線基板
12y‧‧‧凹部
13‧‧‧玻璃布
11、14、16、18、20、22‧‧‧配線層
12、15、17、19、21‧‧‧絕緣層
12x、15x、17x、19x、21x、23x‧‧‧通孔
23‧‧‧防焊層

Claims (11)

  1. 一種配線基板，包含：一絕緣層，包括一加強構件且具有一第一表面及位在該第一表面相對側的一第二表面；一第一電極墊，由包括該加強構件的該絕緣層該第一表面暴露出來；一第一層狀體，包括多個第一絕緣層且形成在具有該加強構件的該絕緣層該第二表面上，該些第一絕緣層主成分為一第一絕緣材料；一第二層狀體，包括多個第二絕緣層且形成在該第一層狀體上，該些第二絕緣層主成分為一第二絕緣材料；以及一第二電極墊，由相對於該第一層狀體的該第二層狀體之一表面暴露出來；其中該些第一絕緣層的數目等於該些第二絕緣層的數目，其中該些第一絕緣層的熱膨脹係數大於該些第二絕緣層的熱膨脹係數，其中該第一及該第二絕緣材料每個包括環氧型絕緣樹脂，其中該些第一及該些第二絕緣層每個包括一填料，其中包含在該些第一絕緣層中的填料數量少於包含在該些第二絕緣層中的填料數量。
  2. 如申請專利範圍第1項所述的配線基板，其中包括該加強構件的該絕緣層由包含在該些第一絕緣層中相同的絕緣樹脂形成，其中包括該加強構件的該絕緣層具有該些第一絕緣層中包含的相同的填料，其中包含在包括該加強構件的該絕緣層中的填料數量少於該些第二絕緣層中包含的填料數量。
  3. 如申請專利範圍第1項所述的配線基板，其中包括該加強構件的該絕緣層的熱膨脹係數小於該些第一絕緣層的熱膨脹係數，也小於該些第二絕緣層的熱膨脹係數。
  4. 如申請專利範圍第1項所述的配線基板，其中該第一電極墊裝配為電性連接到一安裝基板，其中該第二電極墊裝配為電性連接到一半導體晶片。
  5. 一種半導體封裝，包含：一接合部分；如申請專利範圍第1項所述的該配線基板；以及一半導體晶片，藉由該接合部分裝設在該第二層狀體上；其中該半導體晶片裝配為電性連接到中間夾有該接合部分的該第二電極墊。
  6. 如申請專利範圍第5項所述的半導體封裝，進一步包含：另一接合部分；以及另一半導體封裝，包括一基板及裝設在該基板上的另一半導體晶片，該另一半導體封裝定位在裝設了該半導體晶片的該第二層狀體上；其中該另一半導體晶片裝配為電性連接到中間夾有該基板及該另一接合部分的該配線基板。
  7. 一種配線基板，包含：一絕緣層，包括一加強構件且具有一第一表面及位在該第一表面相對側的一第二表面；一第一電極墊，由包括該加強構件的該絕緣層該第一表面暴露出來；一第一層狀體，包括多個第一絕緣層且形成在具有該加強 構件的該絕緣層該第二表面上，該些第一絕緣層主成分為一第一絕緣材料；一第二層狀體，包括多個第二絕緣層且形成在該第一層狀體上，該些第二絕緣層主成分為一第二絕緣材料；以及一第二電極墊，由相對於該第一層狀體的該第二層狀體之一表面暴露出來；其中該些第一絕緣層的熱膨脹係數大於該些第二絕緣層的熱膨脹係數，其中該第一及該第二絕緣材料每個包括環氧型絕緣樹脂，其中該些第一及該些第二絕緣層每個包括一填料，其中包含在該些第一絕緣層中的填料數量少於包含在該些第二絕緣層中的填料數量。
  8. 一種製造配線基板的方法，該方法包含：形成一第一電極墊在一支持體上；形成一包括一加強構件的一絕緣層在該支持體上，該第一絕緣層覆蓋該第一電極墊；形成包括多個第一絕緣層的一第一層狀體在包括該加強構件的該絕緣層上，該些第一絕緣層主成分為一第一絕緣材料；形成包括多個第二絕緣層的一第二層狀體在該第一層狀體上，該些第二絕緣層主成分為一第二絕緣材料；形成一第二電極墊，由相對於該第一層狀體的該第二層狀體的一表面暴露出來；以及移除該支持體；其中該些第一絕緣層的數目等於該些第二絕緣層的數目，其中該些第一絕緣層的熱膨脹係數大於該些第二絕緣層的 熱膨脹係數，其中該第一及該第二絕緣材料每個包括環氧型絕緣樹脂，其中該些第一及該些第二絕緣層每個包括一填料，其中包含在該些第一絕緣層中的填料數量少於包含在該些第二絕緣層中的填料數量。
  9. 如申請專利範圍第8項所述的製造配線基板的方法，其中該第一電極墊的形成包括形成一外部連接墊到電性連接的一外部元件，其中該第二電極墊的形成包括形成一半導體晶片連接墊到電性連接的一半導體晶片。
  10. 一種製造配線基板的方法，該方法包含：形成一第一電極墊在一支持體上；形成覆蓋該第一電極墊的一第二層狀體在該支持體上，該第二層狀體包括主成分為一第二絕緣材料的多個第二絕緣層；形成包括多個第一絕緣層的一第一層狀體在第二層狀體上，該些第一絕緣層主成分為一第一絕緣材料；形成包括一加強構件的一絕緣層在該第一層狀體上；形成一第二電極墊在包括該加強構件的該絕緣層上；以及移除該支持體；其中該些第一絕緣層的數目等於該些第二絕緣層的數目，其中該些第一絕緣層的熱膨脹係數大於該些第二絕緣層的熱膨脹係數，其中該第一及該第二絕緣材料每個包括環氧型絕緣樹脂，其中該些第一及該些第二絕緣層每個包括一填料，其中包含在該些第一絕緣層中的填料數量少於包含在該些第二絕緣層中的填料數量。
  11. 如申請專利範圍第10項所述的製造配線基板的方法，其中該第一電極墊的形成包括形成一半導體晶片連接墊到電性連接的一半導體晶片，其中該第二電極墊的形成包括形成一外部連接墊到電性連接的一外部元件。
TW102124656A 2012-07-20 2013-07-10 配線基板、配線基板之製造方法以及半導體封裝 TWI593333B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161067A JP5990421B2 (ja) 2012-07-20 2012-07-20 配線基板及びその製造方法、半導体パッケージ

Publications (2)

Publication Number Publication Date
TW201422084A TW201422084A (zh) 2014-06-01
TWI593333B true TWI593333B (zh) 2017-07-21

Family

ID=49945891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124656A TWI593333B (zh) 2012-07-20 2013-07-10 配線基板、配線基板之製造方法以及半導體封裝

Country Status (4)

Country Link
US (1) US9232642B2 (zh)
JP (1) JP5990421B2 (zh)
KR (1) KR101968957B1 (zh)
TW (1) TWI593333B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6435893B2 (ja) * 2015-02-04 2018-12-12 大日本印刷株式会社 貫通電極基板の製造方法
US9961767B2 (en) * 2015-02-10 2018-05-01 Shinko Electric Industires Co., Ltd. Circuit board and method of manufacturing circuit board
KR101776397B1 (ko) 2015-09-09 2017-09-07 고승용 압력게이지 보호용 밸브장치
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
JP6705718B2 (ja) 2016-08-09 2020-06-03 新光電気工業株式会社 配線基板及びその製造方法
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
JP2019041041A (ja) * 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US10854550B2 (en) * 2017-09-28 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
TWI745162B (zh) * 2020-11-12 2021-11-01 力成科技股份有限公司 半導體封裝結構
KR20220151431A (ko) * 2021-05-06 2022-11-15 삼성전기주식회사 인쇄회로기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0791096B2 (ja) 1990-08-30 1995-10-04 川崎重工業株式会社 粉粒状原料の流動層焼成方法および装置
JPH09237972A (ja) 1996-02-29 1997-09-09 Kyocera Corp 多層配線基板
JP3537620B2 (ja) 1997-02-27 2004-06-14 京セラ株式会社 多層配線基板
US7321098B2 (en) * 2004-04-21 2008-01-22 Delphi Technologies, Inc. Laminate ceramic circuit board and process therefor
JP4108643B2 (ja) 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2006237324A (ja) 2005-02-25 2006-09-07 Seiko Epson Corp 半導体装置及びその製造方法
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
JP5444136B2 (ja) * 2010-06-18 2014-03-19 新光電気工業株式会社 配線基板
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
JP5449413B2 (ja) * 2012-01-16 2014-03-19 日本特殊陶業株式会社 多層配線基板

Also Published As

Publication number Publication date
US20140021625A1 (en) 2014-01-23
US9232642B2 (en) 2016-01-05
KR101968957B1 (ko) 2019-04-15
JP2014022618A (ja) 2014-02-03
JP5990421B2 (ja) 2016-09-14
KR20140011946A (ko) 2014-01-29
TW201422084A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
TWI593333B (zh) 配線基板、配線基板之製造方法以及半導體封裝
US10366949B2 (en) Wiring substrate and semiconductor device
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
TWI452661B (zh) 線路直接連接晶片之封裝結構
JP4769022B2 (ja) 配線基板およびその製造方法
JP5570855B2 (ja) 配線基板及びその製造方法並びに半導体装置及びその製造方法
US20130328212A1 (en) Semiconductor package and manufacturing method thereof
US9386695B2 (en) Wiring substrate having multiple core substrates
TW201618264A (zh) 支撐構件、導線基板、導線基板的製造方法及半導體封裝體的製造方法
JP2008166327A (ja) 配線基板及びその製造方法と半導体装置
TW201220450A (en) Wafer level semiconductor package and manufacturing methods thereof
JP6041731B2 (ja) インターポーザ、及び電子部品パッケージ
TWI390696B (zh) 半導體裝置及其製造方法
JP2009043857A (ja) 半導体装置およびその製造方法
JP2009152282A (ja) 集合配線基板及び半導体パッケージ
JP5734624B2 (ja) 半導体パッケージの製造方法
TWI646639B (zh) 半導體封裝
TW200941665A (en) Semiconductor device and manufacturing method thereof
JP4802155B2 (ja) 配線基板
JP2009260165A (ja) 半導体装置
JP5633096B2 (ja) 半導体パッケージ
JP6689691B2 (ja) 配線基板及びその製造方法
JP5042762B2 (ja) 半導体装置
TWI495405B (zh) 配線基板及其製造方法
JP2007123578A (ja) 半導体装置及びその製造方法