JP2016018858A - 配線基板、半導体パッケージ - Google Patents

配線基板、半導体パッケージ Download PDF

Info

Publication number
JP2016018858A
JP2016018858A JP2014139957A JP2014139957A JP2016018858A JP 2016018858 A JP2016018858 A JP 2016018858A JP 2014139957 A JP2014139957 A JP 2014139957A JP 2014139957 A JP2014139957 A JP 2014139957A JP 2016018858 A JP2016018858 A JP 2016018858A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
insulating
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014139957A
Other languages
English (en)
Other versions
JP6375159B2 (ja
Inventor
清水　規良
Noriyoshi Shimizu
規良 清水
雄資 郷津
Yusuke Gozu
雄資 郷津
六川　昭雄
Akio Mutsukawa
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014139957A priority Critical patent/JP6375159B2/ja
Priority to US14/790,131 priority patent/US10028393B2/en
Publication of JP2016018858A publication Critical patent/JP2016018858A/ja
Application granted granted Critical
Publication of JP6375159B2 publication Critical patent/JP6375159B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高密度化を実現可能な配線基板を提供する。
【解決手段】コア層１１と、第１配線層１２と、非感光性樹脂からなる第１絶縁層１３と、第１絶縁層に埋設された第１ビア配線１４と、第１絶縁層の上面に第１ビア配線と接合された第２配線層３１と、第２配線層を被覆するように第１絶縁層の上面に形成された感光性樹脂からなる第２絶縁層３２と、第２絶縁層に埋設され第２配線層と接続する第２ビア配線と、コア層の他方の面に形成された第３配線層２２と、コア層の他方の面側に形成された非感光性樹脂からなる第３絶縁層２３と、第３絶縁層に埋設され前記第３配線層と接続する第３ビア配線と、コア層を貫通し、第１配線層と前記第３配線層とを接続する貫通配線と、を有し、第１絶縁層の上面は、第３絶縁層の下面よりも平坦であり、第２配線層は第１配線層よりも配線密度が高く、貫通配線のコア層の一方面側の上端面の面積が、コア層の他方面側よりも小さい。
【選択図】図１

Description

本発明は、配線基板、半導体パッケージに関する。
従来、半導体チップを搭載する半導体パッケージ用の配線基板として、例えば、コア層の上下面に絶縁層と配線層を積層したビルドアップ基板が用いられている。
又、近年、半導体パッケージが搭載される電子機器の小型化が進んでいる。これに伴い、半導体パッケージ用の配線基板に対し、更なる小型化、配線層の高密度化等が要求されている。
特開２００３−０２３２５２号公報
しかしながら、配線基板の表面の平坦性や、レーザ加工によるビア小径化の限界から、配線の微細化にも限界があるため、配線層の高密度化に対する要求に対応できていないのが現状である。
本発明は、上記の点に鑑みてなされたものであり、配線層の高密度化を実現可能な配線基板等を提供することを課題とする。
本配線基板は、コア層と、前記コア層の一方の面に形成された第１配線層と、前記コア層の一方の面側に形成された非感光性樹脂からなる第１絶縁層と、前記第１絶縁層に埋設され、一方の端面が前記第１絶縁層の上面から露出する、ビアホールに金属が充填された第１ビア配線と、前記第１絶縁層の上面及び第１ビア配線の一方の端面に形成され、前記第１ビア配線の一方の端面と直接接合された第２配線層と、前記第２配線層を被覆するように前記第１絶縁層の上面に形成された、感光性樹脂からなる第２絶縁層と、前記第２絶縁層に埋設され前記第２配線層と電気的に接続する第２ビア配線と、前記コア層の他方の面に形成された第３配線層と、前記コア層の他方の面側に形成された非感光性樹脂からなる第３絶縁層と、前記第３絶縁層に埋設され前記第３配線層と電気的に接続する第３ビア配線と、前記コア層を一方の面から他方の面に貫通し、前記第１配線層と前記第３配線層とを電気的に接続する貫通配線と、を有し、前記第１絶縁層の上面は、前記第３絶縁層の下面よりも平坦であり、前記第２配線層は前記第１配線層よりも配線密度が高く形成されており、前記貫通配線の前記コア層の一方の面側の端面である上端面の面積が、前記コア層の他方の面側の端面である下端面の面積よりも小さいことを要件とする。
開示の技術によれば、配線層の高密度化を実現可能な配線基板等を提供できる。
第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態の変形例に係る配線基板を例示する断面図である。 第１の実施の形態の変形例に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態の変形例に係る配線基板の製造工程を例示する図（その２）である。 第２の実施の形態に係る配線基板を例示する図である。 第３の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態の応用例１に係る半導体パッケージを例示する断面図である。 第１の実施の形態の応用例２に係る半導体パッケージを例示する断面図である。 第１の実施の形態の応用例３に係る半導体パッケージを例示する断面図（その１）である。 第１の実施の形態の応用例３に係る半導体パッケージを例示する断面図（その２）である。 貫通配線の突出量に関するシミュレーションについて説明する図（その１）である。 貫通配線の突出量に関するシミュレーションについて説明する図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する断面図である。なお、図１（ｂ）は図１（ａ）のＡ部の拡大図である。
図１を参照するに、第１の実施の形態に係る配線基板１は、第１の配線部材１０と、第１の配線部材１０の一方の側に積層された第２の配線部材３０と、第１の配線部材１０の他方の側に積層されたソルダーレジスト層４０とを有する。配線基板１の平面形状は、例えば、矩形状とすることができる。但し、これには限定されず、配線基板１は任意の平面形状とすることができる。
なお、本実施の形態では、便宜上、配線基板１の配線層３７側を上側又は一方の側、ソルダーレジスト層４０側を下側又は他方の側とする。又、各部位の配線層３７側の面を一方の面又は上面、ソルダーレジスト層４０側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をコア層１１の一方の面１１ａの法線方向から視ることを指し、平面形状とは対象物をコア層１１の一方の面１１ａの法線方向から視た形状を指すものとする。又、コア層１１の一方の面１１ａに平行な断面を横断面、コア層１１の一方の面１１ａに垂直な断面を縦断面と称する場合がある。
以下、第１の配線部材１０、第２の配線部材３０、及びソルダーレジスト層４０について詳説する。まず、第１の配線部材１０について説明する。第１の配線部材１０は、第２の配線部材３０よりも配線密度の低い配線層が形成された低密度配線層である。第１の配線部材１０の略中心部には、コア層１１が設けられている。コア層１１としては、例えば、ガラスクロスにエポキシ系樹脂等の熱硬化性の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。絶縁性樹脂として、ポリイミド系樹脂やシアネート系樹脂等を用いてもよい。又、コア層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の熱硬化性の絶縁性樹脂を含浸させた基板等を用いてもよい。コア層１１の厚さは、例えば、８０〜４００μｍ程度とすることができる。なお、各図において、ガラスクロス等の図示は省略されている。
コア層１１には、複数の貫通孔１１ｘが形成されている。貫通孔１１ｘは、コア層１１の一方の面１１ａ側に開口している上側開口部の面積が、コア層１１の他方の面１１ｂ側に開口している下側開口部の面積よりも小さな孔とされている。貫通孔１１ｘは、コア層１１の一方の面１１ａ側に開口している上側開口部から、コア層１１の他方の面１１ｂ側に開口している下側開口部に向かうに従って横断面積が大きくなるテーパ形状である。
貫通孔１１ｘの上側開口部及び下側開口部の平面形状は、例えば、円形とすることができる。この場合は、貫通孔１１ｘは円錐台形状の孔となる。但し、貫通孔１１ｘの内壁面の縦断面形状は直線状でなく曲線状であってもよい。貫通孔１１ｘの内壁面の縦断面形状が曲線状であると、応力が特定の部分に集中せずに応力を緩和できる点で好適である。
貫通孔１１ｘ内には、貫通配線１９が充填されている。貫通配線１９の材料としては、例えば、銅（Ｃｕ）等を用いることができる。貫通配線１９は、コア層１１の一方の面１１ａ側の端面である上端面（一方の面１１ａと面一である端面）から、コア層１１の他方の面１１ｂ側の端面である下端面（他方の面１１ｂと面一である端面）に向かうに従って横断面積が大きくなるテーパ形状となる。以降、貫通配線１９が円錐台形状の孔である場合を例にして説明するが、貫通配線１９の上端面及び下端面の平面形状は円形には限定されず、楕円形等の他の形状であってもよい。
貫通配線１９は、上端面の径φ１が下端面の径φ２よりも小さな円錐台形状とされている。貫通配線１９の上端面の径φ１は、例えば、１００〜１２０μｍ程度とすることができる。又、貫通配線１９の下端面の径φ２は、例えば、１３０〜１５０μｍ程度とすることができる。貫通配線１９のピッチは、例えば、２００〜４００μｍ程度とすることができる。
ところで、コア層１１と貫通配線１９とでは熱膨張係数が異なる。例えば、コア層１１が所謂ガラスエポキシ基板である場合、熱膨張係数は約２５ｐｐｍ／℃程度となる。一方、貫通配線１９が銅である場合、熱膨張係数は約１８ｐｐｍ／℃程度となる。このような、コア層１１と貫通配線１９との熱膨張係数の相違により、配線基板１が製造工程中や実使用時に加熱された際に、貫通配線１９にコア層１１から突出しようとする力が生じる。
仮に、加熱による熱履歴により貫通配線１９の上端面がコア層１１の一方の面１１ａから絶縁層１３側に突出した場合、配線層１２の上面、配線層１４の端面、及び絶縁層１３の上面１３ａも、貫通配線１９の上端面にならって突出する。これにより、絶縁層１３の上面１３ａに凹凸が生じるため、絶縁層１３の上面１３ａに微細配線層（後述の配線層３１）を形成することが困難となる。又、微細配線層（後述の配線層３１）を形成後に貫通配線１９がコア層１１の一方の面１１ａから絶縁層１３側に突出した場合、微細配線層（後述の配線層３１）が倒れる等の不具合が生じる。
そこで、配線基板１では、貫通配線１９を、上端面の径φ１が下端面の径φ２よりも小さな円錐台形状としている。貫通配線１９を円錐台形状とすることにより、加熱時に貫通配線１９にはコア層１１の他方の面１１ｂ側に突出する力が働くため、貫通配線１９がコア層１１の一方の面１１ａ側に突出することを防止できる。なお、コア層１１の他方の面１１ｂ側には高密度配線層を形成しないため、貫通配線１９の下端面がコア層１１の他方の面１１ｂから多少突出し、絶縁層２３の下面に多少の凹凸が生じても支障はない。
図１の説明に戻り、コア層１１の一方の面１１ａには、配線層１２と、絶縁層１３と、配線層１４とが順次積層されている。コア層１１の他方の面１１ｂには、配線層２２と、絶縁層２３と、配線層２４とが順次積層されている。なお、配線層１２は、本発明に係る第１配線層の代表的な一例である。又、配線層１４は、本発明に係る第１ビア配線の代表的な一例である。又、絶縁層１３は、本発明に係る第１絶縁層の代表的な一例である。又、配線層２２は、本発明に係る第３配線層の代表的な一例である。又、絶縁層２３は、本発明に係る第３絶縁層の代表的な一例である。
配線層１２は、コア層１１の一方の面１１ａに形成されているパッドや配線パターンである。配線層２２は、コア層１１の他方の面１１ｂに形成されているパッドや配線パターンである。配線層１２は、コア層１１を貫通する貫通配線１９を介して、配線層２２と電気的に接続されている。貫通配線１９の上端面及び下端面の径に対応させて、配線層１２のパッドとして機能する部分を配線層２２のパッドとして機能する部分よりも小径とすることができる。配線層１２及び２２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２及び２２の厚さは、例えば、１０〜２０μｍ程度とすることができる。配線層１２及び２２のライン／スペースは、例えば、２０μｍ／２０μｍ程度とすることができる。
なお、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが２０μｍ／２０μｍと記載されていた場合、配線幅が２０μｍで隣り合う配線同士の間隔が２０μｍであることを表す。
絶縁層１３は、コア層１１の一方の面１１ａ側に形成されている。具体的には、絶縁層１３は、コア層１１の一方の面１１ａに、配線層１２を被覆するように形成されている。絶縁層１３の材料としては、例えば、エポキシ系樹脂等を主成分とする非感光性の絶縁性樹脂（例えば、熱硬化性）を用いることができる。ポリイミド系樹脂等を主成分とする非感光性の絶縁性樹脂等の他の非感光性の絶縁性樹脂を用いてもよい。絶縁層１３の厚さは、例えば４０〜７５μｍ程度とすることができる。絶縁層１３は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
なお、絶縁層１３として感光性の絶縁性樹脂を用いることは好ましくない。感光性の絶縁性樹脂は、一般的に液状樹脂の塗布で形成されるため、厚く形成することが困難である。そのため、絶縁層１３として感光性の絶縁性樹脂を用いると、１５〜３５μｍ程度の厚さの配線層１２とコア層１１の一方の面１１ａとで形成される凹凸に沿った形状となり、絶縁層１３の上面１３ａを平坦にすることができないからである。
配線層１４は、絶縁層１３に埋設されたビア配線である。より詳しくは、配線層１４は、絶縁層１３を貫通し配線層１２の一方の面を露出するビアホール１３ｘ内に充填されたビア配線であり、配線層１２と電気的に接続されている。ビアホール１３ｘは、第２の配線部材３０側に開口されている開口部の面積が配線層１２の上面によって形成された開口部の底面の面積よりも大となる凹部とされている。例えば、ビアホール１３ｘの両側の開口部が円形であれば、ビアホール１３ｘは、逆円錐台状の凹部となる。この場合、ビアホール１３ｘの第２の配線部材３０側に開口されている開口部の径は、例えば５０〜７０μｍ程度とすることができる。
このようなビアホール１３ｘの形状により、配線層１４の一方の端面（第２の配線部材３０側の端面）は、他方の端面（コア層１１側の端面）よりも面積が大きくなる。配線層１４の一方の端面は、例えば、絶縁層１３の上面１３ａと面一とすることができる。配線層１４の一方の端面は、絶縁層１３の上面１３ａから露出し、第２の配線部材３０を構成する配線層３１と直接接合されている。又、配線層１４の他方の端面は、絶縁層１３内で配線層１２の上面と直接接合されている。配線層１４の材料は、例えば、配線層１２と同様とすることができる。
なお、絶縁層１３の上面１３ａは平坦度を向上するために研磨された面であり、例えば、Ｒａ１５〜４０ｎｍ程度とされている。これは、研磨前の１／１０程度の粗度である。絶縁層１３の上面１３ａの粗度を低減して平坦度を向上することにより、絶縁層１３の上面１３ａに微細配線（高密度の配線パターン）である配線層３１の形成が可能となる。絶縁層１３の上面１３ａを研磨する際に、配線層１４の一方の端面も研磨されるため、配線層１４の一方の端面も研磨された面となる。
このように、本実施の形態では、第２の配線部材３０側の配線層１４は、絶縁層１３のビアホール１３ｘに形成されたビア配線のみからなる。言い換えれば、配線層１４には、絶縁層１３の上面１３ａに一体的に形成される配線パターンはない。配線層１４と配線層３１は、電気的には接続されているが、一体的ではない。このような構造とすることにより、絶縁層１３の上面１３ａ及び配線層１４の一方の端面を平坦な面にできるため、絶縁層１３及び配線層１４の一方の端面上に配線層３１として高密度の配線パターンを形成することが可能となる。具体的には、高密度の配線パターンとして、ライン／スペースが５μｍ／５μｍ以下のものを形成することが可能であり、例えば、ライン／スペースが２μｍ／２μｍ程度のものを形成することができる。
なお、後述する製造方法において、配線層３１をセミアディティブ法で形成した場合には、配線層３１は、シード層上に電解めっき層を積層した構造となる。そして、ビア配線である配線層１４の一方の端面は、配線層３１を構成するシード層（例えば、チタン（Ｔｉ）層と銅（Ｃｕ）層との積層体等）と直接接合される。
絶縁層２３は、コア層１１の他方の面１１ｂ側に形成されている。具体的には、絶縁層２３は、コア層１１の他方の面１１ｂに、配線層２２を被覆するように形成されている。絶縁層２３の材料は、例えば、絶縁層１３と同様とすることができる。絶縁層２３は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
絶縁層２３の厚さは、絶縁層１３よりも３〜５μｍ程度厚くなる。これは、絶縁層１３の上面１３ａが研磨された面であるのに対して、絶縁層２３の下面が研磨されていない面であることに起因する。言い換えれば、研磨前は絶縁層１３と絶縁層２３とは同程度の厚さであるが、絶縁層１３の上面１３ａのみが研磨されたことにより、絶縁層１３の厚さは絶縁層２３の厚さよりも３〜５μｍ程度薄くなる。なお、絶縁層２３の下面は研磨されていない面であるため、研磨された面である絶縁層１３の上面１３ａよりも平坦度が低い。研磨されていない絶縁層２３の下面は、例えば、Ｒａ３００〜４００ｎｍ程度であり、研磨された絶縁層１３の上面１３ａは、例えば、Ｒａ１５〜４０ｎｍ程度とすることができる。
配線層２４は、絶縁層２３の他方の側に形成されており、配線層２２と電気的に接続されている。配線層２４は、絶縁層２３を貫通し配線層２２の他方の面を露出するビアホール２３ｘ内に充填されたビア配線、及び絶縁層２３の下面に形成された配線パターンを含んで構成されている。ビアホール２３ｘは、ソルダーレジスト層４０側に開口されている開口部の径が配線層２２の下面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール２３ｘの開口部の径は、例えば５０〜７０μｍ程度とすることができる。
配線層２４の材料や配線層２４を構成する配線パターンの厚さは、例えば、配線層１２と同様とすることができる。配線層２４を構成する配線パターンのライン／スペースは、例えば、２０μｍ／２０μｍ程度とすることができる。
このように、第１の配線部材１０において、コア層１１の両面には同一層数の絶縁層及び配線層が積層されている。つまり、コア層１１を中心として絶縁層及び配線層が上下対称の層構造をしている。そのため、第１の配線部材１０は、反りに強い構造となる。特に、各絶縁層を略同一層厚とすることにより、上下のバランスが向上するため、反りに強い構造となる。
次に、第２の配線部材３０について説明する。第２の配線部材３０は、第１の配線部材１０よりも配線密度の高い配線層が形成された高密度配線層である。第２の配線部材３０は、第１の配線部材１０上に順次積層された配線層３１と、絶縁層３２と、配線層３３と、絶縁層３４と、配線層３７とを有する。なお、配線層３１は、本発明に係る第２配線層の代表的な一例である。又、絶縁層３２は、本発明に係る第２絶縁層の代表的な一例である。
第２の配線部材３０の厚さ（絶縁層３２及び３４、並びに配線層３１及び３３を含む部分の厚さ）は、例えば、２０〜４０μｍ程度とすることができる。なお、本願において『第２の配線部材３０の厚さ』は、配線層３７の突出部を含まない、絶縁層のみが積層された部分の厚さを指すものとする。
配線層３１は、第１の配線部材１０の絶縁層１３の上面１３ａ及び配線層１４の一方の端面に形成されている配線パターンである。配線層３１の下面の一部は、第１の配線部材１０のビア配線である配線層１４の一方の端面と接しており、両者は電気的に接続されている。配線層３１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３１は、例えば、銅層と他の金属層との積層構造としてもよい。配線層３１の厚さは、例えば、１〜３μｍ程度とすることができる。配線層３１のライン／スペースは、例えば、２μｍ／２μｍ程度とすることができる。
絶縁層３２は、第１の配線部材１０の絶縁層１３の上面１３ａに、配線層３１を被覆するように形成された、絶縁層１３よりも薄い絶縁層である。絶縁層３２の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。絶縁層３２の厚さは、例えば５〜１０μｍ程度とすることができる。
絶縁層３２は、絶縁層１３よりも少ない量のフィラー（粒径１μｍ程度）を含有しているか、又は、フィラーを全く含有していないことが好ましい。フィラーの含有量が多くなると、絶縁層３２の上面にフィラーによる凹凸が形成されやすく、絶縁層３２の上面に形成する配線層３３の高密度化に不利となるためである。又、フィラーの含有量が多くなると、フォトリソグラフィ工程において露光が不可能となるためである。
配線層３３は、絶縁層３２の一方の側に形成されており、配線層３１と電気的に接続されている。配線層３３は、絶縁層３２を貫通し配線層３１の一方の面を露出するビアホール３２ｘ内に充填されたビア配線、及び絶縁層３２の一方の面に形成された配線パターンを含んで構成されている。ビアホール３２ｘは、絶縁層３４側に開口されている開口部の径が配線層３１の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール３２ｘの開口部の径は、例えば１０〜２０μｍ程度とすることができる。
配線層３３の材料、配線層３３を構成する配線パターンの厚さやライン／スペースは、例えば、配線層３１と同様とすることができる。なお、配線層３１は１〜３μｍ程度の厚さであり、１５〜３５μｍ程度の厚さの配線層１２より薄い。そのため、絶縁層３２として、第１の配線部材１０を構成する非感光性の絶縁性樹脂（厚さ４０〜７５μｍ程度）と比較して厚くすることが難しい感光性の絶縁性樹脂（厚さ５〜１０μｍ程度）を用いても、絶縁層３２の上面を平坦とすることができる。その結果、絶縁層３２の上面にも配線層３１と同程度の高密度の配線層３３を形成することが可能となる。
又、第２の配線部材３０を構成する各絶縁層として感光性の絶縁性樹脂を用いることにより、フォトリソグラフィ法によりビアホールを形成できるので、ビアホールの平面形状を小さくできる。ビアホールの平面形状が小さくなれば、ビアホールを介して上下に接続されるパッドの平面形状も小さくできる。その結果、各絶縁層に隣接する配線層の高密度化に有利となる。
又、感光性の絶縁性樹脂はフィラー（粒径１μｍ程度）を全く含有していないか、又はフィラーの含有量が少ないので、第２の配線部材３０を構成する各絶縁層の表面にフィラーによる凹凸が形成されにくい。その結果、各絶縁層上に形成する配線層の高密度化に有利となる。
絶縁層３４は、絶縁層３２の一方の面に、配線層３３を覆うように形成されている。絶縁層３４の材料や厚さは、例えば、絶縁層３２と同様とすることができる。絶縁層３４は、絶縁層３２と同様の理由により、絶縁層１３よりも少ない量のフィラーを含有しているか、又は、フィラーを全く含有していないことが好ましい。
配線層３７は、絶縁層３４の一方の側に形成されている。配線層３７は、絶縁層３４を貫通し配線層３３の一方の面を露出するビアホール３４ｘ内に充填されたビア配線、及び絶縁層３４の一方の面から突出するパッドを含んで構成されている。ビアホール３４ｘは、パッド側に開口されている開口部の径が配線層３３の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール３４ｘの開口部の径は、例えば１０〜２０μｍ程度とすることができる。
配線層３７の材料は、例えば、配線層３１と同様とすることができる。配線層３７の厚さ（絶縁層３４の一方の面から突出するパッド部分も含む）は、例えば、１０μｍ程度とすることができる。配線層３７を構成するパッドの平面形状は、例えば、直径が２０〜３０μｍ程度の円形とすることができる。配線層３７を構成するパッドのピッチは、例えば、４０〜５０μｍ程度とすることができる。なお、配線層３７を構成するパッドは、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
配線層３７を構成するパッドの表面（上面のみ、又は上面及び側面）に表面処理層（図示せず）を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、配線層３７を構成するパッドの表面（上面のみ、又は上面及び側面）に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。
次に、ソルダーレジスト層４０について説明する。ソルダーレジスト層４０は、第１の配線部材１０の絶縁層２３の下面に、第１の配線部材１０の配線層２４を選択的に露出するように形成された最外絶縁層である。ソルダーレジスト層４０の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂（例えば、熱硬化性）を用いることができる。ソルダーレジスト層４０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
ソルダーレジスト層４０は、開口部４０ｘを有し、開口部４０ｘの底部には第１の配線部材１０の配線層２４の一部が露出している。開口部４０ｘの底部に露出する配線層２４は、例えば、マザーボード等の実装基板と電気的に接続されるパッドとして機能する。なお、開口部４０ｘの底部に露出する配線層２４の下面に、前述の表面処理層を形成してもよい。
なお、第２の配線部材３０を構成する絶縁層の厚さ（絶縁層３２と絶縁層３４の合計の厚さ）に対するソルダーレジスト層４０の厚さを調整して上下のバランスを向上させることにより、配線基板１は反りに強い構造となる。例えば、ソルダーレジスト層４０の厚さは、第２の配線部材３０を構成する絶縁層の厚さ（絶縁層３２と絶縁層３４の合計の厚さ）と同等以上とすることができる。具体的には、ソルダーレジスト層４０の厚さに対する第２の配線部材３０の厚さの比率を０．７５〜１程度にすると、反り抑制の観点から好ましい。
配線基板１において、コア層１１の弾性率（せん断弾性係数＝横弾性係数）は約３０ＧＰａ程度とし、熱膨張係数は約１０〜３０ｐｐｍ／℃程度とすることが好ましい。又、非感光性の絶縁性樹脂を主成分とする絶縁層１３及び２３の弾性率は約５〜１５ＧＰａ程度とし、熱膨張係数は約１０〜４０ｐｐｍ／℃程度とすることが好ましい。又、感光性の絶縁性樹脂を主成分とする絶縁層３２及び３４の弾性率は約５ＧＰａ程度とし、熱膨張係数は約５０〜７０ｐｐｍ／℃程度とすることが好ましい。又、感光性の絶縁性樹脂を主成分とするソルダーレジスト層４０の弾性率は約２〜４ＧＰａ程度とし、熱膨張係数は約４０〜５０ｐｐｍ／℃程度とすることが好ましい。
なお、各絶縁層の熱膨張係数は、例えば、フィラーの含有量により所定値に調整できる。但し、感光性の絶縁性樹脂を主成分とする絶縁層では、フィラーの含有量が多くなると露光が不可能となるため、含有可能なフィラーの量には制限（上限）がある。従って、感光性の絶縁性樹脂を主成分とする絶縁層の熱膨張係数は、非感光性の絶縁性樹脂を主成分とする絶縁層の熱膨張係数よりも大きくなる傾向がある。フィラーとしては、前述のシリカ（ＳｉＯ２）以外に、例えば、カオリン（Ａｌ２Ｓｉ２Ｏ５（ＯＨ４））、タルク（Ｍｇ３Ｓｉ４Ｏ１０（ＯＨ２））、アルミナ（Ａｌ２Ｏ３）等を用いてもよい。又、これらを混在させてもよい。
このような物性値（弾性率及び熱膨張係数）とすることにより、配線基板１は、コア層１１を中心として外層に行くにつれて徐々に軟らかくなる構造となる。そのため、上記のソルダーレジスト層４０と第２の配線部材３０の厚さの関係との相乗効果により、配線基板１の反りが抑制される。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図７は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程の例を示すが、単品の配線基板を作製する工程としてもよい。
図２（ａ）〜図４（ａ）に示す工程は、第１の配線部材１０を作製する工程である。まず、図２（ａ）に示す工程では、コア層１１の一方の面１１ａに平板状の金属箔１２０が積層され、他方の面１１ｂに平板状の金属箔２２０が積層された基材を準備し、この基材に複数の貫通孔１１ｘを形成する。コア層１１としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。
コア層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。コア層１１の厚さは、例えば、８０〜４００μｍ程度とすることができる。金属箔１２０及び２２０としては、例えば、厚さが１５〜３５μｍ程度の銅箔等を用いることができる。
コア層１１の他方の面１１ｂ側から金属箔２２０を介してレーザ光（ＣＯ２レーザ等）を照射することにより、金属箔１２０の下面を露出する貫通孔１１ｘが形成される。但し、レーザ光の径や出力によっては金属箔１２０を一部貫通することがある。貫通孔１１ｘは、金属箔１２０の下面を露出している上側開口部の面積が、コア層１１の他方の面１１ｂ側に開口している下側開口部の面積よりも小さな円錐台形状の孔とすることができる。なお、ドリル加工法を用いると円柱状の貫通孔が形成されるが、レーザ加工法を用いることにより、円錐台形状の貫通孔を形成することができる。
次に、図２（ｂ）に示す工程では、各貫通孔１１ｘ内に貫通配線１９を形成すると共に、コア層１１の一方の面１１ａ全面に配線層１２を形成し、他方の面１１ｂ全面に配線層２２を形成する。具体的には、まず、エッチングにより金属箔１２０及び２２０を除去する。そして、例えば、無電解めっき法等により、コア層１１の一方の面１１ａ、貫通孔１１ｘの内壁面、及びコア層１１の他方の面１１ｂを連続的に被覆する銅等からなるシード層を形成する。そして、シード層を給電層とする電解めっき法により、貫通孔１１ｘ内を銅等で充填すると共に、コア層１１の一方の面１１ａ及び他方の面１１ｂに電解めっき層を形成する。これにより、貫通孔１１ｘ内に貫通配線１９が形成され、コア層１１の一方の面１１ａ全面に配線層１２が形成され、他方の面１１ｂ全面に配線層２２が形成される。
次に、図２（ｃ）に示す工程では、例えば、サブトラクティブ法により、コア層１１の一方の面１１ａの配線層１２、及びコア層１１の他方の面１１ｂの配線層２２を所定の平面形状にパターニングする。配線層１２と配線層２２とは、貫通配線１９を介して、電気的に接続される。
次に、図３（ａ）に示す工程では、配線層１２を覆うようにコア層１１の一方の面１１ａに絶縁層１３を形成する。又、配線層２２を覆うようにコア層１１の他方の面１１ｂに絶縁層２３を形成する。絶縁層１３及び２３の材料としては、例えば、フィルム状のエポキシ系樹脂等を主成分とする非感光性の絶縁性樹脂（熱硬化性）を用いることができる。絶縁層１３及び２３の厚さは、例えば４０〜７５μｍ程度とすることができる。絶縁層１３及び２３は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
具体的には、配線層１２を覆うようにコア層１１の一方の面１１ａにフィルム状の未硬化状態の絶縁性樹脂をラミネートする。又、配線層２２を覆うようにコア層１１の他方の面１１ｂにフィルム状の未硬化状態の絶縁性樹脂をラミネートする。そして、ラミネートした絶縁性樹脂を押圧しつつ、絶縁性樹脂を硬化温度以上に加熱して硬化させ、絶縁層１３及び２３を形成する。なお、絶縁性樹脂を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
なお、絶縁層１３及び２３を形成する前に、配線層１２の上面及び配線層２２の下面を粗化しておくと、配線層１２及び２２と絶縁層１３及び２３との密着性が向上し好適である。配線層１２の上面及び配線層２２の下面の粗化は、例えば、蟻酸を用いたウェットエッチングにより行うことができる。
次に、図３（ｂ）に示す工程では、絶縁層１３に、絶縁層１３を貫通し配線層１２の上面を露出するビアホール１３ｘを形成する。又、絶縁層２３に、絶縁層２３を貫通し配線層２２の下面を露出するビアホール２３ｘを形成する。ビアホール１３ｘ及び２３ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法等により形成できる。ビアホール１３ｘ及び２３ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール１３ｘ及び２３ｘの底部に露出する配線層１２の上面及び配線層２２の下面に付着した樹脂残渣を除去することが好ましい。なお、デスミア処理を行った場合には、ビアホール１３ｘ及び２３ｘの内壁面と絶縁層１３及び２３の上面が粗化面となる。
次に、図３（ｃ）に示す工程では、絶縁層１３の一方の側に金属層１４０を形成し、絶縁層２３の他方の側に配線層２４を形成する。金属層１４０は、図４（ａ）に示す工程で配線層１４となる層であり、ビアホール１３ｘ内を充填すると共に絶縁層１３の上面１３ａに延在するように形成される。金属層１４０は、例えば、絶縁層１３の上面１３ａの全面に形成することができる。但し、金属層１４０において、絶縁層１３の上面１３ａに形成された部分は後工程で研磨により除去されてしまうので、ビアホール１３ｘ内を充填すると共に絶縁層１３の上面１３ａのビアホール１３ｘ近傍のみに延在するように金属層１４０を形成してもよい。
金属層１４０は、ビアホール１３ｘの底部に露出した配線層１２と電気的に接続される。配線層２４は、絶縁層２３を貫通し配線層２２の他方の面を露出するビアホール２３ｘ内に充填されたビア配線、及び絶縁層２３の他方の面に形成された配線パターンを含んで構成される。配線層２４は、ビアホール２３ｘの底部に露出した配線層２２と電気的に接続される。
金属層１４０及び配線層２４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。金属層１４０及び配線層２４は、例えば、セミアディティブ法を用いて形成できる。具体的には、以下に示す通りである。
まず、金属層１４０を形成するには、無電解めっき法又はスパッタ法により、ビアホール１３ｘの底部に露出した配線層１２の上面及びビアホール１３ｘの内壁面を含む絶縁層１３の上面１３ａ全面に銅（Ｃｕ）等からなるシード層（図示せず）を形成する。更に、シード層を給電層に利用した電解めっき法により、シード層上に銅（Ｃｕ）等からなる電解めっき層を形成する。これにより、シード層上に電解めっき層が積層された金属層１４０が形成される。なお、この場合には、絶縁層１３の上面１３ａ全面に金属層１４０が形成される。絶縁層１３の上面１３ａに選択的に金属層１４０を形成する場合には、以下に示す配線層２４の形成方法と同様にすればよい。
配線層２４を形成するには、まず、無電解めっき法又はスパッタ法により、ビアホール２３ｘの底部に露出した配線層２２の下面及びビアホール２３ｘの内壁面を含む絶縁層２３の下面全面に銅（Ｃｕ）等からなるシード層（図示せず）を形成する。更に、シード層上に配線層２４に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）等からなる電解めっき層（図示せず）を形成する。
続いて、レジスト層を除去した後に、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された配線層２４が形成される。
なお、この場合、金属層１４０及び配線層２４は、シード層上に電解めっき層が積層された構造となるが、各図において、シード層の図示は省略されている（他の配線層についても同様）。
次に、図４（ａ）に示す工程では、金属層１４０を研磨して絶縁層１３の上面１３ａ及びビアホール１３ｘ内を充填する金属層１４０の上面を露出させ、ビアホール１３ｘ内に充填されたビア配線である配線層１４を形成する。配線層１４の上面は、例えば、絶縁層１３の上面１３ａと面一とすることができる。
配線層１４は、例えば、図３（ｃ）に示す金属層１４０のビアホール１３ｘ内に充填された部分を除きＣＭＰ法（chemical mechanical polishing法）等を用いて研磨して除去することにより形成できる。この際、絶縁層１３の上面１３ａの一部を同時に除去してもよい。絶縁層１３の上面１３ａは、例えば、３〜５μｍ程度除去することができる。研磨前の絶縁層１３及び２３の厚さは通常は同程度とするため、研磨後には、絶縁層１３の厚さは絶縁層２３の厚さよりも３〜５μｍ程度薄くなる。
なお、金属層１４０と共に絶縁層１３の上面１３ａを研磨し、絶縁層１３の上面１３ａの一部を除去することにより、絶縁層１３の上面１３ａの粗度を研磨前より小さくできる。つまり、絶縁層１３の上面１３ａの平坦度を向上できる。絶縁層１３の上面１３ａの粗度はＣＭＰ法を実行する前（研磨前）は、例えば、Ｒａ３００〜４００ｎｍ程度であり、ＣＭＰ法を実行することによりＲａ１５〜４０ｎｍ程度とすることができる。このように、絶縁層１３の上面１３ａの粗度を低減して平坦度を向上することにより、後工程において、微細配線（高密度の配線パターン）の形成が可能となる。以上の工程により、第１の配線部材１０が完成する。
なお、各絶縁層に形成されたビア配線に使われる銅の量は、貫通配線１９に使われる銅の量に比べて非常に少ないため、ビア配線の突出により高密度配線の形成が妨げられることはない。
図４（ｂ）〜図７（ａ）に示す工程は、第２の配線部材３０を作製する工程である。まず、図４（ｂ）〜図５（ｂ）に示す工程では、第１の配線部材１０の絶縁層１３の上面１３ａに、所定の平面形状にパターニングされた配線層３１を形成する。配線層３１は、第１の配線部材１０の配線層１４と電気的に接続される。配線層３１は、例えば、セミアディティブ法等を用いて形成できる。
具体的には、まず、図４（ｂ）に示すように、例えば、スパッタ法により、絶縁層１３の上面１３ａ及び配線層１４の上面により形成される平坦面にチタン（Ｔｉ）層と銅（Ｃｕ）層を積層してシード層３１ａを形成する。チタン（Ｔｉ）層の厚さは、例えば、２０〜５０ｎｍ程度とすることができ、銅（Ｃｕ）層の厚さは、例えば、１００〜３００ｎｍ程度とすることができる。
シード層３１ａの下層にチタン（Ｔｉ）層を形成することにより、絶縁層１３と配線層３１との密着性を向上できる。チタン（Ｔｉ）に代えて、窒化チタン（ＴｉＮ）等を用いても構わない。チタン（Ｔｉ）や窒化チタン（ＴｉＮ）は、銅よりも耐腐食性の高い金属である。なお、シード層３１ａの形成に無電解めっき法を用いてもよいが、スパッタ法を用いる方が薄い膜を形成できるので、配線層の高密度化に対してはスパッタ法を用いた方が有利である。
次に、図４（ｃ）に示すように、シード層３１ａ上に配線層３１に対応する開口部３１０ｘを備えたレジスト層３１０を形成する。そして、シード層３１ａを給電層に利用した電解めっき法により、レジスト層３１０の開口部３１０ｘに銅（Ｃｕ）等からなる電解めっき層３１ｂを形成する。
次に、図５（ａ）に示すように、図４（ｃ）に示すレジスト層３１０を除去した後に、電解めっき層３１ｂをマスクにして、電解めっき層３１ｂに覆われていない部分のシード層３１ａをエッチングにより除去する。これにより、シード層３１ａ上に電解めっき層３１ｂが積層された配線層３１が形成される。配線層１４の上面は、配線層３１のシード層３１ａを介して、配線層３１の電解めっき層３１ｂと接合される。配線層３１の厚さ（シード層３１ａ及び電解めっき層３１ｂの合計の厚さ）は、例えば、１〜３μｍ程度とすることができる。配線層３１のライン／スペースは、例えば、２μｍ／２μｍ程度とすることができる。なお、図５（ｂ）は、図５（ａ）のＡ部の拡大図である。
シード層３１ａを形成する前に、絶縁層１３の上面１３ａに、Ｏ２プラズマアッシング等のプラズマ処理を施してもよい。プラズマ処理を施すことにより、絶縁層１３の上面１３ａを粗化できる。絶縁層１３の上面１３ａを粗化することにより、シード層３１ａとの密着性を高めることができる。但し、前述のように、絶縁層１３の上面１３ａの粗度を低減して平坦度を向上することにより微細配線の形成が可能となるため、後工程での微細配線の形成に支障がない程度に絶縁層１３の上面１３ａを粗化する。
次に、図５（ｃ）に示す工程では、配線層３１上に、絶縁層３２、配線層３３及び絶縁層３４を積層する。なお、図５（ｃ）〜図７（ｂ）において、便宜上、配線層３１において、シード層３１ａ及び電解めっき層３１ｂが積層された構造の図示は省略する。
具体的には、まず、配線層３１を覆うように第１の配線部材１０の絶縁層１３の上面１３ａに絶縁層３２を形成する。そして、絶縁層３２に、絶縁層３２を貫通し配線層３１の上面を露出するビアホール３２ｘを形成する。絶縁層３２の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。絶縁層３２の厚さは、例えば５〜１０μｍ程度とすることができる。
絶縁層３２は、例えば、配線層３１を覆うように絶縁層１３の上面１３ａに液状又はペースト状の絶縁性樹脂を塗布することで形成できる。液状又はペースト状の絶縁性樹脂は、例えば、スピンコート法等により塗布できる。ビアホール３２ｘは、例えば、フォトリソグラフィ法により形成できる。すなわち、感光性の絶縁性樹脂を主成分とする絶縁層３２を露光及び現像し、その後硬化させてビアホール３２ｘを形成できる。
次に、絶縁層３２上に、セミアディティブ法等により配線層３３を形成し、更に上記と同様にして絶縁層３４を積層し、更に、絶縁層３４を貫通し配線層３３の上面を露出するビアホール３４ｘを形成する。各層の材料や厚さ、直径等は、配線基板１の構造で説明した通りである。
なお、セミアディティブ法により配線層３３を形成する場合には、シード層３１ａの形成と同様の方法により、まず、ビアホール３２ｘの内壁面、ビアホール３２ｘの底部に露出した配線層３１の上面、及び絶縁層３２の上面を覆うシード層を形成する。そして、シード層上に配線層３３に対応する開口部を有するレジスト層を形成し、次いで、シード層を給電層とする電解めっき法により、レジスト層の開口部から露出するシード層上に電解めっき層を形成する。そして、レジスト層と電解めっき層から露出するシード層を除去し、配線層３３を形成する。
次に、図６（ａ）に示す工程では、例えば、無電解めっき法又はスパッタ法により、ビアホール３４ｘの底部に露出した配線層３３の上面、ビアホール３４ｘの内壁面、及び絶縁層３４の上面を連続的に被覆するシード層３７ａを形成する。シード層３７ａの材料や層構成、厚さ等は、例えば、シード層３１ａと同様とすることができる。
次に、図６（ｂ）に示す工程では、絶縁層３４の上面に形成されたシード層３７ａ上に配線層３７に対応する開口部３２０ｘを備えたレジスト層３２０を形成する。次に、図６（ｃ）に示す工程では、シード層３７ａを給電層に利用した電解めっき法により、レジスト層３２０の開口部３２０ｘに銅（Ｃｕ）等からなる電解めっき層３７ｂを形成する。
次に、図７（ａ）に示す工程では、図６（ｃ）に示すレジスト層３２０を除去した後に、電解めっき層３７ｂをマスクにして、電解めっき層３７ｂに覆われていない部分のシード層３７ａをエッチングにより除去する。これにより、シード層３７ａ上に電解めっき層３７ｂが積層された配線層３７が形成される。配線層３７を構成するパッドの平面形状は、例えば、直径が２０〜３０μｍ程度の円形とすることができる。その後、配線層３７を構成するパッドの表面（上面のみ、又は上面及び側面）に、前述の表面処理層を形成してもよい。以上の工程により、第２の配線部材３０が完成する。
次に、図７（ｂ）に示す工程では、第１の配線部材１０の絶縁層２３の他方の面に、第１の配線部材１０の配線層２４を覆うように最外絶縁層であるソルダーレジスト層４０を形成する。ソルダーレジスト層４０は、例えば、図５（ｃ）に示す絶縁層３２や絶縁層３４と同様の方法により形成できる。
その後、例えば、図５（ｃ）に示すビアホール３４ｘと同様の方法により開口部４０ｘを形成する。開口部４０ｘの底部には第１の配線部材１０の配線層２４の一部が露出する。開口部４０ｘの底部に露出する配線層２４は、例えば、マザーボード等の実装基板と電気的に接続されるパッドとして機能する。開口部４０ｘの底部に露出する配線層２４の下面に、前述の表面処理層を形成してもよい。なお、ソルダーレジスト層４０は、図３（ｃ）に示す工程よりも後であれば、どのタイミングで形成してもよい。
図７（ｂ）に示す工程の後、図７（ｂ）に示す構造体を、スライサー等を用いて切断位置Ｃで切断することにより、個片化された複数の配線基板１（図１参照）が完成する。
このように、配線基板１では、第１の配線部材１０を構成する絶縁層１３は非感光性樹脂（非感光性の熱硬化性樹脂）を主成分としているため、感光性樹脂を主成分とする場合に比べて層厚を厚くできる。そのため、コア層１１の一方の面１１ａの凹凸を吸収し、絶縁層１３の上面１３ａを平坦にすることが容易となる。
更に、絶縁層１３の上面１３ａを研磨することにより、例えば、Ｒａ１５〜４０ｎｍ程度に絶縁層１３の上面１３ａの粗度を低減して平坦度を向上している。これにより、絶縁層１３の上面１３ａに、例えば、ライン／スペースが２μｍ／２μｍ程度の高密度の配線層３１（配線パターン）を形成することができる。つまり、配線層の高密度化を実現できる。
又、貫通配線１９を、高密度の配線層３１を形成するコア層１１の一方の面１１ａ側の端面（上端面）の面積が他方の面１１ｂ側の端面（下端面）の面積よりも小さい形状（円錐台形状等）としている。これにより、コア層１１と貫通配線１９との熱膨張係数の差に起因して加熱時に貫通配線１９に生じる力が、貫通配線１９がコア層１１の他方の面１１ｂ側に突出する方向に働く（逃げる）ようにし、コア層１１の一方の面１１ａ側に突出する力を抑制できる。その結果、加熱による熱履歴により、貫通配線１９の上端面がコア層１１の一方の面１１ａ側に突出することを防止することが可能となり、絶縁層１３の上面１３ａの平坦度を確保できる。
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、コア層を貫通する貫通孔及び貫通配線の形状が第１の実施の形態とは異なる例を示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図８は、第１の実施の形態の変形例に係る配線基板を例示する断面図である。なお、図８（ｂ）は図８（ａ）のＤ部の拡大図である。図８を参照するに、第１の実施の形態の変形例に係る配線基板１Ａは、貫通孔１１ｘ及び貫通配線１９が貫通孔１１ｙ及び貫通配線１９Ａに置換された点が、配線基板１（図１参照）と相違する。
貫通孔１１ｙは、貫通孔１１ｘと同様に、コア層１１の一方の面１１ａ側に開口している上側開口部の面積が、コア層１１の他方の面１１ｂ側に開口している下側開口部の面積よりも小さな孔とされている。但し、貫通孔１１ｙは、貫通孔１１ｘとは異なり、コア層１１の内部に、上側開口部の面積及び下側開口部の面積よりも横断面積が小さい括れ部Ｅを有する形状に形成されている。
貫通孔１１ｙの上側開口部、括れ部Ｅ、及び下側開口部の平面形状は、例えば、円形とすることができる。この場合、貫通孔１１ｙは、上側開口部から括れ部Ｅにかけて径が徐々に小さくなる逆円錐台状の孔１１ｙ１と、下側開口部から括れ部Ｅにかけて径が徐々に小さくなる円錐台状の孔１１ｙ２とが連通した鼓状の孔となる。但し、逆円錐台状の孔１１ｙ１及び円錐台状の孔１１ｙ２の内壁面の縦断面形状は直線状でなく曲線状であってもよい。逆円錐台状の孔１１ｙ１及び円錐台状の孔１１ｙ２の内壁面の縦断面形状が曲線状であると、応力が特定の部分に集中せずに応力を緩和できる点で好適である。
なお、括れ部Ｅは、コア層１１の厚さ方向において、貫通孔１１ｙの下側開口部よりも上側開口部に近い側に形成される。すなわち、図８（ｂ）において、括れ部Ｅは、Ｌ１<Ｌ２となる位置に形成される。括れ部Ｅは、例えば、Ｌ１＝１／３Ｌ２程度となる位置に形成することができるが、加熱時に貫通配線１９Ａに生じる力が、コア層１１の他方の面１１ｂ側に突出する方向により多く働くようにできる点では、Ｌ１が小さいほど（ゼロに近いほど）好ましい。
貫通孔１１ｙ内には、貫通配線１９Ａが充填されている。貫通配線１９Ａの材料としては、例えば、銅（Ｃｕ）等を用いることができる。貫通配線１９Ａは、貫通孔１１ｙに対応する形状となる。すなわち、貫通配線１９Ａは、上端面の面積が下端面の面積よりも小さい。そして、貫通配線１９Ａは、上端面の面積及び下端面の面積よりも横断面積が小さい括れ部Ｅを有し、括れ部Ｅは、コア層１１の厚さ方向において、下端面よりも上端面に近い側に形成されている。
貫通配線１９Ａの上端面、下端面、及び括れ部Ｅの平面形状は、例えば、円形である。この場合、貫通配線１９Ａの上端面の径φ１は、例えば、１００〜１２０μｍ程度とすることができる。又、貫通配線１９Ａの下端面の径φ２は、例えば、１３０〜１５０μｍ程度とすることができる。又、貫通配線１９Ａの括れ部Ｅの径は、例えば、８０〜１００μｍ程度とすることができる。貫通配線１９Ａのピッチは、例えば、２００〜４００μｍ程度とすることができる。
次に、第１の実施の形態の変形例に係る配線基板の製造方法について説明する。図９は、第１の実施の形態の変形例に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程の例を示すが、単品の配線基板を作製する工程としてもよい。
図９に示す工程では、コア層１１の一方の面１１ａに平板状の金属箔１２０が積層され、他方の面１１ｂに平板状の金属箔２２０が積層された基材を準備し、この基材に複数の貫通孔１１ｙを形成する。貫通孔１１ｙは、図２（ａ）と同様に、コア層１１の他方の面１１ｂ側から金属箔２２０を介してレーザ光（ＣＯ２レーザ等）を照射することにより形成する。これにより、金属箔１２０の下面を露出する貫通孔１１ｙが形成される。
但し、レーザ光の照射条件を調整することにより（例えば、照射するレーザ光のパワーを上げることにより）、図２（ａ）とは異なり、図９に示す形状の貫通孔１１ｙが形成される。これは、照射するレーザ光のパワーを上げた状態では、照射されたレーザ光が金属箔１２０を加熱し、加熱された金属箔１２０により、コア層１１を構成する樹脂において金属箔１２０に近い部分に位置する樹脂ほど加熱されて、より多く溶融するためである。
以降、第１の実施の形態の図２（ｂ）〜図７（ｂ）と同様の工程を実施することにより、図８に示す配線基板１Ａが形成される。
図９に示す工程に代えて、図１０（ａ）及び図１０（ｂ）に示す工程のようにして、貫通孔１１ｙを形成してもよい。
まず、図１０（ａ）に示す工程では、コア層１１の一方の面１１ａに平板状の金属箔１２０が積層され、他方の面１１ｂに平板状の金属箔２２０が積層された基材を準備し、この基材に複数の孔１１ｙ２を形成する。孔１１ｙ２は、図２（ａ）と同様に、コア層１１の他方の面１１ｂ側から金属箔２２０を介してレーザ光（ＣＯ２レーザ等）を照射することにより形成する。なお、図１０（ｂ）に示す工程で括れ部Ｅを形成したい部分よりもコア層１１の一方の面１１ａ側に孔１１ｙ２の上端が位置していれば、孔１１ｙ２はコア層１１を貫通していなくてもよい。
次に、図１０（ｂ）に示す工程では、コア層１１の一方の面１１ａ側から金属箔１２０を介してレーザ光（ＣＯ２レーザ等）を照射することにより、複数の孔１１ｙ１を形成する。各孔１１ｙ１は孔１１ｙ２と連通して括れ部Ｅを備えた貫通孔１１ｙとなる。
コア層１１の一方の面１１ａ側及び他方の面１１ｂ側から照射するレーザ光のパワーや照射時間を調整することで、貫通孔１１ｙの上側開口部の面積を下側開口部の面積よりも小さくでき、かつ、括れ部Ｅを下側開口部よりも上側開口部に近い側に形成できる。括れ部Ｅが、図８に示すＬ１＝１／３Ｌ２程度となる位置に形成されるように、コア層１１の一方の面１１ａ側及び他方の面１１ｂ側から照射するレーザ光のパワーや照射時間を調整することが好ましい。
図１０に示した方法は、特に、コア層１１の厚さが厚く、一方向からのレーザ光の照射では貫通孔を形成し難い場合に有効である。具体的には、例えば、コア層１１の厚さが２００μｍ以上程度の場合に有効である。
このように、第１の実施の形態の変形例では、貫通配線１９Ａを、上端面（高密度配線側）の面積が下端面の面積よりも小さく、かつ、上端面の面積及び下端面の面積よりも横断面積が小さい括れ部Ｅを有する形状（鼓状）としている。そして、括れ部Ｅを、貫通配線１９Ａの下端面よりも上端面に近い側に形成している。
これにより、貫通配線１９Ａにおいて、括れ部Ｅよりも下端面側の部分の体積が、括れ部Ｅよりも上端面側の部分の体積よりも大きくなる。そのため、コア層１１と貫通配線１９Ａとの熱膨張係数の差に起因して加熱時に生じる力が、貫通配線１９Ａがコア層１１の他方の面１１ｂ側に突出する方向に多く働き、コア層１１の一方の面１１ａ側に突出する方向に少なく働くようにできる。その結果、貫通配線１９Ａの上端面がコア層１１の一方の面１１ａ側に突出することを防止することが可能となり、絶縁層１３の上面１３ａの平坦度を確保できる。その他の効果については、第１の実施の形態と同様である。
なお、括れ部Ｅの位置が、貫通配線１９Ａの下端面よりも上端面により近い側に形成されるほど、括れ部Ｅよりも下端面側の部分の体積が、括れ部Ｅよりも上端面側の部分の体積よりも大きくなる。そのため、加熱時に貫通配線１９Ａに生じる力が、コア層１１の他方の面１１ｂ側に突出する方向により多く働くようにできる。但し、括れ部Ｅの位置が、貫通配線１９Ａの下端面よりも上端面に近い側にあれば（コア層１１の厚さの１／２の位置よりも上端面に近い側にあれば）、貫通配線１９Ａの上端面のコア層１１の一方の面１１ａ側への突出防止に関して一定の効果を奏する。
〈第２の実施の形態〉
第２の実施の形態では、コア層の一方の面及び他方の面に形成された配線層がプレーン層を有する例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１１は、第２の実施の形態に係る配線基板を例示する図であり、図１１（ｂ）は平面図、図１１（ａ）は図１１（ｂ）のＡ−Ａ線に沿う断面図である。但し、図１１（ｂ）では、配線層１２より上層は図示されていない。なお、便宜上、図１１（ｂ）の平面図において、図１１（ａ）の断面図に対応するハッチングを施している。
配線基板１Ｂにおいて、配線層１２は、コア層１１の一方の面１１ａに形成されており、パッド１２ａと、プレーン層１２ｂとを有する。パッド１２ａの周囲には、所定の間隔（例えば、２０μｍ程度）を空けてプレーン層１２ｂが設けられている。パッド１２ａとプレーン層１２ｂとは導通していない。配線層２２は、コア層１１の他方の面１１ｂに形成されており、パッド２２ａと、プレーン層２２ｂとを有する。パッド２２ａの周囲には、所定の間隔（例えば、２０μｍ程度）を空けてプレーン層２２ｂが設けられている。パッド２２ａとプレーン層２２ｂとは導通していない。
パッド１２ａとパッド２２ａとは、コア層１１を貫通する貫通配線１９を介して、電気的に接続されている。貫通配線１９の上端面及び下端面の径に対応させて、パッド１２ａをパッド２２ａよりも小径とすることができる。パッド１２ａとパッド２２ａとは、例えば、平面視で重複する位置に形成することができる。プレーン層１２ｂとプレーン層２２ｂとは、例えば、平面視で重複する位置に形成することができる。配線層１２及び２２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２及び２２の厚さは、例えば、１５〜３５μｍ程度とすることができる。
ここで、プレーン層とは、所定の面において、信号配線（例えば、パッド１２ａ）が設けられた信号配線領域を除く略全面に設けられた層をいう。所定の面の面積に対する信号配線領域の面積の割合は配線基板の種類により異なるため、所定の面の面積に対するプレーン層が設けられた面積の割合も配線基板の種類により異なる。所定の面の面積に対するプレーン層が設けられた面積の割合は、特に限定されないが、例えば、２０〜６０％程度とすることができる。
本実施の形態では、配線層１２上に形成する絶縁層１３の上面１３ａを平坦に形成することを容易にするために、プレーン層１２ｂを設けている。そのため、コア層１１の一方の面１１ａの面積に対するプレーン層１２ｂの面積の割合の大小は問題とならないが、コア層１１の一方の面１１ａの面積に対するパッド１２ａ及びプレーン層１２ｂの合計の面積の割合は大きい方が好ましい。コア層１１の一方の面１１ａの面積に対するパッド１２ａ及びプレーン層１２ｂの合計の面積の割合（配線層１２の材料が銅である場合は残銅率）は、７０〜９０％程度が好ましく、好適には８０％以上とすることができる。なお、プレーン層１２ｂ及び２２ｂは、互いに独立した複数の領域に分割されてもよい。
このように、配線基板１Ｂでは、コア層１１の一方の面１１ａにおいて、パッド１２ａの周囲に面積の広いプレーン層１２ｂを形成し、コア層１１の一方の面１１ａの面積に対するパッド１２ａ及びプレーン層１２ｂの合計の面積の割合を大きくしている。これにより、絶縁層１３を形成する部分には、配線層１２とコア層１１の一方の面１１ａとで形成される凹凸が少なくなる。そのため、コア層１１の一方の面１１ａにパッドや配線パターンのみが形成されて、絶縁層１３を形成する部分に凹凸が多い場合に比べて、絶縁層１３の上面１３ａを平坦にすることが容易となる。
更に、絶縁層１３の上面１３ａを研磨することにより、例えば、Ｒａ１５〜４０ｎｍ程度に絶縁層１３の上面１３ａの粗度を低減して平坦度を向上している。これにより、絶縁層１３の上面１３ａに、例えば、ライン／スペースが２μｍ／２μｍ程度の高密度の配線パターンを形成することができる。つまり、配線層の高密度化を実現できる。
なお、パッド１２ａや２２ａの一部がプレーン層１２ｂや２２ｂと導通してもよい。この場合、プレーン層１２ｂや２２ｂがグランド（ＧＮＤ）や電源の電位であれば、パッド１２ａや２２ａの一部もグランド（ＧＮＤ）や電源の電位に固定される。これにより、信号配線となるパッド１２ａ及び２２ａに対する外部からのノイズをシールド（遮蔽）する効果を奏する。
又、プレーン層１２ｂと絶縁層１３との密着性を向上したい場合、プレーン層１２ｂをメッシュ状にしたり、プレーン層１２ｂに貫通孔を形成したりしてもよい。同様に、プレーン層２２ｂと絶縁層２３との密着性を向上したい場合、プレーン層２２ｂをメッシュ状にしたり、プレーン層２２ｂに貫通孔を形成したりしてもよい。但し、絶縁層１３の上面１３ａの平坦性に影響を及ぼさない程度の微細なメッシュや貫通孔を形成する必要がある。
又、高密度配線層を形成しないコア層１１の他方の面１１ｂ側には、必ずしもプレーン層を形成しなくてもよい。
〈第３の実施の形態〉
第３の実施の形態では、第１の配線部材を構成する絶縁層及び配線層がコア層の一方の面及び他方の面に夫々複数層形成された例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１２は、第３の実施の形態に係る配線基板を例示する断面図である。図１２を参照するに、第３の実施の形態に係る配線基板１Ｃは、第１の配線部材１０が第１の配線部材１０Ｃに置換された点が、配線基板１（図１参照）と相違する。
第１の配線部材１０Ｃは、コア層１１の一方の面１１ａと絶縁層１３との間に、絶縁層１５、配線層１６、絶縁層１７、配線層１８の積層体が追加された点が、第１の配線部材１０と相違する。又、第１の配線部材１０Ｃは、コア層１１の他方の面１１ｂと絶縁層２３との間に、絶縁層２５、配線層２６、絶縁層２７、配線層２８の積層体が追加された点が、第１の配線部材１０と相違する。
すなわち、第１の配線部材１０Ｃでは、コア層１１の一方の面１１ａに、複数の配線層（配線層１２、１６、１８、１４）と非感光性樹脂からなる複数の絶縁層（絶縁層１５、１７、１３）とが交互に積層されている。これらを第１積層体と称する場合がある。コア層１１の一方の面１１ａ側において、配線層１２は第１積層体を構成する配線層のうちの最下層であり、絶縁層１３は第１積層体を構成する絶縁層のうちの最上層である。
又、第１の配線部材１０Ｃでは、コア層１１の他方の面１１ｂに、複数の配線層（配線層２２、２６、２８、２４）と非感光性樹脂からなる複数の絶縁層（絶縁層２５、２７、２３）とが交互に積層されている。これらを第２積層体と称する場合がある。コア層１１の他方の面１１ｂ側において、配線層２２は第２積層体を構成する配線層のうちの最下層であり、絶縁層２３は第２積層体を構成する絶縁層のうちの最上層である。
なお、本実施の形態では、第１積層体及び第２積層体において、コア層１１に近い側を下層、コア層１１から遠い側を上層と称している。以下に、より詳しく説明する。
絶縁層１５は、コア層１１の一方の面１１ａに、配線層１２を被覆するように形成されている。絶縁層１５の材料としては、絶縁層１３と同様に、例えば、エポキシ系樹脂等を主成分とする非感光性の絶縁性樹脂（例えば、熱硬化性）を用いることができる。絶縁層１５の厚さは、例えば４０〜７５μｍ程度とすることができる。絶縁層１５は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層１６は、絶縁層１５の一方の側に形成されており、配線層１２と電気的に接続されている。配線層１６は、絶縁層１５を貫通し配線層１２の一方の面を露出するビアホール１５ｘ内に充填されたビア配線、及び絶縁層１５の一方の面に形成された配線パターンを含んで構成されている。ビアホール１５ｘは、絶縁層１７側に開口されている開口部の径が配線層１２の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール１５ｘの開口部の径は、例えば５０〜７０μｍ程度とすることができる。配線層１６の材料、配線層１６を構成する配線パターンの厚さやライン／スペースは、例えば、配線層１２と同様とすることができる。
絶縁層１７は、絶縁層１５の一方の面に、配線層１６を被覆するように形成されている。絶縁層１７の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層１７は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層１８は、絶縁層１７の一方の側に形成されており、配線層１６と電気的に接続されている。配線層１８は、絶縁層１７を貫通し配線層１６の一方の面を露出するビアホール１７ｘ内に充填されたビア配線、及び絶縁層１７の一方の面に形成された配線パターンを含んで構成されている。ビアホール１７ｘは、絶縁層１３側に開口されている開口部の径が配線層１６の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール１７ｘの開口部の径は、例えば５０〜７０μｍ程度とすることができる。配線層１８の材料、配線層１８を構成する配線パターンの厚さやライン／スペースは、例えば、配線層１２と同様とすることができる。
絶縁層１３は、絶縁層１７の一方の面に、配線層１８を被覆するように形成されている。配線層１４は、絶縁層１３を貫通し配線層１８の一方の面を露出するビアホール１３ｘ内に充填されたビア配線であり、配線層１８と電気的に接続されている。絶縁層１３及び配線層１４の詳細については、第１の実施の形態で説明した通りである。
絶縁層２５は、コア層１１の他方の面１１ｂに、配線層２２を被覆するように形成されている。絶縁層２５の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層２５は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２６は、絶縁層２５の他方の側に形成されており、配線層２２と電気的に接続されている。配線層２６は、絶縁層２５を貫通し配線層２２の他方の面を露出するビアホール２５ｘ内に充填されたビア配線、及び絶縁層２５の他方の面に形成された配線パターンを含んで構成されている。ビアホール２５ｘは、絶縁層２７側に開口されている開口部の径が配線層２２の下面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール２５ｘの開口部の径は、例えば５０〜７０μｍ程度とすることができる。配線層２６の材料、配線層２６を構成する配線パターンの厚さやライン／スペースは、例えば、配線層１２と同様とすることができる。
絶縁層２７は、絶縁層２５の他方の面に、配線層２６を被覆するように形成されている。絶縁層２７の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層２７は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２８は、絶縁層２７の他方の側に形成されており、配線層２６と電気的に接続されている。配線層２８は、絶縁層２７を貫通し配線層２６の他方の面を露出するビアホール２７ｘ内に充填されたビア配線、及び絶縁層２７の他方の面に形成された配線パターンを含んで構成されている。ビアホール２７ｘは、絶縁層２３側に開口されている開口部の径が配線層２６の下面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール２７ｘの開口部の径は、例えば５０〜７０μｍ程度とすることができる。配線層２８の材料、配線層２８を構成する配線パターンの厚さやライン／スペースは、例えば、配線層１２と同様とすることができる。
絶縁層２３は、絶縁層２７の他方の面に、配線層２８を被覆するように形成されている。配線層２４は、絶縁層２３の他方の側に形成されており、配線層２８と電気的に接続されている。絶縁層２３及び配線層２４の詳細については、第１の実施の形態で説明した通りである。
なお、絶縁層１５、１７、２３、２５、及び２７の厚さは、絶縁層１３よりも３〜５μｍ程度厚くなる。これは、絶縁層１３の上面１３ａが研磨された面であるのに対して、絶縁層１５及び１７の上面、並びに絶縁層２３、２５、及び２７の下面が研磨されていない面であることに起因する。言い換えれば、研磨前は絶縁層１３、１５、１７、２３、２５、及び２７は同程度の厚さであるが、絶縁層１３の上面１３ａのみが研磨されたことで、絶縁層１３の厚さは絶縁層１５、１７、２３、２５、及び２７の厚さよりも３〜５μｍ程度薄くなる。
本実施の形態では、コア層１１の一方の面１１ａ側に３層の絶縁層（絶縁層１５、１７、１３）が形成され、コア層１１の他方の面１１ｂ側に３層の絶縁層（絶縁層２５、２７、２３）が形成されている。しかし、第１の配線部材１０Ｃにおいて、コア層１１の各面に形成される絶縁層の数は３層以外としても構わない。又、本実施の形態では、コア層１１の一方の面１１ａ側に４層の配線層（配線層１２、１６、１８、１４）が形成され、コア層１１の他方の面１１ｂ側に４層の配線層（配線層２２、２６、２８、２４）が形成されている。しかし、コア層１１の各面に形成される配線層の数は４層以外としても構わない。
このように、第１の配線部材１０Ｃにおいて、コア層１１の両面には同一層数の絶縁層及び配線層が積層されている。つまり、コア層１１を中心として絶縁層及び配線層が上下対称の層構造をしている。そのため、第１の配線部材１０Ｃは、反りに強い構造となる。特に、各絶縁層を略同一層厚とすることにより、上下のバランスが向上するため、反りに強い構造となる。なお、絶縁層１３上に高密度配線層を形成できる点は、第１の実施の形態と同様である。
〈第１の実施の形態の応用例１〉
第１の実施の形態の応用例１では、第１の実施の形態に係る配線基板に半導体チップ（半導体素子）が搭載（フリップチップ実装）された半導体パッケージの例を示す。なお、第１の実施の形態の応用例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１３は、第１の実施の形態の応用例１に係る半導体パッケージを例示する断面図である。図１３を参照するに、半導体パッケージ２は、図１に示す配線基板１と、半導体チップ７１と、バンプ７２と、アンダーフィル樹脂７３と、バンプ７４とを有する。半導体パッケージ２において、配線基板１の絶縁層３４側（第２絶縁層側）が電子部品である半導体チップ７１が搭載される半導体素子搭載面となり、配線基板１のソルダーレジスト層４０側が外部接続端子が形成されマザーボード等の外部装置に接続される外部装置搭載面となる。
半導体チップ７１は、例えば、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。半導体基板（図示せず）には、半導体集積回路（図示せず）と電気的に接続された電極パッド（図示せず）が形成されている。
バンプ７２は、半導体チップ７１の電極パッド（図示せず）と、配線基板１の配線層３７とを電気的に接続している。アンダーフィル樹脂７３は、半導体チップ７１と配線基板１の上面との間に充填されている。バンプ７４は、ソルダーレジスト層４０の開口部４０ｘの底部に露出する配線層２４の下面に形成された外部接続端子である。バンプ７４は、例えば、マザーボード等の外部装置に接続される。バンプ７２及び７４は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
このように、第１の実施の形態に係る配線基板は、高密度配線層である第２の配線部材３０を備えているため、半導体チップを搭載するのに好適である。第１の実施の形態に係る配線基板に半導体チップを搭載することにより、半導体パッケージを実現できる。
〈第１の実施の形態の応用例２〉
図１４に示す半導体パッケージ３のように、配線基板１Ｄ上に複数の半導体チップ７１を実装してもよい。この場合には、例えば、ロジックチップとメモリチップとを組み合わせて配線基板１Ｄに搭載してもよい。或いは、配線基板１ＤにＣＰＵチップとＤＲＡＭチップとを搭載してもよいし、ＧＰＵチップとＤＲＡＭチップとを搭載してもよい。
図１４において、配線基板１Ｄは、図１に示す配線基板１と基本構造は同一であるが、第２の配線部材３０が第２の配線部材３０Ｄに置換されている。第２の配線部材３０Ｄ内の配線層３３は、複数の半導体チップ７１間を相互に接続する配線を備えている点が第２の配線部材３０（図１参照）と相違する。
〈第１の実施の形態の応用例３〉
図１５に示す半導体パッケージ５のように、半導体パッケージ３Ｅ上に更に他の半導体パッケージ４が搭載されたＰＯＰ（Package on package）構造の半導体パッケージとすることも可能である。
半導体パッケージ３Ｅは、図１４に示す半導体パッケージ３の配線基板１Ｄ及び第２の配線部材３０Ｄが、配線基板１Ｅ及び第２の配線部材３０Ｅに置換されたものである。第２の配線部材３０Ｅは、絶縁層３４に配線層３３の上面を選択的に露出する開口部３４ｙが設けられ、開口部３４ｙ内から開口部３４ｙの周囲の絶縁層３４の上面に延在する配線層３８が設けられている点が第２の配線部材３０Ｄ（図１４参照）と相違する。第２の配線部材３０Ｅ内の配線層３３は、第２の配線部材３０Ｄ（図１４参照）と同様に、複数の半導体チップ７１間を相互に接続する配線を備えている。
配線層３８は配線基板１Ｅを他の配線基板や半導体パッケージと接続するパッドであり、例えば、半導体チップ７１を搭載する領域の周囲にペリフェラル状に配置されている。配線層３８の平面形状は、例えば、直径が１２０〜１７０μｍ程度の円形とすることができる。必要に応じ、配線層３８の表面に前述の表面処理層を形成してもよい。
半導体パッケージ４は、配線基板８０と、半導体チップ７６と、バンプ７７と、アンダーフィル樹脂７８とを有する。
配線基板８０において、コア層８１の下面には配線層８２が形成され、更に配線層８２をパッドとして選択的に露出する開口部８５ｘを備えたソルダーレジスト層８５が設けられている。又、コア層８１の上面には配線層８３が形成され、更に配線層８３をパッドとして選択的に露出する開口部８６ｘを備えたソルダーレジスト層８６が設けられている。配線層８２と配線層８３とは、コア層８１を貫通する貫通配線８４を介して接続されている。必要に応じ、開口部８５ｘ内に露出する配線層８２、及び開口部８６ｘ内に露出する配線層８３の表面に前述の表面処理層を形成してもよい。又、コア層８１内に他の配線層を設けてもよい。
半導体チップ７６の電極パッド（図示せず）は、はんだバンプ等であるバンプ７７を介して、配線基板８０の開口部８６ｘ内に露出する配線層８３（パッド）と電気的に接続されている。アンダーフィル樹脂７８は、半導体チップ７６と配線基板８０の上面との間に充填されている。半導体チップ７６は、半導体チップ７１と同一の機能を有するものであっても異なる機能を有するものであっても構わない。
開口部８５ｘ内に露出する配線層８２（パッド）は、半導体パッケージ３Ｅの配線層３８（パッド）と対向するように配置されており、配線層３８（パッド）と略同形状とされている。配線層８２（パッド）と配線層３８（パッド）とは、銅コアボール７５ａの周囲をはんだ７５ｂで覆った構造のはんだボール７５を介して接続されている。なお、銅コアボール７５ａに代えて銅ピラーを用いてもよい。
はんだボール７５は、半導体パッケージ３Ｅと半導体パッケージ４とを接続（接合）する接合材として機能すると共に、半導体パッケージ３Ｅと半導体パッケージ４との間の距離（離間距離）を規定値に保持するスペーサとしても機能する。つまり、はんだ７５ｂが接合材として機能し、銅コアボール７５ａがスペーサとして機能する。なお、はんだボール７５の高さは、半導体チップ７１の厚さと、バンプ７２の厚さと、配線層３７の配線基板１Ｅからの突出部の厚さとを合算した高さよりも高く設定されている。
なお、半導体パッケージ３Ｅと半導体パッケージ４との間の空間に、封止樹脂を充填してもよい。封止樹脂の充填によって、半導体パッケージ３Ｅが半導体パッケージ４に対して固定されると共に、配線基板１Ｅに実装された半導体チップ７１が封止される。すなわち、封止樹脂は、半導体パッケージ３Ｅと半導体パッケージ４とを接着する接着剤として機能すると共に、半導体チップ７１を保護する保護層として機能する。更に、封止樹脂を設けることにより、半導体パッケージ５全体の機械的強度を高めることができる。
なお、図１６に示す半導体パッケージ６のように、半導体パッケージ４（図１５参照）に代えて、半導体チップ７９を搭載してもよい。又、図１４に示す配線基板１Ｄや、図１５及び図１６に示す配線基板１Ｅは、配線基板１Ａ、１Ｂ、又は１Ｃを基本構造としたものとしてもよい。
［シミュレーション］
貫通配線１９の形状の違いによる、加熱後の貫通配線１９の上端面のコア層１１の一方の面１１ａからの突出量を比較した。具体的には、貫通配線１９の形状として、図１７（ａ）〜図１７（ｃ）の３種類について突出量のシミュレーションを行った。図１７（ａ）は、貫通配線１９がストレート形状（円柱状）の場合（比較例）である。図１７（ｂ）は、貫通配線１９が鼓状で、括れ部がコア層１１の厚さ方向の中央に位置する場合（比較例）である。図１７（ｃ）は、貫通配線１９が鼓状で、括れ部がコア層１１の厚さ方向の中央よりも貫通配線１９の上端面側に位置する場合（実施例）である。
図１７（ａ）〜図１７（ｃ）では、直径φ１０＝２００μｍ、高さＬ１０＝２００μｍの円柱状のコア層１１に、同心的に貫通配線１９が形成されている。図１７（ａ）〜図１７（ｃ）における貫通配線１９の上端面の径φ１、下端面の径φ２、括れ部の径φ３、及び括れ部の位置（括れ部と上端面との距離）Ｌ１は、表１に示す通りである（単位は何れも［μｍ］）。
Figure 2016018858
又、シミュレーションの前提条件として、貫通配線１９は銅からなり熱膨張係数は１８ｐｐｍ／℃、コア層１１の熱膨張係数は２５ｐｐｍ／℃、熱履歴の最高温度は２３０℃であるとした。
このような条件で、図１７（ａ）〜図１７（ｃ）の破線の領域においてコア層１１と貫通配線１９の厚さ方向の伸びの差を計算することにより、貫通配線１９の上端面のコア層１１の一方の面１１ａからの突出量を計算した。結果は表２に示すようになった（単位は何れも［μｍ］）。
Figure 2016018858
表２に示すように、図１７（ａ）に示す貫通配線１９がストレート形状（円柱状）の場合の突出量は０．６μｍ、図１７（ｂ）に示す貫通配線１９が鼓状で括れ部がコア層１１の厚さ方向の中央に位置する場合の突出量は０．５μｍであり、大きな差はない。一方、図１７（ｃ）に示す貫通配線１９が鼓状で括れ部がコア層１１の厚さ方向の中央よりも貫通配線１９の上端面側に位置する場合の突出量は０μｍであった。
すなわち、貫通配線１９を鼓状で括れ部がコア層１１の厚さ方向の中央よりも貫通配線１９の上端面側に位置する形状とすることで、ストレート形状に比べ、貫通配線１９の上端面のコア層１１の一方の面１１ａからの突出量を大幅に抑制できることが確認された。又、貫通配線１９を鼓状にするだけでは効果は少なく、貫通配線１９の上端面のコア層１１の一方の面１１ａからの突出量を大幅に抑制するためには、括れ部をコア層１１の厚さ方向の中央よりも貫通配線１９の上端面側に設ける必要があることが確認された。この際、コア層１１を厚さ方向に４等分し、貫通配線１９の上端面側に最も近い領域（厚さの１／４）に括れ部が形成されると好ましい。
括れ部をコア層１１の厚さ方向の中央よりも貫通配線１９の上端面側に設けると突出量を大幅に抑制できるのは、括れ部よりも貫通配線１９の上端面側の銅の体積が小さくなり、熱膨張係数の違いの影響を受ける部分が少なくなるためであると考えられる。
次に、図１８（ａ）に示すように、ストレート形状（円柱状）の貫通配線１９が形成されたコア層１１上に、絶縁層１３を介して、配線層３１を高さ２μｍ、ライン／スペース＝２μｍ／２μｍで形成する場合を考える。この場合、シミュレーション結果を参照すると、図１８（ｂ）に示すように、熱履歴により貫通配線１９の上端面側が０．６μｍ突出し、これにより絶縁層１３の上面１３ａにΔＬ＝０．６μｍの凹凸が形成されることになる。なお、図１８（ｂ）は、図１８（ａ）のＦ部の拡大図である。
絶縁層１３の上面１３ａにΔＬ＝０．６μｍの凹凸が存在すると、実際には、配線層３１を形成することが困難となる。又、配線層３１を形成後に貫通配線１９の上端面側が０．６μｍ突出し、これにより絶縁層１３の上面１３ａにΔＬ＝０．６μｍの凹凸が形成された場合でも配線層３１が倒れる等の不具合が生じる。よって、貫通配線１９の形状を最適化して、貫通配線１９の上端面のコア層１１の一方の面１１ａからの突出量を抑制することは極めて重要であるといえる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、配線基板の剛性向上のため、第１の配線部材を構成する絶縁層（絶縁層１３や２３等）を補強材入りとしてもよい。この場合、例えば、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布の補強材に、エポキシ系樹脂やポリイミド系樹脂を含浸させた絶縁層とすることができる。
又、各実施の形態において、半導体素子搭載面に更にソルダーレジスト層を形成してもよい。例えば、配線基板１において、絶縁層３４上に、配線層３７を露出するソルダーレジスト層を形成してもよい。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、８０ 配線基板
２、３、３Ｅ、４、５、６ 半導体パッケージ
１０、１０Ｃ 第１の配線部材
１１、８１ コア層
１１ａ 一方の面
１１ｂ 他方の面
１１ｘ、１１ｙ 貫通孔
１１ｙ１、１１ｙ２ 孔
１２、１４、１６、１８、２２、２４、２６、２８、３１、３３、３７、３８、８２、８３ 配線層
１２ａ、２２ａ パッド
１２ｂ、１２ｃ、２２ｂ、２２ｃ プレーン層
１３、１５、１７、２３、２５、２７、３２、３４ 絶縁層
１３ａ 上面
１３ｘ、１５ｘ、１７ｘ、２３ｘ、２５ｘ、２７ｘ、３２ｘ、３４ｘ ビアホール
１９、１９Ａ、８４ 貫通配線
３０、３０Ｄ、３０Ｅ 第２の配線部材
３１ａ、３７ａ シード層
３１ｂ、３７ｂ 電解めっき層
３４ｙ、４０ｘ、８５ｘ、８６ｘ、３１０ｘ、３２０ｘ 開口部
４０、８５、８６ ソルダーレジスト層
７１、７６、７９ 半導体チップ
７２、７４、７７ バンプ
７３、７８ アンダーフィル樹脂
７５ はんだボール
７５ａ 銅コアボール
７５ｂ はんだ
１２０、２２０ 金属箔
１４０ 金属層
３１０、３２０ レジスト層

Claims (10)

  1. コア層と、
    前記コア層の一方の面に形成された第１配線層と、
    前記コア層の一方の面側に形成された非感光性樹脂からなる第１絶縁層と、
    前記第１絶縁層に埋設され、一方の端面が前記第１絶縁層の上面から露出する、ビアホールに金属が充填された第１ビア配線と、
    前記第１絶縁層の上面及び第１ビア配線の一方の端面に形成され、前記第１ビア配線の一方の端面と直接接合された第２配線層と、
    前記第２配線層を被覆するように前記第１絶縁層の上面に形成された、感光性樹脂からなる第２絶縁層と、
    前記第２絶縁層に埋設され前記第２配線層と電気的に接続する第２ビア配線と、
    前記コア層の他方の面に形成された第３配線層と、
    前記コア層の他方の面側に形成された非感光性樹脂からなる第３絶縁層と、
    前記第３絶縁層に埋設され前記第３配線層と電気的に接続する第３ビア配線と、
    前記コア層を一方の面から他方の面に貫通し、前記第１配線層と前記第３配線層とを電気的に接続する貫通配線と、を有し、
    前記第１絶縁層の上面は、前記第３絶縁層の下面よりも平坦であり、
    前記第２配線層は前記第１配線層よりも配線密度が高く形成されており、
    前記貫通配線の前記コア層の一方の面側の端面である上端面の面積が、前記コア層の他方の面側の端面である下端面の面積よりも小さい配線基板。
  2. 前記第１絶縁層の上面及び第１ビア配線の一方の端面は、何れも研磨された面である請求項１記載の配線基板。
  3. 前記第１ビア配線の一方の端面は、前記第１絶縁層の上面と面一である請求項１又は２記載の配線基板。
  4. 前記貫通配線は、前記上端面から前記下端面に向かうに従って横断面積が大きくなる形状である請求項１乃至３の何れか一項記載の配線基板。
  5. 前記貫通配線は、前記上端面の面積及び前記下端面の面積よりも横断面積が小さい括れ部を有し、
    前記括れ部は、前記コア層の厚さ方向において、前記下端面よりも前記上端面に近い側に形成されている請求項１乃至３の何れか一項記載の配線基板。
  6. 前記第１絶縁層の厚さは、前記第３絶縁層の厚さよりも薄い請求項１乃至５の何れか一項記載の配線基板。
  7. 前記第２絶縁層が形成された側に半導体素子搭載面が形成され、前記第３絶縁層が形成された側に外部装置搭載面が形成された請求項１乃至６の何れか一項記載の配線基板。
  8. 前記第２配線層は、シード層上に電解めっき層を積層した構造であり、
    前記第１ビア配線の一方の端面は、前記第２配線層を構成する前記シード層と直接接合されている請求項１乃至７の何れか一項記載の配線基板。
  9. 前記コア層の一方の面に、複数の配線層と非感光性樹脂からなる複数の絶縁層とが交互に積層された第１積層体が形成され、
    前記コア層の一方の面側において、前記第１配線層は前記第１積層体を構成する配線層のうちの最下層であり、前記第１絶縁層は前記第１積層体を構成する絶縁層のうちの最上層であり、
    前記コア層の他方の面に、複数の配線層と非感光性樹脂からなる複数の絶縁層とが交互に積層された第２積層体が形成され、
    前記コア層の他方の面側において、前記第３配線層は前記第２積層体を構成する配線層のうちの最下層であり、前記第３絶縁層は前記第２積層体を構成する絶縁層のうちの最上層である請求項１乃至８の何れか一項記載の配線基板。
  10. 配線基板に半導体素子が搭載された半導体パッケージであって、
    前記配線基板は、
    コア層と、
    前記コア層の一方の面に形成された第１配線層と、
    前記コア層の一方の面側に形成された非感光性樹脂からなる第１絶縁層と、
    前記第１絶縁層に埋設され、一方の端面が前記第１絶縁層の上面から露出する、ビアホールに金属が充填された第１ビア配線と、
    前記第１絶縁層の上面及び第１ビア配線の一方の端面に形成され、前記第１ビア配線の一方の端面と直接接合された第２配線層と、
    前記第２配線層を被覆するように前記第１絶縁層の上面に形成された、感光性樹脂からなる第２絶縁層と、
    前記第２絶縁層に埋設され前記第２配線層と電気的に接続する第２ビア配線と、
    前記コア層の他方の面に形成された第３配線層と、
    前記コア層の他方の面側に形成された非感光性樹脂からなる第３絶縁層と、
    前記第３絶縁層に埋設され前記第３配線層と電気的に接続する第３ビア配線と、
    前記コア層を一方の面から他方の面に貫通し、前記第１配線層と前記第３配線層とを電気的に接続する貫通配線と、を有し、
    前記第１絶縁層の上面は、前記第３絶縁層の下面よりも平坦であり、
    前記第２配線層は前記第１配線層よりも配線密度が高く形成されており、
    前記貫通配線の前記コア層の一方の面側の端面である上端面の面積が、前記コア層の他方の面側の端面である下端面の面積よりも小さく、
    前記第２絶縁層が形成された側に半導体素子搭載面が形成され、
    前記半導体素子は、前記半導体素子搭載面に搭載されている半導体パッケージ。
JP2014139957A 2014-07-07 2014-07-07 配線基板、半導体パッケージ Active JP6375159B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014139957A JP6375159B2 (ja) 2014-07-07 2014-07-07 配線基板、半導体パッケージ
US14/790,131 US10028393B2 (en) 2014-07-07 2015-07-02 Wiring substrate and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014139957A JP6375159B2 (ja) 2014-07-07 2014-07-07 配線基板、半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2016018858A true JP2016018858A (ja) 2016-02-01
JP6375159B2 JP6375159B2 (ja) 2018-08-15

Family

ID=55018066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014139957A Active JP6375159B2 (ja) 2014-07-07 2014-07-07 配線基板、半導体パッケージ

Country Status (2)

Country Link
US (1) US10028393B2 (ja)
JP (1) JP6375159B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150361A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 樹脂基板
KR20190027117A (ko) * 2017-09-06 2019-03-14 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR20190091254A (ko) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR20190091253A (ko) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR20190091252A (ko) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR20190091250A (ko) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
JP2020136503A (ja) * 2019-02-20 2020-08-31 株式会社村田製作所 コイル部品

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
JP2017168548A (ja) 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
JP6341245B2 (ja) * 2016-09-05 2018-06-13 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
US10157824B2 (en) * 2017-05-05 2018-12-18 Qualcomm Incorporated Integrated circuit (IC) package and package substrate comprising stacked vias
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP7032148B2 (ja) * 2018-01-17 2022-03-08 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
US20220071000A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN112309875A (zh) * 2020-11-02 2021-02-02 南方电网科学研究院有限责任公司 一种芯片封装方法
JP2023010236A (ja) * 2021-07-09 2023-01-20 イビデン株式会社 配線基板及び配線基板の製造方法
KR20230095348A (ko) * 2021-12-22 2023-06-29 삼성전기주식회사 인쇄회로기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
JP2002344143A (ja) * 2001-05-15 2002-11-29 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2004193292A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd スル−ホ−ル配線基板およびその製造方法
JP2005136282A (ja) * 2003-10-31 2005-05-26 Toppan Printing Co Ltd 多層配線基板及びその製造方法
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
CN101848602B (zh) 2001-03-14 2012-04-04 Ibiden股份有限公司 多层印刷电路板
GB2420912B (en) 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP2004342988A (ja) * 2003-05-19 2004-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法、及び半導体装置の製造方法
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
JP4351148B2 (ja) * 2004-12-28 2009-10-28 新光電気工業株式会社 配線基板の製造方法
US8217511B2 (en) * 2007-07-31 2012-07-10 Freescale Semiconductor, Inc. Redistributed chip packaging with thermal contact to device backside
JP4329884B2 (ja) * 2007-11-20 2009-09-09 株式会社村田製作所 部品内蔵モジュール
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
KR101412225B1 (ko) * 2012-08-10 2014-06-25 이비덴 가부시키가이샤 배선판 및 그 제조 방법
KR101420543B1 (ko) * 2012-12-31 2014-08-13 삼성전기주식회사 다층기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
JP2002344143A (ja) * 2001-05-15 2002-11-29 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2004193292A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd スル−ホ−ル配線基板およびその製造方法
JP2005136282A (ja) * 2003-10-31 2005-05-26 Toppan Printing Co Ltd 多層配線基板及びその製造方法
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10257923B2 (en) 2016-03-03 2019-04-09 Murata Manufacturing Co., Ltd. Resin substrate and electronic device
JP2019153819A (ja) * 2016-03-03 2019-09-12 株式会社村田製作所 樹脂基板および電子機器
WO2017150361A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 樹脂基板
KR102008380B1 (ko) * 2017-09-06 2019-08-08 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR20190027117A (ko) * 2017-09-06 2019-03-14 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
JP7099359B2 (ja) 2019-02-20 2022-07-12 株式会社村田製作所 コイル部品
JP2020136503A (ja) * 2019-02-20 2020-08-31 株式会社村田製作所 コイル部品
KR20190091250A (ko) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR102016940B1 (ko) 2019-07-30 2019-09-02 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR102016946B1 (ko) 2019-07-30 2019-09-02 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR102016947B1 (ko) 2019-07-30 2019-09-02 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR102016948B1 (ko) 2019-07-30 2019-09-02 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR20190091252A (ko) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR20190091253A (ko) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법
KR20190091254A (ko) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 다이얼 스위치용 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
JP6375159B2 (ja) 2018-08-15
US20160007460A1 (en) 2016-01-07
US10028393B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6133227B2 (ja) 配線基板及びその製造方法
JP6169955B2 (ja) 配線基板及びその製造方法
US9859201B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR102331611B1 (ko) 전자 부품 장치 및 그 제조 방법
US11430725B2 (en) Wiring board and method of manufacturing the same
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6161437B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2013214578A (ja) 配線板及びその製造方法
JP2012146793A (ja) 配線基板及びその製造方法
JP2015122385A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2013118255A (ja) 配線基板及びその製造方法、半導体パッケージ
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP2019192885A (ja) 配線基板、半導体装置及び配線基板の製造方法
US11594478B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP2016111297A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7265877B2 (ja) 配線基板
JP2017191874A (ja) 配線基板及びその製造方法
JP2014053642A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6375159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150