KR20190091250A - 다이얼 스위치용 인쇄회로기판의 제조방법 - Google Patents
다이얼 스위치용 인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR20190091250A KR20190091250A KR1020190092340A KR20190092340A KR20190091250A KR 20190091250 A KR20190091250 A KR 20190091250A KR 1020190092340 A KR1020190092340 A KR 1020190092340A KR 20190092340 A KR20190092340 A KR 20190092340A KR 20190091250 A KR20190091250 A KR 20190091250A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit pattern
- circuit
- plating layer
- forming
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법은 다이얼 노브가 일면에 접촉되는 다이얼 스위치용 인쇄회로기판의 제조방법에 있어서, 상기 다이얼 노브에 대향되는 베이스 기판의 일면에 도체회로가 이격 간격을 형성하여 배치된 제1회로패턴을 형성하는 일면 회로형성단계; 상기 제1회로패턴에 더미층을 적층하고, 상기 베이스 기판의 타면에 제2회로패턴을 적층하는 양면 회로적층단계; 상기 제2회로패턴은 존치시키고 상기 더미층을 연마하여 제거시켜 상기 제1회로패턴을 노출시키는 일면 연마단계; 및 상기 제1회로패턴의 도체회로 및 상기 제2회로패턴에 전기접속용 도금층을 형성하는 도금단계; 를 포함한다.
Description
본 발명은 다이얼 스위치용 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 다이얼 스위치의 회전 시 조작 정밀도 및 조작도가 향상되도록, 다이얼 노브에 접촉되는 인쇄회로기판의 표면을 평활하게 제조할 수 있는 다이얼 스위치용 인쇄회로기판의 제조방법에 관한 것이다.
다이얼 스위치(dial switch)는 사용자가 다이얼 노브(1)를 회전시켜 원하는 수치로 기계 및 전자 장치가 제어되게 하는 것으로, 일반적으로 도 1 및 도 2에 도시된 것과 같이 문자가 표시된 패널부(2), 패널부(2)에 회전되게 구비되어 사용자가 손으로 회전시키는 다이얼 노브(1), 다이얼 노브(1)의 회전에 따른 발생 신호를 전달받아 외부의 제어 시스템으로 송출하는 인쇄회로기판(3), 인쇄회로기판(3)에 구비되어 다이얼 노브(1)를 회전시키는 회전축(4)으로 구성된다.
여기서, 디지털 방식의 다이얼 스위치는 회전축에 인코더가 설치되어, 다이얼 노브(1)의 회전 정도를 인코더에서 읽어 들여 제어부로 송출하므로, 사용자가 원하는 신호에 가깝게 정확한 신호를 제어부로 송출할 수 있으나, 회전축에 인코더를 추가 장착해야 하므로 아날로그 방식에 비해 가격이 비싸다.
아날로그 방식의 다이얼 스위치는 도 1 및 도 2에 도시된 것과 같이, 다이얼 노브(1)에 저항(6)이 설치되고, 인쇄회로기판(3)의 일측에 다이얼 노브(1)의 저항(6)과 접촉하는 도체회로(7)가 구비된다.
아날로그 방식의 경우 사용자가 다이얼 노브(1)를 회전시키면 다이얼 노브(1)의 회전 정도에 따라 변화되는 저항값을 인쇄회로기판(3)의 도체회로(7)가 읽어 들여, 사용자가 원하는 신호를 전선(5)을 통해 외부의 제어 시스템으로 송출하므로, 회전축에 인코더가 필요 없어 제조원가가 싼 장점이 있어, 군용 제품이나 제조원가 절감이 필요한 양산품에 여전히 사용되고 있다.
이러한 아날로그 방식의 다이얼 스위치에 사용되는 일반적인 인쇄회로기판(3)은 도 2에 도시된 것과 같이, 인쇄회로기판(3)의 도체회로(7)가 인쇄회로기판(3)의 표면으로부터 약 60μm 정도 높이(l)로 돌출되어 있어 인쇄회로기판(3)의 표면과 단차가 있는 요철을 형성하게 된다.
따라서, 인쇄회로기판(3)의 도체회로(7)와 다이얼 노브(1)의 저항의 접촉이 직접적으로 발생하는 아날로그 방식의 경우, 인쇄회로기판(3)의 표면과 도체회로(7)의 요철에 따른 단차 발생으로, 조작 정밀도가 떨어지고, 단차로 인한 불규칙한 조작감도 발생하게 된다.
그러므로, 아날로그 방식의 경우 도체회로(7)와 인쇄회로기판(3)의 표면 간의 단차를 제거하거나 최소화시켜, 조작 정밀도를 향상시키고 일정한 조작감을 발생시킬 수 있는 다이얼 스위치용 인쇄회로기판의 제조방법 개발이 필요한 실정이다.
본 발명이 해결하고자 하는 과제는 다이얼 스위치의 회전 시 조작 정밀도 및 조작도가 향상되도록, 다이얼 노브에 접촉되는 인쇄회로기판의 표면을 평활하게 제조할 수 있는 다이얼 스위치용 인쇄회로기판의 제조방법을 제공하는데 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명의 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법은 다이얼 노브가 일면에 접촉되는 다이얼 스위치용 인쇄회로기판의 제조방법에 있어서, 상기 다이얼 노브에 대향되는 베이스 기판의 일면에 도체회로가 이격 간격을 형성하여 배치된 제1회로패턴을 형성하는 일면 회로형성단계; 상기 제1회로패턴에 더미층을 적층하고, 상기 베이스 기판의 타면에 제2회로패턴을 적층하는 양면 회로적층단계; 상기 제2회로패턴은 존치시키고 상기 더미층을 연마하여 제거시켜 상기 제1회로패턴을 노출시키는 일면 연마단계; 및 상기 제1회로패턴의 도체회로 및 상기 제2회로패턴에 전기접속용 도금층을 형성하는 도금단계; 를 포함한다.
또한, 상기 양면 회로적층단계에서, 상기 제1회로패턴의 상기 도체회로가 형성하는 이격 간격에는 프리프레그가 충진되며, 상기 일면 연마단계에서, 상기 도체회로의 높이는 상기 프리프레그의 높이 보다 더 낮게 형성될 수 있다.
또한, 상기 제1회로패턴의 도금층에는 상기 다이얼 노브에 구비된 저항부가 접촉될 수 있다.
또한, 상기 제2회로패턴의 도금층에는 전선이 연결될 수 있다.
또한, 상기 양면 회로적층단계는, 상기 제1회로패턴의 도체회로가 형성하는 이격 간격 및 상기 베이스 기판의 타면에 프리프레그를 적층하는 프리프레그 적층단계; 상기 프리프레그의 양면에 동박을 적층하는 동박 적층단계; 상기 양면에 적층된 동박을 가압 및 가열하는 가압가열단계; 상기 양면에 적층된 동박을 관통하는 비아홀을 형성하는 비아홀 형성단계; 상기 동박 및 상기 비아홀에 무전해 동도금층을 형성하는 무전해 동도금층 형성단계; 상기 베이스 기판의 타면에 형성된 상기 무전해 동도금층을 전기회로로 가공하고, 상기 제1회로패턴 상에 적층된 상기 무전해 동도금층은 존치시키는 타면 회로형성단계; 및 상기 제1회로패턴과 상기 전기회로를 전기적으로 연통하는 전해 동도금층을 형성하여, 상기 베이스 기판의 타면에 상기 제2회로패턴을 형성하고 상기 제1회로패턴 상에 상기 더미층을 형성하는 전해 동도금층 형성단계; 를 포함할 수 있다.
또한, 상기 일면 연마단계는, 상기 더미층을 연마하여 상기 제1회로패턴의 도체회로 및 상기 이격 간격에 충진된 상기 프리프레그를 노출시킬 수 있다.
또한, 상기 일면 연마단계에서, 상기 제1회로패턴의 도체회로의 높이는 상기 이격 간격에 충진된 프리프레그의 높이 보다 더 낮게 형성될 수 있다.
또한, 상기 도체회로의 높이와 상기 프리프레그의 높이 차이는 5.03μm ~ 8.06μm 일 수 있다.
또한, 상기 도금단계에서 상기 도금층은, 상기 제1회로패턴의 도체회로 상에 5μm ~ 8 μm의 높이로 적층된 니켈 도금층; 및 상기 니켈 도금층 상에 0.03μm ~ 0.06μm의 높이로 적층된 금 도금층; 을 포함할 수 있다.
또한, 상기 더미층은 상기 프리프레그, 상기 동박, 상기 무전해 동도금층 및 상기 전해 동도금층을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 일 실시예에 의한 다이얼 스위치용 인쇄회로기판의 제조방법에 따르면, 제1회로패턴의 도체회로의 표면에 형성된 도금층이 인접한 프리프레그와 동일 평면을 형성하여 단차가 없는 평활한 표면을 형성하게 되어, 다이얼 노브에 접촉되는 인쇄회로기판의 일면의 표면이 평활하게 제조할 수 있게 된다.
또한, 본 발명의 일 실시예에 의한 다이얼 스위치용 인쇄회로기판의 제조방법에 따라 제조된 인쇄회로기판은, 일면의 표면이 평활하게 형성되어 요철이 발생되지 않으므로, 인쇄회로기판의 일면에 접촉된 다이얼 노브 회전 시 조작 정밀도가 향상되고 일정한 조작감을 발생시킬 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 본 발명의 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 일반적인 다이얼 스위치의 정면도이다.
도 2는 종래 기술에 따른 아날로그 방식의 다이얼 스위치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법의 순서도이다.
도 4는 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법의 순서에 따라 제조되는 다이얼 스위치용 인쇄회로기판을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판이 사용된 아날로그 방식의 다이얼 스위치의 사시도이다.
도 6은 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판이 사용된 아날로그 방식의 다이얼 스위치의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 양면 회로적층단계의 순서도이다.
도 8은 본 발명의 일 실시예에 따른 양면 회로적층단계의 순서에 따라 제조되는 다이얼 스위치용 인쇄회로기판을 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법에 따라 제조된 다이얼 스위치용 인쇄회로기판의 단면도이다.
도 2는 종래 기술에 따른 아날로그 방식의 다이얼 스위치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법의 순서도이다.
도 4는 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법의 순서에 따라 제조되는 다이얼 스위치용 인쇄회로기판을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판이 사용된 아날로그 방식의 다이얼 스위치의 사시도이다.
도 6은 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판이 사용된 아날로그 방식의 다이얼 스위치의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 양면 회로적층단계의 순서도이다.
도 8은 본 발명의 일 실시예에 따른 양면 회로적층단계의 순서에 따라 제조되는 다이얼 스위치용 인쇄회로기판을 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법에 따라 제조된 다이얼 스위치용 인쇄회로기판의 단면도이다.
본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 용어가 동일하더라도 표시하는 부분이 상이하면 도면 부호가 일치하지 않음을 미리 말해두는 바이다.
그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 설정된 용어들로서 이는 실험자 및 측정자와 같은 조작자의 의도 또는 관례에 따라 달라질 수 있으므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 명세서에서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하에서 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예를 상세히 설명한다. 각 도면에 제시된 동일한 도면부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법의 순서도이고, 도 4는 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법의 순서에 따라 제조되는 다이얼 스위치용 인쇄회로기판을 도시한 도면이며, 도 5는 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판이 사용된 다이얼 스위치의 사시도이고, 도 6은 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판이 사용된 다이얼 스위치의 단면도이다.
도 3 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법은 다이얼 노브(1)가 일면에 접촉되는 다이얼 스위치용 인쇄회로기판의 제조방법에 있어서, 다이얼 노브(1)에 대향되는 베이스 기판(10)의 일면에 도체회로(21)가 이격 간격(23)을 형성하여 배치된 제1회로패턴(20)을 형성하는 일면 회로형성단계(S10), 제1회로패턴(20)에 더미층(d)을 적층하고 베이스 기판(10)의 타면에 제2회로패턴(50)을 적층하는 양면 회로적층단계(S20), 제2회로패턴(50)은 존치시키고 더미층(d)을 연마하여 제1회로패턴(20)을 노출시키는 일면 연마단계(S30), 및 제1회로패턴(20) 및 제2회로패턴(50)에 전기접속용 도금층(80)을 형성하는 도금단계(S50)를 포함한다.
일면 회로형성단계(S10)에서는 베이스 기판(10)에 제1회로패턴(20)을 형성한다. 여기서, 제1회로패턴(20)은 도체회로(21)와 도체회로(21)가 형성하는 이격 공간(23)을 포함한다.
먼저, 베이스 기판(10)은 기저면의 양면에 동박이 적층된 동박 적층판(copper clad laminate, CCL)으로, 기저면은 종이 및 페놀, 유리섬유 및 에폭시, 폴리아미드, 또는 공지의 재질로 제조될 수 있다. 본 발명에서 기저면은 직조된 유리섬유 및 에폭시가 혼합된 재질로서 일반적으로 FR-4로 지칭되는 재질이 사용되나, 이에 베이스 기판(10)의 재질이 한정되는 것은 아니다.
제1회로패턴(20)은 다이얼 노브(1)에 대향되는 인쇄회로기판의 일면에 형성된다. 제1회로패턴(20)은 도 6에 도시된 것과 같이 다이얼 노브(1) 쪽에 배치되어, 다이얼 노브(1)의 저항부(6)와 접촉되는 면에 형성된다.
제1회로패턴(20)의 도체회로(21)는 이격 간격(23)을 형성하여 배치된다. 도체회로(21)는 베이스 기판(10)에 적층된 동박이 다수회의 공정을 거쳐 전기회로로 가공된 것으로, 인쇄회로기판의 전기회로를 구성한다. 제1회로패턴(20)은 공지의 인쇄회로기판 제조방법에 의해 형성될 수 있다.
예를 들어, 본 발명의 일 실시예에 따른 제1회로패턴(20)은 동박 표면에 드라이 필름(dry film, D/F) 도포, 드라이 필름 노광, 드라이 필름 현상 공정을 거쳐 전기회로에 대응되는 동박을 구성한 후, 전기회로를 구성하지 않는 동박을 식각하는 식각 공정 및 드라이 필름 제거 공정을 거쳐 형성될 수 있다.
도 4(a)에는 베이스 기판(10)의 일면에 제1회로패턴(20)이 형성된 것이 도시되어 있다. 도 4(a)의 제1회로패턴(20)에는 도체회로(21)에 산화 방지를 위한 솔더레지스트(solder resist, S/R)(70)는 도포하지 않은 상태로, 도체회로(21) 표면에 산화막(30)이 형성될 수 있다.
양면 회로적층단계(S20)에서는 제1회로패턴(20)에 더미층(d)을 적층하고, 베이스 기판(10)의 타면에 제2회로패턴(50)을 적층한다. 여기서, 제1회로패턴(20)의 도체회로(21)가 형성하는 이격 간격(23)에는 프리프레그(40)가 충진된다. 이에 대하여는 후술한다.
프리프레그(prepreg)(40)는 에폭시 또는 페놀수지 중 어느 하나 이상을 유리섬유에 함침시킨 재질로서, 다층 인쇄회로기판(multi layer board, MLB) 제조 시 다수의 회로패턴을 적층하기 위해 사용된다. 본 발명에서 프리프레그(40)는 실시예에 따라 도포 가능한 수지 또는 시트 형태로 실시될 수 있다. 프리프레그(40)는 일정 온도 및 압력 범위 내에서 가압 및 가열되어 경화된다.
더미층(d)은 제1회로패턴(20) 상에 적층된다. 본 발명에서 더미층(d)은 제1회로패턴(20)의 도체회로(21)와 이격 간격(23)에 충진된 프리프레그(40) 위에 적층된 층으로 정의한다.
더미층(d)은 제1회로패턴(20)이 형성된 상태에서, 베이스 기판(10)의 타면에 제2회로패턴(50)을 형성하는 공정을 진행하면서 형성되는 부차적인 층이다. 더미층(d)은 제1회로패턴(20)이 형성된 상태에서, 제2회로패턴(50)을 형성하고 제1회로패턴(20)과 제2회로패턴(50)을 전기적으로 연통하기 위해 베이스 기판(10)의 양면을 가공하는 과정에서 형성된다.
본 발명의 일 실시예에 따른 더미층(d)은 도 4(b)에 도시된 것과 같이 도체회로(21)의 표면에 형성된 산화막(30), 프리프레그(40), 동박(51), 무전해 동도금층(61) 및 전해 동도금층(63)을 포함할 수 있다. 더미층(d)은 추가적인 회로패턴으로 가공되지 않는다. 더미층(d)은 후술하는 일면 연마단계(S30)에서 제거된다.
제2회로패턴(50)은 베이스 기판(10)의 타면에 적층된다. 제2회로패턴(S50)은 전기회로를 구성하는 동박(51), 무전해 동도금층(61), 전해 동도금층(63)을 포함할 수 있다. 제2회로패턴(50)은 제1회로패턴(20)과 비아홀(v)을 통해 전기적으로 연통된다. 제2회로패턴(50)의 제조공정에 대하여는 후술한다.
제2회로패턴(50)은 본 발명의 다이얼 스위치용 인쇄회로기판에서 다수의 전선(5)이 도금층(80)을 통해 연결되는 면으로, 다이얼 노브(1)가 접촉되지 않는 면이다. 도 4(b)에는 베이스 기판(10)의 타면에 제2회로패턴(50)이 적층된 것이 도시되어 있다.
일면 연마단계(S30)에서는 제2회로패턴(50)은 존치시키고, 더미층(d)을 연마하여 제1회로패턴(20)을 노출시킨다.
일면 연마단계(S30)에서 더미층(d)은 연마되어 제거된다. 이 경우, 연마 가공 방법으로는 샌드 페이퍼(sand paper)에 의한 연마, 터닝 연마 또는 공지된 연마 가공 방법 또는 이들의 조합으로 실시될 수 있다.
일반적으로 레이저 가공이나 라우터 가공은 제1회로패턴(20)에 열 부하 또는 기계적 부하를 전달하여 회로패턴의 손상을 유발할 수 있으나, 연마 가공은 제1회로패턴(20)에 상대적으로 열 부하 또는 기계적 부하를 전달하지 않아, 더미층(d) 제거 시 제1회로패턴(20)을 보호할 수 있으며, 제1회로패턴(20)의 도체회로(21)와 이격 간격(23)에 충진된 프리프레그(40)의 표면이 최대한 평활하게 형성되게 할 수 있다.
일면 연마단계(S30)에서 더미층(d)은 연마되어 제거되므로, 제1회로패턴(20)이 외부로 노출된다. 이 경우, 제1회로패턴(20)의 도체회로(21)와 이격 간격(23)에 충진된 프리프레그(40)가 노출된다.
본 발명의 일 실시예에 따라, 일면 연마단계(S30)에서 도체회로(21)의 높이(h2)는 프리프레그(40)의 높이(h1) 보다 더 낮게 형성될 수 있다. 이 경우, 연마 가공시 도체회로(21)를 더 연마 가공하여 프리프레그(40) 보다 더 낮은 높이로 가공한다.
도 4(c)에는 더미층(d)이 제거된 상태가 도시되어 있다. 도 4(c)에는 본 발명의 일 실시예에 따라, 도체회로(21)가 프리프레그(40)의 높이 보다 미세하게 더 낮게 형성된 것이 도시되어 있다. 이에 대하여는 도 9를 참조하여 후술한다.
일면 연마단계(S30)에서는 제2회로패턴(50)은 존치된다. 제2회로패턴(50)은 전기접속을 위한 다수의 전선(5)이 연결된다. 제2회로패턴(50)에는 후술하는 솔더레지스트 처리단계(S40) 및 도금단계(S50)를 거쳐 전기접속용 도금층(80)이 형성된다.
솔더레지스트 처리단계(S40)에서는 연마 가공된 인쇄회로기판에 솔더레지스트(solder resist, S/R)(70)를 도포한 후 전기접속 부위만 선택적으로 노광, 현상하여 노출시킨다.
전기접속 부위의 솔더레지스트가 현상되어 제거되면 전기접속을 위한 제1회로패턴(20)의 도체회로(21)와 제2회로패턴(50)의 일부가 노출될 수 있다. 도 4(c)에는 인쇄회로기판에 솔더레지스트(70)가 처리된 것이 도시되어 있다.
도금단계(S50)에서는 제1회로패턴(20) 및 제2회로패턴(50)에 전기접속용 도금층(80)을 형성한다. 도금단계(S50)에서는, 솔더레지스트 처리단계(S40)를 통해 노출된 제1회로패턴(20)의 도체회로(21)와 제2회로패턴(50)의 전기접속을 위한 노출 부위에 도금층(80)을 형성한다.
이 경우, 본 발명의 일 실시예에 따라 제1회로패턴(20)의 도체회로(21)의 높이가 프리프레그(40)의 높이 보다 미세하게 더 낮게 형성된 상태에서, 도금층(80)이 도체회로(21)의 높이와 프리프레그(40)의 높이 차이 만큼 충진되게 형성된다.
이에 따라, 도금층(80)이 형성된 도체회로(21)와 프리프레그(40)의 높이 차이가 제거되므로, 도체회로(21)의 표면에 형성된 도금층(80)은 인접한 프리프레그(40)와 동일 평면을 형성하여 도체회로(21)와 프리프레그(40) 사이에 단차가 없는 평활한 표면을 형성하게 되고, 최종적으로, 다이얼 노브(1)에 대향되는 인쇄회로기판의 일면의 표면이 평활하게 제조된다. 도 4(d)에는 도금층(80)이 형성되어 표면이 평활하게 형성된 인쇄회로기판이 도시되어 있다.
라우팅단계(S60)에서는 인쇄회로기판의 테두리를 설계된 형상으로 절단한다. 도 4(e)에는 테두리가 원형으로 가공된 본 발명의 일 실시예에 따라 제조된 인쇄회로기판이 도시되어 있다.
도 5 및 도 6에는 본 발명의 일 실시예에 따라 제조된 다이얼 스위치용 인쇄회로기판이 아날로그 방식의 다이얼 스위치에 사용되는 것이 도시되어 있다.
아날로그 방식의 다이얼 스위치는 종래 기술에서 상술한 것과 같이, 다이얼 노브(1)의 저항부(6)가 인쇄회로기판의 일면에 직접 접촉되어 제어 신호를 발생시키는 구조이다. 본 발명의 일 실시예에 따른 제1회로패턴(20)의 도금층(80)에는 다이얼 노브(1)에 구비된 저항부(6)가 접촉되고, 제2회로패턴(50)의 도금층(80)에는 외부와 연결되는 하나 이상의 전선(5)이 연결된다.
다이얼 스위치의 다이얼 노브(1)는 인쇄회로기판을 관통하여 배치된 회전축(4)에 결합된다. 다이얼 노브(1)에는 제1회로패턴(20)의 도금층(80)과 접촉하여 제어 신호를 발생하는 저항부(6)가 구비된다.
여기서, 제1회로패턴(20)의 도금층(80)에 접촉된 다이얼 노브(1)가 회전축(4)을 중심으로 회전될 때, 도체회로(21)와 프리프레그(40) 사이의 단차가 없는 평활한 표면이 형성된 인쇄회로기판의 일면에서 밀착되어 회전되므로, 단차 발생 시 조작 정밀도가 저하 되는 문제점 없으며, 일정한 조작감이 발생하게 된다.
도 7은 본 발명의 일 실시예에 따른 양면 회로적층단계(S20)의 순서도이고, 도 8은 본 발명의 일 실시예에 따른 양면 회로적층단계(S20)의 순서에 따라 제조되는 다이얼 스위치용 인쇄회로기판을 도시한 도면이며, 도 9는 본 발명의 일 실시예에 따른 다이얼 스위치용 인쇄회로기판의 제조방법에 따라 제조된 다이얼 스위치용 인쇄회로기판의 단면도이다.
도 7 내지 도 9를 참조하여 본 발명의 실시예들에 따른 다이얼 스위치용 인쇄회로기판의 제조방법을 보다 상세하게 설명한다. 이하에서는 상술한 구성요소와 차이점을 위주로 설명하고, 특별한 설명이 없는 한 상술한 설명으로 대체한다.
본 발명의 일 실시예에 따른 양면 회로적층단계(S20)는 제1회로패턴(20)의 도체회로(21)가 형성하는 이격 간격(23) 및 베이스 기판(10)의 타면에 프리프레그(40)를 적층하는 프리프레그 적층단계(S21), 프리프레그(40)의 양면에 동박(51)을 적층하는 동박 적층단계(S22), 양면에 적층된 동박(51)을 가압 및 가열하는 가압가열단계(S23), 양면에 적층된 동박(51)을 관통하는 비아홀(v)을 형성하는 비아홀 형성단계(S24), 동박(51) 및 비아홀(v)에 무전해 동도금층(61)을 형성하는 무전해 동도금층 형성단계(S25), 베이스 기판(10)의 타면에 형성된 무전해 동도금층(61)을 전기회로로 가공하고 제1회로패턴(20) 상에 적층된 무전해 동도금층(61)은 존치시키는 타면 회로형성단계(S26), 및 제1회로패턴(20)과 전기회로를 전기적으로 연통하는 전해 동도금층(63)을 형성하여, 베이스 기판(10)의 타면에 제2회로패턴(50)을 형성하고 제1회로패턴(20) 상에 더미층(d)을 형성하는 전해 동도금층 형성단계(S27)를 포함한다.
프리프레그 적층단계(S21)는 제1회로패턴(20)의 도체회로(21)가 형성하는 이격 간격(23), 도체회로(21)의 표면 또는 베이스 기판(10)의 타면 중 하나 이상에 프리프레그(40)를 도포하여 적층하는 단계이다.
프리프레그(40)는 상술한 것과 같이 제2회로패턴(50)을 형성하기 위해 베이스 기판(10)의 양면을 가공하는 과정에서 제1회로패턴(20)과 베이스 기판(10)의 타면에 적층된다. 이 과정에서 프리프레그(40)는 제1회로패턴(20)의 도체회로(21)의 표면 및 도체회로(21)가 형성하는 이격 간격(23)에 모두 도포된다. 도 8(a)에는 프리프레그(40)가 제1회로패턴(20)과 베이스 기판(10)의 타면에 적층된 것이 도시되어 있다.
동박 적층단계(S22)는 프리프레그(40)의 양면에 동박(51)을 적층하는 단계이다. 동박(51)은 제1회로패턴(20)과 베이스 기판(10)의 타면 쪽에 모두 적층된다. 후술하는 가압가열단계(S23)에서 양면에 적층된 프리프레그(40)를 가압하여 경화시키기 위하여, 동박(51)은 베이스 기판(10)의 양면에 모두 적층된다.
베이스 기판(10)의 타면에 배치된 동박(51)은 제2회로패턴(50)으로 가공된다. 도 8(b)에는 프리프레그(40)의 양면에 동박(51)이 각각 적층된 것이 도시되어 있다. 또한, 제1회로패턴(20) 상에 적층된 동박(51)은 상술한 더미층(d)을 형성한다.
가압가열단계(S23)는 베이스 기판(10)을 기준으로 양면에 적층된 동박(51)을 가압 및 가열하는 단계이다. 가압가열단계(S23)에서, 동박(51)은 150 ~ 200℃, 20 ~ 25kg/cm2, 1 ~ 2시간 동안 가압 및 가열된다.
동박(51)이 가압 및 가열되면 프리프레그(40)가 일정 강도를 갖도록 경화된다. 도 8(c)에는 가압가열단계(S23)에 따라 동박(51)이 가압 및 가열되는 것이 도시되어 있다.
비아홀 형성단계(S24)는 양면에 적층된 동박(51)을 관통하는 비아홀(v)을 형성하는 단계이다. 비아홀(v)은 제1회로패턴(20)과 제2회로패턴(50)을 전기적으로 연통시키기 위해 인쇄회로기판을 관통하여 형성된다. 도 8(d)에는 비아홀(v)이 형성된 것이 도시되어 있다.
무전해 동도금층 형성단계(S25)는 동박(51) 및 비아홀(v)에 무전해 동도금층(61)을 형성하는 단계이다.
무전해 동도금층(61)은 제1회로패턴(20)과 제2회로패턴(50)을 전기적으로 연통시키기 위한 시드층(seed layer)으로, 양면에 적층된 동박(51)과 비아홀(v)에 형성된다. 무전해 동도금층(61) 위에 전해 동도금층(63)이 형성되면 전기적으로 연통된다. 무전해 동도금층(61)은 공지된 화학 동도금 공정으로 실시될 수 있다. 도 8(e)에는 무전해 동도금층(61)이 형성된 것이 도시되어 있다.
타면 회로형성단계(S26)는 베이스 기판(10)의 타면에 형성된 무전해 동도금층(61)을 전기회로로 가공하고, 제1회로패턴(20) 상에 적층된 무전해 동도금층(61)은 존치시키는 단계이다.
상술한 것과 같이 제1회로패턴(20)의 더미층(d)은 연마되어 제거되는 것으로, 별도의 전기회로로 가공되지 않는다. 따라서, 제1회로패턴(20) 상에 적층된 동도금층(80)은 그대로 존치된다.
타면 회로형성단계(S26)에서는 베이스 기판(10)의 타면에 형성된 무전해 동도금층(61)만을 전기회로로 가공한다. 무전해 동도금층(61)을 전기회로로 가공하는 방법은 공지의 방법으로 실시될 수 있으므로 상세한 설명을 생략한다.
전해 동도금층 형성단계(S27)는 제1회로패턴(20)과 베이스 기판(10) 타면의전기회로를 전기적으로 연통하는 전해 동도금층(63)을 형성하는 단계이다. 전해 동도금층(63)은 공지의 전해 동도금 방법으로 실시될 수 있으므로 상세한 설명을 생략한다.
전해 동도금층 형성단계(S27)를 거친 제1회로패턴(20) 상에는 더미층(d)이 형성된다. 더미층(d)은 상술한 것과 같이 추가적인 전기회로를 형성하지 않고 일면 연마단계(S30)에서 제거된다.
더미층(d)은 상술한 것과 같이, 제1회로패턴(20)의 도체회로(21) 표면에 형성된 산화막(30), 프리프레그(40), 동박(51), 무전해 동도금층(61) 또는 전해 동도금층(63) 중 하나 이상 포함할 수 있다.
전해 동도금층(63)이 형성된 베이스 기판(10)의 타면에는 제2회로패턴(50)이 형성된다. 제2회로패턴(50)은 도금층(80)을 통해 다수개의 전선(5)이 연결될 수 있다. 도 8(f)에는 전해 동도금층 형성단계(S27)를 거쳐 최종적으로 형성된 제2회로패턴(50)과 더미층(d)이 개시되어 있다.
상술한 단계 이후 일면 연마단계(S30)가 실시된다.
일면 연마단계(S30)는 상술한 것과 같이 더미층(d)을 연마하여 제1회로패턴(20)의 도체회로(21) 및 도체회로(21)의 이격 간격(23)에 충진된 프리프레그(40)를 노출시킨다. 연마 가공 방법은 상술한 것과 같이 샌드 페이퍼(sand paper)에 의한 연마, 터닝 연마 또는 공지된 연마 가공 방법 또는 이들의 조합으로 실시될 수 있다.
여기서, 도 9에 도시된 것과 같이, 제1회로패턴(20)의 도체회로(21)의 높이(h2)는 이격 간격(23)에 충진된 프리프레그(40)의 높이(h1) 보다 더 낮게 형성될 수 있다. 이 경우, 상술한 것과 같이 연마 가공 시 도체회로(21)를 선택적으로 더 연마 가공하여, 프리프레그(40) 보다 더 낮은 높이로 가공한다.
이때, 도체회로(21)의 높이(h2)와 프리프레그(40)의 높이(h1) 차이(h3)는 5.03μm ~ 8.06μm로 실시될 수 있다. 상술한 것과 같이 일면 연마단계(S30)에서 더미층(d)을 연마하여 제거시킬 때 도체회로(21)를 프리프레그(40)보다 더 연마하여 매우 미세한 높이 차이(h3)를 갖도록 연마한다.
높이 차이가 5.03μm 미만으로 실시될 경우 도체회로(21) 표면에 도금층(80)이 형성될 때 도금층(80)의 표면이 제1회로패턴(20)의 프리프레그(40)의 표면 보다 더 높게 형성되어 단차가 발생할 수 있으며, 8.06μm 초과로 실시될 경우 도체회로(21)의 표면에 형성된 도금층(80)이 프리프레그(40)의 표면 보다 더 낮게 형성되어 함몰된 상태의 역 단차가 발생할 수 있게 된다.
이 상태에서, 솔더레지스트 처리단계(S40)를 거쳐 도금단계(S50)를 실시한다.
도금단계(S50)에서 도금층(80)은 제1회로패턴(20)의 도체회로(21) 상에 5μm ~ 8μm의 높이(h4)로 적층된 니켈 도금층(81), 및 니켈 도금층(81) 상에 0.03μm ~ 0.06μm의 높이(h5)로 적층된 금 도금층(83)을 포함하여 형성된다.
즉, 도금단계(S50)에서는 일면 연마단계(S30)에서 발생한 도체회로(21)와 프리프레그(40)의 높이 차이인 5.03μm ~ 8.06μm 만큼 도체회로(21)의 표면에 도금층(80)을 형성한다.
본 발명의 일 실시예에 따른 니켈 도금층(81)은 도체회로(21) 표면에 니켈을 5μm ~ 8μm의 높이로 적층하여 형성된다. 니켈 도금층(81)이 5μm 미만으로 형성될 경우 동박 재질의 도체회로(21) 표면에 니켈 도금층이 충분히 형성되지 못해 박리될 가능성이 있으며, 8μm 초과로 형성될 경우 니켈 도금층 내부에 크랙이나 기포가 발생할 수 있다.
또한, 금 도금층(83)은 니켈 도금층(81) 상에 금을 0.03μm ~ 0.06μm의 높이로 적층하여 형성된다. 금 도금층(83)이 0.03μm 미만으로 형성될 경우 니켈 도금층(81)의 표면에 금 도금층이 충분히 형성되지 못해 박리될 가능성이 있으며, 0.06μm 초과로 형성될 경우 금 도금층 내부에 크랙이나 기포가 발생할 수 있다.
이에 따라, 종래의 인쇄회로기판에서 도체회로와 인쇄회로기판의 표면 간에의 60μm 높이의 단차가 발생한 것에 비하여, 본 발명의 경우 도체회로(21)와 도금층(80)이 형성하는 최종 높이와 프리프레그(40)의 높이가 동일하게 형성되어, 다이얼 노브(1)에 접촉되는 제1회로패턴(20)의 표면이 단차없이 평활하게 형성되므로, 조작 정밀도가 향상되고 조작감이 향상된다.
이상, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 베이스 기판
21 : 도체회로
20 : 제1회로패턴 30 : 프리프레그
80 : 도금층
20 : 제1회로패턴 30 : 프리프레그
80 : 도금층
Claims (4)
- 다이얼 노브가 일면에 접촉되는 다이얼 스위치용 인쇄회로기판의 제조방법에 있어서,
상기 다이얼 노브에 대향되는 베이스 기판의 일면에 도체회로가 이격 간격을 형성하여 배치된 제1회로패턴을 형성하는 일면 회로형성단계;
상기 제1회로패턴에 더미층을 적층하고, 상기 베이스 기판의 타면에 제2회로패턴을 적층하는 양면 회로적층단계;
상기 제2회로패턴은 존치시키고 상기 더미층을 연마하여 제거시켜 상기 제1회로패턴을 노출시키는 일면 연마단계; 및
상기 제1회로패턴의 도체회로 및 상기 제2회로패턴에 전기접속용 도금층을 형성하는 도금단계; 를 포함하고,
상기 양면 회로적층단계는,
상기 제1회로패턴의 도체회로가 형성하는 이격 간격 및 상기 베이스 기판의 타면에 프리프레그를 적층하는 프리프레그 적층단계;
상기 프리프레그의 양면에 동박을 적층하는 동박 적층단계;
상기 양면에 적층된 동박을 가압 및 가열하는 가압가열단계;
상기 양면에 적층된 동박을 관통하는 비아홀을 형성하는 비아홀 형성단계;
상기 동박 및 상기 비아홀에 무전해 동도금층을 형성하는 무전해 동도금층 형성단계;
상기 베이스 기판의 타면에 형성된 상기 무전해 동도금층을 전기회로로 가공하고, 상기 제1회로패턴 상에 적층된 상기 무전해 동도금층은 존치시키는 타면 회로형성단계; 및
상기 제1회로패턴과 상기 전기회로를 전기적으로 연통하는 전해 동도금층을 형성하여, 상기 베이스 기판의 타면에 상기 제2회로패턴을 형성하고 상기 제1회로패턴 상에 상기 더미층을 형성하는 전해 동도금층 형성단계; 를 포함하며,
상기 일면 연마단계는 상기 더미층을 연마하여 상기 제1회로패턴의 도체회로 및 상기 이격 간격에 충진된 상기 프리프레그를 노출시키는 다이얼 스위치용 인쇄회로기판의 제조방법.
- 제1항에 있어서,
상기 일면 연마단계에서 상기 도체회로의 높이는 상기 프리프레그의 높이 보다 더 낮게 형성되는 다이얼 스위치용 인쇄회로기판의 제조방법.
- 제2항에 있어서,
상기 제1회로패턴의 도금층에는 상기 다이얼 노브에 구비된 저항부가 접촉되는 다이얼 스위치용 인쇄회로기판의 제조방법.
- 제3항에 있어서,
상기 제2회로패턴의 도금층에는 전선이 연결되는 다이얼 스위치용 인쇄회로기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190092340A KR102016940B1 (ko) | 2019-07-30 | 2019-07-30 | 다이얼 스위치용 인쇄회로기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190092340A KR102016940B1 (ko) | 2019-07-30 | 2019-07-30 | 다이얼 스위치용 인쇄회로기판의 제조방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170113738A Division KR102008380B1 (ko) | 2017-09-06 | 2017-09-06 | 다이얼 스위치용 인쇄회로기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190091250A true KR20190091250A (ko) | 2019-08-05 |
KR102016940B1 KR102016940B1 (ko) | 2019-09-02 |
Family
ID=67616047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190092340A KR102016940B1 (ko) | 2019-07-30 | 2019-07-30 | 다이얼 스위치용 인쇄회로기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102016940B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0175373B1 (ko) * | 1995-09-28 | 1999-04-01 | 김광호 | 칩 면적을 줄인 시변 교차 필터 |
JP2007073642A (ja) * | 2005-09-05 | 2007-03-22 | Cmk Corp | プリント配線板の製造方法 |
JP2016018858A (ja) * | 2014-07-07 | 2016-02-01 | 新光電気工業株式会社 | 配線基板、半導体パッケージ |
-
2019
- 2019-07-30 KR KR1020190092340A patent/KR102016940B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0175373B1 (ko) * | 1995-09-28 | 1999-04-01 | 김광호 | 칩 면적을 줄인 시변 교차 필터 |
JP2007073642A (ja) * | 2005-09-05 | 2007-03-22 | Cmk Corp | プリント配線板の製造方法 |
JP2016018858A (ja) * | 2014-07-07 | 2016-02-01 | 新光電気工業株式会社 | 配線基板、半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
KR102016940B1 (ko) | 2019-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940009175B1 (ko) | 다층 프린트기판의 제조방법 | |
FI126775B (fi) | Monikerroksinen levy ja menetelmä sen valmistamiseksi | |
EP1180920B1 (en) | Method of manufacturing a circuit board | |
EP2563105B1 (en) | Printed substrate manufacturing method and printed substrate employing same | |
JP5057653B2 (ja) | フレックスリジッド配線基板及びその製造方法 | |
JP6099902B2 (ja) | 配線基板の製造方法 | |
KR102016940B1 (ko) | 다이얼 스위치용 인쇄회로기판의 제조방법 | |
KR102016948B1 (ko) | 다이얼 스위치용 인쇄회로기판의 제조방법 | |
KR102016943B1 (ko) | 다이얼 스위치용 인쇄회로기판의 제조방법 | |
KR102016946B1 (ko) | 다이얼 스위치용 인쇄회로기판의 제조방법 | |
KR102016947B1 (ko) | 다이얼 스위치용 인쇄회로기판의 제조방법 | |
KR102008380B1 (ko) | 다이얼 스위치용 인쇄회로기판의 제조방법 | |
KR20180112977A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
TW200906264A (en) | Method of producing printed circuit board incorporating resistance element | |
KR20180060695A (ko) | 리지드 플렉시블 임베디드 인쇄회로기판 제조방법 | |
JP2006332280A (ja) | 両面プリント配線板及びその製造方法およびリジッドフレックスプリント配線板 | |
JP2005268378A (ja) | 部品内蔵基板の製造方法 | |
JP2011138890A (ja) | 部品内蔵基板とその製造方法 | |
JP2007335631A (ja) | 積層配線板の製造方法 | |
KR102425900B1 (ko) | 양면 연성인쇄회로기판 제조 방법 | |
KR101154567B1 (ko) | 인쇄회로기판의 제조 방법 | |
JPH0856064A (ja) | コンデンサ付き基板とその製造方法 | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
JP3855670B2 (ja) | 多層回路基板の製造方法 | |
WO2019198154A1 (ja) | 部品内蔵基板、及び部品内蔵基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |