JP2017191874A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2017191874A
JP2017191874A JP2016081125A JP2016081125A JP2017191874A JP 2017191874 A JP2017191874 A JP 2017191874A JP 2016081125 A JP2016081125 A JP 2016081125A JP 2016081125 A JP2016081125 A JP 2016081125A JP 2017191874 A JP2017191874 A JP 2017191874A
Authority
JP
Japan
Prior art keywords
wiring
layer
insulating layer
metal
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016081125A
Other languages
English (en)
Other versions
JP6775315B2 (ja
Inventor
国本 裕治
Yuji Kunimoto
裕治 国本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016081125A priority Critical patent/JP6775315B2/ja
Priority to US15/455,560 priority patent/US9736941B1/en
Publication of JP2017191874A publication Critical patent/JP2017191874A/ja
Application granted granted Critical
Publication of JP6775315B2 publication Critical patent/JP6775315B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/041Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】反りを低減すると共に良好な高速信号の伝送を可能とする配線基板を提供する。【解決手段】本配線基板は、第1絶縁層と、前記第1絶縁層の一方の面に、最下層となる第1配線層を含む複数の配線層と複数の絶縁層が積層された積層体と、前記第1絶縁層の他方の面に形成された第2配線層と、前記積層体側に片寄って前記第1絶縁層に埋設された金属コア板と、前記第1絶縁層に埋設され、一端面が前記第1絶縁層の一方の面から露出し、他端面が前記金属コア板に接続されたビア配線と、を有し、前記第1絶縁層の一方の面と前記ビア配線の一端面は研磨面かつ面一であり、前記ビア配線は、前記第1配線層と接続され、前記積層体を構成する前記絶縁層は感光性樹脂からなり、前記積層体を構成する前記配線層は、前記第2配線層よりも配線密度が高く形成され、前記積層体を構成する前記配線層の一部は、信号配線、及び所定間隔を空けて前記信号配線の周囲に形成されたGND配線を含む同軸構造に形成されている。【選択図】図1

Description

本発明は、配線基板及びその製造方法に関する。
配線基板として、コア基板上に、熱硬化性樹脂からなる絶縁層を含む低密度配線層を形成し、その低密度配線層上に、感光性樹脂からなる絶縁層を含む高密度配線層を形成した配線基板が提案されている(例えば、特許文献1参照)。近年では、配線基板に搭載される電子部品の高密度化及び小型化が一層進み、配線基板に対する小型化・薄型化・高速信号伝送の要求は更に高まっている。
特開2014−225632号公報
しかしながら、上記の要求に応えるために、配線基板のコア基板を薄型化すると、コア基板の機械的強度が低下するため、配線基板の剛性が低下して配線基板に反りが発生しやすくなるという問題が生じる。
又、配線を単に高密度に設けると、配線間でクロストークやノイズといった問題が発生し、高速信号の伝送に影響が生じる。
本発明は、上記の点に鑑みてなされたものであり、反りを低減すると共に良好な高速信号の伝送を可能とする配線基板を提供することを課題とする。
本配線基板は、第1絶縁層と、前記第1絶縁層の一方の面に、最下層となる第1配線層を含む複数の配線層と複数の絶縁層が積層された積層体と、前記第1絶縁層の他方の面に形成された第2配線層と、前記積層体側に片寄って前記第1絶縁層に埋設された金属コア板と、前記第1絶縁層に埋設され、一端面が前記第1絶縁層の一方の面から露出し、他端面が前記金属コア板に接続されたビア配線と、を有し、前記第1絶縁層の一方の面と前記ビア配線の一端面は研磨面かつ面一であり、前記ビア配線は、前記第1配線層と接続され、前記積層体を構成する前記絶縁層は感光性樹脂からなり、前記積層体を構成する前記配線層は、前記第2配線層よりも配線密度が高く形成され、前記積層体を構成する前記配線層の一部は、信号配線、及び所定間隔を空けて前記信号配線の周囲に形成されたGND配線を含む同軸構造に形成されていることを要件とする。
開示の技術によれば、反りを低減すると共に良好な高速信号の伝送を可能とする配線基板を提供できる。
第1の実施の形態に係る配線基板を例示する図である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その3)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その4)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その5)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その6)である。 第2の実施の形態に係る半導体パッケージを例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する図であり、図1(a)は断面図、図1(b)は図1(a)のA部の部分平面図である。なお、図1(b)では、便宜上、パッド50及び配線パターン50を梨地模様で示している。
図1(a)を参照するに、配線基板1は、金属コア板10と、絶縁層15と、貫通配線21と、配線層22と、配線層30と、絶縁層35と、配線層40と、絶縁層45と、配線層50と、配線層60と、ソルダーレジスト層65とを有している。
配線基板1において、絶縁層15の一方の面15aには、配線層30、絶縁層35、配線層40、絶縁層45、及び配線層50が順次積層された積層体1Sが形成されている。又、絶縁層15の他方の面15bには、配線層60及びソルダーレジスト層65が形成されている。積層体1Sを構成する配線層30、40、及び50は、配線層60よりも配線密度が高く形成されている。絶縁層15は、本発明に係る第1絶縁層の代表的な一例であり、配線層30は、本発明に係る第1配線層の代表的な一例である。又、配線層60は、本発明に係る第2配線層の代表的な一例である。
なお、本実施の形態では、便宜上、配線基板1の配線層50側を上側又は一方の側、配線層60側を下側又は他方の側とする。又、各部位の配線層50側の面を上面又は一方の面、配線層60側の面を下面又は他方の面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層15の一方の面15aの法線方向から視ることを指し、平面形状とは対象物を絶縁層15の一方の面15aの法線方向から視た形状を指すものとする。
金属コア板10は、金属板100と、金属層101と、金属層102と、金属層103とを有しており、絶縁層15に埋設されている。なお、絶縁層15の一方の面15aに形成された積層体1Sの厚さは、絶縁層15の他方の面15bに形成された配線層60及びソルダーレジスト層65の厚さよりも薄い。金属コア板10は、積層体1S側に片寄って絶縁層15に埋設されることで、配線基板1の厚さ方向の略中心部に配置されている。配線基板1の反りを低減するためである。
金属板100は、例えば、厚さ20〜200μm程度の板状の金属から形成することができる。金属板100には、複数の貫通孔100xが、例えばエリアアレイ状に設けられている。貫通孔100xは、例えば、平面形状が円形の孔であり、金属板100の厚さと同程度の直径とすることができる。
金属板100は、低熱膨張率及び高ヤング率の材料から形成することが好ましい。このような材料としては、例えば、タングステン(W)、チタン(Ti)、ステンレス鋼(SUS)、ニッケル(Ni)、銅(Cu)、アルミニウム(Al)等が挙げられる。各材料の熱膨張率及びヤング率は、以下に示す通りである。括弧内の前段が熱膨張率(ppm/℃)、後段がヤング率(GPa)である。W(4、345)、Ti(8、116)、SUS(10、200)、Ni(13、200)、Cu(17、130)、Al(23、70)。
以上の材料の中でも、配線基板1の反りを防止する観点からは、配線基板1の各配線層を構成する金属(銅等)よりも熱膨張係数が小さくかつヤング率が大きな金属を金属板100の材料として選択することが好ましい。特に熱膨張率が低く、かつヤング率が高いタングステン(W)又はチタン(Ti)を金属板100に用いることが好ましい。又、金属板100はGNDとして用いることがあるため、高導電率であることが好ましい。上記の何れの材料も一定以上の導電率であるため、GNDとして用いることができる。
金属層101は、金属板100の上面に形成されている。金属層102は、金属板100の下面に形成されている。金属層101及び金属層102としては、例えば、チタン(Ti)膜上に銅(Cu)膜が形成された積層膜を用いることができる。金属層101及び金属層102の合計の厚さは、例えば、100〜200nm程度とすることができる。なお、金属層101及び金属層102は、金属板100と金属層103との密着性を向上するために設ける層である。
金属層103は、金属層101の上面及び側面、貫通孔100xの内壁面、金属層102の側面及び下面を連続的に被覆するように形成されている。金属層103の材料としては、例えば、銅(Cu)等を用いることができる。金属層103の厚さは、例えば、10〜20μm程度とすることができる。
絶縁層15は、金属コア板10の上面及び下面、並びに内壁面が金属層103で被覆された貫通孔100x内に形成されている。絶縁層15の材料としては、例えば、エポキシ系樹脂等の熱硬化性の絶縁性の非感光性樹脂を用いることができる。貫通孔100x内を充填する絶縁層15には、貫通孔15xが形成されている。貫通孔15x内には貫通配線21が形成されている。貫通配線21の側面と貫通孔100xの内壁面との間には、絶縁層15を構成する樹脂が充填されている。これにより、貫通配線21と金属コア板10が絶縁されている。貫通配線21の材料としては、例えば、銅(Cu)等を用いることができる。
配線層22は、金属コア板10の上面を被覆する絶縁層15に形成されたビアホール15y内に充填された垂直配線である。言い換えれば、配線層22は、絶縁層15に埋設され、一端面が絶縁層15の一方の面15aから露出し、他端面が金属コア板10の金属層103に接続されたビア配線である。なお、ビアホール15yは、配線層30側に開口されている開口部の径が金属コア板10の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とされている。ビアホール15yの開口部の径は、例えば10〜30μm程度とすることができる。
配線層22の材料としては、例えば、銅(Cu)等を用いることができる。配線層22の厚さは、例えば、30μm程度とすることができる。配線層22の一端面、貫通配線21の一端面、及び絶縁層15の一方の面15aは、研磨された面(研磨面)であり、例えば、面一とされている。絶縁層15の一方の面15aの粗度は、例えば、Ra15〜40nm程度とすることができる。なお、絶縁層15の他方の面15bの粗度は、例えば、Ra300〜400nm程度である。
このように、絶縁層15の一方の面15aは、絶縁層15の他方の面15bよりも平滑である。絶縁層15の一方の面15aの粗度を低減して平滑度を向上することにより、その上に形成する配線層30等を微細配線層(高密度の配線パターンを備えた配線層)とすることが可能となる。
配線層30は、絶縁層15の一方の面15aに形成された配線パターンである。配線層30は、シード層300上に電解めっき層301が積層された構造とすることができる。配線層30は、貫通配線21を介して、配線層60と電気的に接続されている。又、配線層30は、配線層22を介して、金属コア板10と電気的に接続されている。なお、シード層300の下面が、貫通配線21の一端面及び配線層22の一端面と直接接合されている。
配線層30において、シード層300の材料としては、例えば、チタン(Ti)膜上に銅(Cu)膜が形成された積層膜を用いることができる。シード層300の厚さは、例えば、100〜200nm程度とすることができる。電解めっき層301の材料としては、例えば、銅(Cu)等を用いることができる。電解めっき層301の厚さは、例えば、1〜3μm程度とすることができる。配線層30のライン/スペースは、例えば、2μm/2μm程度とすることができる。
なお、ライン/スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔(配線間隔)を表す。例えば、ライン/スペースが2μm/2μmと記載されていた場合、配線幅が2μmで隣り合う配線同士の間隔が2μmであることを表す。
絶縁層35は、絶縁層15の一方の面15aに、配線層30を被覆するように形成されている。絶縁層35の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする絶縁性の感光性樹脂を用いることができる。絶縁層35の厚さは、例えば5〜10μm程度とすることができる。絶縁層35は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層40は、絶縁層35の一方の側に形成されており、配線層30と電気的に接続されている。配線層40は、絶縁層35を貫通し配線層30の上面を露出するビアホール35x内に充填されたビア配線、及び絶縁層35の上面に形成された配線パターンを含んで構成されている。配線層40は、シード層400上に電解めっき層401が積層された構造とすることができる。シード層400や電解めっき層401の材料や厚さは、例えば、シード層300や電解めっき層301と同様とすることができる。配線層40のライン/スペースは、例えば、配線層30と同様とすることができる。
絶縁層45は、絶縁層35の上面に、配線層40を被覆するように形成されている。絶縁層45の材料や厚さは、例えば、絶縁層35と同様とすることができる。絶縁層45は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層50は、絶縁層45の一方の側に形成されており、配線層40と電気的に接続されている。配線層50は、絶縁層45を貫通し配線層40の上面を露出するビアホール45x内に充填されたビア配線、及び絶縁層45の上面に形成されたパッド及び配線パターンを含んで構成されている。配線層50は、シード層500上に電解めっき層501が積層された構造とすることができる。シード層500や電解めっき層501の材料や厚さは、例えば、シード層300や電解めっき層301と同様とすることができる。
なお、配線層50の表面(上面及び側面又は上面のみ)に表面処理層(図示せず)を形成してもよい。表面処理層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。又、配線層50の表面(上面及び側面)に、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施して表面処理層を形成してもよい。
図1(b)に示すように、A部において、平面形状が略円形のパッド50の周囲に、所定間隔を空けて同心的に略円環状の配線パターン50が配置されている。パッド50は信号配線となり、配線パターン50はGND配線となる。又、A部に位置する配線層30及び40も同様の構造とされている。これにより、A部において、信号配線、及び所定間隔を空けて信号配線の周囲に形成されたGND配線を含む同軸構造が実現できる。
言い換えれば、配線層30、40、50において、平面形状が信号配線を中心としてその周囲をGND配線が同心円状に取り囲むように形成される。配線層30、40、50において、GND配線となる配線パターンは、同心円状に連続して一体的に設けられている。本発明では、平面形状において、信号配線を中心としてその周囲をGND配線が同心円状に取り囲む配線構造を同軸構造と称する。
なお、同軸構造は、積層体1Sの全体に設ける必要はなく、特にノイズの影響を受けやすい信号配線やノイズ源になりやすい信号配線のみに適用すればよい。これにより、ノイズ対策が可能となると共に、同軸構造を設けていない領域の配線密度を高めることができる。
配線層60は、絶縁層15の他方の面15b側に形成されている。配線層60は、金属コア板10の下面を被覆する絶縁層15に形成されたビアホール15z内に充填されたビア配線、及び絶縁層15の他方の面15bに形成された配線パターンを含んで構成されている。配線層60を構成する配線パターンは、貫通配線21を介して、配線層30と電気的に接続されている。又、配線層60を構成するビア配線は、金属コア板10と電気的に接続されている。配線層60の材料としては、例えば、銅(Cu)等を用いることができる。配線層60を構成する配線パターンの厚さは、例えば、10〜20μm程度とすることができる。配線層60のライン/スペースは、例えば、20μm/20μm程度とすることができる。
なお、ビアホール15zは、配線層60側に開口されている開口部の径が金属コア板10の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とされている。ビアホール15zの開口部の径は、例えば60〜70μm程度とすることができる。
ソルダーレジスト層65は、絶縁層15の他方の面15bに、配線層60を被覆するように形成されている。ソルダーレジスト層65の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする絶縁性の感光性樹脂を用いることができる。ソルダーレジスト層65は、シリカ(SiO)等のフィラーを含有しても構わない。
ソルダーレジスト層65は、開口部65xを有し、開口部65xの底部には配線層60の一部が露出している。開口部65xの底部に露出する配線層60は、例えば、マザーボード等の実装基板と電気的に接続されるパッドとして機能する。なお、開口部65xの底部に露出する配線層60の下面に、前述の表面処理層を形成してもよい。ソルダーレジスト層65の厚さは、例えば、20〜40μm程度とすることができる。
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図2〜図7は、第1の実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程の例を示すが、単品の配線基板を作製する工程としてもよい。
まず、図2に示す工程(図2(a)は平面図、図2(b)は図2(a)のA−A線に沿う断面図)では、金属板100を準備する。この段階では、金属板100において、個片化されると配線基板1となる複数の製品領域Cが離間して縦横に区画されている。図2(a)では、金属板100は9個の製品領域Cを有しているが、これは一例であり、金属板100は任意の個数の製品領域Cを有することができる。又、複数の製品領域Cが離間せずに、互いに接して区画されてもよい。
次に、金属板100の各製品領域Cに貫通孔100xを形成する。貫通孔100xは、例えば、金属板100の貫通孔100xを形成する領域以外にマスクを設け、マスクから露出する領域の金属板100をエッチングで除去することで形成できる。或いは、貫通孔100xをレーザ加工法やドリル加工法で形成してもよい。金属板100の材料や厚さ、貫通孔100xの平面形状や孔径等は前述の通りである。
なお、図2では、金属板100の下面外周部に、補強用の枠状部材110が設けられている。枠状部材110は、製品領域Cの外側に設けられているため、最終的には切断されて製品(配線基板1)とはならない。枠状部材110は、必要に応じて設ければよい。
次に、図3(a)に示す工程では、金属板100の上面に金属層101を、金属板100の下面に金属層102を形成する。金属層101及び金属層102は、例えば、金属板100の上面及び下面にスパッタ法や無電解めっき法によりチタン(Ti)膜を形成し、チタン(Ti)膜上に銅(Cu)膜を積層することで形成できる。金属層101及び金属層102の合計の厚さは、例えば、100〜200nm程度とすることができる。
次に、図3(b)に示す工程では、金属層101の上面及び側面、貫通孔100xの内壁面、並びに金属層102の側面及び下面を連続的に被覆する金属層103を形成する。金属層103は、例えば、金属板100、金属層101、及び金属層102を給電層とする電解めっき法により形成できる。金属層103の材料や厚さは、前述の通りである。
次に、図3(c)に示す工程では、金属コア板10の上面及び下面、並びに内壁面が金属層103で被覆された貫通孔100x内に絶縁層15を形成する。例えば、フィルム状(Bステージ状態)のエポキシ系樹脂等の熱硬化性の絶縁性の非感光性樹脂を金属コア板10の上面及び下面にそれぞれラミネートする。そして、ラミネートした樹脂を押圧しつつ、樹脂を硬化温度以上に加熱して硬化させ、絶縁層15を形成する。貫通孔100xのアスペクト比(開口と深さとの比)を1程度としておくことで、貫通孔100xに樹脂を容易に充填することができる。この工程では、金属コア板10の上面より上側の絶縁層15の厚さTと、金属コア板10の下面より下側の絶縁層15の厚さTとを略同一(例えば、それぞれ30μm程度)とすることができる。
次に、図3(d)に示す工程では、貫通孔100x内を充填する絶縁層15に貫通孔15xを形成する。貫通孔15xは、貫通孔100xの金属層103を被覆する絶縁層15を残すように形成する。貫通孔15xは、例えば、レーザ加工法やドリル加工法により形成することができる。
次に、図4(a)に示す工程では、絶縁層15に、絶縁層15を貫通し金属層103の上面を露出するビアホール15y、及び絶縁層15を貫通し金属層103の下面を露出するビアホール15zを形成する。A部においては、平面形状が略円形の貫通孔15xの周囲に、所定間隔を空けて同心的に略円環状のビアホール15yを形成する。ビアホール15y及び15zは、例えば、レーザ加工法等により形成できる。ビアホール15y及び15zの開口部の径は、例えば60〜70μm程度とすることができる。なお、ビアホール15y及び15zをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール15y及び15zの底部に露出する金属層103の上面及び下面に付着した樹脂残渣を除去することが好ましい。
次に、図4(b)に示す工程では、貫通孔15xを充填し、ビアホール15yを充填して絶縁層15の一方の面15aを被覆し、更にビアホール15zを充填して絶縁層15の他方の面15bを被覆する金属層200を形成する。例えば、まず、貫通孔15xの内壁面、ビアホール15yの内壁面及び底面、絶縁層15の一方の面15a、ビアホール15zの内壁面及び底面、及び絶縁層15の他方の面15bを連続的に被覆するシード層(図示せず)を形成する。そして、シード層を給電層して銅(Cu)等を電解めっき法により析出させて金属層200を形成することができる。
次に、図4(c)に示す工程では、絶縁層15の他方の面15bを被覆する金属層200をパターニングして配線層60を形成する。配線層60は、ビアホール15z内に充填されたビア配線、及び絶縁層15の他方の面15bに形成された配線パターンを含んで構成される。配線層60は、例えば、サブトラクティブ法等により形成できる。
次に、図4(d)に示す工程では、絶縁層15の一方の面15aを被覆する金属層200及び絶縁層15の表面を研磨して絶縁層15の一方の面15a、貫通孔15x内を充填する金属層200の一端面、ビアホール15y内を充填する金属層200の一端面を露出させる。これにより、貫通孔15x内に貫通配線21が形成され、ビアホール15y内に充填された垂直配線である配線層22が形成される。絶縁層15の一方の面15a、貫通配線21の一端面、及び配線層22の一端面は、例えば、面一とすることができる。A部においては、平面形状が略円形の貫通配線21の周囲に、所定間隔を空けて同心的に略円環状の配線層22が形成される。
研磨は、例えば、CMP法(chemical mechanical polishing法)等により行うことができる。金属層200及び絶縁層15の研磨量は、例えば、10〜20μm程度とすることができる。金属コア板10の上面より上側の絶縁層15の厚さTは、金属コア板10の下面より下側の絶縁層15の厚さTよりも薄い。金属コア板10の上面より上側の絶縁層15の厚さTは、例えば、10〜20μm程度とすることができる。絶縁層15の一方の面15aの粗度はCMP法等を実行する前(研磨前)は、例えば、Ra300〜400nm程度であり、CMP法等を実行することによりRa15〜40nm程度とすることができる。
次に、図5(a)〜図5(c)に示す工程では、配線層30を形成する。配線層30は、例えば、セミアディティブ法を用いて形成できる。具体的には、まず、図5(a)に示すように、スパッタ法や無電解めっき法により、絶縁層15の一方の面15a、貫通配線21の一端面、及び配線層22の一端面を連続的に被覆するシード層300を形成する。シード層300の材料としては、例えば、チタン(Ti)膜上に銅(Cu)膜が形成された積層膜を用いることができる。シード層300の厚さは、例えば、100〜200nm程度とすることができる。
次に、図5(b)に示すように、シード層300上に感光性レジストを塗布し、露光及び現像し、配線層30に対応する開口部700xを備えたレジスト層700を形成する。
次に、図5(c)に示すように、シード層300を給電層に利用した電解めっき法により、レジスト層700の開口部700xに銅(Cu)等からなる電解めっき層301を形成する。続いて、レジスト層700を除去した後に、電解めっき層301をマスクにして、電解めっき層301に覆われていない部分のシード層300をエッチングにより除去する。これにより、シード層300上に電解めっき層301が積層された配線層30が形成される。電解めっき層301の厚さは、例えば、1〜3μm程度とすることができる。配線層30のライン/スペースは、例えば、2μm/2μm程度とすることができる。
次に、図5(d)に示すように、絶縁層15の一方の面15aに、配線層30を被覆するように絶縁層35を形成する。絶縁層35の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする絶縁性の感光性樹脂を用いることができる。絶縁層35の厚さは、例えば5〜10μm程度とすることができる。絶縁層35は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層35の材料として、液状又はペースト状の樹脂を用いた場合には、配線層30を被覆するように絶縁層15の一方の面15aに液状又はペースト状の樹脂をスピンコート法等により塗布する。絶縁層35の材料として、フィルム状の樹脂を用いた場合には、配線層30を被覆するように絶縁層15の一方の面15aにフィルム状の樹脂をラミネートする。
次に、図6(a)に示す工程では、絶縁層35を露光及び現像し、絶縁層35を貫通し配線層30の上面を露出するビアホール35xを形成する。A部のビアホール35xは、図6(b)のような平面形状に形成する。すなわち、A部の略中央に平面形状が略円形のビアホール35xが形成され、その周囲に所定間隔を空けて同心的に略円環状のビアホール35xが形成される。
次に、図6(c)に示す工程では、スパッタ法や無電解めっき法により、ビアホール35xの内壁面及び底面、絶縁層35の上面を連続的に被覆するシード層400を形成する。シード層400の材料や厚さは、例えば、シード層300と同様とすることができる。
次に、図7(a)に示す工程では、例えば、図5(b)及び図5(c)に示す工程と同様にセミアディティブ法により、シード層400上に電解めっき層401が形成された配線層40を形成する。電解めっき層401の材料や厚さは、例えば、電解めっき層301と同様とすることができる。配線層40のライン/スペースは、例えば、配線層30と同様とすることができる。
次に、図7(b)に示す工程では、図5(d)〜図7(a)に示す工程を繰り返し、配線層40上に絶縁層45及び配線層50を形成する。これにより、絶縁層15の一方の面15aに、積層体1Sが形成される。又、A部に、図1(b)に示すような同軸構造が形成される。必要に応じて、更に絶縁層及び配線層を積層してもよい。
次に、図7(c)に示す工程では、絶縁層15の他方の面15bに、配線層60を被覆するようにソルダーレジスト層65を形成する。ソルダーレジスト層65は、絶縁層35と同様にして絶縁性の感光性樹脂により形成することができる。次に、ソルダーレジスト層65を露光及び現像して開口部65xを形成する。
その後、各製品領域Cを切断して個片化することにより、図1に示す配線基板1が完成する。
このように、第1の実施の形態に係る配線基板1では、熱膨張係数が小さくかつヤング率が大きな金属からなる金属板を備えた金属コア板10を絶縁層15に埋設している。これにより、金属コア板10及び絶縁層15を含むコア部分を薄くしても剛性が維持できるため、配線基板1全体の反りを低減できる。
又、金属コア板10は、絶縁層15の厚さ方向の中央部ではなく、配線基板1全体の厚さ方向の中央部に配置されている。そのため、金属コア板10に対して配線基板1が略上下対称構造となり、配線基板1全体の反りを更に低減できる。
又、微細配線層である配線層50等が同軸構造を形成しているため、隣接する配線パターンや外部からのノイズをシールド(遮蔽)することができる。又、配線層50等自身がノイズ源となる場合には、ノイズを遮蔽し、周囲の配線パターンや半導体チップ等に与えるノイズの影響を低減することができる。これらにより、良好な高速信号の伝送が可能となる。
又、金属コア板10が絶縁層15の厚さ方向で微細配線層である配線層30側に片寄って配置されている。そのため、同軸構造において中心の信号配線と外周のGND配線間の距離を近づけることができ、電気特性が向上する。
又、GNDとして用いた金属コア板10を微細配線層である配線層30等に近付けることで、微細配線層全体において電気特性を向上(インピーダンスコントロールやクロストークの低減)させることができる。
〈第2の実施の形態〉
第2の実施の形態では、配線基板1に半導体チップを搭載(フリップチップ実装)した半導体パッケージの例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図8は、第2の実施の形態に係る半導体パッケージを例示する断面図である。図8を参照するに、半導体パッケージ2は、図1に示す配線基板1と、半導体チップ71、72、73と、バンプ75とを有する。半導体パッケージ2において、配線基板1の絶縁層45側は半導体チップが搭載される半導体チップ搭載面となり、配線基板1のソルダーレジスト層65側は外部接続端子が形成される外部接続面となる。
半導体チップ71、72、73は、例えば、シリコン等からなる薄板化された半導体基板(図示せず)上に半導体集積回路(図示せず)等が形成されたものである。半導体基板(図示せず)には、半導体集積回路(図示せず)と電気的に接続された電極パッド(図示せず)が形成されている。半導体チップ71、72、73は、それぞれ同一機能を備えていてもよいし、異なる機能を備えていてもよい。又、半導体チップ以外に受動素子(抵抗、コンデンサ、インダクタ等)が搭載されてもよい。
バンプ75は、半導体チップ71、72、73のそれぞれの電極パッド(図示せず)と、配線層50とを電気的に接続している。バンプ75は、例えば、はんだバンプである。はんだバンプの材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。半導体チップ71、72、73と絶縁層45との間にアンダーフィル樹脂を充填してもよい。
このように、第1の実施の形態に係る配線基板1に半導体チップを搭載することにより、半導体パッケージ2を実現できる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
1 配線基板
1S 積層体
2 半導体パッケージ
10 金属コア板
15、35、45 絶縁層
15a 絶縁層15の一方の面
15b 絶縁層15の他方の面
15x、100x 貫通孔
15y、15z、35x、45x ビアホール
21 貫通配線
22、30、40、50、60 配線層
50 パッド
50 配線パターン
65 ソルダーレジスト層
65x、700x 開口部
71、72、73 半導体チップ
75 バンプ
100 金属板
101、102、103 金属層
300、400、500 シード層
301、401、501 電解めっき層
700 レジスト層

Claims (9)

  1. 第1絶縁層と、
    前記第1絶縁層の一方の面に、最下層となる第1配線層を含む複数の配線層と複数の絶縁層が積層された積層体と、
    前記第1絶縁層の他方の面に形成された第2配線層と、
    前記積層体側に片寄って前記第1絶縁層に埋設された金属コア板と、
    前記第1絶縁層に埋設され、一端面が前記第1絶縁層の一方の面から露出し、他端面が前記金属コア板に接続されたビア配線と、を有し、
    前記第1絶縁層の一方の面と前記ビア配線の一端面は研磨面かつ面一であり、
    前記ビア配線は、前記第1配線層と接続され、
    前記積層体を構成する前記絶縁層は感光性樹脂からなり、
    前記積層体を構成する前記配線層は、前記第2配線層よりも配線密度が高く形成され、
    前記積層体を構成する前記配線層の一部は、信号配線、及び所定間隔を空けて前記信号配線の周囲に形成されたGND配線を含む同軸構造に形成されている配線基板。
  2. 前記金属コア板は、金属板と、前記金属板を被覆する金属層と、を備え、
    前記ビア配線の他端面は、前記金属板の一方の面を被覆する前記金属層と接続されている請求項1に記載の配線基板。
  3. 前記金属板は、前記積層体を構成する前記配線層、及び前記第2配線層を構成する金属よりも熱膨張係数が小さくかつヤング率が大きな金属からなる請求項2に記載の配線基板。
  4. 前記金属板は、タングステン又はチタンからなる請求項3に記載の配線基板。
  5. 前記第1絶縁層を貫通し、前記第1配線層と前記第2配線層とを接続する貫通配線を有し、
    前記貫通配線の一端面は前記第1絶縁層の一方の面から露出し、
    前記貫通配線の一端面は研磨面であり、かつ前記第1絶縁層の一方の面及び前記ビア配線の一端面と面一である請求項1乃至4の何れか一項に記載の配線基板。
  6. 前記金属コア板には貫通孔が形成され、
    前記貫通配線は、前記貫通孔内を通り、
    前記貫通配線の側面と前記貫通孔の内壁面との間には、前記第1絶縁層を構成する樹脂が充填されている請求項5に記載の配線基板。
  7. 前記第1絶縁層の一方の面は、前記第1絶縁層の他方の面よりも平滑である請求項1乃至6の何れか一項に記載の配線基板。
  8. 前記第1配線層は、シード層上に電解めっき層を積層した構造であり、
    前記ビア配線の一端面は、前記第1配線層を構成する前記シード層と直接接合されている請求項1乃至7の何れか一項記載の配線基板。
  9. 金属コア板を埋設する第1絶縁層を形成する工程と、
    前記第1絶縁層の一方の面に開口し、前記金属コア板の一方の面を露出する第1ビアホールを形成する工程と、
    前記第1絶縁層の他方の面に開口し、前記金属コア板の他方の面を露出する第2ビアホールを形成する工程と、
    前記第1ビアホールを充填して前記1絶縁層の一方の面を被覆すると共に、前記第2ビアホールを充填して前記1絶縁層の他方の面を被覆する金属層を形成する工程と、
    前記1絶縁層の一方の面を被覆する前記金属層及び前記1絶縁層の一部を研磨して前記第1ビアホールを充填する第1ビア配線の一端面を前記1絶縁層の一方の面から露出させ、前記第1絶縁層の一方の面と前記第1ビア配線の一端面を研磨面かつ面一とする工程と、
    前記1絶縁層の一方の面に前記第1ビア配線の一端面と接続する第1配線層を形成する工程と、
    前記1絶縁層の他方の面を被覆する前記金属層をパターニングして、前記第2ビアホールを充填する第2ビア配線を含む第2配線層を形成する工程と、
    前記1絶縁層の一方の面の前記第1配線層上に、感光性樹脂からなる絶縁層と配線層を積層し、最下層となる前記第1配線層を含む複数の配線層と複数の絶縁層が積層された積層体を形成する工程と、を有し、
    前記金属コア板は前記積層体側に片寄って前記第1絶縁層に埋設され、
    前記積層体を構成する前記配線層は、前記第2配線層よりも配線密度が高く形成され、
    前記積層体を構成する前記配線層の一部は、信号配線、及び所定間隔を空けて前記信号配線の周囲に形成されたGND配線を含む同軸構造に形成される配線基板の製造方法。
JP2016081125A 2016-04-14 2016-04-14 配線基板及びその製造方法 Active JP6775315B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016081125A JP6775315B2 (ja) 2016-04-14 2016-04-14 配線基板及びその製造方法
US15/455,560 US9736941B1 (en) 2016-04-14 2017-03-10 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016081125A JP6775315B2 (ja) 2016-04-14 2016-04-14 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017191874A true JP2017191874A (ja) 2017-10-19
JP6775315B2 JP6775315B2 (ja) 2020-10-28

Family

ID=59562611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016081125A Active JP6775315B2 (ja) 2016-04-14 2016-04-14 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9736941B1 (ja)
JP (1) JP6775315B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005682A (ja) * 2019-06-27 2021-01-14 三菱電機株式会社 プリント配線板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895773B2 (en) * 2021-11-15 2024-02-06 Unimicron Technology Corp. Circuit board structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268381A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd 多層配線構造体及びその製造方法
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP2001028481A (ja) * 1999-07-13 2001-01-30 Nitto Denko Corp 多層配線基板およびその製造方法
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2003142623A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 配線基板とその製造方法,半導体装置並びに配線基板形成用のベース基板
JP2012138528A (ja) * 2010-12-27 2012-07-19 Tanaka Kikinzoku Kogyo Kk 高放熱・高信頼性メタルコア配線板
JP2014154694A (ja) * 2013-02-08 2014-08-25 Sanyo Electric Co Ltd 実装基板、この実装基板を用いた基板モジュールおよび実装基板の製造方法
JP2015122386A (ja) * 2013-12-20 2015-07-02 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004060962A1 (de) 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
JP5679579B2 (ja) 2011-07-26 2015-03-04 京セラサーキットソリューションズ株式会社 配線基板
JP2013122962A (ja) 2011-12-09 2013-06-20 Ngk Spark Plug Co Ltd 配線基板
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
JP6169955B2 (ja) 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268381A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd 多層配線構造体及びその製造方法
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP2001028481A (ja) * 1999-07-13 2001-01-30 Nitto Denko Corp 多層配線基板およびその製造方法
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2003142623A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 配線基板とその製造方法,半導体装置並びに配線基板形成用のベース基板
JP2012138528A (ja) * 2010-12-27 2012-07-19 Tanaka Kikinzoku Kogyo Kk 高放熱・高信頼性メタルコア配線板
JP2014154694A (ja) * 2013-02-08 2014-08-25 Sanyo Electric Co Ltd 実装基板、この実装基板を用いた基板モジュールおよび実装基板の製造方法
JP2015122386A (ja) * 2013-12-20 2015-07-02 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005682A (ja) * 2019-06-27 2021-01-14 三菱電機株式会社 プリント配線板
JP7308670B2 (ja) 2019-06-27 2023-07-14 三菱電機株式会社 プリント配線板

Also Published As

Publication number Publication date
US9736941B1 (en) 2017-08-15
JP6775315B2 (ja) 2020-10-28

Similar Documents

Publication Publication Date Title
JP6375159B2 (ja) 配線基板、半導体パッケージ
US8749046B2 (en) Wiring substrate and method of manufacturing the same
JP5324051B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5340789B2 (ja) 電子装置及びその製造方法
US9247644B2 (en) Wiring board and method for manufacturing the same
US8790504B2 (en) Method of manufacturing wiring substrate
JP4182140B2 (ja) チップ内蔵基板
JP5981232B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US11430725B2 (en) Wiring board and method of manufacturing the same
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JPWO2007069606A1 (ja) チップ内蔵基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
KR20050031364A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2017112209A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5147755B2 (ja) 半導体装置及びその製造方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP4182144B2 (ja) チップ内蔵基板の製造方法
JP6775315B2 (ja) 配線基板及びその製造方法
JP4955259B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP7265877B2 (ja) 配線基板
JP4528018B2 (ja) 半導体装置及びその製造方法
JP7077005B2 (ja) 配線基板及びその製造方法
US20230106626A1 (en) Wiring board and semiconductor device
US11749596B2 (en) Wiring substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201006

R150 Certificate of patent or registration of utility model

Ref document number: 6775315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150