JP2017168548A - ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板 - Google Patents

ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板 Download PDF

Info

Publication number
JP2017168548A
JP2017168548A JP2016050473A JP2016050473A JP2017168548A JP 2017168548 A JP2017168548 A JP 2017168548A JP 2016050473 A JP2016050473 A JP 2016050473A JP 2016050473 A JP2016050473 A JP 2016050473A JP 2017168548 A JP2017168548 A JP 2017168548A
Authority
JP
Japan
Prior art keywords
wiring
hole
light emitting
glass
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016050473A
Other languages
English (en)
Inventor
渡辺　秋彦
Akihiko Watanabe
秋彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016050473A priority Critical patent/JP2017168548A/ja
Priority to KR1020187024957A priority patent/KR20180121512A/ko
Priority to DE112017001332.1T priority patent/DE112017001332T5/de
Priority to PCT/JP2017/004573 priority patent/WO2017159129A1/ja
Priority to CN201780015936.3A priority patent/CN108701744B/zh
Priority to US16/081,626 priority patent/US10784403B2/en
Publication of JP2017168548A publication Critical patent/JP2017168548A/ja
Priority to US16/996,306 priority patent/US11195971B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Abstract

【課題】ガラス基板に比較的容易にスルーホール部（貫通電極）を形成し得る構成、構造のガラス配線基板を提供する。【解決手段】ガラス配線基板は、第１面１０Ａに第１の配線部２０が形成され、第１面１０Ａと対向する第２面１０Ｂに第２の配線部３０が形成されたガラス基板１０、第１の配線部２０及び第２の配線部３０が形成されていないガラス基板１０の領域に形成され、第２面１０Ｂ側の径が第１面１０Ａ側の径よりも大きな貫通孔４０、及び、貫通孔４０内に形成され、一端部４２が第１の配線部２０へと延び、他端部４３が第２の配線部３０へと延びるスルーホール部４１を備えており、スルーホール部４１近傍の第１の配線部２０の配線ピッチＰ1は、スルーホール部４１近傍の第２の配線部３０の配線ピッチＰ2よりも狭い。【選択図】 図１

Description

本開示は、ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板に関する。
従来のプリント配線基板においては、プリント配線基板の第１面に形成された第１の配線部と、第１面と対向したプリント配線基板の第２面に形成された第２の配線部とは、スルーホール部によって接続されている。そして、スルーホール部近傍の第１の配線部の配線ピッチと、スルーホール部近傍の第２の配線部の配線ピッチとは、屡々、同じであり、また、第１面側のスルーホール部の径と第２面側のスルーホール部の径は同じ寸法である。
ガラス基板の片面のみに配線部が形成され、配線部に複数の発光素子、具体的には、発光ダイオード（ＬＥＤ）が実装された表示装置用基板が、例えば、特開２００９−０３７１６４号公報から周知である。このような表示装置用基板において、配線部の高集積化は、配線部の微細化によって達成される。具体的には、この特許公開公報では配線ピッチ３０μｍが達成されている。そして、配線部は、表示装置の所謂額縁部において、外部の回路に接続される。しかしながら、このような構造では、狭額縁の表示装置の製造に制約を受ける場合があるし、表示装置用基板が、複数、配列されて成るタイリング形式の表示装置への適用が困難である。
従来の両面プリント配線基板と類似した構造を有する、ガラス基板から成る表示装置用基板を想定する。尚、両面プリント配線基板を用いた場合、基板自体の吸湿や熱による変形が大きく、例えば、画素ピッチが１ｍｍあるいはそれ以下といった、表示装置の高精細化に対処することが困難である。即ち、ガラス基板の第１面に第１の配線部が形成され、第１面と対向するガラス基板の第２面に第２の配線部が形成され、第１の配線部に複数の発光素子、具体的には、発光ダイオード（ＬＥＤ）が実装された表示装置用基板を想定する。第１の配線部と第２の配線部とは、ガラス基板に設けられたスルーホール部（貫通電極）によって接続すればよい。そして、複数の発光素子、及び、これらの複数の発光素子を駆動する駆動用半導体装置を、第１の配線部に実装する。具体的には、駆動用半導体装置を、第１の配線部に設けられた駆動用半導体装置取付部に実装し、駆動用半導体装置取付部からスルーホール部を介して第２の配線部に接続する。また、複数の発光素子のそれぞれを、第１の配線部に設けられた発光素子取付部に実装し、第１の配線部を介して駆動用半導体装置に接続する。ここで、発光素子ユニット（例えば、赤色を発光する発光素子、緑色を発光する発光素子及び青色を発光する発光素子の３つの発光素子）によって１画素が構成される。
特開２００９−０３７１６４号公報
ところで、画素ピッチが１ｍｍあるいはそれ以下といった表示装置にあっては、隣接する１画素が占める領域の間の距離は、例えば、０．５ｍｍ以下となる。そして、この隣接する１画素が占める領域の間にスルーホール部（貫通電極）を形成しなければならない。従って、スルーホール部の径は、例えば、０．２５ｍｍあるいはそれ以下となる。一方、表示装置用基板に充分な強度を付与するためには、ガラス基板の厚さを、例えば、０．５ｍｍ以上にする必要がある。従って、スルーホール部のアスペクト比は２以上となる。しかしながら、ガラス基板において、このような高アスペクト比のスルーホール部を形成することは技術的に困難であり、表示装置用基板の生産性の低下を招くといった問題がある。
従って、本開示の目的は、ガラス基板に比較的容易にスルーホール部（貫通電極）を形成し得る構成、構造のガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板を提供することにある。
上記の目的を達成するための本開示のガラス配線基板の製造方法あるいは本開示の部品実装ガラス配線基板の製造方法は、
第１面に第１の配線部が形成されており、第１面と対向する第２面には配線部が形成されていないガラス基板を準備し、
第１の配線部が形成されていない領域に、第２面側からガラス基板に、第２面側の径が第１面側の径よりも大きな貫通孔を形成した後、
貫通孔内から第１の配線部に亙りスルーホール部を形成し、且つ、第２面上にスルーホール部から延びる第２の配線部を形成する、
各工程を備えている。そして、本開示の部品実装ガラス配線基板の製造方法は、その後、
第１の配線部に電子部品を実装する、
工程を備えている。
上記の目的を達成するための本開示のガラス配線基板あるいは本開示の部品実装ガラス配線基板は、
第１面に第１の配線部が形成され、第１面と対向する第２面に第２の配線部が形成されたガラス基板、
第１の配線部及び第２の配線部が形成されていないガラス基板の領域に形成され、第２面側の径が第１面側の径よりも大きな貫通孔、及び、
貫通孔内に形成され、一端部が第１の配線部へと延び、他端部が第２の配線部へと延びるスルーホール部、
を備えている。本開示の部品実装ガラス配線基板は、更に、
第１の配線部に実装された電子部品、
を備えている。そして、本開示のガラス配線基板あるいは本開示の部品実装ガラス配線基板にあっては、
スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭い。
上記の目的を達成するための本開示の表示装置用基板は、
第１面に第１の配線部が形成され、第１面と対向する第２面に第２の配線部が形成されたガラス基板、
第１の配線部及び第２の配線部が形成されていないガラス基板の領域に形成され、第２面側の径が第１面側の径よりも大きな貫通孔、
貫通孔内に形成され、一端部が第１の配線部へと延び、他端部が第２の配線部へと延びるスルーホール部、及び、
第１の配線部に実装された電子部品、
を備えており、
スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭く、
電子部品は、複数の発光素子、及び、複数の発光素子を駆動する駆動用半導体装置から構成されており、
駆動用半導体装置は、第１の配線部に設けられた駆動用半導体装置取付部に実装され、駆動用半導体装置取付部からスルーホール部を介して第２の配線部に接続されており、
複数の発光素子のそれぞれは、第１の配線部に設けられた発光素子取付部に実装され、第１の配線部を介して駆動用半導体装置に接続されている。
本開示のガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板において、ガラス基板には第２面側の径が第１面側の径よりも大きな貫通孔が形成され、この貫通孔にスルーホール部が形成されるので、高アスペクト比のスルーホール部を比較的容易に形成することができ、表示装置用基板等の生産性の低下を招くことが無い。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。
図１は、実施例１のガラス配線基板、部品実装ガラス配線基板及び表示装置用基板の模式的な一部端面図である。 図２は、実施例１のガラス配線基板、部品実装ガラス配線基板及び表示装置用基板の変形例の模式的な一部端面図である。 図３Ａ及び図３Ｂは、実施例１における発光素子（発光ダイオード）の模式的な一部端面図である。 図４Ａ及び図４Ｂは、実施例１における発光素子（発光ダイオード）の変形例の模式的な一部端面図である。 図５Ａ及び図５Ｂは、実施例１のガラス配線基板の製造方法及び部品実装ガラス配線基板の製造方法を説明するためのガラス基板等の模式的な一部端面図である。 図６Ａ及び図６Ｂは、図５Ｂに引き続き、実施例１のガラス配線基板の製造方法及び部品実装ガラス配線基板の製造方法を説明するためのガラス基板等の模式的な一部端面図である。 図７は、図６Ｂに引き続き、実施例１のガラス配線基板の製造方法及び部品実装ガラス配線基板の製造方法を説明するためのガラス基板等の模式的な一部端面図である。 図８Ａ及び図８Ｂは、実施例１において、発光素子を実装する方法を説明するための発光素子等の断面を示す概念図である。 図９Ａ及び図９Ｂは、図８Ｂに引き続き、実施例１において、発光素子を実装する方法を説明するための発光素子等の断面を示す概念図である。 図１０Ａ及び図１０Ｂは、図９Ｂに引き続き、実施例１において、発光素子を実装する方法を説明するための発光素子等の断面を示す概念図である。 図１１Ａ及び図１１Ｂは、図１０Ｂに引き続き、実施例１において、発光素子を実装する方法を説明するための発光素子等の断面を示す概念図である。
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示のガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板、全般に関する説明
２．実施例１（本開示のガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板）
３．その他
〈本開示のガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板、全般に関する説明〉
本開示の部品実装ガラス配線基板あるいはその製造方法において、
電子部品は、複数の発光素子、及び、複数の発光素子を駆動する駆動用半導体装置から構成されており、
駆動用半導体装置は、第１の配線部に設けられた駆動用半導体装置取付部に実装され、駆動用半導体装置取付部からスルーホール部を介して第２の配線部に接続され、
複数の発光素子のそれぞれは、第１の配線部に設けられた発光素子取付部に実装され、第１の配線部を介して駆動用半導体装置に接続されている形態とすることができる。そして、この場合、あるいは又、本開示の表示装置用基板にあっては、発光素子ユニットによって１画素が構成されており、
隣接する１画素が占める領域の間の距離をＬ0、貫通孔の第１面側の径をφ1としたとき、限定するものではないが、
０．１≦φ1／Ｌ0≦０．９
を満足する形態とすることができる。Ｌ0の値として、具体的には、限定するものではないが、０．２ｍｍ乃至０．９ｍｍを例示することができる。
ここで、複数の発光素子の個数を「Ｍ」としたとき、Ｍの値は３以上とすることができる。１つの駆動用半導体装置に接続された発光素子の数Ｍの値の上限は、駆動用半導体装置がＭ個の発光素子の駆動を適切に行える限り、特に制限はない。また、１画素を構成する発光素子ユニットにおける発光素子の個数を「Ｎ」としたとき、次に述べるように、Ｎの値は３以上とすることができる。また、発光素子ユニットの数をＵ0としたとき、Ｍ＝Ｕ0×Ｎの関係にある。
表示装置用基板を備えた表示装置（発光素子表示装置）の用途や機能、表示装置に要求される仕様等に応じて、発光素子ユニットを構成する発光素子の数、種類、実装（配置）、間隔等が決められる。カラー表示の表示装置とする場合、表示装置における１画素（１ピクセル）は、例えば、赤色発光素子（赤色発光副画素）、緑色発光素子（緑色発光副画素）及び青色発光素子（青色発光副画素）の組（発光素子ユニット）から構成されている。また、各発光素子によって副画素が構成される。そして、複数の発光素子ユニットが、第１の方向、及び、第１の方向と直交する第２の方向に２次元マトリクス状に配列されている。発光素子ユニットを構成する赤色発光素子の数をＮR、発光素子ユニットを構成する緑色発光素子の数をＮG、発光素子ユニットを構成する青色発光素子の数をＮBとしたとき、ＮRとして１又は２以上の整数を挙げることができるし、ＮGとして１又は２以上の整数を挙げることができるし、ＮBとして１又は２以上の整数を挙げることができる。ＮRとＮGとＮBの値は、等しくともよいし、異なっていてもよい。ＮR，ＮG，ＮBの値が２以上の整数である場合、１つの発光素子ユニット内において、発光素子は直列に接続されていてもよいし、並列に接続されていてもよい。（ＮR，ＮG，ＮB）の値の組合せとして、限定するものではないが、（１，１，１）、（１，２，１）、（２，２，２）、（２，４，２）を例示することができる。３種類の副画素によって１画素を構成する場合、３種類の副画素の配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。そして、発光素子を、ＰＷＭ駆動法に基づき、しかも、定電流駆動すればよい。あるいは又、３つのパネルを準備し、第１のパネルを赤色発光素子から成る発光部から構成し、第２のパネルを緑色発光素子から成る発光部から構成し、第３のパネルを青色発光素子から成る発光部から構成し、これらの３つのパネルからの光を、例えば、ダイクロイック・プリズムを用いて纏めるプロジェクタへ適用することもできる。
以上に説明した好ましい形態を含む本開示の部品実装ガラス配線基板の製造方法、本開示のガラス配線基板の製造方法にあっては、
ガラス基板の第１面上に物理的気相成長法（ＰＶＤ法）に基づき金属層（合金層を含む）を形成した後、金属層をパターニングすることで、ガラス基板の第１面において第１の配線部を形成し、
スルーホール部及び第２の配線部を、メッキ法に基づき形成する形態とすることができる。そして、以上に説明した各種の好ましい形態を含む本開示の部品実装ガラス配線基板の製造方法、本開示のガラス配線基板の製造方法にあっては、スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭い形態とすることができ、具体的には、Ｐ2／Ｐ1≧１０を満足する形態とすることができる。配線ピッチＰ1、配線ピッチＰ2は、スルーホール部近傍の第１の配線部、第２の配線部に実装される電子部品や各種部品の端子ピッチで決定される。一例として、１００μｍの大きさの電子部品が１つの端部に３つの端子を有する場合、端子ピッチは１００／３＝３３μｍであり、配線ピッチＰ1は３３μｍである。
ガラス基板の第１面上にＰＶＤ法に基づき金属層を形成するが、具体的には、スパッタリング法や真空蒸着法を例示することができる。金属層のパターニングは、ウエットエッチング法やドライエッチング法といった周知の方法に基づき行うことができる。第１の配線部は、１層に設けられていてもよいし、２層以上の複数層に設けられていてもよい。即ち、第１の配線部は、単層配線構造としてもよいし、多層配線構造としてもよい。
スルーホール部及び第２の配線部をメッキ法に基づき形成するが、具体的には、無電解メッキ法と電解メッキ法の組合せ、より具体的には、例えば、無電解銅メッキ法と電解銅メッキ法の組合せに基づき形成することができるし、ＰＶＤ法と電解メッキ法の組合せに基づき形成することができる。但し、スルーホール部及び第２の配線部の形成は、これらの方法に限定するものではなく、スパッタリング法や真空蒸着法といったＰＶＤ法とエッチング法の組合せを採用することもできる。
以上に説明した好ましい形態を含む本開示の部品実装ガラス配線基板、ガラス配線基板、表示装置用基板にあっては、
第２の配線部とスルーホール部とは同じ材料から構成されており、
第１の配線部は、第２の配線部を構成する材料と異なる材料から構成されている形態とすることができる。また、以上に説明した好ましい形態を含む本開示の部品実装ガラス配線基板、ガラス配線基板、表示装置用基板にあっては、Ｐ2／Ｐ1≧１０を満足する形態とすることができる。
以上に説明した各種の好ましい形態を含む本開示のガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板（以下、これらを総称して、単に『本開示』と呼ぶ場合がある）にあっては、ガラス基板として、高歪点ガラス、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）を例示することができる。ガラス基板の厚さとして、０．１ｍｍ乃至１．１ｍｍを例示することができる。第２の配線部及びスルーホール部を構成する材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、あるいは、これらの金属を含む合金、更には、これらの金属等から成る金属層を下地に密着させる下地層としてニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、あるいは、これらの金属を含む合金を例示することができるし、第１の配線部を構成する材料を構成する材料として、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、あるいは、これらの金属を含む合金、更には、これらの金属等から成る金属層を下地に密着させる下地層としてニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、あるいは、これらの金属を含む合金を例示することができる。第１面に第１の配線部が形成され、第１面と対向する第２面には配線部が形成されていないガラス基板として、具体的には、例えば、液晶表示装置用のガラス基板に類似したガラス基板を例示することができる。
ガラス基板における貫通孔の内面（内壁）の形状（即ち、貫通孔の軸線を含む仮想平面でガラス基板を切断したときの貫通孔の内面（内壁）の形状）は、第２面側の径（φ2）が第１面側の径（φ1）よりも大きければ、如何なる形状であってもよく、例えば、テーパー形状、階段状の形状を挙げることができる。ガラス基板における貫通孔は、例えば、レーザを用いて形成することができる。具体的には、例えば、レーザを用いたトレパニング加工に基づきガラス基板に貫通孔を形成することができる。また、レーザを用いることで、テーパー形状、階段状の形状の貫通孔を形成することもできる。そして、レーザによる加工条件の最適化を図ることで、第２面側の径（φ2）が第１面側の径（φ1）よりも大きな貫通孔を形成することができる。あるいは又、ドリル加工を行うことで、階段状の形状の貫通孔を形成することができる。あるいは又、サンドブラスト法を採用することで、テーパー形状の貫通孔を形成することができる。φ1／φ2の値として、
０．１≦φ1／φ2＜１．０
を例示することができる。
駆動用半導体装置の第１の配線部に設けられた駆動用半導体装置取付部への実装、発光素子の第１の配線部に設けられた発光素子取付部への実装として、メッキ法を挙げることができるが、これに限定するものではなく、その他、例えば、ハンダ・ボールあるいはハンダ・バンプを用いる方法を挙げることもできる。
本開示において、発光素子は、発光ダイオード（ＬＥＤ）から成る構成とすることができるが、これに限定するものではなく、その他、半導体レーザ素子等から構成することもできる。発光ダイオードや半導体レーザ素子から発光素子を構成する場合、発光素子の大きさ（例えばチップサイズ）は特に制限されないが、典型的には微小なものであり、具体的には、例えば１ｍｍ以下、あるいは、例えば０．３ｍｍ以下、あるいは、例えば０．１ｍｍ以下、より具体的には０．０３ｍｍ以下の大きさのものである。赤色を発光する赤色発光素子、緑色を発光する緑色発光素子及び青色を発光する青色発光素子の発光層を構成する材料として、例えば、ＩＩＩ−Ｖ族化合物半導体を用いるものを挙げることができ、また、赤色発光素子の発光層を構成する材料として、例えば、ＡｌＧａＩｎＰ系化合物半導体を用いるものを挙げることもできる。ＩＩＩ−Ｖ族化合物半導体として、例えば、ＧａＮ系化合物半導体（ＡｌＧａＮ混晶あるいはＡｌＧａＩｎＮ混晶、ＧａＩｎＮ混晶を含む）、ＧａＩｎＮＡｓ系化合物半導体（ＧａＩｎＡｓ混晶あるいはＧａＮＡｓ混晶を含む）、ＡｌＧａＩｎＰ系化合物半導体、ＡｌＡｓ系化合物半導体、ＡｌＧａＩｎＡｓ系化合物半導体、ＡｌＧａＡｓ系化合物半導体、ＧａＩｎＡｓ系化合物半導体、ＧａＩｎＡｓＰ系化合物半導体、ＧａＩｎＰ系化合物半導体、ＧａＰ系化合物半導体、ＩｎＰ系化合物半導体、ＩｎＮ系化合物半導体、ＡｌＮ系化合物半導体を例示することができる。
発光層は、第１導電型を有する第１化合物半導体層、活性層、及び、第１導電型とは異なる第２導電型を有する第２化合物半導体層の積層構造を有する。尚、第１導電型をｎ型とする場合、第２導電型はｐ型であるし、第１導電型をｐ型とする場合、第２導電型はｎ型である。化合物半導体層に添加されるｎ型不純物として、例えば、ケイ素（Ｓｉ）やセレン（Ｓｅ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、炭素（Ｃ）、チタン（Ｔｉ）を挙げることができるし、ｐ型不純物として、亜鉛（Ｚｎ）や、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、カドミウム（Ｃｄ）、カルシウム（Ｃａ）、バリウム（Ｂａ）、酸素（Ｏ）を挙げることができる。活性層は、単一の化合物半導体層から構成されていてもよいし、単一量子井戸構造（ＳＱＷ構造）あるいは多重量子井戸構造（ＭＱＷ構造）を有していてもよい。活性層を含む各種化合物半導体層の形成方法（成膜方法）として、有機金属化学的気相成長法（ＭＯＣＶＤ法、ＭＯＶＰＥ法）や有機金属分子線エピタキシー法（ＭＯＭＢＥ法）、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法（ＨＶＰＥ法）、プラズマアシステッド物理的気相成長法（ＰＰＤ法）、アトミック・レイヤー・デポジション法（ＡＬＤ法、原子層堆積法）、マイグレーション・エンハンスト・エピタキシー法（Migration-Enhanced. Epitaxy、ＭＥＥ法）を挙げることができる。赤色発光素子、緑色発光素子、青色発光素子を製造するためには、上記の化合物半導体やその組成を、適宜、選択すればよい。
第１導電型をｎ型、第２導電型をｐ型とする場合、第１電極はｎ側電極であり、第２電極はｐ側電極となる。一方、第１導電型をｐ型、第２導電型をｎ型とする場合、第１電極はｐ側電極であり、第２電極はｎ側電極となる。ここで、ｐ側電極として、Ａｕ／ＡｕＺｎ、Ａｕ／Ｐｔ／Ｔｉ（／Ａｕ）／ＡｕＺｎ、Ａｕ／Ｐｔ／ＴｉＷ（／Ｔｉ）（／Ａｕ）／ＡｕＺｎ、Ａｕ／ＡｕＰｄ、Ａｕ／Ｐｔ／Ｔｉ（／Ａｕ）／ＡｕＰｄ、Ａｕ／Ｐｔ／ＴｉＷ（／Ｔｉ）（／Ａｕ）／ＡｕＰｄ、Ａｕ／Ｐｔ／Ｔｉ、Ａｕ／Ｐｔ／ＴｉＷ（／Ｔｉ）、Ａｕ／Ｐｔ／ＴｉＷ／Ｐｄ／ＴｉＷ（／Ｔｉ）、Ｔｉ／Ｃｕ、Ｐｔ、Ｎｉ、Ａｇ、Ｇｅを挙げることができる。また、ｎ側電極として、Ａｕ／Ｎｉ／ＡｕＧｅ、Ａｕ／Ｐｔ／Ｔｉ（／Ａｕ）／Ｎｉ／ＡｕＧｅ、ＡｕＧｅ／Ｐｄ、Ａｕ／Ｐｔ／ＴｉＷ（／Ｔｉ）／Ｎｉ／ＡｕＧｅ、Ｔｉを挙げることができる。尚、「／」の前の層ほど、活性層から電気的に離れたところに位置する。あるいは又、第２電極を、ＩＴＯ、ＩＺＯ、ＺｎＯ：Ａｌ、ＺｎＯ：Ｂといった透明導電材料から構成することもできる。透明導電材料から成る層を電流拡散層として用いて、第２電極をｎ側電極とする場合、第２電極をｐ側電極とする場合に挙げた金属積層構造とを組み合わせてもよい。第１電極の上（表面）に第１パッド部を形成し、第２電極の上（表面）に第２パッド部を形成してもよい。パッド部は、Ｔｉ（チタン）、アルミニウム（Ａｌ）、Ｐｔ（白金）、Ａｕ（金）、Ｎｉ（ニッケル）から成る群から選択された少なくとも１種類の金属を含む、単層構成又は多層構成を有することが望ましい。あるいは又、パッド部を、Ｔｉ／Ｐｔ／Ａｕの多層構成、Ｔｉ／Ａｕの多層構成に例示される多層構成とすることもできる。
発光素子を製造するための発光素子製造用基板として、ＧａＡｓ基板、ＧａＰ基板、ＡｌＮ基板、ＡｌＰ基板、ＩｎＮ基板、ＩｎＰ基板、ＡｌＧａＩｎＮ基板、ＡｌＧａＮ基板、ＡｌＩｎＮ基板、ＧａＩｎＮ基板、ＡｌＧａＩｎＰ基板、ＡｌＧａＰ基板、ＡｌＩｎＰ基板、ＧａＩｎＰ基板、ＺｎＳ基板、サファイア基板、ＳｉＣ基板、アルミナ基板、ＺｎＯ基板、ＬｉＭｇＯ基板、ＬｉＧａＯ2基板、ＭｇＡｌ2Ｏ4基板、Ｓｉ基板、Ｇｅ基板、これらの基板の表面（主面）に下地層やバッファ層が形成されたものを挙げることができる。尚、赤色発光素子、緑色発光素子、青色発光素子を製造するためには、これらの基板から、適宜、選択すればよい。
発光素子には、発光素子から出射される光が不所望の領域を照射しないように、発光素子の所望の領域に遮光膜を形成してもよい。遮光膜を構成する材料として、チタン（Ｔｉ）やクロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、ＭｏＳｉ2等の光を遮光することができる材料を挙げることができる。
実施例１は、本開示のガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板に関する。
模式的な一部端面図を図１に示すように、実施例１のガラス配線基板あるいは部品実装ガラス配線基板あるいは表示装置用基板は、
第１面１０Ａに第１の配線部２０が形成され、第１面１０Ａと対向する第２面１０Ｂに第２の配線部３０が形成されたガラス基板１０、
第１の配線部２０及び第２の配線部３０が形成されていないガラス基板１０の領域に形成され、第２面側の径（φ2）が第１面側の径（φ1）よりも大きな貫通孔４０、及び、
貫通孔４０内に形成され、一端部４２が第１の配線部２０へと延び、他端部４３が第２の配線部３０へと延びるスルーホール部４１、
を備えている。また、実施例１の表示装置用基板あるいは表示装置用基板は、更に、
第１の配線部２０に実装された電子部品５２，６０、
を備えている。そして、実施例１のガラス配線基板あるいは部品実装ガラス配線基板あるいは表示装置用基板にあっては、スルーホール部４１近傍の第１の配線部２０の配線ピッチＰ1は、スルーホール部４１近傍の第２の配線部３０の配線ピッチＰ2よりも狭い。
ここで、実施例１の表示装置用基板あるいは部品実装ガラス配線基板において、
電子部品は、複数の発光素子（具体的には、発光ダイオード、ＬＥＤ）５２、及び、複数の発光素子５２を駆動する駆動用半導体装置６０から構成されており、
駆動用半導体装置６０は、第１の配線部２０に設けられた駆動用半導体装置取付部２１に実装され、駆動用半導体装置取付部２１からスルーホール部４１を介して第２の配線部３０に接続されており、
複数の発光素子５２のそれぞれは、第１の配線部２０に設けられた発光素子取付部２２に実装され、第１の配線部２０を介して駆動用半導体装置６０に接続されている。また、第２の配線部３０とスルーホール部４１とは同じ材料（具体的には、銅）から構成されており、第１の配線部２０は、第２の配線部３０を構成する材料と異なる材料（具体的には、アルミニウム）から構成されている。そして、発光素子ユニット５１によって１画素が構成されており、隣接する１画素が占める領域５０の間の距離をＬ0、貫通孔４０の第１面１の径をφ1としたとき、
０．１≦φ1／Ｌ0≦０．９
を満足する。更には、Ｐ2／Ｐ1≧１０を満足する。具体的には、Ｐ1，Ｐ2，φ1，φ2，Ｌ0の値として、以下の値を例示することができる。
Ｐ1＝０．０２ｍｍ
Ｐ2＝０．２ｍｍ
φ1＝０．３ｍｍ
φ2＝０．６ｍｍ
Ｌ0＝０．６ｍｍ
を例示することができる。ガラス基板１０における貫通孔４０の内面（内壁）の形状は、図示した例ではテーパー形状である。また、１つの駆動用半導体装置６０に接続された複数の発光素子５２の個数Ｍとして、例えば、Ｕ0＝１００、Ｎ＝３、Ｍ＝Ｕ0×Ｎ＝３００を例示することができる。第２の配線部３０にも、種々の電子部品が実装されているが、それらの図示は省略した。上述したとおり、駆動用半導体装置６０は、駆動用半導体装置取付部２１からスルーホール部４１を介して第２の配線部３０に、更には、第２の配線部３０に実装された表示装置駆動回路に接続されており、あるいは、第２の配線部３０を介して外部に設けられた表示装置駆動回路に接続されている。
実施例１の表示装置用基板において、１画素（１ピクセル）は、例えば、１つの赤色発光素子５２Ｒ、１つの緑色発光素子５２Ｇ及び１つの青色発光素子５２Ｂの組（発光素子ユニット５１）から構成されている。即ち、ＮR＝ＮG＝ＮB＝１である。各発光素子５２によって副画素が構成される。そして、複数の発光素子ユニット５１が、第１の方向、及び、第１の方向と直交する第２の方向に２次元マトリクス状に配列されている。１つの発光素子５２の大きさとして、具体的には、３０μｍ×３０μｍを例示することができるし、発光素子ユニット５１の大きさとして、具体的には、０．１ｍｍ×０．１ｍｍを例示することができるが、これらの値に限定するものでもない。図面においては、１つの赤色発光素子５２Ｒ及び１つの緑色発光素子５２Ｇを図示した。
模式的な一部端面図を図３Ａあるいは図３Ｂに示すように、発光素子（具体的には、発光ダイオード）５２は、発光層１２０、第１電極１３１、及び、発光層１２０に電気的に接続された第２電極１３２を備えている。ここで、発光層１２０は、第１導電型（具体的にはｐ型）を有する第１化合物半導体層１２１、活性層１２３、及び、第１導電型とは異なる第２導電型（具体的にはｎ型）を有する第２化合物半導体層１２２の積層構造を有する。活性層１２３において発光した光は、第２化合物半導体層１２２を介して外部に出射される。発光素子５２は、赤色発光素子５２Ｒ、緑色発光素子５２Ｇあるいは青色発光素子５２Ｂから構成されている。赤色発光素子５２Ｒ、緑色発光素子５２Ｇ及び青色発光素子５２Ｂの具体的な構成は、例えば、以下の表１及び表２のとおりである。尚、図３Ａに示した発光素子と、図３Ｂに示した発光素子とは、第２電極１３２を配置する位置が異なっている。また、次に述べる発光素子製造用基板２１０は最終的には除去される。
即ち、赤色発光素子５２Ｒにおいて、ｎ型の導電型を有する第２化合物半導体層１２２、活性層１２３、及び、ｐ型の導電型を有する第１化合物半導体層１２１から成る発光層（積層構造体）１２０は、ＡｌＧａＩｎＰ系化合物半導体から成る。赤色発光素子５２Ｒを製造するための発光素子製造用基板２１０としてｎ−ＧａＡｓ基板を用いた。第２化合物半導体層１２２が発光素子製造用基板２１０の上に形成される。活性層１２３は、ＧａＩｎＰ層若しくはＡｌＧａＩｎＰ層から成る井戸層と、組成の異なるＡｌＧａＩｎＰ層から成る障壁層とが積層された多重量子井戸構造を有しており、具体的には、障壁層を４層、井戸層を３層とした。第２化合物半導体層１２２の光出射面１２２Ｂを除き、発光層１２０は第１絶縁膜１２４によって覆われている。第１電極１３１及び第１絶縁膜１２４の上には、第２絶縁膜１２５が形成されている。そして、第１化合物半導体層１２１の頂面の上方に位置する第２絶縁膜１２５の部分は除去されており、露出した第１電極１３１上から第２絶縁膜１２５上に亙り、第１パッド部１３３が形成されている。また、第２化合物半導体層１２２の頂面の上方に位置する第２絶縁膜１２５の部分は除去されており、露出した第２電極１３２上から第２絶縁膜１２５上に亙り、第２パッド部１３４が形成されている。第１絶縁膜は、例えば、窒化シリコン（ＳｉＮY）から成り、第２絶縁膜は、例えば、酸化シリコン（ＳｉＯX）から成る。
〈表１〉赤色発光素子５２Ｒ
第１化合物半導体層
コンタクト層 ｐ−ＧａＡｓ：Ｚｎドープ
第２クラッド層 ｐ−ＡｌＩｎＰ：Ｚｎドープ
第２ガイド層 ＡｌＧａＩｎＰ
活性層
井戸層／障壁層 ＧａＩｎＰ／ＡｌＧａＩｎＰ
第２化合物半導体層
第１ガイド層 ＡｌＧａＩｎＰ
第１クラッド層 ｎ−ＡｌＩｎＰ：Ｓｉドープ
緑色発光素子５２Ｇ及び青色発光素子５２Ｂにおいて、ｎ型の導電型を有する第２化合物半導体層１２２、活性層１２３、及び、ｐ型の導電型を有する第１化合物半導体層１２１から成る発光層（積層構造体）１２０は、ＧａＩｎＮ系化合物半導体から成る。緑色発光素子５２Ｇ及び青色発光素子５２Ｂを製造するための発光素子製造用基板２１０としてｎ−ＧａＮ基板を用いた。第２化合物半導体層１２２が発光素子製造用基板２１０の上に形成される。活性層１２３は、ＡｌＩｎＧａＮ層から成る井戸層と、Ｉｎ組成の異なるＡｌＩｎＧａＮ層から成る障壁層とが積層された量子井戸構造を有し、あるいは又、ＩｎＧａＮ層から成る井戸層と、ＧａＮ層から成る障壁層とが積層された量子井戸構造を有する。
〈表２〉緑色発光素子５２Ｇ／青色発光素子５２Ｂ
第１化合物半導体層
コンタクト層 ｐ−ＧａＮ：Ｍｇドープ
第２クラッド層 ｐ−ＡｌＧａＮ：Ｍｇドープ
第２ガイド層 ＩｎＧａＮ
活性層
井戸層／障壁層 ＩｎＧａＮ／ＧａＮ
第２化合物半導体層
第１ガイド層 ＩｎＧａＮ
第１クラッド層 ｎ−ＡｌＧａＮ：Ｓｉドープ
以下、ガラス基板との模式的な一部端面図である図５Ａ，図５Ｂ、図６Ａ、図６Ｂ、図７を参照して、実施例１のガラス配線基板の製造方法、部品実装ガラス配線基板の製造方法を説明する。
［工程−１００］
第１面１０Ａに第１の配線部２０が形成されており、第１面１０Ａと対向する第２面１０Ｂには配線部が形成されていない、板厚０．５ｍｍのガラス基板１０を準備する。具体的には、ガラス基板１０の第１面１０Ａ上にＰＶＤ法（例えば、スパッタリング法）に基づき、アルミニウム（Ａｌ）から成る金属層を形成した後、金属層をエッチング法に基づきパターニングすることで、ガラス基板１０の第１面１０Ａに第１の配線部２０を形成する。次いで、ガラス基板１０の第１面１０Ａ上に絶縁層２３を形成し、第１の配線部２０の上方に位置する絶縁層２３の部分に開口部を設け、開口部内を含む絶縁層２３上に導電材料層を形成し、次いで、導電材料層をパターニングすることで、駆動用半導体装置取付部２１、発光素子取付部２２、第１の配線部２０と駆動用半導体装置取付部２１とを接続するコンタクトホール２４、第１の配線部２０と発光素子取付部２２とを接続するコンタクトホール２５を形成することができる。尚、第１の配線部２０、駆動用半導体装置取付部２１、発光素子取付部２２の構成、構造は、図示した例に限定されず、第１の配線部２０に、直接、駆動用半導体装置取付部２１、発光素子取付部２２を設けてもよいし、第１の配線部を多層配線構造としてもよい。図面において、第１の配線部２０の一部やコンタクトホール２４，２５の一部を、途中で切れた状態で示しているが、実際には、これらは、適宜、相互に接続されている。こうして、図５Ａに示す構造を得ることができる。
［工程−１１０］
そして、第１の配線部２０が形成されていない領域に、第２面側からガラス基板１０に、レーザを用いて、第２面側の径が第１面側の径よりも大きな貫通孔４０を形成する。こうして、図５Ｂに示す構造を得ることができる。レーザを用いた孔開け加工は、周知の技術に基づき行うことができる。レーザを用いた孔開け加工の際、第１面１０Ａ及び第２面１０Ｂを保護フィルムで覆い、孔開け加工の際に生じるガラス屑等が第１面１０Ａ及び第２面１０Ｂに付着することを防止することが好ましい。その後、貫通孔４０の内壁をフッ酸を用いて洗浄することが好ましい。
［工程−１２０］
次いで、貫通孔４０内を含む第１面１０Ａ及び第２面１０Ｂにシード層７１を形成する（図６Ａ参照）。シード層７１の形成は、例えば、無電解銅メッキ法に基づき行うことができるし、あるいは又、Ｔｉ層／Ｃｕ層から成るシード層７１をスパッタリング法に基づき形成することで得ることができる。そして、銅メッキをすべきでない領域をメッキレジスト層で覆った後、電解銅メッキを行うことで、貫通孔４０内から第１の配線部２０に亙りスルーホール部４１を形成し、且つ、第２面１０Ｂ上にスルーホール部４１から延びる第２の配線部３０を形成する。その後、メッキレジスト層を除去し、更に、ソフトエッチングを行うことで、シード層７１を除去する。こうして、図６Ｂに示す構造を得ることができる。尚、シード層７１は、図６Ａにのみ図示した。また、図面においては、第１の配線部２０の側面とスルーホール部４１の一端部４２の側面が接するように図示しているが、実際には、スルーホール部４１の一端部４２が第１の配線部２０の上に延びるように、スルーホール部４１の一端部４２は形成されている。一方、第２の配線部３０の側面とスルーホール部４１の他端部４３の側面が接するように図示しているが、実際には、スルーホール部４１の他端部４３と第２の配線部３０とは、一体に形成されている。
尚、前述したように、スルーホール部４１近傍の第１の配線部２０の配線ピッチＰ1は、スルーホール部４１近傍の第２の配線部３０の配線ピッチＰ2よりも狭く、具体的には、Ｐ2／Ｐ1≧１０を満足する。
［工程−１３０］
その後、例えば、スクリーン印刷法に基づき、ガラス基板１０の第２面１０Ｂをソルダーレジスト層７２で被覆し、また、スルーホール部４１をソルダーレジスト層７２で埋め込む（図７参照）。スクリーン印刷法に基づくソルダーレジスト層７２の形成は、ガラス基板１０の第２面側から行う。この際、ガラス基板１０の第１面側を保護フィルムで覆い、ガラス基板１０の第１面１０Ａを保護しておくことが好ましい。
［工程−１４０］
そして、第１の配線部２０に電子部品５２，６０を実装する（図１参照）。
具体的には、ガラス基板１０の第１面１０Ａの電子部品５２，６０を実装すべき領域であって、第１の配線部２０（具体的には、駆動用半導体装置取付部２１、発光素子取付部２２）が形成されていない領域に、熱硬化型接着剤を塗布する。そして、熱硬化型接着剤の上に電子部品５２，６０のそれぞれを載置した後、熱硬化型接着剤を熱硬化させて、電子部品５２，６０をガラス基板１０の第１面１０Ａに固定する。次いで、電解銅メッキ法に基づき、第１の配線部２０と電子部品５２，６０とをメッキ層７３によって接続する。具体的には、電解銅メッキ法に基づき、駆動用半導体装置取付部２１と駆動用半導体装置６０の接続端子部とをメッキ層７３によって接続する。また、発光素子取付部２２と発光素子５２の第１電極１３１（より具体的には、第１パッド部１３３）、第２電極１３２（より具体的には、第２パッド部１３４）とをメッキ層７３によって接続する。メッキ層７３を形成すべきでない領域には、必要に応じて、予めレジストマスク層を形成しておけばよい。
あるいは又、ガラス基板１０の第１面１０Ａ（具体的には、駆動用半導体装置取付部２１及び発光素子取付部２２の上を含む第１面１０Ａ）に紫外線硬化型接着剤層を塗布する。そして、紫外線硬化型接着剤の上に電子部品５２，６０のそれぞれを載置した後、ガラス基板１０の第２面側から紫外線を照射することで、紫外線硬化型接着剤を硬化させて、電子部品５２，６０をガラス基板１０の第１面１０Ａ（具体的には、駆動用半導体装置取付部２１及び発光素子取付部２２）に固定する。次いで、未硬化の紫外線硬化型接着剤を除去した後、電解銅メッキ法に基づき、第１の配線部２０と電子部品５２，６０とをメッキ層７３によって接続する。具体的には、電解銅メッキ法に基づき、駆動用半導体装置取付部２１と駆動用半導体装置６０の接続端子部とをメッキ層７３によって接続する。また、発光素子取付部２２と発光素子５２の第１電極１３１（より具体的には、第１パッド部１３３）、第２電極１３２（より具体的には、第２パッド部１３４）とをメッキ層７３によって接続する。メッキ層７３を形成すべきでない領域には、必要に応じて、予めレジストマスク層を形成しておけばよい。尚、その後、硬化した紫外線硬化型接着剤を除去してもよい。
第１の配線部２０に電子部品５２，６０を実装する工程を、以下、説明する。
［工程−２００］
先ず、発光素子製造用基板２１０の上に、下地層、第２化合物半導体層１２２、活性層１２３、第１化合物半導体層１２１を、周知の方法で形成した後、第１化合物半導体層１２１の上に、周知の方法で第１電極１３１を形成した後、パターニングを行う。更には、発光素子の構造に依るが、第２電極１３２を形成する。こうして、図３Ａに示す発光素子の製造途中品を得ることができる。以下、「発光素子の製造途中品」を、便宜上、『発光素子２００』と呼ぶ。
［工程−２１０］
次いで、第１電極１３１を介して発光素子を第１仮固定用基板２２１に仮固定する。具体的には、表面に未硬化の接着剤から成る接着層２２２が形成されたガラス基板から成る第１仮固定用基板２２１を準備する。そして、発光素子２００と接着層２２２とを貼り合わせ、接着層２２２を硬化させることで、発光素子２００を第１仮固定用基板２２１に仮固定することができる（図８Ａ及び図８Ｂ参照）。
［工程−２２０］
その後、発光素子２００を発光素子製造用基板２１０から剥離する（図９Ａ参照）。具体的には、発光素子製造用基板２１０を裏面からラッピング処理によって薄くし、次いで、発光素子製造用基板２１０及び下地層をウエットエッチングすることで、発光素子製造用基板２１０を除去し、第２化合物半導体層１２２を露出させることができる。
尚、第１仮固定用基板２２１を構成する材料として、ガラス基板の他、金属板、合金板、セラミックス板、プラスチック板を挙げることができる。発光素子の第１仮固定用基板２２１への仮固定方法として、接着剤を用いる方法の他、金属接合法、半導体接合法、金属・半導体接合法を挙げることができる。また、発光素子製造用基板２１０等を発光素子から除去する方法として、エッチング法の他、レーザ・アブレーション法、加熱法を挙げることができる。
［工程−２３０］
次に、発光素子の構造に依るが、露出した第２化合物半導体層１２２の光出射面１２２Ｂ上に、所謂リフトオフ法に基づき第２電極１３２を形成する。こうして、発光素子５２を得ることができる。
［工程−２４０］
シリコーンゴムから成る微粘着層２３２が形成された第２仮固定用基板２３１を準備する。そして、発光素子５２がアレイ状（２次元マトリクス状）に残された第１仮固定用基板２２１上の発光素子５２に、微粘着層２３２を押し当てる（図９Ｂ及び図１０Ａ参照）。第２仮固定用基板２３１を構成する材料として、ガラス板、金属板、合金板、セラミックス板、半導体基板、プラスチック板を挙げることができる。また、第２仮固定用基板２３１は、図示しない位置決め装置に保持されている。位置決め装置の作動によって、第２仮固定用基板２３１と第１仮固定用基板２２１との位置関係を調整することができる。次いで、実装すべき（ガラス基板１０に取り付けるべき）発光素子５２に対して、第１仮固定用基板２２１の裏面側から、例えば、エキシマレーザを照射する（図１０Ｂ参照）。これによって、レーザ・アブレーションが生じ、エキシマレーザが照射された発光素子５２は、第１仮固定用基板２２１から剥離する。その後、第２仮固定用基板２３１と発光素子５２との接触を解くと、第１仮固定用基板２２１から剥離した発光素子５２は、微粘着層２３２に付着した状態となる（図１１Ａ参照）。
次いで、発光素子５２を、［工程−１４０］において説明した熱硬化型接着剤あるいは紫外線硬化型接着剤層（以下、『接着剤層２６』と呼ぶ）の上に配置（移動あるいは転写）する（図１１Ｂ参照）。尚、図１１Ｂに図示したガラス基板１０は、図１に示したガラス基板１０の構成、構造を簡素化して表示している。
その後、実施例１の［工程−１４０］を実行すればよい。具体的には、ガラス基板１０の第１面１０Ａの上に形成されたアライメントマークを基準に、発光素子５２を第２仮固定用基板２３１からガラス基板１０Ａの第１面側に塗布された接着剤層２６の上に配置する。発光素子５２は微粘着層２３２に弱く付着しているだけなので、発光素子５２を接着剤層２６と接触させた（押し付けた）状態で第２仮固定用基板２３１をガラス基板１０から離れる方向に移動させると、発光素子５２は接着剤層２６の上に残される。更には、必要に応じて、発光素子５２をローラー等で接着剤層２６に深く埋入させることで、発光素子５２をガラス基板１０の第１面１０Ａに取り付けることができる。
このような第２仮固定用基板２３１を用いた方式を、便宜上、ステップ転写法と呼ぶ。そして、このようなステップ転写法を所望の回数、繰り返すことで、所望の個数の発光素子５２が、微粘着層２３２に２次元マトリクス状に付着し、ガラス基板１０上に転写される。具体的には、例えば、１回のステップ転写において、１６０×１２０個の発光素子５２を、微粘着層２３２に２次元マトリクス状に付着させ、ガラス基板１０上に転写する。従って、（１９２０×１０８０）／（１６０×１２０）＝１０８回のステップ転写法を繰り返すことで、１９２０×１０８０個の発光素子５２を、ガラス基板１０上に転写することができる。そして、以上のような工程を、都合、３回、繰り返すことで、所定の数の赤色発光素子５２Ｒ、緑色発光素子５２Ｇ、青色発光素子５２Ｂを、所定の間隔、ピッチでガラス基板１０に取り付けることができる。
以上のとおり、実施例１のガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板にあっては、ガラス基板には第２面側の径が第１面側の径よりも大きな貫通孔が形成され、この貫通孔内にスルーホール部が形成される。それ故、高アスペクト比のスルーホール部を比較的容易に形成することができ、表示装置用基板等の生産性の低下を招くことが無い。即ち、デザインルールが微細な配線や実装自由度が低いアクティブ面であるガラス基板の第１面に、より小さい径を有するスルーホール部（貫通電極）を形成することができるし、隣接する１画素が占める領域の間にスルーホール部（貫通電極）を確実に形成することができる。また、レーザを用いた孔開け加工時、ガラス基板の第１面にはレーザが直接照射されないので、ガラス基板の第１面に形成された第１の配線部にダメージが発生することを抑制することができる。更には、［工程−１３０］において、スルーホール部をソルダーレジスト層で埋め込む際、ガラス基板の第２面側からソルダーレジスト層の埋め込みを行うので、例えば、スクリーン印刷装置のスキージの摺動面が第２面と接触する。従って、ガラス基板の第１面に形成された第１の配線部にダメージが発生することを抑制することができる。また、第２面側の径が第１面側の径よりも大きな貫通孔を形成するので、レーザを用いた孔開け加工後、ガラス基板が熱収縮するときの応力集中が緩和され、接続信頼性の向上を図ることができる。
以上、好ましい実施例に基づき本開示を説明したが、本開示はこの実施例に限定するものではない。実施例において説明したガラス配線基板、部品実装ガラス配線基板、表示装置用基板、発光素子の構成、構造は例示であるし、これらを構成する部材、材料等も例示であり、適宜、変更することができる。また、ガラス配線基板の製造方法、部品実装ガラス配線基板の製造方法も例示であり、適宜、変更することができる。例えば、発光素子における化合物半導体層の積層の順序は、逆であってもよい。
実施例１のガラス配線基板、部品実装ガラス配線基板及び表示装置用基板の変形例の模式的な一部端面図を図２に示すように、ガラス基板１０における貫通孔４０の内面（内壁）の形状を階段状とすることもできる。
ガラス基板１０の第１面側の全面に保護層を形成してもよい。また、発光素子から光が出射される保護層の部分を除き、保護層上に光吸収層を形成してもよい。
図４Ａあるいは図４Ｂに実施例１の発光素子の変形例を示すように、発光素子５２には、発光素子から出射される光が不所望の領域を照射しないように、発光素子５２の所望の領域（図示した例では、発光素子５２の外面に近い領域）に遮光膜１２６を形成してもよい。遮光膜を構成する材料として、チタン（Ｔｉ）やクロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、ＭｏＳｉ2等の光を遮光することができる材料を挙げることができる。
発光素子ユニットを構成する発光素子として、第１発光素子、第２発光素子、第３発光素子に、更に、第４発光素子、第５発光素子・・・を加えてもよい。このような例として、例えば、輝度向上のために白色光を発光する副画素を加えた発光素子ユニット、色再現範囲を拡大するために補色を発光する副画素を加えた発光素子ユニット、色再現範囲を拡大するためにイエローを発光する副画素を加えた発光素子ユニット、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた発光素子ユニットを挙げることができる。
また、表示装置用基板が、複数、配列されて成るタイリング形式の表示装置（発光素子表示装置）とすることもできる。あるいは又、表示装置用基板を、発光ダイオードを用いたバックライト、照明装置、広告媒体等に適用することもできる。
表示装置（発光素子表示装置）は、テレビジョン受像機やコンピュータ端末に代表されるカラー表示の平面型・直視型の画像表示装置だけでなく、人の網膜に画像を投影する形式の画像表示装置、プロジェクション型の画像表示装置とすることもできる。尚、これらの画像表示装置においては、限定するものではないが、例えば、第１発光素子、第２発光素子及び第３発光素子のそれぞれの発光／非発光状態を時分割制御することで画像を表示する、フィールドシーケンシャル方式の駆動方式を採用すればよい。
尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《ガラス配線基板の製造方法》
第１面に第１の配線部が形成されており、第１面と対向する第２面には配線部が形成されていないガラス基板を準備し、
第１の配線部が形成されていない領域に、第２面側からガラス基板に、第２面側の径が第１面側の径よりも大きな貫通孔を形成した後、
貫通孔内から第１の配線部に亙りスルーホール部を形成し、且つ、第２面上にスルーホール部から延びる第２の配線部を形成する、
各工程を備えたガラス配線基板の製造方法。
［Ａ０２］ガラス基板の第１面上に物理的気相成長法に基づき金属層を形成した後、金属層をパターニングすることで、ガラス基板の第１面において第１の配線部を形成し、
スルーホール部及び第２の配線部を、メッキ法に基づき形成する［Ａ０１］に記載のガラス配線基板の製造方法。
［Ａ０３］スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭い［Ａ０１］又は［Ａ０２］に記載のガラス配線基板の製造方法。
［Ａ０４］Ｐ2／Ｐ1≧１０を満足する［Ａ０３］に記載のガラス配線基板の製造方法。
［Ｂ０１］《部品実装ガラス配線基板の製造方法》
第１面に第１の配線部が形成されており、第１面と対向する第２面には配線部が形成されていないガラス基板を準備し、
第１の配線部が形成されていない領域に、第２面側からガラス基板に、第２面側の径が第１面側の径よりも大きな貫通孔を形成した後、
貫通孔内から第１の配線部に亙りスルーホール部を形成し、且つ、第２面上にスルーホール部から延びる第２の配線部を形成し、次いで、
第１の配線部に電子部品を実装する、
各工程を備えた部品実装ガラス配線基板の製造方法。
［Ｂ０２］電子部品は、複数の発光素子、及び、複数の発光素子を駆動する駆動用半導体装置から構成されており、
駆動用半導体装置は、第１の配線部に設けられた駆動用半導体装置取付部に実装され、駆動用半導体装置取付部からスルーホール部を介して第２の配線部に接続され、
複数の発光素子のそれぞれは、第１の配線部に設けられた発光素子取付部に実装され、第１の配線部を介して駆動用半導体装置に接続されている［Ｂ０１］に記載の部品実装ガラス配線基板の製造方法。
［Ｂ０３］発光素子ユニットによって１画素が構成されており、
隣接する１画素が占める領域の間の距離をＬ0、貫通孔の第１面側の径をφ1としたとき、
０．１≦φ1／Ｌ0≦０．９
を満足する［Ｂ０２］に記載の部品実装ガラス配線基板の製造方法。
［Ｂ０４］ガラス基板の第１面上に物理的気相成長法に基づき金属層を形成した後、金属層をパターニングすることで、ガラス基板の第１面において第１の配線部を形成し、
スルーホール部及び第２の配線部を、メッキ法に基づき形成する［Ｂ０１］乃至［Ｂ０３］のいずれか１項に記載の部品実装ガラス配線基板の製造方法。
［Ｂ０５］スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭い［Ｂ０１］乃至［Ｂ０４］のいずれか１項に記載の部品実装ガラス配線基板の製造方法。
［Ｂ０６］Ｐ2／Ｐ1≧１０を満足する［Ｂ０５］に記載の部品実装ガラス配線基板の製造方法。
［Ｃ０１］《ガラス配線基板》
第１面に第１の配線部が形成され、第１面と対向する第２面に第２の配線部が形成されたガラス基板、
第１の配線部及び第２の配線部が形成されていないガラス基板の領域に形成され、第２面側の径が第１面側の径よりも大きな貫通孔、及び、
貫通孔内に形成され、一端部が第１の配線部へと延び、他端部が第２の配線部へと延びるスルーホール部、
を備えており、
スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭いガラス配線基板。
［Ｃ０２］第２の配線部とスルーホール部とは同じ材料から構成されており、
第１の配線部は、第２の配線部を構成する材料と異なる材料から構成されている［Ｃ０１］に記載のガラス配線基板。
［Ｃ０３］Ｐ2／Ｐ1≧１０を満足する［Ｃ０１］又は［Ｃ０２］に記載のガラス配線基板。
［Ｄ０１］《部品実装ガラス配線基板》
第１面に第１の配線部が形成され、第１面と対向する第２面に第２の配線部が形成されたガラス基板、
第１の配線部及び第２の配線部が形成されていないガラス基板の領域に形成され、第２面側の径が第１面側の径よりも大きな貫通孔、
貫通孔内に形成され、一端部が第１の配線部へと延び、他端部が第２の配線部へと延びるスルーホール部、及び、
第１の配線部に実装された電子部品、
を備えており、
スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭い部品実装ガラス配線基板。
［Ｄ０２］電子部品は、複数の発光素子、及び、複数の発光素子を駆動する駆動用半導体装置から構成されており、
駆動用半導体装置は、第１の配線部に設けられた駆動用半導体装置取付部に実装され、駆動用半導体装置取付部からスルーホール部を介して第２の配線部に接続されており、
複数の発光素子のそれぞれは、第１の配線部に設けられた発光素子取付部に実装され、第１の配線部を介して駆動用半導体装置に接続されている［Ｄ０１］に記載の部品実装ガラス配線基板。
［Ｄ０３］発光素子ユニットによって１画素が構成されており、
隣接する１画素が占める領域の間の距離をＬ0、貫通孔の第１面側の径をφ1としたとき、
０．１≦φ1／Ｌ0≦０．９
を満足する［Ｄ０２］に記載の部品実装ガラス配線基板。
［Ｄ０４］第２の配線部とスルーホール部とは同じ材料から構成されており、
第１の配線部は、第２の配線部を構成する材料と異なる材料から構成されている［Ｄ０１］乃至［Ｄ０３］のいずれか１項に記載の部品実装ガラス配線基板。
［Ｄ０５］Ｐ2／Ｐ1≧１０を満足する［Ｄ０１］乃至［Ｄ０４］のいずれか１項に記載の部品実装ガラス配線基板。
［Ｅ０１］《表示装置用基板》
第１面に第１の配線部が形成され、第１面と対向する第２面に第２の配線部が形成されたガラス基板、
第１の配線部及び第２の配線部が形成されていないガラス基板の領域に形成され、第２面側の径が第１面側の径よりも大きな貫通孔、
貫通孔内に形成され、一端部が第１の配線部へと延び、他端部が第２の配線部へと延びるスルーホール部、及び、
第１の配線部に実装された電子部品、
を備えており、
スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭く、
電子部品は、複数の発光素子、及び、複数の発光素子を駆動する駆動用半導体装置から構成されており、
駆動用半導体装置は、第１の配線部に設けられた駆動用半導体装置取付部に実装され、駆動用半導体装置取付部からスルーホール部を介して第２の配線部に接続されており、
複数の発光素子のそれぞれは、第１の配線部に設けられた発光素子取付部に実装され、第１の配線部を介して駆動用半導体装置に接続されている表示装置用基板。
１０・・・ガラス基板、１０Ａ・・・ガラス基板の第１面、１０Ｂ・・・ガラス基板の第２面、２０・・・第１の配線部、２１・・・駆動用半導体装置取付部、２２・・・発光素子取付部、２３・・・絶縁層、２４，２５・・・コンタクトホール、２６・・・接着剤層、３０・・・第２の配線部、４０・・・貫通孔、４１・・・スルーホール部、４２・・・スルーホール部の一端部、４３・・・スルーホール部の他端部、５１・・・発光素子ユニット、５２，５２Ｒ，５２Ｇ，５２Ｂ・・・電子部品（発光素子）、６０・・・電子部品（駆動用半導体装置）、７１・・・シード層、７２・・・ソルダーレジスト層、７３・・・メッキ層、１２０・・・発光層、１２１・・・第１化合物半導体層、１２２・・・第２化合物半導体層、１２２Ｂ・・・光出射面、１２３・・・活性層、１２４・・・第１絶縁膜、１２５・・・第２絶縁膜、１２６・・・遮光膜、１３１・・・第１電極、１３２・・・第２電極、１３３，１３４・・・パッド部、２００・・・発光素子、２１０・・・発光素子製造用基板、２２１・・・第１仮固定用基板、２２２・・・接着層、２３１・・・第２仮固定用基板、２３２・・・微粘着層

Claims (19)

  1. 第１面に第１の配線部が形成されており、第１面と対向する第２面には配線部が形成されていないガラス基板を準備し、
    第１の配線部が形成されていない領域に、第２面側からガラス基板に、第２面側の径が第１面側の径よりも大きな貫通孔を形成した後、
    貫通孔内から第１の配線部に亙りスルーホール部を形成し、且つ、第２面上にスルーホール部から延びる第２の配線部を形成する、
    各工程を備えたガラス配線基板の製造方法。
  2. ガラス基板の第１面上に物理的気相成長法に基づき金属層を形成した後、金属層をパターニングすることで、ガラス基板の第１面において第１の配線部を形成し、
    スルーホール部及び第２の配線部を、メッキ法に基づき形成する請求項１に記載のガラス配線基板の製造方法。
  3. スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭い請求項１に記載のガラス配線基板の製造方法。
  4. Ｐ2／Ｐ1≧１０を満足する請求項３に記載のガラス配線基板の製造方法。
  5. 第１面に第１の配線部が形成されており、第１面と対向する第２面には配線部が形成されていないガラス基板を準備し、
    第１の配線部が形成されていない領域に、第２面側からガラス基板に、第２面側の径が第１面側の径よりも大きな貫通孔を形成した後、
    貫通孔内から第１の配線部に亙りスルーホール部を形成し、且つ、第２面上にスルーホール部から延びる第２の配線部を形成し、次いで、
    第１の配線部に電子部品を実装する、
    各工程を備えた部品実装ガラス配線基板の製造方法。
  6. 電子部品は、複数の発光素子、及び、複数の発光素子を駆動する駆動用半導体装置から構成されており、
    駆動用半導体装置は、第１の配線部に設けられた駆動用半導体装置取付部に実装され、駆動用半導体装置取付部からスルーホール部を介して第２の配線部に接続され、
    複数の発光素子のそれぞれは、第１の配線部に設けられた発光素子取付部に実装され、第１の配線部を介して駆動用半導体装置に接続されている請求項５に記載の部品実装ガラス配線基板の製造方法。
  7. 発光素子ユニットによって１画素が構成されており、
    隣接する１画素が占める領域の間の距離をＬ0、貫通孔の第１面側の径をφ1としたとき、
    ０．１≦φ1／Ｌ0≦０．９
    を満足する請求項６に記載の部品実装ガラス配線基板の製造方法。
  8. ガラス基板の第１面上に物理的気相成長法に基づき金属層を形成した後、金属層をパターニングすることで、ガラス基板の第１面において第１の配線部を形成し、
    スルーホール部及び第２の配線部を、メッキ法に基づき形成する請求項５に記載の部品実装ガラス配線基板の製造方法。
  9. スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭い請求項５に記載の部品実装ガラス配線基板の製造方法。
  10. Ｐ2／Ｐ1≧１０を満足する請求項９に記載の部品実装ガラス配線基板の製造方法。
  11. 第１面に第１の配線部が形成され、第１面と対向する第２面に第２の配線部が形成されたガラス基板、
    第１の配線部及び第２の配線部が形成されていないガラス基板の領域に形成され、第２面側の径が第１面側の径よりも大きな貫通孔、及び、
    貫通孔内に形成され、一端部が第１の配線部へと延び、他端部が第２の配線部へと延びるスルーホール部、
    を備えており、
    スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭いガラス配線基板。
  12. 第２の配線部とスルーホール部とは同じ材料から構成されており、
    第１の配線部は、第２の配線部を構成する材料と異なる材料から構成されている請求項１１に記載のガラス配線基板。
  13. Ｐ2／Ｐ1≧１０を満足する請求項１１に記載のガラス配線基板。
  14. 第１面に第１の配線部が形成され、第１面と対向する第２面に第２の配線部が形成されたガラス基板、
    第１の配線部及び第２の配線部が形成されていないガラス基板の領域に形成され、第２面側の径が第１面側の径よりも大きな貫通孔、
    貫通孔内に形成され、一端部が第１の配線部へと延び、他端部が第２の配線部へと延びるスルーホール部、及び、
    第１の配線部に実装された電子部品、
    を備えており、
    スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭い部品実装ガラス配線基板。
  15. 電子部品は、複数の発光素子、及び、複数の発光素子を駆動する駆動用半導体装置から構成されており、
    駆動用半導体装置は、第１の配線部に設けられた駆動用半導体装置取付部に実装され、駆動用半導体装置取付部からスルーホール部を介して第２の配線部に接続されており、
    複数の発光素子のそれぞれは、第１の配線部に設けられた発光素子取付部に実装され、第１の配線部を介して駆動用半導体装置に接続されている請求項１４に記載の部品実装ガラス配線基板。
  16. 発光素子ユニットによって１画素が構成されており、
    隣接する１画素が占める領域の間の距離をＬ0、貫通孔の第１面側の径をφ1としたとき、
    ０．１≦φ1／Ｌ0≦０．９
    を満足する請求項１５に記載の部品実装ガラス配線基板。
  17. 第２の配線部とスルーホール部とは同じ材料から構成されており、
    第１の配線部は、第２の配線部を構成する材料と異なる材料から構成されている請求項１４に記載の部品実装ガラス配線基板。
  18. Ｐ2／Ｐ1≧１０を満足する請求項１４に記載の部品実装ガラス配線基板。
  19. 第１面に第１の配線部が形成され、第１面と対向する第２面に第２の配線部が形成されたガラス基板、
    第１の配線部及び第２の配線部が形成されていないガラス基板の領域に形成され、第２面側の径が第１面側の径よりも大きな貫通孔、
    貫通孔内に形成され、一端部が第１の配線部へと延び、他端部が第２の配線部へと延びるスルーホール部、及び、
    第１の配線部に実装された電子部品、
    を備えており、
    スルーホール部近傍の第１の配線部の配線ピッチＰ1は、スルーホール部近傍の第２の配線部の配線ピッチＰ2よりも狭く、
    電子部品は、複数の発光素子、及び、複数の発光素子を駆動する駆動用半導体装置から構成されており、
    駆動用半導体装置は、第１の配線部に設けられた駆動用半導体装置取付部に実装され、駆動用半導体装置取付部からスルーホール部を介して第２の配線部に接続されており、
    複数の発光素子のそれぞれは、第１の配線部に設けられた発光素子取付部に実装され、第１の配線部を介して駆動用半導体装置に接続されている表示装置用基板。
JP2016050473A 2016-03-15 2016-03-15 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板 Pending JP2017168548A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016050473A JP2017168548A (ja) 2016-03-15 2016-03-15 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
KR1020187024957A KR20180121512A (ko) 2016-03-15 2017-02-08 유리 배선 기판 및 그 제조 방법, 부품 실장 유리 배선 기판 및 그 제조 방법, 및, 표시 장치용 기판
DE112017001332.1T DE112017001332T5 (de) 2016-03-15 2017-02-08 Glasverdrahtungsträger und verfahren zu seiner herstellung, glasverdrahtungsträger mit darauf montierten bauteilen und verfahren zu seiner herstellung und träger für anzeigeräte
PCT/JP2017/004573 WO2017159129A1 (ja) 2016-03-15 2017-02-08 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
CN201780015936.3A CN108701744B (zh) 2016-03-15 2017-02-08 玻璃配线基板及其生产方法、安装有部件的玻璃配线基板及其生产方法、以及显示设备用基板
US16/081,626 US10784403B2 (en) 2016-03-15 2017-02-08 Glass wiring substrate, method of producing the same, part-mounted glass wiring substrate, method of producing the same, and display apparatus substrate
US16/996,306 US11195971B2 (en) 2016-03-15 2020-08-18 Glass wiring substrate, method of producing the same, part-mounted glass wiring substrate, method of producing the same, and display apparatus substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016050473A JP2017168548A (ja) 2016-03-15 2016-03-15 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板

Publications (1)

Publication Number Publication Date
JP2017168548A true JP2017168548A (ja) 2017-09-21

Family

ID=59850304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016050473A Pending JP2017168548A (ja) 2016-03-15 2016-03-15 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板

Country Status (6)

Country Link
US (2) US10784403B2 (ja)
JP (1) JP2017168548A (ja)
KR (1) KR20180121512A (ja)
CN (1) CN108701744B (ja)
DE (1) DE112017001332T5 (ja)
WO (1) WO2017159129A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019065441A1 (ja) * 2017-09-29 2019-04-04 東レエンジニアリング株式会社 転写基板、及び転写方法
WO2019208358A1 (ja) * 2018-04-24 2019-10-31 ソニー株式会社 ガラス配線基板及び部品実装ガラス配線基板、並びに、ガラス配線基板の製造方法
JP2019192800A (ja) * 2018-04-25 2019-10-31 シャープ株式会社 発光素子モジュール
JP2020017580A (ja) * 2018-07-23 2020-01-30 大日本印刷株式会社 保持部材、転写部材、転写部材の製造方法及び発光基板の製造方法
JP2021034610A (ja) * 2019-08-27 2021-03-01 信越化学工業株式会社 微小構造体の移載方法および微小構造体の実装方法
JP2022545976A (ja) * 2019-08-28 2022-11-01 セミエルイーディーズ コーポレーション 基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017114891A1 (de) * 2017-07-04 2019-01-10 Rogers Germany Gmbh Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung
TWI665797B (zh) * 2018-02-14 2019-07-11 同泰電子科技股份有限公司 微發光二極體模組及其製法
WO2019167966A1 (ja) * 2018-02-28 2019-09-06 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法
TWI759632B (zh) * 2019-09-23 2022-04-01 友達光電股份有限公司 顯示面板及顯示面板製作方法
KR20210051346A (ko) * 2019-10-30 2021-05-10 삼성전자주식회사 발진기 구조체 및 발진기 구조체를 포함하는 전자 장치
KR20220036534A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 관통 전극을 포함하는 반도체 칩, 및 이 반도체 칩을 포함하는 반도체 패키지
JP7153184B2 (ja) * 2020-12-21 2022-10-14 日亜化学工業株式会社 発光装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
TW560017B (en) * 2001-07-12 2003-11-01 Hitachi Ltd Semiconductor connection substrate
EP1688770B1 (en) * 2003-11-27 2012-11-14 Ibiden Co., Ltd. Ic chip mounting board, substrate for mother board, device for optical communication, method for manufacturing substrate for mounting ic chip thereon, and method for manufacturing substrate for mother board
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP4483905B2 (ja) 2007-08-03 2010-06-16 ソニー株式会社 表示装置および配線引き回し方法
JP2009059883A (ja) 2007-08-31 2009-03-19 Toyoda Gosei Co Ltd 発光装置
KR101622978B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2010080800A (ja) * 2008-09-29 2010-04-08 Seiko Instruments Inc 発光デバイス及びその製造方法
JP2012074451A (ja) 2010-09-28 2012-04-12 Stanley Electric Co Ltd 配線基板及びその製造方法
JP5670250B2 (ja) 2011-04-18 2015-02-18 イビデン株式会社 Ｌｅｄ基板、発光モジュール、発光モジュールを有する機器、ｌｅｄ基板の製造方法、発光モジュールの製造方法、及び発光モジュールを有する機器の製造方法
JP2015144147A (ja) * 2012-05-11 2015-08-06 シチズンホールディングス株式会社 Ｌｅｄモジュール
JP6400928B2 (ja) 2014-03-26 2018-10-03 京セラ株式会社 配線基板および電子装置
JP6375159B2 (ja) * 2014-07-07 2018-08-15 新光電気工業株式会社 配線基板、半導体パッケージ
CN105374925B (zh) * 2014-08-22 2018-07-13 无锡极目科技有限公司 一种基于无机物的led磊晶积层电路板及其制备方法
JP2016177230A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 電気光学装置および電子機器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019065441A1 (ja) * 2017-09-29 2019-04-04 東レエンジニアリング株式会社 転写基板、及び転写方法
JP2019067892A (ja) * 2017-09-29 2019-04-25 東レエンジニアリング株式会社 転写基板、及び転写方法
WO2019208358A1 (ja) * 2018-04-24 2019-10-31 ソニー株式会社 ガラス配線基板及び部品実装ガラス配線基板、並びに、ガラス配線基板の製造方法
JP2019192800A (ja) * 2018-04-25 2019-10-31 シャープ株式会社 発光素子モジュール
JP7267683B2 (ja) 2018-04-25 2023-05-02 シャープ株式会社 発光素子モジュール
JP2020017580A (ja) * 2018-07-23 2020-01-30 大日本印刷株式会社 保持部材、転写部材、転写部材の製造方法及び発光基板の製造方法
JP7223310B2 (ja) 2018-07-23 2023-02-16 大日本印刷株式会社 保持部材、転写部材、転写部材の製造方法及び発光基板の製造方法
JP7200884B2 (ja) 2019-08-27 2023-01-10 信越化学工業株式会社 微小構造体の実装方法
JP2023002528A (ja) * 2019-08-27 2023-01-10 信越化学工業株式会社 微小構造体が実装された回路基板の製造方法
WO2021039128A1 (ja) * 2019-08-27 2021-03-04 信越化学工業株式会社 微小構造体の移載方法および微小構造体の実装方法
JP2021034610A (ja) * 2019-08-27 2021-03-01 信越化学工業株式会社 微小構造体の移載方法および微小構造体の実装方法
JP7359272B2 (ja) 2019-08-27 2023-10-11 信越化学工業株式会社 微小構造体が実装された回路基板の製造方法
JP2022545976A (ja) * 2019-08-28 2022-11-01 セミエルイーディーズ コーポレーション 基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法
US11862754B2 (en) 2019-08-28 2024-01-02 Semileds Corporation Method for fabricating (LED) dice using semiconductor structures on a substrate and laser lift-off to a receiving plate
US11862755B2 (en) 2019-08-28 2024-01-02 Shin-Etsu Chemical Co., Ltd. Method for fabricating (LED) dice using laser lift-off from a substrate to a receiving plate
JP7454200B2 (ja) 2019-08-28 2024-03-22 セミエルイーディーズ コーポレーション 基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法

Also Published As

Publication number Publication date
DE112017001332T5 (de) 2018-12-13
CN108701744B (zh) 2021-06-29
WO2017159129A1 (ja) 2017-09-21
US20190103513A1 (en) 2019-04-04
US20200381587A1 (en) 2020-12-03
US10784403B2 (en) 2020-09-22
US11195971B2 (en) 2021-12-07
KR20180121512A (ko) 2018-11-07
CN108701744A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
US11195971B2 (en) Glass wiring substrate, method of producing the same, part-mounted glass wiring substrate, method of producing the same, and display apparatus substrate
TWI775740B (zh) 發光元件組裝體及其製造方法以及顯示裝置
JP4479827B2 (ja) 発光ダイオード表示装置及びその製造方法
US10833220B2 (en) Micro light emitting diode device
TWI663749B (zh) 發光裝置及其製作方法
US8692285B2 (en) Semiconductor light emitting device, light emitting module, lighting apparatus and display element
JP4055405B2 (ja) 電子部品及びその製造方法
US7192797B2 (en) Light emitting device and manufacture method thereof
JP2010245365A (ja) 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
JP2012212871A (ja) 半導体発光装置およびその製造方法
WO2019188295A1 (ja) ガラス配線基板及び部品実装ガラス配線基板
JP2008235349A (ja) 発光素子及びその駆動方法、並びに、画像表示装置
US20220293570A1 (en) Semiconductor light-emitting device and manufacturing method therefor
KR20240029579A (ko) 표시 장치와 그의 제조 방법
JP2000244011A (ja) 半導体素子