JP7454200B2 - 基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法 - Google Patents
基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法 Download PDFInfo
- Publication number
- JP7454200B2 JP7454200B2 JP2022513980A JP2022513980A JP7454200B2 JP 7454200 B2 JP7454200 B2 JP 7454200B2 JP 2022513980 A JP2022513980 A JP 2022513980A JP 2022513980 A JP2022513980 A JP 2022513980A JP 7454200 B2 JP7454200 B2 JP 7454200B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- backing plate
- elastomeric polymer
- polymer layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 114
- 238000000034 method Methods 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 134
- 229920000642 polymer Polymers 0.000 claims description 69
- 230000001070 adhesive effect Effects 0.000 claims description 28
- 239000000853 adhesive Substances 0.000 claims description 27
- 229910052594 sapphire Inorganic materials 0.000 claims description 14
- 239000010980 sapphire Substances 0.000 claims description 14
- 239000013464 silicone adhesive Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000006096 absorbing agent Substances 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 230000035939 shock Effects 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000002360 explosive Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000806 elastomer Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 208000032750 Device leakage Diseases 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229920002063 Sorbothane Polymers 0.000 description 1
- 238000013006 addition curing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 229920001084 poly(chloroprene) Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Dicing (AREA)
- Led Device Packages (AREA)
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
関連出願の相互参照
本出願は、参照により本明細書に援用される２０１９年８月２８日に出願された米国仮出願第６２／８９２６４４からの優先権を主張する。
本出願は、参照により本明細書に援用される２０１９年８月２８日に出願された米国仮出願第６２／８９２６４４からの優先権を主張する。
本開示は、半導体の製造に関し、特に半導体製造技術を用いた発光ダイオード（ＬＥＤ）ダイスの製造に関する。
発光ダイオード（ＬＥＤ）ダイスの製造では、サファイアなどの基板を用いてＧａＮエピタキシャルスタックを製造することができる。例えば、縦型発光ダイオード（ＶＬＥＤ）ダイスは、共晶金属を用いて２次基板を接合するか、電気めっき技術を用いてエピタキシャルスタック上に２次基板を成膜することによって形成された連続２次基板とともに、サファイア基板上に製造される。
図１Ａ～１Ｃは、基板１２上の発光ダイオード（ＬＥＤ）ダイス１０（図１Ｃ）の製造方法の先行技術を図示している。図１Ａは、ｐ－ＧａＮ層１６、多重量子井戸（ＭＱＷ）層１８およびｎ－ＧａＮ層２０からなる半導体構造１４の形成を図示している。図１Ｂは、（ＬＥＤ）ダイス１０を画定するための開口部２２のエッチングを図示している。図１Ｃは、開口部２２に絶縁層２６を形成するステップ、および（ＬＥＤ）ダイス１０上に連続接続２次基板２４を形成するステップを図示している。また図１Ｃは、基板１２のレーザリフトオフ（ＬＬＯ）後の製造プロセスを図示し、（ＬＥＤ）ダイス１０の粗化面２８を図示している。
レーザリフトオフ（ＬＬＯ）プロセスで発生する問題の一つに、基板１２との界面（例えば、ＧａＮ／サファイア界面）におけるｎ－ＧａＮ層２０（図１Ｃ）の熱分解がある。この熱分解は爆発的な力を発生させ、（ＬＥＤ）ダイス１０にクラックやマイクロクラックを形成するおそれがある。また、これらのクラックやマイクロクラックは、予測できない方向に広がり、使用不可能な（ＬＥＤ）ダイス１０を生成するおそれがある。さらに、レーザリフトオフ（ＬＬＯ）中の運動量移動による損傷は、デバイスのリークと信頼性の問題を引き起こす。先行技術では、レーザリフトオフ（ＬＬＯ）プロセスの前に、連続２次基板２４（図１Ｃ）を半導体構造１４上に接合、蒸着、または成長させ、（ＬＥＤ）ダイス１０を定位置に保持することができる。しかし、２次基板２４が除去されると、２次基板２４が（ＬＥＤ）ダイス１０をともに保持できなくなるために、爆発的な力はエピタキシャル層にもダメージをもたらすおそれがある。また、単一の（ＬＥＤ）ダイ１０をピックする前に、隣接するダイスから各単一の（ＬＥＤ）ダイ１０を分離するために、追加ステップとしてダイシングも必要である。ダイシングソーやレーザ切断を用いたダイシングプロセスは、設備コストや歩留まり損失のため、コストがかかる。
本開示は、２次基板を形成または接合する必要なく、かつ半導体構造に損傷を与えることなく、基板から半導体構造をレーザリフトオフ（ＬＬＯ）する方法を対象とする。また、本方法は、ダイシングを行うことなくピックアップできるように半導体構造を受板上に配置する。
発光ダイオード（ＬＥＤ）ダイスの製造方法は、基板を用意する初期ステップ、および基板上に複数のダイサイズの半導体構造を形成するステップを含む。半導体構造の構成は、製造される（ＬＥＤ）ダイスのタイプに依存する。例えば、本方法は、縦型発光ダイス（ＶＬＥＤ）またはフリップチップ発光ダイス（ＦＣＬＥＤ）を製造するために使用することができる。
また本方法は、接着特性を有するエラストマー性ポリマー層を有する受板を用意するステップ、およびエラストマー性ポリマー層によって加えられた接着力を用いて基板と受板を物理的に接触させて配置するステップを含む。例示的実施形態では、エラストマー性ポリマー層は、硬化型粘着剤を含む。
また本方法は、均一なレーザビームを、基板を通して半導体層に向かって、基板との界面に照射することにより、半導体構造をエラストマー性ポリマー層上にリフトオフするレーザリフトオフ（ＬＬＯ）プロセスを行うステップも含む。レーザリフトオフ（ＬＬＯ）プロセス中に、レーザビームを半導体構造の１つずつに順に集光し、全ての半導体構造、または基板上の選択された半導体構造のみを除去する。さらに、レーザビームは単一の半導体構造のフットプリントよりも大きな外形を有し、半導体構造の領域よりも大きなレーザリフトオフ（ＬＬＯ）領域を形成する。さらに、リフトオフ（ＬＬＯ）プロセス中は、受板上のエラストマー性ポリマー層がショックアブソーバとして機能し、運動量エネルギー移動によって半導体構造から運動エネルギーを吸収する。
また、本方法は、レーザリフトオフ（ＬＬＯ）プロセス中に、レーザビームが基板を透過し、基板との界面で半導体層によって吸収され得るように、レーザの波長およびパワーを選択するステップも含むことができる。さらに、レーザの波長とパワーを選択するステップによって、レーザビームのエネルギー密度が基板の吸収閾値より十分に低くなり、レーザビームが基板を透過することが可能になる。これに対し、レーザのエネルギー密度を、基板との界面での半導体層の光誘起分解を引き起こすのに十分なように高くすることで、界面において半導体層を剥離させることが可能である。しかし、受板が運動量移動による半導体構造の任意の損傷を防ぎ、およびエラストマー性ポリマー材料が、ダイサイズの半導体構造を受板上の定位置に保持する。本方法は、２次基板が不要であるため、エピタキシャル層および金属層の厚さと同程度の薄さである所望の厚さを有する（ＬＥＤ）ダイスを製造することができる。この結果、厚さは５０μｍ未満および１０μｍ程度に薄くすることができる。本方法は、２００μｍ未満の幅と長さを有するミニＬＥＤダイスまたはマイクロＬＥＤダイスに特に有用である。
レーザリフトオフ（ＬＬＯ）ステップの後、本方法はまた、ダイサイズの半導体構造を受板から除去するステップも含むことができる。このステップは、半導体ダイス用のピックアンドプレース機構、または半導体ダイスを受板上の定位置に保持するエラストマー性ポリマー層よりも高い接着力を有するスタンプなどの従来の技術を用いて行うことができる。ダイサイズの半導体構造はＬＬＯ前に隣接する半導体構造から分離され、２次基板は不要である。そのため、レーザダイシングのダイソーを用いて各単一の半導体構造を隣接する構造から分離するステップが取り除かれ、より低いコストおよびより高い歩留りをもたらす。
図２Ａ～２Ｅを参照すると、発光ダイオード（ＬＥＤ）ダイスの製造方法の第１のステップは、基板３０（図２Ａ）を用意するステップおよび基板３０上に複数のダイサイズの半導体構造３２（図２Ｅ）を形成するステップを含む。例示的実施形態では、基板３０はサファイアウエハーを含み、半導体構造３２は、ダイサイズを有し、基板３０上に形成された化合物半導体材料の異なる層を含む。
ダイサイズの半導体構造３２は、従来の半導体製造技術を用いて形成することができ、基板３０の表面に十字の開口パターン３８（図２Ｂ）をエッチングによって物理的に分離することができる。しかしながら、半導体構造３２の正確な構造は、製造される（ＬＥＤ）ダイスのタイプに依存することになる。
当技術分野で既知である技術を用いて、ＧａＮ層３４（図２Ｅ）を、基板３０（図２Ｅ）上にヘテロエピタキシャル成長させることができる。エッチングプロセスの後、開口部３８にはＧａＮ材料がないことに留意されたい。ＧａＮ結晶成長を促進するために、初期ＧａＮ層を８００℃未満の比較的低い温度で成膜することができるが、格子不整合が大きいために初期ＧａＮ層は様々な欠陥を高密度で含むようになる。転位、ナノパイプおよび反転ドメインなどの結晶欠陥は、表面エネルギーを上昇させ、これによりレーザビームをより高く吸収することになる。この後のレーザリフトオフ（ＬＬＯ）ステップ中で、ＧａＮはガリウム金属蒸気と窒素ガスに速やかに分解され、半導体構造３２と基板３０上に爆発的な力が作用することになる。ダイサイズの半導体構造３２は、基板３０と比較して、質量もサイズもはるかに小さいので、各半導体構造３２に、大きな力が作用することになる。例示的実施形態では、半導体構造３２はミクロン単位の寸法であり、基板３０はミリメートル単位の寸法である。図２Ｅにも示すように、この後のレーザリフトオフ（ＬＬＯ）ステップに用いられるレーザビーム４０は、リフトオフ（ＬＬＯ）されるダイサイズの半導体構造３２のフットプリントよりも大きな外形を有する。さらに、図９Ａ～９Ｂに示すように、レーザビーム４０のサイズを変えることによって、一度に２つ以上のダイサイズの半導体構造をリフトオフすることができる。
図３を参照すると、発光ダイオード（ＬＥＤ）ダイスの製造方法はまた、エラストマー性ポリマー層４４でコートされた受板４２を用意するステップも含む。受板に好ましい材料は、石英を含む。エラストマー性ポリマー層４４用の例示的な材料は、シリコーン、シロキサン、ゴム、または他のエラストマーベースの材料を含む。図３に示すように、受板４２は、基板３０のサイズおよび形状に対応するが、それよりもわずかに大きいサイズおよび形状を有することができる。例えば、基板３０が円形ウエハーを備える場合、受板４２は、円形ウエハーよりもわずかに大きい円形板を備えることができる。
図４を参照すると、発光ダイオード（ＬＥＤ）ダイスの製造方法はまた、エラストマー性ポリマー層４４によって加えられる接着力を用いて基板３０と受板４２を物理的に接触させて配置するステップも含む。図４に示すように、半導体構造３２は、パッド電極３６が半導体構造３２とエラストマー性ポリマー層４４との間にＺ１の間隔を設けるような縦型発光ダイオード（ＶＬＥＤ）ダイスの構成を有することができる。さらに、エラストマー性ポリマー層４４によって、パッド電極３６に接着力Ｆが加えられている。ダイサイズの半導体構造３２は、依然として基板３０に物理的に接続されているが、隣接する半導体構造から物理的に分離されている。
例１：図５および図６を参照すると、例示的な接触させて配置するステップでは、４インチ径の円形基板３０と、６インチ角の受板４２Ｓを使用する。この例では、エラストマー性ポリマー層４４は、接着力を加えるように構成された硬化型シリコーン粘着剤を含む。エラストマー性ポリマー層４４用の他の適当な材料は、ソルボセイン（登録商標）およびネオプレン（登録商標）を含む。１つの適当な接着剤は、２０２０年２月３日に出願された、「付加硬化型シリコーン粘着剤組成物およびこの硬化物」と題する日本国特許出願番号２０２０－０１６２００に開示されており、これは参照により組み込まれる。
図５に示すように、接触させて配置するステップは、基板３０および受板４２Ｓを物理的に接触させて配置する第１のステップと、重り４８を加えて重り４８を用いてエラストマー性ポリマー層４４を硬化させる第２のステップと、重り４８を除去する第３のステップとを含むことができる。例として、エラストマー性ポリマー層４４は、接着力０．０８ＭＰａ超、硬度＜７０（タイプＡ）、引張強さ＞．０１ＭＰａを有することができる。
表１は、シリコーン製のスピンオンエラストマー性ポリマー層４４のいくつかの特性を特定するものである。
図７および図８を参照すると、発光ダイオード（ＬＥＤ）ダイスの製造方法はまた、レーザリフトオフ（ＬＬＯ）プロセスを行うステップも含む。レーザリフトオフプロセス中に、均一なレーザビーム４０を、基板３０を通して界面半導体層５０に向かって、基板３０との界面に照射し、ダイサイズの半導体構造３２を受板４２上にリフトオフする。レーザリフトオフ（ＬＬＯ）ステップ中に、各半導体構造３２は、界面半導体層５０の分解により、受板４２の方へ個別に押し出される。例えば、界面半導体層５０がＧａＮからなる場合、分解は、ガス状のガリウム（Ｇ）および窒素（Ｎ２）になる。図７において、この爆発的な力は、爆発的な力の矢印５２によって表されている。これは、半導体構造３２を通過し、受板４２上のエラストマー性ポリマー層４４に吸収される。エラストマー性ポリマー層４４は、ソフトクッションまたはショックアブソーバとして機能し、運動量エネルギー移動によって半導体構造３２から運動エネルギーを吸収する。半導体構造３２は、損傷することなくエラストマー性ポリマー層４４に載ることになり、受板４２上の所望の位置に留まる。
例２：例示的なレーザリフトオフ（ＬＬＯ）プロセスは、波長λ＝２４８ｎｍ、パルス幅２５ｎｓのＫｒＦエキシマレーザなどの２４８ｎｍのレーザビーム４０を使用する。レーザ出力エネルギーは、１０ｎＪから５０ｍＪまで変化させることができる。レーザビームは、均一なビームプロファイル（好ましくはＲＭＳ１０％未満）を形成するために、特殊な光学系を用いて再形成および均質化される。ＬＬＯ処理ビームは投影システムを透過した後、０．９ｘ０．９ｍｍ２などのスポットサイズでウエハー／サンプル上に集光する。他のサイズや形状のレーザビームを使用することも可能である。エキシマレーザは、ＫｒＦ（２４８ｎｍ）に限定されない。例えば、エキシマレーザは、Ｆ２エキシマレーザ（１５５ｎｍ）からＡｒＦエキシマレーザ（１９８ｎｍ）であってよい。エキシマレーザは、通常、貴ガス（アルゴン、クリプトン、またはキセノン）と反応性ガス（フッ素、塩素）を組み合わせて使用する。受板４２は、基板３０よりも大きいことが好ましい。さらに、レーザリフトオフ（ＬＬＯ）プロセス後の半導体構造３２の反転、チルティング、回転およびクラックを防止するために、受板４２はＴＴＶ（ｔｏｔａｌ ｔｈｉｃｋｎｅｓｓ ｖａｒｉａｔｉｏｎ）が好ましくは＜５μｍ、より好ましくは＜２μｍの、平板である。さらに、受板４２は、基板３０上に半導体構造３２を位置合わせするための１つまたは複数のアライメントマークを含むことができる。また適切なアライメントは、レーザリフトオフ（ＬＬＯ）プロセス後の、受板４２上の半導体構造３２の適切な配置（すなわち、受板４２上の所望の座標）を保証する。さらに、受板４２は、プレアライメントのための１つまたは複数のノッチまたはフラットを含むことができる。
例３：図９Ａおよび９Ｂを参照すると、この例では、受板４２は、硬化型シリコーン粘着剤組成物からなるスピンオンエラストマー性ポリマー層４４を含んでいる。また、この例では、基板３０は４インチ径のウエハーを備え、受板４２は６インチ径の円形板を備える。さらに、受板４２は、ＴＴＶ（ｔｏｔａｌ ｔｈｉｃｋｎｅｓｓ ｖａｒｉａｔｉｏｎ）が＜５μｍである。エラストマー性ポリマー層４４を形成するために、スピンコータを用いて受板４２の中心上にエラストマーを分配し、選択された厚さＴ（例えば、～２０μｍ）を提供することができる。スピンオンプロセスの場合、エラストマー性ポリマー層４４の厚さＴは、スピン速度、スピンオン液体粘度および他の係数の関数となる。標準的に、厚さＴは半径方向に依存する。最適な厚さを均一に提供するために、より大きな直径の受板４２を使用することになる。スピンコートの代わりに、蒸着、ドクターブレード、またはスクリーン印刷によってエラストマー性ポリマー層４４を塗布することもできる。
図９Ａに示すように、レーザビーム４０の適切な集光によってレーザリフトオフ領域５４を選択的に設置し、選択された半導体構造３２を受板４２上にリフトすることができる。受板４２を用いることで、先行技術の２次基板２４（図１Ｃ）のように基板３０全体にレーザリフトオフ（ＬＬＯ）を行わずに、特定の半導体構造３２を選択的に除去することができる。レーザリフトオフ（ＬＬＯ）ステップの後、本方法はまた、受板４２上の半導体構造３２の表面を洗浄するステップ、またはエッチングするステップを含むこともできる。受板４２上の半導体構造３２をエッチングし、光抽出、出力、ハンドリングなどの性能を向上させる粗面を作製することができる。
ダイサイズの半導体構造３２が受板４２のエラストマー性ポリマー層４４の表面に載っている状態で、本方法はまた、受板４２から半導体構造３２を除去するステップを含むこともできる。このステップは、半導体ダイス用のピックアンドプレース機構などの従来技術を使用して行うことができる。
図１０を参照すると、受板４２から分離され完成した半導体構造は、フリップチップ発光ダイオード（ＦＣＬＥＤ）ダイ３２ＦＣＬＥＤを備える。フリップチップ発光ダイオード（ＬＥＤ）ダイ３２ＦＣＬＥＤは、ｐ型閉じ込め層（Ｐ層）６４、ｎ型閉じ込め層（Ｎ層）６０、閉じ込め層間にある発光するように構成された活性層（多重量子井戸（ＭＱＷ）層）６２、ｐ型閉じ込め層（Ｐ層）６４に接触するＰ金属層６６、反射層６８、分離層７２、およびｎ型閉じ込め層（Ｎ層）６０に接触するＮ電極７０からなるエピタキシャルスタック５７を含む。
いくつかの例示的な態様および実施形態を上述してきたが、当業者は、これらの特定の修正、並び替え、追加およびサブコンビネーションを理解されよう。したがって、以下の添付の特許請求の範囲およびこの後導入される請求項は、この真の趣旨および範囲内であるような全ての修正、並び替え、追加およびサブコンビネーションを含むと解釈されると意図される。
Claims (16)
- 発光ダイオード（ＬＥＤ）ダイスの製造方法であって、
基板上に半導体層を含む複数のダイサイズの半導体構造を用意するステップ、
接着力を有するエラストマー性ポリマー層を有する受板を用意するステップ、
前記基板上の前記半導体構造に接着力を加えるために、前記基板と前記受板を物理的に接触させて配置するステップ、そのうち、前記接触させて配置するステップは前記受板に重りを置くステップおよび前記エラストマー性ポリマー層を硬化させるステップを含み、
均一なレーザビームを、前記基板を通して前記半導体層に向かって、前記基板との前記半導体構造の界面に照射することにより、前記半導体構造を前記エラストマー性ポリマー層上にリフトオフするレーザリフトオフ（ＬＬＯ）プロセスを行うステップ、および
前記半導体構造を前記受板から除去するステップを含む、方法。 - 前記レーザビームが、前記基板を透過し、前記基板との界面で前記半導体層によって吸収され得るように、レーザの波長およびパワーを選択するステップをさらに含む、請求項１に記載の方法。
- 前記レーザリフトオフ（ＬＬＯ）プロセス中に、前記レーザビームを、前記複数の半導体構造の少なくとも１つずつに順に集光し、全ての前記半導体構造、または前記基板上の選択された半導体構造のみを除去する、請求項１に記載の方法。
- 発光ダイオード（LED）ダイスの製造方法であって、
サファイア基板上に半導体層を含む複数のダイサイズの半導体構造を用意するステップ、
接着力を有するエラストマー性ポリマー層を有する受板を用意するステップ、
前記エラストマー性ポリマー層によって加えられる接着力を用いて前記基板と前記受板を物理的に接触させて配置するステップ、そのうち、前記接触させて配置するステップは前記受板に重りを置くステップおよび前記エラストマー性ポリマー層を硬化させるステップを含み、および
均一なレーザビームを、前記基板を通して前記半導体層に向かって、前記基板との界面に照射することによって、前記エラストマー性ポリマー層上に前記半導体構造をリフトオフするレーザリフトオフ（LLO）プロセスを行うステップを含み、
前記基板はウエハーを備え、
前記受板が前記ウエハーの面積より大きな面積を有する板を備える、方法。 - 前記エラストマー性ポリマー層は、接着力０．０８ＭＰａ超、硬度＜７０（タイプＡ）、引張強さ＞．０１ＭＰａを有し、
前記受板上の前記エラストマー性ポリマー層が硬化型シリコーン粘着剤を含む、請求項４に記載の方法。 - 前記受板を用意するステップが、前記受板に前記エラストマー性ポリマー層を塗布するステップを含む、請求項４に記載の方法。
- 前記レーザリフトオフ（ＬＬＯ）プロセスにエキシマレーザを使用する、請求項４に記載の方法。
- 前記半導体構造が、縦型発光ダイオード（ＶＬＥＤ）ダイスまたはフリップチップ発光ダイオードダイス（ＦＣＬＥＤ）を備える、請求項４に記載の方法。
- 発光ダイオード（ＬＥＤ）ダイスの製造方法であって、
各半導体構造がＧａＮ層からなる半導体層を含むエピタキシャルスタックを備え、基板上に複数のダイサイズの半導体構造を用意するステップ、
硬化型シリコーン粘着剤を含み、接着力を有するエラストマー性ポリマー層を有する受板を用意するステップ、
前記エラストマー性ポリマー層によって前記半導体構造に接着力が加わるように、前記基板と前記受板を物理的に接触させて配置するステップ、そのうち、前記接触させて配置するステップは前記受板に重りを置くステップおよび前記エラストマー性ポリマー層を硬化させるステップを含み、
均一なレーザビームを、前記基板を通して前記半導体層に向かって、前記基板上の前記半導体構造のサファイア／ＧａＮ界面に照射することにより、前記半導体構造を前記エラストマー性ポリマー層上にリフトオフし、前記レーザリフトオフ（ＬＬＯ）プロセスの後に前記エラストマー性ポリマー層が前記半導体構造を前記受板上の定位置に保持するレーザリフトオフ（ＬＬＯ）プロセスを行うステップ、および
前記半導体構造を前記受板から除去するステップを含む、方法。 - 発光ダイオード（LED）ダイスの製造方法であって、
サファイアを含む基板を用意するステップ、
各半導体構造がGaN層からなる半導体層を含むエピタキシャルスタックを備え、前記基板上に複数のダイサイズの半導体構造を形成するステップ、
接着力を有する硬化型スピンオンポリマーを含むエラストマー性ポリマー層を有する受板を用意するステップ、
前記エラストマー性ポリマー層によって加えられる接着力を用いて前記基板と前記受板を物理的に接触させて配置するステップ、そのうち、前記接触させて配置するステップは前記受板に重りを置くステップおよび前記エラストマー性ポリマー層を硬化させるステップを含み、および
均一なレーザビームを、前記基板を通して前記半導体層に向かって、前記基板上のサファイア／GaN界面に照射することにより、前記半導体構造を前記エラストマー性ポリマー層上にリフトオフし、前記レーザリフトオフ（LLO）プロセスの後に前記エラストマー性ポリマー層が前記半導体構造を前記受板上の定位置に保持するレーザリフトオフ（LLO）プロセスを行うステップを含む、方法。 - 前記レーザリフトオフ（ＬＬＯ）プロセス中に、前記レーザビームが前記基板を透過し、前記基板との界面で前記半導体層によって吸収され得るように、レーザの波長およびパワーを選択するステップをさらに含む、請求項１０に記載の方法。
- 発光ダイオード（LED）ダイスの製造方法であって、
サファイアを含む基板を用意するステップ、
各半導体構造がGaN層からなる半導体層を含むエピタキシャルスタックを備え、前記基板上に複数のダイサイズの半導体構造を形成するステップ、
硬化型シリコーン粘着剤を含み、接着力を有するエラストマー性ポリマー層を有する受板を用意するステップ、
前記エラストマー性ポリマー層によって加えられる接着力を用いて前記基板と前記受板を物理的に接触させて配置するステップ、そのうち、前記接触させて配置するステップは前記受板に重りを置くステップおよび前記エラストマー性ポリマー層を硬化させるステップを含み、および
均一なレーザビームを、前記基板を通して前記半導体層に向かって、前記基板上のサファイア／GaN界面に照射することにより、前記半導体構造を前記エラストマー性ポリマー層上にリフトオフし、前記レーザリフトオフ（LLO）プロセスの後に前記エラストマー性ポリマー層が前記半導体構造を前記受板上の定位置に保持するレーザリフトオフ（LLO）プロセスを行うステップを含み、
前記半導体構造がフリップチップ発光ダイオード（ＦＣＬＥＤ）ダイスを備え、各（ＦＣＬＥＤ）ダイが、ｐ型閉じ込め層、ｎ型閉じ込め層、閉じ込め層間にある発光するように構成された活性層、ｐ型閉じ込め層に接触するＰ金属層、およびｎ型閉じ込め層に接触するＮ電極を備える、方法。 - 発光ダイオード（LED）ダイスの製造方法であって、
サファイアを含む基板を用意するステップ、
各半導体構造がGaN層からなる半導体層を含むエピタキシャルスタックを備え、前記基板上に複数のダイサイズの半導体構造を形成するステップ、
硬化型シリコーン粘着剤を含み、接着力を有するエラストマー性ポリマー層を有する受板を用意するステップ、
前記受板に重りを置くステップおよび前記エラストマー性ポリマー層を硬化させるステップによって、前記エラストマー性ポリマー層によって加えられる接着力を用いて前記基板と前記受板を物理的に接触させて配置するステップ、ならびに
均一なレーザビームを、前記基板を通して前記半導体層に向かって、前記基板上のサファイア／GaN界面に照射することにより、前記半導体構造を前記エラストマー性ポリマー層上にリフトオフし、前記レーザリフトオフ（LLO）プロセスの後に前記エラストマー性ポリマー層が前記半導体構造を前記受板上の定位置に保持するレーザリフトオフ（LLO）プロセスを行うステップを含む、方法。 - 発光ダイオード（LED）ダイスの製造方法であって、
各半導体構造がＧａＮ層からなる半導体層を含むエピタキシャルスタックを備え、基板上に複数のダイサイズの半導体構造を用意するステップ、
硬化型シリコーン粘着剤を含み、接着力を有するエラストマー性ポリマー層を有する受板を用意するステップ、
前記エラストマー性ポリマー層によって加えられる接着力を用いて前記基板と前記受板を物理的に接触させて配置するステップ、そのうち、前記接触させて配置するステップは前記受板に重りを置くステップおよび前記エラストマー性ポリマー層を硬化させるステップを含み、および
レーザビームを、前記基板を通して前記半導体層に向かって、前記基板上のサファイア／GaN界面に照射することにより、前記半導体構造を前記エラストマー性ポリマー層上にリフトオフし、前記レーザリフトオフ（LLO）プロセスの後に前記エラストマー性ポリマー層が前記半導体構造を前記受板上の定位置に保持するレーザリフトオフ（LLO）プロセスを行うステップを含み、
前記基板がウエハーを備え、前記受板が前記ウエハーの面積より大きな面積を有する円形板を備える、方法。 - 発光ダイオード（LED）ダイスの製造方法であって、
各半導体構造がＧａＮ層からなる半導体層を含むエピタキシャルスタックを備え、基板上に複数のダイサイズの半導体構造を用意するステップ、
硬化型シリコーン粘着剤を含み、接着力を有するエラストマー性ポリマー層を有する受板を用意するステップ、
前記エラストマー性ポリマー層によって加えられる接着力を用いて前記基板と前記受板を物理的に接触させて配置するステップ、そのうち、前記接触させて配置するステップは前記受板に重りを置くステップおよび前記エラストマー性ポリマー層を硬化させるステップを含み、および
均一なレーザビームを、前記基板を通して前記半導体層に向かって、前記基板上のサファイア／GaN界面に照射することにより、前記半導体構造を前記エラストマー性ポリマー層上にリフトオフし、前記レーザリフトオフ（LLO）プロセスの後に前記エラストマー性ポリマー層が前記半導体構造を前記受板上の定位置に保持するレーザリフトオフ（LLO）プロセスを行うステップを含み、
前記基板がウエハーを備え、前記受板が前記ウエハーの面積より大きな面積を有する正方形または長方形の板を備える、方法。 - 発光ダイオード（ＬＥＤ）ダイスの製造方法であって、
化合物半導体材料のエピタキシャルスタックからなる基板上に半導体層を含む複数のダイサイズの半導体構造を用意するステップ、
受板上に、スピンコートされた接着力を有する硬化型シリコーンエラストマー性ポリマー層を有する受板を用意するステップ、
前記エラストマー性ポリマー層によって加えられる接着力を用いて前記基板と前記受板を物理的に接触させて配置するステップ、そのうち、前記接触させて配置するステップは前記受板に重りを置くステップおよび前記エラストマー性ポリマー層を硬化させるステップを含み、
前記エラストマー性ポリマー層がショックアブソーバおよび前記半導体構造を保持するための接着面として機能する状態で、均一なレーザビームを、前記基板を通して前記半導体層に向かって、前記基板との界面に照射することによって、前記エラストマー性ポリマー層上に前記半導体構造をリフトオフするレーザリフトオフ（ＬＬＯ）プロセスを行うステップ、ならびに
前記レーザリフトオフ（ＬＬＯ）プロセスの間、前記レーザビームが前記基板を透過し、前記基板との界面で前記半導体層に吸収され得るように、レーザの波長とパワーを選択するステップを含む、方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962892644P | 2019-08-28 | 2019-08-28 | |
| US62/892,644 | 2019-08-28 | ||
| US16/987,478 US11417799B2 (en) | 2019-08-28 | 2020-08-07 | Method for fabricating (LED) dice using laser lift-off from a substrate to a receiving plate |
| US16/987,478 | 2020-08-07 | ||
| PCT/US2020/047137 WO2021041138A1 (en) | 2019-08-28 | 2020-08-20 | Method for fabricating (led) dice using laser lift-off from a substrate to a receiving plate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022545976A JP2022545976A (ja) | 2022-11-01 |
| JP7454200B2 true JP7454200B2 (ja) | 2024-03-22 |
Family
ID=74681348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022513980A Active JP7454200B2 (ja) | 2019-08-28 | 2020-08-20 | 基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (6) | US20210066547A1 (ja) |
| JP (1) | JP7454200B2 (ja) |
| KR (1) | KR102654299B1 (ja) |
| CN (1) | CN114616730A (ja) |
| DE (1) | DE112020003652T5 (ja) |
| TW (2) | TWI837710B (ja) |
| WO (1) | WO2021041138A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210066547A1 (en) | 2019-08-28 | 2021-03-04 | Tslc Corporation | Semiconductor Components And Semiconductor Structures And Methods Of Fabrication |
| CN212165233U (zh) * | 2020-03-25 | 2020-12-18 | 德沃康科技集团有限公司 | 一种升降桌控制盒的安装结构 |
| JP2021170596A (ja) * | 2020-04-15 | 2021-10-28 | 国立大学法人東海国立大学機構 | 窒化ガリウム半導体装置の製造方法 |
| JP7477835B2 (ja) * | 2020-04-15 | 2024-05-02 | 株式会社デンソー | 半導体チップの製造方法 |
| KR20220085137A (ko) * | 2020-12-15 | 2022-06-22 | 삼성전자주식회사 | 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법 |
| US20220320366A1 (en) | 2021-03-31 | 2022-10-06 | Semileds Corporation | Method To Remove An Isolation Layer On The Corner Between The Semiconductor Light Emitting Device To The Growth Substrate |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366054A (ja) | 2001-06-12 | 2002-12-20 | Sony Corp | 素子実装基板及び不良素子の修復方法 |
| JP2003077940A (ja) | 2001-09-06 | 2003-03-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| JP2003218402A (ja) | 2002-01-17 | 2003-07-31 | Sony Corp | 素子の配列方法及び画像表示装置の製造方法 |
| JP2003332633A (ja) | 2002-05-16 | 2003-11-21 | Sony Corp | 表示装置および表示装置の製造方法 |
| JP2003347524A (ja) | 2002-05-28 | 2003-12-05 | Sony Corp | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 |
| JP2004273596A (ja) | 2003-03-06 | 2004-09-30 | Sony Corp | 素子転写方法および表示装置 |
| JP2004281630A (ja) | 2003-03-14 | 2004-10-07 | Sony Corp | 素子転写方法、素子転写用基板および表示装置 |
| JP2006128710A (ja) | 2004-10-28 | 2006-05-18 | Lumileds Lighting Us Llc | パッケージ統合された薄膜ｌｅｄ |
| JP2010161221A (ja) | 2009-01-08 | 2010-07-22 | Sony Corp | 実装基板の製造方法、実装基板および発光装置 |
| JP2010177390A (ja) | 2009-01-29 | 2010-08-12 | Sony Corp | 素子の移載方法および表示装置の製造方法 |
| US20150364639A1 (en) | 2014-06-16 | 2015-12-17 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device package |
| JP2017168548A (ja) | 2016-03-15 | 2017-09-21 | ソニー株式会社 | ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板 |
| JP2017533453A (ja) | 2014-10-17 | 2017-11-09 | インテル・コーポレーション | 微小持ち上げ・接合組立法 |
| JP2018060993A (ja) | 2016-09-29 | 2018-04-12 | 東レエンジニアリング株式会社 | 転写方法、実装方法、転写装置、及び実装装置 |
| JP2018531504A (ja) | 2015-09-02 | 2018-10-25 | オキュラス ブイアール，エルエルシー | 半導体デバイスの組立 |
| US20190035817A1 (en) | 2017-07-25 | 2019-01-31 | Lg Display Co., Ltd. | Light emitting display device and method of manufacturing the same |
| JP2019067892A (ja) | 2017-09-29 | 2019-04-25 | 東レエンジニアリング株式会社 | 転写基板、及び転写方法 |
| US20190165231A1 (en) | 2017-11-08 | 2019-05-30 | SemiLEDs Optoelectronics Co., Ltd. | Method For Making Light Emitting Device LED Arrays |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376580A (en) | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
| US6071795A (en) | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| EP1065734B1 (en) | 1999-06-09 | 2009-05-13 | Kabushiki Kaisha Toshiba | Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof. |
| JP4628580B2 (ja) | 2001-04-18 | 2011-02-09 | 信越半導体株式会社 | 貼り合せ基板の製造方法 |
| US8294172B2 (en) | 2002-04-09 | 2012-10-23 | Lg Electronics Inc. | Method of fabricating vertical devices using a metal support film |
| US6818532B2 (en) | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
| US7456035B2 (en) | 2003-07-29 | 2008-11-25 | Lumination Llc | Flip chip light emitting diode devices having thinned or removed substrates |
| JP4954712B2 (ja) | 2003-12-24 | 2012-06-20 | ジーイー ライティング ソリューションズ エルエルシー | 窒化物フリップチップからのサファイヤのレーザ・リフトオフ |
| US7202141B2 (en) | 2004-03-29 | 2007-04-10 | J.P. Sercel Associates, Inc. | Method of separating layers of material |
| US20060154393A1 (en) * | 2005-01-11 | 2006-07-13 | Doan Trung T | Systems and methods for removing operating heat from a light emitting diode |
| US7736945B2 (en) | 2005-06-09 | 2010-06-15 | Philips Lumileds Lighting Company, Llc | LED assembly having maximum metal support for laser lift-off of growth substrate |
| KR100714589B1 (ko) | 2005-10-05 | 2007-05-07 | 삼성전기주식회사 | 수직구조 발광 다이오드의 제조 방법 |
| FR2903808B1 (fr) | 2006-07-11 | 2008-11-28 | Soitec Silicon On Insulator | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique |
| US8921204B2 (en) | 2006-10-11 | 2014-12-30 | SemiLEDs Optoelectronics Co., Ltd. | Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses |
| WO2010015878A2 (en) | 2008-08-06 | 2010-02-11 | S.O.I. Tec Silicon On Insulator Technologies | Process for modifying a substrate |
| TWI422075B (zh) * | 2009-03-13 | 2014-01-01 | Advanced Optoelectronic Tech | 覆晶式半導體光電元件之結構及其製造方法 |
| KR101719623B1 (ko) * | 2010-09-07 | 2017-03-24 | 엘지이노텍 주식회사 | 발광소자 |
| US8809875B2 (en) | 2011-11-18 | 2014-08-19 | LuxVue Technology Corporation | Micro light emitting diode |
| KR102162437B1 (ko) * | 2014-05-15 | 2020-10-07 | 엘지이노텍 주식회사 | 발광 소자 및 이를 포함하는 발광 소자 패키지 |
| US9850406B2 (en) * | 2014-11-07 | 2017-12-26 | International Business Machines Corporation | Adhesive resins for wafer bonding |
| US9653435B2 (en) * | 2015-07-14 | 2017-05-16 | SemiLEDs Optoelectronics Co., Ltd. | Light emitting diode (LED) package having short circuit (VLED) die, lens support dam and same side electrodes and method of fabrication |
| KR20180105782A (ko) * | 2017-03-16 | 2018-10-01 | 주식회사 루멘스 | 엘이디 모듈 제조용 칩 온 캐리어 및 그 제작방법 |
| CN107039298B (zh) * | 2016-11-04 | 2019-12-24 | 厦门市三安光电科技有限公司 | 微元件的转移装置、转移方法、制造方法、装置和电子设备 |
| JP2021506108A (ja) * | 2017-12-04 | 2021-02-18 | トンシュー グループ カンパニー リミテッドＴｕｎｇｈｓｕ Ｇｒｏｕｐ Ｃｏ．， Ｌｔｄ． | マイクロｌｅｄデバイス用上部基板、マイクロｌｅｄデバイス及びマイクロｌｅｄ表示装置 |
| US10984702B2 (en) * | 2018-06-22 | 2021-04-20 | Epistar Corporation | Display apparatus with array of light emitting diodes and method of manufacturing the same |
| JP7225594B2 (ja) | 2018-07-26 | 2023-02-21 | マツダ株式会社 | 圧縮着火式エンジンの制御装置及び筒内温度判定方法 |
| US20210066547A1 (en) | 2019-08-28 | 2021-03-04 | Tslc Corporation | Semiconductor Components And Semiconductor Structures And Methods Of Fabrication |
| US20230018855A1 (en) | 2019-08-28 | 2023-01-19 | Semileds Corporation | Method For Fabricating (LED) Dice Using Laser Lift-Off From A Substrate To A Receiving Plate |
-
2020
- 2020-07-23 US US16/936,805 patent/US20210066547A1/en active Pending
- 2020-08-07 US US16/987,478 patent/US11417799B2/en active Active
- 2020-08-20 CN CN202080061288.7A patent/CN114616730A/zh active Pending
- 2020-08-20 JP JP2022513980A patent/JP7454200B2/ja active Active
- 2020-08-20 DE DE112020003652.9T patent/DE112020003652T5/de active Pending
- 2020-08-20 WO PCT/US2020/047137 patent/WO2021041138A1/en active Application Filing
- 2020-08-20 KR KR1020227003385A patent/KR102654299B1/ko active IP Right Grant
- 2020-08-21 TW TW111123407A patent/TWI837710B/zh active
- 2020-08-21 TW TW109128665A patent/TWI772864B/zh active
-
2022
- 2022-05-10 US US17/740,729 patent/US11862754B2/en active Active
- 2022-07-20 US US17/868,949 patent/US11862755B2/en active Active
-
2023
- 2023-10-26 US US18/384,020 patent/US20240063339A1/en active Pending
- 2023-11-06 US US18/387,129 patent/US20240072203A1/en active Pending
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366054A (ja) | 2001-06-12 | 2002-12-20 | Sony Corp | 素子実装基板及び不良素子の修復方法 |
| JP2003077940A (ja) | 2001-09-06 | 2003-03-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| JP2003218402A (ja) | 2002-01-17 | 2003-07-31 | Sony Corp | 素子の配列方法及び画像表示装置の製造方法 |
| JP2003332633A (ja) | 2002-05-16 | 2003-11-21 | Sony Corp | 表示装置および表示装置の製造方法 |
| JP2003347524A (ja) | 2002-05-28 | 2003-12-05 | Sony Corp | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 |
| JP2004273596A (ja) | 2003-03-06 | 2004-09-30 | Sony Corp | 素子転写方法および表示装置 |
| JP2004281630A (ja) | 2003-03-14 | 2004-10-07 | Sony Corp | 素子転写方法、素子転写用基板および表示装置 |
| JP2006128710A (ja) | 2004-10-28 | 2006-05-18 | Lumileds Lighting Us Llc | パッケージ統合された薄膜ｌｅｄ |
| JP2010161221A (ja) | 2009-01-08 | 2010-07-22 | Sony Corp | 実装基板の製造方法、実装基板および発光装置 |
| JP2010177390A (ja) | 2009-01-29 | 2010-08-12 | Sony Corp | 素子の移載方法および表示装置の製造方法 |
| US20150364639A1 (en) | 2014-06-16 | 2015-12-17 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device package |
| JP2017533453A (ja) | 2014-10-17 | 2017-11-09 | インテル・コーポレーション | 微小持ち上げ・接合組立法 |
| JP2018531504A (ja) | 2015-09-02 | 2018-10-25 | オキュラス ブイアール，エルエルシー | 半導体デバイスの組立 |
| JP2017168548A (ja) | 2016-03-15 | 2017-09-21 | ソニー株式会社 | ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板 |
| JP2018060993A (ja) | 2016-09-29 | 2018-04-12 | 東レエンジニアリング株式会社 | 転写方法、実装方法、転写装置、及び実装装置 |
| US20190035817A1 (en) | 2017-07-25 | 2019-01-31 | Lg Display Co., Ltd. | Light emitting display device and method of manufacturing the same |
| JP2019067892A (ja) | 2017-09-29 | 2019-04-25 | 東レエンジニアリング株式会社 | 転写基板、及び転写方法 |
| US20190165231A1 (en) | 2017-11-08 | 2019-05-30 | SemiLEDs Optoelectronics Co., Ltd. | Method For Making Light Emitting Device LED Arrays |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240072203A1 (en) | 2024-02-29 |
| WO2021041138A1 (en) | 2021-03-04 |
| TWI837710B (zh) | 2024-04-01 |
| CN114616730A (zh) | 2022-06-10 |
| DE112020003652T5 (de) | 2022-04-21 |
| TWI772864B (zh) | 2022-08-01 |
| US20210066547A1 (en) | 2021-03-04 |
| TW202112481A (zh) | 2021-04-01 |
| JP2022545976A (ja) | 2022-11-01 |
| US11862754B2 (en) | 2024-01-02 |
| KR102654299B1 (ko) | 2024-04-02 |
| US20240063339A1 (en) | 2024-02-22 |
| US20210066541A1 (en) | 2021-03-04 |
| TW202241625A (zh) | 2022-11-01 |
| KR20220027219A (ko) | 2022-03-07 |
| US11862755B2 (en) | 2024-01-02 |
| US11417799B2 (en) | 2022-08-16 |
| US20220271198A1 (en) | 2022-08-25 |
| US20220359785A1 (en) | 2022-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7454200B2 (ja) | 基板から受板へのレーザリフトオフを用いた（ｌｅｄ）ダイスの製造方法 | |
| US7465592B2 (en) | Method of making vertical structure semiconductor devices including forming hard and soft copper layers | |
| US7977133B2 (en) | Method of fabricating vertical structure compound semiconductor devices | |
| TWI764872B (zh) | 工程基板上晶片尺寸封裝之固態裝置的剝離方法 | |
| KR100632004B1 (ko) | 질화물 단결정 기판 제조방법 및 질화물 반도체 발광소자 제조방법 | |
| JP4854925B2 (ja) | 分離可能な半導体組立体の調整方法、とくにエレクトロニクスおよびオプティクス用の基板を形成するための方法 | |
| TWI690090B (zh) | 舉離方法 | |
| US8168459B2 (en) | Method for manufacturing semiconductor light-emitting device | |
| JP7333192B2 (ja) | 移設方法 | |
| US9530930B2 (en) | Method of fabricating semiconductor devices | |
| KR20170079940A (ko) | Ｌｅｄ 구조체 및 이의 전사방법 | |
| US20230018855A1 (en) | Method For Fabricating (LED) Dice Using Laser Lift-Off From A Substrate To A Receiving Plate | |
| TWI446583B (zh) | 半導體製程方法 | |
| JP7482339B1 (ja) | 受け取り基板、レーザリフトオフ方法、リフト方法、保持方法、及び微小構造体の洗浄方法 | |
| JP5324821B2 (ja) | 半導体装置の製造方法 | |
| WO2024085024A1 (ja) | リフト方法及び受け取り基板 | |
| TW202422721A (zh) | 接收基板、接收基板的製造方法、雷射誘導正向轉移方法、保持方法及微結構體的清洗方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230314 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7454200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |