JP4854925B2 - 分離可能な半導体組立体の調整方法、とくにエレクトロニクスおよびオプティクス用の基板を形成するための方法 - Google Patents

分離可能な半導体組立体の調整方法、とくにエレクトロニクスおよびオプティクス用の基板を形成するための方法 Download PDF

Info

Publication number
JP4854925B2
JP4854925B2 JP2003562981A JP2003562981A JP4854925B2 JP 4854925 B2 JP4854925 B2 JP 4854925B2 JP 2003562981 A JP2003562981 A JP 2003562981A JP 2003562981 A JP2003562981 A JP 2003562981A JP 4854925 B2 JP4854925 B2 JP 4854925B2
Authority
JP
Japan
Prior art keywords
layer
interface
semiconductor
thin layer
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003562981A
Other languages
English (en)
Other versions
JP2005516393A5 (ja
JP2005516393A (ja
Inventor
ファブリス、ルテルトル
ブリュノ、ギスレン
オリビエ、ライサック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005516393A publication Critical patent/JP2005516393A/ja
Publication of JP2005516393A5 publication Critical patent/JP2005516393A5/ja
Application granted granted Critical
Publication of JP4854925B2 publication Critical patent/JP4854925B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0029—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIBVI compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、一般的に半導体基板の製造に係わり、特に、エレクトロニクス、オプトエレクトロニクスまたはオプティクス産業用の半導体基板の製造に関する。
膜または薄層がより薄い担体上に設けられた基板は、公知である。
エレクトロニクス、オプトエレクトロニクスまたはオプティクス部品は、基板のような薄膜に作成され、この薄膜は担体から分離されることが予定され、その製造中の少なくとも数ステップ後に、必要に応じて、別の担体に貼り付けられる。
これを実現するため、近年、有用な薄膜をその担体から分離する技術が開発されている。このような事情で、「エピタキシャルリフトオフ」技術は、分類の第ＩＩＩ族および第ＩＶ族の元素の領域で周知であり、担体と薄層との間に犠牲層と称される別の薄層を挿入し、この犠牲層はエピタキシにより作られる。
実際上、犠牲層は、第１のエピタキシ工程によって担体上に作られ、有用な薄層もまたエピタキシにより作られる。
犠牲層は、担体および有用な薄層に関して選択的にエッチングできるように作られ、例えば、ＡｌＡｓ犠牲層は、ＧａＡｓ担体とＡｌＧａＡｓの有用な層との間に作られる。
この公知技術において、ヘテロエピタキシにより得られた犠牲薄層は、単結晶であり、かつ、薄い。その性質は、成長が起こる担体の材料に依存する。
エピタキシャルリフトオフ技術は、特に、シックミラー（M．Sickmiller）外による論文：「エピタキシャルリフトオフパッケージングによる超高効率発光ダイオード（Ultra-high efficiency light-emitting diodes through epitaxial lift-off packaging）」、マイクロエレクトロニクスに関する国際シンポジウム（International Symposium on Microelectronics，1998年）に記載され、その実現可能性は、数平方センチメートルのオーダーの面積の担体表面および薄層に関して実証されている。
しかし、相補テストは、非常に大きい面積、例えば、産業用の基板で使用される数百cm２のオーダーの面積に対するこの技術の実現可能性に疑問を投げかけた。
分離可能な結合を行うための別の解決法は、担体と薄層との間で分子結合を行い、次に、適切な時点に結合界面で分離を行うことにより構成することができる。
このタイプの結合中に得られる結合力は、種々のパラメータ（主として表面の粗さ、表面の親水性、材料間の化学親和力、材料のクリープ性能、温度など）に依存して変化する。一部の事例では、このような分離を考えることができる。
しかし、このタイプの接合後に薄層に加えられたサーマルバジェットが大きい場合、特に、一部の処理（特にMOCVD技術を使用するエピタキシ）の温度が１０００から１１００℃に達するか、若しくは、大幅に上回るＬＥＤ用の基板の製造中に、このサーマルバジェットが結合界面に与える影響は、必ずその界面を著しく補強し、分離は、不可能ではないとしても、より難しくなる。
より詳細には、ＬＥＤ用の基板を製造するとき、このような高温を必要とする担体／薄膜アセンブリに熱処理を行わねばならず、特に、窒素或いはその他のものがエピタキシによって堆積する前に表面を調製するため、水素雰囲気下で、１１５０℃を上回る温度で実行される熱酸化ステップまたは表面平滑化ステップを行わなければならない。
このように、例えば、分子結合が、担体および炭化珪素ＳｉＣから作られた薄層の重ねられた二つの酸化膜間で行われるならば、このような温度は、それらを少なくとも２ジュール／ｍ２に到達させるように結合力を著しく増大させるので、分離は不可能になるであろう。
本発明は、高温（１１００から１１５０℃、または、それ以上）での処理後であっても分離可能な状態を保つ、特に、青色、緑色または紫外（ＵＶ）ＬＥＤのようなＬＥＤ用の基板を製造するための分離可能な結合界面を提供することを目的とする。
したがって、第１の態様による本発明は、エレクトロニクス、オプトエレクトロニクスまたはオプティクスの分野への適用のための、担体層のような第１の層および薄層のような第２の層を含む半導体に基づくアセンブリの調製方法であって、
二つの層のうちの一方だけに界面層を形成するステップと、
界面層が形成された層と、もう一方の露出した層を互いに接触させるステップと、
を有し、界面層は、所定の範囲内の温度への暴露後に加えられた応力の作用で分離させることができる結合界面を形成するため、露出した層の材料に応じて選択される、調製方法を提供する。
有利な一実施形態において、少なくとも露出した層は炭化珪素から作られ、この場合に、界面層は、酸化珪素と窒化珪素よりなる群から選択された材料から作られる。
本発明の一つのアプリケーションによれば、一方の層は、エピタキシャル成長により基板を形成するための初期層を形成し、もう一方の層は、初期層のための一時的な担体層を形成する。
分離応力は、好ましくは、機械的応力である。
第２の態様によれば、本発明は、エレクトロニクス、オプトエレクトロニクスまたはオプティクスに適用するための、所定の範囲内の高温に暴露されるように設計された、担体および薄層を含む半導体に基づくアセンブリの調製方法であって、互いに化学反応するための能力が十分に小さい二つの界面材料を接触させ、分子結合することにより、担体と薄層との間に分離可能な界面を作るステップを含み、二つの界面材料を接触させた後にアセンブリを上記高温に暴露することによって十分に弱い結合が生じ、その結果として、二つの界面材料は上記暴露後に応力の印加によって分離することができる、調製方法を提供する。
好ましくは、界面材料の相互の低い化学反応能力は、上記界面材料の固有の相互化学親和性が低いこと、および、二つの界面材料のうちの少なくとも一方のクリープ性能が低いことのうちの少なくとも一方の結果である。
第１の実施形態では、二つの界面材料は相違し、それぞれ、担体に重ねられた界面層の材料と薄層のそのままの材料である。特に、「重ねられた層」は、酸化物のような、堆積または担体の表面的な厚さへの化学修飾によって作られる。
第２の実施形態では、二つの界面材料は相違し、それぞれ、薄層の上に重ねられた界面層の材料と担体材料によるそのままの材料である。
材料に関して以下の幾つかの可能性が考えられ、
重ねられた界面層を作るための材料は、半導体酸化物と半導体窒化物よりなる群から選択され、異なる材料は半導体炭化物であり、有利なのは、単結晶であり、
二つの界面材料は、Ｓｉ３Ｎ４のような半導体窒化物であり、
二つの界面材料は、それぞれ、半導体窒化物と半導体酸化物である。
上記半導体は、典型的な珪素である。
有利なのは、界面材料の少なくとも一方は、内在的に粗い表面であり、換言すると、表面の粗さは、荒削り処理されていない商業的な材料の形において、１Åｒｍｓ（２乗平均平方根）よりもかなり粗く、典型的に、約４から５Åｒｍｓである。これは、担体材料自体でもよく、または、薄層自体の材料でもよい。このような内在的に粗い材料の典型例は炭化珪素であり、現在のところ４Åｒｍｓ未満の粗さの炭化珪素は殆ど市販されていない。或いは、内在的に粗い表面は、あまり粗くない表面上の堆積によって実現され、このタイプの堆積は、本質的に、４から５Åｒｍｓの大きさになり得る粗さを有する不完全な表面状態を生ずる。
具体的な一実施形態では、アセンブリは、
炭化珪素基板と、
単結晶炭化珪素から作られた有用な層と、
酸化珪素および窒化珪素よりなる群から選択された材料から作られ、有用な層に対向する基板の面、または、基板に対向する有用な層の面に重ねられた界面層と、
を含む。
第３の態様によれば、本発明は、発光ダイオード、特に、青色ＬＥＤのようなオプトエレクトロニクス部品を作るための基板の調製方法であって、先行する請求項のうちのいずれかに記載されたアセンブリの調製と、アセンブリの有用な層の３表面上のエピタキシによる少なくとも一つの基板層の製造と、一つ以上のエピタキシ層が形成された有用な層の、アセンブリの界面における、基板からの分離と、を含む調製方法を提供する。
エピタキシによる一つ以上の層は、次に、好ましくは、半導体金属窒化物に基づく半導体材料から作られる。
第４の態様によれば、本発明は、エレクトロニクス、オプトエレクトロニクスおよびオプティクスに適用するための、所定の範囲内の高温に耐えるように設計された、担体および薄層を含む半導体に基づくアセンブリの調製方法であって、二つのほぼ平らな表面を接触させ、分子結合することにより、担体と薄層との間に分離可能な界面を作るステップを含み、表面の少なくとも一方は主要な単結晶面が上記表面の平面から僅かに傾斜している単結晶材料の表面であり、上記表面は、二つの界面材料が接触させられた後にアセンブリを上記高温に暴露することにより、十分に弱い結合が生じるような粗さを有し、その結果として、二つの界面材料が上記暴露後に応力の印加によって分離することができる、調製方法を開示する。
有利なのは、この僅かな傾斜は、現在のところ市販されている炭化珪素の場合に、３から８度である。典型的に、このような材料の場合、結晶の（０００１）軸に対する表面の配向傾斜は、好ましくは、（１１−２０）方向または（１−１００）方向になるが、その他の方向も実現可能である。
本発明のその他の態様、目的および効果は、限定的ではない例として、添付図面を参照して記載された、以下の本発明の実施形態の詳細な説明を読むことにより明らかになるであろう。
次に、分離可能な基板上のエピタキシステップを含む本発明の例示的な実施形態を説明する。これらの例は、放射光をよりよく取り出すため、または、銅若しくはダイヤモンドのような熱の良伝導体である材料から作られた基板にエピタキシ層を付加することによって生じる熱をよりよく散逸するため、薄層における青色、緑色または紫外ＬＥＤ、および、レーザーダイオードの製造に適用される。
本例では、考慮されるエピタキシャルスタックは、ＡｌＮ、ＧａＡｌＮ、ＧａＡｌＩｎＮなどのようなＧａＮタイプの金属窒化物およびそれらの誘導体、より一般的には、キャップの大きい金属窒化物から形成された半導体に基づいている。
第１の実施形態は、図１ａ−１ｅに示されている。最初に図１ａを参照すると、第１のステップは、例えば、多結晶炭化珪素ＳｉＣ、または、４Ｈ若しくは６Ｈ単結晶ＳｉＣ、または、サファイアから作られた固体基板１０を調製する。炭化珪素ＳｉＣ、好ましくは、４Ｈ若しくは６Ｈ単結晶から作られたドナー基板２０と、本例では、酸化珪素ＳｉＯ２から作られた界面層２６とを含むアセンブリも調製される。
次に、一つまたは複数のガス核種の埋込ステップは、酸化膜２２０を作るステップの前または後に、所定の深さで基板２０に適用される。この埋込は、酸化膜に隣接した薄層２２と基板２０の残りの部分を区切る脆化平面２４を作成する（特に、文献：仏国特許出願公開第A-2 681 472号に記載されるようなSmart-Cut（登録商標）タイプの技術）。
図１Ｂには、担体１０の炭化珪素が酸化膜２６とそのまま接触するような担体１０とアセンブリ２０,２２,２６との間の分子結合が示されている。
なお、上述のように、市販されているＳｉＣの４から５Åｒｍｓの粗さを用いて、このようにして作られたＳｉＣ／ＳｉＯ２結合界面（ＳｉＣ側）は、結合がＳｉ面上に作られるか、または、４Ｈ若しくは６ＨタイプＳｉＣのＣ面上に作られるかとは無関係に、内在的に粗い界面を作成する。
さらに、ＳｉＣは、典型的に１１５０℃よりも低い温度で僅かしか酸化されないことを考慮すると、一方の結合表面のもう一方に対する反応性は、（Ｓｉ面との接触およびＣ面との接触に関して、反応性が以下で説明するように同じでない場合でも）制限されたままであり、如何なる場合でも、共にＳｉＯ２から作られた二つの結合表面に対して得られる反応性よりも非常に低い。
高温でＳｉＯ２／ＳｉＯ２結合界面を補強することは、Ｓｉ−Ｏ−Ｓｉシロキサン結合の発生によって説明され、接触している表面のクリープによっても説明されると考えられる。ＳｉＣ／ＳｉＯ２界面の場合、ＳｉＣ表面の化学安定性は、これらの接合が想定されている温度で殆ど形成されないか、または、全く形成されないことを意味する。
しかし、この点に関して、４Ｈ若しくは６ＨＳｉＣ結晶のＣ面とＳｉ面のどちらが酸化物と接触させられるかに応じて、想定している面とＳｉＯ２との間の化学反応性に起因して、様々な作用が観察されることを補足説明する必要がある。したがって、酸化反応に対する感度がＣ面よりも低く、そのため、結合エネルギーが加えられた熱エネルギーに応じてより緩やかに増加するＳｉ面を使用する方が好ましい。
さらに、ＳｉＣの特性は、ＳｉＯ２層と接触しているその表面が（ＳｉＯ２自体がクリープを起こす可能性がある場合でも）クリープを起こさず、ＳｉＯ２との化学反応が制限され、図１ｂのアセンブリが１１５０℃よりも高い温度に暴露されるときでも、結合の脆弱性の維持に寄与するような特性である。
変形型の一実施形態によれば、ドナー基板２０は、層２２がサンプリングされる方のドナー基板の面が、構造体の主要な結晶面のうちの一つに対して僅かに傾斜するように切断される。この傾斜は、好ましくは、３から８度である。このようにして、移される層２２の自由面は、この面上で結晶の連続的なオフセットに関連する段差を有し、これは、要求された分離可能な性質につながる粗さの増加に寄与する。
図１ｂに示されるように接触させた後、基板２０の大部分は、Ｓｍａｒｔ−Ｃｕｔと派生技術によってそれ自体公知の方式で、サーマルバジェットおよび適切な機械的応力の少なくとも一方を加えることによって除去され、酸化膜２６の上にＳｉＣの薄層２２だけが残される。明らかに、この薄層２２は、その他の適切な薄化技術を用いて作ることができる。
次のステップは、例えば、ＬＥＤを作るためにそれ自体で慣用されている方式で、１または複数のエピタキシ堆積工程によって、上記の窒化物のような材料のスタック３０を、初期層を形成するこの薄層２２の上面に堆積する。
その結果として、初期層２２は、最初に、特に研磨、アニーリング、スムージングアニーリング（例えば、水素下）、犠牲酸化（形成された薄い酸化膜が除去される）、エッチング、表面平滑化処理などによって調製される。
エピタキシによる層のスタックを作るため使用できる種々の材料の中で、特に使用可能な一部の材料は、窒化ガリウムＧａＮと、窒化アルミニウムＡｌＮと、窒化アルミニウムガリウムＡｌＧａＮと、窒化ガリウムインジウムＧａＩｎＮなどであり、初期層２２は、例えば、単結晶ＳｉＣ、Ｓｉ（１１１）サファイア、単結晶窒化ガリウム（ＧａＮ）、酸化ネオジムガリウムＮｄＧａＯ２、または、酸化リチウムガリウムＬｉＧａＯ３により構成される。
選択された担体材料１０は、例えば、多結晶若しくは単結晶ＳｉＣ、サファイア、または、多結晶ＡｌＮ若しくはＧａＮでもよい。
厚さに関して、担体層１０は、例えば、数百マイクロメートルの厚さ（典型的に３００μｍ）であり、一方、初期層２２の厚さは、０．１から１μｍのオーダーである。
界面層２６は、１μｍのオーダーの厚さである。
有用な層を作るため使用されるエピタキシは、当業者に周知の技術を用いて行われ、特に、ＭＢＥ（分子ビームエピタキシ）技術、または、ＭＯＣＶＤ（有機金属化学気相堆積）技術が使用される。
第１の事例では、エピタキシャル成長温度はおおよそ６００℃を超えることがなく、一方、第２の事例では、エピタキシャル成長温度は１０５０から１１００℃になり得る。
ここで、後者の事例では、以下に詳述されるように１１００−１１５０℃よりも低い温度で強度が殆ど増すことのない分子結合界面に起因して、明らかにこの界面が次の分離につながる脆弱性を維持することに注目することが重要である。
このスタック３０は、図１ｄに示されている。
最後に、図１ｅを参照すると、スタック３０、薄層２２および酸化膜２６により構成されたアセンブリは、担体１０と層２６との間のＳｉＣ／ＳｉＯ２界面で担体１０から分離され、この界面は、上記のように制限されたままの結合力を伴う。
特に、この取り外しは、手動若しくはロボット制御で、例えば、刃を用いて、機械的張力と剪断と結合応力のうちの少なくとも一つを印加することによって行われる。
このプロセスの最後で、適切な表面処理の後に、担体１０は再使用可能であり、ドナー基板２０も再使用可能であり、上述のように、ＳｉＯ２層を堆積するステップ、および、ガス核種を埋め込むためのステップを適用されるであろう。
図２ａから２ｅには、図１ａから１ｅのプロセスと類似したプロセスが示されているが、根本的な相違点は、分離可能な界面に関係する酸化膜ＳｉＯ２が原料基板２０ではなく担体１０上に作られることであり、この事例では、この酸化膜は参照番号１２で示されている。したがって、原料基板２０がＳｉＣで作られているならば、酸化膜１２と原料基板２０との間の分子結合（図２ｂ）は、図１ａ−１ｅの事例の酸化膜２６と担体１０との間で得られる特性と類似した分離可能特性を備えている。
図２ｃおよび２ｄには、図１ｃおよび１ｄのステップと同様に、薄化ステップと、エピタキシによりスタックを製造するステップとが示されている。
この第２の例では、分離は、層１２と２０との間で起こり、得られた製品は図２ｅに示されている。
多数の変形が本発明に対してなされ得る。特に、分離可能な結合界面における弱められた分子結合は、担体１０の上と原料基板２０の上にそれぞれ堆積した窒化硅素Ｓｉ３Ｎ１の二つの層の間に、この結合を作ることにより得られる。特に、（屡々表層の熱酸化により作られる酸化膜とは異なり）必ず堆積技術を使用して作られるこのような層の場合、このタイプの堆積は、最終的な自由表面のレベルに内在的な特定の粗さを必ず作成する。さらに、Ｓｉ３Ｎ４は、ＳｉＯ２よりも高い温度でクリープを起こす。明らかに、この事例では、粗さを過度に減少させる可能性がある研磨処理は実行されない。
別の変形によれば、担体１０または原料基板２０に堆積したＳｉＯ２層と、原料基板２０または担体１０に堆積したＳｉ３Ｎ４層との間の結合が作られる。
この場合も、弱いシロキサン結合またはその他のタイプの結合が高温でさえ二つの層の間に形成され、その結合は処理後に依然として分離可能である。
さらに別の変形によれば、ＳｉＯ２層は担体１０または原料基板２０に設けられ、これに対して、適切な内在的な粗さを備えた層は、ＳｉＯ２層と粗い層との間の結合力が特定の粗さ処理を施すことなく所要の温度で適度に発生されるように設けることができ、その結果として、結合が分離可能な状態を維持する。
例えば、この内在的に粗い層は、アモルファスまたは多結晶シリコンの堆積によって作ることができる。
この点に関して、結合が互いに異なるようにされた材料を必要性としない。
例えば、結合の両側でＳｉＣの内在的な粗さと、ＳｉＣの低いクリープ性能と、ＳｉＣのＳｉＣ自体との低い化学反応性とを巧みに利用して、ＳｉＣの上にＳｉＣが直接的に接触する結合を作ることができる。一変形として、必要に応じて、内在的な粗さを増大させるため、ＳｉＣ層を薄層または担体層に堆積させてもよい。
別の例によれば、Ｓｉの上にＳｉが直接的に接触する結合を作ることができるいくつかの可能性があり、
（特に、担体のため）多結晶Ｓｉを使用し、結晶粒界に関係するその内在的な粗さを活用し、
それに加えて、または、変形として、Ｓｉの界面層を担体層若しくは薄層のいずれか、または、両方に堆積し、上記のように内在的な粗さを増大させることが可能であろう。
さらに別の例によれば、ＳｉＣの薄層は、サファイア担体の上に直接堆積してもよい。
当業者は、上記の説明に基づいて他の例を容易に着想することができるであろう。
本発明は、上記の他に広範囲の半導体、特に、ガリウムヒ素ＡｓＧａに基づくアセンブリに適用可能である。
本発明の第１の実施形態による方法のステップの説明図である。 本発明の第１の実施形態による方法のステップの説明図である。 本発明の第１の実施形態による方法のステップの説明図である。 本発明の第１の実施形態による方法のステップの説明図である。 本発明の第１の実施形態による方法のステップの説明図である。 本発明の第２の実施形態による方法のステップの説明図である。 本発明の第２の実施形態による方法のステップの説明図である。 本発明の第２の実施形態による方法のステップの説明図である。 本発明の第２の実施形態による方法のステップの説明図である。 本発明の第２の実施形態による方法のステップの説明図である。

Claims (17)

  1. 半導体材料から成る第１の層(10)および第２の層(20,22)を含む半導体を基本とするアセンブリの調製方法であって、
    前記第１の層(10)上のみに界面層(12)を形成するステップと、
    前記界面層(12)を、前記第２の層(20,22)のほぼ平坦な表面に互いに接触させるステップであって、前記第２の層(20,22)は単結晶半導体材料から成り、前記ほぼ平坦な表面の基準面に対して３度から８度の範囲内で僅かな傾斜を有する主結晶面を有する、ステップと、
    を有し、
    前記ほぼ平坦な表面は、これにより、前記界面層(12)と前記ほぼ平坦な表面との間の結合界面の結合力を制限する粗さを有し、前記アセンブリが1100℃またはそれ以上の高温に暴露された後に機械的応力の作用下で前記結合界面が分離可能なようにする、アセンブリの調製方法。
  2. 請求項１に記載の方法において、
    少なくとも前記第２の層(20,22)は、単結晶炭化珪素から作られる、方法。
  3. 請求項２に記載の方法において、
    前記界面層(12)は、酸化珪素と窒化珪素よりなる群から選択された材料から作られる、方法。
  4. 請求項１から３のいずれかに記載の方法において、
    前記第２の層(20,22)は、エピタキシャル成長により基板(30)を形成するための初期層であり、前記第１の層(10)は前記初期層(20,22)のための一時的な担体層である、方法。
  5. 請求項１から４のいずれかに記載の方法において、
    前記機械的応力は張力、せん断力または結合力である、方法。
  6. 1100℃またはそれ以上の高温の範囲内の高温に暴露されることを意図した、担体(10)と半導体材料から成る単結晶の薄層(22)を備えたアセンブリを調製する方法であって、
    前記担体(10)と前記薄層(22)との間に分離可能な結合界面を形成するステップを含み、前記分離可能な結合界面は、２つの界面材料の接触をさせて分子結合させることで製造され、一方の前記界面材料は前記薄層(22)の材料であり、前記薄層（22）の主結晶面が前記結合界面に位置した前記薄層(22)の表面の基準面に対して３度から８度の範囲内で僅かな傾斜を有し、これにより、前記アセンブリが、前記接触を行い、次いで前記高温に暴露された後でも、前記２つの界面材料間の結合界面は十分に弱く、機械的応力を与えることにより分離可能である、アセンブリの調製方法。
  7. 請求項６に記載の方法において、
    前記２つの界面材料は、弱い固有の相互化学親和性を有する、方法。
  8. 請求項６または７に記載の方法において、
    前記二つの界面材料のうちの少なくとも一方は、低いクリープ性能を有する、方法。
  9. 請求項６から８のいずれかに記載の方法において、
    前記二つの界面材料が異なる、方法。
  10. 請求項９に記載の方法において、
    前記二つの異なる界面材料は、それぞれ、前記担体(10)に付加された界面層(12)の材料と、前記薄層(22)のそのままの材料である、方法。
  11. 請求項１０に記載の方法において、
    前記付加された界面層(12)を作るための材料は、半導体酸化物と半導体窒化物よりなる群から選択され、前記薄層(22)を作るための材料は単結晶半導体炭化物である、方法。
  12. 請求項１１に記載の方法において、
    前記半導体窒化物は単結晶である、方法。
  13. 請求項１１または１２に記載の方法において、
    前記半導体はシリコンから作られる、方法。
  14. 請求項６に記載の方法において、
    前記アセンブリは、
    炭化珪素基板(10)と、
    単結晶炭化珪素から作られた薄層(22)と、
    酸化珪素および窒化珪素よりなる群から選択された材料から作られ、前記薄層(22)に対向する前記基板(10)の面上に重ねられた界面層(12)と、
    を含む、方法。
  15. オプトエレクトロニクス部品を作るための基板の調製方法であって、
    担体(10)上に半導体単結晶薄層(22)を含むアセンブリを得るため、請求項６から１４のいずれかに記載の方法を実施し、
    前記アセンブリの前記薄層(22)の自由表面上のエピタキシにより少なくとも一つの層(30)を形成し、
    エピタキシされた前記層(30)が形成された前記薄層(22)を前記アセンブリの分離可能な前記結合界面で前記担体(10)から分離する、方法。
  16. 請求項１５に記載の方法において、
    エピタキシされた前記層(30)は、金属窒化物から作られる、方法。
  17. 坦体(10)及び単結晶半導体材料から成る半導体薄層(22)を有するとともに、前記担体(10)と前記半導体薄層(22)との間に分離可能な結合界面を有するアセンブリを用意し、
    前記半導体薄層(22)上の処理中に、前記アセンブリを1100℃またはそれ以上の温度の高温に暴露し、
    応力を与えることにより前記薄層(22)を前記担体(10)から分離する、半導体材料から成る半導体薄層(22)を備える構造の調製方法であって、
    前記分離可能な結合界面は、２つのほぼ平坦な表面間を接触させ、分子結合させて作られ、
    前記２つのほぼ平坦な表面間のうちの１つが前記半導体薄層(22)の表面であり、前記半導体薄層（22）の主結晶面が前記半導体薄層（22）の表面に対して３度から８度の範囲内で若干傾いた状態であり、
    前記分離可能な結合界面の結合は、前記高温への暴露の後でも前記分離を許容するために十分弱い、半導体薄層（22）を備える構造の製造方法。
JP2003562981A 2002-01-22 2003-01-21 分離可能な半導体組立体の調整方法、とくにエレクトロニクスおよびオプティクス用の基板を形成するための方法 Expired - Lifetime JP4854925B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0200748 2002-01-22
FR0200748A FR2835095B1 (fr) 2002-01-22 2002-01-22 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
PCT/IB2003/000424 WO2003063214A2 (en) 2002-01-22 2003-01-21 Process for preparation of separable semiconductor assemblies, particularly to form substrates for electronics, optoelectronics and optics

Publications (3)

Publication Number Publication Date
JP2005516393A JP2005516393A (ja) 2005-06-02
JP2005516393A5 JP2005516393A5 (ja) 2011-07-28
JP4854925B2 true JP4854925B2 (ja) 2012-01-18

Family

ID=27589545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003562981A Expired - Lifetime JP4854925B2 (ja) 2002-01-22 2003-01-21 分離可能な半導体組立体の調整方法、とくにエレクトロニクスおよびオプティクス用の基板を形成するための方法

Country Status (9)

Country Link
US (1) US7256101B2 (ja)
EP (1) EP1468444A2 (ja)
JP (1) JP4854925B2 (ja)
KR (1) KR100797208B1 (ja)
CN (1) CN100444318C (ja)
AU (1) AU2003201755A1 (ja)
FR (1) FR2835095B1 (ja)
TW (1) TWI267186B (ja)
WO (1) WO2003063214A2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2858461B1 (fr) * 2003-07-30 2005-11-04 Soitec Silicon On Insulator Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR2860178B1 (fr) * 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
JP4796066B2 (ja) 2004-09-16 2011-10-19 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 二酸化ケイ素層を製造する方法
EP1681712A1 (en) 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
DE112006001751B4 (de) * 2005-07-06 2010-04-08 International Rectifier Corporation, El Segundo Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
KR20070038793A (ko) * 2005-10-07 2007-04-11 에피밸리 주식회사 반도체 소자의 제조 방법
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
KR100828029B1 (ko) * 2006-12-11 2008-05-08 삼성전자주식회사 스택형 반도체 장치의 제조 방법
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
WO2012033551A1 (en) * 2010-09-10 2012-03-15 Versatilis Llc Methods of fabricating optoelectronic devices using layers detached from semiconductor donors and devices made thereby
JP5343984B2 (ja) 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
EP2645429A1 (en) 2012-03-28 2013-10-02 Soitec Manufacture of multijunction solar cell devices
EP2645431A1 (en) 2012-03-28 2013-10-02 Soltec Manufacture of multijuntion solar cell devices
EP2645430A1 (en) 2012-03-28 2013-10-02 Soitec Manufacture of multijunction solar cell devices
EP2645428A1 (en) 2012-03-28 2013-10-02 Soitec Manufacture of multijuntion solar cell devices
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6500378B2 (ja) * 2014-09-22 2019-04-17 株式会社Sumco 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ
DE102014219792A1 (de) * 2014-09-30 2016-03-31 Technische Universität Berlin Optoelektronisches Bauelement
CN105428223B (zh) * 2015-12-09 2017-12-29 西安电子科技大学 一种改善SiC/SiO2界面态密度的方法
US11996285B2 (en) 2019-02-28 2024-05-28 The Board Of Trustees Of The Leland Stanford Junior University Silicon-carbide-on-insulator via photoelectrochemical etching
CN115513172B (zh) * 2022-11-22 2023-04-28 广东芯粤能半导体有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154652A (ja) * 1997-08-19 1999-06-08 Commiss Energ Atom ２つの構造体の分子結合および分子結合解除のための処理プロセス
WO2001082384A1 (de) * 2000-04-26 2001-11-01 Osram Opto Semiconductors Gmbh Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren
WO2001093325A1 (fr) * 2000-05-30 2001-12-06 Commissariat A L'energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6171931B1 (en) * 1994-12-15 2001-01-09 Sgs-Thomson Microelectronics S.R.L. Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
DE19958803C1 (de) * 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154652A (ja) * 1997-08-19 1999-06-08 Commiss Energ Atom ２つの構造体の分子結合および分子結合解除のための処理プロセス
WO2001082384A1 (de) * 2000-04-26 2001-11-01 Osram Opto Semiconductors Gmbh Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren
WO2001093325A1 (fr) * 2000-05-30 2001-12-06 Commissariat A L'energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat

Also Published As

Publication number Publication date
TWI267186B (en) 2006-11-21
US20050020031A1 (en) 2005-01-27
WO2003063214A2 (en) 2003-07-31
CN1771583A (zh) 2006-05-10
AU2003201755A1 (en) 2003-09-02
WO2003063214A3 (en) 2003-11-27
FR2835095B1 (fr) 2005-03-18
WO2003063214A8 (en) 2004-09-10
KR20040077776A (ko) 2004-09-06
EP1468444A2 (en) 2004-10-20
TW200308076A (en) 2003-12-16
CN100444318C (zh) 2008-12-17
JP2005516393A (ja) 2005-06-02
KR100797208B1 (ko) 2008-01-22
WO2003063214B1 (en) 2004-01-29
FR2835095A1 (fr) 2003-07-25
US7256101B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
JP4854925B2 (ja) 分離可能な半導体組立体の調整方法、とくにエレクトロニクスおよびオプティクス用の基板を形成するための方法
TWI240434B (en) Method to produce semiconductor-chips
KR101674228B1 (ko) 복합 기판 상에 성장되는 반도체 발광 장치
CN108475626B (zh) 工程化衬底上的芯片级封装固态器件的剥离工艺
KR100632004B1 (ko) 질화물 단결정 기판 제조방법 및 질화물 반도체 발광소자 제조방법
CN104716080B (zh) 化合物结构和用于形成化合物结构的方法
JP2004508720A (ja) Ｉｉｉ−ｖ窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ
CN1856874A (zh) 多用途金属密封
WO2004084275A2 (en) Method for making group iii nitride devices and devices produced thereby
KR20130122636A (ko) 복합 기판을 형성하는 방법
KR102533932B1 (ko) 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프
JP2013517620A (ja) 光抽出構造を含む半導体発光装置
US20050048736A1 (en) Methods for adhesive transfer of a layer
JP6321013B2 (ja) 成形された基板を含む発光デバイス
US7446346B2 (en) Semiconductor substrate for optoelectronic components and method for fabricating it
KR102504115B1 (ko) ZnO 기판 상에 우르차이트형 구조를 갖는 반도체 헤테로구조물들
KR20130112903A (ko) 기판 상에 성장된 iii-질화물층
US8658446B2 (en) Method for fabricating semiconductor substrate for optoelectronic components
EP4418334A1 (en) Led device formation using releasable inorganic wafer bond
Faure Review of compound materials bonding and layer transfer for optoelectronic applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term