CN108475626B - 工程化衬底上的芯片级封装固态器件的剥离工艺 - Google Patents

工程化衬底上的芯片级封装固态器件的剥离工艺 Download PDF

Info

Publication number
CN108475626B
CN108475626B CN201680061007.1A CN201680061007A CN108475626B CN 108475626 B CN108475626 B CN 108475626B CN 201680061007 A CN201680061007 A CN 201680061007A CN 108475626 B CN108475626 B CN 108475626B
Authority
CN
China
Prior art keywords
layer
engineered
gan
sacrificial layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680061007.1A
Other languages
English (en)
Other versions
CN108475626A (zh
Inventor
弗拉基米尔·奥德诺博柳多夫
杰姆·巴斯切里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qromis Inc
Original Assignee
Qromis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qromis Inc filed Critical Qromis Inc
Publication of CN108475626A publication Critical patent/CN108475626A/zh
Application granted granted Critical
Publication of CN108475626B publication Critical patent/CN108475626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Weting (AREA)
  • Led Device Packages (AREA)

Abstract

一种处理工程化衬底结构的方法，包括提供工程化衬底结构，所述工程化衬底结构包括多晶衬底和封装所述多晶衬底的工程化层，形成耦合到所述工程化层的牺牲层，将固态器件结构连接到牺牲层，通过移除所述固态器件结构的一个或多个部分形成固态器件结构中的一个或多个沟道以暴露所述牺牲层的一个或多个部分，使蚀刻化学品流过所述一个或多个沟道到达所述牺牲层的所述一个或多个暴露部分，并且通过所述蚀刻化学品与所述牺牲层之间的相互作用使所述牺牲层溶解，从而将所述工程化衬底结构从所述固态器件结构分离。

Description

工程化衬底上的芯片级封装固态器件的剥离工艺
相关申请的交叉引用
本申请要求于2016年10月7日提交的第15/288,506号美国非临时专利申请和于2015年10月19日提交的第62/243,540号美国临时专利申请的权益，其内容通过引用整体并入本文。
技术领域
本发明通常涉及在工程化衬底上形成的芯片级封装固态器件的剥离工艺。更具体地说，本发明涉及适用于使用外延生长工艺制造固态器件的方法和系统。
背景技术
宽带隙(WBG)半导体器件的制造昂贵且耗时。例如，氮化镓(GaN)材料通过异质外延(epi)生长工艺形成，该工艺包括在具有与沉积的GaN不同的晶格结构(或晶格常数)的半导体载体衬底上沉积GaN。GaN和载体衬底之间的晶格失配可能产生缺陷、位错和应变，而这可能对器件产量和性能产生负面影响。另外，GaN层和载体衬底可能具有不同的热膨胀系数(CTE)。热处理(例如，GaN外延生长)会使GaN开裂或分层，或使载体衬底弯曲，并且在某些情况下使载体衬底断裂。不同的CTE可能会限制衬底晶片尺寸的限定范围，并且阻止WBG器件和解决方案的整体制造成本的降低。
发明内容
如本文所述，本发明的一些实施例已经被应用到通过外延生长在工程化衬底结构上制造固态器件的方法和系统中，其中工程化衬底结构的特征在于其热膨胀系数(CTE)与形成固态器件的外延层实质上匹配。本发明的一些实施例包括在形成器件之后，将工程化衬底结构从固态器件分离的方法。分离的工程化衬底可以稍后重新用于制造更多器件，这将节省制造器件的成本。这些方法和技术可以应用于各种半导体处理操作中。
根据本发明的一个实施例，处理工程化衬底结构的方法包括提供工程化衬底结构。工程化衬底可以包括多晶衬底和封装多晶衬底的工程化层。该方法还包括形成耦合到工程化层的牺牲层，以及将固态器件结构连接到牺牲层。该方法还包括通过移除所述固态器件结构的一个或多个部分，在所述固态器件结构中形成一个或多个沟道以暴露所述牺牲层的一个或多个部分，使蚀刻化学品流过所述一个或多个沟道到达所述牺牲层的所述一个或多个暴露部分，并且通过所述蚀刻化学品与所述牺牲层之间的相互作用使所述牺牲层溶解，从而将所述工程化衬底结构从所述固态器件结构分离。
根据本发明的另一个实施例，处理工程化衬底结构的方法包括提供工程化衬底结构。工程化衬底结构可以包括多晶衬底和封装多晶衬底的工程化层。该方法还包括形成耦合到所述工程化层的牺牲层。所述牺牲层具有暴露的周边。该方法还包括将固态器件结构连接到所述牺牲层，将蚀刻化学品涂覆(apply)到所述牺牲层的所述暴露的周边，并且通过所述蚀刻化学品和所述牺牲层之间的相互作用使所述牺牲层溶解，从而将所述工程化衬底结构从所述固态器件结构分离。
根据本发明的另一个实施例，处理工程化衬底结构的方法包括提供工程化衬底结构。工程化衬底结构可以包括多晶衬底和封装多晶衬底的工程化层。所述工程化层具有暴露的周边。该方法还包括将固态器件结构连接到所述工程化层，将蚀刻化学品涂覆到所述工程化层的所述暴露的周边，并且通过所述蚀刻化学品和所述工程化层之间的相互作用使所述工程化层溶解，从而将所述多晶衬底从所述固态器件结构分离。
相对于传统技术，本发明获得了许多益处。例如，本发明的实施例提供了在工程化衬底上形成的固态器件(例如固态发射器)，其具有实质上与所述器件的所述外延层的CTE匹配的热膨胀系数(CTE)。将生长衬底的热膨胀性能与外延层匹配减少了外延层和/或工程化衬底中的应力。应力导致几种类型的缺陷。例如，应力可能增加外延层中的位错密度，这会损害外延层的电学和光学性能。应力也可能导致外延层或衬底中的残余应变，这可能导致在后续步骤中的额外处理问题，例如应力开裂、位错滑动、滑移(slip)、弯曲和翘曲。热膨胀引起的衬底的弯曲和翘曲可能使材料的处理在自动化设备中成为问题，并限制执行器件制造所需的附加光刻步骤的能力。此外，应力材料中的器件性能寿命会缩短。由热失配导致的应力松弛和应力诱发的裂纹扩展、位错滑动和其他晶格移动可能导致在一系列模式中的早期失效(从器件性能的降低到器件和器件层的断裂或剥离)。本发明的实施例提供用于将工程化衬底从器件的外延层分离而不破坏工程化衬底的方法和技术。分离的工程化衬底可以稍后重新用于制造更多器件，这将节省制造器件的成本。
结合下文和附图更详细地描述本发明的这些和其他实施例以及其许多优点和特征。
附图说明
图1示出了在工程化衬底上形成的GaN外延层。
图2示出了在工程化衬底上形成的GaN发光二极管(LED)外延叠层。
图3示出了在工程化衬底上形成的芯片级封装(CSP)固态发光二极管(LED)器件。
图4示出了在去除工程化衬底以及随后的处理步骤之后的图3的CSP器件。
图5示出了在工程化衬底中形成的牺牲层。
图6示出了在CSP器件中形成的蚀刻沟道。
图7示出了用于将GaN外延层从工程化衬底分离的化学剥离操作。
图8示出了在去除工程化衬底以及随后的处理步骤之后的包含多个CSP器件的晶片。
图9示出了说明根据本发明的一个实施例的处理工程化衬底结构的方法的简化流程图。
图10示出了说明根据本发明的另一个实施例的处理工程化衬底结构的方法的简化流程图。
图11示出了说明根据本发明的另一个实施例的处理工程化衬底结构的方法的简化流程图。
具体实施方式
本发明通常涉及在工程化衬底上形成的芯片级封装固态器件的剥离工艺。更具体地说，本发明涉及适用于使用外延生长工艺制造固态器件的方法和系统。如本文所述，本发明的一些实施例已经被应用到通过外延生长在工程化衬底结构上制造固态器件的方法和系统中，其中工程化衬底结构的特征在于其热膨胀系数(CTE)与形成固态器件的外延层实质上匹配。本发明的一些实施例包括在形成器件之后，将工程化衬底结构从固态器件分离的方法。分离的工程化衬底可以在之后重新用于制造更多器件。这些方法和技术可以应用于各种半导体处理操作中。
图1示出了在工程化衬底(ES)110上形成的GaN外延层130。工程化衬底110的制造始于陶瓷多晶晶片112，例如氮化铝(AlN)。晶片112可以包括其他多晶材料，诸如碳化硅(SiC)或氮化镓(GaN)、氮化铝镓(AlGaN)。
将一系列工程化层114沉积到陶瓷晶片102上，例如氧化物、氮化物和多晶硅的层。工程化层114为随后的GaN外延层提供粘合力、缺陷管理和扩散势垒。附加的氧化物层116可以被沉积在陶瓷晶片112的一侧上。用化学机械平坦化(CMP)工艺将氧化物层116的一部分背面抛光(is polished back)，以产生用于随后的晶片键合的光滑表面。
使用硅晶片120进行层转印工艺。硅晶片120被注入若干元素以在Si内部产生损伤界面，这有助于形成用于附着到氧化物层116的键合层(bonding layer)122。施加压力将硅晶片120原子键合到氧化物层116。在键合工艺之后，剥离工艺(exfoliation process)激活Si晶片内部的损伤界面，使得键合层122中的注入元素将硅晶片120的顶部部分扩大分裂到具有工程化层114的陶瓷晶片112上。键合到氧化物层116的其余硅层122相对较薄，大约小于5微米，并且因此不会显著地有助于工程化衬底110的CTE性能。因此，工程化衬底110的CTE性能由陶瓷晶片112的CTE系数确定。
GaN外延层130(其可以被称为epi层)可以通过外延生长多个层或子层来形成，以在工程化衬底110的顶部上形成外延结构。因此术语“层”应理解为包括，包含相同或不同材料的多个层或子层的结构。陶瓷晶片112和外延层130实质上是CTE匹配的。这种CTE匹配使得能够在较大尺寸的陶瓷晶片112上形成较厚的、较高质量的外延层而没有开裂或翘曲。例如，外延层130可以在6英寸、8英寸、12英寸或更大尺寸的工程化衬底110上形成。较大晶片的制造增加了每个晶片的器件数，从而导致较低成本的GaN器件制造。
CTE匹配还能够在工程化衬底110的顶部上形成显著更厚(数十或数百微米)的外延层。外延层的较厚组合可降低外延层130与硅层122之间的晶格结构的整体位错密度。此外，更多数量的外延层可用于支持更复杂的电路，用于更广泛的GaN应用。
发光二极管(LED)架构
图2示出了在工程化衬底(ES)110上已经形成的GaN LED外延叠层231。尽管在本文中的图2和其他附图中示出了适用于发光的LED外延叠层，但是本发明的实施例不限于LED的实现，在横向或垂直架构中的其他器件结构，包括p-n二极管、肖特基二极管、晶体管、HEMT、RF器件、混合或集成器件等都包括在本发明的范围内。因此，本领域技术人员将能够用其他电子结构代替本文的图2和其他附图中所示的LED结构。本领域的普通技术人员将认识到多种变化、修改和替代。
各种架构用于形成WBG发光二极管(LED)。例如，横向或倒装芯片架构可以使用诸如蓝宝石或SiC的透明衬底来形成LED器件。垂直架构可以使用诸如硅的吸收衬底，其在器件制造期间被去除，以形成LED器件。
典型的LED GaN外延叠层231可以包括在缓冲层132的顶部形成的n型GaN层134。具有多个GaN层和氮化铟镓(InGaN)层的有源区域形成多量子阱(MQW)有源区域136。氮化铝镓(AlGaN)电流阻挡层138可以被应用在MQW区域136上并且p型GaN层140被应用在AlGaN层138上。分别在n和p GaN层134和140上施加电压，将载流子注入MQW区域136中，引起光发射。
当然，这仅仅是一个示例的工程化衬底110以及在工程化衬底110的顶部形成的仅仅一个示例的GaN LED外延叠层或结构。其他示例的工程化衬底和其他外延结构在以下美国专利中有所描述，这些专利在此通过引用全部整体并入本文：U.S.7,358,152；U.S.7,535,100；U.S.6,593,212；U.S.6,497,763；U.S.6,328,796；U.S.6,323,108；U.S.序列号12/836,970；U.S.序列号13/732,739；U.S.序列号13/223,162；U.S.序列号13/732,934；U.S.序列号12/969,302；U.S.序列号12/836,970；U.S.8,436,362；U.S.8,729,563；和U.S.序列号14/282,406。
图3更详细地示出了示例LED器件150的侧截面图，所述LED器件150包括在工程化衬底110上形成的GaN LED外延叠层231。将台面152向下蚀刻到GaN LED外延叠层231的n-GaN层。台面155的侧壁被电介质材料覆盖，以提供电绝缘。埋入式n-触头160经由布线层156将n-GaN层连接到n-电极170。在GaN LED外延叠层231的p-GaN层上形成反射式p-触头154，并经由布线层156连接到p-电极172。通过镀铜增加电极170和172的高度至约50-100微米。
模塑料158被涂覆在电极170和172周围，例如环氧树脂、环氧树脂模塑化合物(EMC)或片状模塑化合物(SMC)。环氧树脂最初是粘稠的并且被分配在电极170和172周围。然后环氧树脂158被加热并压制，直到固化成围绕电极170和172的固体结构支撑件。
通常使用抛光工艺来磨削工程化衬底110以使其脱离GaN LED外延叠层231。然而，研磨工艺需要相当长的时间并会破坏ES 110。由于每个晶片需要新的ES 110，所以制造LED器件150的成本增加。研磨工艺还向GaN LED外延叠层231施加应力。
图4示出了工程化衬底110被去除并且LED器件150被倒置之后的下一个工艺步骤。GaN LED外延叠层231的上表面180被粗糙化以增加光提取。将一层透明硅树脂182涂覆在GaN LED外延叠层231的顶部并使其硬化以用于额外的结构支撑。硅树脂182可以含有磷材料184。
施加电压到电极172和170，激发MQW区域136中的电子并产生蓝光188。蓝光188出射后或者直接进入硅树脂182或者从镜式(mirrored)p-触头154反射回硅树脂层182。蓝光188激发硅树脂层182中的磷184，转化成黄光，并从LED器件150以白光190输出。
无损衬底去除
图5示出了用于将工程化衬底110从GaN LED外延叠层231分离而不破坏ES 110的技术。工程化衬底110可以包括多个工程化层，所述工程化层包括氮化物层114和氧化物层116。在一个示例中，诸如氢氟酸(HF)的化学品204被注入晶片保持LED器件150的侧面以蚀刻出一个或多个工程化层114，而AlN晶片112和GaN LED外延叠层231保持完整。蚀刻工程化层114中的一个使GaN LED外延叠层231与ES 110的剩余部分分离，同时保留陶瓷晶片AlN112用于重新使用。通过消除先前的抛光工艺，该化学剥离工艺也减小了LED器件150上的整体应力。
在第二实例中，牺牲层200形成在工程化层114和/或116中的任一者上或两者之间。在一个示例中，牺牲层200包括易于被化学品204分解的金属或一些其他物质。例如，牺牲层200可以使用金属例如钛(Ti)，其在暴露于HF时非常容易溶解。在一些实施例中，牺牲层200可以包括钛(Ti)、钒(V)、铬(Cr)、钽(Ta)、钨(W)、铼(Re)、氧化硅、氮化硅、氮氧化硅中的一种，或它们的组合。化学品204蚀刻牺牲层200而不会损坏工程化衬底110或GaN LED外延叠层231。牺牲层200的使用可以进一步减少从GaN LED外延叠层231分离工程化衬底110所需的时间。
在另一个示例中，可以在牺牲层200的下方、上方和/或周围形成保护层202，例如氮化硅。在外延GaN生长期间，保护层202可防止材料从牺牲层200(例如Ti)扩散到GaN LED外延叠层231中。
图6示出了减少用于去除工程化衬底的化学分离时间的另一种技术。如上所述，在ES 110上形成LED器件150A和150B。同样如上所述，牺牲层200可以包括ES 110中现有的工程化层中的一个。可替代地，牺牲层200可以包括在工程化衬底110内的其他工程化层之间或顶部形成的附加的指定的工程化层，例如钛。在指定的牺牲层中使用的材料被具体选择为在剥离工艺期间更容易接受化学蚀刻。
蚀刻沟道202穿过GaN LED外延叠层231和工程化层向下直到牺牲层200。在一个示例中，沟道202具有与在晶片表面上形成的不包含LED器件150的管芯基本上相同的尺寸并且与上述管芯对齐。蚀刻工艺也可以围绕晶片的周边向下延伸到牺牲层200。在完成沟道蚀刻之后，在涂覆模塑料158之前，将阻挡掩模设置在沟道202的上方。阻挡掩模防止模塑料158流入沟道202并阻挡接近牺牲层200。
然后涂覆化学品204穿过沟道202并穿过器件晶片的侧面206。化学品204蚀刻掉从ES110分离GaN LED外延叠层231的牺牲层。沟道202增加了化学品204可以立即接触的牺牲层200上的表面积的量，从而大幅减少了分离过程中的蚀刻时间。
图7示出了如上所述的示例性化学剥离操作。在操作210A中，芯片级封装固态LED器件150被形成在晶片212的工程化衬底110上。晶片212上的每个管芯214可以包含单独的LED器件150。如上所解释的，每个LED器件150可以具有一对电极170、172。
在操作210B中，沟道202穿过GaN LED外延叠层231，部分穿过工程化层，向下直到工程化衬底110中的牺牲层。如上所述，沟道202可以在空管芯位置、围绕晶片212的周边或在晶片212上的任何其他位置处被蚀刻。阻挡掩模被定位在管芯214和包含通道202的任何其他位置的上方。模塑料158(以阴影线示出)被涂覆在器件150的电极170和172的周围和/或上方，同时保持对沟道202的开放接触(open access)。
在操作210C中，剥离工艺将化学品204(诸如如H2SO4或HF的强酸)涂覆在晶片212上形成的沟道202中。化学品204向下渗透并从沟道202径向向外渗入牺牲层。化学品204也可以从在晶片212的周边蚀刻的沟道202径向向内蚀刻到牺牲层中。随着牺牲层的充分蚀刻，工程化衬底110从GaN LED外延叠层231分离。
图8示出了从工程化衬底分离的GaN LED外延叠层231。GaN LED外延叠层231的顶部表面被粗糙化并且在顶部上方涂覆硅树脂182和磷光剂的组合。然后将晶片212切割成单独的芯片级封装(CSP)固态LED器件150A-150C。
上述工艺可以从使用任何类型的衬底的任何集成电路器件中分离多层。例如，化学分离可以用于晶片键合分离、晶片去除、层转印以及器件层堆叠和分离。
上面的例子描述了GaN LED器件。然而，化学剥离工艺可以用于任何集成电路(IC)器件，例如多结GaN器件和高电压GaN功率器件。化学剥离工艺也可应用于使用纳米线、纳米柱或微型发射器输出多种波长并提供白光的氮化镓器件。在另一个示例中，可以在不使用模塑的情况下执行剥离工艺。在这种情况下，可能会使用临时键合。
图9示出了说明根据本发明的一个实施例的处理工程化衬底结构的方法的简化流程图。方法900包括在902处提供工程化衬底结构。工程化衬底可以包括多晶衬底和封装多晶衬底的工程化层。该方法900还包括，在904处，形成耦合到工程化层的牺牲层；以及在906处，将固态器件结构连接到牺牲层。该方法900还包括，在908处，通过移除所述固态器件结构的一个或多个部分形成固态器件结构中的一个或多个沟道以暴露所述牺牲层的一个或多个部分；在910处，使蚀刻化学品流过所述一个或多个沟道到达所述牺牲层的所述一个或多个暴露部分；并且在912处，通过所述蚀刻化学品与所述牺牲层之间的相互作用使所述牺牲层溶解，从而将所述工程化衬底结构从所述固态器件结构分离。
应该理解的是，图9中所示的具体步骤提供了根据本发明的实施例处理工程化衬底结构的特定方法。根据可替代实施例也可以执行其他步骤顺序。例如，本发明的可替代实施例可以以不同的顺序执行上文概述的步骤。此外，图9中所示的各个单独步骤可以包括多个子步骤，这些子步骤可以以适合于该单独步骤的各种顺序执行。此外，根据特定的应用，可以添加或移除额外的步骤。本领域的普通技术人员将认识到多种变化、修改和替代。
图10示出了说明根据本发明的另一个实施例的处理工程化衬底结构的方法1000的简化流程图。方法1000包括在1002处提供工程化衬底结构。工程化衬底结构可以包括多晶衬底和封装多晶衬底的工程化层。该方法1000还包括，在1004处，形成耦合到所述工程化层的牺牲层。所述牺牲层具有暴露的周边。该方法1000还包括，在1006处，将固态器件结构连接到所述牺牲层；在1008处，将蚀刻化学品涂覆到所述牺牲层的所述暴露的周边；并且在1010处，通过所述蚀刻化学品和所述牺牲层之间的相互作用使所述牺牲层溶解，从而将所述工程化衬底结构从所述固态器件结构分离。
应该理解的是，图10中所示的具体步骤提供了根据本发明的实施例处理工程化衬底结构的特定方法。根据可替代实施例也可以执行其他步骤顺序。例如，本发明的可替代实施例可以以不同的顺序执行上文概述的步骤。此外，图10中所示的各个单独步骤可以包括多个子步骤，这些子步骤可以以适合于该单独步骤的各种顺序执行。此外，根据特定的应用，可以添加或移除额外的步骤。本领域的普通技术人员将认识到多种变化、修改和替代。
图11示出了说明根据本发明的另一个实施例的处理工程化衬底结构的方法1100的简化流程图。方法1100包括在1102处提供工程化衬底结构。工程化衬底结构可以包括多晶衬底和封装多晶衬底的工程化层。所述工程化层具有暴露的周边。该方法1100还包括，在1104处，将固态器件结构连接到所述工程化层；在1106处，将蚀刻化学品涂覆到所述工程化层的所述暴露的周边；并且在1108处，通过所述蚀刻化学品和所述工程化层之间的相互作用使所述工程化层溶解，从而将所述多晶衬底从所述固态器件结构分离。
应该理解的是，图11中所示的具体步骤提供了根据本发明的实施例处理工程化衬底结构的特定方法。根据可替代实施例也可以执行其他步骤顺序。例如，本发明的可替代实施例可以以不同的顺序执行上文概述的步骤。此外，图11中所示的各个单独步骤可以包括多个子步骤，这些子步骤可以以适合于该单独步骤的各种顺序执行。此外，根据特定的应用，可以添加或移除额外的步骤。本领域的普通技术人员将认识到多种变化、修改和替代。
还应该理解，本文描述的示例和实施例仅用于说明的目的，并且对于本领域技术人员来说，将建议对其进行各种修改或改变，并且各种修改或改变将被包括在本申请的精神和范围内和所附权利要求的范围内。

Claims (9)

1.一种处理工程化衬底结构的方法，所述方法包括：
提供工程化衬底结构，其包括：
多晶衬底，和
封装所述多晶衬底的工程化层；
形成耦合到所述工程化层的牺牲层；
通过以下方式形成耦合到所述牺牲层的固态器件结构：
形成耦合到所述牺牲层的键合层；
形成耦合到所述键合层的单晶的硅层；
在所述单晶的硅层上外延生长氮化镓（GaN）层；
通过外延生长形成耦合到所述氮化镓（GaN）层的N-GaN层；
通过外延生长形成耦合到所述N-GaN层的氮化镓（GaN）基有源层；和
通过外延生长形成耦合到所述氮化镓（GaN）基有源层的P-GaN层；
在所述固态器件结构上形成模塑支撑件；
通过去除所述固态器件结构的一个或多个部分形成所述固态器件结构中的一个或多个沟道，以暴露所述牺牲层的一个或多个部分；
使蚀刻化学品流过所述一个或多个沟道到达所述牺牲层的所述一个或多个暴露部分；和
通过所述蚀刻化学品和所述牺牲层之间的相互作用使所述牺牲层溶解，从而将所述工程化衬底结构从所述固态器件结构分离。
2.根据权利要求1所述的方法，其中所述牺牲层包括钛（Ti）、钒（V）、铬（Cr）、钽（Ta）、钨（W）、铼（Re）、氧化硅、氮化硅、氮氧化硅中的一种，或它们的组合。
3.根据权利要求1所述的方法，其中所述蚀刻化学品包括氢氟酸（HF）或硫酸（H2SO4）。
4.根据权利要求1所述的方法，其中所述多晶衬底包括多晶氮化铝镓（AlGaN）、多晶氮化镓（GaN）、多晶氮化铝（AlN）、碳化硅（SiC）中的一种，或它们的组合。
5.根据权利要求1所述的方法，其中所述一个或多个沟道中的每一个穿过所述模塑支撑件、所述氮化镓（GaN）层、所述单晶的硅层和所述键合层。
6.一种处理工程化衬底结构的方法，所述方法包括：
提供工程化衬底结构，其包括：
多晶衬底，和
封装所述多晶衬底的工程化层；
形成耦合到所述工程化层的牺牲层，所述牺牲层具有暴露的周边；
通过以下方式形成耦合到所述牺牲层的固态器件结构：
形成耦合到所述牺牲层的键合层；
形成耦合到所述键合层的单晶的硅层；
形成耦合到所述单晶的硅层的氮化镓（GaN）层；和
形成耦合到所述氮化镓（GaN）层的一个或多个氮化镓（GaN）基器件；
在所述固态器件结构上形成模塑支撑件；
将蚀刻化学品涂覆到所述牺牲层的所述暴露的周边； 和
通过所述蚀刻化学品和所述牺牲层之间的相互作用使所述牺牲层溶解，从而将所述工程化衬底结构从所述固态器件结构分离。
7.根据权利要求6所述的方法，其中所述牺牲层包括钛（Ti）、钒（V）、铬（Cr）、钽（Ta）、钨（W）、铼（Re）、氧化硅、氮化硅、氮氧化硅中的一种，或它们的组合。
8.根据权利要求6所述的方法，其中所述蚀刻化学品包括氢氟酸（HF）或硫酸（H2SO4）。
9.根据权利要求6所述的方法，其中所述多晶衬底包括多晶氮化铝镓（AlGaN）、多晶氮化镓（GaN）、多晶氮化铝（AlN）、碳化硅（SiC）中的一种，或它们的组合。
CN201680061007.1A 2015-10-19 2016-10-10 工程化衬底上的芯片级封装固态器件的剥离工艺 Active CN108475626B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562243540P 2015-10-19 2015-10-19
US62/243,540 2015-10-19
US15/288,506 2016-10-07
US15/288,506 US9997391B2 (en) 2015-10-19 2016-10-07 Lift off process for chip scale package solid state devices on engineered substrate
PCT/US2016/056271 WO2017069962A1 (en) 2015-10-19 2016-10-10 Lift off process for chip scale package solid state devices on engineered substrate

Publications (2)

Publication Number Publication Date
CN108475626A CN108475626A (zh) 2018-08-31
CN108475626B true CN108475626B (zh) 2023-03-10

Family

ID=58524141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680061007.1A Active CN108475626B (zh) 2015-10-19 2016-10-10 工程化衬底上的芯片级封装固态器件的剥离工艺

Country Status (7)

Country Link
US (2) US9997391B2 (zh)
JP (1) JP6882279B2 (zh)
KR (1) KR102628368B1 (zh)
CN (1) CN108475626B (zh)
SG (1) SG11201803295TA (zh)
TW (1) TWI764872B (zh)
WO (1) WO2017069962A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015006943T5 (de) * 2015-09-24 2018-06-14 Intel Corporation Mehrschicht-Silicium/Galliumnitrid-Halbleiter
US9997391B2 (en) 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
US10290674B2 (en) 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
CN109844184B (zh) * 2016-06-14 2021-11-30 克罗米斯有限公司 用于功率应用和射频应用的工程化衬底结构
US10622468B2 (en) 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
JP6991673B2 (ja) * 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
JP7204625B2 (ja) 2019-07-25 2023-01-16 信越化学工業株式会社 Ｉｉｉ族化合物基板の製造方法及びその製造方法により製造した基板
CN110491827B (zh) * 2019-08-13 2021-02-12 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法
US11127595B2 (en) 2019-09-19 2021-09-21 Microsoft Technology Licensing, Llc Method for bonding a semiconductor substrate to a carrier
CN112786515B (zh) * 2019-11-11 2022-12-13 上海新微技术研发中心有限公司 一种薄膜器件的加工方法
CN112786513B (zh) * 2019-11-11 2023-06-09 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
JP7398966B2 (ja) 2020-01-10 2023-12-15 信越化学工業株式会社 Ｉｉｉ族窒化物基板の製造方法及びｉｉｉ族窒化物基板
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP7319227B2 (ja) * 2020-05-11 2023-08-01 信越化学工業株式会社 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
CN102640258A (zh) * 2009-11-30 2012-08-15 Lg矽得荣株式会社 一种制作氮化物半导体器件的方法
CN104810444A (zh) * 2015-03-04 2015-07-29 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法、发光二极管芯片制备及衬底回收方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7309620B2 (en) 2002-01-11 2007-12-18 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US8101498B2 (en) 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP2007095845A (ja) * 2005-09-27 2007-04-12 Oki Data Corp 半導体複合基板とそれを用いた半導体装置の製造方法
KR101390191B1 (ko) * 2007-07-27 2014-04-29 삼성전자주식회사 정전 방전 기능을 갖는 전자기기
CN102414837B (zh) * 2009-02-27 2016-04-20 奥塔装置公司 用于沉积和外延剥离过程的平铺衬底
KR101706915B1 (ko) 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP2012186229A (ja) * 2011-03-03 2012-09-27 Univ Of Tokyo 単結晶シリコン薄膜の製造方法、単結晶シリコン薄膜デバイスの製造方法及び太陽電池デバイスの製造方法並びに単結晶シリコン薄膜及びそれを用いた単結晶シリコン薄膜デバイス及び太陽電池デバイス
KR101289602B1 (ko) * 2011-04-21 2013-07-24 영남대학교 산학협력단 발광 다이오드
US9269858B2 (en) 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
WO2013099955A1 (ja) 2011-12-27 2013-07-04 富士フイルム株式会社 半導体基板製品の製造方法及びこれに利用されるエッチング方法
TW201414734A (zh) * 2012-07-10 2014-04-16 Takeda Pharmaceutical 氮雜吲哚衍生物
KR20140008012A (ko) * 2012-07-10 2014-01-21 서울바이오시스 주식회사 질화물 반도체층과 성장 기판 분리 방법
JP6234787B2 (ja) * 2012-11-21 2017-11-22 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 基板再生方法及び再生基板
US9082692B2 (en) * 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
TW201503668A (zh) * 2013-07-04 2015-01-16 Novatek Microelectronics Corp 影像顯示系統與其方法
KR20150016759A (ko) * 2013-08-05 2015-02-13 서울바이오시스 주식회사 발광 소자 제조용 템플릿 재생 방법
US9230847B2 (en) * 2013-10-01 2016-01-05 Micron Technology, Inc. Engineered substrate assemblies with thermally opaque materials, and associated systems, devices, and methods
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
US9997391B2 (en) 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
CN102640258A (zh) * 2009-11-30 2012-08-15 Lg矽得荣株式会社 一种制作氮化物半导体器件的方法
CN104810444A (zh) * 2015-03-04 2015-07-29 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法、发光二极管芯片制备及衬底回收方法

Also Published As

Publication number Publication date
JP6882279B2 (ja) 2021-06-02
KR20180096579A (ko) 2018-08-29
CN108475626A (zh) 2018-08-31
US10510577B2 (en) 2019-12-17
JP2018533845A (ja) 2018-11-15
US20180261488A1 (en) 2018-09-13
US9997391B2 (en) 2018-06-12
TWI764872B (zh) 2022-05-21
WO2017069962A1 (en) 2017-04-27
TW201725604A (zh) 2017-07-16
US20170110314A1 (en) 2017-04-20
SG11201803295TA (en) 2018-05-30
KR102628368B1 (ko) 2024-01-22

Similar Documents

Publication Publication Date Title
CN108475626B (zh) 工程化衬底上的芯片级封装固态器件的剥离工艺
US10290674B2 (en) Engineered substrate including light emitting diode and power circuitry
US6607931B2 (en) Method of producing an optically transparent substrate and method of producing a light-emitting semiconductor chip
US10763299B2 (en) Wide band gap device integrated circuit architecture on engineered substrate
US8932891B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
EP2600389B1 (en) Method for bonding semiconductor substrates
US9570351B2 (en) Reusable semiconductor substrates
KR20140048268A (ko) 반도체 장치를 지지 기판에 접착시키는 방법
US10679852B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
US11735685B2 (en) Supports for a semiconductor structure and associated wafers for an optoelectronic device
US20180366618A1 (en) Optoelectronic Semiconductor Devices with Enhanced Light Output
US8395168B2 (en) Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
US20230068911A1 (en) Laser Lift-Off Processing System Including Metal Grid
US11777051B2 (en) Method of manufacturing light-emitting element
CN117080321A (zh) 拼接外延片及其制备方法、显示芯片的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant