CN117080321A - 拼接外延片及其制备方法、显示芯片的制备方法 - Google Patents
拼接外延片及其制备方法、显示芯片的制备方法 Download PDFInfo
- Publication number
- CN117080321A CN117080321A CN202311078088.4A CN202311078088A CN117080321A CN 117080321 A CN117080321 A CN 117080321A CN 202311078088 A CN202311078088 A CN 202311078088A CN 117080321 A CN117080321 A CN 117080321A
- Authority
- CN
- China
- Prior art keywords
- substrate
- bonding
- layer
- functional
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 283
- 239000000463 material Substances 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000005520 cutting process Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000002313 adhesive film Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 204
- 238000010586 diagram Methods 0.000 description 18
- 238000012546 transfer Methods 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052809 inorganic oxide Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种拼接外延片的制备方法以及显示芯片的制备方法,该拼接外延片的制备方法包括如下步骤:在第一衬底上制备外延层;切割外延层和第一衬底,以分别形成多个功能部和多个衬底材料部功能部;将多个功能部分别键合至第二衬底上,在键合过程中控制功能部位于衬底材料部和第二衬底之间;以及,去除衬底材料部,露出功能部。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种拼接外延片及其制备方法、显示芯片的制备方法。
背景技术
微型发光二极管(Micro LED)具有自发光、体积小、低功耗以及反应速度快等优点,逐渐被广泛应用于微显示行业中。
在实际的制备过程中,微型发光二极管的发光材料通常在一个衬底上外延形成,驱动电路(例如CMOS)在另一个衬底上制备,然后将外延材料与驱动电路对位键合。目前,驱动电路所处的晶圆的尺寸通常为8英寸或12英寸。而受限于衬底的尺寸,外延材料通常只能在4英寸或6英寸的衬底上进行制备,导致其适用工艺和平台均较为有限。
发明内容
基于此,有必要针对上述背景技术中的问题,提供一种微型显示芯片的制备方法以及显示芯片,以拓宽外延材料的适用工艺和平台,并进而使得外延材料所处的衬底能够与驱动电路所处的衬底更为匹配,改善制备良率。
根据本公开的一些实施例,提供了一种拼接外延片的制备方法,其包括如下步骤:
在第一衬底上制备外延层;
切割所述外延层和所述第一衬底,以分别形成多个功能部和多个衬底材料部功能部;
将多个所述功能部分别键合至第二衬底上,在键合过程中控制所述功能部位于所述衬底材料部和所述第二衬底之间;以及,
去除所述衬底材料部,露出所述功能部。
在本公开的一些实施例中,在切割所述外延层和所述第一衬底之前,还包括如下步骤:在所述外延层上制备第一键合层,在切割所述外延层和所述第一衬底的过程中,还切割所述第一键合层以形成多个键合材料部,所述功能部还包括所述键合材料部;
在将多个所述功能部分别键合至第二衬底上的过程中,通过所述键合材料部以将所述功能部键合至所述第二衬底上。
在本公开的一些实施例中,所述第二衬底上还设置有第二键合层,在将多个所述功能部分别键合至第二衬底上的过程中,使所述键合材料部接触于第二键合层并进行键合,以使得所述功能部键合至所述第二衬底上。
在本公开的一些实施例中,在将多个所述功能部分别键合至第二衬底上的步骤之前,还包括采用等离子体对所述键合材料部和所述第二键合层进行处理的步骤。
在本公开的一些实施例中,在将多个所述功能部分别键合至第二衬底上的步骤之后,还包括对所述键合材料部和所述第二键合层进行加热处理的步骤。
在本公开的一些实施例中,使所述键合材料部接触于第二键合层并进行键合的方式选自金属键合、氧化物键合或混合键合。
在本公开的一些实施例中,在去除所述衬底材料部之后,还包括将所述功能部从所述第二衬底上转移至第三衬底上的步骤,将所述功能部从所述第二衬底上转移至第三衬底上的步骤包括:
沿着各所述功能部之间的间隙切割所述第二衬底;
将各所述功能部和与其连接的部分所述第二衬底转移并键合至所述第三衬底上,并去除所述第二衬底。
在本公开的一些实施例中,在切割所述外延层和所述第一衬底的步骤之前,还包括:在所述外延层远离所述第一衬底的一侧制备支撑载体;
在切割所述外延层和所述第一衬底的步骤中,使所述功能部附着于所述支撑载体上。
在本公开的一些实施例中,所述支撑载体选自蓝膜、紫外光固化膜、晶片粘结膜、托盘、陶瓷吸盘或夹具。
进一步地,本公开还提供了一种拼接外延片,其包括:
第二衬底和多个相间隔的、键合于所述第二衬底上的功能部,所述功能部直接接触于所述第二衬底,所述功能部的晶向与所述第二衬底的晶向不同;
或者,所述功能部与所述第二衬底之间还设置有直接接触于所述功能部的中间材料,所述功能部的晶向与所述中间材料的晶向不同;
可选地,所述中间材料包括多个相间隔的且分别连接于多个所述功能部的键合材料部;
可选地,所述功能部包括电致发光半导体材料。
进一步地,本公开还提供了一种显示芯片的制备方法,其包括如下步骤:
采用如上述任一实施例所述的拼接外延片的制备方法制备拼接外延片,或者提供如上述实施例中的拼接外延片,所述拼接外延片中的所述功能部包括电致发光材料;
提供阵列基板,所述阵列基板包括驱动衬底和设置于所述驱动衬底上的驱动电路;
将所述拼接外延片键合于所述阵列基板,所述驱动电路电连接于所述功能部。
在本公开的一些实施例中,在制备所述拼接外延片的过程中,露出所述功能部之后,还包括:
在相邻的所述功能部之间制备填充介质层,
在所述功能部和所述填充介质层的远离所述第二衬底的一侧制备导电层;
所述驱动电路通过所述导电层电连接于所述功能部。
在本公开的一些实施例中,在将所述拼接外延片键合于所述驱动电路的步骤中,将所述导电层键合于所述驱动电路。
在本公开的一些实施例中,所述导电层包括电极子层和键合子层,所述电极子层和所述键合子层依次层叠设置于所述功能部上,所述键合子层的材料包括金属材料。
在本公开的一些实施例中,所述阵列基板还包括设置于所述驱动电路的远离所述驱动衬底的一侧的第三键合层,在将所述拼接外延片键合于所述驱动电路的步骤中,使所述键合子层接触于所述第三键合层并进行键合,以使得所述拼接外延片键合于所述驱动电路。
在本公开的一些实施例中,在将拼接外延片键合于阵列基板之后之后,还包括如下步骤:
去除所述第二衬底,露出所述功能部;
刻蚀去除位于相邻的所述功能部之间的所述导电层。
在传统技术中,发光材料需要在晶圆上外延制备,而晶圆的大小决定了发光材料整体的尺寸,因此技术人员通常选择对驱动电路所处的晶圆进行切割,以适应发光材料所处的晶圆。然而这样的制备方式也导致在制备微型发光二极管芯片时只能够采用较为落后的制程工艺,制约了微型发光二极管芯片质量的进一步提升。
为了解决上述问题,在本公开提供的拼接外延片的制备方法中,先以第一衬底作为外延层的原生衬底以制备外延层,然后再对外延层和第一衬底共同分割并作为整体功能部转移至第二衬底上,再去除第一衬底。本公开抛弃了传统技术中的思维定式,使得功能部能够在保证功能部的质量的同时,摆脱其对于原生衬底的依赖,并转移至第二衬底上。这能够拓宽外延材料的适用工艺和平台,并进而使得外延材料所处的衬底能够与驱动电路所处的衬底更为匹配,改善制备良率。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他实施例的附图。
图1为拼接外延片的制备方法的一种步骤示意图;
图2为在第一衬底上制备外延层的结构示意图;
图3为在图2所示结构的基础上制备第一键合层的结构示意图;
图4为在图3所示结构的基础上制备支撑载体的结构示意图;
图5为在图4所示结构的基础上切割外延层和第一衬底的结构示意图;
图6为在图5所示结构的基础上将多个功能部键合至第二衬底上的结构示意图;
图7为在图6所示结构的基础上去除衬底材料部的结构示意图;
图8为在图7所示结构的基础上制备填充介质层的结构示意图;
图9为在图8所示结构的基础上制备导电层的结构示意图;
图10为显示芯片的制备方法的一种步骤示意图;
图11为本公开提供的一种阵列基板的结构示意图;
图12为将拼接外延片键合于阵列基板的结构示意图;
图13为在图12所示结构的基础上刻蚀导电层的结构示意图;
其中,各附图标记及其含义如下:
11、支撑载体;100、第一衬底;101、衬底材料部;110、外延层;111、功能部;120、第一键合层;121、键合材料部;130、填充介质层;200、第二衬底;201、标记部;210、第二键合层;140、导电层;141、电极子层;142、键合子层;300、驱动衬底;310、驱动电路;320、第三键合层。
具体实施方式
为了便于理解本公开,下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是,本公开可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本公开的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本公开教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时,单数形式的“一”、“一个”和“该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述公开的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本公开的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差,图中显示的区实质上是示意性的,它们的形状并不意图显示芯片的区的实际形状且并不意图限定本公开的范围。
本公开提供了一种拼接外延片的制备方法,图1为该拼接外延片的制备方法的一种步骤示意图,参照图1所示,该拼接外延片的制备方法包括步骤S1.1~步骤S1.4。
步骤S1.1,在第一衬底100上制备外延层110。
图2为在第一衬底100上制备外延层110的结构示意图。参照图2所示,外延层110层叠设置于衬底上。
在该实施例的一些示例中,外延层110的材料可以包括电致发光半材料。其中电致发光材料指的是该材料在受到外接电源的作用下能够激发产生光子。电致发光材料可以是半导体材料。在该实施例中,电致发光材料可以是氮化镓(GaN)、砷化镓(GaAs)、氮化铟镓(InGaN)和磷化铝铟镓(AlInGaP)中的一种或多种。
在该实施例的一些示例中,外延层110外延生长于第一衬底100上。进一步地,在第一衬底100上制备外延层110的方法可以是化学气相沉积法,例如金属有机化合物化学气相沉积法。采用金属有机化合物化学气相沉积法能够使得外延层110具有较好的沉积质量。
可以理解,第一衬底100用于作为外延层110外延生长的基底,第一衬底100的材料可以不作限定,只要能够用于外延层110的生长即可。在该实施例中,为了获得较好的外延层110的质量,第一衬底100的材料可以包括锗、锗硅、蓝宝石、硅、碳化硅、砷化镓、氮氧化铝、氮化镓、磷化铟和磷化镓中的一种或多种。
在该实施例的一些示例中,在第一衬底100上制备外延层110之前,还包括清洗第一衬底100的步骤。清洗第一衬底100的方式可以是采用纯水清洗第一衬底100。
在该实施例的一些示例中,在第一衬底100上制备外延层110之后,还包括如下步骤:在外延层110上制备第一键合层120。
图3为在图2所示结构的基础上制备第一键合层120的结构示意图。参照图3所示,第一键合层120层叠设置于外延层110上。可以理解,第一键合层120用于在后续的制备过程中键合至第二衬底200上,以提高键合的稳定性并保护外延层110。
在该实施例的一些示例中,对应于具体键合方式的不同,第一键合层120的材料可以包括无机材料和/或有机材料。其中无机材料可以包括氧化物、氮化物和金属中的一种或多种,有机材料可以是光刻胶材料。
在该实施例中,第一键合层120的材料可以包括无机氧化物材料或无机氮化物材料,以使得第一键合层120与外延层110之间具有较高的结合强度。
在该实施例的一些示例中,制备第一键合层120的方式可以是化学气相沉积法或原子层沉积法。
在该实施例的另一些示例中,也可以通过使第一衬底100反应以形成第一键合层120。例如,可以对第一衬底100进行氧化处理,以在第一衬底100上形成第一键合层120。
在该实施例的一些示例中,在制备第一键合层120之后,还包括对第一键合层120远离外延层110的一侧表面进行平坦化处理的步骤。进一步地,平坦化处理的方式可以是物理减薄、湿法刻蚀或化学机械抛光。在平坦化处理的过程中,第一键合层120得到减薄,并且保留的第一键合层120表面具有较高的平整度和膜层质量,以便于提高后续键合过程中的键合强度。
步骤S1.2,切割外延层110和第一衬底100,以分别形成多个功能部111和多个衬底材料部101。
在该实施例的一些示例中,在切割外延层110和第一衬底100之前,还包括如下步骤:在外延层110远离第一衬底100的一侧制备支撑载体11。
图4为在图3所示结构的基础上制备支撑载体11的结构示意图。参照图4所示,支撑载体11设置于外延层110的远离第一衬底100的一侧。进一步地,支撑载体11设置于第一键合层120上并直接接触于第一键合层120。
其中,设置支撑载体11能够在对外延层110和第一衬底100进行切割的过程中保持功能部整体的结构稳定,以便于后续分别转移功能部。更重要的是,将支撑载体11设置于外延层110远离第一衬底100的一侧,还能够在切割过程中保护外延层110,保证外延层110的质量。
在该实施例的一些示例中,支撑载体11可以选自蓝膜、紫外光固化膜(UV膜)、晶片粘结膜(DAF膜)、托盘、陶瓷吸盘或夹具。在该实施例中,支撑载体11可以是蓝膜,蓝膜具有较强的形变能力,采用蓝膜有助于分离切割后的功能部111。
图5为在图4所示结构的基础上切割外延层110和第一衬底100的结构示意图。参照图5所示,在切割过程中可以形成多道贯穿外延层110和第一衬底100的沟槽,以将外延层110分割为多个功能部111,并且将第一衬底100分割为多个衬底材料部101。进一步地,在切割外延层110和第一衬底100的过程中,还切割第一键合层120,使得该沟槽还贯穿第一键合层120,以形成多个键合材料部121。
参照图5所示,在该实施例的一些示例中,依次层叠设置的衬底材料部101、功能部111和键合材料部121共同组成一个转移整体,该转移整体在后续的转移过程中可以作为整体进行移动并键合至第二衬底200上。
结合图4~图5所示,在切割外延层110和第一衬底100的过程中,可以对第一衬底100和外延层110整体进行翻转,以使得第一衬底100位于外延层110上。如此在切割过程中,第一衬底100被首先切割,这能够尽可能降低切割过程中对于外延层110的影响。
在该实施例的一些示例中,切割外延层110和第一衬底100的方式可以是激光切割。
在该实施例的一些示例中,功能部111可以是位于第一衬底100上的、含有微型发光二极管的裸片(die)。
步骤S1.3,将多个功能部111分别键合至第二衬底200上。
图6为在图5所示结构的基础上将多个功能部111键合至第二衬底200上的结构示意图。参照图6所示,功能部111可以有多个,相邻的功能部111之间具有间隔。进一步地,功能部111可以阵列设置于第二衬底200上。
参照图6所示,在该实施例的一些示例中,第二衬底200上可以设置有标记部201。该标记部201可以作为后续转移功能部111时的对位标记。其中,标记部201中可以具有特定的标记图案。在该实施例的一些示例中,制备标记部201的方式可以包括:在第二衬底200上沉积标记材料层,刻蚀该标记材料层以形成标记部201。
在该实施例的一些示例中,将多个功能部111分别键合至第二衬底200上的步骤中,可以拾取各功能部111及衬底材料部101,并逐个转移至第二衬底200上。
参照图6所示,在该实施例中,在将多个功能部111分别键合至第二衬底200上的步骤中,可以控制功能部111位于衬底材料部101和第二衬底200之间。
在该实施例的一些示例中,在将多个功能部111分别键合至第二衬底200上的过程中,可以通过预先制备的键合材料部121以将功能部111键合至第二衬底200上。
在该实施例的一些示例中,第二衬底200上也可以设置第二键合层210。在将多个功能部111分别键合至第二衬底200上的过程中,使键合材料部121接触于第二键合层210并进行键合,以使得功能部111键合至第二衬底200上。
在该实施例的一些示例中,使键合材料部121接触于第二键合层210并进行键合的方式可以是金属键合、氧化物键合或混合键合。可以理解,键合的方式与键合材料部121和第二键合层210的材料相关。例如,当键合方式为金属键合时,则键合材料部121和第二键合层210的材料应当包括金属材料,当键合方式为氧化物键合时,则键合材料部121和第二键合层210的材料应当包括氧化物材料,当键合方式为混合键合时,则键合材料部121和第二键合层210的材料可以包括一种或多种无机材料,或者键合材料部121和第二键合层210的材料也可以包括一种或多种有机材料。
在该实施例中,使键合材料部121接触于第二键合层210并进行键合的方式是氧化物键合。对应地,键合材料部121和第二键合层210的材料均包括氧化物,例如氧化硅。
在该实施例的一些示例中,制备第二键合层210的方式可以是化学气相沉积法或原子层沉积法。
在该实施例的另一些示例中,也可以通过使第二衬底200反应以形成第二键合层210。例如,可以对第二衬底200进行氧化处理,以在第二衬底200上形成第二键合层210。
在该实施例的一些示例中,在将多个功能部分别键合至第二衬底200上的步骤之前,还包括采用等离子体对键合材料部121和第二键合层210进行处理的步骤。采用等离子体对键合材料部121和第二键合层210进行处理,能够增加二者表面的悬挂键和表面积,从而使得二者之间具有更高的结合强度。
在该实施例的一些示例中,在将多个功能部分别键合至第二衬底200上的步骤之后,还包括对键合材料部121和第二键合部进行加热处理的步骤。通过加热处理能够促进二者之间的界面处的原子扩散,从而进一步增强二者之间的结合强度,使得功能部111更稳定地附着于第二衬底200上。
可以理解,在本公开中,多个功能部之间间隔设置,在将多个功能部键合至第二衬底200的过程中,每个功能部分别与第二衬底200键合。但多个功能部可以顺序被转移至第二衬底200上,也可以同时被转移至第二衬底200上。
在该实施例的一些示例中,在将多个功能部分别键合至第二衬底200上的步骤中,可以采用机械手抓取一个或多个功能部,并将其设置于第二衬底200上的对应区域。可以理解,功能部的排列方式可以根据实际需求设置,具体地,功能部的排列方式应当与实际的显示需求以及后续键合的驱动电路310相对应。
在该实施例中同时设置了键合材料部121和第二键合层210,这能够有效降低功能部在键合至第二衬底200时的键合应力,提高键合稳定性。在其他一些实施例中,也可以仅设置键合材料部121而不设置第二键合层210,这能够节约在第二衬底200上制备第二键合层210的工艺,但在键合过程中需要较高的对位精度。在另一些实施例中,也可以不设置键合材料部121和第二键合层210,这能够有效节约该拼接外延片的制备工艺,但不利于保证外延层110的质量。
进一步地,在该实施例的一些示例中,第一衬底100的尺寸小于第二衬底200的尺寸。例如,第一衬底100可以是4英寸晶圆或6英寸晶圆,第二衬底200可以是8英寸晶圆或12英寸晶圆。
步骤S1.4,去除衬底材料部101,露出功能部111。
图7为在图6所示结构的基础上去除衬底材料部101的结构示意图。参照图7所示,衬底材料部101被去除,功能部111露出,相邻的功能部111之间具有间隙。
在该实施例的一些示例中,去除衬底材料部101的方式可以是平坦化处理。例如可以采用机械研磨、湿法刻蚀或化学机械抛光的方式以去除衬底材料部101。可以理解,去除衬底材料部101之后,即能够将功能部111成功转移至第二衬底200上。
在该实施例的一些示例中,在露出功能部111之后,还包括如下步骤:在相邻的功能部111之间制备填充介质层130,在功能部111和填充介质层的远离第二衬底200的一侧制备导电层140。
图8为在图7所示结构的基础上制备填充介质层130的结构示意图。参照图8所示,填充介质层130设置于相邻的功能部111之间。功能部111可以从填充介质层130中露出。其中,通过设置填充介质层130,能够进一步固定功能部111的位置,防止功能部111发生偏移,保证其位置准确性。另外,填充介质层130可以填充相邻的功能部111之间的间隙,以获得平坦的表面,还有利于后续设置其他功能层。
在该实施例的一些示例中,填充介质层130还可以接触于第二衬底200或接触于第二键合层210,以进一步提高功能部111的稳定性。
在该实施例的一些示例中,填充介质层130可以用于绝缘间隔相邻的功能部111。
在该实施例的一些示例中,对于功能部111包括发光材料的情况,填充介质层130还可以包括能够特定的反射结构或折射结构。
在该实施例的一些示例中,填充介质层130的材料可以选自无机氧化物材料、无机氮化物材料、金属材料和有机材料中的一种或多种。例如,填充介质层130的材料可以选自氧化硅、氮化硅、环氧树脂、聚酰亚胺和氧化铟锡中的一种或多种。
在该实施例中,填充介质层130的材料可以包括光刻胶,制备填充介质层130的步骤包括:在第二衬底200上旋涂光刻材料,对光刻材料进行曝光处理以使得光刻材料固化形成光刻胶。
可以理解,第一衬底100为功能部111的原生衬底,在将功能部111转移至第二衬底200时,功能部111需要经过一次翻转,这对于某些具有方向性的器件结构可能是不利的。在该实施例的一些示例中,在去除衬底材料部101之后,还可以包括将功能部111从第二衬底200上转移至第三衬底上的步骤。其中,将功能部111从第二衬底200上转移至第三衬底上的方式可以与将功能部111从第一衬底100上转移至第二衬底200上的方式相同。例如,该步骤可以包括:沿着各功能部111之间的间隙切割所述第二衬底200;将各所述功能部111和与其连接的部分第二衬底200转移并键合至所述第三衬底上,并去除所述第二衬底。将功能部111从第二衬底200转移至第三衬底上时,功能部111位于第二衬底200和第三衬底之间。通过转移至第三衬底上,能够使得功能部111再次翻转,以满足更为丰富的需求。
图9为在图8所示结构的基础上制备导电层140的结构示意图。参照图9所示,导电层140设置于功能部111和填充介质层130的远离第二衬底200的一侧。其中,导电层140电连接于功能部111。
在该实施例的一些示例中,导电层140可以是图案化的,即导电层140可以被刻蚀形成具有特定形状的电路结构,以使得功能部111按照特定的方式电连接于驱动电路。
进一步地,在该实施例的一些示例中,功能部111也可以是图案化的,即功能部111中可以被划分出多个可以独立使用的器件,图案化的导电层140可以对应于图案化的功能部111。
在该实施例的一些示例中,导电层140可以包括电极子层141和键合子层142。电极子层141和键合子层142依次层叠设置于功能部111上。其中,键合子层142能够用于该拼接外延片与驱动电路310进行键合,电极子层141能够保护功能部111并作为功能部111与键合子层142之间的接触材料,保证功能部111与键合子层142之间具有较好的导电性能。
在该实施例的一些示例中,制备导电层140的步骤包括:在功能部111和填充介质层130的远离第二衬底200的一侧制备电极子层141,在电极子层141的远离第二衬底200的一侧制备键合子层142。
在该实施例的一些示例中,电极子层141的材料可以包括导电金属氧化物。例如,电极子层141的材料可以包括氧化铟锡(ITO)、氧化铝锌(AZO)、铟镓锌氧化物(IGZO)和铟锌氧化物(IZO)中的一种或多种。
在该实施例的一些示例中,制备电极子层141的方式可以是物理气相沉积法。
在该实施例的一些示例中,键合子层142的材料可以包括金属材料。例如,键合子层142的材料可以是铜、铝、钨、钴、银和金中的一种或多种。
可以理解,通过步骤S1.1~步骤S1.4,能够制备得到如图9所示的拼接外延片。
进一步地,本公开还提供了一种拼接外延片,参照图9所示,该拼接外延片包括第二衬底200和多个相间隔的、键合于第二衬底200上的功能部111,功能部111直接接触于第二衬底200,功能部111的晶向与第二衬底200的晶向不同,或者,功能部111与第二衬底200之间还设置有直接接触于功能部111的中间材料,功能部111的晶向与中间材料的晶向不同。
传统技术中通常基于原生衬底生长外延层,并且外延层并不会从原生衬底上转移。而基于外延自身的特性,外延层的晶向总是与原生衬底的晶相相同。在该实施例中,由于将外延层110切割为多个功能部111,再从第一衬底100转移至第二衬底200上,使得功能部111的晶相可以与第二衬底200的晶相不同,从而形成拼接的外延片结构。这能够进一步丰富功能部111与第二衬底200的具体构造。
在该实施例的一些示例中,中间材料包括多个相间隔的且分别连接于多个功能部111的键合材料部121。
在该实施例的一些示例中,功能部111可以包括电致发光半导体材料,该电致发光半导体材料可以是氮化镓(GaN)、砷化镓(GaAs)、氮化铟镓(InGaN)和磷化铝铟镓(AlInGaP)中的一种或多种。进一步地,功能部111中可以包括PN结。
在传统技术中,发光材料需要在晶圆上外延制备,而晶圆的大小决定了发光材料整体的尺寸,因此技术人员通常选择对驱动电路310所处的晶圆进行切割,以适应发光材料所处的晶圆。然而这样的制备方式也导致在制备微型发光二极管芯片时只能够采用较为落后的制程工艺,制约了微型发光二极管芯片质量的进一步提升。
为了解决上述问题,在本公开提供的拼接外延片的制备方法中,先以第一衬底100作为外延层110的原生衬底以制备外延层110,然后再对外延层110和第一衬底100共同分割并作为整体转移至第二衬底200上,再去除第一衬底100。本公开抛弃了传统技术中的思维定式,使得功能部111能够在保证功能部111的质量的同时,摆脱其对于原生衬底的依赖,并转移至第二衬底200上。这能够拓宽外延材料的适用工艺和平台,并进而使得外延材料所处的衬底能够与驱动电路所处的衬底更为匹配,改善制备良率。
进一步地,本公开还提供了一种显示芯片的制备方法。图10为该制备方法的一种步骤示意图,参照图10所示,该显示芯片的制备方法包括步骤S2.1~步骤S2.3。
步骤S2.1,制备拼接外延片,拼接外延片中的功能部111包括电致发光材料。
可以理解,该步骤S2.1可以参照上述实施例中的步骤S1.1~步骤S1.4进行。步骤S2.1制备得到的拼接外延片的结构可以参照图9所示。
在该实施例的一些示例中,在露出功能部111之后,可以包括:在相邻的功能部111之间制备填充介质层130,在功能部111和填充介质层130的远离第二衬底200的一侧制备导电层140。
进一步地,在该实施例的一些示例中,导电层140可以包括电极子层141和键合子层142。电极子层141和键合子层142依次层叠设置于功能部111上。
步骤S2.2,提供阵列基板,阵列基板包括驱动衬底300和设置于驱动衬底300上的驱动电路310。
图11为本公开提供的一种阵列基板的结构示意图。参照图11所示,该阵列基板包括驱动衬底300和设置于驱动衬底300上的驱动电路310。可以理解,该驱动电路310可以用于驱动如图9所示的拼接外延片中的功能部111发光。
在该实施例的一些示例中,驱动电路310可以包括位于驱动衬底300上的、含有集成电路的裸片(die)。通过将功能部111电连接于驱动电路310,能够组合形成具有特定功能的芯片,例如微型发光二极管芯片。
在该实施例的一些示例中,驱动衬底300的尺寸可以与第二衬底200的尺寸相同,以使得拼接外延片和该阵列基板能够在相同的平台上制备,提高该拼接外延片在转移至阵列基板上的过程中的良率。
在该实施例的一些示例中,驱动衬底300可以是晶圆,驱动电路310可以是在该晶圆上制备的集成电路。驱动衬底300的材料可以包括半导体材料。例如,驱动衬底300的材料可以使硅、硅锗、氮化镓和碳化硅中的一种或多种。
参照图11所示,在该实施例的一些示例中,该阵列基板还可以包括第三键合层320。第三键合层320设置于驱动电路310的远离驱动衬底300的一侧。进一步地,第三键合层320的材料包括导电材料,第三键合层320可以电连接于驱动电路310。
步骤S2.3,将拼接外延片键合于阵列基板,驱动电路310电连接于功能部111。
图12为将拼接外延片键合于阵列基板的结构示意图。参照图12所示,在该实施例的一些示例中,拼接外延片中的键合子层142接触于阵列基板中的第三键合层320并键合,以使得拼接外延片键合于阵列基板。可以理解,驱动电路310可以通过第三键合层320和键合子层142电连接于功能部111。
在该实施例的一些示例中,在将拼接外延片键合于阵列基板的过程中,可以翻转阵列基板并使得驱动电路310远离驱动衬底300的一侧朝向功能部111,然后对位进行键合。
可以理解,在该实施例的一些示例中,在该实施例的一些示例中,使键合子层142接触于第三键合层320并进行键合的方式可以是金属键合或混合键合。在该实施例中,使键合子层142接触于第三键合层320并进行键合的方式是金属键合。
在该实施例的一些示例中,在将拼接外延片键合于阵列基板之后,还包括如下步骤:去除第二衬底200,露出功能部111;刻蚀去除位于相邻的功能部111之间的导电层140。在去除第二衬底200之前,可以进一步翻转拼接外延片,以使得第二衬底200位于驱动衬底300的上方,便于进行去除操作。
图13为在图12所示结构的基础上刻蚀导电层140的结构示意图。参照图13所示,第二衬底200被去除,以使得功能部111露出,并且,相邻的功能部111之间的导电层140被去除,以形成多个间隔的、分别连接于相应功能部111的电极。
在该实施例的一些示例中,去除第二衬底200的方式可以是平坦化处理。例如可以采用机械研磨、湿法刻蚀或化学机械抛光的方式以去除衬底材料部101。
在该实施例的一些示例中,刻蚀去除位于相邻的功能部111之间的导电层140的步骤可以包括:在功能部111上形成遮蔽功能部111的掩模,该掩模中具有露出功能部111之间的区域的开口,基于该掩模刻蚀导电层140。
进一步地,在该实施例的一些示例中,在刻蚀导电层140的步骤中,位于相邻的外延材料层之间的填充介质层130也被一并刻蚀去除。
通过步骤S2.1~步骤S2.3,能够实现拼接外延片转移至阵列基板上。
可以理解,在该实施例的一些示例中,该显示芯片可以是微型发光二极管(MicroLED)芯片。
在本公开提供的显示芯片的制备方法中,先将功能部转移至第二衬底上以形成拼接外延片,再将该拼接外延片键合至阵列基板上。由于第二衬底可以与阵列基板的尺寸更为契合,因此阵列基板无需进一步切割,并且第二衬底和阵列基板也可以在更为先进的制程平台上进行制备。相较于传统技术中的制备方式,能够有效提高显示芯片的制备良率。
请注意,上述实施例仅出于说明性目的而不意味对本公开的限制。
应该理解的是,除非本文中有明确的说明,步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,制备过程中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
Claims (15)
1.一种拼接外延片的制备方法,其特征在于,包括如下步骤:
在第一衬底上制备外延层;
切割所述外延层和所述第一衬底,以分别形成多个功能部和多个衬底材料部功能部;
将多个所述功能部分别键合至第二衬底上,在键合过程中控制所述功能部位于所述衬底材料部和所述第二衬底之间;以及,
去除所述衬底材料部,露出所述功能部。
2.根据权利要求1所述的拼接外延片的制备方法,其特征在于,在切割所述外延层和所述第一衬底之前,还包括如下步骤:在所述外延层上制备第一键合层,在切割所述外延层和所述第一衬底的过程中,还切割所述第一键合层以形成多个键合材料部,所述功能部还包括所述键合材料部;
在将多个所述功能部分别键合至第二衬底上的过程中,通过所述键合材料部以将所述功能部键合至所述第二衬底上。
3.根据权利要求2所述的拼接外延片的制备方法,其特征在于,所述第二衬底上还设置有第二键合层,在将多个所述功能部分别键合至第二衬底上的过程中,使所述键合材料部接触于第二键合层并进行键合,以使得所述功能部键合至所述第二衬底上。
4.根据权利要求3所述的拼接外延片的制备方法,其特征在于,在将多个所述功能部分别键合至第二衬底上的步骤之前,还包括采用等离子体对所述键合材料部和所述第二键合层进行处理的步骤;和/或,
在将多个所述功能部分别键合至第二衬底上的步骤之后,还包括对所述键合材料部和所述第二键合层进行加热处理的步骤。
5.根据权利要求3所述的拼接外延片的制备方法,其特征在于,使所述键合材料部接触于第二键合层并进行键合的方式选自金属键合、氧化物键合或混合键合。
6.根据权利要求1~5任意一项所述的拼接外延片的制备方法,其特征在于,在去除所述衬底材料部之后,还包括将所述功能部从所述第二衬底上转移至第三衬底上的步骤,将所述功能部从所述第二衬底上转移至第三衬底上的步骤包括:
沿着各所述功能部之间的间隙切割所述第二衬底;
将各所述功能部和与其连接的部分所述第二衬底转移并键合至所述第三衬底上,并去除所述第二衬底。
7.根据权利要求1~5任意一项所述的拼接外延片的制备方法,其特征在于,在切割所述外延层和所述第一衬底的步骤之前,还包括:在所述外延层远离所述第一衬底的一侧制备支撑载体;
在切割所述外延层和所述第一衬底的步骤中,使所述功能部附着于所述支撑载体上。
8.根据权利要求7所述的拼接外延片的制备方法,其特征在于,所述支撑载体选自蓝膜、紫外光固化膜、晶片粘结膜、托盘、陶瓷吸盘或夹具。
9.一种拼接外延片,其特征在于,包括:
第二衬底和多个相间隔的、键合于所述第二衬底上的功能部,所述功能部直接接触于所述第二衬底,所述功能部的晶向与所述第二衬底的晶向不同;
或者,所述功能部与所述第二衬底之间还设置有直接接触于所述功能部的中间材料,所述功能部的晶向与所述中间材料的晶向不同;
可选地,所述中间材料包括多个相间隔的且分别连接于多个所述功能部的键合材料部;
可选地,所述功能部包括电致发光半导体材料。
10.一种显示芯片的制备方法,其特征在于,包括如下步骤:
采用如权利要求1~8任意一项所述的拼接外延片的制备方法制备拼接外延片,或者提供如权利要求9所述的拼接外延片,所述拼接外延片中的所述功能部包括电致发光材料;
提供阵列基板,所述阵列基板包括驱动衬底和设置于所述驱动衬底上的驱动电路;
将所述拼接外延片键合于所述阵列基板,所述驱动电路电连接于所述功能部。
11.根据权利要求10所述的显示芯片的制备方法,其特征在于,在制备所述拼接外延片的过程中,露出所述功能部之后,还包括:
在相邻的所述功能部之间制备填充介质层,
在所述功能部和所述填充介质层的远离所述第二衬底的一侧制备导电层;
所述驱动电路通过所述导电层电连接于所述功能部。
12.根据权利要求11所述的显示芯片的制备方法,其特征在于,在将所述拼接外延片键合于所述驱动电路的步骤中,将所述导电层键合于所述驱动电路。
13.根据权利要求12所述的显示芯片的制备方法,其特征在于,所述导电层包括电极子层和键合子层,所述电极子层和所述键合子层依次层叠设置于所述功能部上,所述键合子层的材料包括金属材料。
14.根据权利要求13所述的显示芯片的制备方法,其特征在于,所述阵列基板还包括设置于所述驱动电路的远离所述驱动衬底的一侧的第三键合层,在将所述拼接外延片键合于所述驱动电路的步骤中,使所述键合子层接触于所述第三键合层并进行键合,以使得所述拼接外延片键合于所述驱动电路。
15.根据权利要求10~14任意一项所述的显示芯片的制备方法,其特征在于,在将拼接外延片键合于阵列基板之后,还包括如下步骤:
去除所述第二衬底,露出所述功能部;
刻蚀去除位于相邻的所述功能部之间的所述导电层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311078088.4A CN117080321A (zh) | 2023-08-24 | 2023-08-24 | 拼接外延片及其制备方法、显示芯片的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311078088.4A CN117080321A (zh) | 2023-08-24 | 2023-08-24 | 拼接外延片及其制备方法、显示芯片的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117080321A true CN117080321A (zh) | 2023-11-17 |
Family
ID=88703883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311078088.4A Pending CN117080321A (zh) | 2023-08-24 | 2023-08-24 | 拼接外延片及其制备方法、显示芯片的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117080321A (zh) |
-
2023
- 2023-08-24 CN CN202311078088.4A patent/CN117080321A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10290674B2 (en) | Engineered substrate including light emitting diode and power circuitry | |
JP7136834B2 (ja) | 小型光源を有する波長変換発光デバイス | |
US10510577B2 (en) | Lift off process for chip scale package solid state devices on engineered substrate | |
US8241932B1 (en) | Methods of fabricating light emitting diode packages | |
US20220130807A1 (en) | Discontinuous patterned bonds for semiconductor devices and associated systems and methods | |
US8309377B2 (en) | Fabrication of reflective layer on semiconductor light emitting devices | |
US20110018013A1 (en) | Thin-film flip-chip series connected leds | |
US20120205694A1 (en) | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding | |
CN103650171A (zh) | 将半导体装置结合到支持衬底的方法 | |
US10134636B2 (en) | Methods for producing semiconductor devices | |
US20180005827A1 (en) | Multi-deposition process for high quality gallium nitride device manufacturing | |
TWI740212B (zh) | 微型發光二極體晶片的製作方法 | |
CN117080321A (zh) | 拼接外延片及其制备方法、显示芯片的制备方法 | |
CN110600990A (zh) | 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法 | |
US20230068911A1 (en) | Laser Lift-Off Processing System Including Metal Grid | |
JP2005079369A (ja) | 半導体複合装置の製造方法 | |
CN116913942A (zh) | 外延片结构、外延功能器件及制备方法 | |
US20240186298A1 (en) | Discontinuous patterned bonds for semiconductor devices and associated systems and methods | |
JP2009290232A (ja) | 半導体複合装置の製造方法 | |
WO2024058950A1 (en) | Method of transferring patterned micro-led die onto a silicon carrier for wafer-to-wafer hybrid bonding to a cmos backplane | |
WO2020146108A1 (en) | Processes, articles and apparatus that incorporate semiconductor switches and drive circuitry on compound semiconductor chiplets | |
TW201314959A (zh) | 使用載體晶圓之發光二極體晶圓層次處理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |