CN116913942A - 外延片结构、外延功能器件及制备方法 - Google Patents
外延片结构、外延功能器件及制备方法 Download PDFInfo
- Publication number
- CN116913942A CN116913942A CN202311077989.1A CN202311077989A CN116913942A CN 116913942 A CN116913942 A CN 116913942A CN 202311077989 A CN202311077989 A CN 202311077989A CN 116913942 A CN116913942 A CN 116913942A
- Authority
- CN
- China
- Prior art keywords
- functional
- substrate
- unit
- layer
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 308
- 239000000463 material Substances 0.000 claims description 105
- 238000000034 method Methods 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000004593 Epoxy Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims 1
- 229920000647 polyepoxide Polymers 0.000 claims 1
- 239000010410 layer Substances 0.000 description 252
- 238000010586 diagram Methods 0.000 description 15
- 230000002950 deficient Effects 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 229910052809 inorganic oxide Inorganic materials 0.000 description 5
- 238000000227 grinding Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种外延片结构、外延功能器件及制备方法,该外延片结构用于键合至设置有多个驱动单元的驱动衬底上,外延片结构包括:承载衬底、功能单元和占位单元;功能单元和占位单元设置于承载衬底上,且功能单元键合于承载衬底,功能单元在承载衬底上的位置与驱动单元中的有效驱动单元在驱动衬底上的位置相对应,占位单元在承载衬底上的位置与驱动单元中的不良驱动单元在驱动衬底上的位置相对应。
Description
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种外延片结构、外延功能器件及制备方法。
背景技术
在目前的半导体相关器件的制程中,通常需要在一个衬底(例如晶圆)上外延制备特定的功能结构,然后将该衬底键合至设置有驱动电路的另一个衬底上,以将功能结构与驱动电路结合为器件整体。该工艺已经被广泛应用于微型发光二极管(Micro LED)的制备中。
在实际的生产中,驱动电路通常是在晶圆上制备的集成电路,一个晶圆上通常同时设置有多个含有驱动电路的裸片(Die),由于工艺的限制,制备的裸片具有一定的良率,因而一个晶圆上总是包含不良的裸片。另一方面,外延制备的功能结构也存在一定的良率,导致一个晶圆上也总是包含不良的功能结构。这两个因素共同导致了最终键合后得到的器件的良率偏低,同时也造成了资源的浪费。
发明内容
基于此,有必要针对上述背景技术中的问题,提供一种外延片结构、外延功能器件及制备方法,以提高资源的利用率并改善键合后器件的良率。
根据本公开的一些实施例,提供了一种外延片结构,所述外延片结构用于键合至设置有多个驱动单元的驱动衬底上,所述外延片结构包括:承载衬底、功能单元和占位单元;
所述功能单元和所述占位单元设置于所述承载衬底上,且所述功能单元键合于所述承载衬底,所述功能单元在所述承载衬底上的位置与所述驱动单元中的有效驱动单元在所述驱动衬底上的位置相对应,所述占位单元在所述承载衬底上的位置与所述驱动单元中的不良驱动单元在所述驱动衬底上的位置相对应。
在本公开的一些实施例中,所述功能单元包括微型发光二极管。
在本公开的一些实施例中,所述占位单元远离所述承载衬底的一侧表面与所述功能单元远离所述承载衬底的一侧表面相齐平。
在本公开的一些实施例中,还包括功能键合层,所述功能键合层设置于所述功能单元和所述承载衬底之间,且所述功能单元通过所述功能键合层键合于所述承载衬底。
在本公开的一些实施例中,还包括承载键合层,所述承载键合层覆盖于所述承载衬底上,所述功能键合层键合于所述承载键合层。
在本公开的一些实施例中,所述功能键合层的材料包括氧化硅、氮化硅、环氧树脂、聚酰亚胺、铟锡氧化物和金属中的一种或多种。
在本公开的一些实施例中,所述承载键合层的材料包括氧化硅、氮化硅、环氧树脂、聚酰亚胺、铟锡氧化物和金属中的一种或多种。
在本公开的一些实施例中,所述占位单元包括半导体材料,所述外延片结构还包括占位键合层,所述占位键合层设置于所述占位单元和所述承载衬底之间,且所述占位单元通过所述占位键合层键合于所述承载衬底。
在本公开的一些实施例中,还包括介质层,所述介质层设置于所述功能单元和所述占位单元之间的间隙中。
在本公开的一些实施例中,所述介质层的材料为介质材料,所述占位单元中也包括所述介质材料。
进一步地,本公开还提供了一种制备上述任意一项实施例中的外延片结构的制备方法,其包括如下步骤:
在功能原生衬底上制备功能外延层;
对所述功能外延层和所述功能原生衬底进行切割处理,以形成多个设置于所述功能原生衬底上的所述功能单元;
提供承载衬底,将所述功能单元及相连接的所述功能原生衬底键合至所述承载衬底上,所述功能单元设置于所述功能原生衬底和所述承载衬底之间,并且在所述承载衬底上设置所述占位单元;以及,
去除所述功能原生衬底,露出所述功能单元。
在本公开的一些实施例中,在对所述功能外延层和所述功能原生衬底进行切割处理之前,还包括:在所述功能外延层远离所述功能原生衬底的一侧制备功能键合材料层;
在对所述功能外延层和所述功能原生衬底进行切割处理的步骤中,还切割所述功能键合材料层,以形成设置于所述功能单元远离所述功能原生衬底一侧的功能键合层。
在本公开的一些实施例中,在所述承载衬底上设置所述占位单元,包括如下步骤:
在占位原生衬底上外延制备包括半导体材料的占位外延层;
在所述占位外延层远离所述占位原生衬底的一侧制备占位键合材料层;
对所述占位键合材料层、所述占位外延层和所述占位原生衬底进行切割处理,以形成多个设置于所述占位原生衬底上的占位单元以及设置于所述占位单元上的占位键合层;
通过所述占位键合层将所述占位单元及相连接的所述占位原生衬底键合至所述承载衬底上。
在本公开的一些实施例中,还包括在相邻的所述功能单元之间制备包括绝缘材料的介质层的步骤;
在将所述功能单元键合至所述承载衬底上的步骤中,将所述承载衬底上的用于设置所述占位单元的区域留空;在制备所述介质层的步骤中,将所述绝缘材料填充于用于设置所述占位单元的区域,以形成所述占位单元。
根据本公开的又一些实施例,还提供了一种外延功能器件,其特征在于,包括驱动衬底、驱动单元、功能单元和占位单元;
所述驱动单元有多个,多个所述驱动单元设置于所述驱动衬底上,多个所述驱动单元包括有效驱动单元和不良驱动单元;
所述功能单元与所述有效驱动单元对位设置且电连接于所述有效驱动单元上,所述占位单元与所述不良驱动单元对位设置。
在本公开的一些实施例中,还包括设置于所述功能单元和所述有效驱动单元之间的驱动键合层,所述功能单元通过所述驱动键合层键合于所述有效驱动单元。
在本公开的一些实施例中,所述驱动键合层的材料包括金属。
在本公开的一些实施例中,还包括设置于所述功能单元和所述有效驱动单元之间的电极层。
进一步地,本公开还提供了一种制备上述任意一项实施例中的外延功能器件的制备方法,其包括如下步骤:
提供驱动衬底以及设置于所述驱动衬底上的多个驱动单元,获取所述驱动单元中有效驱动单元和不良驱动单元的位置;
提供如上述任一实施例所述的外延片结构,根据所述有效驱动单元和所述不良驱动单元的位置,对应设置所述功能单元和所述占位单元在所述承载衬底上的位置;
使所述承载衬底与所述驱动衬底对位设置,将多个所述功能单元和所述占位单元共同转移至所述驱动衬底上;以及,
去除所述承载衬底。
在本公开的一些实施例中,所述驱动衬底上还设置有第一驱动键合子层,在将多个所述功能单元和所述占位单元共同转移至所述驱动衬底上之前,还包括:在所述功能单元上制备第二驱动键合子层,使所述第二驱动键合子层接触于所述第一驱动键合子层,以将所述功能单元键合于所述有效驱动单元。
在本公开的一些实施例中,在将多个所述功能单元和所述占位单元共同转移至所述驱动衬底上之前,还包括:在所述功能单元上制备电极层。
通常,衬底上有效的功能结构的位置在外延制备的过程中形成,在传统技术中有效的功能结构的位置是无法调整的。这导致在键合过程中,有效的功能结构和有效的驱动电路之间总是发生错配,不仅导致了最终键合后得到的器件的良率偏低,也造成了资源的浪费。
在本公开提供的外延片结构中,分别设置承载衬底、功能单元和占位单元,功能单元在承载衬底上的位置与有效驱动单元在驱动衬底上的位置相对应,占位单元在承载衬底上的位置与不良驱动单元在驱动衬底上的位置相对应。通过设置占位单元,能够在不影响该外延片结构键合至驱动衬底上的情况下,使得有效驱动单元均能够与功能单元相配合设置,避免传统技术中难以避免的错配问题。以同时节约功能单元和有效驱动电路,并且还能够提高制备的器件的良率。
可以理解,对应于上述外延片结构,本公开提供的制备方法先在原生衬底上制备用于形成功能单元的功能外延层,然后将其分割后转移至承载衬底上,以使得功能单元和占位单元能够在承载衬底上重新排列。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他实施例的附图。
图1为一种外延片结构的俯视结构示意图;
图2为一种驱动衬底和驱动单元的结构示意图;
图3为沿图1中的AA’的截面结构示意图;
图4为外延片结构的制备方法的一种步骤示意图;
图5为在功能原生衬底上制备功能外延层的结构示意图;
图6为在图5所示结构的基础上制备功能固定件的结构示意图;
图7为在图6所示结构的基础上对功能外延层和功能原生衬底进行切割处理后的结构示意图;
图8为在占位原生衬底上制备占位外延层和占位键合材料层的结构示意图;
图9为在图8所示的结构的基础上进行切割处理的结构示意图;
图10为在承载衬底上设置功能单元和占位单元的结构示意图;
图11为在图10所示结构的基础上去除功能原生衬底的结构示意图;
图12为在承载衬底上设置功能单元和占位单元的另一种结构示意图;
图13为外延功能器件的制备方法的一种步骤示意图;
图14为图2中的BB’区域的截面结构示意图;
图15为在图3所示结构的基础上制备电极层和第二驱动键合子层的结构示意图;
图16为将图14所示的驱动衬底转移至图15所示的外延片结构上的结构示意图;
图17为在图16所示结构的基础上去除承载衬底的结构示意图;
其中,各附图标记及其含义如下:
10、承载衬底;11、功能单元;12、占位单元;20、驱动衬底;21、有效驱动单元;22、不良驱动单元;110、承载键合层;120、介质层;130、电极层;210、第一承载键合子层;220、第二承载键合子层;30、功能原生衬底;310、功能外延层;320、功能键合材料层;321、功能键合层;330、功能固定件;40、占位原生衬底;410、占位外延层;420、占位键合材料层;421、占位键合层;430、占位固定件。
具体实施方式
为了便于理解本公开,下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是,本公开可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本公开的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本公开教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时,单数形式的“一”、“一个”和“该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述公开的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本公开的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
本公开提供了一种外延片结构,图1为该外延片结构的俯视结构示意图。
参照图1所示,该外延片结构包括承载衬底10、功能单元11和占位单元12。其中,功能单元11和占位单元12设置于承载衬底10上,且功能单元11键合于承载衬底10。该外延片结构用于键合至设置有多个驱动单元的驱动衬底20上。图2为一种驱动衬底20和驱动单元的结构示意图,该驱动衬底20上设置有多个驱动单元,多个驱动单元中包括有效驱动单元21和不良驱动单元22。结合图1和图2所示,在该实施例中,功能单元11在承载衬底10上的位置与有效驱动单元21在驱动衬底20上的位置相对应,占位单元12在承载衬底10上的位置与不良驱动单元22在驱动衬底20上的位置相对应。其中,“功能单元11在承载衬底10上的位置与有效驱动单元21在驱动衬底20上的位置相对应”指的是:当承载衬底10整体键合至驱动衬底20上时,各功能单元11均能够对位键合至有效驱动单元21。相应地,占位单元12也能够与不良驱动单元22对位设置。
其中,功能单元11能够执行特定的功能,驱动单元可以用于驱动功能单元11执行特定的功能。占位单元12用于占据承载衬底10上的特定区域,以保证承载衬底10能够正常键合至驱动衬底20,占位单元12可以是不良的功能单元11,或者,占位单元12也可以是无特定功能的材料。有效驱动单元21是能够正常发挥预设功能的驱动单元,不良驱动单元22则是无法发挥预设功能的驱动单元。在该实施例的一些示例中,功能单元11可以是单层结构或多种材料组成的叠层结构。例如,功能单元11可以包括微型发光二极管(Micro LED),进一步地,功能单元11可以包括层叠设置的p型半导体层和n型半导体层。
在该实施例的一些示例中,功能单元11可以是位于承载衬底10上的、含有微型发光二极管的裸片(die)。驱动单元可以是位于驱动衬底20上的、含有集成电路的裸片。通过将功能单元11电连接于驱动单元,能够组合形成具有特定功能的芯片,例如微型发光二极管芯片。
在该实施例的一些示例中,功能单元11中可以包括半导体材料。例如,功能单元11中可以包括氮化镓(GaN)、砷化镓(GaAs)、氮化铟镓(InGaN)和磷化铝铟镓(AlInGaP)中的一种或多种。
在该实施例的一些示例中,功能单元11可以是图案化的,即功能单元11中可以被划分出多个可以独立使用的器件。在其他示例中,功能单元11也可以是非图案化的,即功能单元11可以包括不具有特定图案结构的材料层。
参照图1和图2所示,在该实施例的一些示例中,功能单元11和占位单元12的总数量可以与驱动单元的总数量相等,以保证驱动衬底20和承载衬底10之间的正常键合。进一步地,驱动衬底20和承载衬底10可以具有相同的尺寸,以使得二者可以在同一个制程工艺中进行键合,提高其制备成功率。
图3为沿图1中的AA’的截面结构示意图。参照图3所示,占位单元12远离承载衬底10的一侧表面与功能单元11远离承载衬底10的一侧表面相齐平。设置占位单元12与功能单元11的表面相齐平,能够保证后续制备于功能单元11上的功能层的平整,进而保证功能单元11与有效驱动单元21之间的有效键合,提高器件良率。
参照图3所示,在该实施例的一些示例中,还可以包括功能键合层321,功能键合层321设置于功能单元11和承载衬底10之间,且功能单元11可以通过功能键合层321键合于承载衬底10。其中功能键合层321可以用于提高功能单元11与承载衬底10之间的键合稳定性并保护功能单元11。
在该实施例的一些示例中,功能键合层321的材料可以包括无机材料和/或有机材料。其中无机材料可以包括氧化物、氮化物和金属中的一种或多种,有机材料可以是光刻胶材料。
在该实施例的一些示例中,功能键合层321的材料可以包括氧化硅、氮化硅、环氧树脂、聚酰亚胺、铟锡氧化物和金属中的一种或多种。在该实施例中,功能键合层321的材料可以是无机氧化物或无机氮化物。
在该实施例的一些示例中,还可以包括承载键合层110。承载键合层110可以覆盖于承载衬底10上并设置于功能单元11和承载衬底10之间。功能键合层321可以键合于承载键合层110,以进一步提高功能单元11与承载衬底10之间的结合强度,避免功能单元11在后续键合至驱动衬底20上时产生错位或脱落的问题。
在该实施例的一些示例中,承载键合层110的材料可以包括无机材料和/或有机材料。其中无机材料可以包括氧化物、氮化物和金属中的一种或多种,有机材料可以是光刻胶材料。
进一步地,承载键合层110的材料可以包括氧化硅、氮化硅、环氧树脂、聚酰亚胺、铟锡氧化物和金属中的一种或多种。在该实施例中,承载键合层110的材料可以是无机氧化物或无机氮化物。在该实施例的一些示例中,承载键合层110的材料和功能键合层321的材料可以相同或不同。
其中,承载键合层110的材料可以是通过沉积的方式制备于承载衬底10上的材料,也可以是由承载衬底10经过反应后获得的材料,例如承载键合层110的材料可以是由承载衬底10氧化后形成的氧化材料。
在该实施例的一些示例中,功能键合层321和承载键合层110之间可以通过金属键合、氧化物键合或混合键合的方式进行键合。可以理解,具体的键合方式与功能键合层321和承载键合层110的材料有关。
参照图3所示,在该实施例的一些示例中,该外延片结构还可以包括介质层120,介质层120设置于功能单元11和占位单元12之间的间隙中。其中,介质层120可以设置于两个功能单元11之间的间隙中,也可以设置于两个占位单元12之间的间隙中,还可以设置于功能单元11与占位单元12之间的间隙中。
在该实施例的一些示例中,功能单元11的远离承载衬底10的一侧表面可以从介质层120中露出,以便于该功能单元11在后续工艺中电连接于有效驱动单元21。进一步地,介质层120远离承载衬底10的一侧表面可以与功能单元11远离承载衬底10的一侧表面相齐平。
在该实施例的一些示例中,介质层120的材料可以是介质材料。进一步地,占位单元12中也可以包括该介质材料,以使得占位单元12可以在形成介质层120的过程中一并形成,节约实际的制备工序。例如介质层120的材料可以是无机氧化物材料、无机氮化物材料、金属材料或绝缘材料,则占位单元12也可以对应包括无机氧化物材料、无机氮化物材料、金属材料或绝缘材料。在该实施例中,介质层120的材料可以是光阻材料,占位单元12中也可以包括光阻材料。
在该实施例的另一些示例中,占位单元12可以包括半导体材料。通过采用半导体材料作为占位单元12,能够使得占位单元12具有和功能单元11相似的机械性能和结合性能,以提高功能单元11和占位单元12在承载衬底10上的一致性,进一步降低引入占位单元12对于后续的键合过程带来的负面影响。其中,占位单元12的材料也可以包括氮化镓、砷化镓、氮化铟镓和磷化铝铟镓中的一种或多种。进一步地,占位单元12的材料可以与功能单元11的材料不同或相同。
进一步地,在该实施例的一些示例中,当占位单元12包括半导体材料时,该外延片结构还可以包括占位键合层421。占位键合层421设置于占位单元12和承载衬底10之间,且占位单元12通过占位键合层421键合于承载衬底10。通过设置占位单元12和占位键合层421能够进一步提高占位单元12与承载衬底10的结合稳定性。
参照图3所示,占位键合层421的材料可以包括无机材料和/或有机材料。其中无机材料可以包括氧化物、氮化物和金属中的一种或多种,有机材料可以是光刻胶材料。
进一步地,占位键合层421的材料可以包括氧化硅、氮化硅、环氧树脂、聚酰亚胺、铟锡氧化物和金属中的一种或多种。在该实施例中,占位键合层421的材料可以是无机氧化物或无机氮化物。占位键合层421的材料可以与承载键合层110的材料相同或不同。
在该实施例的一些示例中,占位键合层421和承载键合层110之间可以通过金属键合、氧化物键合或混合键合的方式进行键合。可以理解,具体的键合方式与占位键合层421和承载键合层110的材料有关。
参照图3所示,在该实施例的一些示例中,对应于多个功能单元11,功能键合层321也可以有多个,多个功能键合层321之间间隔设置。进一步地,功能键合层321与占位键合层421之间也间隔设置。
进一步地,本公开还提供了一种外延片结构的制备方法,图4为该制备方法的一种步骤示意图。参照图4所示,该制备方法包括步骤S1.1~步骤S1.4。
步骤S1.1,在功能原生衬底30上制备功能外延层310。
图5为在功能原生衬底30上制备功能外延层310的结构示意图。参照图5所示,功能外延层310外延生长于功能原生衬底30上。可以理解,功能原生衬底30用于作为功能外延层310外延生长的基底。在该实施例中,为了获得质量较好的功能外延层310,功能原生衬底30的材料可以包括蓝宝石、碳化硅、硅、硅锗、氮化镓、砷化镓、氮氧化铝、磷化镓和磷化铟中的一种或多种。
在该实施例的一些示例中,在制备功能外延层310之前,还包括清洗功能原生衬底30的步骤。例如采用纯水清洗功能原生衬底30。
在该实施例的一些示例中,在功能原生衬底30上制备功能外延层310的方法为化学气相沉积法。进一步地,制备功能外延层310的方法金属有机化合物化学气相沉积法。
在该实施例的一些示例中,在制备功能外延层310之后,还包括在功能原生衬底30上制备功能键合材料层320的步骤。参照图5所示,功能键合材料层320设置于功能外延层310远离功能原生衬底30的一侧。
在该实施例的一些示例中,制备功能键合材料层320的方式可以是物理气相沉积法或化学气相沉积法。
在该实施例的一些示例中,在制备功能键合材料层320之后,还包括对功能键合材料层320的远离功能外延层310的一侧表面进行平坦化处理的步骤。在该实施例的一些示例中,可以采用机械研磨、湿法刻蚀或化学机械抛光的方式进行平坦化处理。在平坦化处理的过程中能够减薄功能键合材料层320的厚度,提高功能键合材料层320的平整度和膜层质量。
步骤S1.2,对功能外延层310和功能原生衬底30进行切割处理,以形成多个设置于功能原生衬底30上的功能单元11。
在该实施例的一些示例中,在功能外延层310和功能原生衬底30进行切割之前,还包括:在功能外延层310的远离功能原生衬底30的一侧制备功能固定件330的步骤。图6为在图5所示结构的基础上制备功能固定件330的结构示意图。参照图6所示,功能固定件330设置于功能键合材料层320上,并直接接触于功能键合材料层320。进一步地,功能外延层310可以固定附着于功能固定件330上,以在切割后保持各功能单元11的位置不变。
功能固定件330用于在后续的切割过程中保持功能单元11整体的结构稳定。更重要的是,将功能固定件330设置于功能外延层310的远离功能原生衬底30的一侧,还能够在切割过程中保护功能外延层310,保证功能外延层310的质量。
在该实施例的一些示例中,功能固定件330可以选自蓝膜、紫外光固化膜、baf膜、托盘、陶瓷吸盘或夹具。在该实施例中,功能固定件330可以是蓝膜,蓝膜具有较强的形变能力,通过对蓝膜进行扩膜的方式,能够更简单地分离切割后的功能单元11。
图7为在图6所示结构的基础上对功能外延层310和功能原生衬底30进行切割处理后的结构示意图。参照图7所示,功能外延层310被切割,形成多个功能单元11。功能原生衬底30也被切割,各功能单元11仍设置于对应的功能原生衬底30上,以便于转移该功能单元11。
在该实施例的一些示例中,对功能外延层310和功能原生衬底30进行切割处理的方式可以是激光切割。
在该实施例的一些示例中,在对功能外延层310和功能原生衬底30进行切割处理的过程中,可以从功能原生衬底30的远离功能外延层310的一侧开始朝向功能外延层310进行切割。参照图7所示,在进行切割之前,可以将功能原生衬底30翻转,以使得功能原生衬底30的远离功能外延层310的一侧表面位于上方。此时,功能固定件330能够保证各功能单元11的位置固定。
参照图7所示,在该实施例的一些示例中,在对功能外延层310和功能原生衬底30进行切割处理的步骤中,还切割功能键合材料层320,以形成设置于功能单元11远离功能原生衬底30一侧的功能键合层321。
步骤S1.3,提供承载衬底10,将功能单元11及相连接的功能原生衬底30键合至承载衬底10上,并且在承载衬底10上设置占位单元12。
在该实施例的一些示例中,在将功能单元11键合至承载衬底10上之前,还包括检测功能单元11品质并筛选其中符合要求的功能单元11以供使用的步骤,以确保功能单元11的有效性。进一步地,不符合要求的功能单元11,也即无效单元可以作为占位单元12使用。
在该实施例的一些示例中,在承载衬底10上设置占位单元12包括如下步骤:在占位原生衬底40上外延制备包括半导体材料的占位外延层410;在占位外延层410远离占位原生衬底40的一侧制备占位键合材料层420;对占位键合材料层420、占位外延层410和占位原生衬底40进行切割处理,以形成多个设置于占位原生衬底40上的占位单元12以及设置于占位单元12上的占位键合层421;通过占位键合层421将占位单元12及相连接的占位原生衬底40键合至承载衬底10上。
图8为在占位原生衬底40上制备占位外延层410和占位键合材料层420的结构示意图。参照图8所示,占位外延层410设置于占位原生衬底40上,占位键合材料层420设置于占位外延层410的远离占位原生衬底40的一侧。
在该实施例的一些示例中,占位外延层410可以是在占位原生衬底40上制备的外延材料。在占位原生衬底40上制备占位外延层410的方式可以是化学气相沉积法,例如金属有机化合物化学气相沉积法。
在该实施例的一些示例中,制备占位键合材料层420的方式可以是物理气相沉积法或化学气相沉积法。
在该实施例的一些示例中,在制备占位键合材料层420之后,还包括对占位键合材料层420的远离占位外延层410的一侧表面进行平坦化处理的步骤。在该实施例的一些示例中,可以采用机械研磨、湿法刻蚀或化学机械抛光的方式进行平坦化处理。在平坦化处理的过程中能够减薄占位键合材料层420的厚度,提高占位键合材料层420的平整度和膜层质量。
进一步地,在平坦化处理之后,可以使得占位键合材料层420和占位外延层410的总厚度与功能键合材料层320和功能外延层310的总厚度相同。
参照图8所示,在该实施例的一些示例中,还包括在占位键合材料层420远离占位原生衬底40的一侧制备固定件的结构示意图。参照图8所示,占位固定件430设置于占位键合材料层420上,并直接接触于占位键合材料层420。进一步地,占位外延层410可以固定附着于占位固定件430上,以在切割后保持各功能单元11的位置不变。
在该实施例的一些示例中,占位固定件430可以选自蓝膜、紫外光固化膜、baf膜、托盘、陶瓷吸盘或夹具。在该实施例中,占位固定件430可以是蓝膜。
图9为在图8所示的结构的基础上进行切割处理的结构示意图。参照图9所示,在进行切割之前,可以将占位原生衬底40翻转,以使得占位原生衬底40的远离功能外延层310的一侧表面位于上方。此时,占位固定件430能够保证各占位单元12的位置固定。
参照图9所示,占位键合材料层420经切割处理之后,形成多个占位键合层421。占位外延层410经切割处理之后,形成多个占位单元12。切割处理之后占位原生衬底40被分离成多个,各占位原生衬底40上分别设置有占位单元12和占位键合层421。
在该实施例的一些示例中,进行切割处理的方式可以是激光切割。
可以理解,采用与制备功能单元11相似的方式制备占位单元12,能够使得功能单元11和占位单元12具有相似的结构,以便于二者在同一工艺中被转移至承载衬底10上,简化工艺难度。
图10为在承载衬底10上设置功能单元11和占位单元12的结构示意图。参照图10所示,图7中形成的功能单元11和图9中形成的占位单元12按照预设的方式被转移至承载衬底10上。可以理解,功能单元11和占位单元12的设置方式可根据待键合的驱动单元中有效驱动单元21和不良驱动单元22的分布进行设计。
参照图10所示,在该实施例的一些示例中,各功能单元11和各占位单元12之间间隔设置。其中,功能原生衬底30位于功能单元11的远离承载衬底10的一侧,占位原生衬底40位于占位单元12的远离承载衬底10的一侧。
参照图10所示,在该实施例的一些示例中,承载衬底10上可以设置有承载键合层110。承载键合层110可以覆盖承载衬底10的表面。制备承载键合层110的方式可以是化学气相沉积法,或者,承载键合层110也可以通过对承载衬底10进行氧化形成。
在该实施例的一些示例中,在将功能单元11和占位单元12设置于承载衬底10上之前,还包括如下步骤:采用等离子体处理承载键合层110、功能键合层321和占位键合层421中的至少一者。
参照图10所示,在该实施例的一些示例中,各功能单元11可以通过功能键合层321接触于承载键合层110,以使得功能单元11键合于承载衬底10。各占位单元12可以通过占位键合层421接触于承载键合层110,以使得占位单元12键合于承载衬底10。
在该实施例的一些示例中,在将功能单元11和占位单元12设置于承载衬底10上之后,还包括加热承载衬底10的步骤,以增强功能单元11和占位单元12与承载衬底10之间的结合强度。
在该实施例的一些示例中,承载衬底10的尺寸可以大于功能原生衬底30的尺寸。可以理解,此时承载衬底10的面积较大,基于一个功能原生衬底30制备的功能单元11的数量可能不足以填满一个承载衬底10。因此,在实际的制备过程中,可以采用多个功能原生衬底30,并将基于多个功能原生衬底30制备的功能单元11设置于一个承载衬底10上,以填满承载衬底10。
步骤S1.4,去除功能原生衬底30,露出功能单元11。
图11为在图10所示结构的基础上去除功能原生衬底30的结构示意图。结合图10和图11所示,功能原生衬底30被去除,从而露出功能单元11。
在该实施例的一些示例中,在去除功能原生衬底30的步骤中,可以同时去除占位原生衬底40,露出占位单元12。
在该实施例的一些示例中,去除功能原生衬底30的方式可以是机械研磨、湿法刻蚀或化学机械抛光。
在该实施例的一些示例中,在露出功能单元11之后,还包括如下步骤:在相邻的功能单元11之间制备介质层120。通过设置介质层120,能够进一步固定功能单元11的位置,防止功能单元11发生偏移,保证其位置准确性。
在该实施例的一些示例中,介质层120还可以接触于承载衬底10或接触于承载键合层110,以进一步提高功能单元11的稳定性。
在该实施例的一些示例中,介质层120的材料可以包括绝缘材料。例如,介质层120的材料可以包括光刻胶,制备介质层120的步骤包括:在承载衬底10上旋涂光刻材料,对光刻材料进行曝光处理以使得光刻材料固化形成光刻胶。
可以理解,通过步骤S1.1~步骤S1.4,能够制备得到如本公开的图3所示的外延片结构。
可以理解,在上述制备方法的实施例中,占位单元12包括半导体材料,并且该占位单元12与功能单元11具有类似的结构。另一方面,本公开还提供了另一种制备方法,该制备方法与上述制备方法基本相同,区别点主要在于占位单元12的设置方式。在该实施例中,在将功能单元11键合至承载衬底10上的步骤(即步骤S1.3)中,将承载衬底10上的用于设置占位单元12的区域留空;在制备介质层120的步骤中,将绝缘材料填充于占位单元12的区域中,以形成占位单元12。
图12为在承载衬底10上设置功能单元11并将用于设置占位单元12的区域留空的结构示意图。参照图12所示,功能单元11设置于承载衬底10上,承载衬底10上具有预设的、对应于无效驱动单元的区域,该区域作留空处理,即,该区域上不设置其他实体材料。
在该实施例中,在将用于设置占位单元12的区域留空之后,可以按照如上述步骤S1.4的方式,去除功能原生衬底30,并制备介质层120。在制备介质层120的步骤中,将介质层120中的绝缘材料填充于用于设置占位单元12的区域,以形成占位单元12。这也能够形成如图3所示的外延片结构。可以理解,在该实施例中,占位单元12的材料包括绝缘材料。
在本公开提供的外延片结构中,分别设置承载衬底10、功能单元11和占位单元12,功能单元11在承载衬底10上的位置与有效驱动单元21在驱动衬底20上的位置相对应,占位单元12在承载衬底10上的位置与不良驱动单元22在驱动衬底20上的位置相对应。通过设置占位单元12,能够在不影响该外延片结构键合至驱动衬底20上的情况下,使得有效驱动单元21均能够与功能单元11相配合设置,避免传统技术中难以避免的错配问题。以同时节约功能单元11和有效驱动电路,并且还能够提高制备的器件的良率。
进一步地,本公开还提供了一种在上述外延片结构的基础上制备外延功能器件的方法。图13为该制备方法的步骤示意图,参照图13所示,该制备方法包括如下步骤S2.1~步骤S2.4。
步骤S2.1,提供驱动衬底20以及设置于驱动衬底20上的多个驱动单元,获取其中有效驱动单元21和不良驱动单元22的位置。
在该实施例中,提供的驱动衬底20及驱动单元可以参照图2所示。图14为图2中的BB’区域的截面结构示意图,可以理解,图2中的BB’区域与图1中的AA’区域相对应。参照图14所示,驱动衬底20上设置有有效驱动单元21和不良驱动单元22。
在该实施例的一些示例中,驱动衬底20的尺寸可以与承载衬底10的尺寸相同。
在该实施例的一些示例中,驱动衬底20可以是晶圆,驱动单元可以是在该晶圆上制备的集成电路。驱动衬底20的材料可以包括半导体材料。例如,驱动衬底20的材料可以使硅、硅锗、氮化镓和碳化硅中的一种或多种。
参照图14所示,在该实施例的一些示例中,该驱动衬底20上还可以设置于第一驱动键合子层。第一驱动键合子层设置于驱动单元的远离驱动衬底20的一侧。进一步地,第一驱动键合子层的材料包括导电材料,第一驱动键合子层可以电连接于驱动单元。
在该实施例中,获取有效驱动单元21和不良驱动单元22的位置可以包括:对各驱动单元的电学性质和/或光学性质进行检测,根据检测结构判断该驱动单元为有效驱动单元21或不良驱动单元22,并记录该驱动单元在驱动衬底20上的位置。
步骤S2.2,提供外延片结构,根据有效驱动单元21和不良驱动单元22的位置,对应设置其中功能单元11和占位单元12在承载衬底10上的位置。
在该实施例中,提供的外延片结构可以是本公开中的如图1和图3所示的外延片结构。进一步地,该外延片结构可以通过步骤S1.1~步骤S1.4制备得到,并且,在承载衬底10上设置功能单元11和占位单元12时,可以根据步骤S2.1中获取的有效驱动单元21和不良驱动单元22的位置进行对应设置。
结合图1和图2所示,功能单元11在承载衬底10上的设置位置对应于有效驱动单元21在驱动衬底20上的设置位置,占位单元12在承载衬底10上的设置位置对应于不良驱动单元22在驱动衬底20上的设置位置。
步骤S2.3,使承载衬底10与驱动衬底20对位设置,将多个功能单元11和占位单元12共同转移至驱动衬底20上。
在该实施例的一些示例中,在将多个功能单元11和占位单元12共同转移至驱动衬底20上之前,还包括:在功能单元11上制备电极层130,以及,在功能单元11上制备第二驱动键合子层。
图15为在图3所示结构的基础上制备电极层130和第二驱动键合子层的结构示意图。参照图15所示,电极层130和第二驱动键合子层依次层叠设置于功能单元11和介质层120上。
在该实施例的一些示例中,电极层130的材料可以包括导电材料。例如,电极层130的材料可以包括导电金属氧化物。电极层130可以直接接触功能单元11。
在该实施例的一些示例中,电极层130可以是图案化的,即电极层130可以被刻蚀形成具有特定形状的电路结构,以使得功能单元11按照特定的方式电连接于有效驱动单元21。
在该实施例的一些示例中,第二驱动键合子层的材料包括导电材料,第二驱动键合子层可以电连接于功能单元11。在该实施例的一些示例中,第二驱动键合子层的材料可以包括金属。
图16为将图14所示的驱动衬底20上转移至图15所示的外延片结构上的结构示意图。参照图16所示,可以翻转驱动衬底20,并使得第一驱动键合子层接触于第二驱动键合子层,从而使得功能单元11键合于有效驱动单元21,并使得占位单元12键合于不良驱动单元22。由于功能单元11和占位单元12的位置基于有效驱动单元21和不良驱动单元22的位置设计,因此在将驱动衬底20键合于外延片结构时,功能单元11能够直接与有效驱动单元21对位设置,占位单元12能够直接与不良驱动单元22对位设置。
步骤S2.4,去除承载衬底10。
图17为在图16所示结构的基础上去除承载衬底10的结构示意图。参照图17所示,承载衬底10被去除,进一步地,承载键合层110和功能键合层321也被一并去除,从而露出功能单元11的远离驱动衬底20的一侧表面。
参照图17所示,在去除承载衬底10之前,可以翻转承载衬底10,以使得承载衬底10位于驱动衬底20上方。
在该实施例的一些示例中,可以采用机械研磨、湿法刻蚀或化学机械抛光的方式去除承载衬底10。
参照图17所示,在该实施例的一些示例中,在去除承载衬底10之后,还包括刻蚀去除位于相邻的功能单元11之间的介质层120、电极层130和第一驱动键合子层的步骤。进一步地,可以在承载衬底10上设置露出介质层120的掩模,然后基于该掩模对介质层120、电极层130和第一驱动键合子层进行刻蚀,以去除位于相邻的功能单元11之间的介质层120、电极层130和第一驱动键合子层。
可以理解,通过步骤S2.1~步骤S2.4,能够制备得到一种外延功能器件,该外延功能器件可以是显示芯片。
进一步地,本公开还提供了一种外延功能器件,参照图17所示,该外延功能器件包括驱动衬底20、驱动单元、功能单元11和占位单元12。
其中,驱动单元有多个,多个驱动单元设置于驱动衬底20上,多个驱动单元包括有效驱动单元21和不良驱动单元22。功能单元11与有效驱动单元21对位设置且电连接于有效驱动单元21上,占位单元12与不良驱动单元22对位设置。
在该实施例的一些示例中,还包括设置于功能单元11和有效驱动单元21之间的驱动键合层,功能单元11通过驱动键合层键合于有效驱动单元21。其中,驱动键合层可以包括层叠设置的第一驱动键合子层和第二驱动键合子层。
在该实施例的一些示例中,驱动键合层的材料包括金属。
在该实施例的一些示例中,还包括设置于功能单元11和有效驱动单元21之间的电极层130。
可以理解,在该实施例的一些示例中,该外延功能器件可以包括微型发光二极管芯片。对应地,功能单元可以包括微型发光二极管。
请注意,上述实施例仅出于说明性目的而不意味对本公开的限制。
应该理解的是,除非本文中有明确的说明,步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,制备过程中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
Claims (20)
1.一种外延片结构,其特征在于,所述外延片结构用于键合至设置有多个驱动单元的驱动衬底上,所述外延片结构包括:承载衬底、功能单元和占位单元;
所述功能单元和所述占位单元设置于所述承载衬底上,且所述功能单元键合于所述承载衬底,所述功能单元在所述承载衬底上的位置与所述驱动单元中的有效驱动单元在所述驱动衬底上的位置相对应,所述占位单元在所述承载衬底上的位置与所述驱动单元中的不良驱动单元在所述驱动衬底上的位置相对应。
2.根据权利要求1所述的外延片结构,其特征在于,所述功能单元包括微型发光二极管。
3.根据权利要求1所述的外延片结构,其特征在于,所述占位单元远离所述承载衬底的一侧表面与所述功能单元远离所述承载衬底的一侧表面相齐平。
4.根据权利要求1~3任意一项所述的外延片结构,其特征在于,还包括功能键合层,所述功能键合层设置于所述功能单元和所述承载衬底之间,且所述功能单元通过所述功能键合层键合于所述承载衬底。
5.根据权利要求4所述的外延片结构,其特征在于,还包括承载键合层,所述承载键合层覆盖于所述承载衬底上,所述功能键合层键合于所述承载键合层。
6.根据权利要求5所述的外延片结构,其特征在于,所述功能键合层的材料包括氧化硅、氮化硅、环氧树脂、聚酰亚胺、铟锡氧化物和金属中的一种或多种;和/或,
所述承载键合层的材料包括氧化硅、氮化硅、环氧树脂、聚酰亚胺、铟锡氧化物和金属中的一种或多种。
7.根据权利要求1~3及5~6任意一项所述的外延片结构,其特征在于,所述占位单元包括半导体材料,所述外延片结构还包括占位键合层,所述占位键合层设置于所述占位单元和所述承载衬底之间,且所述占位单元通过所述占位键合层键合于所述承载衬底。
8.根据权利要求1~3及5~6任意一项所述的外延片结构,其特征在于,还包括介质层,所述介质层设置于所述功能单元和所述占位单元之间的间隙中。
9.根据权利要求8所述的外延片结构,其特征在于,所述介质层的材料为介质材料,所述占位单元中也包括所述介质材料。
10.根据权利要求1~9任意一项所述的外延片结构的制备方法,其特征在于,包括如下步骤:
在功能原生衬底上制备功能外延层;
对所述功能外延层和所述功能原生衬底进行切割处理,以形成多个设置于所述功能原生衬底上的所述功能单元;
提供承载衬底,将所述功能单元及相连接的所述功能原生衬底键合至所述承载衬底上,所述功能单元设置于所述功能原生衬底和所述承载衬底之间,并且在所述承载衬底上设置所述占位单元;以及,
去除所述功能原生衬底,露出所述功能单元。
11.根据权利要求10所述的制备方法,其特征在于,在对所述功能外延层和所述功能原生衬底进行切割处理之前,还包括:在所述功能外延层远离所述功能原生衬底的一侧制备功能键合材料层;
在对所述功能外延层和所述功能原生衬底进行切割处理的步骤中,还切割所述功能键合材料层,以形成设置于所述功能单元远离所述功能原生衬底一侧的功能键合层。
12.根据权利要求10~11任意一项所述的制备方法,其特征在于,在所述承载衬底上设置所述占位单元,包括如下步骤:
在占位原生衬底上外延制备包括半导体材料的占位外延层;
在所述占位外延层远离所述占位原生衬底的一侧制备占位键合材料层;
对所述占位键合材料层、所述占位外延层和所述占位原生衬底进行切割处理,以形成多个设置于所述占位原生衬底上的占位单元以及设置于所述占位单元上的占位键合层;
通过所述占位键合层将所述占位单元及相连接的所述占位原生衬底键合至所述承载衬底上。
13.根据权利要求10~11任意一项所述的制备方法,其特征在于,还包括在相邻的所述功能单元之间制备包括绝缘材料的介质层的步骤;
在将所述功能单元键合至所述承载衬底上的步骤中,将所述承载衬底上的用于设置所述占位单元的区域留空;在制备所述介质层的步骤中,将所述绝缘材料填充于用于设置所述占位单元的区域,以形成所述占位单元。
14.一种外延功能器件,其特征在于,包括驱动衬底、驱动单元、功能单元和占位单元;
所述驱动单元有多个,多个所述驱动单元设置于所述驱动衬底上,多个所述驱动单元包括有效驱动单元和不良驱动单元;
所述功能单元与所述有效驱动单元对位设置且电连接于所述有效驱动单元上,所述占位单元与所述不良驱动单元对位设置。
15.根据权利要求14所述的外延功能器件,其特征在于,还包括设置于所述功能单元和所述有效驱动单元之间的驱动键合层,所述功能单元通过所述驱动键合层键合于所述有效驱动单元。
16.根据权利要求15所述的外延功能器件,其特征在于,所述驱动键合层的材料包括金属。
17.根据权利要求14~16任意一项所述的外延功能器件,其特征在于,还包括设置于所述功能单元和所述有效驱动单元之间的电极层。
18.根据权利要求14~17任意一项所述的外延功能器件的制备方法,其特征在于,包括如下步骤:
提供驱动衬底以及设置于所述驱动衬底上的多个驱动单元,获取所述驱动单元中有效驱动单元和不良驱动单元的位置;
提供如权利要求1~9任意一项所述的外延片结构,根据所述有效驱动单元和所述不良驱动单元的位置,对应设置所述功能单元和所述占位单元在所述承载衬底上的位置;
使所述承载衬底与所述驱动衬底对位设置,将多个所述功能单元和所述占位单元共同转移至所述驱动衬底上;以及,
去除所述承载衬底。
19.根据权利要求18所述的制备方法,其特征在于,所述驱动衬底上还设置有第一驱动键合子层,在将多个所述功能单元和所述占位单元共同转移至所述驱动衬底上之前,还包括:在所述功能单元上制备第二驱动键合子层,使所述第二驱动键合子层接触于所述第一驱动键合子层,以将所述功能单元键合于所述有效驱动单元。
20.根据权利要求18或19任意一项所述的制备方法,其特征在于,在将多个所述功能单元和所述占位单元共同转移至所述驱动衬底上之前,还包括:在所述功能单元上制备电极层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311077989.1A CN116913942A (zh) | 2023-08-24 | 2023-08-24 | 外延片结构、外延功能器件及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311077989.1A CN116913942A (zh) | 2023-08-24 | 2023-08-24 | 外延片结构、外延功能器件及制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116913942A true CN116913942A (zh) | 2023-10-20 |
Family
ID=88360362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311077989.1A Pending CN116913942A (zh) | 2023-08-24 | 2023-08-24 | 外延片结构、外延功能器件及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116913942A (zh) |
-
2023
- 2023-08-24 CN CN202311077989.1A patent/CN116913942A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100433781B1 (ko) | 반도체장치의 제조방법 | |
US10510577B2 (en) | Lift off process for chip scale package solid state devices on engineered substrate | |
JP7136834B2 (ja) | 小型光源を有する波長変換発光デバイス | |
US6624505B2 (en) | Packaged integrated circuits and methods of producing thereof | |
US10727210B2 (en) | Light emitting device with small size and large density | |
US8110421B2 (en) | Light emitting device and method for manufacturing same | |
US7408249B2 (en) | Packaged integrated circuits and methods of producing thereof | |
US8431422B2 (en) | Method for producing a multiplicity of optoelectronic components | |
KR20070028364A (ko) | 반도체 발광 다이오드상의 반사층 제조 | |
US20180076090A1 (en) | Methods for producing semiconductor devices | |
KR101873503B1 (ko) | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
US20120104445A1 (en) | Chip package and method for forming the same | |
US6933585B2 (en) | Color image sensor on transparent substrate and method for making same | |
CN116913942A (zh) | 外延片结构、外延功能器件及制备方法 | |
CN113471339B (zh) | 一种Micro-LED芯片的巨量转移方法 | |
WO2013057668A1 (en) | Led wafer bonded to carrier wafer for wafer level processing | |
JP2005079369A (ja) | 半導体複合装置の製造方法 | |
CN117080321A (zh) | 拼接外延片及其制备方法、显示芯片的制备方法 | |
US20230154914A1 (en) | Method of producing hybrid semiconductor wafer | |
US20210287953A1 (en) | Embedded molding fan-out (emfo) packaging and method of manufacturing thereof | |
CN113451147A (zh) | 集成半导体装置的制备方法和集成半导体装置 | |
WO2024058950A1 (en) | Method of transferring patterned micro-led die onto a silicon carrier for wafer-to-wafer hybrid bonding to a cmos backplane | |
CN117954534A (zh) | 芯片转移方法、微发光二极管封装结构及其制备方法 | |
JP2024064494A (ja) | 半導体素子の製造方法、半導体層支持構造体、および半導体基板 | |
CN117157749A (zh) | 具有不同cte晶片的精细间距混合键合的方法及所得结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |