CN113451147A - 集成半导体装置的制备方法和集成半导体装置 - Google Patents

Abstract

本发明公开了一种集成半导体装置的制备方法和集成半导体装置，包括：在衬底上制备包含第一材料层和第二材料层的器件材料层；从第一材料层一侧进行第一图形化刻蚀，形成暴露部分第二材料层的台阶结构；分别在第一材料层上和从台阶结构暴露出的第二材料层上制备第一电极和第二电极，并制备覆盖于第一材料层、第二材料层和第二电极的保护层；在保护层上整面制备与第一电极电气接触的键合层；将键合层键合于载体；对器件材料层进行第二图形化刻蚀，以在载体上形成至少一个半导体器件。本发明利用键合层将电气连接结构置于器件的一侧，可提高光电器件的出光效率，并降低电力电气和功率器件的寄生电容，有助于提高集成半导体装置的器件性能。

Description

集成半导体装置的制备方法和集成半导体装置

技术领域

本发明涉及半导体器件制造技术领域，特别涉及一种集成半导体装置的制备方法和集成半导体装置。

背景技术

在传统半导体体系中，功能器件或装置和控制功能器件或装置的驱动电路常分开布置在不同晶圆或基板上，或者分布在同一晶圆或基板的不同区域位置，并依靠相关接线实现功能器件或装置与驱动电路的电气功能相关连接。例如化合物半导体器件完成制备后封装到PCB(Printed Circuit Board，印制电路板)电路或者TFT(Thin Film Transistor，薄膜晶体管)驱动上。这种集成方法因为占用区域范围大而无法进一步做到更小的器件尺寸和更高的器件密度。

公开号为US10297585B1的专利提出了一种集成器件的结构和制备方法，该制备方法主要包括以下过程：

步骤i、在硅片衬底上沉积氮化硅，并对氮化硅进行图形化，在TMAH(四甲基氢氧化铵)高温药液中以图形化的氮化硅作为掩膜层对硅片衬底进行腐蚀，得到倒金字塔形状的凹坑结构，然后去除氮化硅掩膜层；

步骤ii、在完成步骤i后的硅片衬底上进行金属镀膜并图形化，保留倒金字塔凹坑结构区域的金属；

步骤iii、在完成步骤ii的硅片衬底上利用PECVD(Plasma Enhanced ChemicalVapor Deposition，等离子体增强化学的气相沉积)方法沉积氮化硅薄膜，并在氮化硅薄膜上涂覆一层陶氏化学的聚合物树脂，并将聚合物树脂及氮化硅薄膜图形化，露出步骤ii中镀膜的金属，之后，通过巨量转移的方式，将不同的微型器件对准衬底上的目标区域，放置在聚合物树脂上，其中微型器件例如红、绿、蓝三种发光二极管，之后，通过高温固化的方式，将微型器件固定在聚合物树脂上；

步骤iv、采用扇出的方式进行器件电气互联，将器件的电气导通连接到步骤iii中图形化所露出的倒金字塔型的金属结构上；

步骤v、采用PECVD方法进行整面氮化硅薄膜沉积，并图形化露出下方的硅片衬底；

步骤vi、使用TMAH高温药液，将包括微型器件、倒金字塔型的金属结构在内的整体器件下方的硅片衬底材料进行腐蚀掏空处理，使得器件悬空；

步骤vii、对悬空的器件进行巨量转移的抓取和转移。

其中，在步骤vi中的腐蚀掏空过程中，利用有机材料固定器件，完成悬空后的制程，并利用步骤iii中制备的氮化硅薄膜作为机械支撑结构来支撑和保护上方的微型器件。

该方案中，在步骤iii中将微型器件固定在衬底上并在步骤iv中采用扇出的方式进行器件电气互联，在该过程中，进行电气互联的电气连接金属位于微型器件和衬底的上方，这种方式对器件并不，特别是对于光电器件而言，位于微型器件和衬底上方的电气连接金属大量地阻挡了出光面，导致了光电器件的出光效率偏低，而对于电力电气和功率器件而言，该方案的电气连接极易产生寄生电容，影响器件性能。

同时，该方案中，作为机械支撑结构的氮化硅薄膜本身存在着机械强度不足的问题，在器件尺寸较大时容易遭受破损，并且氮化硅在电气能力(电传输、热传输)能力表现较差，会影响到器件的性能释放。

另外，该方案需要采用巨量转移的方式将目标器件转移至制程结构上，进而需要非常高的转移对准精度，并且多个器件集成时，转移过程需较大的器件间距，影响器件的集成密度和最终尺寸。在进行巨量转移时需要有机材料黏合层(如聚合物树脂)将微型器件进行固定，而有机材料也会限制器件的使用环境。

发明内容

有鉴于此，本发明提供一种集成半导体装置的制备方法和集成半导体装置，以将集成半导体装置中的半导体器件的电气连接结构置于集成半导体装置的下方，以提高作为光电器件的半导体器件的出光效率，以及降低作为电力电气和功率器件的电气连接结构的寄生电容，提升集成半导体装置的器件性能。

本发明的技术方案是这样实现的：

一种集成半导体装置的制备方法，包括：

提供衬底，在所述衬底上制备包含第一材料层和第二材料层的器件材料层，其中，所述第二材料层位于所述器件材料层的靠近所述衬底的一侧，所述第一材料层位于所述器件材料层的远离所述衬底的一侧；

从所述第一材料层一侧对部分所述器件材料层进行第一图形化刻蚀，形成暴露部分所述第二材料层的台阶结构；

分别在所述第一材料层上和从所述台阶结构暴露出的所述第二材料层上制备第一电极和第二电极，并制备覆盖于所述第一材料层、所述第二材料层和所述第二电极的保护层；

在所述保护层上整面制备键合层，所述键合层与所述第一电极电气接触；

提供载体，并将所述键合层键合于所述载体；

从所述衬底一侧对所述器件材料层进行第二图形化刻蚀，以在所述载体上形成至少一个半导体器件。

进一步，在所述保护层上制备键合层之后，并将所述键合层键合于所述载体之前，所述方法还包括：

对所述键合层进行第二图形化刻蚀，形成将所述键合层分割为彼此绝缘的至少两部分的分割槽，其中一部分所述键合层与所述第一电极电气接触。

进一步，在所述载体上形成所述至少一个半导体器件之后，所述方法还包括：

对所述第二电极上的部分所述第二材料层进行第三图形化刻蚀，以暴露部分所述第二电极；

将暴露部分的所述第二电极与另一部分所述键合层进行桥接。

进一步，在完成所述第二图形化刻蚀后，所述方法还包括：

去除所述载体。

进一步，在将暴露部分的所述第二电极与另一部分所述键合层进行桥接之后，所述方法还包括：

去除所述载体。

进一步，所述方法还包括：

在所述载体背向所述键合层的表面制备导电层；

将所述第二电极桥接于所述导电层。

进一步，所述的去除所述载体，包括：

采用衬底移除、减薄或者刻蚀方法去除所述载体。

进一步，采用刻蚀方法去除所述载体包括：

将所述键合层下方的部分载体通过刻蚀方法腐蚀掏空；

其中，在腐蚀掏空过程中，由所述键合层作为所述载体与所述半导体器件之间的机械支撑结构。

进一步，所述方法还包括：

在所述至少一个半导体器件上制备功能结构。

一种集成半导体装置，包括：

至少一个半导体器件，所述半导体器件包含第一材料层和第二材料层，在所述第一材料层的一侧具有暴露部分所述第二材料层的台阶结构；

第一电极，所述第一电极位于所述第一材料层上；

第二电极，所述第二电极位于所述台阶结构暴露出的所述第二材料层上；

保护层，所述保护层覆盖于所述第一材料层、所述第二材料层和所述第二电极；

键合层，所述键合层位于所述保护层上，并且所述键合层与所述第一电极电气接触。

从上述方案可以看出，本发明的集成半导体装置的制备方法和集成半导体装置，可以实现单个微型半导体器件或者多个半导体器件的集合体，其集成尺寸及密度可根据图形化精度和需求自由定义。本发明实施的集成半导体装置可包含能够于第一代半导体、第二代半导体、第三代半导体结构以及在三者之前需要的晶体、有源区及电气接触结构，本发明实施的集成半导体装置的集成方式可以是单层的水平排布，也可以是多层的垂直排布，根据需求，其电气互联可设计为串联、并联或者串并联相结合的电气互联结构。并且可以利用对键合层的图形化刻蚀并结合桥接技术而实现串联、并联或者串并联相结合的电气互联结构。本发明中，利用载体与目标晶圆键合，可取代对准键合或器件放置困难的结构和方法，同时利用键合层具备良好的电气(电、热传导)和机械能力的特点键合层即用作互联的结构又可作为悬臂梁支撑架构，充分利用了键合层的多重作用，进而简化了制备工艺。另外本发明中，集成半导体装置的器件表面(即第二材料层表面)没有用于电气连接的阻挡结构，可以最大限度发挥器件能力，特别是光电器件的能力。

附图说明

图1为本发明实施例的集成半导体装置的制备方法流程图；

图2A至图2L为采用本发明实施例的方法制备集成半导体装置过程中的器件剖面结构变化过程示意图；

图3A至图3E为本发明实施例中的不含有分割槽的集成半导体装置制备过程中的器件剖面结构变化过程示意图；

图4为本发明实施例中的半导体器件在垂直于器件表面方向的分布结构示意图；

图5为本发明实施例中在桥接第二电极后的半导体器件在垂直于器件表面方向的分布结构示意图；

图6为本发明实施例中对载体减薄并制备导电层后的器件剖面结构示意图；

图7A为本发明实施例中在含有分割槽的器件下方掏空载体的剖面结构示意图；

图7B为本发明实施例中在不含有分割槽的器件下方掏空载体的剖面结构示意图；

图8A为本发明实施例中在含有分割槽以及独立的悬臂梁的器件下方掏空载体的剖面结构示意图；

图8B为本发明实施例中在不含有分割槽并含有独立的悬臂梁的器件下方掏空载体的剖面结构示意图。

附图中，各标号所代表的部件名称如下：

1、衬底

2、器件材料层

21、第一材料层

22、第二材料层

31、第一电极

32、第二电极

4、保护层

5、键合层

6、分割槽

7、载体

8、增强和/或减弱结构

9、半导体器件

10、桥接层

11、导电层

12、悬臂梁

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

如图1所示，本发明实施例的集成半导体装置的制备方法，主要包括以下步骤：

步骤1、提供衬底，在衬底上制备包含第一材料层和第二材料层的器件材料层，其中，第二材料层位于器件材料层的靠近衬底的一侧，第一材料层位于器件材料层的远离衬底的一侧；

步骤2、从第一材料层一侧对部分器件材料层进行第一图形化刻蚀，形成暴露部分第二材料层的台阶结构；

步骤3、分别在第一材料层上和从台阶结构暴露出的第二材料层上制备第一电极和第二电极，并制备覆盖于第一材料层、第二材料层和第二电极的保护层；

步骤4、在保护层上整面制备键合层，键合层与第一电极电气接触；

步骤5、提供载体，并将键合层键合于载体；

步骤6、从衬底一侧对器件材料层进行第二图形化刻蚀，以在载体上形成至少一个半导体器件。

采用本发明实施例的集成半导体装置的制备方法，当载体上形成的半导体器件的数量多于一个时，能够使得各个半导体器件中的第一电极通过位于载体一侧的键合层共极连接，并且台阶结构连同其上的第二电极与第一电极均朝向了集成半导体装置的同一侧(第一材料层的外侧)，在此基础上，进行电气连接结构设计时，只需要在集成半导体装置的第一材料层的外侧进行电气连接结构的设计，该设计的电气连接结构与第一电极和第二电极处于集成半导体装置额同一侧，能够便捷地连接至第一电极和第二电极。当本发明实施例的集成半导体装置的制备方法应用于光电器件时，将出光面设计在第二材料层一侧，则电气连接结构位于第一材料层的一侧，不会影响到第二材料层一侧的出光效率；当本发明实施例的集成半导体装置的制备方法应用于电力电气和功率器件时，可将电气连接结构很容易地全部设置于集成半导体装置的同一侧，进而可降低电气连接结构的寄生电容，从而整体上有助于提升集成半导体装置的器件性能。

在可选实施例中，步骤3中制备的保护层是在包含第一材料层、台阶结构、第一电极和第二电极的晶圆表面整面制备的。为了实现在步骤4中制备的键合层与第一电极电气接触，可在保护层制备完成后对保护层通过激光剥离、研磨等手段进行平整处理，以将第一电极从保护层中露出。

进一步地，在可选实施例中，当半导体器件的数量多于一个(至少两个半导体器件)时，各个半导体器件中的第一电极通过键合层共极连接。在该可选实施例中，利用所制备的键合层直接将各个半导体器件中的第一电极进行共极连接。该可选实施例中，键合层同时起到对第一电极之间的电气连接结构作用，进而将键合与电气连接结构的制备相结合，简化了集成半导体装置的制备步骤。通过键合层对第一电极之间进行共极连接，也免去了针对第一电极的电气连接结构制备时需要的高精度的对准光刻的步骤，有助于降低集成半导体装置的制备难度。同时，通过键合层对第一电极共极连接，无需键合层与第一电极之间一一对应，也避免了半导体器件尺寸继续微型化后导致的键合层图形化后黏附的牢固性减弱的问题，以及受到键合层厚度影响带来的电气连接性能问题，如电流扩散及散热的均匀性问题，提高了集成半导体装置的集成和可靠性。

在可选实施例中，衬底的材料包括蓝宝石、碳化硅、硅、氮化镓、砷化镓等。第一材料层的材料可以为GaN(氮化镓)、Ga₂O₃(氧化镓)、GaAs(砷化镓)、SiC(碳化硅)、AlN(氮化铝)、AlGaInP(磷化铝镓铟)、AlGaInN(氮化铝镓铟)等III-V族化合物及其多元合金，包括其不同组合叠层，通过合适的元素掺杂形成N型(如Si(硅)掺杂)或P型(如Mg(镁)掺杂)；第二材料层的材料可以为GaN、Ga₂O₃、GaAs、SiC、AlN、AlGaInP、AlGaInN等III-V族化合物及其多元合金，包括其不同组合叠层，通过合适的元素掺杂形成P型(如Mg掺杂)或N型(如Si掺杂)。在可选实施例中，并且在第一材料层或第二材料层中还可包含需求的有源区或器件结构，如MQW(Multiple Quantum Well，多量子阱)、内部反射腔、DBR(Distributed BraggReflection，分布式布拉格反射镜)等。在该可选实施中，该器件材料层可用于制备光电器件，如LED(Light-Emitting Diode，发光二极管)。除此以外，在其它可选实施例中，器件材料层的结构和材料依据不同的设计而选取，其中，第一材料层和第二材料层作为连接第一电极和第二电极的功能层为器件材料层中的所必需的。

由衬底和其上制备的器件材料层共同构成的目标晶圆为化合物半导体材料。

在可选实施例中，步骤2中，通过第一图形化刻蚀，使得目标晶圆在第一材料层一侧能够同时将第一材料层合部分第二材料层均暴露，并且可选择地，第二材料层根据需求可选择刻蚀或不刻蚀，刻蚀角度(侧壁的倾斜角度)视器件类型决定，如GaN光电器件的最佳刻蚀角度为55°，GaN或SiC功率器件的最佳刻蚀角度为89°等。

在可选实施例中，步骤3中，第一电极和第二电极的制备顺序可以是先制备第一电极后制备第二电极，也可以先制备第二电极后制备第一电极。第一电极可以是整面制备于第一材料层上，也可以是图形化制备于第一材料层上，第一电极的材料包括银、镍、铑、金等金属，也可以包括铟锡氧化物、氧化锌等金属氧化物，还可以包括这些金属的金属叠层以及金属与金属氧化物的叠层等。第二电极的材料包括镍、铬、钛、金、铂等金属，也可以包括铟锡氧化物、氧化锌等金属氧化物，还可以包括这些金属的金属叠层以及金属与金属氧化物的叠层等。

在可选实施例中，步骤3中，保护层的材料包括如氧化硅、氮化硅等低K(介电常数)介电质，也可以包括氧化铪等高K介电质，还可以包括聚合物、树脂等有机物，同时保护层也可以是这几种介电质的叠层，可以集成DBR等功能。保护层的主要作用为绝缘防护。

在可选实施例中，键合层的材料包括钛、铂、金、锡、铟、镍、铜等金属或其混合物或化合物，也可以包括这些金属与非金属的叠层，其中，非金属包括氧化硅、氮化硅、氧化钛、氧化镁、氧化铝等介电质或SU8、聚酰亚胺等有机聚合物等。并且键合层可以是整面的(如步骤4中所述的整面制备键合层)，也可以是图形化的(如以下实施例中的第二图形化刻蚀)。

在可选实施例中，图形化的键合层的制备主要包括以下步骤，该步骤是在完成步骤4的在保护层上制备键合层之后，并在步骤5的将键合层键合于载体之前执行：

对键合层进行第二图形化刻蚀，形成将键合层分割为彼此绝缘的至少两部分的分割槽，其中一部分键合层与第一电极电气接触。

在可选实施例中，步骤5中，采用非对准键合。载体的材料包括蓝宝石、碳化硅、硅、氮化镓、砷化镓、玻璃等材料及其混合物或化合物等，键合材料可以是接触电极中的部分材料，也可以是金、锡、铜、镍、铟等焊接金属材料的一种或几种并或者这些材料的合金，也可以是如氧化硅、氮化硅、聚合物等非金属材料，键合材料的厚度为0.1微米至5微米。其中，键合材料可以是在载体上形成的一层用于键和的材料，键合材料也可以是载体本身，例如，如果采用金锡共晶键合，则需要在载体上制备一层键合材料，如果采用金硅键合，键合材料可以是硅材料的载体本身。

在可选实施例中，完成步骤5的与载体的键合后，可以根据需要将衬底去除。例如，若要制备光电器件则需要去除衬底，若要制备电力电气和功率器件，则可根据需要保留衬底留作后续集成电路的制备。去除衬底的方法包括激光剥离、研磨减薄、干法刻蚀或化学清洗等。

在其它可选实施例中，若需要多重器件的堆叠集成，则可进行多重器件的器件材料层的多次键合。

在上述的图形化的键合层的基础上，后续步骤可将图形化后的不与第一电极电气接触的键合层与第二电极建立电气连接，具体是在完成步骤6的在载体上形成所述至少一个半导体器件之后，执行的以下步骤：

对第二电极上的部分第二材料层(从二材料层一侧)进行第三图形化刻蚀，以暴露部分第二电极，第二电极的未暴露部分仍与第二材料层电气连接；

将暴露部分的第二电极与另一部分键合层(即未与第一电极电气接触的键合层)进行桥接。

其中，桥接的材料可以包括镍、铬、钛、金、铂、钨、铝等金属，还可以包括铟锡氧化物、氧化锌等金属氧化物，还可以包括这些金属的金属叠层以及金属与金属氧化物的叠层等。

其中，桥接的方式例如，利用光刻刻蚀手段对第二电极旁侧的通过第三图形化刻蚀与部分第二电极一并暴露的保护层进行刻蚀以在保护层形成暴露另一部分键合层的通孔，在通孔中制备桥接层，该桥接层电气连接于另一部分键合层和第二电极。

对第二电极的暴露，若先前已经去除衬底，则第三图形化刻蚀过程中只需要对部分第二材料层直接进行刻蚀；若先前保留了衬底留作后续制成使用，则第三图形化刻蚀过程中包括对部分衬底的刻蚀和部分第二材料层的刻蚀。

在可选实施例中，根据需要还可以对第二材料层的表面进行相应的处理。例如，在第二材料层的表面可以根据需求定制合适的器件增强或减弱结构，如表面锥体、球体等。

在可选实施例中，同时可在第二材料层的表面进行合适的钝化处理。其中，钝化处理生成的钝化层可以是如氧化硅、氮化硅等低K介电质，也可以是如氧化铪等高K介电质，还可以是聚合物、树脂等有机物。钝化层的主要作用是绝缘防护。

在可选实施例中，执行步骤6后，在载体上形成了平面方向分布集成的至少一个半导体器件。另外，在其他实施例中，根据需求还可以在载体上仅形成一个半导体器件。另外结合上述中的多重器件的堆叠集成，还可以在多次键合后通过步骤6形成垂直于平面方向堆叠的多个半导体器件的集成方式，也可以实现即有平面方向分布又有垂直于平面方向堆叠的多个半导体器件的集成方式。在可选实施例中，单个半导体器件的边长为10微米至500微米，在平面方向上相邻的半导体器件之间的距离不低于3微米。

在可选实施例中，在完成步骤6后，本发明实施例的集成半导体装置的制备方法，还可以进一步包括：

在至少一个半导体器件上制备功能结构。

其中，在至少一个半导体器件上制备功能结构，包括上述中的去除衬底或者依据需求而对衬底的改造，例如对衬底的掺杂和刻蚀等。

在可选实施例中，在至少一个半导体器件上制备功能结构还包括：在去除衬底的前提下，制备光电器件时，在至少一个半导体器件上增加量子点以进行颜色转换，增加量子点后进行钝化处理。

在可选实施例中，本发明实施例的集成半导体装置的制备方法，还可以进一步包括去除载体的步骤。去除载体后，能够得到薄型的半导体装置(不含有衬底)有利于半导体装置的进一步集成化。

其中，在不对键合层进行图形化的实施例中，在完成第二图形化刻蚀以形成至少一个半导体器件后，执行去除载体的步骤。

在对键合层进行第二图形化刻蚀以形成分割槽的实施例中，在将暴露部分的第二电极与另一部分键合层进行桥接之后，执行去除载体的步骤。

在可选实施例中，不去除载体。

在不去除载体的实施例中，根据设计需要可以对载体进行改造。例如，若需要载体是导电的并且与第二电极电气连接的，则在可选实施例中，还可以包括以下步骤：

在载体背向键合层的表面制备导电层；

将第二电极桥接于导电层。

在该实施例中，导电层的材料可以是铬、钛、金等金属或其叠层。

此时，不再执行将第二电极桥接于键合层的步骤，第二电极不再桥接于键合层。

在可选实施例中，可采用衬底移除、减薄或者刻蚀方法去除载体。

其中，采用刻蚀方法去除载体包括：

将键合层下方的部分载体通过刻蚀方法腐蚀掏空；

其中，在腐蚀掏空过程中，由键合层作为载体与半导体器件之间的机械支撑结构。

以下结合一个集成半导体装置的制备过程的具体实例，对本发明实施例的集成半导体装置的制备方法进行进一步说明。

步骤a1、如图2A所示，提供衬底1，在衬底1上制备器件材料层2。

其中，器件材料层2包含第一材料层21和第二材料层22，其中，第二材料层22位于器件材料层2的靠近衬底1的一侧，第一材料层21位于器件材料层2的远离衬底1的一侧。

在可选实施例中，衬底1和器件材料层2所组成的晶圆为化合物半导体材料。其中，衬底1的材料包括蓝宝石、碳化硅、硅、氮化镓、砷化镓等，第一材料层21的材料可以是GaN、Ga₂O₃、GaAs、SiC、AlN、AlGaInP、AlGaInN等III-V族化合物及其多元合金，包括其不同组合叠层，通过合适的元素掺杂形成N型(如Si掺杂)或P型(如Mg掺杂)，第二材料层22的材料可以是GaN、Ga₂O₃、GaAs、SiC、AlN、AlGaInP、AlGaInN等III-V族化合物及其多元合金，包括其不同组合叠层，通过合适的元素掺杂形成P型(如Mg掺杂)或N型(如Si掺杂)。在第一材料层21或第二材料层22中可包含需求的有源区或器件结构，例如MQW、内部反射腔、DBR等。

步骤a2、如图2B所示，对部分器件材料层2进行第一图形化刻蚀，形成暴露部分第二材料层22的台阶结构。

本步骤中，是从第一材料层21的一侧对部分器件材料层2进行刻蚀。经过第一图形化刻蚀后，晶圆上的第一材料层21和第二材料层22能够同时在远离衬底1的一侧暴露。其中，第二材料层22可根据需要选择刻蚀掉一部分或者不刻蚀。刻蚀角度(即刻蚀后的第一材料层21侧壁的倾斜角度)视所要制备的半导体器件类型决定，例如GaN光电器件最佳角度为55°，GaN或SiC功率器件的最佳角度为89°。

步骤a3、如图2C所示，制备接触电极。

本步骤中，分别在第一材料层21上和从台阶结构暴露出的第二材料层22上制备第一电极31和第二电极32。本步骤中，可以先制备第一电极31，后制备第二电极32制备，反之也可。其中，第一电极31的数量为至少一个，即可以是整面制备于第一材料层21上的(整体作为一个第一电极)，也可以是在第一材料层21上图形化制备的(图形化为多个第一电极)，第一电极31的材料可包括银、镍、铑、金等金属，也可包括铟锡氧化物、氧化锌等金属氧化物，还可包括这些金属的金属叠层以及金属与金属氧化物的叠层等。第二电极32的材料可包括镍、铬、钛、金、铂等金属，也可包括铟锡氧化物、氧化锌等金属氧化物，还可包括这些金属的金属叠层以及金属与金属氧化物的叠层等。第二电极32不与第一材料层21接触。

步骤a4、如图2D所示，制备保护层4。

本步骤中，如图2D所示，保护层4是在包含第一材料层21、台阶结构、第一电极31和第二电极32的晶圆表面整面制备的。在保护层4制备完成后可通过激光剥离、研磨等手段对保护层4进行平整处理，以将第一电极31从保护层4中露出。

其中，保护层4的材料包括低K介电质，例如氧化硅、氮化硅等，也可以包括高K介电质，例如氧化铪等，还可以包括聚合物、树脂等有机物，同时保护层4也可以是这几种介电质的叠层，可以集成DBR等功能。保护层4的主要作用为绝缘防护。

步骤a5、如图2E所示，制备键合层5。

本步骤中，是在保护层4上整面制备键合层5，由于完成步骤a4时第一电极31从保护层4中露出，进而在完成步骤a5后，键合层5与第一电极31电气接触。

键合层5的材料包括钛、铂、金、锡、铟、镍、铜等金属或其混合物或化合物，也可以包括这些金属与非金属的叠层，其中，非金属包括氧化硅、氮化硅、氧化钛、氧化镁、氧化铝等介电质或SU8、聚酰亚胺等有机聚合物等。

保护层4在键合层5和第二电极32之间以及第二电极32与第一材料层21之间形成绝缘防护。

步骤a6、如图2F所示，对键合层5进行第二图形化刻蚀分割槽6。

其中，分割槽6将键合层5分割为彼此绝缘的至少两部分，其中一部分键合层5与第一电极31电气接触，另一部分键合层5不与第一电极31电气接触，键合层5下部的保护层4对两部分键合层5形成绝缘防护。

步骤a6为一个可选步骤，根据设计需要而选择执行。

步骤a7、如图2G或图3A所示，提供载体7，并将键合层5键合于载体7。

本发明实施例中，步骤a7采用非对准键合方式进行键合。其中，载体7的材料包括蓝宝石、碳化硅、硅、氮化镓、砷化镓、玻璃等材料及其混合物或化合物等，键合材料可以是接触电极中的部分材料，也可以是金、锡、铜、镍、铟等焊接金属材料的一种或几种并或者这些材料的合金，也可以是如氧化硅、氮化硅、聚合物等非金属材料，键合材料的厚度为0.1微米至5微米。其中，键合材料可以是在载体7上形成的一层用于键和的材料，键合材料也可以是载体7本身，例如，如果采用金锡共晶键合，则需要在载体7上制备一层键合材料，如果采用金硅键合，键合材料可以是硅材料的载体7本身。

其中，图2G示出的是含有分割槽6时执行键合后的结构，图3A示出的是不含分割槽6时执行键合后的结构。

步骤a8、如图2H或图3B所示，去除衬底1。

去除衬底1的手段可包括激光剥离、研磨减薄、干法刻蚀或化学清洗等。若需要多重器件集成，则可在去除衬底1后，在器件材料层2上继续键合其它器件材料层。

其中，图2H是在图2G的基础上去除衬底1后的结构，图3B是在图3A的基础上去除衬底1后的结构。

步骤a9、如图2I或图3C所示，对第二电极32上的部分第二材料层22进行第三图形化刻蚀，以暴露部分第二电极32。

在完成步骤a9后，第二电极32的未暴露部分仍与第二材料层22电气连接。

其中，图2I是在图2H的基础上经过第三图形化刻蚀后的结构，图3C是在图3B的基础上经过第三图形化刻蚀后的结构。

步骤a10、如图2J或图3D所示，对器件表面进行刻蚀以在器件表面获得增强和/或减弱结构8。

本步骤a10中，器件表面是指去除衬底1后的第二材料层22的表面。本步骤中，增强和/或减弱结构8主要是针对光电半导体器件的制备而设置的，其中第二材料层22的表面为光电半导体器件的出光面。

其中，增强和/或减弱结构8的形状例如锥体、球体等。

另外，在可选实施例中，还可在器件表面(第二材料层22的表面)进行合适的钝化处理，钝化处理形成的钝化层的材料可以是例如氧化硅、氮化硅等低K介电质，也可以是例如氧化铪等高K介电质，还可以是聚合物、树脂等有机物。

本步骤a10是一个可选择执行的步骤，增强和/或减弱结构8是根据需要可以选择制备或者不制备的。

其中，图2J是在图2I的基础上经过对器件表面进行刻蚀后的结构，图3D是在图3C的基础上经过对器件表面进行刻蚀后的结构。

步骤a11、对器件材料层2进行第二图形化刻蚀，以在载体7上形成半导体器件9。

图4示出了垂直于器件的表面方向的半导体器件9的一种分布结构实施例。在可选实施例中，可根据设计需要仅形成一个半导体器件9。在优选实施例中，所形成的半导体器件9的数量为至少一个，例如图4所示实施例中形成的三个半导体器件9。图4所示中，多个半导体器件9之间在平面方向上分布，而在其它实施例中，若在器件材料层2上事先键合了多层其它器件材料层，则经过步骤a11后所形成的多个半导体器件9之间即可以是在垂直于载体7的表面方向上堆叠分布的结构，也可以同时存在堆叠分布和在平面方向上分布的结构。

在可选实施例中，单个半导体器件9的边长可以为10微米至500微米，半导体器件9之间的间距不低于3微米。

由图4结合图2J或图3D所示，在可选实施例中，在平面方向上分布的多个半导体器件9(或图2J、图3D中的标号2)的第一材料层21均通过各自的第一电极31与键合层5连接，若不对各个半导体器件9下部的键合层5进行与半导体器件9制备相关的图形化刻蚀，则可实现各个半导体器件9的第一材料层21通过键合层5共极连接，同时，各个半导体器件9的第二材料层22之间非共极，进而在完成步骤a11所制成的集成半导体装置之后，在随后的进一步制成中，可根据设计需求而将各个半导体器件9中的第二材料层22通过所露出的第二电极32电气连接至所指定的位置。例如，以下步骤a12的流程。

步骤a12、如图2K和图5所示，在图2J所示的实施例的基础上，将第二电极32桥接至另一部分键合层5。

其中，图5示出了垂直于器件材料层2的表面方向桥接后的半导体器件9分布结构实施例。

在图2K和图5所示实施例中，桥接的方法例如：对暴露出的第二电极32侧方的保护层4进行刻蚀形成桥接通孔，将桥接层10制备于桥接通孔中，桥接层10将桥接通孔底部的另一部分键合层5和暴露出的第二电极32桥接于一起。

在完成上述电气连接的单个半导体器件9或集成的多个半导体器件9后，根据设计需求可进行后续器件加工流程，如针对光电器件的增加量子点进行颜色转换等，在完成后续加工后可继续进行钝化。

步骤a13、器件释放(去除载体7)。

本步骤中所使用的器件释放方法包括将载体7移除、减薄、刻蚀、切割等方案。

如图2L、图3E所示，移除载体7后的结构中，键合层5在第二材料层22相反的一侧暴露，当采用本发明实施例的集成半导体装置的制备方法制备光电器件时，出光面位于第二材料层22，而作为电气连接结构的键合层5在第二材料层22相对的另一侧，进而电气连接结构的不会影响到光电器件的发光效率。

在可选实施例中，若需要载体7增加导电功能，则在对载体7减薄后，在载体7背向键合层5的一侧表面制备导电层11，如图6所示。若需要将第二电极32电气连接至导电层11，则可利用桥接技术将第二电极32桥接于导电层11。

导电层11的制备可采用金属蒸镀的方法。导电层11的材料可以是铬、钛、金等金属或叠层。

图7A、图7B分别示出了含有分割槽6和没有分割槽6的器件通过刻蚀手段在器件下方掏空载体7的结构。在采用刻蚀手段掏空器件下方载体7的过程中，利用部分键合层5作为悬臂梁12等支撑结构可防止在掏空过程中的器件塌陷。

图7A和图7B只示例出了一种悬臂梁12的实现形式。除此以外，在其它可选实施例中，悬臂梁的结构还可以是其它多种的，悬臂梁的材料可包含有机材料和无机材料，有机材料如光刻胶、聚合物等，无机材料例如键合层，可利用制备半导体器件9所使用的功能层通过在半导体器件9的制备过程中的图形化处理而成为悬臂梁的结构。另外，还可在后续制成引入薄膜结构作为悬臂梁的结构，例如图8A、图8B所示，可以在完成上述的器件制备过程之后，单独进行悬臂梁12的制备，其中，悬臂梁12的薄膜结构的一部分制备于载体7的表面，悬臂梁12的薄膜结构的另一部分制备于所完成的器件结构上，例如图8A、图8B所示中，悬臂梁12的薄膜结构的另一部分制备于桥接层10(图8A所示)或第二电极32(图8B所示)，而在其他实施例中，悬臂梁12的薄膜结构的另一部分还可制备于半导体器件9中的第二材料层22上或者制备于半导体器件9的其他位置上，只要所制备的悬臂梁12的薄膜结构能够足以支撑半导体器件9以及第一电极31、键合层5、第二电极32以及桥接层10等结构能够在掏空过程中避免塌陷即可。

本发明实施例还提供了一种集成半导体装置，可参见图2K、图2L、图3D、图3E、图4、图5等附图所示，包括半导体器件9、第一电极31、第二电极32、保护层4和键合层5。其中，半导体器件9为至少一个，半导体器件9包含第一材料层21和第二材料层22，在第一材料层21的一侧具有暴露部分第二材料层22的台阶结构。第一电极31位于第一材料层21上。第二电极32位于台阶结构暴露出的第二材料层22上。保护层4覆盖于第一材料层21、第二材料层22和第二电极32。键合层5位于保护层4上，并且键合层5与第一电极31电气接触。

在可选实施例中，当半导体器件9的数量多于一个时，各个半导体器件9中的第一电极31通过键合层5共极连接。

本发明实施例的集成半导体装置的制备方法和集成半导体装置，可以实现单个微型半导体器件或者多个半导体器件的集合体，其集成尺寸及密度可根据图形化精度和需求自由定义。本发明实施的集成半导体装置可包含能够于第一代半导体、第二代半导体、第三代半导体结构以及在这三者中所需要的晶体、有源区及电气接触结构，本发明实施的集成半导体装置的集成方式可以是单层的水平排布，也可以是多层的垂直排布，根据需求，其电气互联可设计为串联、并联或者串并联相结合的电气互联结构。并且可以利用对键合层的图形化刻蚀并结合桥接技术而实现串联、并联或者串并联相结合的电气互联结构。本发明实施例中，利用载体与目标晶圆键合，可取代对准键合或器件放置困难的结构和方法，同时利用键合层具备良好的电气(电、热传导)和机械能力的特点键合层即用作互联的结构又可作为悬臂梁支撑架构，充分利用了键合层的多重作用，进而简化了制备工艺。另外本发明实施例中，集成半导体装置的器件表面(即第二材料层表面)没有用于电气连接的阻挡结构，可以最大限度发挥器件能力，特别是光电器件的能力。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种集成半导体装置的制备方法，包括：

提供衬底，在所述衬底上制备包含第一材料层和第二材料层的器件材料层，其中，所述第二材料层位于所述器件材料层的靠近所述衬底的一侧，所述第一材料层位于所述器件材料层的远离所述衬底的一侧；

从所述第一材料层一侧对部分所述器件材料层进行第一图形化刻蚀，形成暴露部分所述第二材料层的台阶结构；

分别在所述第一材料层上和从所述台阶结构暴露出的所述第二材料层上制备第一电极和第二电极，并制备覆盖于所述第一材料层、所述第二材料层和所述第二电极的保护层；

在所述保护层上整面制备键合层，所述键合层与所述第一电极电气接触；

提供载体，并将所述键合层键合于所述载体；

从所述衬底一侧对所述器件材料层进行第二图形化刻蚀，以在所述载体上形成至少一个半导体器件。

2.根据权利要求1所述的集成半导体装置的制备方法，其特征在于，在所述保护层上制备键合层之后，并将所述键合层键合于所述载体之前，所述方法还包括：

对所述键合层进行第二图形化刻蚀，形成将所述键合层分割为彼此绝缘的至少两部分的分割槽，其中一部分所述键合层与所述第一电极电气接触。

3.根据权利要求2所述的集成半导体装置的制备方法，其特征在于，在所述载体上形成所述至少一个半导体器件之后，所述方法还包括：

对所述第二电极上的部分所述第二材料层进行第三图形化刻蚀，以暴露部分所述第二电极；

将暴露部分的所述第二电极与另一部分所述键合层进行桥接。

4.根据权利要求1所述的集成半导体装置的制备方法，其特征在于，在完成所述第二图形化刻蚀后，所述方法还包括：

去除所述载体。

5.根据权利要求3所述的集成半导体装置的制备方法，其特征在于，在将暴露部分的所述第二电极与另一部分所述键合层进行桥接之后，所述方法还包括：

去除所述载体。

6.根据权利要求1所述的集成半导体装置的制备方法，其特征在于，所述方法还包括：

在所述载体背向所述键合层的表面制备导电层；

将所述第二电极桥接于所述导电层。

7.根据权利要求4或5所述的集成半导体装置的制备方法，其特征在于，所述的去除所述载体，包括：

采用衬底移除、减薄或者刻蚀方法去除所述载体。

8.根据权利要求7所述的集成半导体装置的制备方法，其特征在于，采用刻蚀方法去除所述载体包括：

将所述键合层下方的部分载体通过刻蚀方法腐蚀掏空；

其中，在腐蚀掏空过程中，由所述键合层作为所述载体与所述半导体器件之间的机械支撑结构。

9.根据权利要求1所述的集成半导体装置的制备方法，其特征在于，所述方法还包括：

在所述至少一个半导体器件上制备功能结构。

10.一种集成半导体装置，其特征在于，包括：

至少一个半导体器件，所述半导体器件包含第一材料层和第二材料层，在所述第一材料层的一侧具有暴露部分所述第二材料层的台阶结构；

第一电极，所述第一电极位于所述第一材料层上；

第二电极，所述第二电极位于所述台阶结构暴露出的所述第二材料层上；

保护层，所述保护层覆盖于所述第一材料层、所述第二材料层和所述第二电极；

键合层，所述键合层位于所述保护层上，并且所述键合层与所述第一电极电气接触。

Images