CN114171394A - 半导体装置的制备方法和半导体装置 - Google Patents
半导体装置的制备方法和半导体装置 Download PDFInfo
- Publication number
- CN114171394A CN114171394A CN202111519890.3A CN202111519890A CN114171394A CN 114171394 A CN114171394 A CN 114171394A CN 202111519890 A CN202111519890 A CN 202111519890A CN 114171394 A CN114171394 A CN 114171394A
- Authority
- CN
- China
- Prior art keywords
- layer
- bonding
- substrate
- electrode
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 761
- 238000000034 method Methods 0.000 title claims abstract description 213
- 238000004519 manufacturing process Methods 0.000 title claims description 107
- 239000000463 material Substances 0.000 claims abstract description 610
- 239000000758 substrate Substances 0.000 claims abstract description 438
- 238000005530 etching Methods 0.000 claims abstract description 199
- 229910052755 nonmetal Inorganic materials 0.000 claims abstract description 93
- 230000008569 process Effects 0.000 claims abstract description 76
- 239000010410 layer Substances 0.000 claims description 1326
- 239000011147 inorganic material Substances 0.000 claims description 94
- 229910010272 inorganic material Inorganic materials 0.000 claims description 93
- 239000004020 conductor Substances 0.000 claims description 73
- 150000001875 compounds Chemical class 0.000 claims description 62
- 239000011241 protective layer Substances 0.000 claims description 52
- 238000002161 passivation Methods 0.000 claims description 38
- 238000000059 patterning Methods 0.000 claims description 36
- 230000007704 transition Effects 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 230000003287 optical effect Effects 0.000 claims description 19
- 238000009826 distribution Methods 0.000 claims description 16
- 239000002346 layers by function Substances 0.000 claims description 14
- 238000003466 welding Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 121
- 239000002184 metal Substances 0.000 abstract description 121
- 238000002360 preparation method Methods 0.000 abstract description 41
- 239000002923 metal particle Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 125
- 229910002601 GaN Inorganic materials 0.000 description 51
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 50
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 42
- 230000010354 integration Effects 0.000 description 38
- 229910052814 silicon oxide Inorganic materials 0.000 description 37
- 239000010408 film Substances 0.000 description 35
- 229910052581 Si3N4 Inorganic materials 0.000 description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 34
- 239000010931 gold Substances 0.000 description 30
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 29
- 229910052737 gold Inorganic materials 0.000 description 29
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 28
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 28
- 239000007769 metal material Substances 0.000 description 28
- 239000010409 thin film Substances 0.000 description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 27
- 229910010271 silicon carbide Inorganic materials 0.000 description 27
- 229910052759 nickel Inorganic materials 0.000 description 25
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 24
- 229910044991 metal oxide Inorganic materials 0.000 description 24
- 239000011368 organic material Substances 0.000 description 24
- 150000004706 metal oxides Chemical class 0.000 description 23
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 22
- 150000002739 metals Chemical class 0.000 description 21
- 239000000126 substance Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 239000000956 alloy Substances 0.000 description 19
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 17
- 238000000231 atomic layer deposition Methods 0.000 description 17
- 229920000642 polymer Polymers 0.000 description 16
- 229910052594 sapphire Inorganic materials 0.000 description 16
- 239000010980 sapphire Substances 0.000 description 16
- 239000011135 tin Substances 0.000 description 16
- 229910052718 tin Inorganic materials 0.000 description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 15
- 229910052738 indium Inorganic materials 0.000 description 15
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 238000012546 transfer Methods 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 14
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 14
- 229910052719 titanium Inorganic materials 0.000 description 14
- 239000011787 zinc oxide Substances 0.000 description 14
- 239000011651 chromium Substances 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 13
- 238000009413 insulation Methods 0.000 description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 12
- 229910052804 chromium Inorganic materials 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 230000005693 optoelectronics Effects 0.000 description 12
- 229920001721 polyimide Polymers 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 11
- 239000013078 crystal Substances 0.000 description 11
- 230000002829 reductive effect Effects 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 229910052697 platinum Inorganic materials 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000000227 grinding Methods 0.000 description 9
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 7
- -1 e.g. Substances 0.000 description 7
- 238000009501 film coating Methods 0.000 description 7
- 229910001195 gallium oxide Inorganic materials 0.000 description 7
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 7
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 239000002096 quantum dot Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 6
- 239000000395 magnesium oxide Substances 0.000 description 6
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 6
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 229910001325 element alloy Inorganic materials 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- 230000003014 reinforcing effect Effects 0.000 description 5
- 230000003313 weakening effect Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052593 corundum Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910021389 graphene Inorganic materials 0.000 description 4
- 239000012811 non-conductive material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000007888 film coating Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229920001486 SU-8 photoresist Polymers 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000001680 brushing effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 150000002843 nonmetals Chemical class 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体装置的制备方法和半导体装置，包括：提供第一衬底，并在第一衬底表面形成第一非金属键合材料层；提供第二衬底，并在第二衬底表面形成器件材料层；在器件材料层表面形成第二非金属键合材料层；将第二非金属键合材料层和第一非金属键合材料层进行键合形成非金属键合层；去除第二衬底；对器件材料层进行图形化刻蚀以获得含有至少一个半导体器件的器件层。本发明通过非金属键合方式，避免了金属键合后图形化刻蚀金属四溢以及清洗金属粒子残留导致的漏电问题，本发明通过非金属键合方式，形成了有效的刻蚀高选择比，增加了工艺窗口并提高了可行性。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体装置的制备方法和半导体装置。
背景技术
目前关于实现单片集成的方案主要有图形化金属对准键合、整面金属键合两种。图形化金属对准键合以及整面金属键合方案都存在着以下缺点。
图形化金属对准键合方案的设备和制造成本高昂，对集成器件的密度有很高要求。
整面金属键合方案在键合过程中会形成复杂的多种不同晶相，一般的干法刻蚀设备无法满足刻蚀需求，进而其采用了电子束刻蚀方案，在金属刻蚀过程中很容易出现金属粒子四散、去除不净带来的器件漏电问题，并且容易导致驱动相关器件损伤。
另外，因为图形化金属键合和整面金属键合都面临着键合金属的刻蚀问题，所以为保证能够进行金属刻蚀，需要预留相对较宽的刻蚀沟道空间，这给高度集成器件的密度带来了不利影响。
另外，图形化金属键合和整面金属键合的金属键合过程都需要在高温环境下进行，加上不同材料体系的热膨胀系数差异的客观因素，导致了键合后的晶圆出现翘曲的问题，容易导致有效结构开裂、断层以及翘曲过大带来的制造困难等问题。
因此，如何避免图形化金属键合和整面金属键合的上述各种缺点，便成为亟待解决的问题。
专利文献TW201724442A中提供了一种金属键合式集成方案。其中一种示例如图1所示，包括驱动晶圆8120、驱动电路8140、功能性器件或装置8150、金属键合层8170。为完成图1所示的结构，在制备过程中，通过金属键合后，驱动端的键合金属垫8180与器件8160之间具备一一对应性，键合金属垫8180之间彼此相互隔离，该方案在制备过程中，在整面金属键合时需要预留较大的金属刻蚀空间来完成键合金属与器件的一一对应隔离刻蚀，在图形化金属键合时需要极高的对准精度，而对准精度进一步限制了器件尺寸和集成密度。在键合金属刻蚀为键合金属垫8180后，与其一一对应的器件8160需要完成其中的一个电极的电气和物理连接，这需要一定的键合金属厚度(一方面，需要确保键合金属的横截面的电阻率的要求；另一方面，金属键合时往往涉及到共晶键合，为了形成稳定晶相以及抵消因为晶圆翘曲、表面粗糙和共晶体渗透而影响器件的可靠性，也需要键合金属的一定厚度)，而键合金属垫8180的厚度又会限制集成器件尺寸，当器件尺寸减小到一定程度时，键合金属垫8180会出现过大高宽比的金属柱形态，这对器件8160的可靠性(包括粘附性和键合金属垫8180本身的牢固性)产生了很大的挑战。另外，图1所示结构中，驱动电路8140、键合金属垫8180、器件8160之间一一对应，若在其中某个位置的器件8160坏损时将无备用的器件8160进行替代，因此，该结构还存在对死点的接受度低，需要超高的良品率控制，导致整体的可靠性偏低的问题。
专利TW202006968A提出了一种单片式LED阵列前驱物，图2A和图2B分别示出了该现有技术的LED阵列前驱物的横截面结构和LED阵列结构。主体结构包括生长基板9100，第一半导体层9110，包含N个通孔的掩蔽层9120，基于掩蔽层9120通孔选择性区域生长的第二半导体层9130(N型半导体)，包含多个量子阱层9141以及第四半导体层9150(P型半导体)的第三半导体层9140，以及用于欧姆接触电流注入的主要电接点9160(主要接触电极)。
在上述基础器件(前驱物)完成后，将其转移至驱动背板上，其驱动背板包括背板基板9200及背板接触垫9220，在此之上包含二次加工的基础器件，该器件去除生长基板9100，在第三半导体层9140外面再次覆盖第一半导体层9121极性绝缘钝化，并在第一半导体层9110上进行粗糙化，进行光提取率增加，完成糙化层9112，同时在第一半导体层9110上完成辅助电接点9180(辅助接触电极)，用于与第一半导体层9110形成电气接触。
专利TW202006968A主要存在以下问题：
1)如图2A所示，该器件通过选区生长方案制备，实际材料生长时掩蔽层9120周围区域材料会存在缺陷，导致量子阱层有源区缺陷，出现性能受损等问题；
2)该器件公用第一半导体层9110(即通过第一半导体层9110共极)，器件之间会存在因为公用第一半导体层9110而产生的光电及信号串扰问题；
3)辅助电接点9180(辅助接触电极)在靠近衬底(生长基板9100)一面，其电气接触能力较远离衬底(生长基板9100)一面差。以GaN极性材料为例，靠近衬底(生长基板9100)一面为N极性面，远离衬底(生长基板9100)一面为Ga极性面，N极性面形成欧姆接触的难度和稳定性较Ga极性面差，最终所制成的器件的电压略高；
4)辅助电接点9180(辅助接触电极)位于靠近衬底(生长基板9100)一面，若要形成电气连接必须进行衬底(生长基板9100)的去除。
公开号为US10297585B1的美国专利公开了一种多分辨率复合微器件，其中提及了该种器件的结构和制备方法。该方案中，作为机械支撑结构的氮化硅薄膜本身存在机械强度不足的问题，因此在器件尺寸较大时仍然容易遭受破损，并且氮化硅在电气能力(电传输、热传输)能力表现较差，会影响到器件的性能释放。该方案需要采用巨量转移的方式将目标器件转移至制程结构上，进而需要非常高的转移对准精度，并且多个器件集成时，转移过程需较大的器件间距，影响器件的集成密度和最终尺寸。在进行巨量转移时需要有机材料黏合层(如聚合物树脂)将微型器件进行固定，而有机材料会限制器件的使用环境。另外，该方案在进行电气连接时，对器件不够友好，对于光电器件而言，电气连接金属大量阻挡出光面，导致出光效率偏低，对于电力电气和功率器件而言，该方案的电气连接极易产生寄生电容，影响器件性能。
US10297585B1的方案中，将微型器件固定在衬底上并采用扇出的方式进行器件电气互联，在该过程中，进行电气互联的电气连接金属位于微型器件和衬底的上方，这种方式对器件并不，特别是对于光电器件而言，位于微型器件和衬底上方的电气连接金属大量地阻挡了出光面，导致了光电器件的出光效率偏低，而对于电力电气和功率器件而言，该方案的电气连接极易产生寄生电容，影响器件性能。同时，该方案中，作为机械支撑结构的氮化硅薄膜本身存在着机械强度不足的问题，在器件尺寸较大时容易遭受破损，并且氮化硅在电气能力(电传输、热传输)能力表现较差，会影响到器件的性能释放。另外，该方案需要采用巨量转移的方式将目标器件转移至制程结构上，进而需要非常高的转移对准精度，并且多个器件集成时，转移过程需较大的器件间距，影响器件的集成密度和最终尺寸。在进行巨量转移时需要有机材料黏合层(如聚合物树脂)将微型器件进行固定，而有机材料也会限制器件的使用环境。
发明内容
有鉴于此，本发明提供一种集成式半导体装置的制备方法和集成式半导体装置，采用非金属键合手段，以解决图形化金属对准键合方案成本高和集成密度受限，整面金属键合方案的漏电和器件损伤，以及金属键合带来的晶圆翘曲、结构开裂和断层等问题。
该技术方案是这样实现的：
一种集成式半导体装置的制备方法，包括：
提供第一衬底，并在所述第一衬底表面形成第一非金属键合材料层；
提供第二衬底，并在所述第二衬底表面形成器件材料层；
在所述器件材料层表面形成第二非金属键合材料层；
将所述第二非金属键合材料层和所述第一非金属键合材料层进行键合形成非金属键合层；
去除所述第二衬底；
对所述器件材料层进行图形化刻蚀以获得含有至少一个半导体器件的器件层。
一种集成式半导体装置，包括：
第一衬底；
非金属键合层，所述非金属键合层位于所述第一衬底的表面；
器件层，所述器件层位于所述非金属键合层上，所述器件层含有至少一个半导体器件；
其中：
所述非金属键合层由形成于所述第一衬底表面的第一非金属键合材料层和形成于一器件材料层的一第二非金属键合材料层键合而成，所述器件层由所述器件材料层经过图形化刻蚀而成。
从上述方案可以看出，本发明的集成式半导体装置的制备方法和集成式半导体装置中，通过非金属键合方式，避免了金属键合后图形化刻蚀金属四溢以及清洗金属粒子残留导致的漏电问题，通过非金属键合方式，形成了有效的刻蚀高选择比，增加工艺窗口并提高可行性。
另外，本发明中，通过通孔方式减小了器件间距，通孔尺寸小，同时还因不需将非金属键合层完全隔断，可实现同尺寸下更大有源区面积或者更高集成度。
本发明中，通过非金属键合方式，可以使多个目标晶圆集成式光电表现(如透光性)不再受键合金属影响，可以制备垂直集成分布的多个器件，可以在相同面积内实现更大的单个器件尺寸或同样尺寸时的更多的器件集成密度及成品数量产出。
本发明中，可自由定义触点接触方式，可自由采用共极或非共极桥接，并且器件之间的串并联方案更加便利。
另外，相比金属键合需要高温，本发明中的非金属键合可实现低温键合优化热失配，避免热失配带来的良率及可靠性损伤。
本发明还提供一种共极半导体装置的制备方法和共极半导体装置，以解决上述一一对应的键合金属垫和器件在超高集成度或超小器件尺寸下的可靠性问题。
该技术方案是这样实现的：
一种共极半导体装置的制备方法，包括：
提供第一衬底，在所述第一衬底的表面制备第一键合导电材料层；
提供第二衬底，并在所述第二衬底表面制备器件材料层，所述器件材料层至少包含远离所述第二衬底的第一电极层；
在所述第一电极层的表面制备第二键合导电材料层；
将所述第二键合导电材料层和所述第一键合导电材料层进行键合形成键合导电层；
对所述器件材料层从所述第二衬底一侧进行图形化刻蚀以获得含有至少两个半导体器件的器件层，其中，所述半导体器件包括由所述第一电极层经过图形化刻蚀而成的第一电极，所述至少两个半导体器件的第一电极之间通过所述键合导电层共极电连接。
一种共极半导体装置，包括：
第一衬底；
键合导电层，所述键合导电层位于所述第一衬底的表面，所述键合导电层由形成于所述第一衬底的表面的第一键合导电材料层和一第二键合导电材料层键合形成；
器件层，所述器件层位于所述键合导电层上，所述器件层含有至少两个半导体器件，所述至少两个半导体器件的第一电极之间通过所述键合导电层共极电连接；其中，
所述器件层由一器件材料层从一第二衬底一侧进行图形化刻蚀而成，所述器件材料层形成于所述第二衬底表面，所述器件材料层至少包含远离所述第二衬底的第一电极层，所述第二键合导电材料层形成于所述第一电极层的表面，所述半导体器件包括由所述第一电极层经过图形化刻蚀而成的所述第一电极。
从上述方案可以看出，本发明的共极半导体装置的制备方法和共极半导体装置中，第一电极共极，不需要键合导电层与第一电极(半导体器件)之间一一对应，避免了因半导体器件尺寸过小带来的键合导电层(键合金属)图形化后黏附的牢固性问题，以及受到键合金属厚度影响带来的电气连接性能问题，如电流扩散及散热的均匀性问题，提高集成度和可靠性。本发明中，半导体器件的第一电极共极，第二电极可同时桥接在同一个驱动触点，实现了多个半导体器件并联而具有同一功能，最大程度保证了其中某个单一半导体器件失效后带来的装置整体的失效问题，提高了装置整体的可靠性。另外，本发明中，通过通孔方式能够减小半导体器件间距，采用小尺寸的通孔，并且无需将键合导电层完全隔断，进而实现了同尺寸器件条件下的更大有源区面积或者更高集成度。采用本发明的方法，可自由定义触点接触方式，可自由采用共极或非共极桥接，并且半导体器件之间的串并联方案更加便利。
本发明还提供一种化合物半导体装置的制备方法和化合物半导体装置，以避免功能层缺陷、信号串扰等问题，提升化合物半导体装置的性能。
该技术方案是这样实现的：
一种化合物半导体装置的制备方法，包括：
提供第一衬底，在所述第一衬底上整面制备半导体堆叠结构，所述半导体堆叠结构包括从所述第一衬底表面向外堆叠的过渡半导体层、第一导电类型半导体层、第二导电类型半导体层；
从所述第二导电类型半导体层一侧对所述半导体堆叠结构进行图形化刻蚀，形成暴露至所述第一导电类型半导体层的第一图形化刻蚀结构；
在所述第二导电类型半导体层的表面和所述第一图形化刻蚀结构底部所暴露的所述第一导电类型半导体层的表面分别制备第二接触电极和第一接触电极；
在所述第一图形化刻蚀结构中制备绝缘钝化层；
提供含有驱动触点的驱动背板，将所述第二接触电极与所述驱动触点一对一地电气连接；
对所述半导体堆叠结构进行图形化刻蚀，形成从远离所述第二导电类型半导体层并靠近所述第一导电类型半导体层的一侧暴露部分所述第一接触电极的第二图形化刻蚀结构。
一种化合物半导体装置，包括：
驱动背板，所述驱动背板含有驱动触点；
第二导电类型半导体层；
第一导电类型半导体层，所述第一导电类型半导体层堆叠于所述第二导电类型半导体层上；
第二接触电极，所述第二接触电极位于所述第二导电类型半导体层的表面，并且所述第二接触电极与所述驱动触点一对一地电气连接；
第一图形化刻蚀结构，所述第一图形化刻蚀结构位于所述第二导电类型半导体层和部分所述第一导电类型半导体层中；
第一接触电极，所述第一接触电极位于所述第一图形化刻蚀结构底部的所述第一导电类型半导体层上；
绝缘钝化层，所述绝缘钝化层位于所述第一图形化刻蚀结构中；
第二图形化刻蚀结构，所述第二图形化刻蚀结构位于所述第一导电类型半导体层中，并且，所述第二图形化刻蚀结构位于远离所述第二导电类型半导体层并靠近所述第一导电类型半导体层的一侧，部分所述第一接触电极从所述第二图形化刻蚀结构中暴露。
从上述方案可以看出，本发明的化合物半导体装置的制备方法和化合物半导体装置中，在半导体堆叠结构整面制备于第一衬底上之后，通过图形化刻蚀手段定义包含第二接触电极和第一接触电极的器件区，本发明不采用图形化生长的手段，因此，并不存在选区生长或图形化生长所带来的材料层或功能层的缺陷。
同时，本发明中，第二接触电极与驱动触点一对一地电气连接，因此，第二接触电极之间没有共极连接，第一接触电极根据需要制备相应的功能结构也能够实现第一接触电极的非共极的连接结构，进而能够避免器件之间因为共极所导致的信号串扰问题。
另外，本发明中，第一接触电极和第二接触电极均不处于第一衬底上，因此，电气连接结构并不涉及在衬底上的连接，因此还解决了必须去除第一衬底才能进行电气连接的问题以及在第一衬底进行电气连接的要求高的问题。
从整体上来说，采用本发明的化合物半导体装置的制备方法和化合物半导体装置能够整体上提升化合物半导体装置的性能。
本发明还提供一种薄型半导体装置的制备方法和薄型半导体装置，利用非对准键合方式取代巨量转移以降低对准难度，并将其中的无机物材料的键合层作为机械支撑结构，提高对器件的支撑强度并解除有机物材料对半导体装置使用环境的限制。
该技术方案是这样实现的：
一种薄型半导体装置的制备方法，包括：
提供临时衬底，在所述临时衬底的表面制备接触电极，并在所述临时衬底包含所述接触电极的表面制备第一无机材料键合层；
提供目标晶圆，所述目标晶圆包括晶圆衬底和在所述晶圆衬底上制备的器件材料层；
在所述器件材料层的表面制备第二无机材料键合层；
将所述第一无机材料键合层与所述第二无机材料键合层进行非对准键合形成无机键合层；
去除所述晶圆衬底，并对所述器件材料层和所述无机键合层进行第一图形化刻蚀，以形成半导体器件；
将所述半导体器件与所述接触电极进行电气连接；
去除所述临时衬底的至少一部分。
一种薄型半导体装置，包括：
半导体器件，所述半导体器件由制备于一晶圆衬底上的器件材料层在所述晶圆衬底被去除后通过第一图形化刻蚀而成；
无机键合层，所述无机键合层由一第一无机材料键合层和一第二无机材料键合层进行非对准键合而成，所述无机键合层与所述器件材料层一同进行所述第一图形化刻蚀；
接触电极，所述接触电极制备于一临时衬底的表面，所述半导体器件与所述接触电极之间电气连接；
其中，所述第一无机材料键合层制备于所述临时衬底包含所述接触电极的表面；
所述第二无机材料键合层制备于所述器件材料层的表面。
从上述方案可以看出，本发明的薄型半导体装置的制备方法和薄型半导体装置中，整面键合后进行半导体器件的制备，不需要针对每个半导体器件单独进行对准转移，相比于现有技术而言成本低，并且集成的密度和牢固可靠性高；无机键合层作为半导体器件的释放过程中的机械支撑结构，其机械强度高，增加了薄型半导体装置的机械强度，有助于降低薄型半导体装置易于破损的风险，若无机键合层为金属材料，则使得薄型半导体装置的电气功能(电、热传导)更强；无机键合层的材料采用金属及无机结构，不再引入有机材料，使得薄型半导体装置所兼容的使用环境不再受到有机材料的影响。
另外，本发明中，接触电极与半导体器件是分别在临时衬底一侧和目标晶圆一侧分别制备的，接触电极和半导体器件分别位于无机键合层的两侧，因此，接触电极不会占用半导体器件所在区域的有效面积，在相同电极和器件尺寸条件下，半导体器件所在的有源区损失的有效面积更小。比如，若需要100微米的半导体器件搭配30微米的接触电极，则若采用本发明以外的方式将接触电极设置在半导体器件的同一侧，那么在半导体器件所在一侧的有源区需要损失至少30微米的区域来容纳接触电极；而在本发明中，接触电极的尺寸并不会占用半导体器件所在一侧的有源区。可见在有源区相同的情况下，本发明能够在有源区集成更多的半导体器件。并且，因为半导体器件所在一侧没有接触电极的结构影响，所以，接触电极也不会影响到针对半导体器件继续小型化和微缩化的制备。
本发明还提供一种集成半导体装置的制备方法和集成半导体装置，以将集成半导体装置中的半导体器件的电气连接结构置于集成半导体装置的下方，以提高作为光电器件的半导体器件的出光效率，以及降低作为电力电气和功率器件的电气连接结构的寄生电容，提升集成半导体装置的器件性能。
该技术方案是这样实现的：
一种集成半导体装置的制备方法，包括：
提供衬底，在所述衬底上制备包含第一材料层和第二材料层的器件材料层，其中，所述第二材料层位于所述器件材料层的靠近所述衬底的一侧，所述第一材料层位于所述器件材料层的远离所述衬底的一侧；
从所述第一材料层一侧对部分所述器件材料层进行第一图形化刻蚀，形成暴露部分所述第二材料层的台阶结构；
分别在所述第一材料层上和从所述台阶结构暴露出的所述第二材料层上制备第一电极和第二电极，并制备覆盖于所述第一材料层、所述第二材料层和所述第二电极的保护层；
在所述保护层上整面制备键合层，所述键合层与所述第一电极电气接触；
提供载体，并将所述键合层键合于所述载体；
从所述衬底一侧对所述器件材料层进行第二图形化刻蚀，以在所述载体上形成至少一个半导体器件。
一种集成半导体装置，包括：
至少一个半导体器件，所述半导体器件包含第一材料层和第二材料层，在所述第一材料层的一侧具有暴露部分所述第二材料层的台阶结构；
第一电极，所述第一电极位于所述第一材料层上；
第二电极，所述第二电极位于所述台阶结构暴露出的所述第二材料层上；
保护层，所述保护层覆盖于所述第一材料层、所述第二材料层和所述第二电极；
键合层，所述键合层位于所述保护层上，并且所述键合层与所述第一电极电气接触。
从上述方案可以看出，本发明的集成半导体装置的制备方法和集成半导体装置，可以实现单个微型半导体器件或者多个半导体器件的集合体，其集成尺寸及密度可根据图形化精度和需求自由定义。本发明实施的集成半导体装置可包含能够于第一代半导体、第二代半导体、第三代半导体结构以及在三者之前需要的晶体、有源区及电气接触结构，本发明实施的集成半导体装置的集成方式可以是单层的水平排布，也可以是多层的垂直排布，根据需求，其电气互联可设计为串联、并联或者串并联相结合的电气互联结构。并且可以利用对键合层的图形化刻蚀并结合桥接技术而实现串联、并联或者串并联相结合的电气互联结构。本发明中，利用载体与目标晶圆键合，可取代对准键合或器件放置困难的结构和方法，同时利用键合层具备良好的电气(电、热传导)和机械能力的特点键合层即用作互联的结构又可作为悬臂梁支撑架构，充分利用了键合层的多重作用，进而简化了制备工艺。另外本发明中，集成半导体装置的器件表面(即第二材料层表面)没有用于电气连接的阻挡结构，可以最大限度发挥器件能力，特别是光电器件的能力。
附图说明
图1为现有技术的金属键合式集成方案的结构示意图；
图2A为现有技术的LED阵列前驱物的横截面结构示意图；
图2B为现有技术的LED阵列结构示意图；
图3为本发明实施例的集成式半导体装置的制备方法步骤流程图；
图4A～图4N为采用本发明实施的集成式半导体装置的制备方法的器件结构演化过程结构示意图；
图5A～图5D为本发明实施例中的几种桥接方式结构示意图；
图6为本发明实施例的共极半导体装置的制备方法流程示意图；
图7A～图7H为采用本发明实施的共极半导体装置的制备方法的器件剖面结构演化过程示意图；
图8为本发明实施例中的半导体器件和驱动触点之间在垂直于第一衬底表面的方向的分布示意图；
图9为本发明实施例中的一种桥接连接结构；
图10为本发明实施例中在垂直于第一衬底表面的方向的驱动触点和半导体器件之间的桥接结构示意图；
图11为本发明实施例中在垂直于键合导电层表面的方向的结构示意图；
图12为本发明实施例中关于隔离围栏的结构示意图；
图13为本发明实施例的化合物半导体装置的制备方法流程示意图；
图14A至图14F为采用本发明实施的化合物半导体装置的制备方法的器件剖面结构演化过程示意图；
图15为本发明实施例中的另一种绝缘钝化层的形貌结构示意图；
图16A为本发明实施例中在第一衬底刻蚀出的半球形和尖锥结构示意图；
图16B为本发明实施例中去除第一衬底并在过渡半导体层刻蚀出的尖锥结构示意图；
图17为本发明实施例中的第二图形化刻蚀结构在垂直于过渡半导体层表面方向的形状示意图；
图18为本发明实施例中的光学色彩转换结构示意图；
图19为本发明实施例中器件与第一接触电极之间一对一连接的结构示意图；
图20为本发明实施例的薄型半导体装置的制备方法流程图；
图21A至图21J为采用本发明实施例的方法制备薄型半导体装置过程中的器件剖面结构变化过程示意图；
图22为本发明实施例中的三层半导体器件的堆叠及电气连接的剖面结构示意图；
图23A为本发明实施例中的另一种电气连接层的连接方式的剖面结构示意图；
图23B为本发明实施例中的又一种电气连接层的连接方式的剖面结构示意图；
图24为本发明实施例中的在临时衬底表面分布的多个半导体器件的剖面结构示意图；
图25A为对临时衬底采用移除方法所形成的单个半导体器件的剖面结构示意图；
图25B为对临时衬底采用减薄方法所形成的单个半导体器件的剖面结构示意图；
图25C为对临时衬底采用刻蚀方法所形成的单个半导体器件的剖面结构示意图；
图26A至图26C为本发明实施例中保护层制备于临时衬底表面以及临时衬底和接触电极之间时的剖面结构变化过程示意图；
图27为本发明实施例的集成半导体装置的制备方法流程图；
图28A至图28L为采用本发明实施例的方法制备集成半导体装置过程中的器件剖面结构变化过程示意图；
图29A至图29E为本发明实施例中的不含有分割槽的集成半导体装置制备过程中的器件剖面结构变化过程示意图；
图30为本发明实施例中的半导体器件在垂直于器件表面方向的分布结构示意图；
图31为本发明实施例中在桥接第二电极后的半导体器件在垂直于器件表面方向的分布结构示意图；
图32为本发明实施例中对载体减薄并制备导电层后的器件剖面结构示意图；
图33A为本发明实施例中在含有分割槽的器件下方掏空载体的剖面结构示意图；
图33B为本发明实施例中在不含有分割槽的器件下方掏空载体的剖面结构示意图；
图34A为本发明实施例中在含有分割槽以及独立的悬臂梁的器件下方掏空载体的剖面结构示意图；
图34B为本发明实施例中在不含有分割槽并含有独立的悬臂梁的器件下方掏空载体的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
实施例1
如图3所示，本发明实施例提供了一种集成式半导体装置的制备方法，主要包括以下步骤：
步骤101、提供第一衬底，并在第一衬底表面形成第一非金属键合材料层；
步骤102、提供第二衬底，并在第二衬底表面形成器件材料层；
步骤103、在器件材料层表面形成第二非金属键合材料层；
步骤104、将第二非金属键合材料层和第一非金属键合材料层进行键合形成非金属键合层；
步骤105、去除第二衬底；
步骤106、对器件材料层进行图形化刻蚀以获得含有至少一个半导体器件的器件层。
在可选实施例中，第一衬底的材料可以为第一代半导体材料(如硅、锗等)、第二代半导体材料(如砷化镓、磷化铟等)、第三代半导体材料(如氮化镓、碳化硅、氧化锌、金刚石等)或半成品及成品器件等。
在可选实施例中，第一非金属键合材料层的材料可以为氧化硅、氮化硅、氧化态钛、氧化镁、氧化铝、氮化镓、砷化镓等材料中的至少一种所组成的单层或叠层半导体材料。
在可选实施例中，在第一衬底表面形成第一非金属键合材料层可以采用化学气相沉积(CVD)、原子层沉积(ALD)、溅射(Sputter)、蒸镀等方法实现。
在可选实施例中，第一非金属键合材料层除了具有键合功能外，也可以具备反射、散热等功能。
在可选实施例中，第一非金属键合材料层为在第一衬底表面的整面形成。
在可选实施例中，第一非金属键合材料层为图形化的。
在可选实施例中，第二衬底的材料可以为第一代半导体材料、第二代半导体材料、第三代半导体材料或半成品及成品器件等。
在可选实施例中，器件材料层的材料包括从深紫外到远红外波长的材料体系。
在可选实施例中，第二非金属键合材料层的材料可以为氧化硅、氧化铝、氮化硅等薄膜材料。
在可选实施例中，第二非金属键合材料层为在器件材料层表面的整面形成。
在可选实施例中，第二非金属键合材料层为图形化的。
在可选实施例中，所述的将第二非金属键合材料层和第一非金属键合材料层进行键合形成非金属键合层包括：
将整面形成的第一非金属键合材料层和整面形成的第二非金属键合材料层直接键合。
在可选实施例中，所述的将第二非金属键合材料层和第一非金属键合材料层进行键合形成非金属键合层包括：
将图形化的第一非金属键合材料层和图形化的第二非金属键合材料层进行对准键合。
在可选实施例中，去除第二衬底可采用采用激光剥离去除、化学药液去除或者机械研磨去除。
在可选实施例中，对器件材料层进行图形化刻蚀以获得含有至少一个半导体器件的器件层，可采用光刻加刻蚀方法实现。其中，刻蚀可采用干法或者湿法刻蚀方法。
在可选实施例中，器件层中的半导体器件的形状可以为圆柱、梯形、三角等结构形状，器件层中的半导体器件分布可以为整齐排列，也可以为交叉排列。
在可选实施例中，半导体器件为微米发光二极管Micro-LED，器件材料层为Micro-LED材料；第一衬底中含有驱动集成电路，第一衬底表面形成于第一衬底的包含驱动集成电路的金属触点的表面。
在可选实施例中，图形化的第一非金属键合材料层可以覆盖于驱动集成电路的金属触点的，也可以不覆盖于驱动集成电路的金属触点而将驱动集成电路的金属触点裸露。
在可选实施例中，器件材料层(Micro-LED材料)包括依次堆叠于第二衬底的缓冲层、N型层、量子阱层、P型层、欧姆接触层。
在可选实施例中，N型层材料为N型氮化镓、P型层为P型氮化镓。
在可选实施例中，缓冲层材料可以为氮化镓、铝镓氮、铟镓氮等材料及其合金。
在可选实施例中，欧姆接触层的材料可以为金属或者金属氧化物。具体地，欧姆接触层的材料包括银、镍、金、铝等金属材料，也可以包括铟锡氧化物，氧化锌等金属氧化物材料，欧姆接触层可以为单层或者多层结构。
在可选实施例中，在欧姆接触层和第二非金属键合材料层之间还可以设有反射性材料或结构，如布拉格反射层等。
在可选实施例中，欧姆接触层可以是整面的，也可以是图形化的。
关于器件材料层的制备，可采用现有技术实现，此处不再赘述。
在可选实施例中，驱动集成电路包括TFT薄膜晶体管和/或LTPS低温多晶硅和/或CMOS集成电路。
在可选实施例中，本发明实施例的集成式半导体装置的制备方法还可进一步包括：步骤107、将器件层与第一衬底进行桥接。
具体地，在可选实施例中，步骤107包括：
步骤1071、将器件层中所有Micro-LED的第一极与第一衬底中的金属触点进行桥接。
在可选实施例中，Micro-LED的第一极为P极。在可选实施例中，P极为Micro-LED中的P型氮化镓层。
除此以外，在其他可选实施例中，步骤107还可以包括：
步骤1071’、将器件层中所有Micro-LED的第二极与第一衬底中的金属触点进行桥接。
其中，Micro-LED的第二极为N极。在可选实施例中，N极为Micro-LED中的N型氮化镓层。
在可选实施例中，步骤1071和步骤1071’可以选择性地执行其中之一，也可以全部执行。以下实施例是在执行步骤1071而并不执行步骤1071’的基础上执行。
在可选实施例中，在完成步骤107的将器件层与第一衬底进行桥接之后，本发明实施例的集成式半导体装置的制备方法还包括：
步骤108、在器件层上制备公共电极层，公共电极层同时连接于器件层中所有Micro-LED的第二极。
其中，Micro-LED的第二极为N极。在可选实施例中，N极为Micro-LED中的N型氮化镓层。
完成步骤108后，便形成了一种共N极的Micro-LED发光矩阵。
在可选实施例中，在完成步骤108之后，本发明实施例的集成式半导体装置的制备方法还包括：
步骤109、在包含器件层的基体表面制备光学结构层。
在可选实施例中，光学结构层包括微型透镜和/或微型反射杯。
在可选实施例中，微型透镜和微型反射杯的材料可以为透明绝缘的无机材料或者有机材料，例如氧化硅、氧化铝、SU8(一种光敏有机硅类型材料)、聚酰亚胺等。其中，无机材料可采用CVD或者Sputter等方法镀膜后使用图形化刻蚀工艺制备而成，无机材料可通过曝光和高温烘烤制备。
在可选实施例中，若步骤109中进行的是微型反射杯的制备，则在完成步骤109之后，本发明实施例的集成式半导体装置的制备方法还包括：
步骤1010、在微型反射杯中填充颜色转换材料并密封。
在可选实施例中，颜色转换材料为荧光粉、量子点等材料。
在可选实施例中，在完成步骤1010之后，本发明实施例的集成式半导体装置的制备方法还包括：
步骤1011、对包含第一衬底和器件层的基体进行切割，以获得含有设定数量的半导体器件的集成式半导体装置。
以下结合Micro-LED制备过程的具体实例，对本发明实施例的集成式半导体装置的制备方法进行进一步说明。
步骤1a1、如图4A所示，提供驱动背板(第一衬底)1101，并在驱动背板1101表面形成第一非金属键合材料层1102。
其中，驱动背板1101中包含有TFT薄膜晶体管驱动电路、LTPS低温多晶硅驱动电路或者CMOS集成电路驱动电路。第一非金属键合材料层1102形成在驱动背板1101的金属触点1103的一面。
其中，第一非金属键合材料层1102的材料可以是氧化硅、氮化硅、氧化钛、氧化镁、氧化铝、氮化镓、砷化镓等单层或叠层半导体材料。第一非金属键合材料层1102的制备方式可以是化学气相沉积(CVD)、原子层沉积(ALD)、溅射(Sputter)、蒸镀等方法，除键合功能外，第一非金属键合材料层1102也可以具备反射、散热等能力。
其中，第一非金属键合材料层1102可以是如图4A所示整面的，也可以是图形化的，若第一非金属键合材料层1102为图形化的，则图形化的第一非金属键合材料层1102可以覆盖金属触点1103，也可以裸露金属触点1103。
步骤1a2、如图4B所示，提供晶圆衬底(第二衬底)1201，并在晶圆衬底1201表面形成Micro-LED材料层1202。
其中，晶圆衬底1201的材料例如蓝宝石或者碳化硅。
其中，Micro-LED材料层1202包括依次堆叠于晶圆衬底1201的缓冲层12021、N型氮化镓层12022、量子阱层12023、P型氮化镓层12024和欧姆接触层12025。
步骤1a3、如图4C所示，在Micro-LED材料层1202表面形成第二非金属键合材料层1203。
其中，第二非金属键合材料层1203可以是氧化硅、氧化铝、氮化硅等薄膜材料。第二非金属键合材料层1203的材料与第一非金属键合材料层1102的材料相对应。
其中，在欧姆接触层12025和第二非金属键合材料层1203之间可以有反射性材料或结构，如布拉格反射层等。
其中，第二非金属键合材料层1203可以是如图4C所示整面的，也可以是图形化的。
步骤1a4、将第二非金属键合材料层1203和第一非金属键合材料层1102进行键合形成非金属键合层1301，如图4D所示。
其中，对于第一非金属键合材料层1102和/或第二非金属键合材料层1203是整面形成的，直接将第二非金属键合材料层1203和第一非金属键合材料层1102进行键合；对于第一非金属键合材料层1102和第二非金属键合材料层1203都是图形化的，需要进行对准键合，以保证金属触点1103落在符合需求的范围内。
步骤1a5、去除晶圆衬底1201，如图4E所示。
该步骤视晶圆衬底1201材料而采用相应工艺。如蓝宝石材料可以采用激光剥离去除，若为硅衬底、碳化硅、氮化镓、砷化镓衬底则可采用化学药液去除或研磨去除。
采用本发明实施例的方式还可以实现多层Micro-LED材料层1202的叠对键合。例如，在去除晶圆衬底1201后，在Micro-LED材料层1202制备第一非金属键合材料层，并在另一晶圆衬底1201表面制备另一Micro-LED材料层和第二非金属键合材料层，将第二非金属键合材料层与第一非金属键合材料层键合，从而实现了两层Micro-LED材料层的堆叠，反复采用这种方式能够实现多层Micro-LED材料层的叠对键合。
步骤1a6、进行器件结构制备，如图4F所示。
该步骤中，对Micro-LED材料层1202进行图形化刻蚀以获得含有至少一个Micro-LED结构1204的器件层。
该步骤中，通过干法或湿法刻蚀去除缓冲层12021等其他牺牲层结构，暴露出欧姆接触层12025以及N型氮化镓层12022，Micro-LED结构1204的形状可以是圆柱、梯形、三角等常见结构，其分布可以是整齐排列，可以是交叉排列。
步骤1a7、将器件层中所有Micro-LED结构1204的P型氮化镓层12024与第一衬底1101中的金属触点1103进行桥接，如图4G所示。
本步骤中，桥接的方式是根据需求而确定Micro-LED结构1204与金属触点1103之间的桥接方式，图4G中示意出的是一种桥接方式。图5A、图5B、图5C分别示意出了另外几种桥接方式，其中，图5A为将N型氮化镓层12022与金属触点1103进行桥接的方式，图5B为将G型氮化镓层12024的一侧与金属触点1103进行桥接的方式，图5C为将G型氮化镓层12024和N型氮化镓层12022分别与不同的金属触点1103进行桥接的方式。另外，如图5D所示，金属触点1103还可以处于半导体器件(如Micro-LED结构1204)的一侧。
在桥接前可以进行绝缘防护，该绝缘防护可将Micro-LED结构1204空间填平或仅包裹Micro-LED结构1204表面。可选择地，桥接过程中，将非金属键合层1301以Micro-LED结构1204本身形状进行刻蚀，也可以选择对非金属键合层1301挖孔至下方金属触点1103的方式，该所挖通孔的位置、大小、数量、形状视Micro-LED结构1204的空间而定，桥接方案可以是单电极(如图4G、图5A、图5B所示)，也可以是多电极(如图5C所示)，桥接位置可以选择任意可通孔区域，桥接的桥接层1401的材料可以是金属，如铝、钛、钛氮、铬、铂、金等一种或叠层，也可以是金属氧化物，如铟锡氧化物，氧化锌等导电材料。
步骤1a8、制备公共电极层1402，如图4H、图4I、图4J所示。
对于P极、N极均搭桥的结构(图5C所示)可以跳过本步骤。本步骤中，可以采用钝化层1501覆盖平坦化(图4H)或者钝化层1501覆盖(图4I、图4J)方式，钝化层1501可以是氧化硅、氮化硅、氧化铝等无机材料，也可以是是聚酰亚胺、SU8等有机材料。完成钝化层1501的绝缘后进行公共电极层1402的制备，公共电极层1402可采用金属或金属氧化物，如镍、金、锌、铬、铝、钛等单种或多种可形成欧姆接触的金属单层结构或者堆叠结构，或者采用铟锡氧化物、氧化锌等透明导电薄膜，也可以采用金属及金属氧化物的混用。
步骤1a9、制备光学结构层，如图4K、图4L、图4M所示。
其中，光学结构层包括微型透镜，微型透镜包括大发光角结构1601、小发光角结构1602、蝶形发光角结构1603，光学结构层还包括微型反射杯1604。
其中，微型透镜和微型反射杯的材料可以使用无机材料，如氧化硅、氧化铝等透明绝缘材料，通过CVD或Sputter等方式镀膜后，使用图形化刻蚀进行制备，也可以使用有机材料，如SU8，聚酰亚胺等透明绝缘材料，通过曝光和高温烘烤制备。
步骤1a10、彩色化及器件分离制备。
其中，如图4N所示，彩色化过程是在微型反射杯1604中填充颜色转换材料1701。在可选实施例中，相邻三个Micro-LED结构1204的位置分别填充红、绿、蓝三色的颜色转换材料1701后，该相邻三个Micro-LED结构1204可以共同组成一个像素点。颜色转换材料1701例如荧光粉、量子点等材料。颜色转换材料1701填充完毕后进行薄膜沉积密封或者微型透镜密封。针对不同应用，可以进行切割选择制备具备单个或多个像素的分立器件或者具备一定分辨率的显示屏幕。
上述彩色化方案也可通过将不同颜色的Micro-LED材料晶圆进行多次键合构成，在步骤1a5完成后重复步骤1a1到步骤1a5中的相关过程，将构成Micro-LED的多层材料晶圆(例如红绿蓝三色的红光砷化镓体系Micro-LED晶圆、绿光氮化镓体系Micro-LED晶圆、蓝光氮化镓体系Micro-LED晶圆)全部完成集成，且每一次键合选取的键合薄膜可以根据需要键合的晶圆材料体系选取最佳组合，如蓝宝石衬底的材料可使用氧化铝-氧化铝，或者氧化硅-氧化硅键合，砷化镓衬底的材料可以使用砷化镓-砷化镓键合，并且键合材料和晶圆间可包括欧姆接触层以及需要的光学反射或过滤层，键合顺序根据实际需求作业，如光电类型器件，从上到下的半导体材料禁带宽度依次减小，可以实现最佳取光。集成后从步骤1a6开始作业，逐一图形化，完成后按照步骤1a7的方案进行桥接，可以自由选择是否共极以及共极极性，完成最终集成方案，该集成桥接可以发生在驱动与晶圆器件之间以及晶圆器件与器件之间，可以选择合适的串并联以及通孔方案。
本发明实施例的集成式半导体装置的制备方法中的各项实施例也可以用于其他类型的半导体器件的集成。
本发明实施例还同时提供了一种集成式半导体装置，包括第一衬底、非金属键合层和器件层。其中，非金属键合层位于第一衬底的表面。器件层位于非金属键合层上，器件层含有至少一个半导体器件。其中，非金属键合层由形成于第一衬底表面的第一非金属键合材料层和形成于一器件材料层的一第二非金属键合材料层键合而成，器件层由器件材料层经过图形化刻蚀而成。
本发明实施例的集成式半导体装置的制备方法和集成式半导体装置中，通过非金属键合方式，避免了金属键合后图形化刻蚀金属四溢以及清洗金属粒子残留导致的漏电问题，通过非金属键合方式，形成了有效的刻蚀高选择比，增加工艺窗口并提高可行性。另外，本发明实施例中，通过通孔方式减小了器件间距，通孔尺寸小，同时还因不需将非金属键合层完全隔断，可实现同尺寸下更大有源区面积或者更高集成度。
本发明实施例中，通过非金属键合方式，可以使多个目标晶圆集成式光电表现(如透光性)不再受键合金属影响，可以制备垂直集成分布的多个器件，可以在相同面积内实现更大的单个器件尺寸或同样尺寸时的更多的器件集成密度及成品数量产出。
本发明实施例中，可自由定义触点接触方式，可自由采用共极或非共极桥接，并且器件之间的串并联方案更加便利。
另外，相比金属键合需要高温，本发明实施例中的非金属键合可实现低温键合优化热失配，避免热失配带来的良率及可靠性损伤。
实施例2
如图6所示，本发明实施例的共极半导体装置的制备方法，主要包括以下步骤：
步骤201、提供第一衬底，在第一衬底的表面制备第一键合导电材料层；
步骤202、提供第二衬底，并在第二衬底表面制备器件材料层，器件材料层至少包含远离第二衬底的第一电极层；
步骤203、在第一电极层的表面制备第二键合导电材料层；
步骤204、将第二键合导电材料层和第一键合导电材料层进行键合形成键合导电层；
步骤205、对器件材料层从第二衬底一侧进行图形化刻蚀以获得含有至少两个半导体器件的器件层，其中，半导体器件包括由第一电极层经过图形化刻蚀而成的第一电极，至少两个半导体器件的第一电极之间通过键合导电层共极电连接。
在本发明实施例的共极半导体装置的制备方法实现了各个半导体器件的第一电极之间通过键合导电层共极连接，这种结构不需要对其中的第一电极和键合导电层进行一一对应，因此，无需针对这种一一对应而对键合导电层进行相应的图形化刻蚀，从而避免了由于半导体器件尺寸过小而带来的键合导电层图形化后的黏附牢固性问题，以及键合导电层厚度所带来的诸如电流扩散以及散热均匀性等电气连接性能问题，提高了半导体装置的集成度和可靠性。
在可选实施例中，第一衬底的表面包含有电连接于驱动电路的驱动触点；第一键合导电材料层形成于包含有驱动触点的表面；在垂直于第一衬底的表面方向上，半导体器件与驱动触点之间相互避让，即驱动触点的正上方不布置半导体器件，半导体器件布置在除驱动触点正上方以外的其他位置，例如半导体器件布置在驱动触点的斜上方一侧，也可以围绕驱动触点排布。在该可选实施例中，共极半导体装置的制备方法还可进一步包括：
步骤206、通过图形化刻蚀，将键合导电层从驱动触点的表面去除或在驱动触点的表面形成隔离围栏，以断开键合导电层和驱动触点之间的电接触。
其中，在实际场景中，驱动触点的尺寸很小，仅通过通孔即可以暴露出驱动触点，所以步骤206的过程就是将驱动触点上方的键合导电层中进行通孔的制备，以将驱动触点通过通孔从键合导电层中暴露出来。本发明实施例中，采用通孔方式的图形化刻蚀能够减小半导体器件之间的间距，由于通孔尺寸小并且形成通孔后的键合导电层并未如现有技术中的与第一电极之间进行一一对应而被完全隔断，所以可实现同尺寸半导体器件条件下的更大有源区面积或者半导体器件的更高的集成度。
在可选实施例中，器件材料层还包含靠近第二衬底的第二电极层；半导体器件还包括由第二电极层经过图形化刻蚀而成的第二电极。在该可选实施例中，共极半导体装置的制备方法还可进一步包括：
步骤207、将器件层中的至少一个半导体器件的第二电极与驱动触点进行桥接。
在可选实施例中，驱动触点的数量为至少一个，各个半导体器件的第二电极可以分别一对一地桥接于不同的驱动触点，另外，同一个驱动触点同时桥接一个以上的半导体器件的第二电极，当同一个驱动触点同时桥接一个以上的半导体器件的第二电极时，实现了一个以上的半导体器件之间的并联，在并联状态下的一个以上的半导体器件能够实现同一个功能，进而在其中某个单一半导体器件失效后，其它未失效的半导体器件仍然能够完成相同的功能，从而避免了因为单一半导体器件失效而带来的整个共极半导体装置失效的问题，从而提高了共极半导体装置的可靠性。
在可选实施例中，步骤206包括：
步骤2061、在执行步骤20201后，即第一衬底的表面形成第一键合导电材料层之后，通过图形化刻蚀，将第一键合导电材料层从驱动触点的表面去除或在驱动触点的表面形成隔离围栏，以断开第一键合导电材料层和驱动触点之间的电接触；
步骤2062、在执行步骤203后，即形成第二键合导电材料层之后，通过图形化刻蚀，以去除对应于驱动触点位置处的第二键合导电材料层；
以及，在步骤204中，采用对准键合将第二键合导电材料层和第一键合导电材料层进行键合形成与驱动触点之间断开电接触的键合导电层。
在该实施例中，通过分别执行对第一键合导电材料层的图形化刻蚀、对第二键合导电材料层的图形化刻蚀以及对准键合三个步骤实现驱动触点表面的键合导电层的去除，该过程对光刻和对准的工艺要求较高。
可替代的，在可选实施例中，步骤206可以包括以下过程：
在对器件材料层进行图形化刻蚀以获得器件层之后，对处于驱动触点上的键合导电层通过图形化刻蚀进行去除，以断开键合导电层和驱动触点之间的电接触。
该过程可以在步骤205之后进行，并且只需要一次光刻，不需要进行对准键合，相比于上述步骤2061、步骤2062以及步骤204中的对准键合三个步骤实现驱动触点表面的键合导电层的去除，更加简单并易于实现。
在可选实施例中，步骤207包括以下子步骤：
步骤2071、在断开键合导电层和驱动触点之间的电接触之后，在键合导电层的靠近驱动触点的侧壁以及至少一个半导体器件的第一电极的侧壁制备绝缘保护层；
步骤2072、在绝缘保护层上制备电连接于第二点极和驱动触点的桥接层，其中，桥接层与第一电极之间以及桥接层与键合导电层之间由绝缘保护层隔离，进而桥接层与第一电极和键合导电层之间实现绝缘，避免了第一电极和第二电极之间的短路。
在可选实施例中，若不需要保留第二衬底，则在完成步骤204的将第二键合导电材料层和所述第一键合导电材料层进行键合之后，并在执行步骤205的对器件材料层从第二衬底一侧进行图形化刻蚀之前，本发明实施例的共极半导体装置的制备方法还可进一步包括：
去除第二衬底。
在可选实施例中，若需要保留第二衬底以实现相关功能或结构，则在执行步骤205的对器件材料层从第二衬底一侧进行图形化刻蚀以获得含有至少两个半导体器件的器件层的同时，本发明实施例的共极半导体装置的制备方法还可进一步包括：
对第二衬底和所述器件材料层共同进行图形化刻蚀，并在形成器件层的同时由第二衬底经过图形化刻蚀形成微结构承载层。
其中，由于第二衬底是与器件材料层共同进行图形化刻蚀，所以在该可选实施例中，微结构承载层位于器件层的每个半导体器件上，并且微结构承载层与半导体器件一一对应。
进一步地，在完成制备微结构承载层后，在可选实施例中，本发明实施例的共极半导体装置的制备方法还进一步包括：
对微结构承载层进行图形化刻蚀以在微结构承载层中形成微结构。
其中，微结构包括微通孔、微型腔等。其中，微通孔的作用例如限制出光，微型腔的作用例如承载后续工艺中在微型腔中形成的其它材料或器件结构。
在不需要保留第二衬底的可选实施例中，进一步地，还可以在器件材料层上采用类似上述步骤202至步骤205的过程，在器件材料层上继续键合其它器件材料层，从而获得由至少两层器件材料层所构成的堆叠结构。具体地，在去除第二衬底之后，并在执行步骤205的对器件材料层进行图形化刻蚀之前，本发明实施例的共极半导体装置的制备方法还可进一步包括：
在器件材料层上继续键合形成由至少两层器件材料层所构成的堆叠结构。
在该步骤的基础上，在执行步骤205的对器件材料层进行图形化刻蚀以获得器件层的同时，本发明实施例的共极半导体装置的制备方法还包括：
对堆叠结构进行图形化刻蚀，以形成器件堆叠层，器件堆叠层中包含器件层以及堆叠于器件层上其他器件层。
以下结合半导体装置制备过程的具体实例，对本发明实施例的共极半导体装置的制备方法进行进一步说明。
步骤2a1、如图7A所示，提供第一衬底2101(驱动背板)，并在第一衬底2101表面形成第一键合导电材料层2102。
其中，第一衬底2101中包含有TFT(Thin Film Transistor，薄膜晶体管)驱动电路、LTPS(Low Temperature Poly-Silicon，低温多晶硅)驱动电路、CMOS(ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体)集成电路驱动电路、HEMT(HighElectron Mobility Transistor，高迁移率晶体管)驱动电路中的一种或几种的混合驱动电路(图中未示出)。
其中，第一衬底2101的表面包含有电连接于驱动电路的驱动触点2103。第一键合导电材料层2102形成于包含有驱动触点2103的表面。
第一键合导电材料层2102的材料可以为金属，如金、镍、锡、铟中的一种或多种的合金，第一键合导电材料层2102的材料也包括非金属无机物，如氧化硅、氮化硅、氧化镁、氧化铝、氮化镓、砷化镓等单层或叠层半导体材料，第一键合导电材料层2102的材料也可以包括有机类材料，如聚酰亚胺等，第一键合导电材料层2102的材料也可以是金属、非金属无机物、有机物的一种或多种的结合。除键合功能外，第一键合导电材料层2102可以具备导电、反射、散热等能力，并且第一键合导电材料层2102可以是整面的，可以是图形化的，如果第一键合导电材料层2102是图形化的，则图形化的第一键合导电材料层2102中的开孔(通孔)位置、形状和大小需根据驱动触点2103的位置、形状和大小而定。当采用氧化硅、氮化硅等非导电材料时，可在非导电材料膜层的上方或下方添加金属膜层实现第一键合导电材料层2102的导电，此时，第一键合导电材料层2102是一种由非导电膜层和导电膜层所构成的复合膜层。
其中，第一键合导电材料层2102的制备可采用电镀、化学镀、PVD(Physical VaporDeposition，物理气相沉积)、溅射、蒸镀、ALD(Atomic layer deposition，原子层沉积)、薄膜涂覆、CVD(Chemical VaporDeposition，化学气相沉积)镀等方法实现。
步骤2a2、如图7B所示，选择第二衬底2201(晶圆衬底)，并在第二衬底2201的表面制备出器件材料层2202。
其中，第二衬底2201的材料可以是第一代半导体材料、第二代半导体材料、第三代半导体材料，器件材料层2202中包括可形成光电材料器件、激光类型器件、微机械器件、电力电子器件和功率射频器件等的功能材料层(薄膜)，其中，如图7B所示，在本发明实施例中，器件材料层2202至少包括第一电极层22021和第二电极层22022，在器件材料层2202中，除第一电极层22021和第二电极层22022以外的其他功能材料层未被示出，在图示所示实施例中，第二电极层22022位于器件材料层2202中的靠近第二衬底2201一侧，第一电极层22021位于器件材料层2202中的远离第二衬底2201一侧。例如，若器件材料层2202为制备Micro-LED器件的材料层结构，则第一电极层22021可以为形成Micro-LED器件的N级的N型氮化镓层，第二电极层22022可以为形成Micro-LED器件的P级的P型氮化镓层。
其中，器件材料层2202的制备工艺视所要制备的半导体器件以及所使用的材料而定。
步骤2a3、如图7C所示，在第一电极层22021的表面制备第二键合导电材料层2203。
其中，第二键合导电材料层2203结构可包括与第一电极层22021之间形成相关电气互联的结构，如欧姆接触、肖特基接触等，同时第二键合导电材料层2203的材料可以为金属，如金、镍、锡、铟中的一种或多种的合金，第二键合导电材料层2203的材料也可以为非金属无机物，如氧化硅、氮化硅、氧化钛、氧化镁、氧化铝等单层或叠层半导体材料，第二键合导电材料层2203的材料也可以为有机类材料，如聚酰亚胺等，第二键合导电材料层2203的材料也可以为金属、非金属无机物、有机物的一种或多种的结合。除键合功能外，第二键合导电材料层2203可以具备导电、反射、散热等能力，并且第二键合导电材料层2203可以是整面的，也可以是图形化开孔的，如果第二键合导电材料层2203是图形化的，则图形化的第二键合导电材料层2203中的开孔(通孔)的位置、形状和大小需根据第一衬底2101中的驱动触点2103的位置、形状和大小而定。当采用氧化硅、氮化硅等非导电材料时，可在非导电材料膜层的上方或下方添加金属膜层实现第二键合导电材料层2203的导电，此时，第二键合导电材料层2203是一种由非导电膜层和导电膜层所构成的复合膜层。
其中，第二键合导电材料层2203的制备可采用电镀、化学镀、PVD(Physical VaporDeposition，物理气相沉积)、溅射、蒸镀、ALD(Atomic layer deposition，原子层沉积)、薄膜涂覆、CVD(Chemical VaporDeposition，化学气相沉积)镀等方法实现。
步骤2a4、如图7D所示，将第二键合导电材料层2203和第一键合导电材料层2102进行键合形成键合导电层2301。
本步骤中，对于第一键合导电材料层2102和/或第二键合导电材料层2203是整面形成的，直接将第二键合导电材料层2203和第一键合导电材料层2102进行键合，如图7D所示。在其它实施例中，对于第一键合导电材料层2102和第二键合导电材料层2203都是图形化的，需要进行对准键合，以保证驱动触点2103落在符合需求的范围内。
步骤2a5、去除第二衬底2201，如图7E所示。
第二衬底2201的去除方法根据第二衬底2201的材料而定，例如，针对蓝宝石材料衬底可以采用激光剥离去除，针对硅衬底、碳化硅、氮化镓、砷化镓衬底可采用化学药液去除或研磨去除，通过干法或湿法刻蚀使得第二电极层22022暴露，以便进行后续的关于第二电极(由第二电极层22022形成)的电气互联。
在可选实施例中，再次结合步骤2a2至步骤2a5，还可以在如图7E所示结构的基础上堆叠键合出多于一层的器件材料层堆叠结构。
步骤2a6、如图7F所示，进行器件结构的制备。
其中，器件结构的制备过程可以包括对器件材料层2202从第二衬底2201(此时已被去除)一侧(即从第二电极层22022)进行图形化刻蚀，进而获得含有至少两个半导体器件2204的器件层。半导体器件2204至少包括第一电极22041和第二电极22042，其中，在器件结构的制备过程中，第一电极22041由第一电极层22021经过刻蚀形成，第二电极22042由第二电极层22022经过刻蚀形成。
步骤2a6是在去除第二衬底2201之后执行的实施例。在其他可选实施例中，可以不执行步骤2a5的对第二衬底2201的去除，而是将第二衬底2201连同器件材料层2202一起进行图形化刻蚀，在获得含有至少两个半导体器件2204的器件层的同时，在每个半导体器件2204上还由第二衬底2201经过刻蚀而形成微结构承载层。其中，第二衬底2201是否保留取决于集成电路的制造目的和第二衬底2201所选择材料，如果需要具备电气连接功能，则微结构承载层可用于后续电气连接，若不需要具备电气连接功能则微结构承载层可用于特殊结构制备，如用于限制出光的微通孔、用于承载后续其它材料或器件结构的微型腔等。
图8示出了半导体器件2204和驱动触点2103之间在垂直于第一衬底2101表面的方向的分布关系。其中，在垂直于第一衬底2101表面的方向上，半导体器件2204的位置需要避让驱动触点2103，即半导体器件2204不能布置于驱动触点2103的正上方，而是布置于驱动触点2103的斜上方而保证后续对键合导电层2301进行通孔的刻蚀后，驱动触点2103能够在通孔中暴露出来而不被半导体器件2204挡住。如图8所示，在垂直于第一衬底2101表面的方向上，该半导体器件2204可以布置在驱动触点2103的一侧，也可以围绕驱动触点2103布置。
步骤2a7、如图7G所示，通过图形化刻蚀，将键合导电层2301从驱动触点2103的表面去除或在驱动触点2103的表面形成隔离围栏2501(详见后续描述和图12所示结构)，在键合导电层2301中的驱动触点2103上方形成通孔2302，通孔2302断开键合导电层2301和驱动触点2103之间的电接触。
其中，键合导电层2301仅通过通孔2302暴露驱动触点2103，在驱动触点2103以外的其它区域不破坏键合导电层2301的整面性，保证键合导电层2301与第一电极22041之间的良好的电接触的电气性能以及键合导电层2301与半导体器件2204之间黏附的可靠性。
可参见图11所示，本发明实施例中，键合导电层2301的连续性不被破坏，通过在特定位置开槽或通孔2302，并使用搭桥实现驱动触点2103的对应电气连接，开槽或通孔2302的数量可以是一个或多个，形状和尺寸和根据需求设定。本发明实施例中，不破坏键合导电层2301的整面性的电气功能，无需键合层和器件之间进行一一对应。
其中，通孔2302可以是任意形状，如圆形、方形、三角形、环形等。
其中，在相邻驱动触点2103之间，可以制备一个到多个半导体器件2204或者由半导体器件2204组成的阵列，半导体器件2204的形状可以是圆柱型、梯形、三角型等常规结构，半导体器件2204的分布可以是整齐排列，也可以是交叉排列。
步骤2a8、如图7H所示，将第二电极22042与驱动触点2103之间进行电气连接(搭桥连接)。
其中包括：先在键合导电层2301的靠近驱动触点2103的侧壁以及半导体器件2204的第一电极22041的侧壁制备绝缘保护层2401；之后，在绝缘保护层2401上制备电连接于第二电极22042和驱动触点2103的桥接层2402。
图9示出了另外一种桥接连接结构。其中，绝缘保护层2401沉积于包含键合导电层2301表面和半导体器件2204侧壁表面的整个结构表面，之后，在驱动触点2103的对应位置处对绝缘保护层2401进行刻蚀，并在刻蚀形成的通孔中沉积连接在第二电极22042和驱动触点2103之间的桥接层2402。
如图12所示，为关于隔离围栏2501的结构。如图12中右侧部分的桥接结构中，键合导电层2301是在图形化时在驱动触点2103上对键合导电层2301进行刻蚀形成隔离围栏2501结构，其中保留了部分驱动触点2103上方的键合导电层2301以保护驱动触点2103，桥接层2402直接连接至驱动触点2103上所保留的键合导电层2301。在驱动触点2103上保留部分键合导电层2301的方式可以保护驱动触点2103在制备过程中不被破坏或剥落。隔离围栏2501将驱动触点2103上方的键合导电层2301与周围的键合导电层2301相隔离，防止了该处的驱动触点2103与周围的键合导电层2301之间的短路。
其中，桥接层2402的材料可以为金属、金属氧化物等材料，如铬、铝、钛、铂、金、钛氮、钛钨、铟锡氧化物、氧化锌等单层金属，也可以为透明导电层及其混合物。
其中，步骤2a8的桥接根据半导体器件2204和排列方式和设计需求而定，可以实现一个驱动触点2103对一个或同时对多个半导体器件2204的第二电极22041的电气连接，如图10所示。也可以实现多个驱动触点2103对一个半导体器件2204的电气连接。
其中，绝缘保护层2401的材料可以为氧化硅、氮化硅、氧化铝等无机物，也可以为SU8(一种光敏有机硅类型材料)、聚酰亚胺、RDL等有机物。
本发明实施例还同时提供了一种共极半导体装置，参见图7A至图7H以及图9所示，主要包括第一衬底2101、键合导电层2301和器件层。其中，键合导电层2301位于第一衬底2101的表面，键合导电层2301由形成于第一衬底2101的表面的第一键合导电材料层2102和一第二键合导电材料层2203键合形成。器件层位于键合导电层2301上，器件层含有至少两个半导体器件2204，至少两个半导体器件2204的第一电极22041之间通过键合导电层2301共极电连接。其中，器件层由一器件材料层2202从一第二衬底2201一侧进行图形化刻蚀而成，器件材料层2202形成于第二衬底2201表面，器件材料层2202至少包含远离第二衬底2201的第一电极层22021，第二键合导电材料层2203形成于第一电极层22021的表面，半导体器件2204包括由第一电极层22021经过图形化刻蚀而成的第一电极22041。
本发明实施例中，第二电极22042通过桥接层2402连接于驱动触点2103，驱动触点2103连接于驱动电路中的一个驱动极(例如源极或者漏极)，对应地，因为半导体器件2204的第一电极22041之间通过键合导电层2301共极电连接，所以只需要将键合导电层2301连接于驱动电路中的另一个驱动极或者接地，即可实现驱动电路对多个半导体器件2204的驱动。
本发明实施例中，驱动电路的类型包括P型或N型CMOS驱动器件、薄膜晶体管驱动区间以及第二代半导体开关器件、第三代半导体开关器件等。采用本发明实施例的方案，通过通孔类型的高密度集成桥接互联的方案，驱动电路与半导体器件2204进行连接，可根据需求任意选择与驱动电路源极、漏极相对应的驱动触点连接，并且半导体器件2204之间可进行串并联。
本发明实施例中，可以进一步包括一层及多层目标晶圆和半导体器件的集成，目标晶圆和器件包括但不限于第一、二、三代半导体材料和器件以及OLED(Organic Light-Emitting Diode，有机发光二极管)、MEMS(Micro-Electro-Mechanical System，微机电系统)等领域的材料与器件，可以是硅、锗、砷、镓等材料的半导体类或光电类的材料体系与器件，当多层目标晶圆和半导体器件集成时，最终器件的堆叠方案可以是垂直分布的，也可以是垂直分布在不同水平位置的。
本发明实施例中，第一电极22041共极电气互联，第二电极22042的电气互联结构中，第二电极22042可以连接到单个半导体器件或者多个半导体器件(即在第一点击22041共极电气互联的基础上，多个半导体器件的第二电极22042之间也可以建立连接)，使得多个半导体器件之间形成并联关系，这样能够保证在其中某个单一半导体器件失效时其他半导体器件仍然能够正常工作，降低了死点对整体集成电路的使用和良率影响。
本发明实施例的共极半导体装置的制备方法和共极半导体装置中，第一电极共极，不需要键合导电层与第一电极(半导体器件)之间一一对应，避免了因半导体器件尺寸过小带来的键合导电层(键合金属)图形化后黏附的牢固性问题，以及受到键合金属厚度影响带来的电气连接性能问题，如电流扩散及散热的均匀性问题，提高集成度和可靠性。本发明实施例中，半导体器件的第一电极共极，第二电极可同时桥接在同一个驱动触点，实现了多个半导体器件并联而具有同一功能，最大程度保证了其中某个单一半导体器件失效后带来的装置整体的失效问题，提高了装置整体的可靠性。另外，本发明实施例中，通过通孔方式能够减小半导体器件间距，采用小尺寸的通孔，并且无需将键合导电层完全隔断，进而实现了同尺寸器件条件下的更大有源区面积或者更高集成度。采用本发明的方法，可自由定义触点接触方式，可自由采用共极或非共极桥接，并且半导体器件之间的串并联方案更加便利。
实施例3
如图13所示，本发明实施例提供的化合物半导体装置的制备方法，主要包括以下步骤：
步骤301、提供第一衬底，在第一衬底上整面制备半导体堆叠结构，半导体堆叠结构包括从第一衬底表面向外堆叠的过渡半导体层、第一导电类型半导体层、第二导电类型半导体层；
步骤302、从第二导电类型半导体层一侧对半导体堆叠结构进行图形化刻蚀，形成暴露至第一导电类型半导体层的第一图形化刻蚀结构，其中，第一图形化刻蚀结构贯穿第二导电类型半导体层但并不贯穿第一导电类型半导体层；
步骤303、在第二导电类型半导体层的表面和第一图形化刻蚀结构底部所暴露的第一导电类型半导体层的表面分别制备第二接触电极和第一接触电极；
步骤304、在第一图形化刻蚀结构中制备绝缘钝化层；
步骤305、提供含有驱动触点的驱动背板，将第二接触电极与驱动触点一对一地电气连接；
步骤306、对半导体堆叠结构进行图形化刻蚀，形成从远离第二导电类型半导体层并靠近第一导电类型半导体层的一侧暴露部分第一接触电极的第二图形化刻蚀结构。
采用本发明实施例的化合物半导体装置的制备方法过程中，是在半导体堆叠结构整面制备于第一衬底上之后，才通过图形化刻蚀手段定义其中的器件区(包含第二接触电极和第一接触电极)，本发明实施例的化合物半导体装置的制备方法过程中不采用图形化生长的手段，因此，本发明实施例的方法所制备的化合物半导体装置并不存在诸如专利TW202006968A中的选区生长手段(图形化生长)所带来的其中某些材料层(功能层)的缺陷，同时，采用本发明实施例的方法所制备出的化合物半导体装置中，第二接触电极与驱动触点一对一地电气连接，因此，不存在第二接触电极之间的共极连接，第一接触电极根据需要制备相应的功能结构也能够实现非共极的连接结构，而并非如专利TW202006968A中那样不可避免地出现器件通过第一半导体层共极的情况，所以能够避免器件之间因为共极所导致的信号串扰问题。从整体上来说，采用本发明实施例的化合物半导体装置的制备方法所制备的化合物半导体装置能够整体上提升化合物半导体装置的性能。
其中，在可选实施例中，第一衬底的材料包括蓝宝石、碳化硅、硅、氮化镓、砷化镓、氧化镓、金刚石等。在可选实施例中，第一衬底可以为平面的，也可以为微型图形化的(180纳米至5微米级)。
在可选实施例中，在第一衬底上整面制备半导体堆叠结构之前先将第一衬底表面进行清洁，具体可包括：将第一衬底表面在600℃至1300℃高温条件下进行氢化处理(氢气氛围下放置1至20分钟)。
在可选实施例中，过渡半导体层在清洁后的第一衬底表面生长，生长温度为常温至1200℃区间，过渡半导体层的材料可以为氮化镓、氧化镓、砷化镓、碳化硅、氮化铝、磷化铝镓铟(AlGaInP)、氮化铝镓铟(AlGaInN)等III-V族化合物及其多元合金，过渡半导体层可以包括这些材料的不同组合形式的叠层结构，过渡半导体层也可以为石墨烯、氧化硅、氧化铝、金刚石等特殊薄膜材料，过渡半导体层可以为整面的也可以为图形化的，过渡半导体层还可以为上述III-V族化合物和上述特殊薄膜材料的组合。
在可选实施例中，过渡半导体层的制备方式包括MOCVD(Metal-organic ChemicalVapor Deposition，金属有机化合物化学气相沉淀)、Sputter(溅射)工艺等方法，还可以包括ALD(Atomic Layer Deposition，原子层沉积)、HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)、MBE(Molecular Beam Epitaxy，分子束外延)等薄膜制备方法以及其它膜层转移至衬底的方法，包括键合、组装等。
本发明实施例中，过渡半导体层的主要作用是用于改善第一衬底与后续化合物半导体(第一导电类型半导体层、第二导电类型半导体层等)的晶格、位错、热膨胀以及应力失配问题。
在可选实施例中，过渡半导体层的厚度为1纳米至5微米。
在可选实施例中，第一导电类型半导体层为N型半导体层，第二导电类型半导体层为P型半导体层；或者，第一导电类型半导体层为P型半导体层，第二导电类型半导体层为N型半导体层。
在可选实施例中，第一导电类型半导体层的材料可以为氮化镓、氧化镓、砷化镓、碳化硅、氮化铝、磷化铝镓铟、氮化铝镓铟等III-V族化合物及其多元合金，第一导电类型半导体层的材料可以包括这些材料的不同组合形式的叠层结构，通过合适的元素掺杂形成N型(如硅掺杂)或P型(如镁掺杂)，并且在第一导电类型半导体层的材料中还可以包括石墨烯、氮化硅、氧化硅、氧化铝等特殊薄膜晶体，该特殊薄膜晶体可以是随机分布的，也可以是有序排布的。
在可选实施例中，第一导电类型半导体层及其内部特殊薄膜晶体结构的制备方式包括MOCVD、Sputter工艺、ALD、PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)、HVPE、MBE等薄膜制备方法以及其它膜层转移至衬底的方法，包括生长、键合、组装、薄膜镀膜及图形化等。
本发明实施例中，第一导电类型半导体层主要用于形成N型或P型的半导体结构。
在可选实施例中，第一导电类型半导体层的厚度为200纳米至5微米。
在可选实施例中，第二导电类型半导体层的材料可以为氮化镓、氧化镓、砷化镓、碳化硅、氮化铝、磷化铝镓铟、磷化铝镓铟等III-V族化合物及其多元合金，第二导电类型半导体层的材料可以包括这些材料的不同组合形式的叠层结构，通过合适的元素掺杂形成P型(如镁掺杂)或N型(如硅掺杂)。
在可选实施例中，在执行步骤301中的第一衬底上整面制备半导体堆叠结构时，本发明实施例的化合物半导体装置的制备方法还可以包括：
在第一导电类型半导体层和第二导电类型半导体层之间形成有源区或高电子迁移率膜层。
在可选实施例中，有源区或高电子迁移率膜层可设置于第二导电类型半导体层内部或者在第二导电类型半导体层与第一导电类型半导体层之间，有源区或高电子迁移率膜层包括量子阱、二维电气通道、光学DBR(Distributed Bragg Reflection，分布式布拉格反射镜)、电流阻挡层等结构。
在可选实施例中，第二导电类型半导体层的制备方式包括MOCVD、Sputter工艺、ALD、PECVD、HVPE、MBE等薄膜制备方法以及其它膜层转移至衬底的方法，包括生长、键合、组装、薄膜镀膜及图形化等。
本发明实施例中，第二导电类型半导体层主要用于形成P型或N型的半导体结构。
在可选实施例中，第二导电类型半导体层的厚度为80纳米至3微米。
在可选实施例中，步骤302中的第一图形化刻蚀结构的截面可以为竖直形、正梯形或者倒梯形结构，可根据所要制备的目标器件选择不同形状的截面结构。例如，若所要制备的目标器件为电子器件则优选截面结构为竖直形的第一图形化刻蚀结构，若所要制备的目标器件为光电型器件则优选截面结构为正梯形或者倒梯形的第一图形化刻蚀结构。在优选实施例中，正梯形或者倒梯形中的侧壁与底部的角度以55°角度为最佳。
在可选实施例中，第一接触电极对应于第一导电类型半导体层，第二接触电极对应于第二导电类型半导体层。若第一导电类型半导体层为N型半导体层并且第二导电类型半导体层为P型半导体层，则第一接触电极为N型接触电极，第二接触电极为P型接触电极；若第一导电类型半导体层为P型半导体层并且第二导电类型半导体层为N型半导体层，则第一接触电极为P型接触电极，第二接触电极为N型接触电极。
在可选实施例中，也可以仅制备第一接触电极或者仅制备第二接触电极。
在可选实施例中，第一接触电极和第二接触电极的材料可包括铬、钛、铝、镍、银、金、铂、锗、锌等金属的一种或多种叠层结构，也可包括铟锡氧化物、氧化锌等金属氧化物的一种或多种叠层结构，还可包括这些金属和金属氧化物的混合膜层。
在可选实施例中，第一接触电极和第二接触电极可通过图形化金属蒸镀、溅射镀膜方法制备，或者先制备接触电极后再进行图形化。在可选实施例中，可以将第一接触电极和第二接触电极同时进行制备，也可以将第一接触电极和第二接触电极分开进行制备。在可选实施例中，在关于第一接触电极和第二接触电极的电极膜层制备完成后可以进行高温合金等相关处理获得所需求的接触，如欧姆接触或者肖特基接触等。
本发明实施例中，绝缘钝化层的作用是防止第一图形化刻蚀结构中的暴露的第一导电类型半导体层的侧壁出现漏电、悬空键粘附杂质粒子、绝缘等问题。
在可选实施例中，绝缘钝化层可以仅填充于第一图形化刻蚀结构中，也可以整面填充(包括第一图形化刻蚀结构中以及第二导电类型半导体层的表面)后再暴露出第二接触电极。
在可选实施例中，绝缘钝化层的材料可以为氮化硅、氧化硅、氧化铝等介电质材料及其叠层结构，绝缘钝化层的材料也可以是与过渡半导体层的材料相同的非导电性化合物半导体材料，绝缘钝化层的材料也可以为SU8(一种光敏有机硅类型材料)、聚酰亚胺、聚合物等有机材料。
在可选实施例中，绝缘钝化层可通过CVD、ALD、匀涂等方法制备。
在可选实施例中，驱动背板中可含有驱动电路，或者驱动背板中可含有由驱动电路电气连接至驱动触点的电路排布。
在可选实施例中，步骤306中通过深槽刻蚀手段制备第二图形化刻蚀结构以将第一接触电极的一部分从第一导电类型半导体层的一侧暴露，并且第一接触电极的另一部分仍然与第一图形化刻蚀结构底部的第一导电类型半导体层材料电气接触。其中，通过对第二图形化刻蚀结构的设计可以将单块区域的第一导电类型半导体层进行暴露或者将所制备出的器件周围区域的第一导电类型半导体层进行暴露。
在可选实施例中，第二图形化刻蚀结构的形状可以是单个通孔、环形凹槽、矩形凹槽等常见形状。在可选实施例中，第二图形化刻蚀结构深槽刻蚀的侧壁形貌可以是竖直的，正梯形等，优选竖直型。第二图形化刻蚀结构的宽度(如通孔宽度、凹槽宽度)为1微米至200微米。
在第二图形化刻蚀结构中暴露的第一接触电极可以通过串并联的方式与其它半导体器件进行集成。
完成上述步骤301至步骤306之后的化合物半导体装置相当于专利TW202006968A中的前驱物(即基础器件)，在此基础上可以根据需要制备相应的功能结构，最终完成所需要的半导体器件(装置)的制备。因此，在可选实施例中，本发明实施例的化合物半导体装置的方法在完成步骤306之后还可进一步包括：
步骤307、在第一衬底一侧制备功能结构。
在可选实施例中，半导体器件结构不包括第一衬底部分。采用该可选实施例，能够消除第一接触电极通过第一衬底共极连接的可能性，从而消除了器件之间因为共极所导致的信号串扰。
因此，在可选实施例中，在完成步骤305中的将第二接触电极与驱动触点一对一地电气连接之后，本发明实施例的化合物半导体装置的制备方法还进一步包括：去除第一衬底。
其中，去除第一衬底的步骤可以在步骤306之前执行，也可以在步骤306之后执行。
另外，在其它需要第一衬底进行功能器件的制备实施例中，可以不执行去除第一衬底的步骤，还可根据需要对第一衬底进行相应的图形化刻蚀而形成功能器件当中的组成部分。
另外，在可选实施例中，还可以根据需要而选择保留过渡半导体层或者去除过渡半导体层。
在可选实施例中，若保留第一衬底和过渡半导体层，则在后续工艺中可以根据需求对第一衬底(或者对第一衬底和过渡半导体层一起)进行图形化刻蚀而得到所需要的结构，如半球形、尖锥形等结构。
在可选实施例中，在第一衬底一侧制备的功能结构可包括金属桥接结构、互联结构、光学色彩转换结构等。
在此基础上，在可选实施例中，步骤307的在第一衬底一侧制备功能结构，可包括：
在第二图形化刻蚀结构中制备金属桥接结构或者制备第一接触电极与其它半导体器件器件连接的互联结构。
或者，步骤307的在第一衬底一侧制备功能结构，可包括：
步骤3071、制备填充于第二图形化刻蚀结构中并且高度高于第二图形化刻蚀结构开口位置的绝缘层，由绝缘层环绕形成凹坑结构；
步骤3072、在凹坑结构中填充色差转换材料，并将凹坑结构进行密封，以形成光学色彩转换结构。
其中，步骤3071和步骤3072是执行制备光学色彩转换结构的步骤。
需要说明的是，根据半导体集成电路设计需求，同一个半导体堆叠结构上可以同时存在金属桥接结构、互联结构、光学色彩转换结构等不同功能结构，也可以只存在其中一种或者几种功能结构，可根据不同的功能区划分而同一个半导体堆叠结构的不同区域进行不同功能结构的制备。
在可选实施例中，步骤3071中所使用的绝缘层的材料例如绝缘性介电质材料、光刻胶、SU8(一种光敏有机硅类型材料)等。
在可选实施例中，色差转换材料例如量子点、磷光体等材料。
在可选实施例中，步骤3072中将凹坑结构进行密封的材料例如氧化硅、氧化铝等。
在可选实施例中，步骤305的将第二接触电极与驱动触点一对一地电气连接，包括：
采用对准键合、焊接或者电极搭桥方式将第二接触电极与驱动触点一对一地电气连接。
为了微缩化和高密度集成的需求，优选地，采用对准键合方式将第二接触电极与驱动触点一对一地电气连接。在该优选实施例中，采用对准键合方式将第二接触电极与驱动触点一对一地电气连接，包括：
将驱动触点与第二接触电极进行对准，并将驱动背板键合于第二导电类型半导体层。
其中，驱动触点在驱动背板表面的分布与第二接触电极在第二导电类型半导体层表面的分布相匹配。
在可选实施例中，第二接触电极和驱动触点电气连接所使用的材料可以是第二接触电极和驱动触点自身的材料，也可以是金、锡、铜、镍、铟等焊接金属材料中的至少一种或者这些金属材料中的至少两种所组成的合金，也可以是在非电极区填充的如氧化硅、聚合物等非金属材料。如果第二接触电极和驱动触点电气连接所使用的材料是在非电极区填充的氧化硅、聚合物等非金属材料，则需要在非电极区填充的氧化硅、聚合物等非金属材料上再制备导电的桥接进行第二接触电极和驱动触点的电气连接。
以下结合一化合物半导体装置的制备过程的具体实例，对本发明实施例的化合物半导体装置的制备方法进行进一步说明。
步骤3a1、如图14A所示，化合物半导体晶圆制备。
首选选择合适的第一衬底3101，包括蓝宝石、碳化硅、硅、氮化镓、砷化镓、氧化镓、金刚石等材料均可作为第一衬底3101材料使用。第一衬底3101可以是平面的也可以是微型(180纳米至5微米级)图形化的。
第一衬底3101在经过600℃至1300℃的高温氢化(在氢气氛围下放置1至20分钟)处理完成表面清洁后，进行过渡半导体层3102的生长，生长温度在常温至1200℃区间，该过渡半导体层3102可以是GaN(氮化镓)、Ga2O3(氧化镓)、GaAs(砷化镓)、SiC(碳化硅)、AlN(氮化铝)、AlGaInP、AlGaInN等III-V族三五组化合物及其多元合金，该过渡半导体层3102包括这些材料的不同组合叠层，该过渡半导体层3102也可以是石墨烯、SiO2(氧化硅)、Al2O3(氧化铝)、金刚石等特殊薄膜材料。该过渡半导体层3102可以为整面膜层或者图形化膜层，该过渡半导体层3102也可以是III-V族化合物及特殊薄膜材料的组合。第一半导体的制备方式除传统的MOCVD、Sputter溅射等方法以外，还可以是ALD、HVPE、MBE等薄膜制备方法或其它膜层转移至衬底的方法，包括键合、组装等。过渡半导体层3102主要用于改善第一衬底3101与后续化合物半导体之间的晶格、位错、热膨胀以及应力失配问题。过渡半导体层3102的厚度在1纳米至5微米区间。
过渡半导体层3102完成后制备第一导电类型半导体层3103，第一导电类型半导体层3103可以是N型的，也可以是P型的。第一导电类型半导体层3103可以是GaN、Ga2O3、GaAs、SiC、AlN、AlGaInP、AlGaInN等III-V族化合物及其多元合金，第一导电类型半导体层3103包括这些材料的不同组合叠层。第一导电类型半导体层3103通过合适的元素掺杂形成N型(如Si掺杂)或P型(如Mg掺杂)。在第一导电类型半导体层3103中可以包括石墨烯、氮化硅、SiO2、Al2O3等特殊薄膜晶体，该特殊薄膜晶体可以是随机分布的，也可以是有序排布的。第一导电类型半导体层3103及其内部特殊薄膜晶体制备方法包括MOCVD、Sputter溅射、ALD、PECVD、HVPE、MBE等薄膜制备方法或其它膜层转移至衬底的方法，包括生长、键合、组装、薄膜镀膜和图形化等。第一导电类型半导体层3103主要用于形成N型或P型的半导体结构。第一导电类型半导体层3103的厚度为200纳米至5微米。
第一导电类型半导体层3103完成后进行第二导电类型半导体层3104的制备。根据需求，第二导电类型半导体层3104可以是P型的，也可以是N型的。第二导电类型半导体层3104可以是GaN、Ga2O3、GaAs、SiC、AlN、AlGaInP、AlGaInN等III-V族化合物及其多元合金，，第二导电类型半导体层3104包括这些材料的不同组合叠层。第二导电类型半导体层3104通过合适的元素掺杂形成P型(如Mg掺杂)或N型(如Si掺杂)。同时在第二导电类型半导体层3104的内部或者第二导电类型半导体层3104与第一导电类型半导体层3103之间可以设置有源区或高电子迁移率膜层(图中未示出)，有源区或高电子迁移率膜层包括量子阱、二维电气通道、光学DBR、电流阻挡层等结构。第二导电类型半导体层3104的制备方法包括MOCVD、Sputter溅射、ALD、PECVD、HVPE、MBE等薄膜制备方法或其它膜层转移至衬底的方法，包括生长、键合、组装、薄膜镀膜和图形化等。第二导电类型半导体层3104主要用于形成P型或N型的半导体结构。第二导电类型半导体层3104的厚度为80纳米至3微米。
步骤3a2、如图14B所示，制备第一图形化刻蚀结构3105。
通过刻蚀或切割手段从第二导电类型半导体层3104一侧进行图形化刻蚀，形成第一图形化刻蚀结构3105。第一图形化刻蚀结构3105暴露至第一导电类型半导体层3103，即第一图形化刻蚀结构3105贯穿第二导电类型半导体层3104但并不贯穿第一导电类型半导体层3103。如图14B所示，第一图形化刻蚀结构3105的侧壁角度可以是竖直结构、正梯形结构或者倒梯形结构，具体的结构视所要制备的目标器件进行选择，例如电子器件优选竖直结构，光电型器件优选梯形结构，并且不论正梯形还是倒梯形结构，第一图形化刻蚀结构3105的侧壁与底面之间的夹角(侧壁倾斜角度)为55°最佳。
步骤3a3、如图14C所示，制备接触电极。
常见器件需要制备P型接触电极和N型接触电极两种接触电极，并且实际中的接触电极数量可包含一个到多个。
接触电极的制备可以包括第一导电类型半导体层3103上的第一接触电极3106和第二导电类型半导体层3104上的第二接触电极3107，或仅仅第一导电类型半导体层3103上的第一接触电极3106、或者第二导电类型半导体层3104上的第二接触电极3107的单种(个)接触电极。第一接触电极3106和第二接触电极3107的材料可包括Cr(铬)、Ti(钛)、Al(铝)、Ni(镍)、Ag(银)、Au(金)、Pt(铂)、Ge(锗)、Zn(锌)等金属的一种或多种叠层结构，或铟锡氧化物、氧化锌等金属氧化物的一种或多种叠层，以及金属和金属氧化物的混合膜层。
接触电极通过图形化金属蒸镀、溅射镀膜方法制备，或者先制备接触电极后图形化，可以将第一接触电极3106和第二接触电极3107一起制备，也可以将第一接触电极3106和第二接触电极3107分开制备，并且在完成关于接触电极的电极膜层制备后可以对电极膜层进行高温合金等相关处理获得所需求的接触，如欧姆接触或肖特基接触等。
步骤3a4、如图14D所示，钝化处理。
在第一图形化刻蚀结构3105中制备绝缘钝化层3108。如图14D所示，该绝缘钝化层3108可以仅填充于第一图形化刻蚀结构3105中。另外，图15示出另外一种绝缘钝化层3108的形貌结构，该绝缘钝化层3108可以整面填充于第一图形化刻蚀结构3105以及第二导电类型半导体层3104的表面后，再暴露第二接触电极3107。
绝缘钝化层3108的材料可以是氮化硅、SiO2、Al2O3等介电质材料及其叠层，也可以是与过渡半导体层3102的材料相同的非导电性化合物半导体材料，也可以是SU8、聚酰亚胺、聚合物等有机材料。
可通过CVD、ALD、匀涂等方式制备绝缘钝化层3108。
钝化处理(所制备的绝缘钝化层3108)可防止第一图形化刻蚀结构3105中所暴露的第一导电类型半导体层3103的侧壁出现漏电、悬空键粘附杂质粒子、绝缘等问题。
步骤3a5、如图14E所示，驱动连接。
提供含有驱动触点3202的驱动背板3201。驱动背板3201内可含有驱动电路，或者连接驱动电路和驱动触点3202的电路排布。
将第二接触电极3107与驱动触点3202进行一对一连接，该连接方式包括对准键合、焊接、电极搭桥连接等方式，图14E示出的是一种对准键合方式连接的结构。
第二接触电极3107与驱动触点3202之间连接的材料可以是原本第二接触电极3107与驱动触点3202的材料，也可以是Au、Sn(锡)、Cu(铜)、Ni、In(铟)等焊接金属材料中的至少一种或者这些金属材料中的至少两种所组成的合金，也可以是在非电极区填充的如SiO2、聚合物等非金属材料。
步骤3a6、如图14F所示，第一接触电极3106暴露。
本步骤是通过从远离第二导电类型半导体层3104并靠近第一导电类型半导体层3103的一侧对半导体堆叠结构进行图形化刻蚀，形成从远离第二导电类型半导体层3104并靠近第一导电类型半导体层3103的一侧暴露部分第一接触电极3106的第二图形化刻蚀结构3203。
本步骤中，第一衬底3101和过渡半导体层3102可根据需求选择保留或者去除，例如图14F中所示的选择去除第一衬底3101并保留过渡半导体层3102。若保留第一衬底3101和过渡半导体层3102，则可以根据需求而进行相应的图形化刻蚀，包括半球形、尖锥等结构，例如图16A所示的在第一衬底3101刻蚀出的半球形和尖锥结构，以及图16B所示的去除第一衬底3101并在过渡半导体层3102刻蚀出的尖锥结构。
本步骤中，可根据驱动背板3201上的驱动触点3202以及与第一导电类型半导体层3103连接的第一接触电极3106的位置确认器件制备区域和形状(例如，利用红外，远红外穿透相关材料进行对准，可包含正面对准技术和背面对准技术，或者利用晶圆轮廓进行边缘对准)，通过深槽刻蚀方法对过渡半导体层3102(在未被去除情况下)和第一导电类型半导体层3103进行刻蚀形成第二图形化刻蚀结构3203，将与第一导电类型半导体层3103形成电气接触的第一接触电极3106的部分材料从第二图形化刻蚀结构3203的底部暴露，第一接触电极3106的另一部分材料继续维持与第一导电类型半导体层3103的电气接触。如图17所示，第二图形化刻蚀结构3203可以将单块区域的第一导电类型半导体层3103进行暴露或者将所制备出的器件周围区域的第一导电类型半导体层3103进行暴露，第二图形化刻蚀结构3203的形状可以是单个通孔、矩形、环形等形状。
第二图形化刻蚀结构3203的宽度(如通孔宽度、凹槽宽度)为1微米至3200微米，并且暴露出的第一接触电极3106可以通过串并联的方式与它器件进行集成，第二图形化刻蚀结构3203的侧壁形貌可以是竖直的或者倾斜的，优选竖直的。
图16A、图16B中示出的是一种相邻的器件在同一个第一接触电极3106端共极连接的结构，这种结构可以实现器件之间的并联。在其它可选实施例中，相邻的器件可以如图19所示的结构，其中，每个器件均只与一个第一接触电极3106电气连接，采用这种方式，可以实现针对每个器件的单独电路控制。
步骤3a7、进行其它结构制备。
本步骤中，可在步骤3a6所制备出的结构基础上根据需求进行后续结构的制备。例如将暴露出第二接触电极3107深槽进行填平或者制备凹进或者凸出的台阶等，并在填充后增强电气连接或者制备后续结构，如电流扩展增强的金属桥接，信号增强、信号接收的其他器件互联、光学色彩转换等结构。
如图18所示，为一种光学色彩转换结构。该光学色彩转换结构的过程如下：
制备填充于第二图形化刻蚀结构3203中并且高度高于第二图形化刻蚀结构3203开口位置(即过渡半导体层3102表面)的绝缘层3301，由绝缘层3301环绕形成凹坑结构3302。在凹坑结构3302中填充色差转换材料3303，并将凹坑结构3302进行密封，以形成光学色彩转换结构。其中，绝缘层3301的材料例如绝缘性介电质材料、光刻胶、SU8等有机物，色差转换材料3303例如量子点、磷光体等材料，对凹坑结构3302的密封可采用SiO2或Al2O3进行包裹。
本发明实施例还同时提供了一种化合物半导体装置，参见图14F所示，包括驱动背板3201、第二导电类型半导体层3104、第一导电类型半导体层3103、第二接触电极3107、第一图形化刻蚀结构3105、第一接触电极3106、绝缘钝化层3108和第二图形化刻蚀结构3203。其中，驱动背板3201含有驱动触点3202。第一导电类型半导体层3103堆叠于第二导电类型半导体层3104上。第二接触电极3107位于第二导电类型半导体层3104朝向驱动背板3201的表面，并且第二接触电极3107与驱动触点3202一对一地电气连接。第一图形化刻蚀结构3105位于第二导电类型半导体层3104和部分第一导电类型半导体层3103中，即第一图形化刻蚀结构3105贯穿第二导电类型半导体层3104但并不贯穿第一导电类型半导体层3103。
第一接触电极3106位于第一图形化刻蚀结构3105底部的第一导电类型半导体层3103上。绝缘钝化层3108位于第一图形化刻蚀结构3105中。第二图形化刻蚀结构3203位于第一导电类型半导体层3103中，并且，第二图形化刻蚀结构3203位于远离第二导电类型半导体层3104并靠近第一导电类型半导体层3103的一侧，部分第一接触电极3106从第二图形化刻蚀结构3203中暴露。
本发明实施例的化合物半导体装置的制备方法和化合物半导体装置中，在半导体堆叠结构整面制备于第一衬底上之后，通过图形化刻蚀手段定义包含第二接触电极和第一接触电极的器件区，本发明实施例不采用图形化生长的手段，因此，并不存在选区生长或图形化生长所带来的材料层或功能层的缺陷。
同时，本发明实施例中，第二接触电极与驱动触点一对一地电气连接，因此，第二接触电极之间没有共极连接，第一接触电极根据需要制备相应的功能结构也能够实现第一接触电极的非共极的连接结构，进而能够避免器件之间因为共极所导致的信号串扰问题。
另外，本发明实施例中，第一接触电极和第二接触电极均不处于第一衬底上，因此，电气连接结构并不涉及在衬底上的连接，因此还解决了必须去除第一衬底才能进行电气连接的问题以及在第一衬底进行电气连接的要求高的问题。
从整体上来说，采用本发明实施例的化合物半导体装置的制备方法和化合物半导体装置能够整体上提升化合物半导体装置的性能。
实施例4
如图20所示，本发明实施例提供的薄型半导体装置的制备方法，主要包括以下步骤40：
步骤401、提供临时衬底，在临时衬底的表面制备接触电极，并在临时衬底包含所述接触电极的表面制备第一无机材料键合层；
步骤402、提供目标晶圆，目标晶圆包括晶圆衬底和在晶圆衬底上制备器件材料层，其中，器件材料层用于形成半导体器件中各个功能层；
步骤403、在器件材料层的表面制备第二无机材料键合层；
步骤404、将第一无机材料键合层与第二无机材料键合层进行非对准键合形成无机键合层；
步骤405、去除晶圆衬底，并对器件材料层和无机键合层进行第一图形化刻蚀，以形成半导体器件；
步骤406、将半导体器件与接触电极进行电气连接；
步骤407、去除临时衬底的至少一部分，即可以去除部分临时衬底，也可以去除全部临时衬底。
在可选实施例中，步骤401中的在临时衬底的表面制备出接触电极，包括：
步骤4011、采用第二图形化刻蚀，在临时衬底的表面制备出电极承载结构；
步骤4012、将接触电极制备于电极承载结构上。
其中，在可选实施例中，临时衬底的材料可以为蓝宝石、碳化硅、硅、氮化镓、砷化镓、玻璃等材料以及这些材料的混合物或化合物。其中，以临时衬底为硅片为例，硅片晶向可以为100、110、111等方向。
在可选实施例中，第二图形化刻蚀中可包括湿法刻蚀、干法刻蚀、激光通孔刻蚀等刻蚀方法。
其中，电极承载结构可以是在临时衬底表面制备出的凹坑或者凹坑之间的突起，接触电极根据需要可以制备于凹坑中或者凹坑之间的突起上。在可选实施例中，电极承载结构定义的图形尺寸可以涵盖0.5微米以上尺寸。
在可选实施例中，接触电极的形状可以为梯形、倒梯形、球形、倒三角形、正方体形、长方体形以及圆柱形等结构或者这些形状的组合合体。
在可选实施例中，步骤4012中，可以通过化学镀、电镀、蒸镀、溅射、刷料等方法，将接触电极的材料制备于完成步骤4011后的临时衬底的表面，根据需要可以完全填充第二图形化刻蚀出的图形化区，也可仅部分膜层覆盖，制备接触电极的过程还可以包括对接触电极的材料进行刻蚀等手段形成位于指定位置的接触电极的过程。
在可选实施例中，接触电极的材料优先选择金属材料，如金、铂、钛、钨、铬、锡、镍、铝、铜、铟、锡膏等金属材料以及这些金属材料的混合物或化合物，也可以是金属氧化物如铟锡氧化物、氧化锌等导电材料。接触电极的厚度根据图形化后的电极承载结构的大小而定。
在可选实施例中，在临时衬底的表面制备出接触电极时，还包括：
在临时衬底和接触电极之间制备保护层。
在此基础上，步骤407中的去除临时衬底的至少一部分，可包括：
将临时衬底和接触电极之间的保护层与临时衬底一同去除。
在可选实施例中，在临时衬底的表面制备出接触电极时，还包括：
在临时衬底和接触电极之间以及在临时衬底的表面制备保护层；
在此基础上，步骤407中的去除临时衬底的至少一部分，可包括：
通过选择性刻蚀将所述保护层去除，以将临时衬底去除。
其中，保护层的材料例如氧化硅、氧化铝、氮化硅等介电质材料或者聚合物有机材料，如聚酰亚胺、SU8、树脂等。保护层的作用是保护接触电极不受损或者避免接触电极与临时衬底之间相融合。
在接触电极制备完成后，在临时衬底包含接触电极的表面进行第一无机材料键合层的制备。在可选实施例中，第一无机材料键合层为整面制备。在可选实施例中，第一无机材料键合层的材料可以为接触电极所选择材料中的部分材料，也可以为金、锡、铜、镍、铟等焊接金属材料中的一种或几种或至少两种的合金材料，也可以为氧化硅、氮化硅等非金属材料。在可选实施例中，第一无机材料键合层的厚度为0.1微米至5微米。
在可选实施例中，在接触电极制备完成后，并在临时衬底包含接触电极的表面进行第一无机材料键合层的制备之前，步骤401中还包括：
在临时衬底包含接触电极的表面制备第一绝缘层。
在此基础上，第一无机材料键合层是制备于第一绝缘层上的。第一绝缘层位于临时衬底包含接触电极的表面和第一无机材料键合层之间，确保了后续制成的无机键合层与接触电极之间以及无机键合层与临时衬底之间的绝缘，避免短路情况的发生。
在可选实施例中，在步骤403中，还可进一步包括在器件材料层的表面制备第二无机材料键合层之前的如下步骤：
器件材料层的表面制备第二绝缘层。
在此基础上，第二无机材料键合层是制备于第二绝缘层上的。第二绝缘层位于器件材料层的表面和第二无机材料键合层之间，确保了后续制成的无机键合层与器件材料层之间的绝缘，避免短路情况的发生。
本发明实施例中，第一无机材料键合层、第二无机材料键合层和无机键合层的材料为无机材料。本发明实施例中，无机键合层采用无机材料，在后续去除临时衬底的过程中，对其上的半导体器件所形成支撑的机械强度高，如果无机键合层的材料为金属材料，则能够增强薄型半导体装置的电器功能(电、热传导)。同时，无机键合层材料不再引入(没有)有机材料，进而器件所兼容的使用环境不再受到有机材料影响。
在可选实施例中，目标晶圆中的晶圆衬底的材料可以为第一代半导体材料、第二代半导体材料、第三代半导体材料，如蓝宝石衬底、砷化镓衬底、硅衬底、碳化硅衬底、氮化镓衬底等。目标晶圆中的器件材料层的结构和材料根据设计需求而定，例如若要制备发光二极管，则器件材料层可以包括堆叠于晶圆衬底上的缓冲层、N型层、量子阱层、P型层等。
在可选实施例中，第二无机材料键合层可包括与第一无机材料键合层键合需要的材料，如金、锡、铜、镍、铟等焊接金属材料中的一种或几种或至少两种的合金材料，也可以为氧化硅、氮化硅等非金属材料，同时也包括可与目标晶圆形成电气接触的材料或膜层，如金属镍、金、银、铟锡氧化物等材料。另外，在可选实施例中，在第二无机材料键合层和器件材料层之间还可以包括如布拉格反射层、表面等离子体增强层、选择性滤光片等可增强或减弱器件性能的结构。
在可选实施例中，第二无机材料键合层的厚度为0.1微米至～10微米。
在可选实施例中，在步骤404中，采用键合技术将第一无机材料键合层和第二无机材料键合层进行键合，从而实现将临时衬底和目标晶圆键合到一起的目的。
在可选实施例中，在步骤405中，去除晶圆衬底的方法包括激光剥离、研磨减薄、干法刻蚀或化学清洗去除等方法。
在可选实施例中，步骤405中，在去除晶圆衬底后并对器件材料层和无机键合层进行第一图形化刻蚀之前，还可进一步包括：
对器件材料层表面进行刻蚀以在器件材料层表面获得增强和/或减弱结构。
其中，增强和/或减弱结构例如位于器件材料层表面的椎体、球体等结构。
在可选实施例中，若需要多重器件集成可参考上述临时衬底和目标晶圆键合的方法进行多层目标晶圆的键合。具体方法参考如下。
在可选实施例中，步骤405中，在去除晶圆衬底后并对器件材料层和所述无机键合层进行第一图形化刻蚀之前，还可进一步包括通过以下方法进行多层目标晶圆的键合：
提供至少一个另一目标晶圆，另一目标晶圆包括另一晶圆衬底和在另一晶圆衬底上制备的用于形成另一半导体器件中各个功能层的另一器件材料层；
采用非对准堆叠键合将至少一个另一目标晶圆依次键合于器件材料层上；
其中，每次键合过程均是通过一第三无机材料键合层和一第四无机材料键合层之间的非对准键合所形成的另一无机键合层而将每一个另一目标晶圆中的另一器件材料层堆叠键合于所述器件材料层之上；
其中，所述第三无机材料键合层制备于已经键合于所述临时衬底上的最外侧的器件材料层上，所述第四无机材料键合层制备于尚未进行键合的另一目标晶圆上的另一器件材料层上；
其中，在每键合完成一个另一目标晶圆后，均将该另一目标晶圆的另一晶圆衬底去除。
上述说明中，另一目标晶圆、另一晶圆衬底、另一半导体器件、另一器件材料层的名称是用于与前述的目标晶圆、晶圆衬底、半导体器件、器件材料层相区别。
举例来说，若要实现双层器件堆叠结构，则在步骤405中，在去除晶圆衬底后并对器件材料层和所述无机键合层进行第一图形化刻蚀之前，还可进一步包括通过以下方法：
提供一个另一目标晶圆，可命名为第二目标晶圆，第二目标晶圆包括第二晶圆衬底和在第二晶圆衬底上制备的用于形成第二半导体器件中各个功能层的第二器件材料层；
采用非对准堆叠键合将第二目标晶圆键合于器件材料层上；
其中，该键合过程是通过第三无机材料键合层和第四无机材料键合层之间的非对准键合所形成的另一无机键合层而将第二目标晶圆中的第二器件材料层堆叠键合于器件材料层之上；
其中，第三无机材料键合层制备于器件材料层上，第四无机材料键合层制备于第二目标晶圆上的第二器件材料层上；
其中，在键合完成第二目标晶圆后，将第二目标晶圆的第二晶圆衬底去除。
举例来说，若要实现三层器件堆叠结构，则在上述双层器件堆叠结构基础上执行以下步骤：
提供一个另一目标晶圆，可命名为第三目标晶圆，第三目标晶圆包括第三晶圆衬底和在第三晶圆衬底上制备的用于形成第三半导体器件中各个功能层的第三器件材料层；
采用非对准堆叠键合将第三目标晶圆键合于第二器件材料层上；
其中，该键合过程是通过另一个第三无机材料键合层和另一个第四无机材料键合层之间的非对准键合所形成的另一个无机键合层而将第三目标晶圆中的第三器件材料层堆叠键合于第二器件材料层之上；
其中，另一个第三无机材料键合层制备于第二器件材料层上，另一个第四无机材料键合层制备于第三目标晶圆上的第三器件材料层上；
其中，在键合完成第三目标晶圆后，将第三目标晶圆的第三晶圆衬底去除。
若要实现四层或以上器件堆叠结构可参照上述第二器件材料层和第三器件材料层的堆叠键合方法。
在可选实施例中，若采用了上述堆叠结构，则步骤405中的对器件材料层和无机键合层进行第一图形化刻蚀，以形成半导体器件，包括如下步骤：
将连同器件材料层上堆叠的至少一个另一器件材料层和至少一个另一键合层同时进行第一图形化刻蚀，以形成包含半导体器件以及堆叠于半导体器件上的至少一个另一半导体器件的器件堆叠结构。
例如，若为上述的双层器件堆叠结构，则：
将连同器件材料层上堆叠的第二器件材料层和另一无机键合层同时进行第一图形化刻蚀，以形成包含半导体器件以及堆叠于半导体器件上的第二半导体器件的器件堆叠结构。
例如，若为上述的三层器件堆叠结构，则：
将连同器件材料层上堆叠的第二器件材料层、第三器件材料层和另两个无机键合层(其中一个无机键合层位于器件材料层和第二器件材料层之间，另一个无机键合层位于第二器件材料层和第三器件材料层之间)同时进行第一图形化刻蚀，以形成包含半导体器件以及堆叠于半导体器件上的第二半导体器件和第三半导体器件的器件堆叠结构。
基于上述的器件堆叠结构，在步骤406中的将半导体器件与接触电极进行电气连接的同时，还包括：
将器件堆叠结构中的至少一个另一半导体器件与接触电极进行电气连接；
和/或，
将器件堆叠结构中的至少一个另一半导体器件和半导体器件之间进行电气连接。
例如，针对双层器件堆叠结构，则步骤406中还可包括：
将第二半导体器件与接触电极进行电气连接；和/或，将第二半导体器件和半导体器件之间进行电气连接。
例如，针对三层器件堆叠结构，则步骤406中还可包括如下各个步骤中的至少一个：
将第二半导体器件与接触电极进行电气连接；将第三半导体器件与接触电极进行电气连接；将第二半导体器件与第三半导体器件进行电气连接；将第二半导体器件和半导体器件之间进行电气连接；将第三半导体器件和半导体器件之间进行电气连接。
具体的电气连接根据设计需求而定。
在可选实施例中，在电气连接所使用的金属或金属氧化物与半导体器件之间可以根据需要进行绝缘防护，例如在金属或金属氧化物与半导体器件之间由绝缘层隔离，绝缘层材料例如氧化硅、氮化硅等低K介电质，也可以是氧化铪等高K介电质。
在可选实施例中，所制备出的半导体器件可以是单个器件，也可以是多个器件的集成，其集成方式包括平铺于晶圆衬底表面方向上的多个半导体器件，也包括上述说明中所提及的堆叠结构的多个半导体器件。在平铺方向上的多个半导体器件的其电气连接方式中可以根据设计需求选择合适的串联、并联或共极方案，其中，所制备的接触电极可以根据多个半导体器件的串并联的方案提前在临时衬底上定义出对应的位置，对应于单个半导体器件的接触电极的数量至少为1个(例如，若半导体器件为垂直型器件则具有顶部一个电极，若半导体器件为水平型器件则具有两个电极，如正负极，同时为了保证可靠性，以上所述的电极可同时具备多条连接线或多个器件串并联后引出的焊接电极)，接触电极可以分布在任意位置，考虑半导体器件后续的电气联通，接触电极最优为分布在器件整体靠近边角处的位置，这样能够最大化电极间距。
本发明实施例中，执行步骤407的目的是实现半导体器件的释放。在可选实施例中，步骤407包括：采用减薄、剥离或者刻蚀方法去除临时衬底的至少一部分。
如果在临时衬底和接触电极间具有保护层，则在释放过程中一并将保护层去除，以裸露接触电极。
另外，还可根据接触电极的材料，选择是否进一步进行高温处理再次优化接触电极的形状，如柱状锡膏材料经过高温回流后转变成球形。
其中，当采用刻蚀方法去除临时衬底时，具体包括：
将接触电极和半导体器件下方的部分临时衬底，通过刻蚀方法腐蚀掏空。
其中，在腐蚀掏空过程中，至少由无机键合层作为临时衬底与接触电极和半导体器件之间的机械支撑结构。
在临时衬底和接触电极之间存在保护层时，掏空临时衬底时可将保护层4104一起去除。
以下结合一薄型半导体装置的制备过程的具体实例，对本发明实施例的薄型半导体装置的制备方法进行进一步说明。
步骤4a1、如图21A所示，临时衬底4101上的图形化制备。
本步骤中，选择合适材料的临时衬底4101，临时衬底4101的材料可包括蓝宝石、碳化硅、硅、氮化镓、砷化镓、玻璃等材料，这些材料的混合物或化合物也可作为临时衬底4101的材料使用。通过图形化刻蚀以在临时衬底4101的表面制备出电极承载结构4102。电极承载结构4102可以是如图21A所示的各种凹槽结构或盲孔结构，电极承载结构4102的形状可以根据所要制备的接触电极的形状而定，包括梯形、倒梯形、球形、倒三角、正方体、长方体以及圆柱等结构及其组合体形状，进而后续在电极承载结构4102中所制备的接触电极的形状包括梯形、倒梯形、球形、倒三角、正方体、长方体以及圆柱等结构及其组合体形状。
以硅片作为临时衬底4101为例，该硅片晶向可以是100、110、111等方向，通过图形化湿法刻蚀或干法刻蚀以及激光通孔刻蚀等刻蚀方案，制备需要的形状(电极承载结构4102)，该形状可以是图21A中所示的电极承载结构4102的各种凹坑形状。
电极承载结构4102在临时衬底4101表面的位置分布和大小，即后续所制成的接触电极的位置分布和大小，限定的图形尺寸可以涵盖0.5微米以上尺寸。
步骤4a2、如图21B所示，制备接触电极4103。
其中，图21B以及后续附图中仅以梯形的电极承载结构4102上制备接触电极4103进行举例。图21B中示出了三种接触电极4103的形状。可以通过化学镀、电镀、蒸镀、溅射、刷料等方法在电极承载结构4102上制备接触电极4103。其中，接触电极4103可以完全填充于电极承载结构4102的凹坑中(例如图21B左侧的接触电极4103)，也可采用部分膜层覆盖(例如图21B中间和右侧的接触电极4103形状)，在接触电极4103和临时衬底4101之间制备保护层4104(例如图21B右侧的接触电极4103和保护层4104结构)。
在可选实施例中，接触电极4103优先选择金属材料，包括金、铂、钛、钨、铬、锡、镍、铝、铜、铟、锡膏等金属材料以及这些金属材料中的至少两种的混合物或化合物，也可以选择金属氧化物如铟锡氧化物、氧化锌等导电材料作为接触电极4103的材料。接触电极4103的厚度视图形化后的图形大小而定。
在可选实施例中，保护层4104的材料包括氧化硅、氧化铝、氮化硅等介电质材料，以及聚酰亚胺、SU8、树脂等聚合物有机材料。保护层4104的作用是保护接触电极4103不受损以及避免接触电极4103与临时衬底4101的融合。保护层4104在后续步骤40中可随临时衬底4101一并去除。
步骤4a3、如图21C所示，制备第一无机材料键合层4301。
在可选实施中，接触电极4103制备完成后进行整面的第一无机材料键合层4301的制备，第一无机材料键合层4301的材料可以是接触电极4103中的部分材料，也可以是金、锡、铜、镍、铟等焊接金属材料的一种或至少两种的合金，也可以是如氧化硅、氮化硅等非金属材料。
在可选实施例中，第一无机材料键合层4301的厚度为0.1微米至5微米。
在可选实施例中，在制备第一无机材料键合层4301之前，还包括：
在临时衬底4101包含接触电极4103的表面制备第一绝缘层(图中未示出)。
在此基础上，第一无机材料键合层4301是制备于第一绝缘层(图中未示出)上的。第一绝缘层位于临时衬底4101包含接触电极4103的表面和第一无机材料键合层4301之间，确保了后续制成的无机键合层4303与接触电极4103之间以及无机键合层4303与临时衬底4101之间的绝缘，避免短路情况的发生。
步骤4a4、制备目标晶圆。
如图21D所示，目标晶圆的制备包括在晶圆衬底4201上制备器件材料层4202，由晶圆衬底4201和器件材料层4202构成目标晶圆。
其中，器件材料层4202包括所要制备的半导体器件中的各个功能层。例如若所要制备的半导体器件为发光二极管器件，则器件材料层4202可至少包括堆叠于晶圆衬底4201上的缓冲层、N型层、量子阱层、P型层等。
步骤4a5、如图21E所示，在器件材料层4202上制备第二无机材料键合层4302。
其中，第二无机材料键合层4302的材料可包括与临时衬底4101上的第一无机材料键合层4301键合需要的材料，如金、锡、铜、镍、铟等焊接金属材料的一种或至少两种的合金，也可以是如氧化硅、氮化硅等非金属材料，同时，第二无机材料键合层4302也包括可与器件材料层4202形成电气接触的材料或膜层，如金属镍、金、银、铟锡氧化物等材料，并且在第二无机材料键合层4302和器件材料层4202之间可以存在如布拉格反射层、表面等离子体增强层、选择性滤光片等增强或减弱器件性能的结构。
在可选实施例中，第二无机材料键合层4302的厚度为0.1微米至10微米。
目标晶圆中的晶圆衬底4201的材料可以为第一代半导体材料、第二代半导体材料、第三代半导体材料，如蓝宝石衬底、砷化镓衬底、硅衬底、碳化硅衬底、氮化镓衬底等。
在可选实施例中，在制备第二无机材料键合层4302之前，还包括：
在器件材料层4202上制备第二绝缘层(图中未示出)。
在此基础上，第二无机材料键合层4302是制备于第二绝缘层(图中未示出)上的。第二绝缘层位于器件材料层4202和第二无机材料键合层4302之间，确保了后续制成的无机键合层4303与器件材料层4202之间的绝缘，避免短路情况的发生。
步骤4a6、非对准键合。
本步骤中，是将第一无机材料键合层4301与第二无机材料键合层4302进行非对准键而合形成无机键合层4303，从而将临时衬底4101与其上的结构和晶圆衬底4201与其上的结构键合在一起，如图21F所示。在可选实施例中，无机键合层4303与临时衬底4101之间以及与接触电极4103之间由第一绝缘层(图中未示出)进行绝缘隔离，无机键合层4303与器件材料层4202之间由第二绝缘层(图中未示出)进行绝缘隔离。
图21F与后续的剖面结构附图中仅以图21B中左侧的接触电极4103形状，即接触电极4103完全填充于电极承载结构4102的凹坑中的形状，进行表示，其它形状的接触电极也可以采用相同的方法执行步骤4a6以及后续步骤。
步骤4a7、根据需要，去除晶圆衬底4201。
去除晶圆衬底4201后的结构如图21G所示。其中，晶圆衬底4201的去除方法包括激光剥离、研磨减薄、干法刻蚀或化学清洗等方法。
另外，若需要多重器件集成可进行多层目标晶圆键合。
其中，多层目标晶圆的键合可利用上述说明中的将临时衬底4101与其上的结构和晶圆衬底4201与其上的结构键合在一起的手段。具体地是利用两个无机材料键合层之间的相互键合而实现键合后的多层半导体器件的堆叠结构。
例如图22所示的三层半导体器件的堆叠结构。其中，临时衬底4101连同接触电极4103与最底层的半导体器件4401之间通过上述步骤4a6的键合后形成的无机键合层4303键合在一起。
最底层的半导体器件4401和中间层的半导体器件4401之间通过另一个无机键合层4303键合在一起。具体的键合过程包括：在最底层的半导体器件4401器件材料层的表面制备第三无机材料键合层；提供第二目标晶圆，第二目标晶圆包括第二晶圆衬底和在第二晶圆衬底上制备的用于形成第二半导体器件(即图22中的中间层的半导体器件4401)中各个功能层的第二器件材料层，并在第二器件材料层上制备第四无机材料键合层；将第三无机材料键合层与第四无机材料键合层进行非对准键合形成图22所示中的最底层的半导体器件4401和中间层的半导体器件4401之间的无机键合层4303；之后将第二晶圆衬底去除。
图22中最顶层半导体器件4401和中间层的半导体器件4401之间通过又一个无机键合层4303键合在一起。具体的键合过程包括：在最底层的半导体器件4401所对应的器件材料层4202的表面制备第五无机材料键合层；提供第三目标晶圆，第三目标晶圆包括第三晶圆衬底和在第三晶圆衬底上制备的用于形成第三半导体器件(即图22中的最顶层的半导体器件4401)中各个功能层的第三器件材料层，并在第三器件材料层上制备第六无机材料键合层；将第五无机材料键合层与第六无机材料键合层进行非对准键合形成图22所示中的中间层的半导体器件4401和最顶层的半导体器件4401之间的无机键合层4303；之后将第三晶圆衬底去除。
步骤4a8、对器件材料层4202和无机键合层4303进行第一图形化刻蚀，以形成半导体器件4401，如图21H所示。
本步骤中，可通过背面对准曝光等技术进行第一图形化刻蚀时的图形化对准，根据临时衬底4101上接触电极4103所在位置进行半导体器件4401的制备。
其中，对无机键合层4303的第一图形化刻蚀主要是去除半导体器件4401外侧的临时衬底4101表面的无机键合层4303，保留半导体器件4401和临时衬底4101之间以及半导体器件4401和接触电极4103之间的无机键合层4303。
在可选实施例中，进行第一图形化刻蚀之前还可以对器件材料层4202表面进行刻蚀以在器件材料层4202表面获得增强和/或减弱结构4402，并在经过第一图形化刻蚀后增强和/或减弱结构4402保留在半导体器件4401上，如图21I所示。该步骤是一个可选择执行的步骤，增强和/或减弱结构4402是根据需要可以选择制备或者不制备的。
步骤4a9、根据需求，将半导体器件4401与接触电极4103进行电气连接，如图21J所示。
本步骤中，根据设计需求制备电气连接层4501，电气连接层4501将半导体器件4401中的电极层与接触电极4103之间进行对应连接。根据半导体器件4401中的电极层的位置的不同，电气连接层4501可连接至半导体器件4401上的不同位置，除图21J所示的电气连接层4501的连接方式以外，图23A和图23B分别示出了另外两种电气连接层4501的连接方式，图23A中，两个电气连接层4501均连接至了半导体器件4401的顶部位置，图23B中，两个电气连接层4501均连接至了半导体器件4401的底部位置，而图21J中，两个电气连接层4501分别连接至了半导体器件4401的顶部位置和底部位置。
在可选实施例中，在电气连接层4501与半导体器件4401之间可以根据需求制备绝缘防护层，绝缘防护层的材料例如氧化硅、氮化硅等低K介电质，也可以是是氧化铪等高K介电质，还可以是聚合物、树脂等有机物。若需考虑器件所兼容的使用环境不受到有机材料影响，则绝缘防护层的材料只选用无机材料。
图21J、图23A、图23B中仅示意了单个半导体器件4401。在其他可选实施例中，还可以是临时衬底4101上的多个半导体器件4401的集成。其中，集成方式可包括如图24所示的分布在临时衬底4101表面的多个半导体器件4401，以及如图22所示的半导体器件的堆叠结构。
根据设计需求，通过半导体器件4401之间以及半导体器件4401与接触电极4103之间的电气连接，实现半导体器件4401之间的串联、并联或共极方案。其中接触电极4103的位置可以根据所设计的串并联的方案提前在临时衬底4101上定义。其中，与单个半导体器件4401电气连接的接触电极4103的数量为至少一个，接触电极4103可以分布在任意位置，考虑半导体器件4401后续的电气连接，接触电极4103最优为分布在整体器件靠近边角处的位置，这样能够最大化接触电极4103的间距。
其中，图22中的方框区域表示该方框区域内的电气连接层4501表示根据所设计的串并联的方案连接至相应的位置(如其它半导体器件4401或其它位置处的接触电极4103等)。
步骤4a10、器件释放(去除临时衬底)。
本步骤中所使用的器件释放方法包括将临时衬底4101减薄、剥离、刻蚀等方案。图25A、图25B、图25C分别示出了临时衬底4101采用减薄、刻蚀方法所形成的单个半导体器件4401的结构示例。如果临时衬底4101和接触电极4103之间存在保护层4104，则在器件释放过程中一并将保护层4104去除，裸露所需要的接触电极4103。
其中，图25C示出的通过刻蚀方法挖空半导体器件4401下方的部分临时衬底4101，以实现去除临时衬底4101的结构。图25C所示实施例的结构中，包含悬臂梁4601，悬臂梁4601由无机键合层4303通过事先的图形化刻蚀而成，确保在挖空部分临时衬底4101的过程中半导体器件4401不会塌陷。其中，悬臂梁4601和下方的临时衬底4101之间以及悬臂梁4601和下方的接触电极4103之间由第一绝缘层(图中未示出)进行绝缘隔离。
除图25C所示的由无机键合层4303作为悬臂梁4601的支撑结构以外，在其他实施例中，也可利用制备半导体器件4401所使用的功能层通过在半导体器件4401的制备过程中的图形化处理而成为支撑结构。
另外，在可选实施例中，可根据接触电极4103的材料，可选择是否进一步进行高温处理再次优化接触电极4103的形状，如柱状锡膏的接触电极4103经过高温回流后转变成球形。
在一个可选实施例中，步骤4a2所制备出的临时衬底4101、接触电极4103和保护层4104的结构如图26A所示。其中，保护层4104制备于临时衬底4101和接触电极4103之间以及制备于临时衬底4101的一部分表面。
在图26A所示的临时衬底4101基础上经过后续步骤完成半导体器件4401以及与接触电极4103电气连接后的结构如图26B所示。在图26B所示实施例中，半导体器件4401以及电气连接结构全部位于接触电极4103和保护层4104之上。
在图26B所示结构的基础上可通过以下方法执行步骤4a10的器件释放：
通过选择性刻蚀将保护层4104去除，以将临时衬底4101去除，完成器件的释放，如图26C所示。其中，在去除保护层4104的过程中，可利用由无机键合层4303通过事先的图形化刻蚀而成的悬臂梁4601作为支撑结构，以确保在去除保护层4104的过程中半导体器件4401不会塌陷。
关于选择性刻蚀的手段，例如采用有机物或氧化硅作为保护层4104的材料，在键合和器件制备完成后可以利用图形化暴露和相关化学药品进行湿法选择性刻蚀以除去保护层4104。
采用上述图26A至图26C的保护层4104的结构好处主要在于，去除保护层4104后，临时衬底4104的结构仍然完整，进而还可以对临时衬底4104进行循环使用，从而极大地降低了生产升本和原材料消耗。
本发明实施还同时提供了一种薄型半导体装置，可参见图25A、图25B或图25C所示并结合其它附图所示，包括半导体器件4401、无机键合层4303和接触电极4103。其中，半导体器件4401由制备于一晶圆衬底4201上的器件材料层4202在晶圆衬底4201被去除后通过第一图形化刻蚀而成。无机键合层4303由一第一无机材料键合层4301和一第二无机材料键合层4302进行非对准键合而成，无机键合层4303与器件材料层4202一同进行第一图形化刻蚀。接触电极4103制备于一临时衬底4101的表面，半导体器件4401与接触电极4103之间电气连接。其中，第一无机材料键合层4301制备于临时衬底4101包含接触电极4103的表面；第二无机材料键合层4302制备于器件材料层4202的表面。
本发明实施例的薄型半导体装置的制备方法和薄型半导体装置的主要优点在于：整面键合后进行半导体器件的制备，不需要针对每个半导体器件单独进行对准转移，相比于现有技术而言成本低，并且集成的密度和牢固可靠性高；无机键合层作为半导体器件的释放过程中的机械支撑结构，其机械强度高，增加了薄型半导体装置的机械强度，有助于降低薄型半导体装置易于破损的风险，若无机键合层为金属材料，则使得薄型半导体装置的电气功能(电、热传导)更强；无机键合层的材料采用金属及无机结构，不再引入有机材料，使得薄型半导体装置所兼容的使用环境不再受到有机材料的影响。
另外，本发明实施例中，接触电极与半导体器件是分别在临时衬底一侧和目标晶圆一侧分别制备的，接触电极和半导体器件分别位于无机键合层的两侧，因此，接触电极不会占用半导体器件所在区域的有效面积，在相同电极和器件尺寸条件下，半导体器件所在的有源区损失的有效面积更小。比如，若需要100微米的半导体器件搭配30微米的接触电极，则若采用本发明实施例以外的方式将接触电极设置在半导体器件的同一侧，那么在半导体器件所在一侧的有源区需要损失至少30微米的区域来容纳接触电极；而在本发明实施例中，接触电极的尺寸并不会占用半导体器件所在一侧的有源区。可见在有源区相同的情况下，本发明实施例能够在有源区集成更多的半导体器件。并且，因为半导体器件所在一侧没有接触电极的结构影响，所以，接触电极也不会影响到针对半导体器件继续小型化和微缩化的制备。
实施例5
如图27所示，本发明实施例的集成半导体装置的制备方法，主要包括以下步骤：
步骤501、提供衬底，在衬底上制备包含第一材料层和第二材料层的器件材料层，其中，第二材料层位于器件材料层的靠近衬底的一侧，第一材料层位于器件材料层的远离衬底的一侧；
步骤502、从第一材料层一侧对部分器件材料层进行第一图形化刻蚀，形成暴露部分第二材料层的台阶结构；
步骤503、分别在第一材料层上和从台阶结构暴露出的第二材料层上制备第一电极和第二电极，并制备覆盖于第一材料层、第二材料层和第二电极的保护层；
步骤504、在保护层上整面制备键合层，键合层与第一电极电气接触；
步骤505、提供载体，并将键合层键合于载体；
步骤506、从衬底一侧对器件材料层进行第二图形化刻蚀，以在载体上形成至少一个半导体器件。
采用本发明实施例的集成半导体装置的制备方法，当载体上形成的半导体器件的数量多于一个时，能够使得各个半导体器件中的第一电极通过位于载体一侧的键合层共极连接，并且台阶结构连同其上的第二电极与第一电极均朝向了集成半导体装置的同一侧(第一材料层的外侧)，在此基础上，进行电气连接结构设计时，只需要在集成半导体装置的第一材料层的外侧进行电气连接结构的设计，该设计的电气连接结构与第一电极和第二电极处于集成半导体装置额同一侧，能够便捷地连接至第一电极和第二电极。当本发明实施例的集成半导体装置的制备方法应用于光电器件时，将出光面设计在第二材料层一侧，则电气连接结构位于第一材料层的一侧，不会影响到第二材料层一侧的出光效率；当本发明实施例的集成半导体装置的制备方法应用于电力电气和功率器件时，可将电气连接结构很容易地全部设置于集成半导体装置的同一侧，进而可降低电气连接结构的寄生电容，从而整体上有助于提升集成半导体装置的器件性能。
在可选实施例中，步骤503中制备的保护层是在包含第一材料层、台阶结构、第一电极和第二电极的晶圆表面整面制备的。为了实现在步骤504中制备的键合层与第一电极电气接触，可在保护层制备完成后对保护层通过激光剥离、研磨等手段进行平整处理，以将第一电极从保护层中露出。
进一步地，在可选实施例中，当半导体器件的数量多于一个(至少两个半导体器件)时，各个半导体器件中的第一电极通过键合层共极连接。在该可选实施例中，利用所制备的键合层直接将各个半导体器件中的第一电极进行共极连接。该可选实施例中，键合层同时起到对第一电极之间的电气连接结构作用，进而将键合与电气连接结构的制备相结合，简化了集成半导体装置的制备步骤。通过键合层对第一电极之间进行共极连接，也免去了针对第一电极的电气连接结构制备时需要的高精度的对准光刻的步骤，有助于降低集成半导体装置的制备难度。同时，通过键合层对第一电极共极连接，无需键合层与第一电极之间一一对应，也避免了半导体器件尺寸继续微型化后导致的键合层图形化后黏附的牢固性减弱的问题，以及受到键合层厚度影响带来的电气连接性能问题，如电流扩散及散热的均匀性问题，提高了集成半导体装置的集成和可靠性。
在可选实施例中，衬底的材料包括蓝宝石、碳化硅、硅、氮化镓、砷化镓等。第一材料层的材料可以为GaN(氮化镓)、Ga2O3(氧化镓)、GaAs(砷化镓)、SiC(碳化硅)、AlN(氮化铝)、AlGaInP(磷化铝镓铟)、AlGaInN(氮化铝镓铟)等III-V族化合物及其多元合金，包括其不同组合叠层，通过合适的元素掺杂形成N型(如Si(硅)掺杂)或P型(如Mg(镁)掺杂)；第二材料层的材料可以为GaN、Ga2O3、GaAs、SiC、AlN、AlGaInP、AlGaInN等III-V族化合物及其多元合金，包括其不同组合叠层，通过合适的元素掺杂形成P型(如Mg掺杂)或N型(如Si掺杂)。在可选实施例中，并且在第一材料层或第二材料层中还可包含需求的有源区或器件结构，如MQW(Multiple Quantum Well，多量子阱)、内部反射腔、DBR(Distributed BraggReflection，分布式布拉格反射镜)等。在该可选实施中，该器件材料层可用于制备光电器件，如LED(Light-Emitting Diode，发光二极管)。除此以外，在其它可选实施例中，器件材料层的结构和材料依据不同的设计而选取，其中，第一材料层和第二材料层作为连接第一电极和第二电极的功能层为器件材料层中的所必需的。
由衬底和其上制备的器件材料层共同构成的目标晶圆为化合物半导体材料。
在可选实施例中，步骤502中，通过第一图形化刻蚀，使得目标晶圆在第一材料层一侧能够同时将第一材料层合部分第二材料层均暴露，并且可选择地，第二材料层根据需求可选择刻蚀或不刻蚀，刻蚀角度(侧壁的倾斜角度)视器件类型决定，如GaN光电器件的最佳刻蚀角度为55°，GaN或SiC功率器件的最佳刻蚀角度为89°等。
在可选实施例中，步骤503中，第一电极和第二电极的制备顺序可以是先制备第一电极后制备第二电极，也可以先制备第二电极后制备第一电极。第一电极可以是整面制备于第一材料层上，也可以是图形化制备于第一材料层上，第一电极的材料包括银、镍、铑、金等金属，也可以包括铟锡氧化物、氧化锌等金属氧化物，还可以包括这些金属的金属叠层以及金属与金属氧化物的叠层等。第二电极的材料包括镍、铬、钛、金、铂等金属，也可以包括铟锡氧化物、氧化锌等金属氧化物，还可以包括这些金属的金属叠层以及金属与金属氧化物的叠层等。
在可选实施例中，步骤503中，保护层的材料包括如氧化硅、氮化硅等低K(介电常数)介电质，也可以包括氧化铪等高K介电质，还可以包括聚合物、树脂等有机物，同时保护层也可以是这几种介电质的叠层，可以集成DBR等功能。保护层的主要作用为绝缘防护。
在可选实施例中，键合层的材料包括钛、铂、金、锡、铟、镍、铜等金属或其混合物或化合物，也可以包括这些金属与非金属的叠层，其中，非金属包括氧化硅、氮化硅、氧化钛、氧化镁、氧化铝等介电质或SU8、聚酰亚胺等有机聚合物等。并且键合层可以是整面的(如步骤504中所述的整面制备键合层)，也可以是图形化的(如以下实施例中的第二图形化刻蚀)。
在可选实施例中，图形化的键合层的制备主要包括以下步骤，该步骤是在完成步骤504的在保护层上制备键合层之后，并在步骤505的将键合层键合于载体之前执行：
对键合层进行第二图形化刻蚀，形成将键合层分割为彼此绝缘的至少两部分的分割槽，其中一部分键合层与第一电极电气接触。
在可选实施例中，步骤505中，采用非对准键合。载体的材料包括蓝宝石、碳化硅、硅、氮化镓、砷化镓、玻璃等材料及其混合物或化合物等，键合材料可以是接触电极中的部分材料，也可以是金、锡、铜、镍、铟等焊接金属材料的一种或几种并或者这些材料的合金，也可以是如氧化硅、氮化硅、聚合物等非金属材料，键合材料的厚度为0.1微米至5微米。其中，键合材料可以是在载体上形成的一层用于键和的材料，键合材料也可以是载体本身，例如，如果采用金锡共晶键合，则需要在载体上制备一层键合材料，如果采用金硅键合，键合材料可以是硅材料的载体本身。
在可选实施例中，完成步骤505的与载体的键合后，可以根据需要将衬底去除。例如，若要制备光电器件则需要去除衬底，若要制备电力电气和功率器件，则可根据需要保留衬底留作后续集成电路的制备。去除衬底的方法包括激光剥离、研磨减薄、干法刻蚀或化学清洗等。
在其它可选实施例中，若需要多重器件的堆叠集成，则可进行多重器件的器件材料层的多次键合。
在上述的图形化的键合层的基础上，后续步骤可将图形化后的不与第一电极电气接触的键合层与第二电极建立电气连接，具体是在完成步骤506的在载体上形成所述至少一个半导体器件之后，执行的以下步骤：
对第二电极上的部分第二材料层(从二材料层一侧)进行第三图形化刻蚀，以暴露部分第二电极，第二电极的未暴露部分仍与第二材料层电气连接；
将暴露部分的第二电极与另一部分键合层(即未与第一电极电气接触的键合层)进行桥接。
其中，桥接的材料可以包括镍、铬、钛、金、铂、钨、铝等金属，还可以包括铟锡氧化物、氧化锌等金属氧化物，还可以包括这些金属的金属叠层以及金属与金属氧化物的叠层等。
其中，桥接的方式例如，利用光刻刻蚀手段对第二电极旁侧的通过第三图形化刻蚀与部分第二电极一并暴露的保护层进行刻蚀以在保护层形成暴露另一部分键合层的通孔，在通孔中制备桥接层，该桥接层电气连接于另一部分键合层和第二电极。
对第二电极的暴露，若先前已经去除衬底，则第三图形化刻蚀过程中只需要对部分第二材料层直接进行刻蚀；若先前保留了衬底留作后续制成使用，则第三图形化刻蚀过程中包括对部分衬底的刻蚀和部分第二材料层的刻蚀。
在可选实施例中，根据需要还可以对第二材料层的表面进行相应的处理。例如，在第二材料层的表面可以根据需求定制合适的器件增强或减弱结构，如表面锥体、球体等。
在可选实施例中，同时可在第二材料层的表面进行合适的钝化处理。其中，钝化处理生成的钝化层可以是如氧化硅、氮化硅等低K介电质，也可以是如氧化铪等高K介电质，还可以是聚合物、树脂等有机物。钝化层的主要作用是绝缘防护。
在可选实施例中，执行步骤506后，在载体上形成了平面方向分布集成的至少一个半导体器件。另外，在其他实施例中，根据需求还可以在载体上仅形成一个半导体器件。另外结合上述中的多重器件的堆叠集成，还可以在多次键合后通过步骤506形成垂直于平面方向堆叠的多个半导体器件的集成方式，也可以实现即有平面方向分布又有垂直于平面方向堆叠的多个半导体器件的集成方式。在可选实施例中，单个半导体器件的边长为10微米至500微米，在平面方向上相邻的半导体器件之间的距离不低于3微米。
在可选实施例中，在完成步骤506后，本发明实施例的集成半导体装置的制备方法，还可以进一步包括：
在至少一个半导体器件上制备功能结构。
其中，在至少一个半导体器件上制备功能结构，包括上述中的去除衬底或者依据需求而对衬底的改造，例如对衬底的掺杂和刻蚀等。
在可选实施例中，在至少一个半导体器件上制备功能结构还包括：在去除衬底的前提下，制备光电器件时，在至少一个半导体器件上增加量子点以进行颜色转换，增加量子点后进行钝化处理。
在可选实施例中，本发明实施例的集成半导体装置的制备方法，还可以进一步包括去除载体的步骤。去除载体后，能够得到薄型的半导体装置(不含有衬底)有利于半导体装置的进一步集成化。
其中，在不对键合层进行图形化的实施例中，在完成第二图形化刻蚀以形成至少一个半导体器件后，执行去除载体的步骤。
在对键合层进行第二图形化刻蚀以形成分割槽的实施例中，在将暴露部分的第二电极与另一部分键合层进行桥接之后，执行去除载体的步骤。
在可选实施例中，不去除载体。
在不去除载体的实施例中，根据设计需要可以对载体进行改造。例如，若需要载体是导电的并且与第二电极电气连接的，则在可选实施例中，还可以包括以下步骤：
在载体背向键合层的表面制备导电层；
将第二电极桥接于导电层。
在该实施例中，导电层的材料可以是铬、钛、金等金属或其叠层。
此时，不再执行将第二电极桥接于键合层的步骤，第二电极不再桥接于键合层。
在可选实施例中，可采用衬底移除、减薄或者刻蚀方法去除载体。
其中，采用刻蚀方法去除载体包括：
将键合层下方的部分载体通过刻蚀方法腐蚀掏空；
其中，在腐蚀掏空过程中，由键合层作为载体与半导体器件之间的机械支撑结构。
以下结合一个集成半导体装置的制备过程的具体实例，对本发明实施例的集成半导体装置的制备方法进行进一步说明。
步骤5a1、如图28A所示，提供衬底501，在衬底501上制备器件材料层502。
其中，器件材料层502包含第一材料层5021和第二材料层5022，其中，第二材料层5022位于器件材料层502的靠近衬底501的一侧，第一材料层5021位于器件材料层502的远离衬底501的一侧。
在可选实施例中，衬底501和器件材料层502所组成的晶圆为化合物半导体材料。其中，衬底501的材料包括蓝宝石、碳化硅、硅、氮化镓、砷化镓等，第一材料层5021的材料可以是GaN、Ga2O3、GaAs、SiC、AlN、AlGaInP、AlGaInN等III-V族化合物及其多元合金，包括其不同组合叠层，通过合适的元素掺杂形成N型(如Si掺杂)或P型(如Mg掺杂)，第二材料层5022的材料可以是GaN、Ga2O3、GaAs、SiC、AlN、AlGaInP、AlGaInN等III-V族化合物及其多元合金，包括其不同组合叠层，通过合适的元素掺杂形成P型(如Mg掺杂)或N型(如Si掺杂)。在第一材料层5021或第二材料层5022中可包含需求的有源区或器件结构，例如MQW、内部反射腔、DBR等。
步骤5a2、如图28B所示，对部分器件材料层502进行第一图形化刻蚀，形成暴露部分第二材料层5022的台阶结构。
本步骤中，是从第一材料层5021的一侧对部分器件材料层502进行刻蚀。经过第一图形化刻蚀后，晶圆上的第一材料层5021和第二材料层5022能够同时在远离衬底501的一侧暴露。其中，第二材料层5022可根据需要选择刻蚀掉一部分或者不刻蚀。刻蚀角度(即刻蚀后的第一材料层5021侧壁的倾斜角度)视所要制备的半导体器件类型决定，例如GaN光电器件最佳角度为55°，GaN或SiC功率器件的最佳角度为89°。
步骤5a3、如图28C所示，制备接触电极。
本步骤中，分别在第一材料层5021上和从台阶结构暴露出的第二材料层5022上制备第一电极5031和第二电极5032。本步骤中，可以先制备第一电极5031，后制备第二电极5032制备，反之也可。其中，第一电极5031的数量为至少一个，即可以是整面制备于第一材料层5021上的(整体作为一个第一电极)，也可以是在第一材料层5021上图形化制备的(图形化为多个第一电极)，第一电极5031的材料可包括银、镍、铑、金等金属，也可包括铟锡氧化物、氧化锌等金属氧化物，还可包括这些金属的金属叠层以及金属与金属氧化物的叠层等。第二电极5032的材料可包括镍、铬、钛、金、铂等金属，也可包括铟锡氧化物、氧化锌等金属氧化物，还可包括这些金属的金属叠层以及金属与金属氧化物的叠层等。第二电极5032不与第一材料层5021接触。
步骤5a4、如图28D所示，制备保护层504。
本步骤中，如图28D所示，保护层504是在包含第一材料层5021、台阶结构、第一电极5031和第二电极5032的晶圆表面整面制备的。在保护层504制备完成后可通过激光剥离、研磨等手段对保护层504进行平整处理，以将第一电极5031从保护层504中露出。
其中，保护层504的材料包括低K介电质，例如氧化硅、氮化硅等，也可以包括高K介电质，例如氧化铪等，还可以包括聚合物、树脂等有机物，同时保护层504也可以是这几种介电质的叠层，可以集成DBR等功能。保护层504的主要作用为绝缘防护。
步骤5a5、如图28E所示，制备键合层505。
本步骤中，是在保护层504上整面制备键合层505，由于完成步骤5a4时第一电极5031从保护层504中露出，进而在完成步骤5a5后，键合层505与第一电极5031电气接触。
键合层505的材料包括钛、铂、金、锡、铟、镍、铜等金属或其混合物或化合物，也可以包括这些金属与非金属的叠层，其中，非金属包括氧化硅、氮化硅、氧化钛、氧化镁、氧化铝等介电质或SU8、聚酰亚胺等有机聚合物等。
保护层504在键合层505和第二电极5032之间以及第二电极5032与第一材料层5021之间形成绝缘防护。
步骤5a6、如图28F所示，对键合层505进行第二图形化刻蚀分割槽506。
其中，分割槽506将键合层505分割为彼此绝缘的至少两部分，其中一部分键合层505与第一电极5031电气接触，另一部分键合层505不与第一电极5031电气接触，键合层505下部的保护层504对两部分键合层505形成绝缘防护。
步骤5a6为一个可选步骤，根据设计需要而选择执行。
步骤5a7、如图28G或图29A所示，提供载体507，并将键合层505键合于载体507。
本发明实施例中，步骤5a7采用非对准键合方式进行键合。其中，载体507的材料包括蓝宝石、碳化硅、硅、氮化镓、砷化镓、玻璃等材料及其混合物或化合物等，键合材料可以是接触电极中的部分材料，也可以是金、锡、铜、镍、铟等焊接金属材料的一种或几种并或者这些材料的合金，也可以是如氧化硅、氮化硅、聚合物等非金属材料，键合材料的厚度为0.1微米至5微米。其中，键合材料可以是在载体507上形成的一层用于键和的材料，键合材料也可以是载体507本身，例如，如果采用金锡共晶键合，则需要在载体507上制备一层键合材料，如果采用金硅键合，键合材料可以是硅材料的载体507本身。
其中，图28G示出的是含有分割槽506时执行键合后的结构，图29A示出的是不含分割槽506时执行键合后的结构。
步骤5a8、如图28H或图29B所示，去除衬底501。
去除衬底501的手段可包括激光剥离、研磨减薄、干法刻蚀或化学清洗等。若需要多重器件集成，则可在去除衬底501后，在器件材料层502上继续键合其它器件材料层。
其中，图28H是在图28G的基础上去除衬底501后的结构，图29B是在图29A的基础上去除衬底501后的结构。
步骤5a9、如图28I或图29C所示，对第二电极5032上的部分第二材料层5022进行第三图形化刻蚀，以暴露部分第二电极5032。
在完成步骤5a9后，第二电极5032的未暴露部分仍与第二材料层5022电气连接。
其中，图28I是在图28H的基础上经过第三图形化刻蚀后的结构，图29C是在图29B的基础上经过第三图形化刻蚀后的结构。
步骤5a10、如图28J或图29D所示，对器件表面进行刻蚀以在器件表面获得增强和/或减弱结构508。
本步骤5a10中，器件表面是指去除衬底501后的第二材料层5022的表面。本步骤中，增强和/或减弱结构508主要是针对光电半导体器件的制备而设置的，其中第二材料层5022的表面为光电半导体器件的出光面。
其中，增强和/或减弱结构508的形状例如锥体、球体等。
另外，在可选实施例中，还可在器件表面(第二材料层5022的表面)进行合适的钝化处理，钝化处理形成的钝化层的材料可以是例如氧化硅、氮化硅等低K介电质，也可以是例如氧化铪等高K介电质，还可以是聚合物、树脂等有机物。
本步骤5a10是一个可选择执行的步骤，增强和/或减弱结构508是根据需要可以选择制备或者不制备的。
其中，图28J是在图28I的基础上经过对器件表面进行刻蚀后的结构，图29D是在图29C的基础上经过对器件表面进行刻蚀后的结构。
步骤5a11、对器件材料层502进行第二图形化刻蚀，以在载体507上形成半导体器件509。
图30示出了垂直于器件的表面方向的半导体器件509的一种分布结构实施例。在可选实施例中，可根据设计需要仅形成一个半导体器件509。在优选实施例中，所形成的半导体器件509的数量为至少一个，例如图30所示实施例中形成的三个半导体器件509。图30所示中，多个半导体器件509之间在平面方向上分布，而在其它实施例中，若在器件材料层502上事先键合了多层其它器件材料层，则经过步骤5a11后所形成的多个半导体器件509之间即可以是在垂直于载体507的表面方向上堆叠分布的结构，也可以同时存在堆叠分布和在平面方向上分布的结构。
在可选实施例中，单个半导体器件509的边长可以为10微米至500微米，半导体器件509之间的间距不低于3微米。
由图30结合图28J或图29D所示，在可选实施例中，在平面方向上分布的多个半导体器件509(或图28J、图29D中的标号2)的第一材料层5021均通过各自的第一电极5031与键合层505连接，若不对各个半导体器件509下部的键合层505进行与半导体器件509制备相关的图形化刻蚀，则可实现各个半导体器件509的第一材料层5021通过键合层505共极连接，同时，各个半导体器件509的第二材料层5022之间非共极，进而在完成步骤5a11所制成的集成半导体装置之后，在随后的进一步制成中，可根据设计需求而将各个半导体器件509中的第二材料层5022通过所露出的第二电极5032电气连接至所指定的位置。例如，以下步骤5a12的流程。
步骤5a12、如图28K和图31所示，在图28J所示的实施例的基础上，将第二电极5032桥接至另一部分键合层505。
其中，图31示出了垂直于器件材料层502的表面方向桥接后的半导体器件509分布结构实施例。
在图28K和图31所示实施例中，桥接的方法例如：对暴露出的第二电极5032侧方的保护层504进行刻蚀形成桥接通孔，将桥接层5010制备于桥接通孔中，桥接层5010将桥接通孔底部的另一部分键合层505和暴露出的第二电极5032桥接于一起。
在完成上述电气连接的单个半导体器件509或集成的多个半导体器件509后，根据设计需求可进行后续器件加工流程，如针对光电器件的增加量子点进行颜色转换等，在完成后续加工后可继续进行钝化。
步骤5a13、器件释放(去除载体507)。
本步骤中所使用的器件释放方法包括将载体507移除、减薄、刻蚀、切割等方案。
如图28L、图29E所示，移除载体507后的结构中，键合层505在第二材料层5022相反的一侧暴露，当采用本发明实施例的集成半导体装置的制备方法制备光电器件时，出光面位于第二材料层5022，而作为电气连接结构的键合层505在第二材料层5022相对的另一侧，进而电气连接结构的不会影响到光电器件的发光效率。
在可选实施例中，若需要载体507增加导电功能，则在对载体507减薄后，在载体507背向键合层505的一侧表面制备导电层5011，如图32所示。若需要将第二电极5032电气连接至导电层5011，则可利用桥接技术将第二电极5032桥接于导电层5011。
导电层5011的制备可采用金属蒸镀的方法。导电层5011的材料可以是铬、钛、金等金属或叠层。
图33A、图33B分别示出了含有分割槽506和没有分割槽506的器件通过刻蚀手段在器件下方掏空载体507的结构。在采用刻蚀手段掏空器件下方载体507的过程中，利用部分键合层505作为悬臂梁5012等支撑结构可防止在掏空过程中的器件塌陷。
图33A和图33B只示例出了一种悬臂梁5012的实现形式。除此以外，在其它可选实施例中，悬臂梁的结构还可以是其它多种的，悬臂梁的材料可包含有机材料和无机材料，有机材料如光刻胶、聚合物等，无机材料例如键合层，可利用制备半导体器件509所使用的功能层通过在半导体器件509的制备过程中的图形化处理而成为悬臂梁的结构。另外，还可在后续制成引入薄膜结构作为悬臂梁的结构，例如图34A、图34B所示，可以在完成上述的器件制备过程之后，单独进行悬臂梁5012的制备，其中，悬臂梁5012的薄膜结构的一部分制备于载体507的表面，悬臂梁5012的薄膜结构的另一部分制备于所完成的器件结构上，例如图34A、图34B所示中，悬臂梁5012的薄膜结构的另一部分制备于桥接层5010(图34A所示)或第二电极5032(图34B所示)，而在其他实施例中，悬臂梁5012的薄膜结构的另一部分还可制备于半导体器件509中的第二材料层5022上或者制备于半导体器件509的其他位置上，只要所制备的悬臂梁5012的薄膜结构能够足以支撑半导体器件509以及第一电极5031、键合层505、第二电极5032以及桥接层5010等结构能够在掏空过程中避免塌陷即可。
本发明实施例还提供了一种集成半导体装置，可参见图28K、图28L、图29D、图29E、图30、图31等附图所示，包括半导体器件509、第一电极5031、第二电极5032、保护层504和键合层505。其中，半导体器件509为至少一个，半导体器件509包含第一材料层5021和第二材料层5022，在第一材料层5021的一侧具有暴露部分第二材料层5022的台阶结构。第一电极5031位于第一材料层5021上。第二电极5032位于台阶结构暴露出的第二材料层5022上。保护层504覆盖于第一材料层5021、第二材料层5022和第二电极5032。键合层505位于保护层504上，并且键合层505与第一电极5031电气接触。
在可选实施例中，当半导体器件509的数量多于一个时，各个半导体器件509中的第一电极5031通过键合层505共极连接。
本发明实施例的集成半导体装置的制备方法和集成半导体装置，可以实现单个微型半导体器件或者多个半导体器件的集合体，其集成尺寸及密度可根据图形化精度和需求自由定义。本发明实施的集成半导体装置可包含能够于第一代半导体、第二代半导体、第三代半导体结构以及在这三者中所需要的晶体、有源区及电气接触结构，本发明实施的集成半导体装置的集成方式可以是单层的水平排布，也可以是多层的垂直排布，根据需求，其电气互联可设计为串联、并联或者串并联相结合的电气互联结构。并且可以利用对键合层的图形化刻蚀并结合桥接技术而实现串联、并联或者串并联相结合的电气互联结构。本发明实施例中，利用载体与目标晶圆键合，可取代对准键合或器件放置困难的结构和方法，同时利用键合层具备良好的电气(电、热传导)和机械能力的特点键合层即用作互联的结构又可作为悬臂梁支撑架构，充分利用了键合层的多重作用，进而简化了制备工艺。另外本发明实施例中，集成半导体装置的器件表面(即第二材料层表面)没有用于电气连接的阻挡结构，可以最大限度发挥器件能力，特别是光电器件的能力。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (26)
1.一种集成式半导体装置的制备方法，包括：
提供第一衬底，并在所述第一衬底表面形成第一非金属键合材料层；
提供第二衬底，并在所述第二衬底表面形成器件材料层；
在所述器件材料层表面形成第二非金属键合材料层；
将所述第二非金属键合材料层和所述第一非金属键合材料层进行键合形成非金属键合层；
去除所述第二衬底；
对所述器件材料层进行图形化刻蚀以获得含有至少一个半导体器件的器件层。
2.根据权利要求1所述的集成式半导体装置的制备方法，其特征在于，所述方法还包括：
将所述器件层与所述第一衬底进行桥接。
3.根据权利要求1所述的集成式半导体装置的制备方法，其特征在于，所述方法还包括：
在包含所述器件层的基体表面制备光学结构层，所述光学结构层包括微型透镜和/或微型反射杯，且在所述微型反射杯中填充颜色转换材料并密封。
4.一种集成式半导体装置，其特征在于，包括：
第一衬底；
非金属键合层，所述非金属键合层位于所述第一衬底的表面；
器件层，所述器件层位于所述非金属键合层上，所述器件层含有至少一个半导体器件；
其中：
所述非金属键合层由形成于所述第一衬底表面的第一非金属键合材料层和形成于一器件材料层的一第二非金属键合材料层键合而成，所述器件层由所述器件材料层经过图形化刻蚀而成。
5.一种共极半导体装置的制备方法，包括：
提供第一衬底，在所述第一衬底的表面制备第一键合导电材料层；
提供第二衬底，并在所述第二衬底表面制备器件材料层，所述器件材料层至少包含远离所述第二衬底的第一电极层；
在所述第一电极层的表面制备第二键合导电材料层；
将所述第二键合导电材料层和所述第一键合导电材料层进行键合形成键合导电层；
对所述器件材料层从所述第二衬底一侧进行图形化刻蚀以获得含有至少两个半导体器件的器件层，其中，所述半导体器件包括由所述第一电极层经过图形化刻蚀而成的第一电极，所述至少两个半导体器件的第一电极之间通过所述键合导电层共极电连接。
6.根据权利要求5所述的共极半导体装置的制备方法，其特征在于：
所述第一衬底的表面包含有电连接于驱动电路的驱动触点；
所述第一键合导电材料层形成于包含有所述驱动触点的表面；
在垂直于所述第一衬底的表面方向上，所述半导体器件与所述驱动触点之间相互避让；
所述方法还包括：
通过图形化刻蚀，将所述键合导电层从所述驱动触点的表面去除或在所述驱动触点的表面形成隔离围栏，以断开所述键合导电层和所述驱动触点之间的电接触。
7.根据权利要求6所述的共极半导体装置的制备方法，其特征在于：
所述器件材料层还包含靠近所述第二衬底的第二电极层；
所述半导体器件还包括由所述第二电极层经过图形化刻蚀而成的第二电极；
所述方法还包括：
将所述器件层中的至少一个半导体器件的第二电极与所述驱动触点进行桥接。
8.根据权利要求5所述的共极半导体装置的制备方法，其特征在于，在将所述第二键合导电材料层和所述第一键合导电材料层进行键合之后，并在对所述器件材料层从所述第二衬底一侧进行图形化刻蚀之前，所述方法还包括：
去除所述第二衬底。
9.根据权利要求5所述的共极半导体装置的制备方法，其特征在于，在对所述器件材料层从所述第二衬底一侧进行图形化刻蚀以获得含有至少两个半导体器件的器件层的同时，所述方法还包括：
对所述第二衬底和所述器件材料层共同进行图形化刻蚀，并在形成所述器件层的同时由所述第二衬底经过图形化刻蚀形成微结构承载层。
10.根据权利要求9所述的共极半导体装置的制备方法，其特征在于：
在去除所述第二衬底之后，并在对所述器件材料层进行图形化刻蚀之前，所述方法还包括：
在所述器件材料层上继续键合形成由至少两层器件材料层所构成的堆叠结构；
在对所述器件材料层进行图形化刻蚀以获得器件层的同时，所述方法还包括：
对所述堆叠结构进行图形化刻蚀，以形成器件堆叠层，所述器件堆叠层中包含所述器件层以及堆叠于所述器件层上其他器件层。
11.一种共极半导体装置，其特征在于，包括：
第一衬底；
键合导电层，所述键合导电层位于所述第一衬底的表面，所述键合导电层由形成于所述第一衬底的表面的第一键合导电材料层和一第二键合导电材料层键合形成；
器件层，所述器件层位于所述键合导电层上，所述器件层含有至少两个半导体器件，所述至少两个半导体器件的第一电极之间通过所述键合导电层共极电连接；其中，
所述器件层由一器件材料层从一第二衬底一侧进行图形化刻蚀而成，所述器件材料层形成于所述第二衬底表面，所述器件材料层至少包含远离所述第二衬底的第一电极层，所述第二键合导电材料层形成于所述第一电极层的表面，所述半导体器件包括由所述第一电极层经过图形化刻蚀而成的所述第一电极。
12.一种化合物半导体装置的制备方法，包括：
提供第一衬底，在所述第一衬底上整面制备半导体堆叠结构，所述半导体堆叠结构包括从所述第一衬底表面向外堆叠的过渡半导体层、第一导电类型半导体层、第二导电类型半导体层；
从所述第二导电类型半导体层一侧对所述半导体堆叠结构进行图形化刻蚀，形成暴露至所述第一导电类型半导体层的第一图形化刻蚀结构；
在所述第二导电类型半导体层的表面和所述第一图形化刻蚀结构底部所暴露的所述第一导电类型半导体层的表面分别制备第二接触电极和第一接触电极；
在所述第一图形化刻蚀结构中制备绝缘钝化层；
提供含有驱动触点的驱动背板，将所述第二接触电极与所述驱动触点一对一地电气连接；
对所述半导体堆叠结构进行图形化刻蚀，形成从远离所述第二导电类型半导体层并靠近所述第一导电类型半导体层的一侧暴露部分所述第一接触电极的第二图形化刻蚀结构。
13.根据权利要求12所述的化合物半导体装置的制备方法，其特征在于，所述的将所述第二接触电极与所述驱动触点一对一地电气连接，包括：
采用对准键合、焊接或者电极搭桥方式将所述第二接触电极与所述驱动触点一对一地电气连接。
14.根据权利要求13所述的化合物半导体装置的制备方法，其特征在于，采用对准键合方式将所述第二接触电极与所述驱动触点一对一地电气连接，包括：
将所述驱动触点与所述第二接触电极进行对准，并将所述驱动背板键合于所述第二导电类型半导体层；
其中，所述驱动触点在所述驱动背板表面的分布与所述第二接触电极在所述第二导电类型半导体层表面的分布相匹配。
15.一种化合物半导体装置，其特征在于，包括：
驱动背板，所述驱动背板含有驱动触点；
第二导电类型半导体层；
第一导电类型半导体层，所述第一导电类型半导体层堆叠于所述第二导电类型半导体层上；
第二接触电极，所述第二接触电极位于所述第二导电类型半导体层的表面，并且所述第二接触电极与所述驱动触点一对一地电气连接；
第一图形化刻蚀结构，所述第一图形化刻蚀结构位于所述第二导电类型半导体层和部分所述第一导电类型半导体层中；
第一接触电极，所述第一接触电极位于所述第一图形化刻蚀结构底部的所述第一导电类型半导体层上；
绝缘钝化层，所述绝缘钝化层位于所述第一图形化刻蚀结构中；
第二图形化刻蚀结构，所述第二图形化刻蚀结构位于所述第一导电类型半导体层中，并且，所述第二图形化刻蚀结构位于远离所述第二导电类型半导体层并靠近所述第一导电类型半导体层的一侧，部分所述第一接触电极从所述第二图形化刻蚀结构中暴露。
16.一种薄型半导体装置的制备方法，包括：
提供临时衬底，在所述临时衬底的表面制备接触电极，并在所述临时衬底包含所述接触电极的表面制备第一无机材料键合层；
提供目标晶圆，所述目标晶圆包括晶圆衬底和在所述晶圆衬底上制备的器件材料层；
在所述器件材料层的表面制备第二无机材料键合层；
将所述第一无机材料键合层与所述第二无机材料键合层进行非对准键合形成无机键合层；
去除所述晶圆衬底，并对所述器件材料层和所述无机键合层进行第一图形化刻蚀，以形成半导体器件；
将所述半导体器件与所述接触电极进行电气连接；
去除所述临时衬底的至少一部分。
17.根据权利要求16所述的薄型半导体器件的制备方法，其特征在于，所述的在所述临时衬底的表面制备出接触电极，包括：
采用第二图形化刻蚀，在所述临时衬底的表面制备出电极承载结构；
将所述接触电极制备于所述电极承载结构上。
18.根据权利要求16所述的薄型半导体器件的制备方法，其特征在于，在去除所述晶圆衬底后并对所述器件材料层和所述无机键合层进行第一图形化刻蚀之前，所述方法还包括：
提供至少一个另一目标晶圆，所述另一目标晶圆包括另一晶圆衬底和在所述另一晶圆衬底上制备的用于形成另一半导体器件中各个功能层的另一器件材料层；
采用非对准堆叠键合将至少一个另一目标晶圆依次键合于所述器件材料层上；
其中，每次键合过程均是通过一第三无机材料键合层和一第四无机材料键合层之间的非对准键合所形成的另一无机键合层而将每一个另一目标晶圆中的另一器件材料层堆叠键合于所述器件材料层之上；
其中，所述第三无机材料键合层制备于已经键合于所述临时衬底上的最外侧的器件材料层上，所述第四无机材料键合层制备于尚未进行键合的另一目标晶圆上的另一器件材料层上；
其中，在每键合完成一个另一目标晶圆后，均将该另一目标晶圆的另一晶圆衬底去除。
19.根据权利要求16所述的薄型半导体器件的制备方法，其特征在于，所述的去除所述临时衬底，包括：
采用减薄、剥离或者刻蚀方法去除所述临时衬底的至少一部分。
20.根据权利要求19所述的薄型半导体器件的制备方法，其特征在于，采用刻蚀方法去除所述临时衬底时：
将所述接触电极和所述半导体器件下方的部分临时衬底通过刻蚀方法腐蚀掏空；
其中，在腐蚀掏空过程中，至少由所述无机键合层作为所述临时衬底与所述接触电极和所述半导体器件之间的机械支撑结构。
21.一种薄型半导体装置，其特征在于，包括：
半导体器件，所述半导体器件由制备于一晶圆衬底上的器件材料层在所述晶圆衬底被去除后通过第一图形化刻蚀而成；
无机键合层，所述无机键合层由一第一无机材料键合层和一第二无机材料键合层进行非对准键合而成，所述无机键合层与所述器件材料层一同进行所述第一图形化刻蚀；
接触电极，所述接触电极制备于一临时衬底的表面，所述半导体器件与所述接触电极之间电气连接；
其中，所述第一无机材料键合层制备于所述临时衬底包含所述接触电极的表面；
所述第二无机材料键合层制备于所述器件材料层的表面。
22.一种集成半导体装置的制备方法，包括：
提供衬底，在所述衬底上制备包含第一材料层和第二材料层的器件材料层，其中，所述第二材料层位于所述器件材料层的靠近所述衬底的一侧，所述第一材料层位于所述器件材料层的远离所述衬底的一侧；
从所述第一材料层一侧对部分所述器件材料层进行第一图形化刻蚀，形成暴露部分所述第二材料层的台阶结构；
分别在所述第一材料层上和从所述台阶结构暴露出的所述第二材料层上制备第一电极和第二电极，并制备覆盖于所述第一材料层、所述第二材料层和所述第二电极的保护层；
在所述保护层上整面制备键合层，所述键合层与所述第一电极电气接触；
提供载体，并将所述键合层键合于所述载体；
从所述衬底一侧对所述器件材料层进行第二图形化刻蚀，以在所述载体上形成至少一个半导体器件。
23.根据权利要求22所述的集成半导体装置的制备方法，其特征在于，在所述保护层上制备键合层之后，并将所述键合层键合于所述载体之前，所述方法还包括：
对所述键合层进行第二图形化刻蚀，形成将所述键合层分割为彼此绝缘的至少两部分的分割槽，其中一部分所述键合层与所述第一电极电气接触。
24.根据权利要求23所述的集成半导体装置的制备方法，其特征在于，在所述载体上形成所述至少一个半导体器件之后，所述方法还包括：
对所述第二电极上的部分所述第二材料层进行第三图形化刻蚀，以暴露部分所述第二电极；
将暴露部分的所述第二电极与另一部分所述键合层进行桥接。
25.根据权利要求22所述的集成半导体装置的制备方法，其特征在于，所述方法还包括：
在所述载体背向所述键合层的表面制备导电层；
将所述第二电极桥接于所述导电层。
26.一种集成半导体装置，其特征在于，包括：
至少一个半导体器件，所述半导体器件包含第一材料层和第二材料层，在所述第一材料层的一侧具有暴露部分所述第二材料层的台阶结构；
第一电极，所述第一电极位于所述第一材料层上；
第二电极，所述第二电极位于所述台阶结构暴露出的所述第二材料层上；
保护层，所述保护层覆盖于所述第一材料层、所述第二材料层和所述第二电极；
键合层，所述键合层位于所述保护层上，并且所述键合层与所述第一电极电气接触。
Applications Claiming Priority (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110675372.4A CN113451145A (zh) | 2021-06-18 | 2021-06-18 | 共极半导体装置的制备方法和共极半导体装置 |
| CN2021106753724 | 2021-06-18 | ||
| CN2021106754445 | 2021-06-18 | ||
| CN2021106752825 | 2021-06-18 | ||
| CN202110675444.5A CN113451146A (zh) | 2021-06-18 | 2021-06-18 | 化合物半导体装置的制备方法和化合物半导体装置 |
| CN202110675282.5A CN113451151A (zh) | 2021-06-18 | 2021-06-18 | 集成式半导体装置的制备方法和集成式半导体装置 |
| CN202110684365.0A CN113451116A (zh) | 2021-06-21 | 2021-06-21 | 薄型半导体装置的制备方法和薄型半导体装置 |
| CN2021106844193 | 2021-06-21 | ||
| CN2021106843650 | 2021-06-21 | ||
| CN202110684419.3A CN113451147A (zh) | 2021-06-21 | 2021-06-21 | 集成半导体装置的制备方法和集成半导体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114171394A true CN114171394A (zh) | 2022-03-11 |
Family
ID=80486002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111519890.3A Pending CN114171394A (zh) | 2021-06-18 | 2021-12-13 | 半导体装置的制备方法和半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114171394A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114759130A (zh) * | 2022-06-15 | 2022-07-15 | 镭昱光电科技(苏州)有限公司 | 一种Micro-LED显示芯片及其制备方法 |
| CN117790659A (zh) * | 2024-02-26 | 2024-03-29 | 诺视科技(苏州)有限公司 | 具有全方位反射镜结构的微显示发光像素及其制作方法 |
-
2021
- 2021-12-13 CN CN202111519890.3A patent/CN114171394A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114759130A (zh) * | 2022-06-15 | 2022-07-15 | 镭昱光电科技(苏州)有限公司 | 一种Micro-LED显示芯片及其制备方法 |
| CN117790659A (zh) * | 2024-02-26 | 2024-03-29 | 诺视科技(苏州)有限公司 | 具有全方位反射镜结构的微显示发光像素及其制作方法 |
| CN117790659B (zh) * | 2024-02-26 | 2024-07-12 | 诺视科技(苏州)有限公司 | 具有全方位反射镜结构的微显示发光像素及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10643981B2 (en) | Emissive display substrate for surface mount micro-LED fluidic assembly | |
| US10707374B2 (en) | Etendue enhancement for light emitting diode subpixels | |
| JP6262745B2 (ja) | 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ | |
| TWI797967B (zh) | 形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構 | |
| US10566317B2 (en) | Light emitting device with small size and large density | |
| US10847677B2 (en) | High brightness light emitting device with small size | |
| US10804426B2 (en) | Planar surface mount micro-LED for fluidic assembly | |
| TWI750650B (zh) | 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法 | |
| US10038128B2 (en) | Light-emitting device and method of manufacturing thereof | |
| CN114171394A (zh) | 半导体装置的制备方法和半导体装置 | |
| JP2024059811A (ja) | 発光ダイオード構造及びその製造方法 | |
| US20240274772A1 (en) | Subpixel light emitting diodes for direct view display and methods of making the same | |
| CN115881711A (zh) | MicroLED显示器件及其制备方法 | |
| CN114038953B (zh) | 一种微发光二极管显示器及制作方法 | |
| TWI740488B (zh) | 用於流體組裝的平面表面貼裝微型led及其製備方法 | |
| CN113451151A (zh) | 集成式半导体装置的制备方法和集成式半导体装置 | |
| JP2022538982A (ja) | 光電子デバイス用集積構造体の製造方法及び光電子デバイス用集積構造体 | |
| CN113451146A (zh) | 化合物半导体装置的制备方法和化合物半导体装置 | |
| US11018122B1 (en) | Area-efficient subpixel apparatus | |
| CN114420720B (zh) | 一种MicroLED显示面板制作方法及显示面板 | |
| JP7514256B2 (ja) | 三次元ｌｅｄベースの発光型ディスプレイスクリーンを製造する方法 | |
| CN117199211A (zh) | 发光二极管及其制造方法 | |
| CN117558859A (zh) | 防串扰的微显示发光像素及其制作方法、微显示屏 | |
| CN116367663A (zh) | 全彩微显示器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230111 Address after: 313009 Room 201, Unit 3, Building 22, Zengshan Community, Nanxun District, Huzhou City, Zhejiang Province Applicant after: Li Yong Address before: 311100 Yongan Zhixing 605, No. 108 Xincheng Road, Linping District, Hangzhou City, Zhejiang Province Applicant before: Gexin Zhixian (Hangzhou) Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right |