CN103155145B - 用于改善衬底翘曲的方法和设备 - Google Patents

用于改善衬底翘曲的方法和设备 Download PDF

Info

Publication number
CN103155145B
CN103155145B CN201180049161.4A CN201180049161A CN103155145B CN 103155145 B CN103155145 B CN 103155145B CN 201180049161 A CN201180049161 A CN 201180049161A CN 103155145 B CN103155145 B CN 103155145B
Authority
CN
China
Prior art keywords
conductive interconnection
layer
interconnection part
dielectric layer
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180049161.4A
Other languages
English (en)
Other versions
CN103155145A (zh
Inventor
奥马尔·J·贝希尔
米林德·P·沙阿
萨斯达尔·莫瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103155145A publication Critical patent/CN103155145A/zh
Application granted granted Critical
Publication of CN103155145B publication Critical patent/CN103155145B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

一种封装衬底包含导电层以及插入在所述导电层之间的电介质。所述电介质包含加强材料组分和以负热膨胀系数CTE纤维掺杂的纯树脂。

Description

用于改善衬底翘曲的方法和设备
相关申请案的交叉参考
本申请案主张2011年10月13日以BCHIR等的名义申请的第61/392,634号美国临时专利申请案的权益，所述申请案的揭示内容以全文引用方式并入本文。
技术领域
本发明大体上涉及集成电路(IC)。更具体来说，本发明涉及电介质层修改以减少衬底翘曲。
背景技术
当前的集成电路使用容易翘曲的薄衬底。翘曲是由于在衬底中使用了多种类型的材料，例如金属、电介质和复合物，其具有失配的CTE(热膨胀系数)值。翘曲可导致生产中的芯片附接产量损失和板安装组装产量损失。另外，翘曲还可引起电介质层分层(例如，ELK破裂)。因此，需要在集成电路中减少翘曲。
发明内容
在一个方面中，揭示一种封装衬底。所述封装衬底包含多个导电层。所述封装衬底中还包含电介质，其插入在所述导电层之间。所述电介质包含加强材料组分和以负热膨胀系数(CTE)纤维掺杂的纯树脂。
另一方面揭示一种封装衬底，其具有导电层。还包含插入在所述导电层之间的电介质。所述电介质具有大约25％或更少的玻璃纤维。
在另一方面中，一种方法包含形成封装衬底。所述封装衬底具有导电层和插入在所述导电层之间的电介质。所述电介质包含加强材料组分和纯树脂。以负热膨胀系数(CTE)纤维掺杂所述电介质的所述纯树脂。
在另一方面中，一种方法包含形成具有导电层的封装衬底。电介质插入在所述导电层之间，且所述电介质具有大约25％或更少的玻璃纤维。
在另一方面中，揭示一种设备。所述设备包含：封装衬底，其具有多个导电层和插入在所述导电层之间的电介质。所述电介质包含加强材料组分和纯树脂。还包含用于以负热膨胀系数(CTE)纤维掺杂所述电介质的所述纯树脂的装置。
另一方面揭示一种设备，其具有导电层。还包含用于在所述导电层之间插入电介质的装置，其中所述电介质具有大约25％或更少的玻璃纤维。
这里已相当广泛地概述了本发明的特征和技术优点，以便可更好地理解随后的详细描述。下文将描述本发明的额外特征和优点。所属领域的技术人员应了解，本发明可容易用作用于修改或设计其它结构以实行本发明的相同目的的基础。所属领域的技术人员还应认识到，此类等效构造不会脱离如在所附权利要求书中所阐述的本发明的教示。当结合附图进行考虑时，将从以下描述更好地理解据信为本发明的特性的新颖特征(均关于其组织和操作方法)连同另外的目标和优点。然而，应明确地理解，仅出于说明和描述的目的而提供各图中的每一者，且其不希望作为对本发明的限制的界定。
附图说明
为了对本发明的更完整理解，现在参考结合附图做出的以下描述。
图1是说明用于条带组装的常规方法的流程图。
图2是说明用于单元组装的常规方法的流程图。
图3展示说明常规封装衬底的横截面图。
图4展示说明经增强封装衬底的横截面图。
图5展示说明经增强封装衬底的另一实施例的横截面图。
图6是展示其中可有利地采用本发明的实施例的示范性无线通信系统的框图。
图7是说明用于根据一个实施例的半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
图1说明用于条带组装的常规方法。多个封装衬底(例如裸片104)既定用于放置在面板、子面板、条带或单元阵列102上。将粘性材料106施加到裸片104以将裸片紧固到条带102。其上带有经紧固裸片的条带102的组装是在芯片附接机器(未图示)中发生。随后在回流炉中加热整个经组装条带，且随后放置冷却。
裸片104往往具有约3ppm/℃的CTE(热膨胀系数)。条带102具有约17ppm/℃或更大的CTE。热膨胀是物质响应于温度改变而改变体积的趋势。对于特定材料，膨胀程度除以温度改变称为材料的热膨胀系数(CTE)。裸片104和条带102的热膨胀的显著失配往往在组装期间引起曲折和翘曲。
图2说明用于单元级组装的常规方法。此处，裸片204附接到衬底208且被模制化合物206围绕，且可将所得经组装封装210装运到顾客供进一步处理。顾客将所接收封装210安装到印刷电路板(PCB)202。在此安装过程中，经常将膏体施加到电路板202且将封装210放置于膏体上。随后加热所得组合件212。电路板202可较厚，且不会趋于具有与封装一样多的翘曲。翘曲往往在封装210中更多地发生。如果在封装210中存在大量的翘曲，那么焊料接点非潮湿情形可能在顾客场所产生，这随后可导致产量损失。
图3说明常规封装衬底310的横截面图。衬底310包含芯材料312、导电互连件320(例如，铜)、焊料抗蚀剂涂层324，和SOP(垫上焊料)322。衬底310还包含预浸渍的复合材料(预浸渍体)314，其含有玻璃纤维316以及周围带有填充物的纯树脂318。任选地，经预浸渍的复合材料可包含含有硅石颗粒的环氧树脂以及聚合物，其膨胀和收缩。在当前解决方案中，经预浸渍的复合材料的树脂通常通过添加热量来固化。在叠层过程之后，在层压机中在芯的任一侧上固化经预浸渍的复合材料。在从固化过程冷却期间，玻璃周围的树脂往往比玻璃纤维或金属收缩更多。在一个实例中，经预浸渍的复合材料314的玻璃纤维316具有约5ppm/℃的CTE，且纯树脂318具有约31ppm/℃的CTE。铜金属互连件320具有接近17ppm/℃的CTE。在此实例中，具有17的CTE的材料(即，铜)邻近于具有31的CTE的材料(即，纯树脂)，所述具有31的CTE的材料附接到具有5的CTE的材料(即，玻璃纤维)。在固化过程期间，当温度到达高温且随后冷却时，所有这些材料以不同速率收缩。这导致在经固化的经预浸渍复合材料层314中截留的显著残余应力。
参见图4，展示封装衬底的一部分的放大横截面图330以及经增强衬底430的视图。特定来说，封装衬底430包含较厚的经预浸渍复合材料层414。所述经预浸渍复合材料层414比经预浸渍层314厚，因为已将较多树脂318添加到经预浸渍复合材料层。在一个实施例中，这并不影响裸片的总体厚度，但可增加封装的总体厚度。特定来说，衬底(且因此总体封装)的厚度在经预浸渍复合材料较厚时增加，但裸片厚度保持不变。在一个配置中，经预浸渍复合材料层414在芯层的任一侧上具有约45微米的厚度，这比常规衬底封装310厚，在常规衬底封装310中经预浸渍复合材料层314可具有约35微米的厚度。
任选地，在一个实施例中，经预浸渍复合材料层414的厚度是均匀增加的，这意味着前层和后层两者的厚度增加约相同的量。厚度的均匀增加与翘曲的减少相关。举例来说，如果衬底经配置以使得厚度在一侧上是35微米且在另一侧上是55微米，则由于两侧之间的层厚度的较大差异，可导致翘曲。然而，如果一侧是34微米且另一侧是38微米，则翘曲将可能不会产生，因为变化量(两侧之间的厚度差)较小。
常规的衬底封装组装建议形成较薄的经预浸渍复合材料层以减少翘曲。常规实践进一步建议，如果通过减少层中的树脂量来使经预浸渍复合材料层变薄，那么CTE也将较低，因为玻璃与树脂的比率较高，因此使得CTE较低。举例来说，玻璃纤维具有5的CTE且环氧树脂具有31的CTE。常规方法已建议，为了减少纯树脂的量，增加玻璃与树脂的相对CTE比率将减小经预浸渍复合材料的总体CTE。然而，图4中说明的实施例与此概念相反，因为实施了较厚的经预浸渍复合材料且导致翘曲发生的减少。特定来说，使用较厚的经预浸渍复合材料层414导致较低量的截留残余应力。添加较多树脂以增加经预浸渍复合材料层的厚度增加了经预浸渍复合材料冷却所花费的时间量，进而允许较接近于平衡的方法。换句话说，经预浸渍复合材料层中的树脂、填充物和玻璃纤维移动较长的时期且释放残余应力。
在一个实施例中，通过添加较多树脂318而不是通过增加玻璃纤维316的含量来使经预浸渍复合材料较厚。在一个实施例中，树脂含量为约74％树脂和约26％玻璃纤维。此外，经预浸渍复合材料还可包含除树脂和玻璃之外的填充物。
在另一实施例中，封装衬底包含具有以负CTE纤维掺杂的树脂的电介质。参见图5，展示封装衬底330、530的放大横截面图。经预浸渍复合材料层514包含玻璃纤维316、树脂318和具有负CTE值的纤维519。当加热纤维519时，纤维随着温度增加而收缩，这与标准玻璃和环氧树脂相反。纤维519减少树脂318的有效CTE且进而减少玻璃纤维316与铜材料320之间的截留残余应力。
在一个实施例中，纤维519是芳族聚酰胺纤维。通常，芳族聚酰胺纤维是一类耐热且较强的合成纤维。任选地，在一个实施例中，经预浸渍复合材料层包含杜邦(DuPont)公司的非纺织芳族聚酰胺纤维。所属领域的技术人员将了解，经预浸渍复合材料层514可掺杂有具有负CTE值的其它材料。在一个实施例中，经预浸渍复合材料层514继续包含玻璃纤维，或与玻璃具有相同坚硬特性和低CTE值的任何其它材料。另外，在另一实施例中，经预浸渍复合材料层514另外用额外的树脂材料518加厚。
图6是展示其中可有利地采用本发明的实施例的示范性无线通信系统600的框图。为了说明的目的，图6展示三个远程单元620、630和650，以及两个基站640。将认识到，所述无线通信系统可具有多得多的远程单元和基站。远程单元620、630和650包含IC装置625A、625C和625B，其包含所揭示的经修改电介质层。将认识到，含有IC的任一装置均也可包含本文揭示的经修改电介质层，包含基站、切换装置和网络设备。图6展示从基站640到远程单元620、630和650的前向链路信号680，和从远程单元620、630和650到基站640的反向链路信号690。
在图6中，将远程单元620展示为移动电话，将远程单元630展示为便携式计算机，且将远程单元650展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、具有GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备等固定位置数据单元，或存储或检索数据或计算机指令的任一其它装置，或其任一组合。虽然图6说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可合适地用于包含经修改电介质层的任一装置中。
图7是说明用于包含如上文揭示的经修改电介质层的半导体组件的电路、布局和逻辑设计的设计工作站的框图。设计工作站700包含硬盘701，硬盘701含有操作系统软件、支持文件和例如Cadence或OrCAD等设计软件。设计工作站700还包含用以促进电路设计710的显示器，或例如具有经修改电介质层的经封装集成电路的半导体组件712。提供存储媒体704用于有形地存储电路设计710或半导体组件712。电路设计710或半导体组件712可以例如GDSII或GERBER等文件格式存储在存储媒体704上。存储媒体704可为CD-ROM、DVD、硬盘、快闪存储器或其它适当装置。此外，设计工作站700包含驱动设备703，其用于接受来自存储媒体704的输入或将输出写入到存储媒体704。
记录在存储媒体704上的数据可指定逻辑电路配置、用于光刻掩模的图案数据，或用于例如电子束光刻等串行写入工具的掩模图案数据。所述数据可进一步包含例如与逻辑仿真相关联的时序图或网状电路等逻辑验证数据。将数据提供于存储媒体704上通过减小用于设计半导体晶片的过程的数目来协助电路设计710或半导体组件712的设计。
对于固件和/或软件实施方案，方法可以执行本文描述的功能的模块(例如，过程、函数等等)实施。有形地体现指令的任何机器可读媒体均可用于实施本文描述的方法。举例来说，软件代码可存储在存储器中且由处理器单元执行。存储器可实施于处理器单元内或在处理器单元外部。如本文使用，术语“存储器”指代任一类型的长期、短期、易失性、非易失性或其它存储器，且不限于任一特定类型的存储器或存储器数目或存储器存储于其上的媒体的类型。
虽然已详细描述本发明和其优点，但应理解，在不脱离如所附权利要求书所界定的本发明的技术的情况下，可在本文中作出各种改变、替代和变更。举例来说，例如“上方”和“下方”等相对术语是相对于衬底或电子装置来使用。当然，如果衬底或电子装置反转，那么上方变为下方，且反之亦然。另外，如果横向地定向，那么上方和下方可指代衬底或电子装置的侧面。此外，本申请案的范围既定不限制于说明书中所描述的过程、机器、制造、物质组成、手段、方法及步骤的特定实施例。如所属领域的技术人员将容易从本发明了解的，可根据本发明利用目前现有或稍后将开发的执行与本文中所描述的对应实施例大体上相同的功能或实现与其大体上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书既定在其范围内包含此些过程、机器、制造、物质组成、手段、方法或步骤。

Claims (16)

1.一种封装衬底，其包括：
芯材料层，其包含玻璃纤维，所述芯材料层具有第一表面以及与所述第一表面相对的第二表面；
多个导电层，其包括第一导电互连件和第二导电互连件，所述第一导电互连件经配置以耦合至外部装置；以及
第一复合材料层和第二复合材料层，所述第一复合材料层的至少一部分位于所述芯材料层的所述第一表面上且所述第二复合材料层的至少一部分位于所述芯材料层的所述第二表面上，所述第一复合材料层具有插入在所述第一导电互连件和所述第二导电互连件之间的电介质层，所述电介质层的至少一部分位于所述第一导电互连件和所述第二导电互连件相对的表面上，所述电介质层包含加强材料组分和以负热膨胀系数CTE纤维掺杂的纯树脂，且其中所述负热膨胀系数CTE纤维经配置以减小所述加强材料组分与所述第一导电互连件和所述第二导电互连件之间的应力，且
其中所述电介质层包括25％或更少的所述加强材料组分以增加所述电介质层的厚度并减少所述封装衬底的翘曲。
2.根据权利要求1所述的封装衬底，其中所述负CTE纤维包括芳族聚酰胺纤维。
3.根据权利要求1所述的封装衬底，其中所述加强材料组分包括玻璃纤维。
4.根据权利要求1所述的封装衬底，其中所述封装衬底集成到以下各项中：移动电话、机顶盒、音乐播放器、视频播放器、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，和/或固定位置数据单元。
5.一种封装衬底，其包括：
芯材料层，其包含玻璃纤维，所述芯材料层具有第一表面以及与所述第一表面相对的第二表面；
多个导电层，其包括第一导电互连件和第二导电互连件，所述第一导电互连件经配置以耦合至外部装置；以及
第一复合材料层和第二复合材料层，所述第一复合材料层的至少一部分位于所述芯材料层的所述第一表面上且所述第二复合材料层的至少一部分位于所述芯材料层的所述第二表面上，所述第一复合材料层具有插入在所述第一导电互连件和所述第二导电互连件之间的电介质层，所述电介质层位于所述第一导电互连件和所述第二导电互连件相对的表面上，所述电介质层具有25％或更少的玻璃纤维以增加所述电介质层的厚度并减少所述封装衬底的翘曲。
6.根据权利要求5所述的封装衬底，其中所述封装衬底集成到以下各项中：移动电话、机顶盒、音乐播放器、视频播放器、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，和/或固定位置数据单元。
7.一种用于形成封装衬底的方法，其包括：
形成芯材料层，其包含玻璃纤维，所述芯材料层具有第一表面以及与所述第一表面相对的第二表面；
形成多个导电层，所述多个导电层包括第一导电互连件和第二导电互连件，所述第一导电互连件经配置以耦合至外部装置；且
形成第一复合材料层和第二复合材料层，所述第一复合材料层的至少一部分位于所述芯材料层的所述第一表面上且所述第二复合材料层的至少一部分位于所述芯材料层的所述第二表面上，所述第一复合材料层具有插入在所述第一导电互连件和所述第二导电互连件之间的电介质层，所述电介质层位于所述第一导电互连件和所述第二导电互连件相对的表面上，所述电介质层包括加强材料组分和纯树脂，其中所述电介质层的所述纯树脂以负热膨胀系数CTE纤维掺杂，且其中所述负热膨胀系数CTE纤维减小所述加强材料组分与所述第一导电互连件和所述第二导电互连件之间的应力，且
其中所述电介质层包括25％或更少的所述加强材料组分以增加所述电介质层的厚度并减少所述封装衬底的翘曲。
8.根据权利要求7所述的方法，其中所述负CTE纤维包括芳族聚酰胺纤维。
9.根据权利要求7所述的方法，其中所述加强材料组分包括玻璃纤维。
10.根据权利要求7所述的方法，其进一步包括将所述封装衬底集成到以下各项中：移动电话、机顶盒、音乐播放器、视频播放器、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，和/或固定位置数据单元。
11.一种用于改善衬底翘曲的方法，其包括：
形成芯材料层，其包含玻璃纤维，所述芯材料层具有第一表面以及与所述第一表面相对的第二表面；
形成多个导电层，所述多个导电层包括第一导电互连件和第二导电互连件，所述第一导电互连件经配置以耦合至外部装置；
形成第一复合材料层和第二复合材料层，所述第一复合材料层的至少一部分位于所述芯材料层的所述第一表面上且所述第二复合材料层的至少一部分位于所述芯材料层的所述第二表面上，所述第一复合材料层具有插入在所述第一导电互连件和所述第二导电互连件之间的电介质层，所述电介质层位于连续排布的所述第一导电互连件和所述第二导电互连件相对的表面上，且所述电介质具有25％或更少的玻璃纤维以增加所述电介质层的厚度并减少所述封装衬底的翘曲。
12.根据权利要求11所述的方法，其进一步包括将所述封装衬底集成到以下各项中的至少一者中：移动电话、机顶盒、音乐播放器、视频播放器、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，和固定位置数据单元。
13.一种用于形成封装衬底的方法，其包括以下步骤：
形成芯材料层，其包含玻璃纤维，所述芯材料层具有第一表面以及与所述第一表面相对的第二表面；
形成多个导电层，所述多个导电层包括第一导电互连件和第二导电互连件，所述第一导电互连件经配置以耦合至外部装置；以及
在所述第一导电互连件和所述第二导电互连件之间插入电介质层，所述电介质层位于连续排布的所述第一导电互连件和所述第二导电互连件相对的表面上，所述电介质层包括加强材料组分和纯树脂，其中所述电介质层的所述纯树脂以负热膨胀系数CTE纤维掺杂，且其中所述负热膨胀系数CTE纤维经配置以减小所述加强材料组分与所述第一导电互连件和所述第二导电互连件之间的应力，且
其中所述电介质层包括25％或更少的所述加强材料组分以增加所述电介质层的厚度并减少所述封装衬底的翘曲。
14.根据权利要求13所述的方法，其进一步包括将所述封装衬底集成到以下各项中的步骤：移动电话、机顶盒、音乐播放器、视频播放器、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，和/或固定位置数据单元。
15.一种用于形成封装衬底的方法，其包括以下步骤：
形成芯材料层，其包含玻璃纤维，所述芯材料层具有第一表面以及与所述第一表面相对的第二表面；
形成多个导电层的封装衬底，所述多个导电层包括第一导电互连件和第二导电互连件，所述第一导电互连件经配置以耦合至外部装置；
形成第一复合材料层和第二复合材料层，所述第一复合材料层的至少一部分位于所述芯材料层的所述第一表面上且所述第二复合材料层的至少一部分位于所述芯材料层的所述第二表面上，所述第一复合材料层具有插入在所述第一导电互连件和所述第二导电互连件之间的电介质层，所述电介质层位于所述第一导电互连件和所述第二导电互连件相对的表面上，所述电介质层具有25％或更少的玻璃纤维以增加所述电介质层的厚度并减少所述封装衬底的翘曲。
16.根据权利要求15所述的方法，其进一步包括将所述封装衬底集成到以下各项中：移动电话、机顶盒、音乐播放器、视频播放器、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，和/或固定位置数据单元。
CN201180049161.4A 2010-10-13 2011-10-13 用于改善衬底翘曲的方法和设备 Expired - Fee Related CN103155145B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US39263410P 2010-10-13 2010-10-13
US61/392,634 2010-10-13
US13/183,875 US20120090883A1 (en) 2010-10-13 2011-07-15 Method and Apparatus for Improving Substrate Warpage
US13/183,875 2011-07-15
PCT/US2011/056077 WO2012051375A1 (en) 2010-10-13 2011-10-13 Method and apparatus for improving substrate warpage

Publications (2)

Publication Number Publication Date
CN103155145A CN103155145A (zh) 2013-06-12
CN103155145B true CN103155145B (zh) 2016-12-21

Family

ID=45933119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180049161.4A Expired - Fee Related CN103155145B (zh) 2010-10-13 2011-10-13 用于改善衬底翘曲的方法和设备

Country Status (6)

Country Link
US (1) US20120090883A1 (zh)
EP (1) EP2628179B1 (zh)
JP (1) JP2013541216A (zh)
KR (1) KR101561512B1 (zh)
CN (1) CN103155145B (zh)
WO (1) WO2012051375A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9237553B2 (en) * 2011-07-07 2016-01-12 Qualcomm Incorporated Coexistence of priority broadcast and unicast in peer-to-peer networks
US9883488B2 (en) 2011-07-07 2018-01-30 Qualcomm Incorporated Coexistence of priority broadcast and unicast in peer-to-peer networks
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
US9967971B2 (en) 2015-11-12 2018-05-08 International Business Machines Corporation Method of reducing warpage of an orgacnic substrate
US20220085002A1 (en) 2020-09-16 2022-03-17 Micron Technology, Inc. Circuit board with spaces for embedding components
TWI783324B (zh) * 2020-12-15 2022-11-11 何崇文 線路載板及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513055A (en) * 1981-11-30 1985-04-23 Trw Inc. Controlled thermal expansion composite and printed circuit board embodying same
US4769270A (en) * 1986-04-25 1988-09-06 Mitsubishi Plastics Industries Limited Substrate for a printed circuit board
US5300735A (en) * 1990-03-19 1994-04-05 Hitachi, Ltd. Interconnected multilayer boards and fabrication processes thereof
CN1714608A (zh) * 2003-01-16 2005-12-28 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
CN1879459A (zh) * 2004-01-30 2006-12-13 揖斐电株式会社 多层印刷配线板及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874809A (en) * 1988-01-25 1989-10-17 Eastman Kodak Company Reinforced polyesters, article thereof and method of making low warpage articles
US5115077A (en) * 1988-12-14 1992-05-19 Idemitsu Kosan Company Limited Polyetheric copolymers, process for preparing the same compositions containing the same, their molded products, and their use
JPH04369898A (ja) * 1991-06-19 1992-12-22 Hitachi Ltd 多層配線基板及びその製造方法
US5340520A (en) * 1992-06-10 1994-08-23 Beech Aircraft Corp. Non-woven mat surface ply for woven fabric
US5420758A (en) * 1992-09-10 1995-05-30 Vlsi Technology, Inc. Integrated circuit package using a multi-layer PCB in a plastic package
JPH09232757A (ja) * 1996-02-27 1997-09-05 Shin Kobe Electric Mach Co Ltd 多層回路板の製造法
JP3796804B2 (ja) * 1996-03-27 2006-07-12 イビデン株式会社 プリント配線板及びその製造方法
KR100280911B1 (ko) * 1996-06-07 2001-02-01 야마모토 카즈모토 다층배선판용 수지부착 금속박, 그의 제조방법, 다층배선판 및전자장치
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
DE10393284T5 (de) * 2002-09-16 2005-09-08 World Properties, Inc., Lincolnwood Flüssigkristallpolymerverbundstoffe, Verfahren zu ihrer Herstellung und daraus hergestellte Gegenstände
WO2005074340A1 (ja) * 2004-01-30 2005-08-11 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
KR20120104641A (ko) * 2004-02-04 2012-09-21 이비덴 가부시키가이샤 다층프린트배선판
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
JP4617941B2 (ja) * 2005-03-17 2011-01-26 パナソニック株式会社 回路形成基板の製造方法
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2007042666A (ja) * 2005-07-29 2007-02-15 Victor Co Of Japan Ltd プリント配線板及びその製造方法
CN101449634B (zh) * 2006-05-24 2013-07-24 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
CN101286502A (zh) * 2007-04-13 2008-10-15 鸿富锦精密工业（深圳）有限公司 半导体封装结构
CN100546026C (zh) * 2007-04-29 2009-09-30 鸿富锦精密工业（深圳）有限公司 影像摄取装置
JP2009231431A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 多層プリント配線板およびこれを用いた半導体装置
KR100988603B1 (ko) * 2008-05-21 2010-10-18 삼성전기주식회사 낮은 열팽창계수를 가지는 유리조성물, 유리섬유,인쇄회로기판의 절연층 및 인쇄회로기판
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100990588B1 (ko) * 2008-05-27 2010-10-29 삼성전기주식회사 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US8536893B2 (en) * 2009-03-09 2013-09-17 Qualcomm Incorporated Circuit for measuring magnitude of electrostatic discharge (ESD) events for semiconductor chip bonding
JP5497334B2 (ja) * 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
JP2012134456A (ja) * 2010-11-29 2012-07-12 Kyocera Corp 配線基板およびその実装構造体
KR20120066141A (ko) * 2010-12-14 2012-06-22 삼성전기주식회사 인쇄회로기판의 절연층, 이의 제조방법, 및 이를 포함하는 인쇄회로기판
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513055A (en) * 1981-11-30 1985-04-23 Trw Inc. Controlled thermal expansion composite and printed circuit board embodying same
US4769270A (en) * 1986-04-25 1988-09-06 Mitsubishi Plastics Industries Limited Substrate for a printed circuit board
US5300735A (en) * 1990-03-19 1994-04-05 Hitachi, Ltd. Interconnected multilayer boards and fabrication processes thereof
CN1714608A (zh) * 2003-01-16 2005-12-28 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
CN1879459A (zh) * 2004-01-30 2006-12-13 揖斐电株式会社 多层印刷配线板及其制造方法

Also Published As

Publication number Publication date
EP2628179B1 (en) 2018-08-15
EP2628179A1 (en) 2013-08-21
KR20130063037A (ko) 2013-06-13
WO2012051375A1 (en) 2012-04-19
CN103155145A (zh) 2013-06-12
JP2013541216A (ja) 2013-11-07
KR101561512B1 (ko) 2015-10-19
US20120090883A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
CN103155145B (zh) 用于改善衬底翘曲的方法和设备
US7138709B2 (en) Microelectronic package array
JP4881460B2 (ja) 電子部品内蔵型多層基板
US20090084596A1 (en) Multi-layer board incorporating electronic component and method for producing the same
KR101801307B1 (ko) 임베디드 칩 패키지
CN101553904A (zh) 包括嵌入组件和间隔层的微电子衬底及其形成方法
CN102668067B (zh) 内插器上贴片组装以及由此形成的结构
JP2012084891A (ja) 配線基板及びその製造方法
TWI730021B (zh) 積體電路封裝體及計算總成
US20130105063A1 (en) System and method for fabricating a laminate structure
JP5782166B2 (ja) 裏面モールド構成（ｂｓｍｃ）の使用によるパッケージの反りおよび接続の信頼性を向上させるためのプロセス
Shen et al. Finite-element analysis and experimental test for a capped-die flip-chip package design
US20140210111A1 (en) Embedded package on package systems
KR20090107682A (ko) 형상기억고분자를 포함하는 인쇄회로기판 및 그 제조 방법
JP5433923B2 (ja) スティフナ付き基板およびその製造方法
US20150102712A1 (en) Method of Forming Composite Fiber Laminate with Variable Elasticity and Device Thereof
US9226391B2 (en) Substrates having voltage switchable dielectric materials
JP2016134409A (ja) プリント配線板
Stęplewski et al. Technology of standard SMT components embedded into PCB by using different materials as filling masses
Serebreni et al. Enhancing Printed Circuit Board Layout Using Thermo-Mechanical Analysis
US20090155552A1 (en) Ic chip package substrate having outermost glass fiber reinforced epoxy layers and related method
KR20140032674A (ko) 리지드 플렉시블 기판 제조방법
US11056411B2 (en) Chip packaging structure
Schindler Reliably Reinforcing Ball Grid Arrays While Minimizing Stress on Solder Joints
CN113130438A (zh) 部件承载件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161221