JP2013541216A - 基板の反りを改善するための方法および装置 - Google Patents

基板の反りを改善するための方法および装置 Download PDF

Info

Publication number
JP2013541216A
JP2013541216A JP2013533994A JP2013533994A JP2013541216A JP 2013541216 A JP2013541216 A JP 2013541216A JP 2013533994 A JP2013533994 A JP 2013533994A JP 2013533994 A JP2013533994 A JP 2013533994A JP 2013541216 A JP2013541216 A JP 2013541216A
Authority
JP
Japan
Prior art keywords
unit
conductive layers
package substrate
dielectric
data unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013533994A
Other languages
English (en)
Inventor
オマー・ジェイ・ブシール
ミリンド・ピー・シャア
サシダール・モッヴァ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2013541216A publication Critical patent/JP2013541216A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Telephone Set Structure (AREA)
  • Reinforced Plastic Materials (AREA)

Abstract

パッケージ基板は、導電層と、導電層同士の間に挿入された誘電体とを含む。この誘電体は、補強材料コンポーネントと、負の熱膨張係数（ＣＴＥ）を有するファイバーがドープされたニート樹脂とを含む。

Description

関連出願の相互参照
本出願は、ＢＣＨＩＲらの名義で２０１１年１０月１３日に出願された、米国仮特許出願第６１／３９２，６３４号の利益を主張し、上記の仮出願の開示は、参照により全体が本明細書に明示的に組み込まれる。
本開示は概して、集積回路（ＩＣ）に関する。より具体的には、本開示は、基板の反りを軽減するための誘電体層の改良に関する。
現在の集積回路は、反りが生じやすい薄い基板を使用している。反りは、ＣＴＥ（熱膨張係数）値が一致しない金属、誘電体、および複合物のような複数の種類の材料を基板に使用するために生じる。反りによって、製造時にチップ取付け歩留まり損失および基板実装組立て歩留まり損失が生じることがある。さらに、反りによって誘電体層の層間剥離（たとえば、ＥＬＫ亀裂）が生じることもある。したがって、集積回路における反りを軽減する必要がある。
一態様では、パッケージ基板を開示する。パッケージ基板は、複数の導電層を含む。パッケージ基板には、導電層同士の間に挿入された誘電体も含まれる。この誘電体は、補強材料コンポーネントと、負の熱膨張係数（ＣＴＥ）を有するファイバーがドープされたニート樹脂とを含む。
別の態様では、導電層を有するパッケージ基板を開示する。パッケージ基板には、導電層同士の間に挿入された誘電体も含まれる。この誘電体は、約２５％以下のガラスファイバーを有する。
別の態様において、方法はパッケージ基板を形成するステップを含む。パッケージ基板は、導電層と、導電層同士の間に挿入された誘電体とを有する。この誘電体は、補強材料コンポーネントとニート樹脂とを含む。誘電体のニート樹脂には負の熱膨張係数（ＣＴＥ）を有するファイバーがドープされる。
別の態様において、方法は、導電層を有するパッケージ基板を形成するステップを含む。導電層同士の間に誘電体が挿入され、この誘電体は約２５％以下のガラスファイバーを有する。
別の態様では、装置を開示する。装置は、導電層と、導電層同士の間に挿入された誘電体とを有するパッケージ基板を含む。この誘電体は、補強材料コンポーネントとニート樹脂とを含む。誘電体のニート樹脂に負の熱膨張係数（ＣＴＥ）を有するファイバーをドープするための手段も含まれる。
別の態様では、導電層を有する装置を開示する。導電層同士の間に誘電体を挿入するための手段も含まれ、この誘電体は約２５％以下のガラスファイバーを含む。
上記は、以下の詳細な説明がより理解され得るように、本開示の特徴および技術的な利点について、かなり大まかに概説したものである。本開示のさらなる特徴および利点について以下に説明する。本開示と同じ目的を実行するための他の構造を改良または設計するための基礎として、本開示が容易に利用され得ることが、当業者には理解されよう。また、そのような等価の構成は、添付の特許請求の範囲で述べられるような本開示の教示から逸脱しないことが、当業者には認識されよう。機構と動作の方法との両方に関する、本開示の特性であると考えられる新規の特徴は、添付の図面とともに考慮されることで、さらなる目的および利点とともに、以下の説明からより理解されるだろう。しかしながら、図面の各々は例示および説明のみを目的に与えられ、本開示の範囲を定めることを目的とはしないことを、明確に理解されたい。
本開示のより完全な理解のために、ここで、添付の図面と併せて以下の説明を参照する。
従来のストリップ組立て方法を示すフローチャートである。 従来のユニット組立て方法を示すフローチャートである。 従来のパッケージ基板を示す断面図である。 改良されたパッケージ基板を示す断面図である。 改良されたパッケージ基板の別の実施形態を示す断面図である。 本開示の実施形態を有利に使用できる例示的なワイヤレス通信システムを示すブロック図である。 一実施形態による、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために用いられる、設計用ワークステーションを示すブロック図である。
図１は、従来のストリップ組立て方法を示す。ダイ１０４のような複数のパッケージ基板は、パネル、サブパネル、ストリップ、またはユニットアレイ１０２上に配置されるようになっている。ダイ１０４に粘着性の材料１０６を塗布してダイをストリップ１０２に固定する。ダイが固定されたストリップ１０２の組立ては、チップ取付け機（図示せず）において行われる。次いで、組み立てられたストリップ全体をリフロー炉において加熱し、次に放置して冷却する。
ダイ１０４は、ＣＴＥ（熱膨張係数）が約３ｐｐｍ／℃になる傾向がある。ストリップ１０２のＣＴＥは約１７ｐｐｍ／℃以上である。熱膨張は、温度の変化に応じて物質の体積が変化する傾向である。特定の物質について、膨張度を温度の変化で割った値をその物質の熱膨張係数（ＣＴＥ）と呼ぶ。ダイ１０４とストリップ１０２の熱膨張の不一致が顕著であると、組立て時にボーイングおよび反りが生じる傾向がある。
図２は、従来のユニットレベル組立て方法を示す。ここで、ダイ２０４は、基板２０８に取り付けられ、成形コンパウンド２０６に囲まれており、得られた組み立てられたパッケージ２１０を顧客に出荷してさらに加工することができる。顧客が、受領したパッケージ２１０をプリント回路板（ＰＣＢ）２０２に実装する。この実装プロセスでは、しばしば、回路板２０２にペーストを塗布し、パッケージ２１０をペースト上に配置する。次いで、得られたアセンブリ２１２を加熱する。回路板２０２は、厚くすることができ、パッケージほど反らない傾向がある。反りはパッケージ２１０において生じることが多い。パッケージ２１０にかなりの量の反りが生じた場合、顧客の現場ではんだ接合非ウェット状況が生じることがあり、それによって歩留まり損失が生じる恐れがある。
図３は、従来のパッケージ基板３１０の断面図を示す。基板３１０は、コア材料３１２と、導電性相互接続部３２０（たとえば、銅）と、はんだレジストコーティング３２４と、ＳＯＰ（ソルダーオンパッド）３２２とを含む。基板３１０はまた、ガラスファイバー３１６と周囲に充填材を有するニート樹脂３１８とを含有する事前に含浸された複合材料（プリプレグ）３１４を含む。場合によっては、事前に含浸された複合材料は、シリカ粒子と、伸縮性を有するポリマーとを含有するエポキシ樹脂を含有してもよい。現在の解決策では、事前に含浸された複合材料の樹脂は通常、熱を加えることによって硬化される。レイアッププロセスの後、積層プレスにおいて、事前に含浸された複合材料をコアの両側で硬化する。硬化プロセスからの冷却時に、グラスの周りの樹脂は、ガラスファイバーまたは金属よりも顕著に収縮する傾向がある。一例では、事前に含浸された複合材料３１４のガラスファイバー３１６のＣＴＥは約５ｐｐｍ／℃であり、ニート樹脂３１８のＣＴＥは約３１ｐｐｍ／℃である。銅金属相互接続部３２０のＣＴＥは１７ｐｐｍ／℃に近い。この例では、ＣＴＥが１７である材料（すなわち、銅）が、ＣＴＥが５である材料（すなわち、ガラスファイバー）に取り付けられたＣＴＥが３１である材料（すなわち、ニート樹脂）材料に隣接する。硬化プロセスの間、温度が始めは高温で開始、次に冷却されると、これらの材料はすべて異なる速度で収縮する。これによって、硬化された事前に含浸された複合材料層３１４に顕著な残留応力が内在することになる。
図４を参照すると、パッケージ基板の一部の拡大断面図３３０と改良された基板４３０の図が示されている。特に、パッケージ基板４３０は、事前に含浸された複合材料４１４のより厚い層を含む。事前に含浸された複合材料４１４の層は、より多くの樹脂３１８が添加されているため、事前に含浸された層３１４よりも厚い。一実施形態では、これによってダイの全体的な厚さが影響を受けることはないが、パッケージの全体的な厚さが増すことがある。特に、事前に含浸された複合材料がより厚くなると基板（したがって、全体的なパッケージ）の厚さが増すが、ダイの厚さは変わらないままである。一構成では、事前に含浸された複合材料層４１４の厚さはコア層の各側で約４５ミクロンであり、事前に含浸された複合材料層３１４の厚さが約３５ミクロンであることがある従来の基板パッケージ３１０よりも厚い。
場合によっては、一実施形態では、事前に含浸された複合材料層４１４の厚さが均等に増し、すなわち、前面層と裏面層の両方の厚さがほぼ同じ量だけ増す。厚さが一様に増すことは、反りの軽減と相関する。たとえば、厚さが一方の側で３５ミクロンになり、他方の側で５５ミクロンになるように基板を構成した場合、各側間で層の厚さが大きく異なるので反りが生じることがあった。しかしながら、一方の側が３４ミクロンであり、他方の側が３８ミクロンである場合、デルタ（各側間の厚さの差）が小さいので反りは生じない可能性が高い。
従来の基板パッケージング組立てでは、事前に含浸された複合材料層としてより薄い層を形成して反りを軽減することが示唆された。従来の慣習では、事前に含浸された複合材料層を層中の樹脂の量を減らすことによって薄くした場合、樹脂に対するグラスの比が高くなるのでＣＴＥも低くなり、したがってＣＴＥが低くなることがさらに示唆された。たとえば、ガラスファイバーのＣＴＥは５であり、エポキシ樹脂のＣＴＥは３１である。従来の方法では、ニート樹脂の量を減らすために、樹脂に対するグラスの相対的なＣＴＥ比を高くすることによって、事前に含浸された複合材料の全体的なＣＴＥを低くすることが示唆されている。しかしながら、図４に示す実施形態は、事前に含浸された複合材料としてより厚い材料が実装され、それによって反りの発生が軽減されるので、上記の概念とは逆の概念である。特に、事前に含浸された複合材料層４１４としてより厚い層を使用すると、内在する残留応力の量が少なくなる。添加する樹脂の量を増やして事前に含浸された複合材料層の厚さを増大させると、事前に含浸された複合材料を冷却するのにかかる時間が長くなり、それによって、より平衡状態に近づくことができる。言い換えれば、事前に含浸された複合材料層中の樹脂、充填材、およびガラスファイバーがより長時間にわたって移動し、残留応力を解放する。
一実施形態において、ガラスファイバー３１６の含有量を増やすのではなく添加する樹脂３１８の量を増やすことによって、事前に含浸された複合材料がより厚くされる。一実施形態において、樹脂含有量としては、樹脂が約７４％であり、ガラスファイバーが約２６％である。さらに、事前に含浸された複合材料は、樹脂およびガラス以外の充填材を含んでもよい。
別の実施形態において、パッケージ基板は、負のＣＴＥを有するファイバーがドープされた樹脂を有する誘電体を含む。図５を参照すると、パッケージ基板３３０、５３０の拡大断面図が示されている。事前に含浸された複合材料層５１４は、ガラスファイバー３１６と、樹脂３１８と、負のＣＴＥ値を有するファイバー５１９とを含む。ファイバー５１９を加熱すると、温度が高くなることによってファイバーが収縮し、これは標準的なガラスおよびエポキシとは逆である。ファイバー５１９は、樹脂３１８の有効ＣＴＥを低下させ、それによって、ガラスファイバー３１６と銅材料３２０との間に内在する残留応力を低減させる。
一実施形態において、ファイバー５１９はアラミド繊維である。一般に、アラミド繊維は、耐熱性および強度の高い一種の合成繊維である。場合によっては、一実施形態において、事前に含浸された複合材料層は、ＤｕＰｏｎｔによる不織アラミド繊維であるＴｈｅｒｍｏｕｎｔ（登録商標）を含む。当業者には、事前に含浸された複合材料層５１４に、負のＣＴＥ値を有する他の材料がドープされてもよいことが理解されよう。一実施形態において、事前に含浸された複合材料層５１４は、引き続きガラスファイバーを含むか、またはグラスと同じ剛性および低いＣＴＥ値を有する任意の他の材料を含む。さらに、別の実施形態において、事前に含浸された複合材料層５１４は、追加的な樹脂材料５１８によってさらに厚くされる。
図６は、本開示の実施形態を有利に使用できる例示的なワイヤレス通信システム６００を示すブロック図である。例示のために、図６は、３つの遠隔ユニット６２０、６３０、および６５０ならびに２つの基地局６４０を示している。ワイヤレス通信システムがこれよりも多くの遠隔ユニットおよび基地局を有してもよいことが、認識されよう。遠隔ユニット６２０、６３０、および６５０は、開示する改良された誘電体層を含むＩＣデバイス６２５Ａ、６２５Ｃ、および６２５Ｂを含む。ＩＣを含む任意のデバイスは、基地局、スイッチングデバイス、およびネットワーク機器を含む、本明細書で開示される改良された誘電体層も含み得ることが認識されよう。図６は、基地局６４０から遠隔ユニット６２０、６３０、および６５０への順方向リンク信号６８０、ならびに遠隔ユニット６２０、６３０、および６５０から基地局６４０への逆方向リンク信号６９０を示す。
図６では、遠隔ユニット６２０は携帯電話として示され、遠隔ユニット６３０はポータブルコンピュータとして示され、遠隔ユニット６５０はワイヤレスローカルループシステム内の固定ロケーション遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、個人情報端末のようなポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器のような固定ロケーションデータユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せであってよい。図６は、本開示の教示に従った遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、改良された誘電体層を含む任意のデバイスにおいて適切に使用され得る。
図７は、上記で開示した改良された誘電体層を含む、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために用いられる、設計用ワークステーションを示すブロック図である。設計用ワークステーション７００は、オペレーティングシステムソフトウェア、支援ファイル、および、ＣａｄｅｎｃｅまたはＯｒＣＡＤのような設計用ソフトウェアを含むハードディスク７０１を含む。設計用ワークステーション７００はまた、回路７１０の設計または、改良された誘電体層を有するパッケージングされた集積回路のような半導体コンポーネント７１２の設計を容易にするために、ディスプレイを含む。記憶媒体７０４が、回路設計７１０または半導体コンポーネント７１２を有形に記憶するために提供される。回路設計７１０または半導体コンポーネント７１２は、ＧＤＳＩＩまたはＧＥＲＢＥＲのようなファイルフォーマットで、記憶媒体７０４に記憶され得る。記憶媒体７０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってよい。さらに、設計用ワークステーション７００は、記憶媒体７０４からの入力を受け入れ、または記憶媒体７０４に出力を書き込むための、駆動装置７０３を含む。
記憶媒体７０４に記録されるデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または、電子ビームリソグラフィのような連続書込ツールのためのマスクパターンデータを、特定することができる。データはさらに、論理シミュレーションと関連付けられたタイミングダイヤグラムまたはネット回路のような、論理検証データを含み得る。記憶媒体７０４にデータを提供すると、半導体ウェハを設計するためのプロセスの数が減少することで、回路設計７１０または半導体コンポーネント７１２の設計が容易になる。
ファームウェアおよび／またはソフトウェア実装形態の場合、これらの方法は、本明細書で説明する機能を実行するモジュール（たとえば、プロシージャ、関数など）によって実装されてもよい。本明細書で説明する方法を実装する際に、命令を有形に具現化する任意の機械可読媒体を使用してもよい。たとえば、ソフトウェアコードはメモリに記憶され、プロセッサユニットによって実行され得る。メモリは、プロセッサユニット内に実装されてもよく、またはプロセッサユニットの外部に実装されてもよい。本明細書では、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのいずれかの種類を指し、メモリのいかなる特定の種類もしくはメモリの数、またはメモリが格納される媒体の種類に限定されない。
本開示およびその利点について詳しく説明したが、添付の特許請求の範囲によって規定される本開示の技術から逸脱することなく、本明細書において様々な変更、代用、および改変を施せることを理解されたい。たとえば、「上」および「下」などの関係語が、基板または電子デバイスに関して使用される。もちろん、基板または電子デバイスが逆転した場合には、上は下に、下は上になる。さらに、横向きの場合、上および下は、基板または電子デバイスの側面を指すことがある。さらに、本出願の範囲は、本明細書において説明したプロセス、機械、製造、物質組成、手段、方法、およびステップの特定の実施形態に限定されるものではない。当業者が本開示から容易に諒解するように、本明細書で説明した対応する実施形態と実質的に同じ機能を実行する、または実質的に同じ結果を実現する、現存するまたは今後開発されるプロセス、機械、製造、物質組成、手段、方法、またはステップを、本開示に従って利用してもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質組成、手段、方法、またはステップを範囲内に含むものである。
１０２ パネル、サブパネル、ストリップ、またはユニットアレイ
１０４ ダイ
１０６ 粘着性の材料
２０２ プリント回路板（ＰＣＢ）、回路板
２０４ ダイ
２０６ 成形コンパウンド
２０８ 基板
２１０ パッケージ
２１２ アセンブリ
３１０ 基板、パッケージ基板、基板パッケージ
３１２ コア材料
３１４ 事前に含浸された複合材料、事前に含浸された複合材料層
３１６ ガラスファイバー
３１８ ニート樹脂
３２０ 導電性配線、銅金属配線、銅材料
３２２ ＳＯＰ
３２４ はんだレジストコーティング
３３０ パッケージ基板
４１４ 事前に含浸された複合材料、事前に含浸された複合材料層
４３０ 改良された基板、パッケージ基板
５１４ 事前に含浸された複合材料層
５１８ 追加的な樹脂材料
５１９ ファイバー
５３０ パッケージ基板
６００ ワイヤレス通信システム
６２０、６３０、６５０ 遠隔ユニット
６２５Ａ、６２５Ｂ、６２５Ｃ ＩＣデバイス
６４０ 基地局
６８０ 順方向リンク信号
６９０ 逆方向リンク信号
７００ 設計用ワークステーション
７０１ ハードディスク
７０３ 駆動装置
７０４ 記憶媒体
７１０ 回路、回路設計
７１２ 半導体コンポーネント

Claims (22)

  1. 複数の導電層と、
    前記導電層同士の間に挿入され、補強材料コンポーネントおよび負の熱膨張係数（ＣＴＥ）を有するファイバーがドープされたニート樹脂を含む誘電体とを備えるパッケージ基板。
  2. 前記負のＣＴＥを有するファイバーがアラミド繊維を含む、請求項１に記載のパッケージ基板。
  3. 前記補強材料コンポーネントがガラスファイバーを含む、請求項１に記載のパッケージ基板。
  4. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも１つに組み込まれている、請求項１に記載のパッケージ基板。
  5. 複数の導電層と、
    前記導電層同士の間に挿入され、約２５％以下のガラスファイバーを有する誘電体とを備えるパッケージ基板。
  6. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも１つに組み込まれている、請求項５に記載のパッケージ基板。
  7. 複数の導電層と、前記導電層同士の間に挿入され、補強材料コンポーネントおよびニート樹脂を備える誘電体とを備えるパッケージ基板を形成するステップと、
    前記誘電体の前記ニート樹脂に負の熱膨張係数（ＣＴＥ）を有するファイバーをドープするステップとを含む方法。
  8. 前記負のＣＴＥを有するファイバーがアラミド繊維を含む、請求項７に記載の方法。
  9. 前記補強材料コンポーネントがガラスファイバーを含む、請求項７に記載の方法。
  10. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも１つに、前記パッケージ基板を組み込むステップをさらに含む、請求項７に記載の方法。
  11. 複数の導電層を備えるパッケージ基板を形成するステップと、
    約２５％以下のガラスファイバーを有する誘電体を前記導電層同士の間に挿入するステップとを含む方法。
  12. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも１つに、前記パッケージ基板を組み込むステップをさらに含む、請求項１１に記載の方法。
  13. 複数の導電層と、前記導電層同士の間に挿入され、補強材料コンポーネントおよびニート樹脂を備える誘電体とを備えるパッケージ基板を形成するステップと、
    前記誘電体の前記ニート樹脂に負の熱膨張係数（ＣＴＥ）を有するファイバーをドープするステップとを含む方法。
  14. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも１つに、前記パッケージ基板を組み込むステップをさらに含む、請求項１３に記載の方法。
  15. 複数の導電層を備えるパッケージ基板を形成するステップと、
    約２５％以下のガラスファイバーを有する誘電体を前記導電層同士の間に挿入するステップとを含む方法。
  16. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも１つに、前記パッケージ基板を組み込むステップをさらに含む、請求項１５に記載の方法。
  17. 複数の導電層と、前記導電層同士の間に挿入され、補強材料コンポーネントおよびニート樹脂を備える誘電体とを備えるパッケージ基板と、
    前記誘電体の前記ニート樹脂に負の熱膨張係数（ＣＴＥ）を有するファイバーをドープするための手段とを備える装置。
  18. 前記負のＣＴＥを有するファイバーがアラミド繊維を含む、請求項１７に記載の装置。
  19. 前記補強材料コンポーネントがガラスファイバーを含む、請求項１７に記載の装置。
  20. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも１つに組み込まれる、請求項１７に記載の装置。
  21. 複数の導電層と、
    約２５％以下のガラスファイバーを有する誘電体を前記導電層同士の間に挿入するための手段とを備える装置。
  22. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも１つに組み込まれる、請求項２１に記載の装置。
JP2013533994A 2010-10-13 2011-10-13 基板の反りを改善するための方法および装置 Pending JP2013541216A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US39263410P 2010-10-13 2010-10-13
US61/392,634 2010-10-13
US13/183,875 US20120090883A1 (en) 2010-10-13 2011-07-15 Method and Apparatus for Improving Substrate Warpage
US13/183,875 2011-07-15
PCT/US2011/056077 WO2012051375A1 (en) 2010-10-13 2011-10-13 Method and apparatus for improving substrate warpage

Publications (1)

Publication Number Publication Date
JP2013541216A true JP2013541216A (ja) 2013-11-07

Family

ID=45933119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013533994A Pending JP2013541216A (ja) 2010-10-13 2011-10-13 基板の反りを改善するための方法および装置

Country Status (6)

Country Link
US (1) US20120090883A1 (ja)
EP (1) EP2628179B1 (ja)
JP (1) JP2013541216A (ja)
KR (1) KR101561512B1 (ja)
CN (1) CN103155145B (ja)
WO (1) WO2012051375A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9237553B2 (en) * 2011-07-07 2016-01-12 Qualcomm Incorporated Coexistence of priority broadcast and unicast in peer-to-peer networks
US9883488B2 (en) 2011-07-07 2018-01-30 Qualcomm Incorporated Coexistence of priority broadcast and unicast in peer-to-peer networks
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
US9967971B2 (en) 2015-11-12 2018-05-08 International Business Machines Corporation Method of reducing warpage of an orgacnic substrate
US20220085002A1 (en) 2020-09-16 2022-03-17 Micron Technology, Inc. Circuit board with spaces for embedding components
TWI783324B (zh) * 2020-12-15 2022-11-11 何崇文 線路載板及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369898A (ja) * 1991-06-19 1992-12-22 Hitachi Ltd 多層配線基板及びその製造方法
JPH09232757A (ja) * 1996-02-27 1997-09-05 Shin Kobe Electric Mach Co Ltd 多層回路板の製造法
JPH09266380A (ja) * 1996-03-27 1997-10-07 Ibiden Co Ltd プリント配線板及びその製造方法
JP2009231431A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 多層プリント配線板およびこれを用いた半導体装置
WO2010104877A1 (en) * 2009-03-09 2010-09-16 Qualcomm Incorporated A circuit for measuring magnitude of electrostatic discharge (esd) events for semiconductor chip bonding

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513055A (en) * 1981-11-30 1985-04-23 Trw Inc. Controlled thermal expansion composite and printed circuit board embodying same
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
US4874809A (en) * 1988-01-25 1989-10-17 Eastman Kodak Company Reinforced polyesters, article thereof and method of making low warpage articles
EP0373633B1 (en) * 1988-12-14 1996-02-28 Idemitsu Kosan Company Limited Polyetheric copolymers, process for preparing the same, compositions containing the same, their molded products, and their use
DE4108986A1 (de) * 1990-03-19 1991-09-26 Hitachi Ltd Zusammengeschaltete, mehrschichtige platten und verfahren zu ihrer herstellung
US5340520A (en) * 1992-06-10 1994-08-23 Beech Aircraft Corp. Non-woven mat surface ply for woven fabric
US5420758A (en) * 1992-09-10 1995-05-30 Vlsi Technology, Inc. Integrated circuit package using a multi-layer PCB in a plastic package
EP0957664B1 (en) * 1996-06-07 2003-07-09 Asahi Kasei Kabushiki Kaisha Resin-carrying metal foil for multilayered wiring board, process for manufacturing the same, multilayered wiring board, and electronic device
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
WO2004026009A1 (en) * 2002-09-16 2004-03-25 World Properties, Inc. Liquid crystalline polymer composites, method of manufacture thereof, and articles formed therefrom
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
CN100581326C (zh) * 2004-01-30 2010-01-13 揖斐电株式会社 多层印刷配线板及其制造方法
TW200531610A (en) * 2004-01-30 2005-09-16 Ibiden Co Ltd Multilayer printed wiring board and method for manufacturing same
KR101199285B1 (ko) * 2004-02-04 2012-11-12 이비덴 가부시키가이샤 다층프린트배선판
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
JP4617941B2 (ja) * 2005-03-17 2011-01-26 パナソニック株式会社 回路形成基板の製造方法
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2007042666A (ja) * 2005-07-29 2007-02-15 Victor Co Of Japan Ltd プリント配線板及びその製造方法
CN101449634B (zh) * 2006-05-24 2013-07-24 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
CN101286502A (zh) * 2007-04-13 2008-10-15 鸿富锦精密工业（深圳）有限公司 半导体封装结构
CN100546026C (zh) * 2007-04-29 2009-09-30 鸿富锦精密工业（深圳）有限公司 影像摄取装置
KR100988603B1 (ko) * 2008-05-21 2010-10-18 삼성전기주식회사 낮은 열팽창계수를 가지는 유리조성물, 유리섬유,인쇄회로기판의 절연층 및 인쇄회로기판
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100990588B1 (ko) * 2008-05-27 2010-10-29 삼성전기주식회사 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
JP5497334B2 (ja) * 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
JP2012134456A (ja) * 2010-11-29 2012-07-12 Kyocera Corp 配線基板およびその実装構造体
KR20120066141A (ko) * 2010-12-14 2012-06-22 삼성전기주식회사 인쇄회로기판의 절연층, 이의 제조방법, 및 이를 포함하는 인쇄회로기판
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369898A (ja) * 1991-06-19 1992-12-22 Hitachi Ltd 多層配線基板及びその製造方法
JPH09232757A (ja) * 1996-02-27 1997-09-05 Shin Kobe Electric Mach Co Ltd 多層回路板の製造法
JPH09266380A (ja) * 1996-03-27 1997-10-07 Ibiden Co Ltd プリント配線板及びその製造方法
JP2009231431A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 多層プリント配線板およびこれを用いた半導体装置
WO2010104877A1 (en) * 2009-03-09 2010-09-16 Qualcomm Incorporated A circuit for measuring magnitude of electrostatic discharge (esd) events for semiconductor chip bonding

Also Published As

Publication number Publication date
WO2012051375A1 (en) 2012-04-19
CN103155145B (zh) 2016-12-21
EP2628179A1 (en) 2013-08-21
US20120090883A1 (en) 2012-04-19
EP2628179B1 (en) 2018-08-15
KR101561512B1 (ko) 2015-10-19
CN103155145A (zh) 2013-06-12
KR20130063037A (ko) 2013-06-13

Similar Documents

Publication Publication Date Title
US9155191B2 (en) Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
JP2013541216A (ja) 基板の反りを改善するための方法および装置
US8314343B2 (en) Multi-layer board incorporating electronic component and method for producing the same
JP4881460B2 (ja) 電子部品内蔵型多層基板
KR100700922B1 (ko) 수동 소자를 내장한 기판 및 그 제조 방법
KR101801307B1 (ko) 임베디드 칩 패키지
KR20170004882A (ko) 반도체장치 및 그 제조방법
JP2013239660A (ja) 半導体装置及びその製造方法
KR101109356B1 (ko) 임베디드 인쇄회로기판의 제조방법
US20150221528A9 (en) Process for improving package warpage and connection reliability through use of a backside mold configuration (bsmc)
US9572251B2 (en) Printed circuit board consisting of laminated substrates and electronic device comprising the same
US20090166890A1 (en) Flip-chip package
JP5433923B2 (ja) スティフナ付き基板およびその製造方法
KR20090107682A (ko) 형상기억고분자를 포함하는 인쇄회로기판 및 그 제조 방법
US20110126409A1 (en) Method of manufacturing printed circuit board
JP3922977B2 (ja) 半導体装置内蔵多層配線基板
US20130119540A1 (en) Semiconductor package and method for manufacturing the same
KR101204671B1 (ko) 반도체 패키지
JP2016134409A (ja) プリント配線板
CN113130438B (zh) 部件承载件及其制造方法
KR20190045186A (ko) 프린트 배선판, 프린트 회로판, 프리프레그
Matsuura et al. Influence of Temporary Rigid Carrier Structure on Warpage during Wafer/Panel level packaging
KR20090131058A (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160208