JP2009231431A - 多層プリント配線板およびこれを用いた半導体装置 - Google Patents
多層プリント配線板およびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2009231431A JP2009231431A JP2008073285A JP2008073285A JP2009231431A JP 2009231431 A JP2009231431 A JP 2009231431A JP 2008073285 A JP2008073285 A JP 2008073285A JP 2008073285 A JP2008073285 A JP 2008073285A JP 2009231431 A JP2009231431 A JP 2009231431A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- multilayer printed
- thermal expansion
- board according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Abstract
【課題】低熱膨張材料を用いた、いかなるIC実装においても低反りの多層プリント配線板とこれを用いた半導体装置を提供。
【解決手段】絶縁層2の少なくとも一層が、繊維方向に負の熱膨張を示す有機繊維で形成され、前記有機繊維の表面が凹凸を有する織布1と熱硬化性樹脂からなる層で構成されていることを特徴とする多層プリント配線板とこれを用いた半導体装置である。
【選択図】図1
【解決手段】絶縁層2の少なくとも一層が、繊維方向に負の熱膨張を示す有機繊維で形成され、前記有機繊維の表面が凹凸を有する織布1と熱硬化性樹脂からなる層で構成されていることを特徴とする多層プリント配線板とこれを用いた半導体装置である。
【選択図】図1
Description
本発明は、インナービアホールにて層間接続を行う多層プリント配線板およびこれを用いた半導体装置に関するものである。
電子機器の小型高密度化に伴い、半導体も高集積化、多機能化が進んでいる。こうした要求に対し、多孔質の低誘電率材料を絶縁層に用いた集積回路(以下ICとする)が登場しつつある。このICをプリント配線板に実装する場合、多孔質の低誘電率材料へのダメージを考慮した低ストレス実装が特に要求されている。
一方、近年実用化が進む3次元実装形態の中でも、とりわけパッケージ同士を積層するPoP(Package on Package)と呼ばれるパッケージ構造が注目されている。
こうした半導体の進展に伴い、産業用にとどまらず広く民生用機器の分野においてICを高密度に実装できる多層プリント配線板が安価に供給されることが強く要望されてきている。このような多層プリント配線板では微細な配線ピッチで形成された複数層の配線パターンを高密度に収容できることが重要である。
ところが、従来の銅張り積層板のドリル加工とエッチングやめっき加工によるプリント配線基板ではもはや対応が困難となり、このような問題を解決するために新しい構造を備えた多層プリント配線板が開発されてきた。
たとえば、従来の多層プリント配線板の層間接続の主流となっていたスルーホール内壁の銅めっき導体に代えて、インナーバイアホール内に導電体を充填して接続信頼性を向上でき、かつ部品ランド直下や任意の層間にインナーバイアホールを形成できる全層IVH構造樹脂多層プリント配線板がある。これにより、配線収容性の高い、高密度実装が可能な多層プリント配線板を提供できる。
従来このような半導体実装用の全層IVH構造の多層プリント配線板に使用される絶縁材料としては一般的にガラスエポキシ基材が用いられている。
なお、この発明の出願に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平10−13028号公報
ところが特許文献1に記載の従来のガラスエポキシ基材は、熱膨張係数が13〜15ppm/℃と大きい。これに対し、ICの熱膨張係数は3〜5ppm/℃であるために、ICを高温でガラスエポキシ基材を用いたプリント配線板に接合し冷却した後、この熱膨張差が応力を発生する要因となりICにダメージを与えたり、パッケージ反りを引き起こしたりするという課題を有していた。
特に低誘電率材料のICをプリント配線板に実装する場合、ICとプリント配線板との熱膨張差により、多孔質の低誘電率材料がダメージを受けICが破損してしまう。
一方、PoPにおいてパッケージ反りは、スタック実装の歩留まりを低下させるため、積層するパッケージ間の接続を確保するために、反りの小さいプリント配線板が必要となる。
そこで、パッケージ反り、変形、IC破損といった従来の課題を解決すべく、従来のガラスエポキシ基材にかえて、よりICとの熱膨張差の少ない低熱膨張材料を用いたプリント配線板を使用することが考えられる。
本発明は、低熱膨張材料として、絶縁層の少なくとも一層が繊維方向に負の熱膨張を示しかつ表面に凹凸を有する有機繊維で形成された織布と熱硬化性樹脂からなる層で構成されていることとする。
以上のように、本発明によれば、繊維方向に負の熱膨張を示す有機繊維で形成された織布と熱硬化性樹脂からなる絶縁層で構成され、前記有機繊維の表面が凹凸を有しているため、有機繊維と熱硬化性樹脂との密着性を確保することができるとともに、プリント配線板の弾性率を高く保持したままICとの熱膨張差を少なくすることができる。したがって、実装界面における残留応力が小さくなり、IC実装体としての反りを低減することができ、また熱膨張係数のミスマッチも小さいためにパッケージ基板の寸法挙動が安定し、ICへのダメージは軽減する。これらの効果により、信頼性の高い半導体装置を得ることが可能となる。
(実施の形態1)
以下、本発明の実施の形態1について、特に本発明の請求項1乃至請求項9及び請求項11乃至請求項13の記載の発明について図面を参照しながら説明する。
以下、本発明の実施の形態1について、特に本発明の請求項1乃至請求項9及び請求項11乃至請求項13の記載の発明について図面を参照しながら説明する。
図1は本発明の多層プリント配線板を示す断面図である。本実施の形態の多層プリント配線板は、有機繊維で形成された織布1にエポキシ樹脂、アクリル樹脂などの熱硬化性樹脂が含浸されてなる絶縁層2が少なくとも一層、多層プリント配線板の内層に構成されていることを特徴とする。本発明において、プリント配線板の絶縁層2を構成する織布1は、連続して形成され、かつ繊維方向に負の熱膨張を示し、かつ表面に凹凸を有する有機繊維で形成されている。織布を形成する有機繊維の表面が凹凸形状であることにより有機繊維と樹脂の密着性を確保しながら、織布に起因する高い剛性を得ることができ、従来のアラミド織布と比較しより信頼性に優れた多層プリント配線板を提供できる。この絶縁層2を貫通する電気的手段として、所定の位置に形成された貫通孔に導電性ペーストが充填されることによってバイア3が形成されている。
なお、本実施の形態において、絶縁層を貫通する電気的接続手段として、貫通孔に導電性ペーストを圧接充填して形成した構成として説明するが、基板上に形成したバンプを熱圧接して絶縁層を貫通させても良く、ビアホールを金属めっきにて形成していてもよい。すなわち、本発明における多層プリント配線板は、全層IVH構造、コンフォーマルビアやフィルドビアを用いたビルドアップ構造、これらを組み合わせた構造のいずれであっても良く、層間接続構造において特に限定されるものではない。
なお、図1においては、多層プリント配線板を構成するすべての絶縁層2は、上記の表面に凹凸を有する有機繊維で形成された織布1にエポキシ樹脂、アクリル樹脂などの熱硬化性樹脂が含浸されてなる層にて構成されたものを示している。
本発明における織布1を形成する有機繊維は、全芳香族ポリアミド(アラミド)、ポリパラフェニレンベンゾビスオキサゾール(PBO)、ポリイミドベンズオキサゾール(PIBO)のいずれかから選ばれる。
また、織布1を構成する有機繊維の径は5〜15μmであることにより、絶縁層2の強度を確保することができ、かつ接合性が安定した多層プリント配線板を得ることが可能となる。強度を確保することにより、厚みが薄くなっても絶縁層2の強度を確保できるので、プリント配線板の薄型化を図ることができる。本発明における有機繊維を用いたときの絶縁層2の引張強度(弾性率)は15GPaであり、ガラスエポキシを用いた場合の12GPaに比べて強く、安定した強度を保つことができる。なお、有機繊維の径が5μm未満の場合、絶縁層2の強度を確実に得られなくなるおそれがあり、15μmを超える場合、絶縁層2の薄型化が困難となるので不適切である。
なお、本発明の絶縁層2は、塩素、臭素などのハロゲンを含んでおらず、これにより環境面での安全を図ることができる。また、絶縁層2の熱硬化性樹脂に水酸化アルミニウム、水酸化マグネシウム等の金属水酸化物フィラーが分散されてなることにより、基板剛性を高めつつ、ハロゲンに代わって絶縁層の難燃性を確保するとともに、絶縁層を貫通するバイアを安定化させることが可能となる。また、熱硬化性樹脂に窒素、リン化合物を添加することにより、さらに難燃性を向上させることができる。
なお、図1では、繊維方向に負の熱膨張を示し、かつ表面に凹凸形状を有する有機繊維で形成された織布と熱硬化性樹脂からなる絶縁層を全ての層に使用した場合を示しているが、図2に示すように内層のうち少なくとも一層が繊維方向に負の熱膨張を示し、かつ表面に凹凸を有する有機繊維で形成された織布1と熱硬化性樹脂からなる層で形成されれば本発明の効果を得ることができる。また、中央の絶縁層2に対して対称構造となる様に、繊維方向に負の熱膨張係数を示し、かつ表面に凹凸を有する有機繊維で形成された織布と熱硬化性樹脂からなる層を配置する方が基板の反りを軽減できるため、より好ましい。勿論、図1のように全層が絶縁層2で形成されていてもよく、その場合、基板反りに対しさらに高い効果を得ることができる。
次に実施の形態1におけるプリント配線基板の具体的な製造方法について図3、図4を参照しながら説明する。
本実施の形態では絶縁層2が繊維方向に負の熱膨張を示し、かつ表面に凹凸形状を有する有機繊維で形成された織布と熱硬化性樹脂からなる層で形成されるものとする。
はじめに、前記絶縁層2の両側に例えばポリエチレンテレフタレート、ポリエチレンナフタレートなどからなる離型フィルム4を貼り付ける(図3(a))。この離型フィルム4を貼り合わせた絶縁基材5に炭酸ガスレーザー、YAGレーザーなどを用いたレーザー加工法で所定の位置に貫通孔6を形成する(図3(b))。この時、レーザー以外にもドリルによる加工や金型によるパンチング加工でも貫通孔を形成可能である。
次にこの貫通孔6に、金属粉とバインダー樹脂からなる導電性ペースト7を充填する(図3(c))。導電性ペーストを充填する方法としては、貫通孔を有する前記絶縁層を印刷機のテーブル上に設置し、直接導電性ペーストを離型フィルムの上から印刷する。この時、上面の離型フィルム4は印刷マスクの役割と、前記絶縁層2の汚染防止の役割を果たしている。
次に前記貫通孔6に前記導電性ペースト7を充填した絶縁基材の両面の離型フィルム4を剥離する(図3(d))。その代わりに銅箔などの金属箔9でペーストを充填した絶縁基材8を挟み込み(図3(e))、熱プレスにて加熱加圧することで絶縁基材8は圧縮されると共にこの絶縁基材8と金属箔9が接着される(図3(f))。この工程において、導電性ペースト7も圧縮されるが、この時バインダー成分が押し出され導電物質同士及び導電物質と金属箔9との結合が強固になりバイアが形成され抵抗を発現する。
次に既存のドライフィルムレジストを用いた紫外線硬化、現像、エッチング、ドライフィルム剥離の連続した装置で配線パターン10形成を行い、両面基板11が完成する(図3(g))。
次に、この配線パターンを形成した両面基板11と導電性ペーストを充填し、離型フィルムを剥離した絶縁基材8と銅箔などの金属箔12を用いて図4(h)に示すように多層積層を行う。この時、各材料は所定の位置に精度良く配置し、前述の熱プレス条件と同一の条件下、加熱加圧を行う(図4(i))。
次に、多層化された基板の表面の配線パターン13を前述の方法と同様に形成し、多層プリント配線板が完成する(図4(j))。
前述の方法にて作製された多層プリント配線板においては、繊維方向に負の熱膨張を示す有機繊維で形成された織布1を含む絶縁層2の熱膨張係数は10ppm/℃以下であり、常温の弾性率が15GPa、250℃の弾性率が8GPaである。なお、ガラスエポキシを用いた場合の弾性率は、常温で12GPa、250℃で6GPaである。
内層に本発明の繊維方向に負の熱膨張を示す有機繊維で形成された織布1を含む絶縁層2を配置することにより、まず基板単体での反り量が小さくなる。その上、基板全体の熱膨張を抑制することができるため、ICとの熱膨張差が小さくなり、リフロー時の基板反り量も小さくなる。これにより、特にPoPのようなパッケージスタック時の接合安定性は高まり、狭ピッチ接合が可能となる。また、寸法変動が小さいことで実装界面の残留応力を低減でき、実装時のストレスを抑制することも可能となり、多孔質の低誘電率材料からなるICへのダメージも小さくなる。従って、前記絶縁層を有する多層プリント配線板を用いて実装ストレスと基板反りの小さい半導体装置を得ることができる。
さらに、内層に本発明の繊維方向に負の熱膨張を示す有機繊維で形成された織布1を含む絶縁層2を配置することで、ビルドアップ材料として一般的な樹脂フィルムなどのような剛性の低い(柔らかい)材料を最表層に用いた場合でも、内層の剛性の高さから基板全体の寸法変動を抑制でき、反り量を小さくすることが可能である。この場合、セミアディティブ法を用いたファインピッチ化も可能となる。
(実施の形態2)
以下本発明の実施の形態2について、本発明の特に請求項1乃至請求項8及び請求項10及び請求項12乃至14に記載の発明について図面を参照しながら説明する。本発明の実施の形態2におけるプリント配線基板の具体的な製造方法については、実施の形態1に示した図3、図4と同様であるため詳細な説明は省略する。
以下本発明の実施の形態2について、本発明の特に請求項1乃至請求項8及び請求項10及び請求項12乃至14に記載の発明について図面を参照しながら説明する。本発明の実施の形態2におけるプリント配線基板の具体的な製造方法については、実施の形態1に示した図3、図4と同様であるため詳細な説明は省略する。
図5は、本発明の実施の形態2における配線基板の断面図である。本実施の形態のプリント配線基板は、繊維方向に負の熱膨張を示し、かつ表面に凹凸形状を有する有機繊維で形成された織布と熱硬化性樹脂からなる絶縁層2が、少なくとも一層、図5に示すように多層プリント配線板の最外層に配置されていることを特徴とする。織布を形成する有機繊維の表面が凹凸形状であることにより有機繊維と樹脂の密着性を確保しながら、織布に起因する高い剛性を得ることができる。実施の形態1に記載の効果に加え、最外層に前記絶縁層2を配置することにより、実装界面でのICとの熱膨張差は実施の形態1に記載の場合より小さくすることができるため、IC実装時の反り低減に対する効果は高い。また、熱による寸法挙動が安定するため、部品の実装信頼性を向上させることも可能である。
(実施の形態3)
以下、本発明の実施の形態3について、特に本発明の請求項1乃至請求項16に記載の発明について図面を参照しながら説明する。
以下、本発明の実施の形態3について、特に本発明の請求項1乃至請求項16に記載の発明について図面を参照しながら説明する。
図6は、本発明の実施の形態3における半導体装置の断面図である。図6に示すように、本実施の形態の半導体装置は、実施の形態1乃至13に記載の多層プリント配線板とICとICを接続する電極からなるものである。IC21はその素子が形成されている面を、前記多層プリント配線板20に対向させた状態で多層プリント配線板の片側の面にのみ実装している、高機能を有する半導体装置である。
従来のガラスエポキシ基材を絶縁層とする基板にICを実装した場合、ICと基板の熱膨張差から反りが発生するが、BGAのように基板周辺に接続端子が配置されていて基板サイズがICのサイズよりも大きい場合、特にこの基板反りはIC直下よりもIC周辺部分で大きくなる。実施の形態1乃至13に記載の多層プリント配線板は、CSPのように、実装されるICがパッケージとほぼ同程度のサイズのものについても勿論であるが、BGAのような反りが大きいものに対し特に有効である。
また、本発明の半導体装置は、多層プリント配線板の片側の面に2個以上ICを実装して形成していても良い。通常、片側の面にのみICを実装した場合、基板の反り量は大きくなるが、本構造のように、実施の形態1乃至13に記載の多層プリント配線板を用いれば、ICとの熱膨張差を小さくすることができるため、実装界面における残留応力が小さくなり、反りの小さい半導体装置を実現できる。
次に本発明の実施の形態3における半導体装置の具体的な製造方法について図7(a)〜(d)を参照しながら説明する。
本発明の実施の形態3における半導体装置の製造方法のうち多層プリント配線板の具体的な製造方法については、実施の形態1に示した図3、図4と同様であるため詳細な説明は省略する。
次にICの実装方法について説明する。ここでは、フリップチップ実装に関する実装方法の中でもはんだを用いた実装工法について図面を参照しながら説明する。
まず、IC21端子上にはんだで突起電極22を形成する(図7(a))。突起電極22の形成方法としては、ボール法、印刷法、めっき法などがある。次に、突起電極22を形成したIC21を反転させて、その突起電極22が多層プリント配線板20の配線パターンに対向するようにしてリフローにて加熱を行い、はんだを溶融させる(図7(b))。こうして突起電極と配線パターンが接続され、IC21と多層プリント配線板20が接続される(図7(c))。次にICと基板との狭い間隙に、液状樹脂、主に熱硬化性樹脂組成物を注入し、加熱・硬化を行い、樹脂硬化物によりICと基板との狭い間隙を封止・接着固定する(図7(d))。
なお、本発明の半導体装置は、実施の形態1乃至13に記載の多層プリント配線板の両側の面に半導体を実装していても良い。また、各2個以上ICを実装して形成していても良く、両側の面に非対称にICを実装していても良い。通常、両側の面に非対称にICを実装した場合、基板のうねりが大きくなるが、本構造のように、実施の形態1乃至13に記載の多層プリント配線板を用いれば、ICとの熱膨張差を小さくすることができ、実装界面における残留応力が小さくなり、うねりを最小限にとどめ、接合安定性に優れた半導体装置を実現できる。
本発明の多層プリント配線板を用いることにより、ICとの熱膨張差を少なくすることができるため、実装界面における残留応力が小さくなり、半導体装置としての反りを低減することができる。また熱膨張係数のミスマッチも小さいためにパッケージ基板とIC間の内部応力が軽減され、ICへのダメージも軽減する。これらの効果により、信頼性の高い半導体装置を得ることが可能となる。
1 織布
2 絶縁層
3 バイア
4 離型フィルム
5 絶縁基材
6 貫通孔
7 導電性ペースト
8 導電性ペーストを貫通孔に充填した絶縁基材
9 金属箔
10 配線パターン(内層)
11 両面基板
12 金属箔
13 配線パターン(最外層)
20 多層プリント配線板
21 IC
22 突起電極
23 封止樹脂
2 絶縁層
3 バイア
4 離型フィルム
5 絶縁基材
6 貫通孔
7 導電性ペースト
8 導電性ペーストを貫通孔に充填した絶縁基材
9 金属箔
10 配線パターン(内層)
11 両面基板
12 金属箔
13 配線パターン(最外層)
20 多層プリント配線板
21 IC
22 突起電極
23 封止樹脂
Claims (16)
- 絶縁層の少なくとも一層が、繊維方向に負の熱膨張を示す有機繊維で形成された織布と熱硬化性樹脂からなる層で構成され、前記有機繊維の表面が凹凸を有することを特徴とする多層プリント配線板。
- 繊維方向に負の熱膨張を示す有機繊維で形成された織布を含む絶縁層の熱膨張係数が、10ppm/℃以下である請求項1に記載の多層プリント配線板。
- 繊維方向に負の熱膨張係数を示す有機繊維が、全芳香族ポリアミド(アラミド)、ポリパラフェニレンベンゾビスオキサゾール、ポリイミドベンズオキサゾールのいずれかである請求項1に記載の多層プリント配線板。
- 織布を構成する有機繊維の径が5μm〜15μmである請求項1に記載の多層プリント配線板。
- 繊維方向に負の熱膨張を示す有機繊維で形成された織布を含む絶縁層は、ハロゲンを含有しない請求項1に記載の多層プリント配線板。
- 熱硬化性樹脂中に、無機フィラーが分散されてなる請求項1に記載の多層プリント配線板。
- 熱硬化性樹脂中に分散される無機フィラーが、水酸化アルミニウム、水酸化マグネシウムのいずれかである請求項1に記載の多層プリント配線板。
- 熱硬化性樹脂中に、窒素、リン元素が含まれることを特徴とする請求項1に記載の多層プリント配線板。
- 絶縁層の少なくとも一層が、繊維方向に負の熱膨張を示す有機繊維で形成された織布と熱硬化性樹脂からなる層で構成され、前記有機繊維の表面が凹凸を有することを特徴とする多層プリント配線板であって、前記多層プリント配線板の内層に、繊維方向に負の熱膨張を示す有機繊維で形成された織布と熱硬化性樹脂からなる絶縁層を含むことを特徴とする請求項1乃至8のいずれか一つに記載の多層プリント配線板。
- 絶縁層の少なくとも一層が、繊維方向に負の熱膨張を示す有機繊維で形成された織布と熱硬化性樹脂からなる層で構成され、前記有機繊維の表面が凹凸を有することを特徴とする多層プリント配線板であって、前記多層プリント配線板の最外層に、繊維方向に負の熱膨張を示す有機繊維で形成された織布と熱硬化性樹脂からなる絶縁層を含むことを特徴とする請求項1乃至8のいずれか一つに記載の多層プリント配線板。
- 絶縁層を貫通する電気的接続手段として、絶縁層を貫通する貫通孔内に導電性ペーストを圧接充填して形成した手段を用いた請求項9または10に記載の多層プリント配線板。
- 絶縁層を貫通する電気的接続手段として、絶縁層に基板上に形成したバンプを熱圧接して形成した手段を用いた請求項9または10に記載の多層プリント配線板。
- 絶縁層を貫通する電気的接続手段として、金属めっきで形成した手段を用いた請求項9または10に記載の多層プリント配線板。
- 請求項1乃至13のいずれか一つに記載の多層プリント配線板の片面にICを実装した半導体装置。
- 請求項1乃至13のいずれか一つに記載の多層プリント配線板の片面にICを実装した半導体装置において、前記多層プリント配線板の片面に2個以上の半導体を実装した半導体装置。
- 請求項1乃至13のいずれか一つに記載の多層プリント配線板の両面にICを実装した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073285A JP2009231431A (ja) | 2008-03-21 | 2008-03-21 | 多層プリント配線板およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073285A JP2009231431A (ja) | 2008-03-21 | 2008-03-21 | 多層プリント配線板およびこれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231431A true JP2009231431A (ja) | 2009-10-08 |
Family
ID=41246525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073285A Pending JP2009231431A (ja) | 2008-03-21 | 2008-03-21 | 多層プリント配線板およびこれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009231431A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012051375A1 (en) * | 2010-10-13 | 2012-04-19 | Qualcomm Incorporated | Method and apparatus for improving substrate warpage |
CN104974523A (zh) * | 2015-05-21 | 2015-10-14 | 郑州大学 | 一种低热膨胀系数Zr2WP2O12/聚酰亚胺复合材料及其制备方法 |
JP2016066710A (ja) * | 2014-09-25 | 2016-04-28 | イビデン株式会社 | フレックスリジッド配線板 |
-
2008
- 2008-03-21 JP JP2008073285A patent/JP2009231431A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012051375A1 (en) * | 2010-10-13 | 2012-04-19 | Qualcomm Incorporated | Method and apparatus for improving substrate warpage |
US20120090883A1 (en) * | 2010-10-13 | 2012-04-19 | Qualcomm Incorporated | Method and Apparatus for Improving Substrate Warpage |
CN103155145A (zh) * | 2010-10-13 | 2013-06-12 | 高通股份有限公司 | 用于改善衬底翘曲的方法和设备 |
JP2013541216A (ja) * | 2010-10-13 | 2013-11-07 | クアルコム,インコーポレイテッド | 基板の反りを改善するための方法および装置 |
KR101561512B1 (ko) * | 2010-10-13 | 2015-10-19 | 퀄컴 인코포레이티드 | 기판 휘어짐을 개선하기 위한 방법 및 장치 |
JP2016066710A (ja) * | 2014-09-25 | 2016-04-28 | イビデン株式会社 | フレックスリジッド配線板 |
CN104974523A (zh) * | 2015-05-21 | 2015-10-14 | 郑州大学 | 一种低热膨胀系数Zr2WP2O12/聚酰亚胺复合材料及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9717151B2 (en) | Flex-rigid wiring board | |
US9456492B2 (en) | Printed circuit board with warpage prevention layer | |
US8299366B2 (en) | Wiring board and method for manufacturing the same | |
US9474158B2 (en) | Printed wiring board | |
JP6504665B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
US8395056B2 (en) | Multilayer printed wiring board and mounting body using the same | |
KR102425753B1 (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지 | |
US9554462B2 (en) | Printed wiring board | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR20080076241A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
JP6221221B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JP2015106615A (ja) | プリント配線板、プリント配線板の製造方法 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2015149477A (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
US20150319842A1 (en) | Circuit board and method for manufacturing the same | |
JP2015076599A (ja) | 電子部品内蔵印刷回路基板及びその製造方法 | |
JP6228851B2 (ja) | 配線基板、配線基板の製造方法 | |
JP2010010329A (ja) | 配線基板およびその製造方法 | |
JP2010226075A (ja) | 配線板及びその製造方法 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
JP2009231431A (ja) | 多層プリント配線板およびこれを用いた半導体装置 | |
JP6639934B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2007115809A (ja) | 配線基板 | |
JP5593863B2 (ja) | 積層回路基板および基板製造方法 |