JP5433923B2 - スティフナ付き基板およびその製造方法 - Google Patents
スティフナ付き基板およびその製造方法 Download PDFInfo
- Publication number
- JP5433923B2 JP5433923B2 JP2006180609A JP2006180609A JP5433923B2 JP 5433923 B2 JP5433923 B2 JP 5433923B2 JP 2006180609 A JP2006180609 A JP 2006180609A JP 2006180609 A JP2006180609 A JP 2006180609A JP 5433923 B2 JP5433923 B2 JP 5433923B2
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- substrate
- temperature
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 117
- 239000003351 stiffener Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000853 adhesive Substances 0.000 claims description 60
- 230000001070 adhesive effect Effects 0.000 claims description 58
- 229920001187 thermosetting polymer Polymers 0.000 claims description 35
- 230000009477 glass transition Effects 0.000 claims description 34
- 239000011810 insulating material Substances 0.000 claims description 32
- 239000012792 core layer Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims description 10
- 238000005304 joining Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000001723 curing Methods 0.000 description 33
- 238000000034 method Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000002844 melting Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 3
- 229920006332 epoxy adhesive Polymers 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
配線部と有機絶縁材料により形成された絶縁部とを有するプリント基板、および該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナを準備する第1のステップと、該プリント基板およびスティフナを熱硬化性接着剤により接合する第2のステップとを有し、前記第2のステップにおいて、前記熱硬化性接着剤の硬化処理温度が前記有機絶縁材料のガラス転移点以上の温度であることを特徴とするスティフナ付き基板の製造方法(1)。
前記硬化処理温度は、前記有機絶縁材料のガラス転移領域における最高温度以上の温度で硬化させることを特徴とする付記1に記載のスティフナ付き基板の製造方法。
前記硬化処理温度は、前記プリント基板に部品を実装するための加熱温度以下の温度であることを特徴とする付記1又は2に記載のスティフナ付き基板の製造方法。
前記第2のステップにおいて、温度が前記硬化処理温度に到達した時点での熱硬化性接着剤の硬化反応率が20%以下であることを特徴とする付記1から3のいずれか1つに記載のスティフナ付き基板の製造方法(2)。
前記熱硬化性接着剤の融点が、100℃以上180℃以下であることを特徴とする付記1から4のいずれか1つに記載のスティフナ付き基板の製造方法。
前記第2のステップにおいて、前記プリント基板および前記スティフナを、該プリント基板およびスティフナの面内方向外側への熱膨張を許容した状態で厚さ方向に加圧することを特徴とする付記1から5のいずれか1つに記載のスティフナ付き基板の製造方法(3)。
前記プリント基板は、コア層を有さないビルドアップ積層基板であることを特徴とする付記1から6のいずれか1つに記載のスティフナ付き基板の製造方法。
配線部と有機絶縁材料により形成された絶縁部とを有するプリント基板と、該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナと、該プリント基板およびスティフナを接合した熱硬化性接着剤とを有し、前記熱硬化性接着剤は、前記有機絶縁材料のガラス転移点以上の温度で硬化処理されたものであることを特徴とするスティフナ付き基板(4)。
前記熱硬化性接着剤は、硬化処理において前記温度に到達した時点での硬化反応率が20%以下となる特性を有することを特徴とする付記8に記載のスティフナ付き基板。
前記熱硬化性接着剤の融点は、100℃以上180℃以下であることを特徴とする付記8又は9に記載のスティフナ付き基板。
前記温度は、該有機絶縁材料のガラス転移領域における最高温度以上の温度であることを特徴とする付記8から10のいずれか1つに記載のスティフナ付き基板。
前記温度は、前記プリント基板に部品を実装するための加熱温度以下の温度であることを特徴とする付記8から11のいずれか1つに記載のスティフナ付き基板。
前記プリント基板は、コア層を有さないビルドアップ積層基板であることを特徴とする付記8から12のいずれか1つに記載のスティフナ付き基板。
付記1から7のいずれか1つに記載の製造方法により製造されたスティフナ付き基板又は付記8から13のいずれか1つに記載のスティフナ付き基板を有することを特徴とする電子機器(5)。
1a 配線部
1b 絶縁部
2 スティフナ
3 熱硬化性接着剤
4 LSIベアチップ
10 パッケージ基板
101 ステージ
104 荷重板
Claims (4)
- 配線部と有機絶縁材料により形成された絶縁部とを有し、コア層を有さず、ビルドアップ層を有するプリント基板、および該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナを準備する第1のステップと、
前記プリント基板および前記スティフナを熱硬化性接着剤により接合する第2のステップとを有し、
前記熱硬化性接着剤の硬化温度が前記有機絶縁材料のガラス転移点以上の温度であることを特徴とするスティフナ付き基板の製造方法。 - 前記第2のステップにおいて、前記プリント基板およびスティフナを、該プリント基板およびスティフナの面内方向外側への熱膨張を許容した状態で厚さ方向に加圧することを特徴とする請求項1に記載のスティフナ付き基板の製造方法。
- 配線部と有機絶縁材料により形成された絶縁部とを有し、コア層を有さず、ビルドアップ層を有するプリント基板と、
該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナと、
前記プリント基板および前記スティフナを接合した熱硬化性接着剤とを有し、
前記熱硬化性接着剤の硬化温度が前記有機絶縁材料のガラス転移点以上の温度であることを特徴とするスティフナ付き基板。 - 請求項1又は2に記載の製造方法により製造されたスティフナ付き基板又は請求項3に記載のスティフナ付き基板を有することを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180609A JP5433923B2 (ja) | 2006-06-30 | 2006-06-30 | スティフナ付き基板およびその製造方法 |
US11/637,911 US20080002374A1 (en) | 2006-06-30 | 2006-12-13 | Substrate with stiffener and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180609A JP5433923B2 (ja) | 2006-06-30 | 2006-06-30 | スティフナ付き基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008010690A JP2008010690A (ja) | 2008-01-17 |
JP5433923B2 true JP5433923B2 (ja) | 2014-03-05 |
Family
ID=38876391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006180609A Expired - Fee Related JP5433923B2 (ja) | 2006-06-30 | 2006-06-30 | スティフナ付き基板およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080002374A1 (ja) |
JP (1) | JP5433923B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101169686B1 (ko) * | 2008-11-07 | 2012-08-06 | 에스케이하이닉스 주식회사 | 반도체 패키지용 기판 및 이의 제조 방법 |
US7851269B2 (en) * | 2009-02-19 | 2010-12-14 | Intel Corporation | Method of stiffening coreless package substrate |
US8703535B2 (en) | 2012-06-07 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit packaging system with warpage preventing mechanism and method of manufacture thereof |
KR101540070B1 (ko) | 2014-10-27 | 2015-07-29 | 삼성전자주식회사 | 패키지 기판 및 반도체 패키지의 제조방법 |
JP7115032B2 (ja) * | 2018-05-24 | 2022-08-09 | 富士通株式会社 | 基板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717153A (en) * | 1980-07-04 | 1982-01-28 | Asahi Glass Co Ltd | Sealing method of electronic parts |
US6347037B2 (en) * | 1994-04-28 | 2002-02-12 | Fujitsu Limited | Semiconductor device and method of forming the same |
JPH11284097A (ja) * | 1998-03-30 | 1999-10-15 | Fujitsu Ltd | 半導体装置 |
US6224711B1 (en) * | 1998-08-25 | 2001-05-01 | International Business Machines Corporation | Assembly process for flip chip package having a low stress chip and resulting structure |
JP2002363257A (ja) * | 2001-06-04 | 2002-12-18 | Mitsui Chemicals Inc | 高耐熱難燃性樹脂組成物 |
JP4390541B2 (ja) * | 2003-02-03 | 2009-12-24 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
WO2004086498A1 (ja) * | 2003-03-26 | 2004-10-07 | Fujitsu Limited | 半導体装置 |
JP4194408B2 (ja) * | 2003-04-03 | 2008-12-10 | 日本特殊陶業株式会社 | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 |
JP4460341B2 (ja) * | 2004-04-09 | 2010-05-12 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP4597561B2 (ja) * | 2004-04-09 | 2010-12-15 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
-
2006
- 2006-06-30 JP JP2006180609A patent/JP5433923B2/ja not_active Expired - Fee Related
- 2006-12-13 US US11/637,911 patent/US20080002374A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080002374A1 (en) | 2008-01-03 |
JP2008010690A (ja) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305766B2 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
JP5657908B2 (ja) | インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法 | |
US7138709B2 (en) | Microelectronic package array | |
US9185799B2 (en) | Printed wiring board | |
JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
JP4518114B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
KR101055509B1 (ko) | 전자부품 내장형 인쇄회로기판 | |
JP2006502587A (ja) | マルチチップパッケージ用のコンポーネント、方法およびアセンブリ | |
JP2005327780A (ja) | 配線基板及びそれを用いた半導体パッケージ | |
JPWO2009038169A1 (ja) | 半導体装置及びその製造方法 | |
JP5433923B2 (ja) | スティフナ付き基板およびその製造方法 | |
JP2014120773A (ja) | パッケージ構造及びパッケージ方法 | |
KR100642356B1 (ko) | 반도체장치와 반도체장치용 다층 기판 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
US20220051963A1 (en) | Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure | |
JP2003273482A (ja) | 回路基板及びその製造方法及び電子装置 | |
JP2017224672A (ja) | 半導体パッケージ基板、半導体パッケージ、およびその製造方法 | |
JP2006210566A (ja) | 半導体装置 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
JP2006351819A (ja) | 部品内蔵基板 | |
JP2013243380A (ja) | 半導体装置 | |
JPWO2007139101A1 (ja) | 電子部品の実装構造 | |
JP4599891B2 (ja) | 半導体装置用基板並びに半導体装置 | |
JP5120304B2 (ja) | スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 | |
JP6988360B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |