JP5433923B2 - スティフナ付き基板およびその製造方法 - Google Patents
スティフナ付き基板およびその製造方法 Download PDFInfo
- Publication number
- JP5433923B2 JP5433923B2 JP2006180609A JP2006180609A JP5433923B2 JP 5433923 B2 JP5433923 B2 JP 5433923B2 JP 2006180609 A JP2006180609 A JP 2006180609A JP 2006180609 A JP2006180609 A JP 2006180609A JP 5433923 B2 JP5433923 B2 JP 5433923B2
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- substrate
- temperature
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 117
- 239000003351 stiffener Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000853 adhesive Substances 0.000 claims description 60
- 230000001070 adhesive effect Effects 0.000 claims description 58
- 229920001187 thermosetting polymer Polymers 0.000 claims description 35
- 230000009477 glass transition Effects 0.000 claims description 34
- 239000011810 insulating material Substances 0.000 claims description 32
- 239000012792 core layer Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims description 10
- 238000005304 joining Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000001723 curing Methods 0.000 description 33
- 238000000034 method Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000002844 melting Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 3
- 229920006332 epoxy adhesive Polymers 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、有機材料を絶縁材とするプリント基板とスティフナとを接着して製造されるスティフナ付き基板およびその製造方法に関する。
ＬＳＩベアチップをプリント基板にフリップ実装したＬＳＩパッケージには、ＦＣ−ＢＧＡ（Flip Chip Bump Grid Array package）、ＦＣ−ＬＧＡ（Flip Chip Land Grid Array package）およびＦＣ−ＰＧＡ（Flip Chip Pin Grid Array package）などがある。
このようなＬＳＩパッケージにおいては、有機材料を絶縁材とするプリント基板とこれを補強するためのスティフナとを接着して製造されるスティフナ付き基板が多く使用される（例えば、特許文献１，２および非特許文献１参照）。
また、プリント基板の配線の高密度化が進むのに伴い、ＬＳＩ等の電子部品との接続端子数の増加や該接続端子の挟ピッチ化が進んでいる。そして、接続端子数の増加や接続端子の挟ピッチ化に伴い、接続端子の大きさがますます小さくなり、電子部品を実装するプリント基板にはきわめて高い平坦度が要求されている。
図１１に示すように、従来のスティフナ付き基板に用いられるプリント基板２０１には、その厚さ方向中央部にガラスクロスなどで強化されたコア層Ｃが設けられている。該コア層Ｃの表裏には、有機材料の絶縁部２１３と、配線パターン２１１や接続ビア２１２等の配線部とにより構成された配線層を複数積層したビルドアップ層Ｂが設けられている。２１４はコア層２０１を貫通して表裏の配線層を電気的に接続するためのスルーホールである。このスティフナ付き基板では、プリント基板２０１に剛性の高いコア層Ｃが設けられていることにより、プリント基板２０１の平坦度が確保されている。
但し、最近では、ＬＳＩパッケージ全体の薄型化の要求に伴い、これに用いられるプリント基板の薄型化も求められている。このため、従来のプリント基板に設けられていたコア層が排され、ビルドアップ層のみによって形成された薄型のプリント基板（以下、有機基板という：図２参照）と、これに接着されたスティフナとにより構成されるスティフナ付き基板が用いられるようになってきている。
特開２００４−３１１５９８号公報（段落００４４〜００４８、図１〜３）
特開平１１−２８４０９７号公報（段落００２４〜００２９、図１，図２）
「日経エレクトロニクス ２００５／１／３号」（日経ＢＰ社） ハイエンドＰｂフリーＰＫＧの関連記事
しかしながら、コア層を持たない薄型有機基板では、スティフナで補強しただけでは平坦度（平面度）を確保するのが難しい。これについて、図１０を用いて説明する。
図１０（Ａ）には、スティフナ接着前の有機基板２０１を示している。有機基板２０１の表面には、ＬＳＩベアチップ２０４がハンダ付け実装される複数のパッド２０５が形成されている。
図１０（Ｂ）には、有機基板２０１の上面に、Ｃｕ，ＳＵＳ，Ａｌ等の材料で形成された枠形状のスティフナ２０２が複数のパッド２０５を囲むように載せられた状態を示す。有機基板２０１とスティフナ２０２との間には熱硬化性接着剤２０３が配置され、不図示の治具により有機基板２０１とスティフナ２０２とを加圧し、両者の動きを拘束する。
そして、該有機基板２０１とスティフナ２０２とともに熱硬化性接着剤２０３を加熱して硬化させる。熱硬化性接着剤２０３として、一般にエポキシ樹脂系の接着剤が用いられ、その硬化温度は１００℃程度である。但し、ここでは、接着剤の硬化速度を上げるため、１５０℃程度に加熱される場合もある。このとき、スティフナの熱膨張率（例えば、Ｃｕの場合は１７．３ｐｐｍ／Ｋ）よりも有機基板２０１の熱膨張率（例えば、２５〜３０ｐｐｍ／Ｋ）の方がかなり大きいが、上述した治具による拘束によって熱膨張による相対変位が抑えられたまま接着が完了する。この後、室温域に冷却されることにより、有機基板２０１の方がスティフナ２０２より熱膨張率が大きい分、大きく縮むため、有機基板２０１の反りは低減する。
しかし、このスティフナ付き基板を、ＬＳＩベアチップ２０４を実装するために、ハンダの溶融温度である２４０〜２６０℃前後に加熱すると、前述したように有機基板２０１の方がスティフナ２０２より熱膨張率が大きいため、図１０（Ｃ）に示すように、有機基板２０１に大きな反りやうねりが発生する。したがって、図１０（Ｄ）に示すように、ＬＳＩベアチップ２０４の実装に支障が出る。
本発明は、電子部品を実装するために高温に加熱した場合やその後冷却された場合に、プリント基板の高い平坦度を確保することができるようにしたスティフナ付き基板およびその製造方法を提供することを目的の１つとしている。
本発明の一側面としてのスティフナ付き基板の製造方法は、配線部と有機絶縁材料により形成された絶縁部とを有し、コア層を有さず、ビルドアップ層を有するプリント基板、および該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナを準備する第１のステップと、該プリント基板およびスティフナを熱硬化性接着剤により接合する第２のステップとを有する。そして、熱硬化性接着剤の硬化温度が有機絶縁材料のガラス転移点以上の温度であることを特徴とする。
また、本発明の他の側面としてのスティフナ付き基板は、配線部と有機絶縁材料により形成された絶縁部とを有し、コア層を有さず、ビルドアップ層を有するプリント基板と、該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナと、該プリント基板およびスティフナを接合した熱硬化性接着剤とを有する。そして、該熱硬化性接着剤の硬化温度が有機絶縁材料のガラス転移点以上の温度であることを特徴とする。
熱硬化性接着剤の硬化温度が有機絶縁材料のガラス転移点以上の温度であるため、プリント基板を少なくとも該ガラス転移点までは接着剤の接着力による拘束を受けずに熱膨張させることができる。このため、プリント基板に反りやうねりがほとんどない状態で該基板とスティフナとを接合することができる。
しかも、該ガラス転移点および硬化温度よりも高温の部品実装温度では、有機絶縁材料の弾性率が大きく低下するため、プリント基板の熱膨張率は配線部を形成する金属の熱膨張率が支配的となる。このため、プリント基板とスティフナとの熱膨張率差は小さくなり、該部品実装温度でのプリント基板の反りやうねりの発生も抑えられる。したがって、プリント基板の平坦度が高い状態で部品実装を行うことができる。また、冷却された状態でのプリント基板に張りを持たせ、平坦度を確保することができる。したがって、部品実装後もプリント基板の平坦度を維持することができる。
また、接着剤の硬化処理のための加熱中において、プリント基板およびスティフナをその面内方向外側への熱膨張を許容した状態、すなわち熱膨張を拘束しない状態で厚さ方向に加圧するとよい。これにより、接着剤の硬化過程においてプリント基板とスティフナ間の平行状態（厚さの均一性）を維持できるとともに、該加圧のよって拘束することなく、プリント基板を本来の熱膨張率に応じて膨張させることができる。
本発明によれば、スティフナ付き基板に電子部品を実装するために、接着剤の硬化温度よりも高温に加熱した場合のプリント基板の反りやうねりを低減し、高い平坦度を確保することができる。したがって、これまで以上に接続端子数が増加したり接続端子間のピッチが小さくなったりした場合でも、部品実装を確実かつ適正に行うことができる。しかも、部品実装後の反り等も低減することができる。
以下、本発明の実施例について図面を参照しながら説明する。
図１Ａおよび図１Ｂには、本発明の実施例であるパッケージ基板（スティフナ付き基板）１０の概略構成を示している。図１Ａは該パッケージ基板１０の側面断面図、図１Ｂは該パッケージ基板の平面図である。
これらの図において、１は矩形状のプリント基板である。このプリント基板１は、図２にその一部の拡大断面を示すように、コア層を有さず、ビルドアップ層Ｂのみにより構成されたビルドアップ積層基板である。
ビルドアップ層Ｂは、Ｃｕ等の導電性が高い金属材料によって形成された配線パターンや接続ビアを含む配線部１ａと、該配線部１ａを絶縁する絶縁部１ｂとにより構成されている。絶縁部１ｂは、エポキシ樹脂等の電気絶縁性の高い有機材料によって形成されている。以下、このプリント基板１を有機基板と称する。
また、図１Ａおよび図１Ｂに示すように、有機基板１の表面には、後述するＬＳＩベアチップ等の電子部品を、いわゆるフリップチップ実装するためのハンダ付けパッド（接続端子）が複数形成されている。また、有機基板１の裏面には、完成したパッケージ基板１０を不図示の他の回路基板に実装するためのハンダ付けパッドが形成されている。
有機基板１の表面には、上記ハンダ付けパッド５が形成された領域（電子部品の実装領域）を囲むように矩形枠状に形成された補強部材としてのスティフナ２がエポキシ系樹脂を主成分とする熱硬化性接着剤３によって接合されている。スティフナ２は、Ｃｕ，ＳＵＳ，Ａｌ等の金属材料で形成されており、パッケージ基板１０および電子部品実装後のＬＳＩパッケージ全体としての剛性および平板性を確保するために設けられている。
なお、本実施例で説明する有機基板１およびスティフナ２の形状は例にすぎず、それぞれ円形やリング形状等、他の形状であってもよい。また、熱硬化性接着剤３も、エポキシ系以外のものであってもよい。
図３および図４には、本実施例のパッケージ基板の製造工程を示している。ここでは、有機基板１の熱膨張率は２５〜３０ｐｐｍ／Ｋ（有機材料絶縁部１ｂの熱膨張率は５０〜８０ｐｐｍ／Ｋ、Ｃｕ配線部１ａの熱膨張率は１７．３ｐｐｍ／Ｋ）、スティフナはＣｕにより作られ、熱膨張率は１７．３ｐｐｍ／Ｋとする。
また、図５（Ａ）には、本実施例の製造工程で用いる治具を示している。この治具は、ベースとなるステージ１０１と、ステージ１０２に対して固定された位置決めピン１０２と、ステージ１０１および位置決めピン１０３に対して固定された位置決めガイド１０３とを有する。さらに、治具は、図５（Ｄ）に示すように、所定の重量を有する荷重板１０４を有する。図５（Ａ）〜（Ｆ）には、図３，４に示す各ステップに対応した該治具上でのパッケージ基板の製造工程を示している。
図４のステップ１では、図３（Ａ）に示すように、有機基板１とスティフナ２が準備される。具体的には、図５（Ａ）に示すように、まず治具のステージ１０１上にスティフナ２が配置される。このとき、スティフナ２の外周に配置された位置決めガイド１０３の下段部によってスティフナ２が位置決めされる。但し、ここでの位置決めは、後述する熱硬化性接着剤３の硬化処理時におけるスティフナ２の面内方向外側（図の左右方向）への熱膨張を許容するように行われる。
次に、図４のステップ２では、図５（Ｂ）に示すように、スティフナ１０２の上面に、熱硬化性接着剤３が配置される。
次に、図４のステップ３では、図５（Ｃ）に示すように、接着剤３の上に有機基板１が配置される。このとき、有機基板１の外周に位置する位置決めガイド１０３の上段部によって有機基板１が位置決めされる。但し、ここでの位置決めは、後述する硬化処理時における有機基板１の面内方向外側への熱膨張を許容するように行われる。
次に、図４のステップ４では、図５（Ｄ）に示すように、有機基板１上に荷重板１０４が配置される。荷重板１０４は位置決めピン１０２によってその面内方向への動きが制限され、かつ厚さ方向の動きは許容された状態で保持される。
荷重板１０４の重量としては、後述する接着剤硬化のための加熱時において接着剤３が硬化するまでの間、有機基板１とスティフナ２間の平行度（パッケージ基板としての厚さの均一性）を維持でき、かつ有機基板１とスティフナ２のそれぞれの熱膨張による面内方向外側への延びを許容できるような重量が選択される。言い換えれば、有機基板１とスティフナ２の熱膨張による延びを拘束しないような低荷重によって両者が厚さ方向に加圧された状態で加熱できるようにしている。
次に、図４のステップ５では、図３（Ｂ）に示すように、接着剤３の硬化による有機基板１とスティフナ２との接合のための加熱（硬化処理）が行われる。具体的には、図５（Ｅ）に示すように、図５（Ｄ）までのセッティングが終了した治具をオーブン１０５内に入れて、所定の硬化温度Ｔａまで加熱する。
ここで、熱硬化性接着剤３としては、有機絶縁材料のガラス転移点Ｔｇ以上の硬化温度Ｔａまで加熱された時点（直後）の硬化反応率が２０％以下であり、該硬化温度Ｔａで数分〜数十分間加熱することによって完全に硬化するものを用いる。
硬化反応率は、硬化温度に到達した直後に、熱硬化反応を分析する示差熱分析装置（Differential Thermal Analyzer：ＤＡＴ）又は示差走査熱量分析装置（Differential Scanning Calorimeter：ＤＳＣ）により得られる、単位重量あたりの熱量から算出又は推定される。
例えば、図８には、本実施例で用いた接着剤３を、昇温速度が１０℃／ｍｉｎで３００℃まで加熱した場合の硬化率反応分析の実験結果を示している。図中の斜線部は２．２９ｃａｌ／ｇを示し、この部分の面積率比から硬化反応率を算出することができる。
ここでの硬化処理温度について図６を用いて説明する。図６には、有機基板１を構成する有機絶縁材料の温度と弾性率との関係を示している。Ｔｇは該有機絶縁材料のガラス転移点であり、この温度を中心とする約１０℃の領域、つまりはガラス転移領域で、有機絶縁材料の弾性率が大きく変化している。具体的には、ガラス転移領域においては、これよりも低い温度領域から高い温度領域に向かって、弾性率が急激に低下している。
本実施例では、硬化温度Ｔａを、ガラス転移点Ｔｇ以上の温度に設定している。有機絶縁材料としてエポキシ樹脂を使用する場合、そのガラス転移点Ｔｇは１００〜１５０℃である。このため、硬化温度Ｔａを、１５０℃以上の温度、例えば１７５℃に設定する。
ここで、１７５℃は、ガラス転移点Ｔｇ以上の温度であると同時に、ガラス転移領域の最高温度以上の温度でもある。このようにガラス転移領域の最高温度以上の温度を硬化温度Ｔａとして選択することにより、有機絶縁材料が十分に軟化して物性が安定した状態で接着剤３を硬化させることができる。したがって、有機基板１の熱膨張量のコントロールを行い易いというメリットがある。
なお、ガラス転移点Ｔｇの測定方法には、ＤＳＣ（示差走査熱量計）法、ＴＭＡ（熱分析装置）法、ＤＭＡ（粘弾性測定装置）法等があるが、いずれの方法で測定してもよい。
また、硬化温度Ｔａは、図６に範囲Ｄで示すように、ガラス転移点Ｔｇ以上であって、後述する部品実装温度Ｔｂ以下の温度であることが好ましい。
また、接着剤３は、常温で結晶性を有し、かつ融点が１００℃以上１８０℃以下の結晶性エポキシ樹脂接着剤を用いることが好ましい。この範囲の接着剤３であれば、市販の接着剤を調合することで、容易に製作することができる。なお、融点が１１０°以上や１２０℃以上であってもよい。
実験では、ジャパンエポキシレジン社製ＹＸ４０００（ビフェニル型エポキシ ＥＷ１９５ 融点１２０℃）と日産化学工業社製ＴＩＰＣ（トリグリシジルイソアニュレート ＥＷ１１０ 融点１２０℃）とを上記硬化反応率特性が得られる比率で混合し、接着剤３を作った。
この接着剤の硬化処理において、前述したように有機基板１とスティフナ２は、治具による拘束も接着剤３の接着力による拘束も受けないため、それぞれの本来の熱膨張率に応じて膨張する（延びる）。その後、接着剤３が硬化することによって、有機基板１はスティフナ２による拘束を受けることになる（つまりは、両者は一体化する）。
このように、接着剤３の熱硬化反応が始まって接着による拘束力が発生する前に（硬化反応率が２０％以下の状態で）、有機絶縁材料のガラス転移点Ｔｇ以上に温度を上げることで、少なくともガラス転移点Ｔａまでは有機基板１およびスティフナ２に本来の熱膨張を発生させた状態でこれら有機基板１とスティフナ２を接合することができる。つまり、少なくともガラス転移点Ｔｇに到達するまでは、接着剤３の硬化による拘束を受けずに有機基板１の熱膨張が許容される。
そして、図５（Ｆ）に示すように、接着剤３が完全に硬化すると、室温等の低温域まで冷却される。こうして、図４のステップ６および図３（Ｃ）に示すようにパッケージ基板１０が完成する。
冷却時において、図３（Ｃ）に示すように、有機基板１およびスティフナ２は収縮するが、有機基板１の熱膨張率の方がスティフナ２のそれよりも大きいため、有機基板１の方により大きな収縮力が発生する。このとき、有機基板１の外周はスティフナ２によって接着剤３を介して固定（拘束）されているため、有機基板１には張りが生じ、高い平坦度が確保される。
次に、引き続き図３および図４を用いて、完成したパッケージ基板１０にＬＳＩベアチップをフリップチップ実装する工程について説明する。図３（Ｄ）に示すように、ＬＳＩベアチップ４の下面には、複数の端子が形成され、各端子にはハンダボール４ａが設けられている。
図４のステップ１０では、パッケージ基板１０のハンダ付けパッド５とＬＳＩベアチップ４のハンダボール４ａとを位置合わせし、両者を接触させた状態で不図示のリフロー炉内にセットし、所定の部品実装温度Ｔｂまで加熱する。部品実装温度Ｔｂは、ハンダボール４ａがリフローする温度であり、硬化温度Ｔａよりも高い２４０℃から２６０℃程度の温度である。
ここで、部品実装温度Ｔｂまで加熱することにより、有機基板１およびスティフナ２が熱膨張する。前述したように、熱膨張量はスティフナ２より有機基板１の方が大きいが、接着剤３の硬化処理過程で、接着剤３による拘束力が発生する前に温度を有機絶縁材料のガラス転移点Ｔｇまで上げたため、少なくともガラス転移点Ｔｇまでは有機基板１に反りやうねりはほとんど発生しない。
しかも、ガラス転移点Ｔｇ以上の温度域では、有機絶縁材料は急激に軟化するので、ガラス転移点Ｔｇ以上の高温の領域での有機基板１の熱膨張率においては、配線部１ａの材料であるＣｕの熱膨張率が支配的となる。つまり、有機基板１の熱膨張率が、Ｃｕによって作られたスティフナ２に同等となる。したがって、ガラス転移点Ｔｇから部品実装温度Ｔｂまでの温度領域では、有機基板１とスティフナ２の熱膨張量が同等となり、有機基板１に反りやうねりは発生しない。
このように、ガラス転移点Ｔｇ以上の温度で接着剤３を硬化させることにより、それより高い部品実装温度ＴｂでＬＳＩベアチップ４を実装する際における有機基板１の反り等の変形を極力小さく抑え、高い平坦度を確保することができる。したがって、パッケージ基板１０に複数設けられたハンダ付けパッド５とＬＳＩベアチップ４に複数設けられたハンダボール４ａとを均一にハンダ接合することができ、ＬＳＩベアチップ４の実装を確実かつ適正に行うことができる。
さらに、ＬＳＩベアチップ４の実装のための加熱が終了した後、室温等に冷却された状態でも、前述したように、有機基板１の外周はスティフナ２によって接着剤３を介して拘束されているため、有機基板１には張りが生じ、高い平坦度が確保される。したがって、ＬＳＩベアチップ４の実装後にハンダ付け部にクラックが生じたり該ハンダ付け部が剥がれたりすることもなく、適正な実装状態が維持される。
本実施例では、熱硬化性接着剤として熱硬化性エポキシ系の接着剤を用いた。これは、部品実装時にハンダのリフローに必要な温度やＬＳＩパッケージとして求められる耐熱性（例えば、２６０℃）および強度を考慮すると、熱硬化性エポキシ系接着剤が最も適切だからである。一方、有機基板に用いられるエポキシ系の有機絶縁材料のガラス転移点は一般に１００〜１５０℃前後である。従来の熱硬化性エポキシ系接着剤は１００℃前後で硬化するものがほとんどであり、有機絶縁材料のガラス転移点より低い温度で硬化処理を行うのが普通であった。
従来において問題が発生しなかった主な理由は、コア層を有するプリント基板とスティフナに用いられるＣｕやＳＵＳなどの材料の熱膨張率が近い値であったため、接着剤の硬化温度と部品実装温度との差がスティフナ接着後の基板の平坦度に悪影響を及ぼすことはほとんど無かったためである。
しかし、本実施例のように、コア層を持たない薄型有機基板を用いる場合、有機絶縁材料と配線材料（主としてＣｕ）の組合せにおいて得られる基板全体の熱膨張係数は２５ｐｐｍ／Ｋ以上になってしまう。このため、ＣｕやＳＵＳなど従来と同様な金属材料よってスティフナを作る場合、７ｐｐｍ／Ｋ以上の大きな熱膨張率差が発生してしまい、上記温度差による有機基板の変形が問題となった。
そこで、本実施例は、熱硬化性接着剤３の硬化温度を有機絶縁材料のガラス転移点Ｔｇ以上とする、言い換えれば、ガラス転移点Ｔｇ以上の硬化温度に到達した時点での硬化反応率が２０％以下となる特性を有する熱硬化性接着剤３を用いることで、確実かつ容易に上記問題を解消できるようにしたものである。
図７には、本実施例でスティフナ２の材料としたＣｕと、これに代えて使用することができるＳＵＳおよびＡｌの熱膨張率等の特性を示す。
以上のようにして製造されたＬＳＩパッケージは、例えば、本発明は、ＬＳＩウェハ用のテスタ基板だけでなく、ノート型パーソナルコンピュータ（ＰＣ）、デジタルカメラ、サーバー、携帯電話等の電子機器に用いられるビルドアップ基板に広く適用することができる。図９に本実施例のＬＳＩパッケージを適用したＬＳＩウェハ用のテスタ基板（電子機器）１５０の上面図を示す。
また、本実施例にて説明したパッケージ基板の構成およびその製造方法は、ＦＣ−ＢＧＡ、ＦＣ−ＬＧＡおよびＦＣ−ＰＧＡ等、各種フリップチップ実装用基板に対して適用することができる。
本願は、さらに以下の事項を開示する。
（付記１）
配線部と有機絶縁材料により形成された絶縁部とを有するプリント基板、および該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナを準備する第１のステップと、該プリント基板およびスティフナを熱硬化性接着剤により接合する第２のステップとを有し、前記第２のステップにおいて、前記熱硬化性接着剤の硬化処理温度が前記有機絶縁材料のガラス転移点以上の温度であることを特徴とするスティフナ付き基板の製造方法（１）。
配線部と有機絶縁材料により形成された絶縁部とを有するプリント基板、および該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナを準備する第１のステップと、該プリント基板およびスティフナを熱硬化性接着剤により接合する第２のステップとを有し、前記第２のステップにおいて、前記熱硬化性接着剤の硬化処理温度が前記有機絶縁材料のガラス転移点以上の温度であることを特徴とするスティフナ付き基板の製造方法（１）。
（付記２）
前記硬化処理温度は、前記有機絶縁材料のガラス転移領域における最高温度以上の温度で硬化させることを特徴とする付記１に記載のスティフナ付き基板の製造方法。
前記硬化処理温度は、前記有機絶縁材料のガラス転移領域における最高温度以上の温度で硬化させることを特徴とする付記１に記載のスティフナ付き基板の製造方法。
（付記３）
前記硬化処理温度は、前記プリント基板に部品を実装するための加熱温度以下の温度であることを特徴とする付記１又は２に記載のスティフナ付き基板の製造方法。
前記硬化処理温度は、前記プリント基板に部品を実装するための加熱温度以下の温度であることを特徴とする付記１又は２に記載のスティフナ付き基板の製造方法。
（付記４）
前記第２のステップにおいて、温度が前記硬化処理温度に到達した時点での熱硬化性接着剤の硬化反応率が２０％以下であることを特徴とする付記１から３のいずれか１つに記載のスティフナ付き基板の製造方法（２）。
前記第２のステップにおいて、温度が前記硬化処理温度に到達した時点での熱硬化性接着剤の硬化反応率が２０％以下であることを特徴とする付記１から３のいずれか１つに記載のスティフナ付き基板の製造方法（２）。
（付記５）
前記熱硬化性接着剤の融点が、１００℃以上１８０℃以下であることを特徴とする付記１から４のいずれか１つに記載のスティフナ付き基板の製造方法。
前記熱硬化性接着剤の融点が、１００℃以上１８０℃以下であることを特徴とする付記１から４のいずれか１つに記載のスティフナ付き基板の製造方法。
（付記６）
前記第２のステップにおいて、前記プリント基板および前記スティフナを、該プリント基板およびスティフナの面内方向外側への熱膨張を許容した状態で厚さ方向に加圧することを特徴とする付記１から５のいずれか１つに記載のスティフナ付き基板の製造方法（３）。
前記第２のステップにおいて、前記プリント基板および前記スティフナを、該プリント基板およびスティフナの面内方向外側への熱膨張を許容した状態で厚さ方向に加圧することを特徴とする付記１から５のいずれか１つに記載のスティフナ付き基板の製造方法（３）。
（付記７）
前記プリント基板は、コア層を有さないビルドアップ積層基板であることを特徴とする付記１から６のいずれか１つに記載のスティフナ付き基板の製造方法。
前記プリント基板は、コア層を有さないビルドアップ積層基板であることを特徴とする付記１から６のいずれか１つに記載のスティフナ付き基板の製造方法。
（付記８）
配線部と有機絶縁材料により形成された絶縁部とを有するプリント基板と、該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナと、該プリント基板およびスティフナを接合した熱硬化性接着剤とを有し、前記熱硬化性接着剤は、前記有機絶縁材料のガラス転移点以上の温度で硬化処理されたものであることを特徴とするスティフナ付き基板（４）。
配線部と有機絶縁材料により形成された絶縁部とを有するプリント基板と、該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナと、該プリント基板およびスティフナを接合した熱硬化性接着剤とを有し、前記熱硬化性接着剤は、前記有機絶縁材料のガラス転移点以上の温度で硬化処理されたものであることを特徴とするスティフナ付き基板（４）。
（付記９）
前記熱硬化性接着剤は、硬化処理において前記温度に到達した時点での硬化反応率が２０％以下となる特性を有することを特徴とする付記８に記載のスティフナ付き基板。
前記熱硬化性接着剤は、硬化処理において前記温度に到達した時点での硬化反応率が２０％以下となる特性を有することを特徴とする付記８に記載のスティフナ付き基板。
（付記１０）
前記熱硬化性接着剤の融点は、１００℃以上１８０℃以下であることを特徴とする付記８又は９に記載のスティフナ付き基板。
前記熱硬化性接着剤の融点は、１００℃以上１８０℃以下であることを特徴とする付記８又は９に記載のスティフナ付き基板。
（付記１１）
前記温度は、該有機絶縁材料のガラス転移領域における最高温度以上の温度であることを特徴とする付記８から１０のいずれか１つに記載のスティフナ付き基板。
前記温度は、該有機絶縁材料のガラス転移領域における最高温度以上の温度であることを特徴とする付記８から１０のいずれか１つに記載のスティフナ付き基板。
（付記１２）
前記温度は、前記プリント基板に部品を実装するための加熱温度以下の温度であることを特徴とする付記８から１１のいずれか１つに記載のスティフナ付き基板。
前記温度は、前記プリント基板に部品を実装するための加熱温度以下の温度であることを特徴とする付記８から１１のいずれか１つに記載のスティフナ付き基板。
（付記１３）
前記プリント基板は、コア層を有さないビルドアップ積層基板であることを特徴とする付記８から１２のいずれか１つに記載のスティフナ付き基板。
前記プリント基板は、コア層を有さないビルドアップ積層基板であることを特徴とする付記８から１２のいずれか１つに記載のスティフナ付き基板。
（付記１４）
付記１から７のいずれか１つに記載の製造方法により製造されたスティフナ付き基板又は付記８から１３のいずれか１つに記載のスティフナ付き基板を有することを特徴とする電子機器（５）。
付記１から７のいずれか１つに記載の製造方法により製造されたスティフナ付き基板又は付記８から１３のいずれか１つに記載のスティフナ付き基板を有することを特徴とする電子機器（５）。
１ 有機基板
１ａ 配線部
１ｂ 絶縁部
２ スティフナ
３ 熱硬化性接着剤
４ ＬＳＩベアチップ
１０ パッケージ基板
１０１ ステージ
１０４ 荷重板
１ａ 配線部
１ｂ 絶縁部
２ スティフナ
３ 熱硬化性接着剤
４ ＬＳＩベアチップ
１０ パッケージ基板
１０１ ステージ
１０４ 荷重板
Claims (4)
- 配線部と有機絶縁材料により形成された絶縁部とを有し、コア層を有さず、ビルドアップ層を有するプリント基板、および該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナを準備する第１のステップと、
前記プリント基板および前記スティフナを熱硬化性接着剤により接合する第２のステップとを有し、
前記熱硬化性接着剤の硬化温度が前記有機絶縁材料のガラス転移点以上の温度であることを特徴とするスティフナ付き基板の製造方法。 - 前記第２のステップにおいて、前記プリント基板およびスティフナを、該プリント基板およびスティフナの面内方向外側への熱膨張を許容した状態で厚さ方向に加圧することを特徴とする請求項１に記載のスティフナ付き基板の製造方法。
- 配線部と有機絶縁材料により形成された絶縁部とを有し、コア層を有さず、ビルドアップ層を有するプリント基板と、
該プリント基板よりも熱膨張率が小さい材料により形成されたスティフナと、
前記プリント基板および前記スティフナを接合した熱硬化性接着剤とを有し、
前記熱硬化性接着剤の硬化温度が前記有機絶縁材料のガラス転移点以上の温度であることを特徴とするスティフナ付き基板。 - 請求項１又は２に記載の製造方法により製造されたスティフナ付き基板又は請求項３に記載のスティフナ付き基板を有することを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006180609A JP5433923B2 (ja) | 2006-06-30 | 2006-06-30 | スティフナ付き基板およびその製造方法 |
| US11/637,911 US20080002374A1 (en) | 2006-06-30 | 2006-12-13 | Substrate with stiffener and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006180609A JP5433923B2 (ja) | 2006-06-30 | 2006-06-30 | スティフナ付き基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008010690A JP2008010690A (ja) | 2008-01-17 |
| JP5433923B2 true JP5433923B2 (ja) | 2014-03-05 |
Family
ID=38876391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006180609A Expired - Fee Related JP5433923B2 (ja) | 2006-06-30 | 2006-06-30 | スティフナ付き基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080002374A1 (ja) |
| JP (1) | JP5433923B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101169686B1 (ko) * | 2008-11-07 | 2012-08-06 | 에스케이하이닉스 주식회사 | 반도체 패키지용 기판 및 이의 제조 방법 |
| US7851269B2 (en) * | 2009-02-19 | 2010-12-14 | Intel Corporation | Method of stiffening coreless package substrate |
| US8703535B2 (en) | 2012-06-07 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit packaging system with warpage preventing mechanism and method of manufacture thereof |
| KR101540070B1 (ko) | 2014-10-27 | 2015-07-29 | 삼성전자주식회사 | 패키지 기판 및 반도체 패키지의 제조방법 |
| JP7115032B2 (ja) * | 2018-05-24 | 2022-08-09 | 富士通株式会社 | 基板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717153A (en) * | 1980-07-04 | 1982-01-28 | Asahi Glass Co Ltd | Sealing method of electronic parts |
| US6347037B2 (en) * | 1994-04-28 | 2002-02-12 | Fujitsu Limited | Semiconductor device and method of forming the same |
| JPH11284097A (ja) * | 1998-03-30 | 1999-10-15 | Fujitsu Ltd | 半導体装置 |
| US6224711B1 (en) * | 1998-08-25 | 2001-05-01 | International Business Machines Corporation | Assembly process for flip chip package having a low stress chip and resulting structure |
| JP2002363257A (ja) * | 2001-06-04 | 2002-12-18 | Mitsui Chemicals Inc | 高耐熱難燃性樹脂組成物 |
| JP4390541B2 (ja) * | 2003-02-03 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| WO2004086498A1 (ja) * | 2003-03-26 | 2004-10-07 | Fujitsu Limited | 半導体装置 |
| JP4194408B2 (ja) * | 2003-04-03 | 2008-12-10 | 日本特殊陶業株式会社 | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 |
| JP4460341B2 (ja) * | 2004-04-09 | 2010-05-12 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP4597561B2 (ja) * | 2004-04-09 | 2010-12-15 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
-
2006
- 2006-06-30 JP JP2006180609A patent/JP5433923B2/ja not_active Expired - Fee Related
- 2006-12-13 US US11/637,911 patent/US20080002374A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080002374A1 (en) | 2008-01-03 |
| JP2008010690A (ja) | 2008-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8305766B2 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
| JP5657908B2 (ja) | インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法 | |
| US7138709B2 (en) | Microelectronic package array | |
| US9185799B2 (en) | Printed wiring board | |
| JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
| JP4518114B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| KR101055509B1 (ko) | 전자부품 내장형 인쇄회로기판 | |
| JP2006502587A (ja) | マルチチップパッケージ用のコンポーネント、方法およびアセンブリ | |
| JP2005327780A (ja) | 配線基板及びそれを用いた半導体パッケージ | |
| JPWO2009038169A1 (ja) | 半導体装置及びその製造方法 | |
| JP5433923B2 (ja) | スティフナ付き基板およびその製造方法 | |
| JP2014120773A (ja) | パッケージ構造及びパッケージ方法 | |
| KR100642356B1 (ko) | 반도체장치와 반도체장치용 다층 기판 | |
| JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
| US20220051963A1 (en) | Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure | |
| JP2003273482A (ja) | 回路基板及びその製造方法及び電子装置 | |
| JP2017224672A (ja) | 半導体パッケージ基板、半導体パッケージ、およびその製造方法 | |
| JP2006210566A (ja) | 半導体装置 | |
| JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
| JP2006351819A (ja) | 部品内蔵基板 | |
| JP2013243380A (ja) | 半導体装置 | |
| JPWO2007139101A1 (ja) | 電子部品の実装構造 | |
| JP4599891B2 (ja) | 半導体装置用基板並びに半導体装置 | |
| JP5120304B2 (ja) | スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 | |
| JP6988360B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090408 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |