TW556466B - Multilayer printed wiring board, method of making the same and method of making fiber reinforced resin substrate - Google Patents

Multilayer printed wiring board, method of making the same and method of making fiber reinforced resin substrate Download PDF

Info

Publication number
TW556466B
TW556466B TW092101271A TW92101271A TW556466B TW 556466 B TW556466 B TW 556466B TW 092101271 A TW092101271 A TW 092101271A TW 92101271 A TW92101271 A TW 92101271A TW 556466 B TW556466 B TW 556466B
Authority
TW
Taiwan
Prior art keywords
wiring
core
carbon fiber
fiber reinforced
laminated structure
Prior art date
Application number
TW092101271A
Other languages
English (en)
Other versions
TW200414860A (en
Inventor
Tomoyuki Abe
Nobuyuki Hayashi
Motoaki Tani
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW556466B publication Critical patent/TW556466B/zh
Publication of TW200414860A publication Critical patent/TW200414860A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

556466 10 15 20 倒衮封裝中 玖、發明說明 (發明說明應敛明:發明所屬之技術領域、先前技術、内容、實施方式及圓式簡單說明)
C發明所屬之技術領域I 技術領域 本發明係有關於一種可應用於半導體晶片封裝基板、 5主機板、探針卡用基板等之多層配線基板及其製造方法, 及可用於製造多層配線基板之纖維強化樹脂基板之製造方 法。 背景技術 近年來,隨著對於電子機器之高性能化及小型化等的 要求,組裝於電子機器之電子零件的高密度封裝化也急速 發展中。為了對應於此種高密度封裝化,就半導體晶片而 a,#以裸晶片狀態平面封裝於配線基板,即倒裝封裝。 至於用以搭載半導體晶片之配線基板,隨著半導體晶 片之多腳化,傾向於採㈣合達成配線之高密度化的多層 、、友土板此種包含由半導體晶片及多層配線基板所構成 之封裝構造㈣導體封裝件,為了構錢定電子電路之一 部份,可更進-步封裝於主機板。就主機板而言,亦可採 用適合達成配線之高密度化的多層配線基板。另_方面, 在k查衣!^於夕數半導體元件的半導體晶圓和單—半導體 晶片時,搭載有該晶圓和晶片之探針卡之基板,亦可因應 70件和晶片之多腳化而採用多層配線基板。 宁於配線基板和搭載於其上之半導體晶 片之間的間隙,一般得右搶吉 係充填填充劑。若為沒有充填填充劑 6 556466 玖、發明說明 的狀態,則常會因配線基板及半導體晶片之平面内方向之 熱膨脹率之差,而導致配線基板及半導體晶片之間電性連 接的可靠性降低。以一般半導體材料所作之半導體晶片之 平面内方向之熱膨脹率約為3.5ppm/t,而採用玻璃環氧 5基板作為核心基板之一般配線基板之平面内方向之熱膨脹 率為12〜20ppm/°C ,兩者之熱膨脹率之差較大。因此,由 於環境溫度之變化,或者,由於經歷環境溫度之變化,配 線基板和搭載於其上之半導體晶片之間的電性連接部容易 產生應力。若於電性連接部產生預定以上之應力時,於該 1〇連接部之半導體晶片之凸塊和配線基板之電極墊的界面等 ,便容易產生裂紋或剝離。倒裝封裝中充填於半導體晶片 和配線基板之間的填充劑,具有用以緩和此種產生於電性 連接部之應力的機能。藉該應力緩和機能,可抑制電性連 接部之裂紋或剝離,而有助於確保倒裝封裝之連接可靠性 15 〇 然而,將大型半導體晶片封裝於配線基板時,若僅依 賴填充劑之應力緩和機能,常無法確保充分之連接可靠性 。攻是由於因配線基板及半導體晶片之熱膨脹率之差而起 的兩者熱膨脹差之絕對量,隨著晶片愈大型就愈大之故。 2〇又,熱膨脹差愈大,於電性連接部產生之應力亦愈大。 又,將半導體晶圓或較大型半導體晶片搭載於探針卡 ,且一邊探測該等所有機能,一進行邊檢查時,若晶圓或 γ片與探針卡之間熱膨脹率差大,該晶圓或晶片之電極和 探針卡之探針腳的位移就會變大。結果,導致無法實施適 7 556466 玖、發明說明 當測試的情形。 為了消除或減輕因配線基板及半導體晶片之平面内方 向之熱膨脹率差而起的前述不理想點,有人提出一種採用 熱膨脹率小之配線基板的方法。熱膨脹率小之配線基板中 5 ,習知已有採用低熱膨脹率之金屬材料作為核心基板的配 線基板。構成金屬核心基板之金屬材料,一般係採用鋁、 銅、矽鋼、鎳-鐵合金、CIC (具有銅/不變鋼/銅之積層構 造的包覆材)。然而,由於金屬材料之比重相當大,故所獲 得之配線基板之重量變大,而不宜採用金屬核心基板。又 10 ’金屬核心基板常缺乏細微製程之加工性,例如,難以開 孔或薄板化。 另一方面’用以減低配線基板之熱膨脹率的方法,已 知者有利用碳纖維材料的技術。該種技術可例舉如日本專 利公開公報特開昭60-140898號、特開平U-40902號、及 15 特開2001-332828號中所揭示者。 曰本專利公開公報特開昭60-140898號中揭示一多層 配線基板,其係具有交互積層含有碳纖維片之絕緣層之石 墨層和銅配線的多層配線構造者。碳纖維之熱膨脹率一般 約為一1〜lppm/°C (25°C),而由於具有含有熱膨脹率如此 20小之碳纖維片的石墨層,故該多層配線基板之熱膨脹率小 。然而,依據日本專利公開公報特開昭6〇-14〇898號,此 種配線基板之多層配線構造係藉所謂批式積層法形成。眾 所周知,批式積層法難以形成細微多層配線構造,進而難 以形成細微間距之外部連接用電極。因此,日本專利公開 8 556466 玖、發明說明 公報特開昭60-140898號中所揭示之配線基板係不適合用 以搭載以細微間距形成外部連接用電極之半導體晶片。 又,日本專利公開公報特開平11-40902號中揭示有一 多層配線基板,其係具有於含有碳纖維片作為基材之核心 5 基板的兩面,積層含有玻璃纖維之預浸體所作之絕緣層和 銅配線的多層配線構造者。由於核心基板含有碳纖維片, 故該配線基板之熱膨脹率小。然而,依據日本專利公開公 報特開平11-40902號,此種配線基板之多層配線構造係藉 批式積層法形成。因此,曰本專利公開公報特開平11-10 40902號中所揭示之配線基板係不適合用以搭載以細微間 距形成外部連接用電極之半導體晶片。 又,日本專利公開公報特開2001-332828號中揭示有 一配線基板,其係具有於含有碳纖維之絕緣層構成之核心 基板的兩面,積層不含有玻璃纖維之預浸體所作之絕緣層 15 和銅配線的積層構造者。然而,含有碳系纖維之絕緣層構 成之核心基板和不含有玻璃纖維之預浸體的熱膨脹率之差 相當大。若熱膨脹率差大,核心基板和絕緣層便容易剝離 。一旦絕緣層從核心基板剝離,不當應力會作用於形成在 絕緣層上之配線,使該配線斷線。因此,依據日本專利公 20 開公報特開2001-332828號中所揭示之技術,難以適當地 製成整體熱膨脹率小之配線基板。 【發明内容】 發明揭示 本發明係有鑑於前述情形而作成者,目的在於提供一 9 556466 玖、發明說明 種可具備細微配線構造且可適當地低熱膨脹率化之多層配 線基板及其製造方法,及可用於製造多層配線基板之纖維 強化樹脂基板之製造方法。 依本發明之第1方面,可提供一種多層配線基板。該 5 多層配線基板係由積層構造所構成者,且該積層構造包含 有:
核心部’包括· 碳纖維強化部,由碳纖維材以及樹脂組成物所構 成;與 10 核心内配線部,包含由至少1層含有玻璃纖維材 之絕緣層和具有10〜40GPa彈性率之導體之配線圖案 所構成的積層構造,且與該碳纖維強化部接合;及 核心外配線部,包含由至少1層絕緣層及配線圖案所 構成之積層構造,且藉該核心内配線部與該核心部接合。
15 在此種結構之多層配線基板中,可具備細微之配線構 造。本發明之第1方面之多層配線基板的核心外配線部, 具有絕緣層和配線圖案之積層構造。該絕緣層不含有玻璃 纖維材和碳纖維材等纖維構件。因此,該核心外配線部可 藉所謂增層法形成。已知的是以增層法所作之多層配線構 20 造等積層配線構造的形成中,可以高密度形成細微配線圖 案。因此,本發明之核心外配線部係可藉增層法而以高密 度形成細微配線。 由於核心外配線部可具備細微配線,故核心外配線部 最上位或最外之配線圖案中,可以細微間距設置外部連接 10 556466 玖、發明說明 用電極部。此時,可對本發明之第1方面之多層配線基板 ’封裝或搭載以細微間距形成外部連接用電極之半導體晶 片。如前所述者,本發明之第1方面之多層配線基板,由 於可具備細微配線,故可適當對應於半導體晶片之多腳化 ’即高密度封裝。 又’本發明之第1方面之多層配線基板係可適當地低 熱膨脹率化。具體而言,依第i方面之多層配線基板,碳 纖維強化部和核心内配線部之間,及核心内配線部和核心 卜配線σ卩之間可達成良好之接合狀態,同時可適當地減低 10多層配線基板整體之實際的熱膨脹率。 15 20 刖迷奴纖維強化部含有碳纖維材作為基材。碳纖 維材可例舉如碳纖維網、交又碳纖維、碳纖維不織布、短 纖維之形態的碳纖維。或者,碳纖維材可例舉如具有單向 j碳纖維片交又積層構造的碳纖維。碳纖維材—般呈現約 —1〜1ppmrc (25。〇之小熱膨脹率。在碳纖維強化部之 内部,熱膨脹率如此小之碳纖維材係朝該樹脂部之平面内 2延展。因此’可藉選擇碳纖維材之形態,及調節碳纖 :強化部之碳纖維材的含有率,而將碳纖維強化部之平面 熱膨脹率設定成相當小。由於多層配線基板整體 ㈣^ 貝耆地依碳纖維強化部之熱膨 、、疋’故亦可藉例如調節碳纖 含有率,將多層配線基板之平面内方6=之钱維材的 近似於半導體雜率的值方㈣熱賴率設定成 另-方面,核心内配線部中’絕緣層含有玻璃纖維材 11 556466 玖、發明說明 ‘體圖案為具有1G〜4GGPa彈性率之導體所構成者。 該彈性率係所謂之縱彈性率(楊氏係數)。依此種結構,核 内線σ卩之熱恥脹率係可適當地調節成於前述碳纖維強 化^之熱膨脹率和前述核心外配線部之熱膨脹率之間。 5 《璃纖維材具有較碳纖維材大之Μ脹率,且具有較 樹脂材料小之熱膨脹率。又,該玻璃纖維材於核心内配線 部之絕緣層之内部係朝該絕緣層的廣面延展。因此核心内 配線口Ρ之、、邑、、彖層本身之熱膨脹率係碳纖維強化部之熱膨服 率,和由不含有基材之樹脂材料構成之絕緣層佔有有效體 10積之核心外配線部之熱膨脹率之間的計算值。 又,核心内配線部之配線圖案係由具有10〜40(}pa之 低彈性率的導體所構成。此種低彈性率之配線圖案的軟質 係到達可適當地追隨核心内配線部之絕緣層之熱膨服的程 度,因此,核心内配線部整體之熱膨脹率是由絕緣層之熱 15膨脹率來支配的。具體而言,若核心内配線部中與配線圖 案接合之絕緣層具有較該配線圖案小之熱膨脹率,加熱時 該配線圖案之膨脹係與絕緣層之熱膨脹一樣小,不會不當 地助長絕緣層之熱膨脹。由於配線圖案係充分地軟質(低 彈性)者,故加熱時,配線圖案之膨脹可藉具有較小之熱 20膨脹率之絕緣層加以抑制。若與配線圖案接合之絕緣層具 有較該配線圖案大之熱膨脹率,加熱時該配線圖案之膨脹 係與絕緣層之熱細脹一樣大’不會不當地阻礙絕緣層之熱 膨脹。由於配線圖案係充分地軟質(低彈性)者,故加熱 時,配線圖案可追隨膨脹較大之絕緣層。依此,由具有 12 556466 玖、發明說明 10〜40GPa之低彈性率的導體所構成之配線圖案係不會阻礙 核心内配線部中佔有有效面積之絕緣層的熱膨脹。因此, 核心内配線部之實際的熱膨脹率不會不當地受配線圖案之 熱膨脹率左右,而是可高自由度地且適當地設定於碳纖維 5 強化部之熱膨脹率及核心外配線部之熱膨脹率之間。 如前所述者,本發明之第1方面之多層配線基板包含 有·可充分地降低基板整體熱膨脹率之低熱膨脹率碳纖維 強化部;可形成細微配線但與碳纖維強化部之熱膨脹率差 較大的核心外配線部;及,不會受配線圖案不當影響,且 10可適當地設定熱膨脹率,俾具有碳纖維強化部之熱膨脹率 和核心外配線部之熱膨脹率中間之熱膨脹率的核心内配線 部。因此,依第1方面之多層配線基板,碳纖維強化部和 核心内配線部之間的接合狀態,及核心内配線部和核心外 配線部之間的接合狀態可維持良好,同時可減低多層配線 15基板整體之實際的熱膨脹率。 如前所述者,依本發明之第i方面,係一種可具備細 微配線構造且可適當地低熱膨脹率化之多層配線基板。此 種多層配線基板適合用以搭載以細微間距設置外部連接用 電極且原本具低熱膨脹率之半導體晶片。 20 依本發明之第2方面,可提供另-種多層配線A柘。 該多層配線基板係由積層構造所構成者,且該積層構造包 含有: 核心部,包括: 第1及第2核心内配線部,各自包含由至少】層 13 556466 玖、發明說明 含有玻璃纖維材之絕緣層和具有10〜40GPa彈性率之 導體之配線圖案所構成的積層構造;與 碳纖維強化部,由碳纖維材以及樹脂組成物所構 成且介於該第1核心内配線部和該第2核心内配線部 5 之間; 第1核心外配線部,包含有由至少1層絕緣層以及配 線圖案所構成之積層構造,且藉該第1核心内配線部與該 核心部接合;及 第2核心外配線部,包含有由至少1層絕緣層以及配 10線圖案所構成之積層構造,且藉該第2核心内配線部與該 核心部接合。 此種結構之多層配線基板包含有本發明之第1方面之 多層配線基板的結構。因此,依本發明之第2方面,亦可 發揮與如前關於第1方面所述者同樣之效果。此外,第2 15方面之多層配線基板具有對稱之積層構造。具體而言,2 個核心内配線部設於碳纖維強化部兩側,且2個核心外配 線部設於碳纖維強化部兩側。因此,第2方面之結構適合 用以減低多層配線基板之輕曲量。 依本發明之第3方面,可提供另一種多層配線基板。 20該多層配線基板係由積層構造所構成者,且該積層構造包 含有: 核心部,包括: 第1核心内配線部,包含各自由碳纖維材以及樹 脂組成物所構成之第丨及第2碳纖維強化部、由玻璃 14 556466 玫、發明說明 纖維材以及樹脂組成物所構成且介於該第i碳纖維強 化部和該第2碳纖維強化部之間的玻璃纖維強化部、 及由至少1層含有玻璃纖維材之絕緣層和具有 1〇〜40GPa祕率之導體之配線圖案所構成的積層構造 5 ,且藉與該玻璃纖維強化部相反之側與該第1碳纖維 強化部接合;與 第2核心内配線部,包含由至少丨層含有玻璃纖 維材之絕緣層和具有1〇〜4〇GPa彈性率之導體之配線 圖案所構成的積層構造,且藉與該玻璃 纖維強化部相 10 反之側與該第2碳纖維強化部接合; 第1核心外配線部,包含由至少!層絕緣層以及配線 圖案所構成之積層構造,且藉該第1核心内配線部與該核 心部接合;及 第2核心外配線部,包含由至少1層絕緣層以及配線 15圖案所構成之積層構造,且藉該第2核心内配線部與該核 心部接合。 此種配線基板包含有本發明之第1方面之配線基板的 、,’。構。因此,依本發明之第3方面,亦可發揮與如前關於 第1方面所述者同樣之效果。此外,由於第3方面之結構 20具有對稱之積層構造,故適合用以減低配線基板之麵曲量 〇 又,則述奴纖維強化部宜具有於前述碳纖維強化部之 厚度方向延伸且以絕緣材料包覆之穿孔導通體。依此種結 構,則述核心外配線部之配線圖案可經由該穿孔導通體而 15 556466 玫、發明說明 電性引出至前述碳纖維強化部之相反側。又,因為該穿孔 導通體以絕緣材料包覆,所以在前述碳纖維強化部内,可 適§地確保碳纖維材與穿孔導通體之絕緣狀態。 又,前述構成配線圖案之導體宜係電解銅箔或軋製銅 5泊。電解銅箔或軋製銅箔係可適當使用作為用以形成與絕 緣層一起構成積層構造之配線圖案的材料。 又,前述碳纖維強化部之前述樹脂組成物宜含有填料 。此時,前述樹脂組成物中該填料的含有率以5〜3〇ν〇ι% 為佳。又,該填料包含 Si〇2、_4、Al2〇3、A1N、Zr〇2、 田鋁、、x柱石、硼矽酸玻璃、鋁矽酸玻璃、鋁硼矽酸玻璃、 石英玻璃、或碳黑。若碳纖維強化部之樹脂組成物含有填 料,該樹脂組成物中熱膨脹率會均向性地降低。因此,於 樹脂組成物添加填料常適合用以減低碳纖維強化部之熱膨 服率。 又刖述碳纖維材為網、織布、不織布或短纖維布之 形態,或者,係具有單向性碳纖維片交又積層構造。單向 隱石反纖維片父又積層構造係將多數碳纖維單向性地並列之 多數片積層,使相鄰之片之間並列方向是交叉的。又,前 述石反纖維強化部中前述碳纖維材的含有率宜為%〜斷〇1% 2〇。可藉選擇碳纖維材之形態,及調節碳纖維強化部之碳纖 維材的含有率,而調節碳纖維強化部之熱膨脹率。 、依本發明之第4方面,可提供一種多層配線基板之製 以方法。逡製造方法包含有:用以將第1配線圖案形成用 導體箱進行退火,俾該導體羯之彈性率變成i〇〜4〇Gpa的 16 556466 玖、發明說明 L火v知,用以將包含由至少1層含有玻璃纖維材之絕緣 ί α亥V體4形成之该第1配線圖案所構成之積層構造的 第1配線部,形成於由碳纖維材以及樹脂組成物所構成之 炭纖維強化部之上的步驟;及,用以將包含由至少、^層之 5絕緣層以及第2配線圖案所構成之積層構造的第2配線部 ,形成於該第1配線部之上的步驟。 依此種方法,可適當地製成第丨方面之多層配線基板 因此,依本發明之第4方面,所製成之多層配線基板可 發揮與如前關於第1方面所述者同樣之效果。 本發明之第4方面中前述導體箔宜係電解銅箔,且前 述退火步驟中,該電解銅箔宜以200〜300°C進行退火。前 述退火步驟中此種加熱溫度範圍適合用以將該電解銅箔之 彈性率降低至1〇〜4〇GPa。X,可用軋製銅络作為前述導體 /畜以取代该電解銅箔。此時,前述退火步驟中,該軋製銅 濤係以150〜250 C進行退火。前述退火步驟中此種加熱溫 度範圍適合用以於配線形成前將該軋製銅箔之彈性率降低 至 10〜40GPa。 依本發明之第5方面,可提供多層配線基板之另一種 衣造方法。該製造方法包含有··用以將包含由至少1層含 20有玻璃纖維材之絕緣層和軋製銅箔形成之第1配線圖案所 構成之積層構造的第1配線部,形成於由碳纖維材以及樹 脂組成物所構成之碳纖維強化部之上,並包含150°C以上 之加熱處理的步驟;及,用以將包含由至少1層之絕緣層 以及第2配線圖案所構成之積層構造的第2配線部,形成 17 556466 玖、發明說明 於該第1配線部之上的步驟。 前述軋製銅箔之彈性率可以15(rc以上之加熱溫度有 效地降低。又,形成第丨配線部或核心内配線部時,所謂 批式積層法之衝壓時的加熱溫度常超過15〇π。因此,依 5本發明之第5方面,若使用軋製銅箔作為用以形成第1配 線部之第1配線圖案的導體箔,即使事前不對該導體箔進 行退火處理,還是可於第!配線部形成1〇〜4〇GPa之低彈 性率的配線圖案。 依本發明之第6方面,可提供一種纖維強化樹脂基板 1〇之製造方法。該製造方法包含有:用以於由碳纖維材以及 樹脂組成物所構成且具有第丨貫通孔的第丨碳纖維強化板 ,和由石反纖維材以及樹脂組成物所構成且具有對應於該第 1貫通孔之第2貫通孔的第2碳纖維強化板之間,插入包 5樹月曰組成物之樹脂材的疊佈步驟;及,用以藉由該樹脂 15材壓接該第1碳纖維強化板以及該第2碳纖維強化板,俾 該樹脂材之該樹脂組成物填塞該第丨貫通孔以及該第2貫 通孔的步驟。 依此種方法,可適當地製成一種纖維強化樹脂基板, 係可用於製造包含有碳纖維強化部之核心部或核心基板者 2〇 。本發明之第6方面,前述樹脂組成物係一邊從積層構造 之厚度方向之内側押出氣泡,一邊進入設於2片碳纖維強 化板之穿孔導通體形成用的各貫通孔中。因此,依本發明 之第6方面,可一邊抑制氣泡混入碳纖維強化部之貫通孔 ’ 一邊適當地填塞該貫通孔。 18 556466 玖、發明說明 本發明之第6方面中,前述樹脂材宜係由玻璃纖維以 及樹脂組成物所構成之玻璃纖維強化板。依此種結構,可 製成具有由碳纖維強化部以及玻璃纖維強化部所構成之積 層構造的基板。該基板可適當地用於形成本發明之第3方 5 面之核心部。 圖示簡單說明 第1圖係本發明第1實施形態之多層配線基板的部分 截面圖。 第2A圖及第2B圖顯示第1圖所示之多層配線基板之 10製造方法中一部分的步驟。 第3A圖〜第3C圖顯示接續第2B圖之步驟。 第4A圖及第4B圖顯示接續第3C圖之步驟。 第5 A圖及第5B圖顯示接續第4B圖之步驟。 第6圖顯示接續第5B圖之步驟。 15 第7A圖〜第7D圖顯示接續第6圖之步驟。 第8圖係揭示各種銅箔之物理性質的表。 第9圖係本發明第2實施形態之多層配線基板的部分 截面圖。 第10A圖〜第i〇d圖顯示第9圖所示之多層配線基板 20之製造方法中一部分的步驟。 【實方式】 用以貫施本發明之最佳形態 第1圖係本發明第1實施形態之多層配線基板X1的 部分截面圖。多層配線基板X1包含有··具有由碳纖維強 19 556466 玖、發明說明 化(CFR)部1〇以及2個核心内配線部20所構成之積層 構造的核心基板10〇 ;及積層形成於該核心基板1〇〇之兩 面的2個增層部30。在核心基板100設有於其厚度方向延 伸之穿孔導通體4〇。 5 CFR部10係由碳纖維強化塑膠(CFRP)之板材加工 而成者,且係由碳纖維材11、包容其並業已硬化之樹脂材 料12及絕緣樹脂部13所構成者。 本實施形態中,碳纖維材n係由編織束捆碳纖維之碳 纖維線而成的交叉碳纖維,且配置成朝CFR部10之廣面 10方向延展。本實施形態中,5片碳纖維材11係於厚度方向 積層並埋設於樹脂材料12中。亦可使用碳纖維網、碳纖維 不織布或短纖維之形態的碳纖維作為碳纖維材n,以取代 交叉碳纖維。或者,亦可使用具有單向性碳纖維片交叉積 層構造之碳纖維作為碳纖維材n。CFR部10中碳纖維材 15 11的含有率為3〇〜8〇vol% 。本實施形態中,藉該等結構, 可使CFR部1〇之廣面方向中從251至15〇<^之平均熱膨 脹率為-lppm/°C以上而小於i〇ppm/°c。 用以包容碳纖維材11之樹脂材料12可例舉如聚颯、 聚醚颯、聚苯颯、聚鄰苯二甲醯胺、聚醯胺醯亞胺、聚酮 20 、聚縮醛、聚醯亞胺、聚碳酸酯、變性聚二苯醚、聚氧化 二甲苯、聚對笨二甲酸二丁酯、聚丙烯酸酯、聚颯類、聚 苯硫化物、聚醚醚酮、四氟乙烯、環氧樹脂、氰酸酯、雙 馬來醯亞胺等。 絕緣樹脂部13係甩以確保CFR部1〇之碳纖維材n 20 556466 玖、發明說明 和穿孔導通體40之間的電性絕緣者。用以構成絕緣樹脂部 13之材料可採用别述關於樹脂材料12所揭示之樹脂。 核心内配線部20係藉所謂批式積層法而使配線多層化 之部位,具有由絕緣層21及配線圖案22所構成之積層構 5 造。 絕緣層21係使用於交叉玻璃21a含浸樹脂材料21b而 成之預浸體而形成者,且該樹脂業已硬化。為求圖之簡潔 化,在第1圖中,僅就CFR部10之側起第3層之絕緣層 21顯示交叉玻璃21a,其他絕緣層21之顯示則省略。用以 1〇構成絕緣層21之樹脂材料21b可採用例如前述關於樹脂材 料12所揭示之樹脂。本實施形態中,絕緣層21之廣面方 向中從25。(:至15(TC之平均熱膨脹率為1〇ppm/t以上而小 於 20ppm/°c。 配線圖案22係藉彈性率1〇〜4〇Gpa (25(rc )之導體而 15分別具有所期望之形狀。可將例如電解鋼箔和軋製銅箔以 預定條件進行退火,藉此獲得該導體。各層之配線圖案22 係藉穿孔導通體40而相互電性連接。 增層部30係藉所謂增層法而使配線多層化之部位,具 有由絕緣層31及配線圖案32所構成之積層構造。 20 絕緣層31可由例如前述關於樹脂材料12所揭示之樹 脂構成。本實施形態中,絕緣層31之廣面方向中從25ι 至15(TC之平均熱膨脹率為2〇群化以上而小於刚啊/ C 〇 本實施形態中,配線圖案32係藉鍍銅而構成,分別具 21 556466 玖、發明說明 有所期望之形狀。形成於相鄰之層的配線圖案32藉導通體 33而相互電性連接。於最上位或最外之配線圖案32,形成 有外部連接用電極墊32a。於增層部30之最上表面,設有 對應該電極墊32a而開口之保護層34。 5 穿孔導通體40係用以電性連接設於核心基板100兩側 之配線構造者,即,由核心内配線部20之配線圖案22及 增層部30之配線圖案32所構成之配線構造。又,穿孔導 通體40係在貫通核心基板100而形成之穿孔100a中,藉 例如鍍銅而形成。本發明中,亦可藉由對穿孔100a充填含 10 有銀粉末或銅粉末之導電糊而形成穿孔導通體,以取代鍍 銅,或者於鍍銅再加上此導電糊。 第2A圖〜第7D圖係顯示多層配線基板XI之製造方 法。第2A圖〜第7D圖中係藉部分截面圖以顯示多層配線 基板XI之製造過程。 15 製造多層配線基板XI時,首先準備第2A圖所示之 CFRP板10’。在本實施形態中,CFRP板10’係由5片碳纖 維材11及包容其並業已硬化之樹脂材料12所構成。製作 CFRP板10’時,例如,首先對1片碳纖維材11含浸液狀 樹脂材料12。接著,一邊維持未硬化狀態,一邊使樹脂材 20 料12乾燥,藉此製成碳纖維強化預浸體。接下來,積層5 片依此製成之預浸體,且在加熱下朝積層方向加壓,藉此 使5片預浸體一體化。依此,可製成CFRP板10’。為求圖 之簡潔化,關於多層配線基板XI之製造方法之以後的步 驟圖中,省略碳纖維材11。 22 556466 玖、發明說明 其次,如第2B圖所示,於CFRP板10’中預定之處形 成貫通孔l〇a。貫通孔10a係形成較前述穿孔導通體40之 橫截面之直徑大的開口徑。具體而言,貫通孔10a之開口 徑係較穿孔導通體40之直徑大0.2〜1.0mm的範圍。形成 5 貫通孔10a之方法可採用以鑽孔所作之切削加工、以穿孔 模型所作之穿孔加工、或以雷射所作之燒钱加工。
接著,以第3A圖所示之順序,疊佈依此所加工之 CFRP板10’、預浸體21’及銅箔22’。 預浸體2 Γ係由交叉玻璃21 a及包容其之未硬化樹脂材 10 料21b所構成。舉例而言,對交叉玻璃21a含浸液狀樹脂 材料21b後,一邊維持未硬化狀態,一邊使樹脂材料21b 乾燥,藉此可製成預浸體21’。為求圖之簡潔化,關於多 層配線基板XI之製造之第3A圖以後的圖中,省略交叉玻 璃 21a。
15 銅箔22’係電解銅箔或軋製銅箔,且具有10〜40GPa之 彈性率(楊氏係數)。銅箔22’之厚度例如為18/zm。本實 施形態中,在第3A圖所示之疊佈步驟之前,先於銅箔22’ 進行退火處理,使其彈性率變成10〜40GPa。若為電解銅箔 ,退火處理中宜令加熱溫度為200〜300°C,加熱時間為 20 0.5〜2小時。又,若為軋製銅箔,則宜令加熱溫度為 150〜250°C,加熱時間為0.5〜2小時。第8圖係顯示各種銅 箔之諸物理性質的一例。如第8圖所示者,電解銅箔及軋 製銅箔可藉退火處理而呈現10〜40GPa之範圍的彈性率。 相對於此,未經退火處理之市售電解銅箔及軋製銅箔係呈 23 556466 玖、發明說明 現60GPa以上之高彈性率或高剛性。 銅塊之彈性率一般約為130GPa,一般市售電解銅箔及 軋製銅箔之彈性率按照該值而呈現60GPa以上之高彈性率 。本實施形態中,如此高彈性率或高剛性之銅箔一旦藉退 5 火處理,便可降低該銅箔之彈性率。可知藉退火處理,可 促進銅之再結晶化,結果,該銅之結晶性提高而彈性率降 低。 本發明中,若使用軋製銅箔作為銅箔22’,可以不另 外進行退火處理。由於軋製銅箔可以150°C以上之加熱溫 10 度有效降低彈性率,故例如在核心内配線部20之形成過程 中,當銅箔22’經150°C以上且充分時間加熱時,即使事前 不進行退火處理,還是可於銅箔22’達成10〜40GPa之低彈 性率。 製造多層配線基板XI時,接著,在加熱下朝厚度方 15 向衝壓以第3A圖所示之順序疊佈之積層構造體。藉此, 如第3B圖所示者,因預浸體21’之樹脂材料21b熱硬化, 使CFRP板10’和銅箔22’一體化。此時,CFRP板10’之貫 通孔10a由來自預浸體21’之樹脂材料21b所填塞。亦可在 此種批式積層前,使用與來自預浸體21’之樹脂材料21b 20 不同之樹脂材料作為填孔樹脂,以預先填塞貫通孔10a。 如此一來,形成CFR部10及核心内配線部20中最下位或 最内之絕緣層21。 接下來,如第3C圖所示者,藉由將銅箔22’形成圖案 而形成核心内配線部20中最下位或最内之配線圖案22。 24 556466 玖、發明說明 形成配線圖案22時,首先於銅箔22,之上形成抗蝕圖案。 該抗#圖案具有對應配線圖案22之預定遮罩圖案形狀。然 後,以該抗蝕圖案為遮罩,對銅箔22,進行蝕刻處理,藉 此形成配線圖案22。可使用氣化銅水溶液作為蝕刻液。之 5後的銅餘刻亦可使用該蝕刻液。然後,剝離抗蝕圖案。 接著,以第4A圖所示之順序,疊佈依此所形成之積 層構造體、預浸體21,、積層板20,及銅箔32,。 各積層板20’係由兩面包銅板加工而成者,且係由交 叉玻璃21a、包容其並業已硬化之樹脂材料2ib及預定之 10配線圖案22所構成。製作積層板2〇,時,例如,首先對交 叉玻璃2U含浸液狀樹脂材料21b。接著,一邊維持未硬 化狀態,-邊使樹脂材料21b乾燥,藉此製成交又玻璃強 化預次體。接下來,-邊將依此所獲得之預浸體加壓並加 熱,使之熱硬化,一邊於兩面壓接鋼箔。本實施形態中, 15該銅箔係預先進行退火處理,使其彈性率變成1〇〜40GPa 者。然後,於用以形成配線之銅羯之上形成抗姓圖案後, 以該抗關案為遮罩,對鋼箱進行姓刻處理,藉此形成配 線圖案22。然後,剝離抗蝕圖案。如此一來,可製成分別 具有預定配線圖案22之積層板2〇,。 2〇 預浸體21’係以與形成最内之絕緣層21 _使用者相 同之方式製成。又’銅落32,具有例如〜m之厚度。銅落 32,可利用於形成增層部3G中最下位之配線圖案32時。 製造多層配線基板X1 a夺’接著,在加熱下朝厚度方 向衝壓以第4A圖所示之順序疊佈之積層構造體。藉此, 25 556466 玖、發明說明 如第4B圖所示者,因預浸體21’之樹脂材料21b熱硬化, 使CFR部1〇、積層板20,及銅箔32,一體化。如此一來, 形成具有核心内配線部20之核心基板1〇〇。 形成核心内配線部20之多層配線構造時,亦可參考第 5 3A圖〜第3C圖,依每一層形成全部配線圖案22,以取代 本實施形態之方法。或者,也可參考第4A圖及第4B圖, 如前述者,利用業已形成有配線圖案22之積層板2〇,批式 形成全部配線圖案22。 製造多層配線基板XI時,接著,如第5圖A所示者 1〇 ,對核心基板1〇〇形成穿孔100a。穿孔i00a形成通過貫 通孔10a。穿孔i〇〇a之形成方法可採用前述關於貫通孔 1 〇a所揭示之相同加工方法。 接著,如第5圖B所示者,於核心基板1〇〇之兩面, 形成增層部30之最内之配線圖案32 ,並且於穿孔1〇〇&形 15成穿孔導通體40。具體而言,例如首先因應需要進行穿孔 内壁之除膠渣處理後,藉無電電鍍法於穿孔内壁形成無電 鍍銅膜。此時,亦於銅箔32,上形成薄無電鍍銅膜。然後 ,於銅箔32,之上形成對應配線圖案32之預定抗蝕圖案。 接著,以該抗蝕圖案為遮罩,藉由電鍍法,利用無電鍍銅 2〇膜作為種子層而使電鍍銅膜於該無電鍍銅膜上成長。藉此 ’於穿孔H)〇a形成穿孔導通體40。然後,除去抗敍圖案 後,再蝕刻除去未被電鍍銅膜包覆之銅箔32,和其上之無 電鑛銅膜。藉此,可形成配線圖案32。 接下來,如第6圖所示者,於核心基板1〇〇之兩面, 26 556466 玖、發明說明 形成增層部30之最内之絕緣層31。具體而言,於核心基 板100之表面以樹脂材料成膜。此時,例如將形成有穿孔 導通體40之穿孔100a内減壓,藉此將該樹脂材料引進穿 孔100a内,由該樹脂材料填塞穿孔1〇〇a。亦可在形成增 5層部3〇之前,使用與用以形成增層部30中最下之絕緣層 31之樹脂材料不同的樹脂材料作為填孔樹脂以填塞穿孔 100a 〇 接著,如第7A圖所示者,對絕緣層31形成導通孔 31a。導通孔31a可藉由利用υν_γΑ(}雷射、碳酸氣雷射 10 、激生分子雷射、電漿之乾式蝕刻法等形成。或者,當絕 緣層31係由感光性樹脂所形成時,導通孔3U可藉微影成 像法形成。帛7A圖以後,係顯示一方之增層部3〇的形成 過程。 接下來,如第7B圖所示者,藉半添加法於絕緣層3ι 15之上形成配線圖案32,並且於導通孔31a形成導通體33。 具體而言,首先因應需要進行除膠渣處理以將絕緣層31及 導通孔31a之表面粗化後,藉無電電鍍法於絕緣層31及導 通孔31a之表面形成無電鍍銅膜。然後,於無電鍍鋼膜上 以光阻劑成膜之後,將其曝光及顯影,藉此形成抗餘圖案 2〇。該抗餘圖案係於絕緣層31上殘留對應形成目的之配線圖 案32之非遮罩區域而形成者。接著,藉電鍍法對該非遮罩 區域,利用無電鍍銅膜作為種子層而使電鑛銅膜沉積。然 後,餘刻除去抗|虫圖案後,再餘刻除去之前以抗餘圖案所 包覆之無電鍍銅膜。如此一來,可形成配線圖案%及導通 27 556466 玖、發明說明 體33。 製造多層配線基板XI時,反覆預定次數以此種增層 法形成絕緣層31,及配線圖案32和導通體33,藉此可形 成如第7圖C所示之增層多層配線構造。本實施形態中, 5 配線圖案32之積層數目為6,且於最外之配線圖案32形 成有外部連接用電極墊32a。 接下來,如第7D圖所示者,於增層多層配線構造之 表面形成保護層34。保護層34對應電極墊32a而開口。 形成保護層34時,首先藉印刷技術,於增層多層配線構造 10 之上以保護層用樹脂材料成膜。然後,藉微影成像法形成 預定開口部。如此一來,可形成具有增層多層配線且表面 由保護層34所包覆之增層部30。配合參考第7A圖〜第7D 圖,可於核心基板100之兩側同時進行前述步驟。 如前所述者,可製成多層配線基板XI,包含有:具有 15 由CFR部10以及核心内配線部20所構成之積層構造的核 心基板100 ;及積層形成於該核心基板100之兩面的增層 部30。 多層配線基板XI於增層部30具有細微且高密度之配 線構造,且於增層部30中最外之配線圖案32可以細微間 20 距設置外部連接用電極墊32a。因此,多層配線基板XI適 合用以封裝或搭載以細微間距形成外部連接用電極之半導 體晶片。 多層配線基板XI之CFR部10構造成含有熱膨脹率極 小之碳纖維材11。在本實施形態中,具有此種CFR部10 28 556466 玖、發明說明 之多層配線基板XI整體從25°C至150°C之平均熱膨脹率 為3〜5ppm/°C。由於此種低熱膨脹率之多層配線基板XI和 半導體晶片之間的熱膨脹率之差小,故在搭載有半導體晶 片之狀悲中’可抑制因熱膨服率差而起的連接可靠性降低 5 〇 多層配線基板XI中’ CFR部10和核心内配線部2〇 之間,及核心内配線部2 0和增層部3 0之間可達成良好之 接合狀悲。多層配線基板X1包含有:具有可充分地降低 基板整體熱膨脹率之低熱膨脹率的CFR部1〇;及可藉增 10 層法形成細微配線且熱膨脹率差較大的增層部3 〇。假設直 接接合CFR部10和增層部30,由於兩者熱膨脹率之差較 大,故兩者間易產生剝離。在多層配線基板X1中,係於 CFR部10和增層部30之間,隔有熱膨脹率呈現cfr部 10和增層部30中間之值的核心内配線部2〇。 15 多層配線基板XI中,因為配線圖案22係具有 10〜40GPa之彈性率的軟質者,所以核心内配線部2〇之實 際的熱膨脹率不會不當地受配線圖案22之熱膨脹率左右, 而是可適當地設定於碳纖維強化部1〇之熱膨脹率及核心外 配線部30之熱膨脹率之間。如核心内配線部2〇,藉所謂 2〇批式積層法形成之多層配線構造中,熱膨脹率一般係絕緣 層較用以構成配線圖案之導體大,而彈性率係該導體較絕 緣層大。若用以構成配線圖案之導體具有例如6〇GPa以上 之過大彈性率,由於咼彈性率之配線圖案在熱膨脹時會令 較大之應力產生,故該多層配線構造之實際的熱膨脹率變 29 556466 玖、發明說明 成是由配線圖案之熱膨脹率來支配的。結果,難以將該多 層配線構造之實際的熱膨脹率調節成所期望者。相對於此 ,本發明中,核心内配線部20之配線圖案22係由具有 10〜40GPa之低彈性率的導體所構成。此種低彈性率之配線 5 圖案22的軟質係到達可適當地追隨核心内配線部20之絕 緣層21之熱膨脹的程度,因此,核心内配線部20整體之 熱膨脹率是由絕緣層21之熱膨脹率來支配的。因此,核心 内配線部20之實際的熱膨脹率不會不當地受配線圖案22 之熱膨脹率左右,而是可高自由度地且適當地設定於碳纖 10 維強化部10之熱膨脹率及核心外配線部30之熱膨脹率之 間。包含有熱膨脹率可高自由度地且適當地設定之核心内 配線部20的多層配線基板XI中,即使環境溫度變化,或 者,經歷環境溫度之變化,CFR部10和核心内配線部20 之間的接合狀態,及核心内配線部20和增層部30之間的 15 接合狀態依然可維持良好。 第9圖係本發明第2實施形態之多層配線基板X2的 部分截面圖。多層配線基板X2包含有:具有由玻璃纖維 強化(GFR)部50、2個CFR部10以及2個核心内配線 部20所構成之積層構造的核心基板200 ;及積層形成於該 20 核心基板200之兩面的2個增層部30。在核心基板200設 有於其厚度方向延伸之穿孔導通體40。 GFR部50係由玻璃纖維強化塑膠(GFRP)之板材加 工而成者,且係由玻璃纖維材51和包容其並業已硬化之樹 脂材料52所構成者。 30 556466 玖、發明說明 玻璃纖維材51例如為交叉玻璃,且配置成朝GFR部 50之廣面方向延展。本實施形態中,3片玻璃纖維材51係 於厚度方向積層並埋設於樹脂材料52中。GFR部50中玻 璃纖維材51的含有率為20〜50vol%。 5 用以包容玻璃纖維材51之樹脂材料52可採用例如前 述關於樹脂材料12所揭不之材料。 CFR部10係由碳纖維強化塑膠(CFRP)之板材加工 而成者,且係由碳纖維材11、包容其並業已硬化之樹脂材 料12及絕緣樹脂部13所構成者。除了碳纖維材11之積層 10 數目為3這點之外,本實施形態之各CFR部10具有與第 1實施形態之CFR部10同樣的構造。 核心内配線部20係藉所謂批式積層法而使配線多層化 之部位,具有由絕緣層21及配線圖案22所構成之積層構 造。增層部30係藉所謂增層法而使配線多層化之部位,具 15 有由絕緣層31及配線圖案32所構成之積層構造。於增層 部30之最上表面設有保護層34。穿孔導通體40係用以相 互電性連接設於核心基板200兩側之配線構造者,即,由 核心内配線部20之配線圖案22及增層部30之配線圖案 32所構成之配線構造。又,穿孔導通體40係在貫通核心 20 基板200而形成之穿孔200a中,藉例如鍍銅而形成。 核心内配線部20、增層部30、及穿孔導通體40其他 之結構係與前述關於第1實施形態所述者相同的。為求圖 之簡潔化,在第9圖中,僅就CFR部10之側起第3層之 絕緣層21顯示核心内配線部20中絕緣層21所含之交叉玻 31 556466 玖、發明說明 璃21a,其他絕緣層21之顯示則省略。 第10圖係顯示多層配線基板X2之一部份製造步驟。 第10圖中係藉部分截面圖以顯示多層配線基板X2之製造 過程。 5 製造多層配線基板X2時,首先準備第10A圖所示之 CFRP板10’。在本實施形態中,CFRP板10’係由3片碳纖 維材11及包容其並業已硬化之樹脂材料12所構成。 其次,如第10B圖所示者,於CFRP板10’中預定之 處形成貫通孔l〇a。貫通孔10a係形成較前述穿孔導通體 10 40之橫截面之直徑大的開口徑。具體而言,貫通孔10a之 開口徑係較穿孔導通體40之直徑大0.2〜1.0mm的範圍。 形成貫通孔l〇a之方法可採用以鑽孔所作之切削加工、以 穿孔模型所作之穿孔加工、或以雷射所作之燒蝕加工。 接著,以第10C圖所示之順序,疊佈依此製成之2片 15 CFRP板10’和3片GFRP板50’。GFRP板50’各自係由玻 璃纖維材_ 51和以未硬化狀態包容其之樹脂材料52所構成 者。 然後,如第10D圖所示者,在預定之加壓及溫度條件 下,藉由3片GFRP板50’壓接CFRP板10’。此時,CFRP 20 板10’之貫通孔10a由GFRP板50’之樹脂材料52所填塞 。本實施形態中,樹脂材料52係一邊從積層構造之厚度方 向之内側押出氣泡,一邊進入設於CFRP板10’之各貫通孔 10a中。因此,可一邊抑制氣泡混入CFR部10之貫通孔 10a,一邊適當地填塞該貫通孔10a。一部份用以填塞貫通 32 556466 玖、發明說明 孔10a之樹脂材料52,之後可加工成CFR部10之絕緣樹 脂部13。如此一來,可形成由GFR部50以及CFR部10 所構成之積層構造體。 接著,使用第10D圖所示之積層構造體取代CFRP板 5 10’,配合參考第1實施形態之第3A圖及第3B圖,進行 前述步驟。藉此,可與第3B圖所示者大致相同,對該積 層構造體積層核心内配線部20之最内之絕緣層21及銅箔 22’。然而,此時,由於貫通孔10a已充填有樹脂材料,故 由來自預浸體21’之樹脂材料21b不會填塞該貫通孔10a。 10 之後,配合參考第1實施形態之第3C圖〜第7D圖, 經過進行與前述相同之步驟後,可製成本實施形態之多層 配線基板X2。 多層配線基板X2與多層配線基板X1相同,包含有具 有可以細微間距設置之電極墊32a作為外部連接用端子的 15 增層部30。因此,多層配線基板X2適合用以封裝或搭載 以細微間距形成外部連接用電極之半導體晶片。 多層配線基板X2之CFR部10構造成含有熱膨脹率極 小之碳纖維材11。在本實施形態中,具有此種CFR部10 之多層配線基板X2整體從25°C至150°C之平均熱膨脹率 20 為3〜5ppm厂C。由於此種低熱膨脹率之多層配線基板X2和 半導體晶片之間的熱膨脹率之差小,故在搭載有半導體晶 片之狀態中,可抑制因熱膨脹率差而起的連接可靠性降低 〇
如前所述者,本實施形態可適當地抑制氣泡混入CFR 33 556466 玖、發明說明 部10之貫通孔10a。若以樹脂材料填塞貫通孔10a時有氣 泡混入,便無法確保碳纖維材11和穿孔導通體40之間的 電性絕緣。具體而言,若以樹脂材料填塞貫通孔10a時有 氣泡混入,當形成通過該樹脂材料之穿孔100a時,之前被 5 封閉之氣泡會開放,使碳纖維材11露出於穿孔100a。一 旦碳纖維材11如前所述般露出,形成於穿孔l〇〇a之穿孔 導通體40便與碳纖維材11接觸而發生短路。 又,多層配線基板X2與多層配線基板X1相同,CFR 部10和核心内配線部20之間,以及核心内配線部20和增 10 層部30之間可達成良好之接合狀態。 〔實施例1〕 〈多層配線基板之製作〉 本實施例係使用複合化之交叉碳纖維和環氧樹脂作為 CFRP材。製作本實施例之CFRP板時,首先使交叉碳纖維 15 (商品名:TORAYCA,東麗(Toray Industries,Inc·;東 b )製)含浸環氧樹脂清漆(含有可高分子化成為環氧樹脂 之單體的清漆)後,再使其乾燥以製成厚〇.2mm之預浸體 。該交叉碳纖維係將以平均根數1000根以上束捆截面直徑 10//m以下之碳纖維而成之碳纖維線作平織者。積層5片 20 依此準備之預浸體,且藉真空衝壓,以巔峰溫度200°C而 時間30分鐘,朝積層方向加壓,藉此製成厚約1.0mm之 未加工CFRP板。令此時之加壓壓力為40kgf/cm2。該 CFRP板之廣面方向中從25°C至150°C之平均熱膨脹率為 lppm/°C 0 34 556466 玖、發明說明 接著,對該CFRP板之預定之處,藉鑽孔形成開口徑 0.8mm之貫通孑L 〇 然後,對CFRP板之兩面,從CFRP板之側開始,使 用真空衝壓將厚0.1mm之預浸體和厚18// m之銅箔批式積 5 層,使之一體化。該預浸體係交叉玻璃和環氧樹脂複合化 之FR-4材的預浸體(商品名:R-1650,松下電工( Matsushita Electric Works,Ltd.;松下電工)製)。銅箔係 藉退火處理而使彈性率變成22GPa之電解銅箔(商品名: F1-WS,古河電路箔材股份有限公司(Furukawa Circuit 10 Foil Co·,Ltd·;古河甘一年v卜7才彳♦(株))製)。至 於衝壓條件,係令巔峰溫度為185°C,衝壓時間為2小時 ,壓力為30kgf/cm2。此時,藉接合於CFRP板之兩表面之 預浸體的一部份樹脂填塞CFRP板之貫通孔。 接下來,對依前述而獲得之積層構造體的兩面,從積 15 層構造體之側開始,使用真空衝壓將厚0.1mm之預浸體、
厚0.1mm且兩面具有預定配線圖案之積層板、厚0.1mm之 預浸體及厚5/zm之銅箔批式積層,使之一體化。該預浸 體係交叉玻璃和環氧樹脂複合化之FR-4材的預浸體(商品 名·· R-1650,松下電工(Matsushita Electric Works, Ltd·; 20 松下電工)製)。積層板係於交叉玻璃和環氧樹脂複合化之 FR-4材之預浸體(商品名:R-1650,松下電工( Matsushita Electric Works,Ltd·;松下電工)製)的兩面積 層經過退火處理使彈性率變成10~40GPa之電解銅箔(商 品名:F1-WS,古河電路箔材股份有限公司(Furukawa 35 556466 玖、發明說明 Circuit Foil Co·,Ltd·;古河步一年y卜7才彳少(株))製 )’且由該電解銅箔形成預定配線圖案者。至於衝壓條件, 係令巔峰溫度為185 °C,衝壓時間為30分鐘,壓力為 30kgf/cm2。如此一來,可製成包含有CFR部及與該兩面接 5合之2個核心内配線部的核心基板(厚約18mm)。該核心 基板之廣面方向中從25。(:至15(TC之平均熱膨脹率為 2.0ppm/〇C。 然後,對該核心基板,藉鑽孔形成開口徑〇 35mm之 穿孔,呈大致通過CFRP板之貫通孔之中央。
10 接著’於穿孔形成穿孔導通體,並且藉半添加法於核 心基板表面形成預定配線圖案。具體而言,首先進行穿孔 15 内壁之除㈣處理後,藉無電電料於穿孔内壁上及未加 工銅羯上形成無電鑛銅膜。然後,於未加确訂形成具 有對應預定配線圖案之圖案形狀的抗侧案。形成抗蚀圖 案夺首先於銅表面積層乾膜光阻齊4 (商品名:ΝΙΤ_剔 20 ’日合摩頓(Nichigo-Morton Co·, Ltd.;日合乇一卜 製)後,經過曝光及顯影,俾形成具有對應形成目的之配 線圖案之圖案形狀的抗蝕圖案。接著,藉由電鍍法,利用 無電鑛㈣料種子層錢電_赌該無電賴膜上成 長藉此於穿孔形成穿孔導通體。然後,除去抗蚀圖案後 ’再姓刻除去未被電鑛銅膜包覆之㈣及其上之無電鑛銅 膜。姓刻液係使用氯化銅水溶液。之後,使用娜之氮 氧化鈉水溶液以剥離抗_案。藉此,於核心基板表面形 成增層部中最下位或最内之配線圖案。接下來,如前所述
36 556466 玖、發明說明 者進行後’藉環氧樹脂填塞業已形成有穿孔導通體之穿孔 〇 然後’於核心基板之兩面形成增層絕緣層。形成增層 絕緣層時,首先藉真空衝壓,在巔峰溫度2〇〇c& 3〇分鐘 5之條件下’於核心基板之兩面積層熱塑性聚醯亞胺樹脂片 (商品名:艾斯潘寧克斯 (espanex ;工只/沁本y夕只), 新曰鐵化學(Nippon Steel Chemical Co.,Ltd·;新日鉄化学 )製)’使其厚0.05mm。該聚醯亞胺層之從25°C至150°C 之平均熱膨脹率為60ppm/°C。其次,對增層絕緣層之預定 10 之處,藉UV-YAG雷射形成導通孔。 然後,藉半添加法於絕緣層上形成銅配線圖案。此時 ’使銅亦於導通孔表面沉積,藉此在形成銅配線圖案的同 時,也形成導通體。具體而言,首先於絕緣層表面及導通 孔表面進行除膠渣處理後,藉無電電鍍法於絕緣層及導通 15 孔之表面形成無電鍍銅膜。然後,於無電鑛銅膜上以光阻 劑成膜之後,將其曝光及顯影,藉此形成抗蝕圖案。該抗 蝕圖案具有對應形成目的之配線圖案的圖案形狀。接著, 藉電鍍法,於未由抗蝕圖案所遮蔽之無電鍍銅膜上,利用 該無電鍍銅膜作為種子層而使電鍍銅膜沉積。接下來,餘 2〇 刻除去抗蝕圖案後,再蝕刻除去之前以抗蝕圖案所包覆之 無電鍍銅膜。藉此種半添加法’於增層絕緣層上形成配線 圖案及導通體。 之後,於核心基板之兩面,更進一步反覆3次從積層 形成增層絕緣層到形成配線圖案及導通體的一連串步驟, 37 556466 玖、發明說明 藉此於核心基板之兩面形成5層配線構造之增層部。 然後,藉絲網印刷及微影成像法,於增層部表面形成 保護層。於保護層之預定之處設有開口部,呈面向為增層 部之最上位之配線圖案之一部份的電極墊。 5 依此製成之多層配線基板之廣面方向中從25°C至150 °C之平均熱膨脹率為4.0ppm广C。熱膨脹率之測量係使用 差示膨脹方式之熱機械分析裝置(商品名:TMA6000,精 工儀器公司(Seiko Instruments Inc.;七彳〕一彳 ^ 7 V ♦ 夕^ v^〆只卜y —)製)。又,就本實施例之多層配線 10 基板測量翹曲量,結果係設於多層配線基板表面之晶片搭 載面積之20mm跨距中為10 // m以下。 〈溫度循環測試〉 不使用填充劑而將具有多數外部連接用凸塊電極之預 定半導體晶片搭載於本實施例之多層配線基板,且藉溫度 15 循環測試,調查半導體晶片一多層配線基板間之連接可靠 性。具體而言,首先就半導體晶片和多層配線基板之間各 電性連接部測量初始導通電阻。接著,在一65°C〜125°C之 範圍内進行溫度循環測試後,再次測量各電性連接部之導 通電阻。溫度循環測試係令以一65°C冷卻30分鐘及以125 20 °C加熱30分鐘為1循環,且反覆該循環1000次。結果, 各電性連接部之電阻變化率小於10% ,確認其可維持良好 之連接。1000循環後,半導體晶片之凸塊電極和多層配線 基板之電極墊之間沒有產生裂紋或剝離。 又,1000循環後,研磨本實施例之多層配線基板,使 38 556466 玖、發明說明 其截面露出,且藉光學顯微鏡觀察該露出截面,結果係不 論CFR部和核心内配線部之間,及核心内配線部和增層部 (核心外配線部)之間,皆沒有觀察到有剝離。 〔實施例2〕 5 〈多層配線基板之製作〉 本實施例係使用複合化之交叉碳纖維和環氧樹脂作為 CFRP材。製作本實施例之CFRP板時,首先使交叉碳纖維 (商品名:TORAYCA,東麗(Toray Industries, Inc·;東卜 )製)含浸環氧樹脂清漆(含有可高分子化成為環氧樹脂 10 之單體的清漆)後,再使其乾燥以製成厚〇.2mm之預浸體 。該交叉碳纖維係與實施例1中之交叉碳纖維相同者。積 層3片依此準備之預浸體,且藉真空衝壓,以巔峰溫度 200°C而時間30分鐘,朝積層方向加壓,藉此製成厚約 0.6mm之未加工CFRP板。令此時之加壓壓力為40kgf/cm2 15 。該CFRP板之廣面方向中從25°C至15(TC之平均熱膨脹 率為0.5ppm/°C。之後,對該CFRP板之預定之處,藉鑽孔 形成開口徑0.8mm之貫通孔。依前述,製成2片厚0.6mm 且設有多數貫通孔(0〇.8mm)之CFRP板。 其次,藉由3片GFRP板,藉真空衝壓,以巔峰溫度 20 185°C而時間30分鐘,朝積層方向加壓2片依此製成之 CFRP板以壓接。GFRP板係交叉玻璃和環氧樹脂複合化之 FR-4材的預浸體(商品名:R-1650,松下電工( Matsushita Electric Works,Ltd.;松下電工)製),具有 0.1mm之厚度。此時,藉來自GFRP板之環氧樹脂填塞 39 556466 玖、發明說明 CFRP板之貫通孔。 接下來,對CFRP板之兩面,從CFRP板之側開始, 使用真空衝壓將厚〇_1 mm之預浸體和厚18 // m之銅箔批式 積層,使之一體化。該預浸體係交叉玻璃和環氧樹脂複合 5 化之FR-4材的預浸體(商品名:R-1650,松下電工( Matsushita Electric Works, Ltd·;松下電工)製)。該銅箔 係藉退火處理而使彈性率變成22GPa之電解銅箔(商品名 :F1-WS,古河電路箔材股份有限公司(Furukawa Circuit Foil Co·,Ltd.;古河寸一年y卜7才彳少(株))製)。至 10 於衝壓條件,係令巔峰溫度為185°C,衝壓時間為2小時 ,壓力為30kgf/cm2。接著,與實施例1相同,對依前述而 獲得之積層構造體的兩面,從積層構造體之側開始,使用 真空衝壓將厚0.1mm之預浸體、厚0.1mm且兩面具有預定 配線圖案之積層板、厚0.1mm之預浸體及厚5/zm之銅箔 15 批式積層,使之一體化,藉此製成核心基板。本實施例之 核心基板之廣面方向中從25°C至150°C之平均熱膨脹率為 2.0ppm/〇C。 然後,對該核心基板,藉鑽孔形成開口徑〇·35ππη之 穿孔,呈大致通過CFRP板之貫通孔之中央。 20 之後,與實施例1相同,進行從形成核心基板表面之 配線圖案及穿孔導通體到形成保護層的步驟,藉此製成本 實施例之具有由GFR部、CFR部、核心内配線部及增層部 所構成之積層構造的多層配線基板。 本實施例之多層配線基板之廣面方向中從25°C至150 40 556466 玖、發明說明 °C之平均熱膨脹率為4.0ppm/°C。熱膨脹率之測量係使用 差示膨脹方式之熱機械分析裝置(商品名:TMA6000,精 工儀器公司(Seiko Instruments Inc· ; ir 彳 口一彳 〆卜y —)製)。又,就本實施例之多層配線 5 基板測量翹*曲量,結果係設於多層配線基板表面之晶片搭 載面積之20mm跨距中為10 // m以下。 〈溫度循環測試〉 與實施例1相同,不使用填充劑而將具有多數外部連 接用凸塊電極之預定半導體晶片搭載於本實施例之多層配 10 線基板,且藉溫度循環測試,調查半導體晶片一多層配線 基板間之連接可靠性。結果,各電性連接部之電阻變化率 小於10% ,確認其形成良好之連接部。又,1000循環後, 半導體晶片之凸塊電極和多層配線基板之電極塾之間沒有 產生裂紋或剝離。 15 又,與實施例1相同,觀察經歷過1000循環之本實施 例之多層配線基板的截面,結果係不論CFR部和核心内配 線部之間,及核心内配線部和增層部之間,皆沒有觀察到 有剝離。 〔比較例1〕 20 準備同尺寸之有機核心基板取代實施例1之核心基板 ,且與實施例1 一樣,對該有機核心基板形成增層部,藉 此製成比較例之多層配線基板。該有機核心基板係對BT 樹脂基板之兩面形成與實施例1相同配線層數目之核心内 配線部。該核心内配線部之銅配線圖案係由未經退火處理 41 556466 玖、發明說明 之電_所形成者,且其彈性率為職。測量本比較 例之有機核心多層配線基板之趣曲量,結果係在晶片搭載 面積之20_跨距中約為3〇_。又與實施例ι相同, 不使用填充劑而將具有多數外部連接用凸塊電極之預定半 5導體晶片搭載於本比較例之有機核心多層配線基板,且藉 溫度循環測試’調查半導體晶片—多層配線基板間之連接 可靠性。結果,1000循環後,半導體晶片之凸塊電極和多 層配線基板之電極塾的界面,存在有觀察到裂紋之接合部 Ο 10 〔評價〕 依據搭載半導體晶片狀態之溫度循環測試,可知實施 例1及實施例2之多層配線基板與半導體晶片之間的連接 可靠性係較比較例1之習知有機核心多層配線基板高,而 實施例1及實施例2之多層配線基板包含有:藉含有交叉 15碳纖維而使平面内方向之熱膨脹率良好地變小之⑽部, 及具有由22GPa之低彈性率之電解銅箔所形成之配線圖案 的核心内配線部。由於存在有熱膨脹率極低之CFr部,同 時核心内配線部之配線圖案係不會阻礙核心基板之低熱膨 脹率性地充分低彈性率者,故可適當地抑制該核心基板進 2 〇 少 而多層配線基板之平面内方向的熱膨脹率,因此可知實施 例1及實施例2之多層配線基板中可獲得高連接可靠性。 如前述者,藉由本發明,可在多層配線基板中適當地 達成低熱膨脹率化。此種配線基板適合搭載原本具低熱膨 脹率之半導體晶片,且可應用於半導體晶片封裝基板、主 42 556466 玖、發明說明 機板、探針卡用基板等。 式簡單說明】 第1圖係本發明第i實施形態之多層配線基板的部分 截面圖。 第2A圖及第2B圖顯示第1圖所示之多層配線基板之 製造方法中一部分的步驟。
第3A圖〜第3C圖顯示接續第2B圖之步驟。 第4A圖及第4B圖顯示接續第3C圖之步驟。
帛5 A A圖及第5B圖顯示接續第4B圖之步驟。 6圖顯示接續第5B圖之步驟。 第7A圖〜第7D圖顯示接續第6圖之步驟。 8圖係揭示各種銅箔之物理性質的表。 9圖係本發明第2實施形態之多層配線基板的部分 風面圖。 第1 〇 A _ 咕
〜第1〇D圖顯示第9圖所示之多層配線基板 氣造方法中-部分的步驟。 20 43 556466 玖、發明說明 【圖式之主要元件代表符號表】 10···碳纖維強化(CFR)部 100a,200a…穿孔 10, ...CFRP板 XI ;X2···多層配線基板 10a···貫通孔 11…碳纖輯 12Jlb,52…樹脂材料;樹脂組成物
13…絕緣樹脂部 20…核心内配線部 20,…積層板 21,31···絕騎 21,…預浸體 21牛51…交叉玻璃;玻璃纖維材 22.32.. .5己線圖案 22’,32’…銅箔
30…增層部;核心外配線部 3 la…導通孔 32a···電極墊 33··.導通體 34.. .保護層 40…穿孔導通體 50···玻璃纖維強化(GFR)部 50,_"GFRP 板 100,200…核心基板 44

Claims (1)

  1. 556466 拾、申請專利範圍 h種多層配線基板,係由積層構造所構成者,且該 積層構造包含有: 核心部,包括: 碳纖維強化部,由碳纖維材以及樹脂組成 物所構成;與 核心内配線部,包含由至少1層含有玻璃 纖維材之絕緣層和具有10〜40GPa彈性率之導體
    之配線圖案所構成的積層構造,且與該碳纖維 強化部接合;及 核心外配線部,包含由至少1層絕緣層以及配 線圖案所構成之積層構造,且藉該核心内配線部與 該核心部接合。 2· —種多層配線基板,係由積層構造所構成者,且該 積層構造包含有: 核心部,包括:
    第1及第2核心内配線部,各自包含由至少 1層含有玻璃纖維材之絕緣層和具有10〜40GPa 彈性率之導體之配線圖案所構成的積層構造; 與 碳纖維強化部,由碳纖維材以及樹脂組$ 物所構成且介於該第1核心内配線部和該第2核 心内配線部之間; 第1核心外配線部,包含有由至少1層絕緣層以 及配線圖案所構成之積層構造,且藉該第1核心内 45 556466 拾、申請專利範圍 配線部與該核心部接合;及 弟2核心外配線部’包含有由至少1層絕緣層以 及配線圖案所構成之積層構造,且藉該第2核心内 配線部與該核心部接合。 5 3· —種多層配線基板,係由積層構造所構成者,且該 積層構造包含有: 核心部,包括: 第1核心内配線部,包含各自由碳纖維材 以及樹脂組成物所構成之第1及第2碳纖維強化 10 部、由玻璃纖維材以及樹脂組成物所構成且介 於該第1碳纖維強化部和該第2碳纖維強化部之 間的玻璃纖維強化部、及由至少1層含有玻璃 纖維材之絕緣層和具有10〜4〇GPa彈性率之導體 之配線圖案所構成的積層構造,且藉與該玻璃 15 纖維強化部相反之側與該第1碳纖維強化部接 合;與 第2核心内配線部,包含由至少1層含有玻 璃纖維材之絕緣層和具有10〜40GPa彈性率之導 體之配線圖案所構成的積層構造,且藉與該玻 20 璃纖維強化部相反之側與該第2碳纖維強化部 接合; 第1核心外配線部,包含由至少1層絕緣層以及 配線圖案所構成之積層構造,且藉該第1核心内配 線部與該核心部接合;及 46 556466 拾、申請專利範圍 第2核心外配線部,包含由至少1層絕緣層以及 配線圖案所構成之積層構造,且藉該第2核心内配 線部與該核心部接合。 5 4·如申凊專利範圍帛!項之多層配線基板,其中前述 核〜部具有於該核心部之厚度方向延伸且以絕緣材 料包覆之穿孔導通體。 •如申凊專利範圍帛1項之多層配線基板,其中前述 導體係電解銅或軋製銅箔。 6·如申請專利範圍第1項之多層配線基板 ,其中前述 10 碳纖維強化部之前述樹脂組成物含有填料。 7·如申請專利範圍帛6項之多層配線基板,其中前述 柯月曰組成物中前述填料的含有率為5〜3〇v〇1% 。 8·如申請專利範圍帛6項之多層配線基板,其中前述 填料包含 Si〇2、Si3N4、Al2〇3、AIN、Zr02、富鋁紅 柱石、硼矽酸玻璃、鋁矽酸玻璃、鋁硼矽酸玻璃、 石英玻璃、或碳黑。 · 9·如申請專利範圍帛i項之多層配線基板,其中前述 奴纖維材為網、交又纖維、不織布或短纖維之形態 · ,或者,係具有單向性碳纖維片交叉積層構造。 · ι〇·如申請專利範圍第1項之多層配線基板,其中前述 碳纖維強化部中前述碳纖維材的含有率為3〇〜8〇vd % 〇 種夕層配線基板之製造方法,包含有: 用以將第1配線圖案形成用導體箔進行退火, 47 556466 拾、申請專利範鼠 俾該導體箔之彈性率變成10〜40Gpa的退火步驟; 5 用以將包含由至少1層含有玻璃纖維材之絕緣 層和該導體箔形成之該第1配線圖案所構成之積層 構造的第1配線部,形成於由碳纖維材以及樹脂組 成物所構成之碳纖維強化部之上的步驟;及 用以將包含由至少1層之絕緣層以及第2配線圖 案所構成之積層構造的第2配線部,形成於該第1配 線部之上的步驟。 Φ 1〇 12·如申請專利範圍第11項之多層配線基板之製造方 法’其中前述導體箔係電解銅箔,且前述退火步驟 中’該電解銅箔係以200〜300°C進行退火。 13·如申請專利範圍第u項之多層配線基板之製造方 法’其中前述導體箔係軋製銅箔,且前述退火步驟 中,該軋製銅箔係以15〇〜25〇°c進行退火。 15 14· 一種多層配線基板之製造方法,包含有: 用以將包含由至少1層含有玻璃纖維材之絕緣 ® 20 層和軋製銅箔形成之第丨配線圖案所構成之積層構 造的第1配線部,形成於由碳纖維材以及樹脂組成 物所構成之碳纖維強化部之上,並包含l5(rc以上 之加熱處理的步驟;及 用以將包含由至少1層之絕緣層以及第2配線圖 案所構成之積層構造的第2配線部,形成於該第1配 線部之上的步驟。 15· —種纖維強化樹脂基板之製造方法,包含有: 48 556466 拾、申請專利範圍 用以於由碳纖維材以及樹脂組成物所構成且具 有第1貫通孔的第1碳纖維強化板,和由碳纖維材以 及樹脂組成物所構成且具有對應於該第1貫通孔之 第2貝通孔的第2碳纖維強化板之間,插入包含樹脂 5 組成物之樹脂材的疊佈步驟;及 用以藉由該樹脂材壓接該第1碳纖維強化板以 及該第2碳纖維強化板,俾該樹脂材之該樹脂組成 物填塞該第1貫通孔以及該第2貫通孔的步驟。 16·如申請專利範圍第15項之纖維強化樹脂基板之製 10 造方法,其中前述樹脂材係由玻璃纖維材以及樹脂 組成物所構成之玻璃纖維強化板。 49 20
TW092101271A 2003-01-16 2003-01-21 Multilayer printed wiring board, method of making the same and method of making fiber reinforced resin substrate TW556466B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/000325 WO2004064467A1 (ja) 2003-01-16 2003-01-16 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法

Publications (2)

Publication Number Publication Date
TW556466B true TW556466B (en) 2003-10-01
TW200414860A TW200414860A (en) 2004-08-01

Family

ID=32260036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092101271A TW556466B (en) 2003-01-16 2003-01-21 Multilayer printed wiring board, method of making the same and method of making fiber reinforced resin substrate

Country Status (5)

Country Link
US (2) US7224046B2 (zh)
JP (1) JP4199198B2 (zh)
CN (1) CN100477891C (zh)
TW (1) TW556466B (zh)
WO (1) WO2004064467A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405505B (zh) * 2008-05-30 2013-08-11 Fujitsu Ltd 芯基材及印刷配線板

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US8658953B2 (en) * 2003-07-07 2014-02-25 Turbochef Technologies, Inc. Antenna cover for microwave ovens
JP2005332872A (ja) * 2004-05-18 2005-12-02 Alps Electric Co Ltd 配線基板への電子部品の取付構造
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
US20080105395A1 (en) * 2005-01-18 2008-05-08 Naoyuki Shiratori Polyketone Fiber Paper, Polyketone Fiber Paper Core Material For Printed Wiring Board, And Printed Wiring Board
JP2007106107A (ja) * 2005-07-29 2007-04-26 Sumitomo Chemical Co Ltd 液晶ポリエステル銅張積層板
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
JP4855753B2 (ja) 2005-10-03 2012-01-18 富士通株式会社 多層配線基板及びその製造方法
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
CN1993018A (zh) * 2005-12-26 2007-07-04 宏达国际电子股份有限公司 印刷电路板及其制造方法
EP1837910A1 (fr) * 2006-03-21 2007-09-26 Stmicroelectronics Sa Puce de circuits integrés à plots externes decalés et procédé de fabrication d'une telle puce.
WO2007114392A1 (ja) * 2006-03-30 2007-10-11 Kyocera Corporation 配線基板および実装構造体
CN101449634B (zh) * 2006-05-24 2013-07-24 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
JP2008124398A (ja) * 2006-11-15 2008-05-29 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
CN102176808B (zh) * 2007-01-29 2014-04-09 住友电木株式会社 层叠体、基板的制造方法、基板及半导体装置
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
JP2009099620A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP5318393B2 (ja) * 2007-10-12 2013-10-16 富士通株式会社 半導体装置
JP2009099619A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP5085266B2 (ja) 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
JP5125389B2 (ja) 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP5082748B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 コア部材およびコア部材の製造方法
JP2009099624A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
JP2009099621A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP4904242B2 (ja) 2007-10-12 2012-03-28 新光電気工業株式会社 配線基板及びその製造方法
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
US20090155552A1 (en) * 2007-12-14 2009-06-18 International Business Machines Corporation Ic chip package substrate having outermost glass fiber reinforced epoxy layers and related method
KR101070798B1 (ko) * 2008-01-15 2011-10-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5217640B2 (ja) 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP2009290124A (ja) 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
KR20100019885A (ko) * 2008-08-11 2010-02-19 삼성전기주식회사 프로브 카드 제조 방법
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
US8186053B2 (en) 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
JP5170253B2 (ja) * 2008-11-20 2013-03-27 富士通株式会社 配線基板及び配線基板の製造方法
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
JP5497334B2 (ja) * 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JP2011097038A (ja) * 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
CN102783258B (zh) * 2010-02-26 2016-08-03 三菱电机株式会社 印刷线路板的制造方法以及印刷线路板
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
JP5609531B2 (ja) 2010-10-22 2014-10-22 富士通株式会社 プリント配線板、プリント配線板の製造方法及び電子機器
KR20120050835A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 금속박 적층판 및 그 제조방법, 방열기판
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
CN102740584B (zh) * 2011-03-31 2015-07-01 深南电路有限公司 印刷线路板及其加工方法
US8569631B2 (en) * 2011-05-05 2013-10-29 Tangitek, Llc Noise dampening energy efficient circuit board and method for constructing and using same
US8853072B2 (en) * 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
TWI596997B (zh) * 2011-09-26 2017-08-21 京瓷股份有限公司 配線基板及其安裝構造體,以及其等之製造方法
JP5753471B2 (ja) * 2011-10-12 2015-07-22 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9288909B2 (en) * 2012-02-01 2016-03-15 Marvell World Trade Ltd. Ball grid array package substrate with through holes and method of forming same
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
JP5752299B2 (ja) * 2013-07-01 2015-07-22 デクセリアルズ株式会社 熱伝導シートの製造方法、熱伝導シート、及び放熱部材
US20150114699A1 (en) * 2013-10-24 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Insulation material, printed circuit board using the same and method of manufacturing the same
WO2015107616A1 (ja) * 2014-01-14 2015-07-23 富士通株式会社 回路基板及びその製造方法、並びに電子装置
US20150230342A1 (en) * 2014-02-07 2015-08-13 Apple Inc. Novel structure achieving fine through hole pitch for integrated circuit substrates
US9326373B2 (en) * 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US9305809B1 (en) * 2014-06-26 2016-04-05 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
JP2018056264A (ja) * 2016-09-28 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106356360B (zh) * 2016-10-24 2019-03-01 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
US11006521B2 (en) * 2017-02-23 2021-05-11 Kyocera Corporation Wiring base plate, electronic device package, and electronic device
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
WO2020258161A1 (zh) * 2019-06-27 2020-12-30 瑞声声学科技(深圳)有限公司 印刷电路板及其制造方法
KR20210024749A (ko) * 2019-08-26 2021-03-08 엘지이노텍 주식회사 회로기판
JP2021163879A (ja) * 2020-03-31 2021-10-11 三菱マテリアル株式会社 金属ベース基板
JP7374566B2 (ja) * 2020-07-06 2023-11-07 矢崎総業株式会社 複合材構造及び複合材構造製造方法
JP7171660B2 (ja) * 2020-07-06 2022-11-15 矢崎総業株式会社 複合材構造及び複合材構造製造方法
JP2022119655A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板
US20230148700A1 (en) * 2021-02-08 2023-05-18 Go Go Production Co., Ltd. Frame body for costume, costume, and method for manufacturing the same
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US4591659A (en) 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
US5436062A (en) * 1992-06-15 1995-07-25 Dyconex Patente Ag Process for the production of printed circuit boards with extremely dense wiring using a metal-clad laminate
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JPH07249847A (ja) * 1994-03-14 1995-09-26 Mitsubishi Electric Corp 低熱膨張プリント配線板
JPH1140902A (ja) 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
JP3635205B2 (ja) * 1998-10-29 2005-04-06 新光電気工業株式会社 配線基板
JP2000340895A (ja) * 1999-05-31 2000-12-08 Tokyo Cathode Laboratory Co Ltd 配線基板及びその製造方法
WO2001019145A1 (en) * 1999-09-06 2001-03-15 Suzuki Sogyo Co., Ltd. Substrate of circuit board
US6625032B1 (en) * 1999-11-01 2003-09-23 Jsr Corporation Aqueous dispersion forming conductive layer, conductive layer, electronic compent, circuit board and method for manufacturing the same, and multilayer wiring board and method for manufacturing the same
US6846528B2 (en) * 2000-03-24 2005-01-25 Ibiden Co., Ltd. Translucent decorative board
JP2001332828A (ja) 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板
JP3396465B2 (ja) * 2000-08-25 2003-04-14 三井金属鉱業株式会社 銅張積層板
JP3905325B2 (ja) * 2001-04-23 2007-04-18 富士通株式会社 多層プリント配線板
JP2003008207A (ja) * 2001-06-27 2003-01-10 Ngk Spark Plug Co Ltd 配線基板の製造方法
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405505B (zh) * 2008-05-30 2013-08-11 Fujitsu Ltd 芯基材及印刷配線板

Also Published As

Publication number Publication date
US7224046B2 (en) 2007-05-29
WO2004064467A1 (ja) 2004-07-29
TW200414860A (en) 2004-08-01
US20050218503A1 (en) 2005-10-06
US20070186414A1 (en) 2007-08-16
JPWO2004064467A1 (ja) 2006-05-18
CN100477891C (zh) 2009-04-08
CN1714608A (zh) 2005-12-28
US7640660B2 (en) 2010-01-05
JP4199198B2 (ja) 2008-12-17

Similar Documents

Publication Publication Date Title
TW556466B (en) Multilayer printed wiring board, method of making the same and method of making fiber reinforced resin substrate
TWI246369B (en) Wiring board with core layer containing inorganic filler
JP4119205B2 (ja) 多層配線基板
US7038142B2 (en) Circuit board and method for fabricating the same, and electronic device
JP4855753B2 (ja) 多層配線基板及びその製造方法
JP2587596B2 (ja) 回路基板接続材とそれを用いた多層回路基板の製造方法
US8957321B2 (en) Printed circuit board, mount structure thereof, and methods of producing these
JP2001111218A (ja) 多層プリント回路基板および電子装置
JP2005109307A (ja) 回路部品内蔵基板およびその製造方法
JP2003273482A (ja) 回路基板及びその製造方法及び電子装置
JP2007158193A (ja) 電子部品実装用基板、電子部品モジュール、電子部品実装構造体及びこれらの製造方法
KR100703023B1 (ko) 다층 배선 기판, 그 제조 방법, 및 파이버 강화 수지기판의 제조 방법
JP2003218287A (ja) 半導体素子搭載用基板及び半導体装置
JP2004214271A (ja) 片面積層配線基板及びその製造方法
JP2004179171A (ja) 配線基板
JP3934499B2 (ja) 実装構造体
JP4610384B2 (ja) 回路基板及びその製造方法
JP2004179440A (ja) 配線基板およびその製造方法
JPH09214139A (ja) 多層プリント配線基板の製造方法
JP2004244568A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004303887A (ja) 多層配線基板
JPH11126972A (ja) 多層回路基板及びその製造方法
JP2002353636A (ja) 多層配線基板
JP2004063529A (ja) 絶縁フィルムおよびこれを用いた多層配線基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees