JPWO2011121993A1 - 部品集合体 - Google Patents

部品集合体 Download PDF

Info

Publication number
JPWO2011121993A1
JPWO2011121993A1 JP2012508087A JP2012508087A JPWO2011121993A1 JP WO2011121993 A1 JPWO2011121993 A1 JP WO2011121993A1 JP 2012508087 A JP2012508087 A JP 2012508087A JP 2012508087 A JP2012508087 A JP 2012508087A JP WO2011121993 A1 JPWO2011121993 A1 JP WO2011121993A1
Authority
JP
Japan
Prior art keywords
component
substrate
assembly
built
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012508087A
Other languages
English (en)
Inventor
藤大　政宣
政宣 藤大
服部　和生
和生 服部
力 藤本
力 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2011121993A1 publication Critical patent/JPWO2011121993A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

高精度に、かつ、容易に主基板に内蔵することのできる部品集合体を提供する。複数のコンデンサ５２が配列して埋設された部品集合体１０の部品内蔵層のガラス転移温度が、部品内蔵基板１の部品内蔵層５のガラス転移温度よりも高く構成されているため、部品集合体１０が内蔵された部品内蔵基板１が例えばリフローにおいて加熱されても、部品集合体１０が熱により変形するのが抑制されるため、部品集合体１０を部品内蔵基板１２に高精度に内蔵することができる。また、複数のコンデンサ５２が埋設された部品集合体１０を部品内蔵基板１に内蔵するときに、各コンデンサ５２の高さのばらつきに影響されずに、複数のコンデンサ５２が埋設された部品集合体１０の電極パッド１１と部品内蔵基板１の配線層４，６とをはんだを用いて電気的に接続することができるため、容易に部品集合体１０を部品内蔵基板１に内蔵することができる。

Description

本発明は、複数の電子部品を一体的に基板に内蔵する技術に関する。
従来、複数の電子部品、例えば複数のセラミックコンデンサの外部電極同士が電気的に接続されることにより一体化されて形成されたコンデンサユニットが知られている（例えば、特許文献１参照）。コンデンサユニットが部品内蔵基板に内蔵されることにより、セラミックコンデンサを個別に部品内蔵基板に内蔵するよりも、同じ数のセラミックコンデンサを部品内蔵基板に容易に内蔵することができる。
また、小容量の安価な汎用のセラミックコンデンサによりコンデンサユニットを形成することで、コンデンサユニットを大容量のコンデンサとして機能させることができるため、大容量の高価なコンデンサを使用する必要がなく、部品内蔵基板の製造コストを低減することができる。また、コンデンサユニットを構成するセラミックコンデンサの数や種類を変更することで、所望の特性を有するコンデンサユニットを容易に形成することができるため効率がよい。
このようなコンデンサユニット５００の形成方法の一例について図７を参照して説明する。まず、キャビティを有する金型が用意され、キャビティ内に所定数のセラミックコンデンサ５０１が収納される。このとき、セラミックコンデンサ５０１は、隣接するセラミックコンデンサ５０１の外部電極５０２同士が近接あるいは接触するようにキャビティ内に収納される。
なお、この例におけるセラミックコンデンサ５０１は、所謂、チップ型の積層セラミックコンデンサとして形成されており、誘電体セラミック層５０３と、誘電体セラミック層５０３を介して対向するように配設された内部電極５０４と、セラミックコンデンサ５０１本体の端面まで引出された内部電極５０４と接続される外部電極５０２とにより構成されている。
次に、外部電極５０２表面の低融点金属層が溶融する温度まで加熱されると、図７（ａ）に示すように、隣接している外部電極５０２同士が接着されて、複数のセラミックコンデンサ５０１が一体化したコンデンサユニット５００が形成される。
図７（ｂ）に示すように、隣接する外部電極５０２同士が一体化して電気的に接続されているため、複数のセラミックコンデンサ５０１が電気的に一つのコンデンサとして機能する。すなわち、複数のセラミックコンデンサ５０１が部材として一体化するとともに、電気的にも相互に接続されることによって、コンデンサユニット５００が構成されている。なお、図７は従来のコンデンサユニット５００の一例を示す図であって、（ａ）は平面図、（ｂ）はコンデンサユニット５００のＡ−Ａ線矢視断面図である。
特開２００９−８１１８３号公報（段落［００２６］〜［００２９］、図３，５、要約書など）
ところで、コンデンサユニット５００に代表される部品集合体を部品内蔵基板に内蔵するときに、部品集合体の電極と部品内蔵基板の配線層とは、はんだやビア導体などを用いて接続される。部品集合体をはんだにより部品内蔵基板の配線層と接続すれば、部品集合体を周知の表面実装技術で配線層に容易に実装して部品内蔵基板に部品集合体を内蔵できるため、部品内蔵基板の製造コストを低減できる。
また、一般に積層基板の基板材料（コア、プリプレグ）は、同一の樹脂材料で構成され、部品内蔵用の積層基板も同様に同一の樹脂材料で構成される。部品内蔵基板の製造コスト低減のために汎用の樹脂材料、すなわち、部品内蔵基板をガラス転移温度（Ｔｇ）の低い樹脂材料や線膨張係数の大きい樹脂材料で構成することにより部品内蔵基板の製造コストを低減することが考えられる。しかしながら、この場合、部品集合体が配線層にはんだにより実装された部品内蔵基板をマザー基板にはんだにより実装したり、前記部品内蔵基板の表面に他の電子部品をはんだに実装したりするときに、例えばリフローにおいて、部品内蔵基板が加熱されることにより部品集合体を部品内蔵基板の配線層に実装するはんだが再溶融するとともに部品内蔵基板が変形し、熱による変形により生じた部品内蔵基板の隙間から溶融したはんだがフラッシュしたり、溶融したはんだによるブリッジが発生するおそれがある。そのため、熱による変形が防止された部品内蔵基板を形成しなければならず、使用可能な樹脂材料に制約があるため、部品内蔵基板の製造コストの低減が難しい。なお、ガラス転移温度（Ｔｇ）の低い樹脂材料や線膨張係数の大きい樹脂材料で部品内蔵基板を構成すると、製造された部品内蔵基板がリフローに対応できないなど、部品内蔵基板の適用範囲に制約が生じることになる。
また、部品集合体をビア導体により部品内蔵基板の配線層と接続すれば、部品集合体を構成する電子部品の高さにはばらつきがあるため、ビア孔を形成するレーザ加工におけるレーザの出力調整を行いながら、部品内蔵基板にレーザ加工によりビア孔を形成し、形成されたビア孔に導電性ペーストを充填したり、ビアフィルめっきを施したりなどしてビア導体を設けなければならず手間がかかり、部品内蔵基板の製造コストが上昇する。また、ビア導体と電子部品との接続部分において、電子部品と前記汎用樹脂材料との線膨脹係数の差が大きく、リフローなどの際に熱が加えられたときの各部材の膨脹率が大きく異なるため各部材間に応力が生じる。このように、線膨脹係数の差に起因して部材間に生じる応力が前記接続部分に集中することにより、電子部品とビア導体との接続における信頼性に問題が生じるおそれがある。
本発明は、上記課題に鑑みてなされたものであり、高精度に、かつ、容易に主基板に内蔵することのできる部品集合体を提供することを目的とする。
上記した目的を達成するために、本発明の部品集合体は、主基板の部品内蔵層に内蔵される部品集合体において、前記主基板の部品内蔵層に内蔵される集合体基板と、前記集合体基板の部品内蔵層に配列して内蔵された複数の電子部品とを備え、前記集合体基板の部品内蔵層のガラス転移温度を前記主基板の部品内蔵層のガラス転移温度より高くしたことを特徴としている（請求項１）。
また、上記した目的を達成するために、本発明の部品集合体は、主基板の部品内蔵層に内蔵される部品集合体において、前記主基板の部品内蔵層に内蔵される集合体基板と、前記集合体基板の部品内蔵層に配列して内蔵された複数の電子部品とを備え、前記主基板の部品内蔵層の線膨張係数αＡと、前記集合体基板の部品内蔵層の線膨張係数αＢと、前記電子部品の線膨張係数αＣとの関係が、αＡ＞αＢ＞αＣであることを特徴としている（請求項２）。
また、請求項１または２に記載の部品集合体において、前記集合体基板は、一主面に複数の電極パッドが形成され、前記各電極パッドに前記各電子部品が電気的に接続されていることを特徴としている（請求項３）。
また、請求項１ないし３のいずれかに記載の部品集合体において、前記集合体基板の部品内蔵層および前記主基板の部品内蔵層は、ともに樹脂層であることを特徴としている（請求項４）。
また、請求項１ないし４のいずれかに記載の部品集合体において、前記各電子部品は、コンデンサであることを特徴としている（請求項５）。
請求項１ないし５のいずれかに記載の部品集合体において、半導体回路部が前記主基板の一主面に実装されて、前記主基板の一主面側の配線層に接続され、前記主基板の一主面側の配線層はビア導体により前記主基板の他方の主面側の配線層に接続され、前記集合体基板の一主面側の各電極パッドが前記主基板の一主面側の配線層に電気的に接続されていることを特徴としている（請求項６）。
また、請求項１ないし５のいずれかに記載の部品集合体において、半導体回路部が前記主基板の一主面に実装されて、前記主基板の一主面側の配線層に接続され、前記集合体基板に内蔵された前記各電子部品は、前記集合体基板の一主面側の各電極パッドが前記主基板の一主面側の配線層に電気的に接続され、かつ、前記集合体基板の他方の主面側の電極パッドが前記主基板の他方の主面側の配線層に電気的に接続され、前記集合体基板の両主面の前記配線層間の接続導体としても機能することを特徴としている（請求項７）。
請求項１の発明によれば、複数の電子部品が配列して埋設された集合体基板の部品内蔵層のガラス転移温度が、主基板の部品内蔵層のガラス転移温度よりも高く構成されている。したがって、集合体基板が内蔵された主基板が例えばリフローにおいて加熱されても、集合体基板が熱により変形することが抑制されるので、集合体基板を主基板に高精度に内蔵することができる。また、複数の電子部品が埋設された集合体基板を主基板に内蔵するときに、各電子部品の高さのばらつきに影響されずに、複数の電子部品が埋設された集合体基板と主基板とをはんだやビア導体などを用いて電気的に接続することができる。したがって、容易に集合体基板を主基板に内蔵することができる。
また、複数の電子部品が埋設された集合体基板が主基板に内蔵されることで、電子部品を個別に主基板に内蔵するよりも、同じ数の電子部品を主基板に容易に内蔵することができるため効率よく電子部品を主基板に内蔵でき、電子部品の主基板への実装にかかるコストを低減することができる。
請求項２の発明によれば、線膨脹係数αＣが小さい電子部品を配列して内蔵する集合体基板の部品内蔵層の線膨脹係数αＢが、集合体基板が埋設される主基板の部品内蔵層の線膨張係数αＡより小さく形成されている。したがって、電子部品を内蔵する集合体基板が主基板に内蔵された状態で、電子部品と集合体基板の部品内蔵層との線膨張係数の差、集合体基板の部品内蔵層と主基板の部品内蔵層との線膨張係数の差が小さくなる。したがって、例えばリフローにおける加熱や、雰囲気の温度変動により各部材が膨脹することにより生じる応力が緩和される。したがって、各部材間の接続部分に応力が集中することにより前記接続部分に不具合が生じることが防止されるので、例えば、電子部品に対する電気的な接続の信頼性の向上を図ることができる。
請求項３の発明によれば、集合体基板は、一主面に複数の電極パッドが形成されており、各電極パッドは、集合体基板の部品内蔵層側の面に各電子部品が電気的に接続されているため、集合体基板の一主面に設けられた電極パッドを介して各電子部品との電気的な接続を行うことができるため、実用的である。
また、例えばはんだにより各電子部品と各電極パッドの裏面側とが電気的に接続された集合体基板が主基板に内蔵されたときに、集合体基板が内蔵された主基板が例えばリフローにより加熱されても、集合体基板が熱により変形するのが抑制されるため、再溶融したはんだが集合体基板から噴出したり、溶融したはんだにより各電極パッドや各電子部品がブリッジを形成したりすることを低減することができる。
また、各電子部品は集合体基板に埋設されて主基板に内蔵されており、集合体基板の一主面に設けられた電極パッドを介して各電子部品との電気的な接続を行うために、例えば電極パッドに接続されるビア導体を、各電子部品の高さのばらつきに影響されずにレーザ加工およびめっき技術を用いて容易に形成することができるため実用的である。
請求項４の発明によれば、集合体基板の部品内蔵層および主基板の部品内蔵層はともに樹脂層であるため、集合体基板の樹脂層に容易に複数の電子部品を埋設することができ、主基板の部品内蔵層に容易に集合体基板を内蔵することができる。
請求項５の発明によれば、各電子部品をコンデンサにより構成すれば、小容量の安価な汎用のコンデンサを集合体基板に埋設することで、集合体基板に埋設された複数のコンデンサの集合体を、大容量のコンデンサとして機能させることができるため、大容量の高価なコンデンサを使用する必要がなく、また、集合体基板に埋設されるコンデンサの数や種類を変更することで、集合体基板に埋設された複数のコンデンサの集合体を、所望の特性を有するコンデンサとして機能させることができる。
請求項６の発明によれば、主基板の一主面に半導体回路部が実装されて主基板の一主面側の配線層に半導体回路部が接続されており、各電子部品は、集合体基板の一主面側の各電極パッドが主基板の一主面側の配線層に直接接続されて主基板に内蔵されているため、従来のように各電子部品がビア導体などの導体パターンを介して配線層に接続されておらず、各電子部品と半導体回路部との距離を近づけることができ、各電子部品から半導体回路部までの配線の長さを短くすることができる。これにより、各電子部品から半導体回路部までの配線に寄生するインダクタンスを小さくすることができ、この配線におけるノイズ伝搬を抑制することができる。例えば、電子部品がコンデンサの場合、ノイズの吸収性能を向上させることができる。
また、集合体基板の一主面側の各電極パッドが一主面側の配線層に直接接続されているので、集合体基板から半導体回路部までの配線の長さが各電子部品の高さのばらつきの影響を受けないため、集合体基板から半導体回路部までの配線の長さをほぼ一定にでき、これにより、集合体基板および半導体回路部間の配線の寄生インダクタンスを各電子部品の高さのばらつきに影響されずにほぼ一定にできるため、この配線におけるノイズ抑制を安定させることができる。例えば、電子部品がコンデンサの場合、ノイズの吸収性能を安定させることができる。
また、主基板の一主面側の配線層をビア導体により他方の主面側の配線層と電気的に接続することにより、両配線層を接続するための配線をビア導体により主基板内に容易に設けることができる。
請求項７の発明によれば、主基板の一主面に半導体回路部が実装されて主基板の一主面側の配線層に半導体回路部が接続されている。そして、集合体基板に内蔵された各電子部品は、集合体基板の一主面側の各電極パッドが主基板の一主面側の配線層に直接接続されて主基板に内蔵されているため、従来のように各電子部品がビア導体などの導体パターンを介して配線層に接続されていない。そのため、各電子部品と半導体回路部との距離を近づけることができるため、各電子部品から半導体回路部までの配線の長さを短くすることができる。したがって、各電子部品から半導体回路部までの配線に寄生するインダクタンスを小さくすることができるため、この配線におけるノイズ伝搬を抑制することができる。
また、各電子部品は、集合体基板の他方の主面側の電極パッドが主基板の他方の主面側の配線層に電気的に接続されて、集合体基板の両主面の配線層間の接続導体としても機能するため、両配線層間を接続するための接続路としてのビア導体などを形成するためのスペースを主基板内に確保する必要がなく、主基板内にその他の配線としてのビア導体などを形成するスペースが確保されるため、基板設計の自由度を大きくすることができる。
また、各電子部品が主基板の一主面側および他の主面側の両配線層の接続導体に兼用されているため、一主面側の配線層と、他方の主面側の配線層とを接続するための接続路としてのビア導体などを主基板内に別途設ける必要がなく、これにより、主基板内の集合体基板配置のためのスペースを確保することができるため、主基板に内蔵する集合体基板の数量、サイズ、配置場所などの制約を緩和することができる。
また、各電子部品は集合体基板に埋設されて主基板に内蔵されて、集合体基板の他方の主面側の電極パッドと他方の主面側の配線層とが接続されているが、集合体基板から他方の主面側の配線層までの配線の長さが各電子部品の高さのばらつきの影響を受けないため、集合体基板から他方の主面側の配線層までの配線の長さをほぼ一定にできる。これにより、集合体基板および他方の主面側の配線層間の配線の寄生インダクタンスを各電子部品の高さのばらつきに影響されずにほぼ一定にすることができ、この配線におけるノイズ抑制を安定させることができる。
また、各電子部品は集合体基板に埋設されて主基板に内蔵されているため、集合体基板の他方の主面側の電極パッドと主基板の他方の主面側の配線層とを接続するために、例えばビア導体を、各電子部品の高さのばらつきに影響されずにレーザ加工およびめっき技術を用いて容易に形成することができ、実用的である。
本発明の部品集合体が内蔵された部品内蔵基板の第１実施形態を示す断面図である。 部品集合体の一例を示す図である。 本発明の部品集合体が内蔵された部品内蔵基板の第２実施形態を示す断面図である。 本発明の部品集合体が内蔵された部品内蔵基板の第３実施形態を示す断面図である。 部品集合体の一例を示す図である。 部品集合体の高さがほぼ一定であることを説明するための図である。 従来のコンデンサユニットの一例を示す図である。
＜第１実施形態＞
本発明の部品集合体が内蔵された部品内蔵基板の第１実施形態について、図１〜図２を参照して説明する。
（部品内蔵基板）
図１は、部品集合体１０が内蔵された部品内蔵基板１（本発明の「主基板」に相当）の第１実施形態を示す断面図である。図１に示すように、部品内蔵基板１は、端子電極層２，８と、配線層３，４，６，７と、部品内蔵層５とが積層され一体化されて形成されている。また、ＣＰＵやＭＰＵなどの半導体回路からなる電子部品ＩＣ（本発明の「半導体回路部」に相当）の端子電極と、端子電極層２とがはんだバンプなどを介して接続されて、部品内蔵基板１の一主面に電子部品ＩＣが実装されている。
部品内蔵基板１は、例えば、電子部品ＩＣをソケットなどを介してマザー基板に搭載するためのパッケージを構成する部品として用いられるものであって、この実施形態では、ＤＣ−ＤＣコンバータや大容量コンデンサなどを用いて外部に設けられた電源回路部の直流電源が、マザー基板および部品内蔵基板１を介して電子部品ＩＣに給電される。そして、この実施形態の部品内蔵基板１は、電子部品ＩＣに給電される直流電源を、電子部品ＩＣの消費電流の変化によらず安定化させる機能を有している。
部品内蔵層５は、封止用の樹脂層５１に、複数のコンデンサ５２（本発明の「電子部品」に相当）が内蔵された部品集合体１０が設けられて形成されている。また、部品内蔵層５には必要に応じて銅などの導電性ペーストの充填、ビアフィルめっき等により形成された層間接続導体（ビア導体）５３が設けられている。
樹脂層５１は例えば熱硬化性の樹脂により形成されている。熱硬化性の樹脂としては、エポキシ樹脂、フェノール樹脂、シアネート樹脂などがある。
配線層３，４，６，７は、樹脂層５１と同様の樹脂層３１，４１，６１，７１を有し、各樹脂層３１，４１，６１，７１の必要な箇所にビア構造の層間接続導体３２，４２，６２，７２および電極パターン３３，４３，６３，７３が設けられて形成されている。なお、配線層３，４は、電子部品ＩＣに狭ピッチで多数形成されている接続用の端子電極の間隔を広げるために設けられている。
端子電極層２，８は、それぞれ部品内蔵基板１の一主面および他方の主面に設けられ、例えば銅箔を配線パターンにしたがってレーザ加工やエッチング加工などして形成される。そして、端子電極層２，８として形成されたランドやパッドなどに層間接続導体３２，７２の端面が圧接し、電極パターン３３に層間接続導体４２の端面が圧接し、電極パターン４３，６３に層間接続導体５３の端面が圧接し、電極パターン７３に層間接続導体６２の端面が圧接することにより、部品内蔵基板１の一主面側の配線層３，４と、他方の主面側の配線層６，７とが電気的に接続される。
また、この実施形態では、部品集合体１０は、一主面に形成された複数の電極パッド１１と、部品内蔵基板１の他方の主面側の配線層６の電極パターン６３とが、ビア導体や配線パターンなどを介さずにはんだを用いて直接接続されて部品内蔵層５に内蔵されている。なお、電極パッド１１と電極パターン６３とを、ろう付け、めっき、導電性接着剤などにより接続してもよい。部品集合体１０については後で詳細に説明する。
そして、図示省略された電源回路部の直流電源が、端子電極層８から各層３〜７の層間接続導体３２，４２，５３，６２，７２および電極パターン３３，４３，６３，７３を通って、端子電極層２を介して一主面側の配線層３，４に接続された電子部品ＩＣに給電される。以上のように、端子電極層２，８、配線層３，４，６，７、層間接続導体５３が「給電路」を形成する。以下、直流電源が電子部品ＩＣに給電される経路を「給電路」と称し、この実施形態では、部品集合体１０の電極パッド１１が電極パターン６３に接続されることで、コンデンサ５２が内蔵された部品集合体１０が給電路に接続されている。
次に、図１の部品内蔵基板１の製造方法の一例についてその概略を説明する。まず、ステンレスなどの板が準備され、準備された板に部品集合体１０が載置されて、部品集合体１０が埋まるように未硬化の樹脂層５１が充填されて加熱硬化された後、硬化した樹脂層５１に層間接続導体５３が形成されて部品内蔵層５が形成される。そして、部品内蔵層５に、予め準備された配線層３，４が積層される。そして、部品内蔵層５から板が取り除かれて、部品内蔵層５の配線層３，４と反対側の面に、予め準備された配線層６，７が積層されて、端子電極層２，８が形成されることにより、部品内蔵基板１が完成する。
なお、部品内蔵基板１の製造方法は、上記した製造方法に限られず、周知のどのような製造方法により部品内蔵基板１を製造してもよい。また、層間接続導体３２，４２，５３，６２，７２、電極パターン３３，４３，６３，７３、端子電極層２，８の形成方法および形成材料も、適宜、周知の手法を選択して採用すればよい。
（部品集合体）
図２は部品集合体１０の一例を示す図であって、（ａ）は平面図、（ｂ）は断面図、（ｃ）は右側断面図である。
部品集合体１０は部品内蔵基板１に内蔵されるものであり、図２（ａ）〜（ｃ）に示すように、部品内蔵基板１に内蔵される集合体基板１２と、集合体基板１２の部品内蔵層１３にアレイ状に配列して内蔵された複数のコンデンサ５２と、集合体基板１２の一主面に形成された複数の電極パッド１１とを備えており、部品内蔵層１３は樹脂層１４により形成されている。また、各コンデンサ５２が埋設された集合体基板１２の部品内蔵層１３を形成する樹脂層１４はガラス転移温度が例えば約１８０℃〜１９０℃の樹脂により形成されており、集合体基板１２が埋設される部品内蔵基板１の部品内蔵層５を形成する樹脂層５１のガラス転移温度（約１４０℃〜１５０℃）よりも高く構成されている。
また、集合体基板１２は、積層セラミックコンデンサ、３端子形状の積層セラミックコンデンサ、導電性高分子コンデンサなどのチップ型のコンデンサ５２が封止用の樹脂層１４により形成される部品内蔵層１３に埋設されて形成されている。また、コンデンサ５２の左右端部に、錫、銅、金などのめっきが施された（外部）電極５２ａが設けられており、この実施形態では、各コンデンサ５２の電極５２ａは、各電極パッド１１の集合体基板の部品内蔵層側の面にはんだにより電気的に接着されている。
なお、各コンデンサ５２の電極５２ａが、ろう付け、めっき、導電性接着剤などにより集合体基板１２の電極パッド１１の集合体基板の部品内蔵層側の面に電気的に接着されるようにしてもよい。また、この実施形態では、複数のコンデンサ５２は、各コンデンサ５２同士が離間されて集合体基板１２の部品内蔵層１３に埋設されているが、各コンデンサ５２の電極５２ａ同士をはんだなどの接合材により電気的に接続して、接合された各コンデンサ５２を一体的に部品内蔵層１３に埋設してもよい。また、アレイ状に一体的に配列された複数のコンデンサ５２の集合体が、複数層に積層されて一体的に形成されたコンデンサ５２の集合体を部品内蔵層１３に埋設してもよい。
また、各コンデンサ５２が埋設された集合体基板１２の部品内蔵層１３を形成する樹脂層１４の線膨張係数αＢは例えば約２０ｐｐｍ／℃〜３０ｐｐｍ／℃の樹脂により形成されており、集合体基板１０が埋設される部品内蔵基板１の部品内蔵層５を形成する樹脂層５１の線膨張係数αＡ（約３０ｐｐｍ／℃〜６０ｐｐｍ／℃）よりも低く構成されている。なお、各コンデンサ５２の線膨張係数αＣは約１０ｐｐｍ／℃〜２０ｐｐｍ／℃に形成されている。
次に、図２の部品集合体１０の製造方法の一例についてその概略を説明する。まず、ステンレスなどの板が準備され、準備された板に電極パッド１１が載置されて、各電極パッド１１と各電極５２ａとの間にはんだペーストを介した状態で複数のコンデンサ５２が載置される。そして、各コンデンサ５２が埋まるように未硬化の樹脂層１４が充填されて加熱硬化されることにより、部品内蔵層１３が形成されて集合体基板１２が形成される。そして、リフローにより各電極パッド１１と各電極５２ａとがはんだにより電気的に接着されて部品集合体１０が完成する。なお、説明した部品集合体１０の製造方法は一例であって、周知のどのような製造方法により部品集合体１０を製造してもよい。
以上のように、この実施形態によれば、複数のコンデンサ５２が配列して埋設された集合体基板１２（部品集合体１０）の部品内蔵層１３のガラス転移温度が、部品内蔵基板１の部品内蔵層５のガラス転移温度よりも高く構成されているため、集合体基板１２が内蔵された部品内蔵基板１が例えばリフローにおいて加熱されても、集合体基板１２が熱により変形するのが抑制されるため、集合体基板１２を部品内蔵基板１に高精度に内蔵することができる。
また、上記した実施形態では、はんだにより各コンデンサ５２の電極５２ａと各電極パッド１１の裏面側とが電気的に接着された集合体基板１２が部品内蔵基板１に内蔵されているが、集合体基板１２が内蔵された部品内蔵基板１が例えばリフローにより加熱されても、集合体基板１２はガラス転移温度が高い樹脂層１４により構成される部品内蔵層１３により形成されており、集合体基板１２が熱により変形するのが抑制されるため、再溶融したはんだが集合体基板１２から噴出したり、溶融したはんだにより各電極パッド１１や各コンデンサ５２の電極５２ａが短絡したりすることを低減できる。
ところで、コンデンサ５２などの電子部品が、ビア導体により部品内蔵基板１の配線層３，４に直接接続される場合、例えばリフローにおける加熱により、セラミックなどで形成された電子部品と部品内蔵層５を形成する樹脂層５１との線膨張係数の差により生じる応力が電子部品と配線層３，４とを接続するビア導体に集中し、ビア導体に亀裂や破断が生じるおそれがある。
しかしながら、上記した実施形態では、線膨脹係数αＣが小さいコンデンサ５２をアレイ状に配列して内蔵する部品内蔵層１３の樹脂層１４の線膨脹係数αＢが、部品内蔵基板１の部品内蔵層５を形成する樹脂層５１の線膨張係数αＡより小さく形成された部品集合体１０が、部品内蔵基板１の部品内蔵層５を形成する樹脂層５１に内蔵されるため、コンデンサ５２と部品集合体１０の部品内蔵層１３との線膨張係数の差、部品集合体１０と部品内蔵基板１の部品内蔵層５との線膨張係数の差が小さくなり、例えばリフローにおける加熱や、雰囲気の温度変動により各部材が膨脹することにより生じる応力が緩和されるため、各部品間の接続部分に応力が集中することにより各接続部分に不具合が生じることが防止されるので、コンデンサ５２に対する電気的接続の信頼性の向上を図ることができる。
また、部品内蔵基板１をガラス転移温度が高く、線膨張係数が低い樹脂材料で形成すると、樹脂材料が高価であるため、部品内蔵基板１の製造コストを低減するのは困難である。しかしながら、部品内蔵基板１の部品内蔵層５に内蔵される部品集合体１０のみをガラス転移温度が高く、線膨張係数の低い樹脂材料で形成することにより、部品内蔵基板１の製造コストの上昇を抑制することができる。
また、部品集合体１０は、従来のビルドアップ工法により形成することができるため、部品集合体１０を形成するための特別な工法や製造プロセスなどが必要なく、部品集合体１０の製造コストが上昇することを抑制することができる。
また、複数のコンデンサ５２が埋設された集合体基板１２を部品内蔵基板１に内蔵するときに、各コンデンサ５２の高さのばらつきに影響されずに、複数のコンデンサ５２が埋設された集合体基板１２の電極パッド１１と部品内蔵基板１の配線層４，６とをはんだやビア導体などを用いて電気的に接続することができるため、容易に集合体基板１２を部品内蔵基板１に内蔵することができる。例えば、上記した実施形態では、はんだにより各電極パッド１１と電極パターン６３とが接続されているが、配線層６（電極パターン６３）と電極パッド１１とをビア導体により接続するときには、各電極パッド１１に接続されるビア導体を、各コンデンサ５２の高さのばらつきに影響されずにレーザ加工およびめっき技術を用いて容易に形成することができる。
また、複数のコンデンサ５２が埋設された集合体基板１２が部品内蔵基板１に内蔵されることで、コンデンサ５２を個別に部品内蔵基板１に内蔵するよりも、同じ数のコンデンサ５２を部品内蔵基板１に容易に内蔵することができるため効率がよく、コンデンサ５２の部品内蔵基板１への実装にかかるコストを低減することができる。
また、集合体基板１２は、一主面に複数の電極パッド１１が形成されており、各電極パッド１１は、集合体基板の部品内蔵層側の面に各コンデンサ５２の電極５２ａがはんだにより電気的に接着されているため、集合体基板１２の一主面に設けられた電極パッド１１を介して各コンデンサ５２との電気的な接続を行うことができるため、実用的である。
また、集合体基板１２および部品内蔵基板１の部品内蔵層１３，５は樹脂層１４，５１であるため、集合体基板１２の樹脂層１４に容易に複数のコンデンサ５２を埋設することができ、部品内蔵基板１の部品内蔵層５に容易に集合体基板１２を内蔵することができる。また、部品内蔵層１３を形成する樹脂層１４の材質を容易に変更することができるため、部品内蔵基板１の部品内蔵層５のガラス転移温度よりも高い特性を有する樹脂層１４により容易にガラス転移温度の高い部品内蔵層１３を有する集合体基板１２を形成することができる。
また、ガラス転移温度が高く設定された部品内蔵層１３を有する集合体基板１２を、部品内蔵基板１の部品内蔵層５に埋設することで、部品内蔵基板１内を部分的にガラス転移温度の高い材質で形成することができ、部品内蔵基板１を形成する際に、部品内蔵層５のみガラス転移温度が高い樹脂層５１を積層して形成するのに比べ、簡単に部品内蔵基板１内の材質を部分的に異なるものとすることができる。
また、小容量の安価な汎用のコンデンサ５２を集合体基板１２に埋設することで、集合体基板１２に埋設された複数のコンデンサ５２の集合体を、大容量のコンデンサとして機能させることができるため、大容量の高価なコンデンサを使用する必要がなく、また、集合体基板１２に埋設されるコンデンサ５２の数や種類を変更することで、集合体基板１２に埋設された複数のコンデンサ５２の集合体を、所望の特性を有するコンデンサとして機能させることができるため効率がよい。
また、部品内蔵基板１の一主面側の配線層３，４を層間接続導体５３により他方の主面側の配線層６，７と電気的に接続することにより、ビア導体（層間接続導体５３）による給電路を部品内蔵基板１内に容易に設けることができる。
＜第２実施形態＞
本発明の部品集合体が内蔵された部品内蔵基板の第２実施形態について、図３を参照して説明する。図３は、部品集合体１０が内蔵された部品内蔵基板１００の第２実施形態を示す断面図である。
この第２実施形態が、上記した第１実施形態と異なる点は、図３に示すように、各コンデンサ５２の電極５２ａの電極面として、部品集合体１０（集合体基板１２）の一主面に形成された電極パッド１１が、部品内蔵基板１００の一主面側の配線層４の電極パターン１４３と電気的に接続されている点である。その他の構成は上記した第１実施形態と同様であるため、その構成の説明は同一符号および相当符号を付すことにより省略する。なお、上記したように、各電極パッド１１の裏面側に、各コンデンサ５２の各電極５２ａがはんだなどにより電気的に接着されて、集合体基板１２の一主面に電極面（電極パッド１１）が形成されている。
以上のように、この実施形態によれば、上記した第１実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、電源回路部の直流電源を部品内蔵基板１００の内部を通って部品内蔵基板１００の一主面に実装された電子部品ＩＣに給電する給電路に各コンデンサ５２を内蔵する部品集合体１０が接続されているが、各コンデンサ５２は、集合体基板１２の一主面側の電極パッド１１が部品内蔵基板１００の一主面側の配線層４（給電路）に直接接続されて部品内蔵基板１００に内蔵されている。
したがって、従来のように集合体基板１２（コンデンサ５２）がビア導体などの導体パターンを介して配線層４に接続されておらず、集合体基板１２と電子部品ＩＣとの距離を従来よりも近づけることができるため、集合体基板１２から電子部品ＩＣまでの給電路の長さを短くすることができ、これにより、集合体基板１２から電子部品ＩＣまでの給電路に寄生するインダクタンスを小さくすることができるため、この配線におけるノイズ伝搬を抑制することができると共に、電子部品ＩＣの応答特性を向上することができる。
また、集合体基板１２の一主面側の電極パッド１１面が部品内蔵基板１００の一主面側の配線層４に直接接続されているので、集合体基板１２から電子部品ＩＣまでの配線の長さが各コンデンサ５２の高さのばらつきの影響を受けないため、集合体基板１２から電子部品ＩＣまでの配線の長さをほぼ一定にでき、これにより、集合体基板１２および電子部品ＩＣ間の配線の寄生インダクタンスを各コンデンサ５２の高さのばらつきに影響されずにほぼ一定にできるため、この配線におけるノイズ抑制を安定させることができると共に、電子部品ＩＣの応答特性を安定させることができる。
また、上記した構成とすることで、電子部品ＩＣから集合体基板１２（コンデンサ５２）までの給電路の寄生インダクタンスを従来よりも低減することができ、これにより、電子部品ＩＣの応答特性が向上するため、電子部品ＩＣの応答特性を向上させるためのコンデンサ５２の数を抑制することができ、部品内蔵基板１を製造するコストの低減を図ることができる。
なお、各層３〜７および集合体基板１２は型により高精度に形成されるため、各層３〜７および集合体基板１２はほぼ設計上の厚みで形成される。
＜第３実施形態＞
本発明の部品集合体が内蔵された部品内蔵基板の第３実施形態について、図４〜６を参照して説明する。
この第３実施形態が、上記した第２実施形態と異なる点は、図４に示すように、部品集合体１０ａの構成が異なる点であり、以下では上記した第１および第２実施形態と異なる点を中心に説明し、第１および第２実施形態と同様の構成の説明は同一符号および相当符号を付すことにより省略する。
（部品内蔵基板）
図４は、部品集合体１０ａが内蔵された部品内蔵基板２００の第３実施形態を示す断面図である。図４に示すように、この実施形態では、部品内蔵層５は、封止用の樹脂層５１に、一主面および他方の主面にそれぞれ電極パッド１１，１５が形成された部品集合体１０ａが設けられて形成されている。
また、部品集合体１０ａの一主面に形成された電極パッド１１は、部品内蔵基板２００の一主面側の配線層４の電極パターン２４３に、はんだなどにより電気的に直接接続されている。また、部品集合体１０ａの他方の主面に形成された電極パッド１５は、部品内蔵基板２００の他方の主面側の配線層６の電極パターン２６３と、部品内蔵層５に形成された層間接続導体２５３を介して電気的に接続されている。このように、この実施形態では、コンデンサ５２（電極５２ａ）が両配線層４，６間の給電路導体（接続導体）に兼用されている。
（部品集合体）
図５は部品集合体１０ａの一例を示す図であって、（ａ）は平面図、（ｂ）は断面図、（ｃ）は右側断面図である。
図５（ａ）〜（ｃ）に示すように、部品集合体１０ａは、集合体基板１２の一主面に形成された複数の電極パッド１１と、他方の主面に形成された電極パッド１５とを備えている。そして、各コンデンサ５２の電極５２ａの一方側が、各電極パッド１１の裏面側にはんだにより電気的に接着されており、他方側が、各電極パッド１５に層間接続導体１６を介して電気的に接続されている。
なお、この実施形態では、電極パッド１５は、集合体基板１２の他方の主面に銅めっきにより形成されている。したがって、部品内蔵基板２００の部品内蔵層５の樹脂層５１に埋設された集合体基板１２の電極パッド１５に接続される層間接続導体２５３を形成する際に、銅はレーザの反射率が高いため、レーザ加工において容易にビア孔を精度よく形成でき、これにより、集合体基板１２の電極パッド１５と、部品内蔵基板２００の配線層６の電極パターン２６３とを接続する層間接続導体２５３を容易に形成できる。
なお、この実施形態において集合体基板１２に内蔵されるコンデンサ５２としては、上下面に外部電極が設けられたものであれば、どのようなコンデンサ５２を用いてもよい。
以上のように、この実施形態によれば、上記した第１および第２実施形態と同様の効果を奏することができる。また、集合体基板１２（コンデンサ５２）は、集合体基板１２の他方の主面側の電極パッド１５が部品内蔵基板２００の他方の主面側の配線層６，７に電気的に接続されて両配線層４，６間の給電路導体（接続導体）に兼用されている。したがって、両配線層４，６間を接続するための給電路（接続路）としてのビア導体などを形成するためのスペースを部品内蔵基板２００内に確保する必要がなく、部品内蔵基板２００内に給電路以外の配線としてのビア導体などを形成するスペースが確保される。したがって、部品内蔵基板２００を設計するときの自由度を大きくすることができる。また、基板サイズを多くせずとも部品内蔵基板２００内部に種々の配線を設けることができ、部品内蔵基板２００の小型化を図ることができる。
また、集合体基板１２（コンデンサ５２）が部品内蔵基板２００の一主面側および他の主面側の両配線層４，６の接続導体に兼用されることにより、集合体基板１２を端子電極層８に接続される電源回路部と電子部品ＩＣとを接続する給電路導体に兼用することができ、上記した第１および第２実施形態のように、部品内蔵基板２００の一主面側の配線層３，４と、他方の主面側の配線層６，７とを接続するための給電路としてのビア導体などを部品内蔵基板２００内に別途設ける必要がなく、これにより、部品内蔵基板２００内の集合体基板１２配置のためのスペースを確保することができるため、部品内蔵基板２００に内蔵される集合体基板１２の数量、サイズ、配置場所などの制約を緩和することができる。
また、図６に示すように、各コンデンサ５２は集合体基板１２に埋設されて部品内蔵基板２００に内蔵されているため、各コンデンサ５２の高さにばらつきがあっても、集合体基板１２は型により高精度に形成されるため、集合体基板１２の高さＨはほぼ一定に形成される。したがって、集合体基板１２が部品内蔵基板２００の部品内蔵層５に埋設された状態で、集合体基板１２の他方の主面側の電極パッド１５と部品内蔵基板２００の他方の主面側の配線層６の電極パターン２６３とを電気的に接続するためのビア導体（層間接続導体２５３）を、各コンデンサ５２の高さのばらつきに影響されずにレーザ加工およびめっき技術を用いて容易に精度よく形成することができるため、集合体基板１２と配線層６との接続安定性が向上する。なお、図６は、部品集合体１０ａの高さＨがほぼ一定であることを説明するための図である。
また、各コンデンサ５２は集合体基板１２に埋設されて部品内蔵基板２００に内蔵されて、集合体基板１２の他方の主面側の電極パッド１５と部品内蔵基板２００の他方の主面側の配線層６とが接続されているが、集合体基板１２から他方の主面側の配線層６までの配線の長さが各コンデンサ５２の高さのばらつきの影響を受けないため、集合体基板１２から他方の主面側の配線層６までの配線の長さをほぼ一定にできる。これにより、集合体基板１２および他方の主面側の配線層６間の配線（層間接続導体２５３）の寄生インダクタンスを各コンデンサ５２の高さのばらつきに影響されずにほぼ一定にすることができるため、層間接続導体２５３におけるノイズ抑制を安定させることができる。
また、図６に示す構成とすることで、電源回路部から電子部品ＩＣまでの給電路を短くできると共に、上記した第１および第２実施形態に比べ、電源回路部から集合体基板１２（コンデンサ５２）までの給電路を短くすることができるため、電源回路部から集合体基板１２までの給電路に寄生するインダクタンスを小さくすることができ、電源回路部の応答特性を向上することができる。
また、集合体基板１２（コンデンサ５２）は、電源回路部から電子部品ＩＣまでの給電路に介挿されて給電路に接続されることとなるため、給電路と集合体基板１２とを接続するための配線を別途設ける必要がなく、給電路および集合体基板１２を接続するための配線を別途設けたときにおける、この配線における高周波ノイズ抑制を安定させることができる。
＜その他＞
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、部品内蔵層５に複数の集合体基板１２をさらに埋設して、部品内蔵基板１，１００，２００を形成してもよい。また、上記した実施形態では、電子部品としてコンデンサ５２を集合体基板１２に埋設し、集合体基板１２をデカップリング回路として機能させる例を挙げて説明したが、集合体基板１２に埋設される電子部品としてはコンデンサ５２に限られず、抵抗素子、コイル素子、ＩＣなど、種々の電子部品を集合体基板１２に埋設して部品集合体１０，１０ａを形成してもよく、種々の電子部品を集合体基板１２に埋設することにより、部品集合体１０，１０ａをフィルタ回路など、種々の回路として機能させるようにしてもよい。
また、部品集合体１０，１０ａ（集合体基板１２）が部品内蔵基板１，１００，２００に内蔵された状態で、配線層６から配線層４に向かう給電路の方向とほぼ同方向に内部電極が配設されたコンデンサを採用することで、より一層の低インピーダンス化（低インダクタンス化）を図ることができる。
本発明は、複数の電子部品が埋設された状態で主基板に内蔵される集合体基板を備える種々の部品集合体に適用することができる。
１，１００，２００ 部品内蔵基板（主基板）
３，４，６，７ 配線層
１０，１０ａ 部品集合体
１１ 電極パッド
５１，１３ 部品内蔵層
５２ コンデンサ（電子部品）
５３ 層間接続導体（ビア導体）
ＩＣ 電子部品（半導体回路部）
上記した目的を達成するために、本発明の部品集合体は、主基板の部品内蔵層に内蔵される部品集合体において、前記主基板の部品内蔵層に内蔵される集合体基板と、前記集合体基板の部品内蔵層に配列して内蔵された複数の電子部品と、前記集合体基板の一主面に形成され前記各電子部品の電極と電気的に接着される複数の電極パッドとを備え、前記集合体基板の部品内蔵層のガラス転移温度を前記主基板の部品内蔵層のガラス転移温度より高くしたことを特徴としている（請求項１）。
また、請求項１に記載の部品集合体において、前記各電極パッドが、前記各電子部品の電極にはんだで電気的に接続されていることを特徴としている（請求項２）。
また、請求項１または２に記載の部品集合体において、前記集合体基板の部品内蔵層および前記主基板の部品内蔵層は、ともに樹脂層であることを特徴としている（請求項３）。
また、請求項１ないし３のいずれかに記載の部品集合体において、前記各電子部品は、コンデンサであることを特徴としている（請求項４）。
請求項１ないし４のいずれかに記載の部品集合体において、半導体回路部が前記主基板の一主面に実装されて、前記主基板の一主面側の配線層に接続され、前記主基板の一主面側の配線層はビア導体により前記主基板の他方の主面側の配線層に接続され、前記集合体基板の一主面側の各電極パッドが前記主基板の一主面側の配線層に電気的に接続されていることを特徴としている（請求項５）。
また、請求項１ないし４のいずれかに記載の部品集合体において、半導体回路部が前記主基板の一主面に実装されて、前記主基板の一主面側の配線層に接続され、前記集合体基板に内蔵された前記各電子部品は、前記集合体基板の一主面側の各電極パッドが前記主基板の一主面側の配線層に電気的に接続され、かつ、前記集合体基板の他方の主面側の電極パッドが前記主基板の他方の主面側の配線層に電気的に接続され、前記集合体基板の両主面の前記配線層間の接続導体としても機能することを特徴としている（請求項６）。
さらに、集合体基板は、一主面に複数の電極パッドが形成されており、各電極パッドは、集合体基板の部品内蔵層側の面に各電子部品が電気的に接続されているため、集合体基板の一主面に設けられた電極パッドを介して各電子部品との電気的な接続を行うことができるため、実用的である。また、各電子部品は集合体基板に埋設されて主基板に内蔵されており、集合体基板の一主面に設けられた電極パッドを介して各電子部品との電気的な接続を行うために、例えば電極パッドに接続されるビア導体を、各電子部品の高さのばらつきに影響されずにレーザ加工およびめっき技術を用いて容易に形成することができるため実用的である。
このとき、請求項２のように、はんだにより各電子部品と各電極パッドの裏面側とが電気的に接続された集合体基板が主基板に内蔵されたときに、集合体基板が内蔵された主基板が例えばリフローにより加熱されても、集合体基板が熱により変形するのが抑制されるため、再溶融したはんだが集合体基板から噴出したり、溶融したはんだにより各電極パッドや各電子部品がブリッジを形成したりすることを低減することができる。
請求項３の発明によれば、集合体基板の部品内蔵層および主基板の部品内蔵層はともに樹脂層であるため、集合体基板の樹脂層に容易に複数の電子部品を埋設することができ、主基板の部品内蔵層に容易に集合体基板を内蔵することができる。
請求項４の発明によれば、各電子部品をコンデンサにより構成すれば、小容量の安価な汎用のコンデンサを集合体基板に埋設することで、集合体基板に埋設された複数のコンデンサの集合体を、大容量のコンデンサとして機能させることができるため、大容量の高価なコンデンサを使用する必要がなく、また、集合体基板に埋設されるコンデンサの数や種類を変更することで、集合体基板に埋設された複数のコンデンサの集合体を、所望の特性を有するコンデンサとして機能させることができる。
請求項５の発明によれば、主基板の一主面に半導体回路部が実装されて主基板の一主面側の配線層に半導体回路部が接続されており、各電子部品は、集合体基板の一主面側の各電極パッドが主基板の一主面側の配線層に直接接続されて主基板に内蔵されているため、従来のように各電子部品がビア導体などの導体パターンを介して配線層に接続されておらず、各電子部品と半導体回路部との距離を近づけることができ、各電子部品から半導体回路部までの配線の長さを短くすることができる。これにより、各電子部品から半導体回路部までの配線に寄生するインダクタンスを小さくすることができ、この配線におけるノイズ伝搬を抑制することができる。例えば、電子部品がコンデンサの場合、ノイズの吸収性能を向上させることができる。
請求項６の発明によれば、主基板の一主面に半導体回路部が実装されて主基板の一主面側の配線層に半導体回路部が接続されている。そして、集合体基板に内蔵された各電子部品は、集合体基板の一主面側の各電極パッドが主基板の一主面側の配線層に直接接続されて主基板に内蔵されているため、従来のように各電子部品がビア導体などの導体パターンを介して配線層に接続されていない。そのため、各電子部品と半導体回路部との距離を近づけることができるため、各電子部品から半導体回路部までの配線の長さを短くすることができる。したがって、各電子部品から半導体回路部までの配線に寄生するインダクタンスを小さくすることができるため、この配線におけるノイズ伝搬を抑制することができる。
また、各コンデンサ５２が埋設された集合体基板１２の部品内蔵層１３を形成する樹脂層１４の線膨張係数αＢは例えば約２０ｐｐｍ／℃〜３０ｐｐｍ／℃の樹脂により形成されており、集合体基板１２が埋設される部品内蔵基板１の部品内蔵層５を形成する樹脂層５１の線膨張係数αＡ（約３０ｐｐｍ／℃〜６０ｐｐｍ／℃）よりも低く構成されている。なお、各コンデンサ５２の線膨張係数αＣは約１０ｐｐｍ／℃〜２０ｐｐｍ／℃に形成されている。

Claims (7)

  1. 主基板の部品内蔵層に内蔵される部品集合体において、
    前記主基板の部品内蔵層に内蔵される集合体基板と、
    前記集合体基板の部品内蔵層に配列して内蔵された複数の電子部品とを備え、
    前記集合体基板の部品内蔵層のガラス転移温度を前記主基板の部品内蔵層のガラス転移温度より高くしたことを特徴とする部品集合体。
  2. 主基板の部品内蔵層に内蔵される部品集合体において、
    前記主基板の部品内蔵層に内蔵される集合体基板と、
    前記集合体基板の部品内蔵層に配列して内蔵された複数の電子部品とを備え、
    前記主基板の部品内蔵層の線膨張係数αＡと、
    前記集合体基板の部品内蔵層の線膨張係数αＢと、
    前記電子部品の線膨張係数αＣとの関係が、
    αＡ＞αＢ＞αＣ
    であることを特徴とする部品集合体。
  3. 請求項１または２に記載の部品集合体において、
    前記集合体基板は、一主面に複数の電極パッドが形成され、
    前記各電極パッドに前記各電子部品が電気的に接続されていることを特徴とする部品集合体。
  4. 請求項１ないし３のいずれかに記載の部品集合体において、
    前記集合体基板の部品内蔵層および前記主基板の部品内蔵層は、ともに樹脂層であることを特徴とする部品集合体。
  5. 請求項１ないし４のいずれかに記載の部品集合体において、
    前記各電子部品は、コンデンサであることを特徴とする部品集合体。
  6. 請求項１ないし５のいずれかに記載の部品集合体において、
    半導体回路部が前記主基板の一主面に実装されて、前記主基板の一主面側の配線層に接続され、
    前記主基板の一主面側の配線層はビア導体により前記主基板の他方の主面側の配線層に接続され、
    前記集合体基板の一主面側の各電極パッドが前記主基板の一主面側の配線層に電気的に接続されていることを特徴とする部品集合体。
  7. 請求項１ないし５のいずれかに記載の部品集合体において、
    半導体回路部が前記主基板の一主面に実装されて、前記主基板の一主面側の配線層に接続され、
    前記集合体基板に内蔵された前記各電子部品は、前記集合体基板の一主面側の各電極パッドが前記主基板の一主面側の配線層に電気的に接続され、かつ、前記集合体基板の他方の主面側の電極パッドが前記主基板の他方の主面側の配線層に電気的に接続され、前記集合体基板の両主面の前記配線層間の接続導体としても機能することを特徴とする部品集合体。
JP2012508087A 2010-03-30 2011-03-29 部品集合体 Pending JPWO2011121993A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010078108 2010-03-30
JP2010078108 2010-03-30
PCT/JP2011/001853 WO2011121993A1 (ja) 2010-03-30 2011-03-29 部品集合体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012230718A Division JP5505481B2 (ja) 2010-03-30 2012-10-18 部品集合体

Publications (1)

Publication Number Publication Date
JPWO2011121993A1 true JPWO2011121993A1 (ja) 2013-07-04

Family

ID=44711755

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012508087A Pending JPWO2011121993A1 (ja) 2010-03-30 2011-03-29 部品集合体
JP2012230718A Active JP5505481B2 (ja) 2010-03-30 2012-10-18 部品集合体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012230718A Active JP5505481B2 (ja) 2010-03-30 2012-10-18 部品集合体

Country Status (3)

Country Link
US (1) US8971054B2 (ja)
JP (2) JPWO2011121993A1 (ja)
WO (1) WO2011121993A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081885B (zh) * 2012-12-26 2017-12-08 株式会社村田制作所 元器件内置基板
CN105208908A (zh) * 2013-04-18 2015-12-30 奥林巴斯株式会社 摄像装置和电子内窥镜
JP6321916B2 (ja) * 2013-04-18 2018-05-09 オリンパス株式会社 撮像装置および電子内視鏡
US9445532B2 (en) * 2013-05-09 2016-09-13 Ford Global Technologies, Llc Integrated electrical and thermal solution for inverter DC-link capacitor packaging
KR101609268B1 (ko) * 2014-02-10 2016-04-20 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
JP6528258B2 (ja) * 2014-04-25 2019-06-12 国立研究開発法人産業技術総合研究所 部品内蔵基板
WO2017038791A1 (ja) * 2015-09-02 2017-03-09 株式会社村田製作所 樹脂回路基板、部品搭載樹脂回路基板
CN208338048U (zh) * 2016-01-07 2019-01-04 株式会社村田制作所 多层基板
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP2020503692A (ja) 2016-12-29 2020-01-30 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 集積された受動部品を有する接合構造物
JP6862886B2 (ja) * 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
US11335614B2 (en) 2017-10-26 2022-05-17 Tdk Corporation Electric component embedded structure
US10433425B1 (en) * 2018-08-01 2019-10-01 Qualcomm Incorporated Three-dimensional high quality passive structure with conductive pillar technology
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
JP6731681B2 (ja) * 2019-04-24 2020-07-29 国立研究開発法人産業技術総合研究所 部品内蔵基板
CN110323061B (zh) * 2019-07-10 2024-05-31 南方科技大学 具有多种烧制模式的三维模组
US11309295B2 (en) * 2019-08-26 2022-04-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20240047228A1 (en) * 2022-08-02 2024-02-08 Advanced Micro Devices, Inc. Methods for constructing package substrates with high density

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163524A (ja) * 1997-11-27 1999-06-18 Matsushita Electric Ind Co Ltd 多層配線基板および該多層配線基板を用いた半導体装置
JP2001007531A (ja) * 1999-06-18 2001-01-12 Ngk Spark Plug Co Ltd 配線基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522571B2 (ja) 1999-03-05 2004-04-26 日本特殊陶業株式会社 配線基板
JP4726285B2 (ja) 1999-09-02 2011-07-20 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP4685979B2 (ja) 2000-02-21 2011-05-18 日本特殊陶業株式会社 配線基板
JP4863564B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP4841806B2 (ja) 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
JP2009081183A (ja) 2007-09-25 2009-04-16 Murata Mfg Co Ltd 配線基板の製造方法
JP2009158690A (ja) 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP5139171B2 (ja) 2008-02-05 2013-02-06 日本特殊陶業株式会社 ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP2009200189A (ja) 2008-02-21 2009-09-03 Canon Inc 電子部品搭載型半導体チップ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163524A (ja) * 1997-11-27 1999-06-18 Matsushita Electric Ind Co Ltd 多層配線基板および該多層配線基板を用いた半導体装置
JP2001007531A (ja) * 1999-06-18 2001-01-12 Ngk Spark Plug Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
JP5505481B2 (ja) 2014-05-28
US20130242517A1 (en) 2013-09-19
JP2013042164A (ja) 2013-02-28
WO2011121993A1 (ja) 2011-10-06
US8971054B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
JP5505481B2 (ja) 部品集合体
US7821795B2 (en) Multilayer wiring board
JP3709882B2 (ja) 回路モジュールとその製造方法
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
US8942004B2 (en) Printed circuit board having electronic components embedded therein
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
EP1965615A1 (en) Module having built-in component and method for fabricating such module
US9313911B2 (en) Package substrate
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
US20100059876A1 (en) Electronic component package and method of manufacturing the same
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
US20110174526A1 (en) Circuit module
US10123426B2 (en) Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US8829361B2 (en) Wiring board and mounting structure using the same
JP6587795B2 (ja) 回路モジュール
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2018207118A (ja) 回路モジュール
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2011102133A1 (ja) 部品内蔵基板
JP4509189B2 (ja) Ｉｃチップ搭載用基板
KR100782935B1 (ko) 칩 내장형 인쇄회로기판 및 그 제작방법
JP2007035870A (ja) 半導体装置
JP2003188311A (ja) ピン付き配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113