WO2011102133A1 - 部品内蔵基板 - Google Patents

部品内蔵基板 Download PDF

Info

Publication number
WO2011102133A1
WO2011102133A1 PCT/JP2011/000884 JP2011000884W WO2011102133A1 WO 2011102133 A1 WO2011102133 A1 WO 2011102133A1 JP 2011000884 W JP2011000884 W JP 2011000884W WO 2011102133 A1 WO2011102133 A1 WO 2011102133A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
substrate
component
power supply
wiring
Prior art date
Application number
PCT/JP2011/000884
Other languages
English (en)
French (fr)
Inventor
服部　和生
力 藤本
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2011102133A1 publication Critical patent/WO2011102133A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a wiring structure of a capacitor connected to a power supply path that feeds a DC power source of a power supply circuit unit through a substrate to a semiconductor circuit unit mounted on the substrate.
  • Capacitors used in decoupling circuits are required to have low impedance in a decoupling circuit provided in a power supply path for supplying power to a load composed of a semiconductor circuit such as a CPU or MPU with the recent improvement in performance of electronic devices.
  • a load composed of a semiconductor circuit such as a CPU or MPU with the recent improvement in performance of electronic devices.
  • ESR equivalent series resistance
  • ESL equivalent series inductance
  • the capacitor is placed as close to the load as possible, and from the capacitor to the load. Attempts have been made to shorten the wiring length.
  • the printed wiring board 500 As shown in FIG. 4, in the printed wiring board 500, a capacitor 503 built in the printed wiring board 500 and an IC chip 506 mounted on the printed wiring board 500 as a load are connected via a via conductor 507. .
  • the printed wiring board 500 has a core substrate 501 including an accommodation layer 501 a and a connection layer 501 b, and an accommodation portion 502 is formed on the core substrate 501.
  • a wiring layer 505 is laminated so as to sandwich the core substrate 501, and a via conductor 507 penetrating the wiring layer 505 is provided in the wiring layer 505.
  • a plurality of capacitors 503 are disposed in the accommodating portion 502, and external electrodes on both ends of the capacitor 503 are connected to the via conductors 507 of the wiring layer 505 through conductor patterns provided on the connection layer 501b.
  • the external connection terminal of the IC chip 506 and the external electrode of the capacitor 503 are connected via the via conductor 507 of the wiring layer 505 and the conductor pattern of the connection layer 501b.
  • FIG. 4 is a diagram showing an example of a component-embedded substrate having a conventional capacitor wiring structure.
  • JP 2000-260902 A paragraphs [0009] to [0014], FIG. 1, abstract, etc.
  • the capacitor 503 is built in the printed wiring board 500, so that the distance between the capacitor 503 and the IC chip 506 is reduced and wiring from the capacitor 503 to the IC chip 506 is performed.
  • the length can be shortened, the parasitic inductance of the power feeding path from the IC chip 506 to the capacitor 503 cannot be ignored even if the wiring length is shortened in this way. Therefore, it is desired to further shorten the wiring length from the capacitor 503 to the IC chip 506.
  • the parasitic inductance of the power supply path between the capacitor 503 and the IC chip 506 is thereby changed for each printed wiring board 500.
  • the load response characteristics may vary from one printed wiring board 500 to another.
  • the wiring lengths from the capacitors 503 to the IC chip 506 are different due to variations in the height of the capacitors 503.
  • the present invention has been made in view of the above problems, and can reduce the length of a power feeding path from a capacitor built in a substrate to a semiconductor circuit portion mounted on one main surface of the substrate.
  • An object of the present invention is to provide a component-embedded substrate having a capacitor wiring structure that can make the length of the power supply path from the semiconductor circuit portion to the semiconductor circuit portion substantially constant.
  • the component-embedded board of the present invention includes a power supply path that feeds the DC power of the power circuit section to the semiconductor circuit section mounted on one main surface of the board through the board.
  • the capacitor includes a wiring layer, and the capacitor is built in the substrate by contacting an external electrode of the capacitor and the wiring layer on the one main surface side (Claim 1).
  • the wiring layer on the one main surface side may be electrically connected to the wiring layer on the other main surface side by an interlayer connection conductor having a via structure. Item 2).
  • At least a plurality of the capacitors may be included in the substrate (claim 4).
  • the capacitor is connected to the power supply path for supplying the DC power of the power supply circuit section to the semiconductor circuit section mounted on one main surface of the substrate through the inside of the substrate.
  • a wiring layer on one main surface side of the substrate to which the semiconductor circuit unit is connected and a wiring layer on the other main surface side of the substrate, and the capacitor has a wiring layer on the main surface side of the substrate with the external electrode of the capacitor Is connected to the external electrode and the wiring layer on one main surface side is located on the one main surface side of the substrate and is built into the substrate.
  • the length of the power supply path from the capacitor to the semiconductor circuit section can be shortened. Due to the capacitor from the semiconductor circuit It is possible to reduce the inductance parasitic on the feeding path to, it is possible to improve the response characteristics of the semiconductor circuit portion.
  • the length of the power supply path from the capacitor to the semiconductor circuit part is not affected by variations in the height of the capacitor.
  • the length of the power supply path from the capacitor to the semiconductor circuit can be made almost constant, which makes the parasitic inductance of the power supply path between the capacitor and the semiconductor circuit part almost constant without being affected by variations in the height of the capacitor. Therefore, variation in response characteristics of the semiconductor circuit portion can be reduced and stabilized.
  • the wiring layer on one main surface side is electrically connected to the wiring layer on the other main surface side by means of an interlayer connection conductor (via conductor) having a via structure, thereby providing a feeding path by the via conductor. Can be easily provided in the substrate.
  • an interlayer connection conductor via conductor
  • the capacitor is connected between both wiring layers. It is not necessary to secure a space in the substrate for forming an interlayer connection conductor (via conductor) having a via structure as a power supply path for the via, and a via as a signal wiring (signal line) other than the power supply path in the substrate Since a space for forming a conductor or the like is secured, the degree of freedom in designing the substrate can be increased.
  • the capacitor is inserted into the power supply path from the power supply circuit section to the semiconductor circuit section and connected to the power supply path, there is no need to separately provide wiring for connecting the power supply path and the capacitor, High frequency noise caused by the parasitic inductance of the wiring can be suppressed.
  • the power supply path from the power supply circuit section to the semiconductor circuit section can be shortened and the power supply path from the power supply circuit section to the capacitor can be shortened, the parasitic inductance in the power supply path from the power supply circuit section to the capacitor can be reduced. And the response characteristic of the power supply circuit portion can be improved.
  • the external electrode of the capacitor is also used as a power supply path conductor for connecting the power supply circuit portion and the semiconductor circuit portion, the wiring layer on one main surface side is connected to the wiring layer on the other main surface side.
  • each capacitor is connected to the semiconductor circuit unit.
  • the combined resistance of the wiring is reduced, and the impedance of the feeding path can be reduced.
  • the parasitic inductance of the power supply path from the semiconductor circuit unit to each capacitor is made almost constant. Accordingly, variation in response characteristics of the semiconductor circuit portion can be reduced and stabilized.
  • FIG. 1 is a cross-sectional view showing a first embodiment of a component-embedded substrate 1 (corresponding to a “substrate” of the present invention).
  • the component built-in substrate 1 is formed by stacking and integrating the terminal electrode layers 2, 8, the wiring layers 3, 4, 6, 7 and the component built-in layer 5.
  • the terminal electrode of an electronic component IC (corresponding to the “semiconductor circuit portion” of the present invention) composed of a semiconductor circuit such as a CPU or MPU and the terminal electrode layer 2 are connected via a solder bump or the like, and the component-embedded substrate An electronic component IC is mounted on one main surface.
  • the component-embedded substrate 1 is used as a component that constitutes a package for mounting an electronic component IC on a mother substrate via a socket or the like, and is used as an external component using a DC-DC converter, a large-capacitance capacitor, or the like.
  • a DC power source of the power supply circuit section provided in the electronic component IC is supplied to the electronic component IC through the mother substrate and the component-embedded substrate 1.
  • the component built-in substrate 1 of this embodiment has a function of stabilizing the DC power supplied to the electronic component IC regardless of the change in the current consumption of the electronic component IC.
  • the component built-in layer 5 is formed by providing a sealing resin layer 51 with a chip-type capacitor 52 such as a multilayer ceramic capacitor, a three-terminal multilayer ceramic capacitor, or a conductive polymer capacitor.
  • the component built-in layer 5 is provided with an interlayer connection conductor (via conductor) 53 formed by filling with a conductive paste such as copper, via fill plating or the like as necessary.
  • the resin layer 51 is made of, for example, a thermosetting resin.
  • external electrodes 52 a plated with tin, copper, gold, or the like are provided on the left and right ends of the capacitor 52.
  • the thermosetting resin include an epoxy resin, a phenol resin, and a cyanate resin.
  • the wiring layers 3, 4, 6, 7 have resin layers 31, 41, 61, 71 similar to the resin layer 51, and a via structure interlayer connection is provided at a necessary location of each resin layer 31, 41, 61, 71.
  • Conductors 32, 42, 62, 72 and electrode patterns 33, 43, 63, 73 are provided. Note that the wiring layers 3 and 4 are provided in order to widen the interval between the terminal electrodes for connection formed in large numbers at a narrow pitch on the electronic component IC.
  • the terminal electrode layers 2 and 8 are respectively provided on one main surface and the other main surface of the component-embedded substrate 1, and are formed by, for example, laser processing or etching processing of copper foil according to a wiring pattern.
  • the end surfaces of the interlayer connection conductors 32 and 72 are pressed against the lands and pads formed as the terminal electrode layers 2 and 8, the end surfaces of the interlayer connection conductor 42 are pressed against the electrode patterns 33, and the electrode patterns 43 and 63 are The end surface of the connection conductor 53 is in pressure contact, and the end surface of the interlayer connection conductor 62 is in pressure contact with the electrode pattern 73, whereby the wiring layers 3 and 4 on the one main surface side of the component-embedded substrate 1 and the wiring layer on the other main surface side. 6 and 7 are electrically connected.
  • each external electrode 52a is in contact with the electrode pattern 43 of the wiring layer 4 on the one main surface side of the component-embedded substrate 1, and solder conductors, brazing, plating, conductive adhesive, etc. They are connected without using a wiring pattern or the like and are built in the component built-in layer 5.
  • the DC power source of the power supply circuit unit passes from the terminal electrode layer 8 through the interlayer connection conductors 32, 42, 53, 62, 72 and the electrode patterns 33, 43, 63, 73 of the layers 2 to 7, Power is supplied to the electronic component IC connected to the terminal electrode layer 2.
  • the terminal electrode layers 2 and 8, the wiring layers 3, 4, 6 and 7 and the interlayer connection conductor 53 form the “feeding path” of the present invention.
  • a path through which the DC power supply is fed to the electronic component IC is referred to as a “feeding path”.
  • the capacitor 52 is connected to the feeding path by connecting the external electrode 52a of the capacitor 52 to the electrode pattern 43. Has been.
  • a plate made of stainless steel or the like is prepared, the capacitor 52 is placed on the prepared plate, the uncured resin layer 51 is filled so as to fill the capacitor 52, and is cured by heating. Then, the interlayer connection conductor 53 is formed to form the component built-in layer 5. Then, wiring layers 6 and 7 prepared in advance are laminated on the component built-in layer 5. Then, the plate is removed from the component built-in layer 5, and the wiring layers 3 and 4 prepared in advance are laminated on the surface of the component built-in layer 5 opposite to the wiring layers 6 and 7. As a result, the component-embedded substrate 1 is completed.
  • the manufacturing method of the component built-in substrate 1 is not limited to the above-described manufacturing method, and the component built-in substrate 1 may be manufactured by any known manufacturing method.
  • the material for forming each of the layers 3 to 7 is not limited to the resin material, and may be any material.
  • the wiring layer 3 on one main surface side (electronic component IC side) of the component-embedded substrate 1 is used.
  • 4 may be in contact with the external electrode 52a of the capacitor 52 so as to be connected without via conductors.
  • the capacitor is connected to the power supply path for supplying the DC power of the power supply circuit section to the electronic component IC mounted on one main surface of the component built-in substrate 1 through the component built-in substrate 1.
  • 52 is connected, and the power supply path is formed by wiring layers 3 and 4 on one main surface side of the component-embedded substrate 1 to which the electronic component IC is connected, and wiring layers 6 and 6 on the other main surface side of the component-embedded substrate 1.
  • the capacitor 52 has an external electrode 52 a in contact with the wiring layer 4, and a joint portion between the external electrode 52 a and the wiring layer 4 (feeding path) on one main surface side is a component built-in substrate. 1 is built in the component built-in substrate 1 in a state of being located on one main surface side.
  • the capacitor 52 is not connected to the wiring layer 4 through a conductor pattern such as a via conductor as in the prior art, and the distance between the capacitor 52 and the electronic component IC can be made shorter than in the prior art.
  • the length of the power supply path to the electronic component IC can be shortened, thereby reducing the parasitic inductance in the power supply path from the capacitor 52 to the electronic component IC, thereby improving the response characteristics of the electronic component IC. can do.
  • the height of the capacitor 52 is designed to be about 350 ⁇ m, the solvent and binder contained in the ceramic green sheet evaporate when the ceramic is fired. This causes a variation of about ⁇ 30 ⁇ m in the height of the capacitor 52 after firing. Therefore, when the external electrode 52a of the capacitor 52 and the electrode pattern 43 of the wiring layer 4 are connected by the interlayer connection conductor (via conductor), the height of the capacitor 52 varies within a range of about ⁇ 30 ⁇ m.
  • the length of the interlayer connection conductor connecting the electrode pattern 43 and the external electrode 52a also varies within a range of about ⁇ 30 ⁇ m.
  • the capacitor 52 is formed so that the length of the interlayer connection conductor is about 40 ⁇ m. If it is designed to be arranged in the component built-in layer 5, an error of about ⁇ 30 ⁇ is included in about 120 ⁇ m which is the distance from the designed placement position of the capacitor 52 to the electronic component IC. Since this corresponds to an error of about 25%, the increase or decrease in the parasitic inductance due to the variation in the wiring length between the capacitor 52 and the electronic component IC due to the variation in the height of the capacitor 52 is the load response characteristic of the electronic component IC. Greatly affects.
  • the length of the power supply path from the capacitor 52 to the electronic component IC is the height of the capacitor 52. Therefore, the length of the power supply path from the capacitor 52 to the electronic component IC can be made substantially constant, and thereby the parasitic inductance of the power supply path between the capacitor 52 and the electronic component IC can be set to the height of the capacitor 52. Therefore, variation in response characteristics of the electronic component IC can be reduced and stabilized.
  • each layer 3-7 is formed with high precision by a metal mold, each layer 3-7 is formed with a thickness of almost design.
  • interlayer connection conductor 53 by electrically connecting the wiring layers 3 and 4 on the one main surface side to the wiring layers 6 and 7 on the other main surface side by the interlayer connection conductor 53, a power feeding path by the via conductor (interlayer connection conductor 53) can be provided. It can be easily provided in the component-embedded substrate 1.
  • the parasitic inductance of the power supply path from the electronic component IC to the capacitor 52 can be reduced as compared with the related art, thereby improving the response characteristics of the electronic component IC. Therefore, the number of capacitors 52 for improving the response characteristics can be reduced, and the cost for manufacturing the component-embedded substrate 1 can be reduced.
  • FIG. 2 is a cross-sectional view showing a second embodiment of the component-embedded substrate 100.
  • the second embodiment is different from the first embodiment described above in that one side (electronic component IC side) of the external electrode 52a of the capacitor 52 is on one main surface side of the component-embedded substrate 100, as shown in FIG.
  • the other side of the external electrode 52 a is formed on the electrode pattern 163 of the wiring layer 6 on the other main surface side of the component built-in substrate 100 and the component built-in layer 5. It is electrically connected via the interlayer connection conductor 153, and thereby the external electrode 52 a is also used as a power supply path conductor between the wiring layers 4 and 6. Since the other configuration is the same as that of the first embodiment described above, the description of the configuration is omitted by assigning the same reference numeral and the corresponding reference numeral.
  • any capacitor 52 may be used as long as external electrodes are provided on the upper and lower surfaces.
  • the capacitor 52 has a wiring on the other main surface side of the component-embedded substrate 100 in which the external electrode 52a is further provided. Since it is electrically connected to the layers 6 and 7 and is also used as a power supply path conductor between the wiring layers 4 and 6, a via conductor as a power supply path for connecting the wiring layers 4 and 6 is formed. It is not necessary to secure a space for performing in the component-embedded substrate 100, and a space for forming a via conductor as a signal wiring (signal line) other than the power supply path is secured in the component-embedded substrate 100.
  • the degree of freedom in designing the substrate 100 can be increased, and various wirings can be provided inside the component-embedded substrate 100 without increasing the substrate size. It is possible to reduce the size.
  • the capacitor 52 is inserted into the power supply path from the power supply circuit unit to the electronic component IC and connected to the power supply path, there is no need to separately provide a wiring for connecting the power supply path and the capacitor 52.
  • the wiring for connecting the power supply path and the capacitor 52 is separately provided, high frequency noise caused by the parasitic inductance of the wiring can be suppressed.
  • the power supply path from the power supply circuit section to the electronic component IC can be shortened, and the power supply path from the power supply circuit section to the capacitor 52 can be shortened. And the response characteristics of the power supply circuit portion can be improved.
  • the external electrode 52a of the capacitor 52 is also used as a power supply path conductor for connecting the power supply circuit unit and the electronic component IC, as in the first embodiment described above, on the one main surface side of the component-embedded substrate 100. There is no need to separately provide a via conductor or the like as a power feed path for connecting the wiring layers 3 and 4 and the wiring layers 6 and 7 on the other main surface side in the component built-in substrate 100. Since a sufficient space for placing the capacitor 52 in 100 can be secured, restrictions on the number, size, placement location, etc. of the capacitor 52 built in the component built-in substrate 100 can be relaxed.
  • FIG. 3 is a cross-sectional view showing a third embodiment of the component-embedded substrate 200.
  • the third embodiment is different from the second embodiment described above in that a plurality of capacitors 52 are built in the component-embedded substrate 200 as shown in FIG. Each capacitor 52 is provided in the component-embedded substrate 200 so that the connection surface of the wiring layer 4 with the electrode pattern 243 is in the same plane. Since other configurations are the same as those of the second embodiment described above, the description of the configurations will be omitted by attaching the same reference numerals and equivalent reference numerals.
  • the same effects as those of the first and second embodiments described above can be obtained, and a plurality of capacitors 52 are provided on the component-embedded substrate 200.
  • the combined resistance of the connection wiring to the component IC (the interlayer connection conductors 232 and 242 and the electrode patterns 233 and 243 of the wiring layers 203 and 204) is reduced, and the impedance of the feed path can be reduced.
  • each capacitor 52 to the electronic component IC since the distance from each capacitor 52 to the electronic component IC is substantially constant without being affected by the variation in the height of each capacitor 52, the parasitic inductance of the power supply path from the electronic component IC to each capacitor 52 is substantially reduced. This makes it possible to reduce the variation in response characteristics of the electronic component IC and stabilize it.
  • the number of capacitors 52 built in the component built-in substrate 200 is not limited to two as shown in FIG. 3, and more capacitors 52 are built in the component built-in substrate 200 as necessary. Of course it is good.
  • the present invention is not limited to the above-described embodiment, and various modifications other than those described above can be made without departing from the spirit of the present invention.
  • the mounting density of capacitors may be increased by increasing the number of capacitors 52 by stacking.
  • upper and lower component built-in layers are formed by interlayer connection conductors 153 and 253 as in the second and third embodiments. 5 and 205 may be electrically connected to the external electrode 52a of the capacitor 52 incorporated therein. With this configuration, it is possible to shorten the wiring between the external electrodes 52a of the capacitors 52 built in the upper and lower component built-in layers 5 and 205, and to reduce the parasitic inductance of the wiring.
  • a capacitor in which internal electrodes are arranged in substantially the same direction as the direction of the power supply path from the wiring layers 6 and 206 to the wiring layers 4 and 204 while being incorporated in the component built-in substrates 1, 100 and 200 is employed.
  • the impedance can be further reduced (inductance).
  • the present invention provides various component-embedded substrates having a capacitor wiring structure in which a capacitor is connected to a power supply path that feeds a DC power source of a power supply circuit section through a substrate to a semiconductor circuit mounted on one main surface of the substrate. Can be widely applied.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　基板に内蔵されたコンデンサから基板の一主面に実装された半導体回路部までの給電路の長さを短くすることができると共に、コンデンサから半導体回路部までの給電路の長さをほぼ一定にできるコンデンサ配線構造を備える部品内蔵基板を提供する。　電源回路部の直流電源を部品内蔵基板１の内部を通って部品内蔵基板１の一主面に実装された電子部品ＩＣに給電する給電路に接続されたコンデンサ５２は、外部電極５２ａが配線層４に接触して接続されて部品内蔵基板１に内蔵されているため、コンデンサ５２から電子部品ＩＣまでの給電路の長さを短くすることができる。また、外部電極５２ａが配線層４に接触して接続されているので、コンデンサ５２から電子部品ＩＣまでの給電路の長さがコンデンサ５２の高さのばらつきの影響を受けないため、コンデンサ５２から電子部品ＩＣまでの給電路の長さをほぼ一定にできる。

Description

部品内蔵基板
　本発明は、電源回路部の直流電源を基板の内部を通って基板に実装された半導体回路部に給電する給電路に接続されたコンデンサの配線構造に関する。
　近年の電子機器の高性能化に伴い、ＣＰＵやＭＰＵなどの半導体回路から成る負荷に給電するための給電路に設けられるデカップリング回路の低インピーダンス化が要求され、デカップリング回路で使用されるコンデンサも大容量で、等価直列抵抗（ＥＳＲ）および等価直列インダクタンス（ＥＳＬ）の小さなものが要求されている。また、負荷の高周波領域での応答特性を向上することを目的として、コンデンサから負荷までの給電路に寄生するインダクタンスを小さくするために、コンデンサをできる限り負荷に近づけて配置し、コンデンサから負荷までの配線長を短くすることが試みられている。
　また、電子機器の小型化に伴い、電子機器を構成する電子部品のコンパクトな配設が要望されているが、近年、電子機器の高速化（高周波数化）に伴ってコンデンサの使用数が増大しており問題となっていた。これらの課題に対して、例えば、特許文献１に記載のプリント配線板５００が提案されている。
　図４に示すように、プリント配線板５００では、プリント配線板５００に内蔵されたコンデンサ５０３と、負荷としてプリント配線板５００に実装されたＩＣチップ５０６とがビア導体５０７を介して接続されている。すなわち、プリント配線板５００は、収容層５０１ａおよび接続層５０１ｂからなるコア基板５０１を有しており、このコア基板５０１には収容部５０２が形成されている。
　また、コア基板５０１を挟むように配線層５０５が積層されおり、配線層５０５には、配線層５０５を貫通するビア導体５０７が設けられている。そして、収容部５０２には複数のコンデンサ５０３が配設されており、コンデンサ５０３の両端の外部電極は、接続層５０１ｂに設けられた導体パターンを介して配線層５０５のビア導体５０７とそれぞれ接続され、これにより、ＩＣチップ５０６の外部接続端子と、コンデンサ５０３の外部電極とが、配線層５０５のビア導体５０７および接続層５０１ｂの導体パターンを介して接続されている。
　このように構成すれば、複数のコンデンサ５０３をプリント配線板５００の内部に設けることで省スペース化を達成できると共に、コンデンサ５０３とＩＣチップ５０６との距離を近づけることができるため、コンデンサ５０３からＩＣチップ５０６への配線長を短くすることができる。なお、図４は従来のコンデンサ配線構造を備える部品内蔵基板の一例を示す図である。
特開２０００－２６０９０２号公報（段落［０００９］～［００１４］、図１、要約書など）
　ところで、図４に示す部品内蔵基板が備えるコンデンサ配線構造において、コンデンサ５０３をプリント配線板５００に内蔵することで、コンデンサ５０３とＩＣチップ５０６との距離を近づけてコンデンサ５０３からＩＣチップ５０６への配線長を短くすることができるが、このようにして配線長を短くしても、ＩＣチップ５０６からコンデンサ５０３までの給電路の寄生インダクタンスは無視できない。したがって、コンデンサ５０３からＩＣチップ５０６への配線長をさらに短くすることが要望されている。
　また、コンデンサ５０３およびＩＣチップ５０６間の配線の長さは、コンデンサ５０３の高さのばらつきにより変動するため、これにより、コンデンサ５０３およびＩＣチップ５０６間の給電路の寄生インダクタンスがプリント配線板５００ごとに異なるものとなり、負荷応答特性がプリント配線板５００ごとにばらつくおそれがある。また、複数のコンデンサ５０３がプリント配線板５００に内蔵されているときは、各コンデンサ５０３の高さのばらつきにより、各コンデンサ５０３からＩＣチップ５０６までの配線長がそれぞれ異なるものとなり、ＩＣチップ５０６から各コンデンサ５０３までの給電路の寄生インダクタンスの大きさにばらつきが生じ、これにより、プリント配線板５００内における負荷応答特性が安定しないおそれもある。
　本発明は、上記課題に鑑みてなされたものであり、基板に内蔵されたコンデンサから基板の一主面に実装された半導体回路部までの給電路の長さを短くすることができると共に、コンデンサから半導体回路部までの給電路の長さをほぼ一定にできるコンデンサ配線構造を備える部品内蔵基板を提供することを目的とする。
　上記した目的を達成するために、本発明の部品内蔵基板は、電源回路部の直流電源を基板の内部を通って前記基板の一主面に実装された半導体回路部に給電する給電路を備え、該給電路にコンデンサを接続した部品内蔵基板であって、前記給電路は、前記半導体回路部が接続される前記基板の一主面側の配線層および、前記基板の他方の主面側の配線層を含み、前記コンデンサは、当該コンデンサの外部電極と前記一主面側の配線層とが接触されて前記基板に内蔵されていることを特徴としている（請求項１）。
　また、請求項１に記載の部品内蔵基板において、前記一主面側の配線層はビア構造の層間接続導体により前記他方の主面側の配線層に電気的に接続されていてもよい（請求項２）。
　また、請求項１に記載の部品内蔵基板において、前記コンデンサは、前記外部電極がさらに前記他方の主面側の配線層に電気的に接続されて前記両配線層間の給電路導体に兼用されるようにしてもよい（請求項３）。
　また、請求項１ないし３のいずれかに記載の部品内蔵基板において、前記基板内に少なくとも前記コンデンサが複数個あってもよい（請求項４）。
　請求項１の発明によれば、電源回路部の直流電源を基板の内部を通って基板の一主面に実装された半導体回路部に給電する給電路にコンデンサが接続されており、給電路は、半導体回路部が接続される基板の一主面側の配線層および、基板の他方の主面側の配線層を含み、コンデンサは、当該コンデンサの外部電極が基板の一主面側の配線層に接触して、外部電極と一主面側の配線層との接合部分が、基板の一主面側に位置した状態で、基板に内蔵されているため、従来のようにコンデンサがビア導体などの導体パターンを介して配線層に接続されておらず、コンデンサと半導体回路部との距離を近づけることができるため、コンデンサから半導体回路部までの給電路の長さを短くすることができ、これにより、コンデンサから半導体回路部までの給電路に寄生するインダクタンスを小さくすることができるため、半導体回路部の応答特性を向上することができる。
　また、コンデンサの外部電極が一主面側の配線層に接触して接続されているので、コンデンサから半導体回路部までの給電路の長さがコンデンサの高さのばらつきの影響を受けないため、コンデンサから半導体回路部までの給電路の長さをほぼ一定にでき、これにより、コンデンサおよび半導体回路部間の給電路の寄生インダクタンスをコンデンサの高さのばらつきに影響されずにほぼ一定にすることができるため、半導体回路部の応答特性のばらつきを低減して安定させることができる。
　請求項２の発明によれば、一主面側の配線層をビア構造の層間接続導体（ビア導体）により他方の主面側の配線層と電気的に接続することにより、ビア導体による給電路を基板内に容易に設けることができる。
　請求項３の発明によれば、コンデンサは、外部電極がさらに他方の主面側の配線層に電気的に接続されて両配線層間の給電路導体に兼用されているため、両配線層間を接続するための給電路としてのビア構造の層間接続導体（ビア導体）などを形成するためのスペースを基板内に確保する必要がなく、基板内に給電路以外の信号配線（シグナルライン）としてのビア導体などを形成するスペースが確保されるため、基板設計の自由度を大きくすることができる。また、コンデンサは、電源回路部から半導体回路部までの給電路に介挿されて給電路に接続されることとなるため、給電路とコンデンサとを接続するための配線を別途設ける必要がなく、この配線の寄生インダクタンスに起因する高周波ノイズを抑制することができる。
　また、電源回路部から半導体回路部までの給電路を短くできると共に、電源回路部からコンデンサまでの給電路を短くすることができるため、電源回路部からコンデンサまでの給電路に寄生するインダクタンスを小さくすることができ、電源回路部の応答特性を向上することができる。また、コンデンサの外部電極が電源回路部と半導体回路部とを接続する給電路導体に兼用されているため、一主面側の配線層と、他方の主面側の配線層とを接続するための給電路としてのビア導体などを基板内に別途設ける必要がなく、これにより、基板内のコンデンサ配置のためのスペースを確保することができるため、基板に内蔵するコンデンサの数量、サイズ、配置場所などの制約を緩和することができる。
　請求項４の発明によれば、請求項１ないし３のいずれかに記載のコンデンサ配線構造を備える部品内蔵基板において、基板内に少なくともコンデンサが複数個あるため、各コンデンサと半導体回路部との接続配線の合成抵抗が小さくなり、給電路のインピーダンスを小さくすることができる。また、各コンデンサから半導体回路部までの距離が、各コンデンサの高さのばらつきの影響を受けずにほぼ一定であるため、半導体回路部から各コンデンサまでの給電路の寄生インダクタンスをほぼ一定にすることができ、これにより、半導体回路部の応答特性のばらつきを低減して安定させることができる。
本発明のコンデンサ配線構造を備える部品内蔵基板の第１実施形態を示す断面図である。 本発明のコンデンサ配線構造を備える部品内蔵基板の第２実施形態を示す断面図である。 本発明のコンデンサ配線構造を備える部品内蔵基板の第３実施形態を示す断面図である。 従来のコンデンサ配線構造を備える部品内蔵基板の一例を示す図である。
　＜第１実施形態＞
　本発明のコンデンサ配線構造を備える部品内蔵基板の第１実施形態について、図１を参照して説明する。
　図１は、部品内蔵基板１（本発明の「基板」に相当）の第１実施形態を示す断面図である。図１に示すように、部品内蔵基板１は、端子電極層２，８と、配線層３，４，６，７と、部品内蔵層５とが積層され一体化されて形成されている。また、ＣＰＵやＭＰＵなどの半導体回路からなる電子部品ＩＣ（本発明の「半導体回路部」に相当）の端子電極と、端子電極層２とがはんだバンプなどを介して接続されて、部品内蔵基板１の一主面に電子部品ＩＣが実装されている。
　部品内蔵基板１は、例えば、電子部品ＩＣをソケットなどを介してマザー基板に搭載するためのパッケージを構成する部品として用いられるものであって、ＤＣ－ＤＣコンバータや大容量コンデンサなどを用いて外部に設けられた電源回路部の直流電源が、マザー基板および部品内蔵基板１を介して電子部品ＩＣに給電される。そして、この実施形態の部品内蔵基板１は、電子部品ＩＣに給電される直流電源を、電子部品ＩＣの消費電流の変化によらず安定化させる機能を有している。
　部品内蔵層５は、封止用の樹脂層５１に、積層セラミックコンデンサ、３端子形状の積層セラミックコンデンサ、導電性高分子コンデンサなどのチップ型コンデンサ５２が設けられて形成されている。また、部品内蔵層５には必要に応じて銅などの導電性ペーストの充填、ビアフィルめっき等により形成された層間接続導体（ビア導体）５３が設けられている。
　樹脂層５１は例えば熱硬化性の樹脂により形成されている。また、コンデンサ５２の左右端部に、錫、銅、金などのめっきが施された外部電極５２ａが設けられている。熱硬化性の樹脂としては、エポキシ樹脂、フェノール樹脂、シアネート樹脂などがある。
　配線層３，４，６，７は、樹脂層５１と同様の樹脂層３１，４１，６１，７１を有し、各樹脂層３１，４１，６１，７１の必要な箇所にビア構造の層間接続導体３２，４２，６２，７２および電極パターン３３，４３，６３，７３を設けて形成されている。なお、配線層３，４は、電子部品ＩＣに狭ピッチで多数形成されている接続用の端子電極の間隔を広げるために設けられている。
　端子電極層２，８は、それぞれ部品内蔵基板１の一主面および他方の主面に設けられ、例えば銅箔を配線パターンにしたがってレーザ加工やエッチング加工などして形成される。そして、端子電極層２，８として形成されたランドやパッドなどに層間接続導体３２，７２の端面が圧接し、電極パターン３３に層間接続導体４２の端面が圧接し、電極パターン４３，６３に層間接続導体５３の端面が圧接し、電極パターン７３に層間接続導体６２の端面が圧接することにより、部品内蔵基板１の一主面側の配線層３，４と、他方の主面側の配線層６，７とが電気的に接続される。
　コンデンサ５２は、各外部電極５２ａそれぞれが、部品内蔵基板１の一主面側の配線層４の電極パターン４３に接触して、はんだ、ろう付け、めっき、導電性接着剤などにより、ビア導体や配線パターンなどを介さずに接続されて部品内蔵層５に内蔵されている。
　そして、図示省略された電源回路部の直流電源が、端子電極層８から各層２～７の層間接続導体３２，４２，５３，６２，７２および電極パターン３３，４３，６３，７３を通って、端子電極層２に接続された電子部品ＩＣに給電される。以上のように、端子電極層２，８、配線層３，４，６，７、層間接続導体５３が本発明の「給電路」を形成する。以下、直流電源が電子部品ＩＣに給電される経路を「給電路」と称し、この実施形態では、コンデンサ５２の外部電極５２ａが電極パターン４３に接続されることで、コンデンサ５２が給電路に接続されている。
　次に、図１の部品内蔵基板１の製造方法の一例についてその概略を説明する。まず、ステンレスなどの板が準備され、準備された板にコンデンサ５２が載置されて、コンデンサ５２が埋まるように未硬化の樹脂層５１が充填されて加熱硬化された後、硬化した樹脂層５１に層間接続導体５３が形成されて部品内蔵層５が形成される。そして、部品内蔵層５に、予め準備された配線層６，７が積層される。そして、部品内蔵層５から板が取り除かれて、部品内蔵層５の配線層６，７と反対側の面に、予め準備された配線層３，４が積層されて、端子電極層２，８が形成されることにより、部品内蔵基板１が完成する。
　なお、部品内蔵基板１の製造方法は、上記した製造方法に限られず、周知のどのような製造方法により部品内蔵基板１を製造してもよい。また、各層３～７を形成する材質も、樹脂材料に限られず、どのような材質であってもよく、要は、部品内蔵基板１の一主面側（電子部品ＩＣ側）の配線層３，４にコンデンサ５２の外部電極５２ａが接触して、ビア導体などを介さずに接続されるようにすればよい。また、層間接続導体３２，４２，５３，６２，７２、電極パターン３３，４３，６３，７３、端子電極層２，８の形成方法および形成材料も、適宜、周知の手法を選択して採用すればよい。
　以上のように、この実施形態によれば、電源回路部の直流電源を部品内蔵基板１の内部を通って部品内蔵基板１の一主面に実装された電子部品ＩＣに給電する給電路にコンデンサ５２が接続されており、給電路は、電子部品ＩＣが接続される部品内蔵基板１の一主面側の配線層３，４と、部品内蔵基板１の他方の主面側の配線層６，７とを含み、コンデンサ５２は、当該コンデンサ５２の外部電極５２ａが配線層４に接触して、外部電極５２ａと一主面側の配線層４（給電路）との接合部分が、部品内蔵基板１の一主面側に位置した状態で、部品内蔵基板１に内蔵されている。
　したがって、従来のようにコンデンサ５２がビア導体などの導体パターンを介して配線層４に接続されておらず、コンデンサ５２と電子部品ＩＣとの距離を従来よりも近づけることができるため、コンデンサ５２から電子部品ＩＣまでの給電路の長さを短くすることができ、これにより、コンデンサ５２から電子部品ＩＣまでの給電路に寄生するインダクタンスを小さくすることができるため、電子部品ＩＣの応答特性を向上することができる。
　ところで、コンデンサ５２として積層セラミックコンデンサが採用された場合、コンデンサ５２の高さが約３５０μｍと設計されていれば、セラミックが焼成される際にセラミックグリーンシートに含まれる溶剤やバインダが蒸発するのに起因して、焼成後のコンデンサ５２の高さに約±３０μｍ程度のばらつきが生じる。したがって、コンデンサ５２の外部電極５２ａと配線層４の電極パターン４３とが、層間接続導体（ビア導体）により接続されている場合、コンデンサ５２の高さが約±３０μｍの範囲でばらつくことになれば、電極パターン４３と外部電極５２ａとを接続する層間接続導体の長さも約±３０μｍの範囲でばらつくことになる。
　例えば、配線層３，４の厚さがそれぞれ約４０μｍに形成されており、コンデンサ５２が設計上の約３５０μｍで形成されれば、層間接続導体の長さが約４０μｍとなるようにコンデンサ５２が部品内蔵層５に配置されるように設計されていれば、設計上のコンデンサ５２の配置位置から電子部品ＩＣまでの距離である約１２０μｍに約±３０μの誤差が含まれることとなる。これは、約２５％の誤差に相当するため、コンデンサ５２の高さのばらつきによる、コンデンサ５２および電子部品ＩＣ間の配線長の変動に起因する寄生インダクタンスの増減は、電子部品ＩＣの負荷応答特性に大きく影響する。
　しかしながら、上記した実施形態では、コンデンサ５２の外部電極５２ａが一主面側の配線層４に直接接続されているので、コンデンサ５２から電子部品ＩＣまでの給電路の長さがコンデンサ５２の高さのばらつきの影響を受けないため、コンデンサ５２から電子部品ＩＣまでの給電路の長さをほぼ一定にでき、これにより、コンデンサ５２および電子部品ＩＣ間の給電路の寄生インダクタンスをコンデンサ５２の高さのばらつきに影響されずにほぼ一定にすることができるため、電子部品ＩＣの応答特性のばらつきを低減し安定させることができる。
　なお、各層３～７は金型により高精度に形成されるため、各層３～７はほぼ設計上の厚みで形成される。
　また、一主面側の配線層３，４を層間接続導体５３により他方の主面側の配線層６，７と電気的に接続することにより、ビア導体（層間接続導体５３）による給電路を部品内蔵基板１内に容易に設けることができる。
　また、上記した構成とすることで、電子部品ＩＣからコンデンサ５２までの給電路の寄生インダクタンスを従来よりも低減することができ、これにより、電子部品ＩＣの応答特性が向上するため、電子部品ＩＣの応答特性を向上させるためのコンデンサ５２の数を抑制することができ、部品内蔵基板１を製造するコストの低減を図ることができる。
　＜第２実施形態＞
　本発明のコンデンサ配線構造を備える部品内蔵基板の第２実施形態について、図２を参照して説明する。図２は、部品内蔵基板１００の第２実施形態を示す断面図である。
　この第２実施形態が、上記した第１実施形態と異なる点は、図２に示すように、コンデンサ５２の外部電極５２ａの一方側（電子部品ＩＣ側）が部品内蔵基板１００の一主面側の配線層４の電極パターン４３と電気的に接続されて、外部電極５２ａの他方側が部品内蔵基板１００の他方の主面側の配線層６の電極パターン１６３と、部品内蔵層５に形成された層間接続導体１５３を介して電気的に接続されて、これにより、外部電極５２ａが両配線層４，６間の給電路導体に兼用される点である。その他の構成は上記した第１実施形態と同様であるため、その構成の説明は同一符号および相当符号を付すことにより省略する。
　なお、この実施形態において部品内蔵基板１００に内蔵されるコンデンサ５２としては、上下面に外部電極が設けられたものであれば、どのようなコンデンサ５２を用いてもよい。
　以上のように、この実施形態によれば、上記した第１実施形態と同様の効果を奏することができると共に、コンデンサ５２は、外部電極５２ａがさらに部品内蔵基板１００の他方の主面側の配線層６，７に電気的に接続されて両配線層４，６間の給電路導体に兼用されているため、両配線層４，６間を接続するための給電路としてのビア導体などを形成するためのスペースを部品内蔵基板１００内に確保する必要がなく、部品内蔵基板１００内に給電路以外の信号配線（シグナルライン）としてのビア導体などを形成するスペースが確保されるため、部品内蔵基板１００を設計するときの自由度を大きくすることができ、基板サイズを大きくせずとも部品内蔵基板１００の内部に種々の配線を設けることができるため、部品内蔵基板１００の小型化を図ることができる。
　また、コンデンサ５２は、電源回路部から電子部品ＩＣまでの給電路に介挿されて給電路に接続されることとなるため、給電路とコンデンサ５２と接続するための配線を別途設ける必要がなく、給電路およびコンデンサ５２を接続するための配線を別途設けたときの、この配線の寄生インダクタンスに起因する高周波ノイズを抑制することができる。
　また、電源回路部から電子部品ＩＣまでの給電路を短くできると共に、電源回路部からコンデンサ５２までの給電路を短くすることができるため、電源回路部からコンデンサ５２までの給電路に寄生するインダクタンスを小さくすることができ、電源回路部の応答特性を向上することができる。
　また、コンデンサ５２の外部電極５２ａが電源回路部と電子部品ＩＣとを接続する給電路導体に兼用されているため、上記した第１実施形態のように、部品内蔵基板１００の一主面側の配線層３，４と、他方の主面側の配線層６，７とを接続するための給電路としてのビア導体などを部品内蔵基板１００内に別途設ける必要がなく、これにより、部品内蔵基板１００内にコンデンサ５２を配置のためのスペースを十分に確保することができるため、部品内蔵基板１００に内蔵されるコンデンサ５２の数量、サイズ、配置場所などの制約を緩和することができる。
　＜第３実施形態＞
　本発明のコンデンサ配線構造を備える部品内蔵基板の第３実施形態について、図３を参照して説明する。図３は、部品内蔵基板２００の第３実施形態を示す断面図である。
　この第３実施形態が、上記した第２実施形態と異なる点は、図３に示すように、部品内蔵基板２００に複数のコンデンサ５２が内蔵されており、各コンデンサ５２それぞれの外部電極５２ａと、配線層４の電極パターン２４３との接続面が、同一平面内となるように各コンデンサ５２が部品内蔵基板２００内に設けられている点である。その他の構成は上記した第２実施形態と同様であるため、その構成の説明は同一符号および相当符号を付すことにより省略する。
　この第３実施形態によれば、上記した第１および第２実施形態と同様の効果を奏することができるとともに、部品内蔵基板２００に複数のコンデンサ５２が設けられているため、各コンデンサ５２と電子部品ＩＣとの接続配線（配線層２０３，２０４の各層間接続導体２３２，２４２および各電極パターン２３３，２４３）の合成抵抗が小さくなり、給電路のインピーダンスを小さくすることができる。
　また、各コンデンサ５２から電子部品ＩＣまでの距離が、各コンデンサ５２の高さのばらつきの影響を受けずにほぼ一定であるため、電子部品ＩＣから各コンデンサ５２までの給電路の寄生インダクタンスをほぼ一定にすることができ、これにより、電子部品ＩＣの応答特性のばらつきを低減して安定させることができる。
　なお、この実施形態において部品内蔵基板２００に内蔵されるコンデンサ５２の数は、図３に示すように２個に限られず、必要に応じてさらに多くのコンデンサ５２を部品内蔵基板２００に内蔵してももちろんよい。
　＜その他＞
　なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、部品内蔵層５，２０５をさらに積層してコンデンサ５２の数を増やすことによりコンデンサの実装密度を高めてもよく、この場合、第２および第３実施形態のように、層間接続導体１５３，２５３により、上下段の部品内蔵層５，２０５にそれぞれ内蔵されたコンデンサ５２の外部電極５２ａを電気的に接続するとよい。このように構成すれば、上下段の部品内蔵層５，２０５にそれぞれ内蔵されたコンデンサ５２の外部電極５２ａ間の配線を短くすることができ、この配線の寄生インダクタンスを低減することができる。
　また、部品内蔵基板１，１００，２００に内蔵された状態で、配線層６，２０６から配線層４，２０４に向かう給電路の方向とほぼ同方向に内部電極が配設されたコンデンサを採用することで、より一層の低インピーダンス化（低インダクタンス化）を図ることができる。
　本発明は、電源回路部の直流電源を基板の内部を通って基板の一主面に実装された半導体回路に給電する給電路にコンデンサが接続されたコンデンサ配線構造を備える種々の部品内蔵基板に広く適用することができる。
　１，１００，２００　部品内蔵基板（基板）
　２，８，２０２，２０８　端子電極層（給電路）
　３，４，６，７，２０３，２０４，２０６，２０７　配線層（給電路）
　５２　コンデンサ
　５２ａ　外部電極（給電路）
　５３，１５３，２５３　層間接続導体（給電路）
　ＩＣ　電子部品（半導体回路部）

Claims (4)

  1. 　電源回路部の直流電源を基板の内部を通って前記基板の一主面に実装された半導体回路部に給電する給電路を備え、該給電路にコンデンサを接続した部品内蔵基板であって、
    　前記給電路は、前記半導体回路部が接続される前記基板の一主面側の配線層および、前記基板の他方の主面側の配線層を含み、
    　前記コンデンサは、当該コンデンサの外部電極と前記一主面側の配線層とが接触されて前記基板に内蔵されていることを特徴とする部品内蔵基板。
  2. 　請求項１に記載の部品内蔵基板において、
    　前記一主面側の配線層はビア構造の層間接続導体により前記他方の主面側の配線層に電気的に接続されていることを特徴とする部品内蔵基板。
  3. 　請求項１に記載の部品内蔵基板において、
    　前記コンデンサは、前記外部電極がさらに前記他方の主面側の配線層に電気的に接続されて前記両配線層間の給電路導体に兼用されることを特徴とする部品内蔵基板。
  4. 　請求項１ないし３のいずれかに記載の部品内蔵基板において、
    　前記基板内に少なくとも前記コンデンサが複数個あることを特徴とする部品内蔵基板。
PCT/JP2011/000884 2010-02-18 2011-02-17 部品内蔵基板 WO2011102133A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010033884 2010-02-18
JP2010-033884 2010-02-18

Publications (1)

Publication Number Publication Date
WO2011102133A1 true WO2011102133A1 (ja) 2011-08-25

Family

ID=44482738

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/000884 WO2011102133A1 (ja) 2010-02-18 2011-02-17 部品内蔵基板

Country Status (2)

Country Link
TW (1) TW201146103A (ja)
WO (1) WO2011102133A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332437A (ja) * 2000-05-19 2001-11-30 Ibiden Co Ltd コンデンサおよび多層プリント配線板
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332437A (ja) * 2000-05-19 2001-11-30 Ibiden Co Ltd コンデンサおよび多層プリント配線板
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
TW201146103A (en) 2011-12-16

Similar Documents

Publication Publication Date Title
JP5505481B2 (ja) 部品集合体
US7279771B2 (en) Wiring board mounting a capacitor
JP5339384B2 (ja) ラミネートキャパシタおよび集積回路基板
US7889509B2 (en) Ceramic capacitor
US8952262B2 (en) Component-incorporated wiring substrate and method of manufacturing the same
US7239525B2 (en) Circuit board structure with embedded selectable passive components and method for fabricating the same
US8847356B2 (en) Component-built-in wiring board
EP1965615A1 (en) Module having built-in component and method for fabricating such module
US9313911B2 (en) Package substrate
WO2000063970A1 (fr) Composant modulaire et son procede de production
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
KR20150048105A (ko) 배선 기판 및 배선 기판의 제조 방법
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
JP6634696B2 (ja) コンデンサを有するプリント基板の製造方法
US20130058055A1 (en) Substrate with built-in component
US10123426B2 (en) Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device
US8829648B2 (en) Package substrate and semiconductor package
JP5286072B2 (ja) 配線基板及びその製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
WO2011102133A1 (ja) 部品内蔵基板
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11744424

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11744424

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP