WO2022230353A1 - 集積型コンデンサおよび集積型コンデンサの製造方法 - Google Patents

集積型コンデンサおよび集積型コンデンサの製造方法 Download PDF

Info

Publication number
WO2022230353A1
WO2022230353A1 PCT/JP2022/008893 JP2022008893W WO2022230353A1 WO 2022230353 A1 WO2022230353 A1 WO 2022230353A1 JP 2022008893 W JP2022008893 W JP 2022008893W WO 2022230353 A1 WO2022230353 A1 WO 2022230353A1
Authority
WO
WIPO (PCT)
Prior art keywords
external electrode
capacitor
electrode layer
wiring
integrated
Prior art date
Application number
PCT/JP2022/008893
Other languages
English (en)
French (fr)
Inventor
朝彦 佐藤
真理子 高橋
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202280005572.1A priority Critical patent/CN115917685A/zh
Publication of WO2022230353A1 publication Critical patent/WO2022230353A1/ja
Priority to US18/086,885 priority patent/US20230119863A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26—Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to an integrated capacitor and a method for manufacturing an integrated capacitor.
  • a valve metal porous portion is provided on at least one side of a conductor separated into a plurality of pieces by vertical and horizontal grooves to form a first electrode, and a dielectric coating is applied to the surface of at least the valve metal porous portion.
  • a solid electrolyte layer is provided on the dielectric film, a current collector layer is provided on the solid electrolyte layer, a through hole having an inner wall formed with an insulating layer is provided in a part of the conductor, and a current collector is provided in the through hole
  • a lead electrode is provided as a second electrode electrically connected to the layer and exposed on the terminal electrode side of the first electrode, and the first electrode, the dielectric coating, the solid electrolyte layer, the current collector layer and the lead electrode are provided.
  • a solid electrolytic capacitor is disclosed in which an insulating portion is provided in the groove for separating each capacitor element as an individual capacitor element.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide an integrated capacitor in which voltage can be easily applied to the electrodes of individual capacitor elements.
  • a further object of the present invention is to provide a method of manufacturing an integrated capacitor that facilitates the application of voltage to the electrodes of individual capacitor elements.
  • An integrated capacitor of the present invention comprises: a plurality of capacitor elements each having a first internal electrode and a second internal electrode; an exterior housing the plurality of capacitor elements therein; a plurality of first external electrode layers electrically connected to the first internal electrode of each of the plurality of capacitor elements; and a plurality of second external electrode layers electrically connected to the second internal electrodes of the.
  • the first external electrode layer of at least the first capacitor element has a protrusion projecting outward from a part of the outer edge or a recess recessed inward from a portion of the outer edge in plan view from the thickness direction.
  • a method of manufacturing an integrated capacitor according to the present invention comprises: a plurality of capacitor elements each having a first internal electrode and a second internal electrode; an exterior housing the plurality of capacitor elements therein; a plurality of first external electrode layers provided on the surface and electrically connected to the first internal electrodes of the plurality of capacitor elements, respectively; and the plurality of capacitors provided on the outer surface of the exterior body, a plurality of second external electrode layers electrically connected to the second internal electrodes of the respective elements; a step of electrically connecting the plurality of first external electrode layers to each other via the first wiring; electrically connecting the layers; applying a voltage between any one of the plurality of first external electrode layers and any one of the plurality of second external electrode layers; After the voltage applying step, the first wiring is cut to electrically separate the plurality of first external electrode layers. After the voltage applying step, the second wiring is cut. and electrically isolating the plurality of second external electrode layers.
  • an integrated capacitor in which it is easy to apply a voltage to the electrodes of individual capacitor elements. Furthermore, according to the present invention, it is possible to provide a method of manufacturing an integrated capacitor that facilitates the application of voltage to the electrodes of individual capacitor elements.
  • FIG. 1 is a plan view schematically showing an example of an integrated capacitor according to a first embodiment of the invention.
  • FIG. 2A is a cross-sectional view of the integrated capacitor shown in FIG. 1 taken along the line aa'.
  • 2B is a b-b' cross-sectional view of the integrated capacitor shown in FIG.
  • FIG. 2C is a c-c' sectional view of the integrated capacitor shown in FIG.
  • FIG. 3 is a plan view schematically showing an example of the first external electrode layer.
  • FIG. 4 is a plan view schematically showing another example of the first external electrode layer.
  • FIG. 5 is a plan view schematically showing an example of an assembly of capacitor elements for manufacturing the integrated capacitor shown in FIG. FIG.
  • FIG. 6 is a d-d' cross-sectional view of the assembly of capacitor elements shown in FIG.
  • FIG. 7 is a plan view schematically showing an example of an integrated capacitor according to the second embodiment of the invention.
  • 8 is a plan view schematically showing an example of an assembly of capacitor elements for manufacturing the integrated capacitor shown in FIG. 7.
  • FIG. 9 is a d-d' cross-sectional view of the assembly of capacitor elements shown in FIG.
  • FIG. 10 is a plan view schematically showing an example of an integrated capacitor according to the third embodiment of the invention.
  • 11 is a plan view schematically showing an example of an assembly of capacitor elements for manufacturing the integrated capacitor shown in FIG. 10.
  • FIG. FIG. 12 is a d-d' sectional view of the assembly of capacitor elements shown in FIG. FIG.
  • FIG. 13 is a plan view schematically showing an example of an integrated capacitor according to the fourth embodiment of the invention.
  • FIG. 14 is an example of an ee' sectional view of the integrated capacitor shown in FIG.
  • FIG. 15 is a cross-sectional view of the integrated capacitor shown in FIG. 14 before cutting the first wiring.
  • FIG. 16 is a plan view schematically showing an example of an integrated capacitor according to the fifth embodiment of the invention.
  • FIG. 17 is an example of an ee' sectional view of the integrated capacitor shown in FIG.
  • FIG. 18 is another example of the ee' sectional view of the integrated capacitor shown in FIG. 19A and 19B are cross-sectional views schematically showing an example of a method of manufacturing the integrated capacitor shown in FIG.
  • FIG. 20A and 20B are cross-sectional views schematically showing an example of a method of manufacturing the integrated capacitor shown in FIG.
  • FIG. 21 is a plan view schematically showing an example of an integrated capacitor according to the sixth embodiment of the invention.
  • FIG. 22 is an example of an ee' sectional view of the integrated capacitor shown in FIG.
  • FIG. 23 is a cross-sectional view of the integrated capacitor shown in FIG. 22 before cutting the first wiring.
  • FIG. 24 is a plan view schematically showing an example of an assembly of integrated capacitors.
  • the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention. It should be noted that a combination of two or more of the individual preferred configurations of the invention described below is also the invention.
  • FIG. 1 is a plan view schematically showing an example of an integrated capacitor according to a first embodiment of the invention.
  • FIG. 2A is a cross-sectional view of the integrated capacitor shown in FIG. 1 taken along line aa'.
  • 2B is a bb' cross-sectional view of the integrated capacitor shown in FIG.
  • FIG. 2C is a cc' sectional view of the integrated capacitor shown in FIG.
  • FIGS. 1, 2A, 2B and 2C a plurality of capacitor elements 2 are provided inside an exterior body 12, and the first external electrode layer 3 and the second external electrode layer 4 of each capacitor element 2 are Integrated capacitors 5A are shown having both sides of body 12.
  • FIG. 1 a plurality of capacitor elements 2 are provided inside an exterior body 12, and the first external electrode layer 3 and the second external electrode layer 4 of each capacitor element 2 are Integrated capacitors 5A are shown having both sides of body 12.
  • FIG. 2f is shown.
  • the first external electrode layer 3 is, for example, an anode pad
  • the second external electrode layer 4 is, for example, a cathode pad.
  • the first external electrode layer 3 may be provided on the outer surface of the exterior body 12.
  • the first external electrode layer 3 may be provided on both the front surface and the back surface of the exterior body 12.
  • the second external electrode layer 4 may be provided on the outer surface of the exterior body 12, for example, may be provided on both the front surface and the back surface of the exterior body 12. It may be provided on one side.
  • the first external electrode layers 3 on the front and back are electrically connected to the first internal electrodes 8 inside through connection through holes 10, and the second external electrode layers 4 on the front and back are vias for connection. It is electrically connected to the second internal electrode 9 inside through the conductor 11 .
  • the first internal electrode 8 and the second internal electrode 9 are not limited to having different polarities, and may be non-polar, for example.
  • a third external electrode layer 3a electrically connected to the first internal electrode 8 of at least one capacitor element 2 is provided on the outer surface of the package 12.
  • the third external electrode layer 3a may be provided on both the front surface and the back surface of the exterior body 12, or may be provided on either one of them.
  • the third external electrode layer 3a is, for example, an anode pad.
  • the front and back third external electrode layers 3 a are electrically connected to the internal first internal electrodes 8 through connection through holes 10 .
  • a fourth external electrode layer electrically connected to the second internal electrode 9 of at least one capacitor element 2 may be provided on the outer surface of the exterior body 12 .
  • the fourth external electrode layer may be provided on both the front surface and the back surface of the exterior body 12, or may be provided on either one of them.
  • the fourth external electrode layer is, for example, a cathode pad.
  • the front and back fourth external electrode layers are electrically connected to the internal second internal electrode 9 through connection via conductors 11 .
  • the capacitor element 2 is, for example, an electrolytic capacitor such as a solid electrolytic capacitor.
  • the first internal electrode 8 is the anode and consists, for example, of aluminum.
  • the second internal electrode 9 is a cathode and is made of copper, for example.
  • a conductive polymer layer 22 is arranged between the first internal electrode 8 and the second internal electrode 9, and an oxide film (dielectric film) (not shown) is provided between the first internal electrode 8 and the conductive polymer layer 22. is formed, the capacitor element 2 is configured.
  • the capacitor element 2 may be a ceramic capacitor using barium titanate or the like, or a thin film capacitor using silicon nitride (SiN), silicon dioxide (SiO 2 ), hydrogen fluoride (HF), or the like. .
  • the exterior body 12 is made of resin, for example.
  • the exterior body 12 is made of, for example, an insulating material such as a resin such as epoxy, phenol, or polyimide, or a mixed material of a resin such as epoxy, phenol, or polyimide and an inorganic filler such as silica or alumina. .
  • FIG. 3 is a plan view schematically showing an example of the first external electrode layer.
  • the first external electrode layer 3 of each capacitor element 2 has a protrusion 15 protruding outward from a part of the outer edge in plan view from the thickness direction.
  • FIG. 4 is a plan view schematically showing another example of the first external electrode layer.
  • the first external electrode layer 3 of each capacitor element 2 has a recessed portion 15a that is recessed inward from a part of the outer edge in a plan view from the thickness direction.
  • the first external electrode layer 3 of the first capacitor element 2a has a convex portion 15.
  • the outer surface of the exterior body 12 may have depressions 14 extending in the direction in which the projections 15 of the first external electrode layers 3 protrude.
  • the first external electrode layer 3 of the first capacitor element 2a may have recesses 15a instead of the protrusions 15.
  • the outer surface of the exterior body 12 may have a depressed portion 14 extending in a direction opposite to the direction in which the concave portion 15a of the first external electrode layer 3 is depressed.
  • the second external electrode layer 4 of the first capacitor element 2a has a convex portion 15.
  • the outer surface of the exterior body 12 may have depressions 14 extending in the direction in which the protrusions 15 of the second external electrode layer 4 protrude.
  • the second external electrode layer 4 of the first capacitor element 2 a may have recesses 15 a instead of the projections 15 .
  • the outer surface of the exterior body 12 may have a depressed portion 14 extending in a direction opposite to the direction in which the concave portion 15a of the second external electrode layer 4 is depressed.
  • the second capacitor element 2b, the third capacitor element 2c, the fourth capacitor element 2d, the fifth capacitor element 2e, and the sixth capacitor element 2f also have the first external electrode layer 3 and the second external electrode layer 4 have projections 15 .
  • the first embodiment of the present invention is characterized in that the first external electrode layer of at least the first capacitor element among the plurality of capacitor elements has a convex portion or a concave portion.
  • the second external electrode layer of the first capacitor element may have protrusions or recesses as long as the first external electrode layer of the first capacitor element has protrusions or recesses, You don't have to.
  • the outer surface of the exterior body is the extension of the direction in which the protrusions of the first external electrode layer protrude or the first external electrode layer.
  • the layer may have recesses extending in a direction opposite to the direction in which the recesses are recessed.
  • the outer surface of the exterior body is the extension of the direction in which the protrusions of the second external electrode layer protrude or the direction in which the recesses of the second external electrode layer are recessed. It may have a depression on the extension in the opposite direction.
  • the method of applying a voltage to the electrodes of individual capacitor elements As described above, when it is necessary to apply a voltage to the electrodes of an integrated capacitor in order to perform aging treatment or to check for short circuits, the method of applying a voltage to the electrodes of individual capacitor elements: As the number of capacitor elements included in the integrated capacitor increases, the number of voltage application points increases.
  • a method of applying voltage with an integrated capacitor mounted in a socket has been proposed.
  • the integrated capacitor is physically positioned inside the socket, contacts are made between the pins of the socket and the electrodes of the capacitor element, and a voltage is applied through the substrate on which the socket is mounted.
  • the manufacturing cost increases.
  • a socket is required for each type of integrated capacitor having a different external size, capacitor element size, capacitor element arrangement, etc., the manufacturing cost is further increased.
  • the present inventors electrically connect a plurality of first external electrode layers to each other via first wirings and connect second wirings to an aggregate of capacitor elements constituting an integrated capacitor.
  • a method of electrically connecting a plurality of second external electrode layers with each other was considered. In this method, by applying a voltage between any one of the first external electrode layers and any one of the second external electrode layers, the voltage is applied to the electrodes of all the capacitor elements included in the aggregate of capacitor elements. can be applied.
  • FIG. 5 is a plan view schematically showing an example of an assembly of capacitor elements for manufacturing the integrated capacitor shown in FIG.
  • FIG. 6 is a d-d' cross-sectional view of the assembly of capacitor elements shown in FIG.
  • the first external electrode layers 3 are electrically connected via the first wiring 1a
  • the second external electrode layers 4 are electrically connected via the second wiring 1b.
  • a voltage is applied between the voltage application point 6 of the first external electrode layer 3 and the voltage application point 7 of the second external electrode layer 4 of the second capacitor element 2b to form a set of capacitor elements It becomes possible to apply a voltage to the electrodes of all the capacitor elements 2 contained in the body 5 .
  • the voltage application point 6 of the first external electrode layer 3 and the voltage application point 7 of the second external electrode layer 4 may be electrodes of the same capacitor element 2 or may be electrodes of different capacitor elements 2.
  • the third external electrode layer may be used as the voltage application point 6 of the first external electrode layer 3
  • the fourth external electrode layer may be used as the voltage application point 7 of the second external electrode layer 4 .
  • the first wiring 1a and the second wiring 1b are cut by fusing with a laser beam or the like, so that the individual capacitor elements 2 can be easily returned to the independent state.
  • a method of manufacturing such an integrated capacitor is also one aspect of the present invention.
  • the state after the first wiring 1a and the second wiring 1b are cut is the integrated capacitor 5A shown in FIG. That is, the first external electrode layer 3 and the second external electrode layer 4 have a convex portion 15 (see FIG. 3) as a remainder of the first wiring 1a or the second wiring 1b, or have the first wiring 1a or the second wiring 1b. It has a concave portion 15a (see FIG. 4) as a trace of the wiring 1b. Also, the outer surface of the exterior body 12 may have depressions 14 that are melted or removed.
  • the present invention even if a voltage is applied using a socket, the number of pins in the socket can be reduced to only 2, so the manufacturing cost can be greatly reduced. Moreover, unlike the conventional method that requires a large number of pins, it is not necessary to perform highly accurate positioning. Furthermore, it is also possible to apply voltage in a cheaper way without using an expensive socket. For example, it is possible to apply a voltage with a simple contact tool provided with two pins.
  • sockets are prepared for each type. It does not become a factor to increase the manufacturing cost as compared with the case of
  • the integrated capacitor manufacturing method of the present invention it is preferable to cut the first wiring and the second wiring using a laser.
  • the first wiring and the second wiring are made of a copper-based material, they can be easily fused by using a UV light laser or a green light laser.
  • the first internal electrodes of the capacitor element are used to electrically connect the first external electrode layers.
  • FIG. 7 is a plan view schematically showing an example of an integrated capacitor according to the second embodiment of the invention.
  • 8 is a plan view schematically showing an example of an assembly of capacitor elements for manufacturing the integrated capacitor shown in FIG. 7.
  • FIG. 9 is a d-d' cross-sectional view of the assembly of capacitor elements shown in FIG.
  • the first external electrode layer 3 and the third external electrode layer 3a of the first capacitor element 2a are electrically connected through the first internal electrode 8 without the first wiring 1a.
  • the third external electrode layer 3a of the first capacitor element 2a and the first external electrode layer 3 of the third capacitor element 2c are electrically connected via the first wiring 1a.
  • the first external electrode layers 3 are electrically connected to each other via the connection path 16 shown in FIG.
  • the third external electrode layer electrically connected to the first internal electrode of at least one of the plurality of capacitor elements is formed on the outer surface of the exterior body. and electrically connects the first external electrode layer and the third external electrode layer of the same capacitor element through the first internal electrode without the first wiring, and By electrically connecting the third external electrode layer of the capacitor element and the first external electrode layer of another capacitor element via the first wiring, the plurality of first external electrode layers are electrically connected to each other. connect effectively.
  • the second external electrode layers may be electrically connected using the second internal electrodes of the capacitor element. That is, a fourth external electrode layer electrically connected to the second internal electrode of at least one capacitor element among the plurality of capacitor elements is provided on the outer surface of the exterior body, and the fourth external electrode layer of the same capacitor element is electrically connected to the second internal electrode.
  • the second external electrode layer and the fourth external electrode layer are electrically connected through the second internal electrode without the second wiring, and the fourth external electrode layer of the capacitor element is electrically connected to the fourth external electrode layer.
  • the plurality of second external electrode layers may be electrically connected to each other by electrically connecting the second external electrode layers of the capacitor elements through the second wiring.
  • the voltage application point 6 of the first external electrode layer 3 and the voltage application point 7 of the second external electrode layer 4 of the second capacitor element 2b may be electrodes of the same capacitor element 2 or may be electrodes of different capacitor elements 2.
  • the third external electrode layer may be used as the voltage application point 6 of the first external electrode layer 3
  • the fourth external electrode layer may be used as the voltage application point 7 of the second external electrode layer 4 .
  • the individual capacitor elements 2 can be easily returned to the independent state by disconnecting the first wiring 1a and the second wiring 1b.
  • the third external electrode layer 3a Since the first wiring 1a is connected to the third external electrode layer 3a, the third external electrode layer 3a has a projection 15 protruding outward from a part of the outer edge in plan view from the thickness direction.
  • the third external electrode layer 3a may have a recessed portion 15a that is recessed inward from a part of the outer edge in plan view from the thickness direction.
  • the outer surface of the exterior body 12 is extended in the direction in which the protrusions 15 of the third external electrode layer 3a protrude or in the direction opposite to the direction in which the recesses 15a of the third external electrode layer 3a are recessed.
  • a depression 14 may be provided.
  • the second embodiment of the present invention effects similar to those of the first embodiment are obtained. Furthermore, in the second embodiment, since the first wiring or the second wiring can be eliminated, the wiring area is reduced. As a result, the degree of freedom in designing the external electrode layer can be improved, and the size of the integrated capacitor can be reduced. For example, in the examples shown in FIGS. 8 and 9, it is not necessary to form the first wiring 1a in the unnecessary portion 18 of the first wiring indicated by the dashed line. It becomes possible to reduce from the outer surface.
  • FIG. 10 is a plan view schematically showing an example of an integrated capacitor according to the third embodiment of the invention.
  • 11 is a plan view schematically showing an example of an assembly of capacitor elements for manufacturing the integrated capacitor shown in FIG. 10.
  • FIG. FIG. 12 is a d-d' sectional view of the assembly of capacitor elements shown in FIG.
  • dummy electrode layers 17 electrically connected to the first internal electrodes 8 of the second capacitor element 2b or the third capacitor element 2c are provided on the front and back of the exterior body 12.
  • Dummy electrode layer 17 may be provided on the outer surface of package 12.
  • dummy electrode layer 17 may be provided on both the front surface and the back surface of package 12, or may be provided on either one of them. may
  • the front and back dummy electrode layers 17 are electrically connected to the internal first internal electrodes 8 through connection through holes 10 .
  • the dummy electrode layer 17 of the second capacitor element 2b is adjacent to the first external electrode layer 3 of the first capacitor element 2a adjacent to the second capacitor element 2b.
  • the first external electrode layer 3 and the dummy electrode layer 17 of the second capacitor element 2b are electrically connected via the first internal electrode 8 without the first wiring 1a.
  • Dummy electrode layer 17 and first external electrode layer 3 of first capacitor element 2a are electrically connected via first wiring 1a.
  • the dummy electrode layer 17 of the third capacitor element 2c is adjacent to the third external electrode layer 3a of the first capacitor element 2a adjacent to the third capacitor element 2c.
  • the first external electrode layer 3 and the dummy electrode layer 17 of the third capacitor element 2c are electrically connected via the first internal electrode 8 without the first wiring 1a.
  • Dummy electrode layer 17 and third external electrode layer 3a of first capacitor element 2a are electrically connected via first wiring 1a.
  • the first external electrode layer 3 and the third external electrode layer 3a of the first capacitor element 2a are electrically connected through the first internal electrode 8 without the first wiring 1a. As described above, the first external electrode layers 3 are electrically connected to each other via the connection path 16 shown in FIG.
  • a dummy electrode layer electrically connected to the first internal electrode of at least one of the plurality of capacitor elements is provided on the outer surface of the exterior body.
  • the dummy electrode layer is adjacent to the first external electrode layer of the capacitor element adjacent to the capacitor element, and the first external electrode layer and the dummy electrode layer of the same capacitor element are connected to the first external electrode layer.
  • the dummy electrode layer of the capacitor element and the first external electrode layer of the adjacent capacitor element are electrically connected to each other via the first internal electrode without any one wiring, and the first wiring is connected to the dummy electrode layer of the capacitor element and the first external electrode layer of the adjacent capacitor element.
  • the plurality of first external electrode layers are electrically connected to each other by electrically connecting through the .
  • the second external electrode layers may be electrically connected using the second internal electrodes of the capacitor element. That is, a dummy electrode layer electrically connected to the second internal electrode of at least one capacitor element among the plurality of capacitor elements is provided on the outer surface of the exterior body, and the dummy electrode layer is provided on the outer surface of the capacitor element. adjacent to the second external electrode layer of the capacitor element adjacent to the second internal electrode layer without interposing the second wiring between the second external electrode layer and the dummy electrode layer of the same capacitor element. and electrically connecting the dummy electrode layer of the capacitor element and the second external electrode layer of the adjacent capacitor element via the second wiring, The plurality of second external electrode layers may be electrically connected to each other.
  • the voltage application point 6 of the first external electrode layer 3 and the voltage application point 7 of the second external electrode layer 4 of the second capacitor element 2b may be electrodes of the same capacitor element 2 or may be electrodes of different capacitor elements 2.
  • the third external electrode layer may be used as the voltage application point 6 of the first external electrode layer 3
  • the fourth external electrode layer may be used as the voltage application point 7 of the second external electrode layer 4 .
  • the individual capacitor elements 2 can be easily returned to the independent state by disconnecting the first wiring 1a and the second wiring 1b.
  • the state after the first wiring 1a and the second wiring 1b are cut is the integrated capacitor 5C shown in FIG. Since the dummy electrode layer 17 is connected to the first wiring 1a, the dummy electrode layer 17 has the convex portion 15 projecting outward from a portion of the outer edge in plan view from the thickness direction. Alternatively, the dummy electrode layer 17 may have a recess that is recessed inward from a part of the outer edge in plan view from the thickness direction.
  • the wiring area is further reduced.
  • the degree of freedom in designing the external electrode layer can be further improved, and the size of the integrated capacitor can be further reduced.
  • the process cost can be reduced. For example, in the example shown in FIGS. 11 and 12, since it is not necessary to cut the first external electrode layer 3 at the wire cutting unnecessary portion 23 indicated by the dashed line, the number of places required for cutting the first external electrode layer 3 is five. , which can be reduced compared to the six locations in the examples shown in FIGS.
  • a material layer with a low laser absorptance is arranged at least under the first wiring at the wiring cutting portion by laser fusing.
  • FIG. 13 is a plan view schematically showing an example of an integrated capacitor according to the fourth embodiment of the invention.
  • FIG. 14 is an example of an ee' sectional view of the integrated capacitor shown in FIG.
  • FIG. 15 is a cross-sectional view of the integrated capacitor shown in FIG. 14 before cutting the first wiring.
  • a material layer 19 having a lower laser absorptance than the first wiring 1a is provided between the first wiring 1a and the outer surface of the exterior body 12.
  • the material layer 19 with a low laser absorptance may be provided between the entire first wiring 1a and the outer surface of the exterior body 12, but at least the first wiring 13 (see FIG. 14) cut by laser fusing may be provided.
  • 1 wiring 1 a and the outer surface of the exterior body 12 may be provided.
  • the material layer 19 with low laser absorption is composed of an aluminum-based material, for example, when using a UV light laser or a green light laser.
  • the state after the first wiring 1a and the second wiring 1b are cut is the integrated capacitor 5D shown in FIG. After the first wiring 1a has been cut, as shown in FIG. A material layer 19 having a lower laser absorptance than the .
  • the first wiring in a state before the first wiring is cut, the first wiring is provided between at least a portion of the first wiring and the outer surface of the exterior body.
  • a layer of material having a relatively low laser absorption is provided.
  • the outer surface of the exterior body has a protrusion extending in the direction in which the protrusion of the first external electrode layer protrudes.
  • a material layer having a lower laser absorptance than the portion is provided.
  • a material layer with a low laser absorptance may be arranged at least under the second wiring at the wiring cutting location by laser fusing. That is, before the second wiring is cut, a material layer having a lower laser absorptance than the second wiring is provided between at least a portion of the second wiring and the outer surface of the exterior body. may have been On the other hand, in the integrated capacitor in the state after the second wiring is cut, the outer surface of the exterior body has a projection extending in the direction in which the projection of the second external electrode layer projects. A material layer having a lower laser absorptance than the portion may be provided.
  • a material layer having a low laser absorptance may be provided.
  • the fusing (sublimation) speed differs due to the difference in the absorption rate of the material irradiated with the laser light.
  • the first wiring 1a and the second wiring 1b are made of a copper-based material, and the exterior body 12 is made of a resin
  • the first wiring 1a and the second wiring 1b have a lower laser absorptivity than the exterior body 12. Therefore, if the material layer 19 having a low laser absorptance is not disposed, the exterior body 12 is likely to be damaged by a large hole formed by the laser beam immediately after the first wiring 1a and the second wiring 1b are fused. .
  • the damage to the exterior body 12 can be reduced to some extent by adjusting the output power and irradiation time of the laser light, the thickness of the first wiring 1a and the second wiring 1b varies, so the damage to the exterior body 12 may occur. is difficult to eliminate completely. On the other hand, from the viewpoint of product usage and reliability, it is desirable to minimize damage to the exterior body 12 due to laser light.
  • a material layer 19 having a low laser absorptance is arranged at least under the first wiring 1a or the second wiring 1b at the wiring cutting portion 13 by laser fusing. Since the laser light is reflected, damage to the exterior body 12 can be reduced.
  • the material layer 19 having a low laser absorption rate is made of an aluminum-based material, the material layer 19 reflects approximately 80% of the laser light.
  • the laser absorption rate of copper is about 80%
  • the laser absorption rate of aluminum is about 20%.
  • the material layer 19 having a low laser absorptance may be melted, and a part of the exterior body 12 may be melted due to the variation tolerance of the irradiation position of the laser beam, but the damage to the exterior body 12 is greatly reduced. be.
  • the first internal electrode or the second internal electrode is arranged at least under the first wiring at the wiring cutting portion by laser fusing.
  • FIG. 16 is a plan view schematically showing an example of an integrated capacitor according to the fifth embodiment of the invention.
  • FIG. 17 is an example of an ee' sectional view of the integrated capacitor shown in FIG.
  • FIG. 18 is another example of the ee' sectional view of the integrated capacitor shown in FIG. 19A and 19B are cross-sectional views schematically showing an example of a method of manufacturing the integrated capacitor shown in FIG. 20A and 20B are cross-sectional views schematically showing an example of a method of manufacturing the integrated capacitor shown in FIG.
  • the first internal electrode 8 is arranged so as to partially overlap the first wiring 1a.
  • the first internal electrode 8 may be arranged so as to overlap at least the first wiring 1a at the wiring cutting portion 13 by laser fusion.
  • the first internal electrode 8 may be arranged so as to partially overlap the second wiring 1b in plan view from the thickness direction of the second external electrode layer 4 .
  • the first internal electrode 8 may be arranged so as to overlap at least the second wiring 1b at the wiring cutting portion 13 by laser fusion.
  • the second internal electrode 9 may be arranged so as to partially overlap the first wiring 1a in plan view from the thickness direction of the first external electrode layer 3 .
  • the second internal electrode 9 may be arranged so as to overlap at least the first wiring 1a at the wiring cutting portion 13 by laser fusion.
  • the second internal electrode 9 may be arranged so as to partially overlap the second wiring 1b in plan view from the thickness direction of the second external electrode layer 4 .
  • the second internal electrode 9 may be arranged so as to overlap at least the second wiring 1b at the wiring cutting portion 13 by laser fusion.
  • the state after the first wiring 1a and the second wiring 1b are cut is the integrated capacitor 5E shown in FIG.
  • the first internal electrode 8 is arranged so as to overlap with the depressed portion 14 in plan view from the thickness direction of the first external electrode layer 3.
  • the second internal electrodes 9 are arranged so as to overlap the depressions 14 in plan view from the thickness direction of the first external electrode layers 3 .
  • the conductive polymer layer 22 is omitted in FIG.
  • the depressed portion 14 may or may not reach the first internal electrode 8 or the second internal electrode 9 .
  • the first internal electrode or the second internal electrode of at least one capacitor element among the plurality of capacitor elements is in a state before the first wiring is cut. , is arranged so as to partially overlap the first wiring in a plan view from the thickness direction of the first external electrode layer of the capacitor element.
  • the outer surface of the exterior body is the extension of the direction in which the protrusions of the first external electrode layer protrude or the first external electrode layer.
  • a recessed portion is provided on an extension of the electrode layer in a direction opposite to the direction in which the recessed portion is recessed, and in plan view from the thickness direction of the first external electrode layer of the first capacitor element, The first internal electrode or the second internal electrode of the first capacitor element is arranged so as to overlap.
  • the first internal electrode or the second internal electrode may be arranged at least under the second wiring at the wiring cutting portion by laser fusing. That is, in a state before the second wiring is cut, the first internal electrode or the second internal electrode of at least one of the plurality of capacitor elements is connected to the second external electrode layer of the capacitor element. may be arranged so as to overlap with a part of the second wiring in plan view from the thickness direction.
  • the outer surface of the exterior body extends along the direction in which the protrusions of the second external electrode layer protrude or extends from the second external electrode layer.
  • a recessed portion is provided on an extension of the electrode layer in a direction opposite to the direction in which the recessed portion is recessed, and in plan view from the thickness direction of the second external electrode layer of the first capacitor element,
  • the first internal electrode or the second internal electrode of the first capacitor element may be arranged so as to overlap.
  • the laser absorption rate of copper is higher than that of aluminum. It is lower than the laser absorptance, and the difference is large, so it is possible for the second internal electrode 9 to stop the damage to the exterior body 12 by the laser light.
  • the structure of the fifth embodiment of the present invention can be formed at the same time when manufacturing the integrated capacitor, so the manufacturing cost can be reduced compared to the fourth embodiment.
  • the exterior body is made of a material having a laser transmittance of 90% or more.
  • FIG. 21 is a plan view schematically showing an example of an integrated capacitor according to the sixth embodiment of the invention.
  • FIG. 22 is an example of an ee' sectional view of the integrated capacitor shown in FIG.
  • FIG. 23 is a cross-sectional view of the integrated capacitor shown in FIG. 22 before cutting the first wiring.
  • the exterior body 20 is made of a material with a laser transmittance of 90% or more.
  • the exterior body 20 is made of methacrylic resin (MMA) or glass fiber reinforced acrylic resin (FRA) when using a UV light laser, and is made of glass when using a green light laser.
  • MMA methacrylic resin
  • FSA glass fiber reinforced acrylic resin
  • the state after the first wiring 1a and the second wiring 1b are cut is the integrated capacitor 5F shown in FIG.
  • the exterior body 20 is made of a material having a high laser transmittance, such as a glass material, so that the laser light can pass through the exterior body 20 after the first wiring 1a or the second wiring 1b is fused. easier. Therefore, as shown in FIG. 22, it is possible to fuse the first wiring 1a or the second wiring 1b that needs to be fused without damaging the exterior body 20 .
  • a seventh embodiment of the present invention an assembly of integrated capacitors in which a plurality of capacitor element assemblies are arranged and housed inside an exterior body is prepared.
  • FIG. 24 is a plan view schematically showing an example of an aggregate of integrated capacitors.
  • the integrated capacitor assembly 21 voltage can be applied to the electrodes of all the capacitor elements 2 included in .
  • the voltage application point 6 of the first external electrode layer 3 and the voltage application point 7 of the second external electrode layer 4 may be electrodes of the same capacitor element 2 or may be electrodes of different capacitor elements 2. .
  • the third external electrode layer may be used as the voltage application point 6 of the first external electrode layer 3
  • the fourth external electrode layer may be used as the voltage application point 7 of the second external electrode layer 4
  • a dummy electrode layer may be used to connect the first external electrode layers 3 or the second external electrode layers 4 to each other.
  • the individual capacitor elements can be easily restored to their independent state by cutting the first wiring and the second wiring by fusing with a laser beam or the like. Furthermore, by cutting the aggregate of integrated capacitors, it is possible to singulate them into individual integrated capacitors. A method such as dicing is used to cut the assembly of integrated capacitors. The assembly of integrated capacitors may be cut before or after cutting the first wiring and the second wiring.
  • the seventh embodiment of the present invention since it is possible to apply a voltage in a state in which a plurality of capacitor element aggregates are arranged, voltage application is possible regardless of the number of capacitor elements included in the integrated capacitor. It is possible to make two points. Therefore, since voltage can be applied to all the capacitor elements with simpler jigs and methods, it is possible to further reduce manufacturing costs.
  • first wiring and the second wiring are cut using a laser. good.
  • a micro-diameter drill may be used to cut the first wiring and the second wiring.
  • the effect described in the first embodiment of the present invention can also be obtained by using a relatively inexpensive mechanical cutting device without using an expensive device for cutting with a laser beam.
  • the integrated capacitor and integrated capacitor manufacturing method of the present invention are not limited to the above-described embodiments, and various applications and modifications can be made within the scope of the present invention regarding the configuration of the integrated capacitor, manufacturing conditions, and the like. It is possible to add
  • the first wiring that electrically connects the first external electrode layers may be provided only on the front surface of the exterior body. , may be provided only on the back surface, or may be provided on both the front surface and the back surface. That is, the first wiring may be provided on the same surface of the outer surface of the exterior body, or may be provided on different surfaces.
  • the second wiring that electrically connects the second external electrode layers may be provided only on the front surface of the exterior body. It may be provided only on the back surface, or may be provided on both the front surface and the back surface. That is, the second wiring may be provided on the same surface of the outer surface of the exterior body, or may be provided on different surfaces.
  • Second external electrode layer 5 Aggregate of capacitor elements 5A, 5B, 5C, 5D, 5E, 5F Integrated capacitor 6 Voltage application point on first external electrode layer 7 Voltage application point on second external electrode layer 8 First internal electrode 9 Second internal electrode 10 Through hole for connection 11 Via conductor for connection 12, 20 Exterior body 13 Wiring cut portion 14 Depression 15 Protrusion 15a Concavity 16 Connection path 17 Dummy electrode layer 18 Unnecessary portion of the first wiring 19 Material layer with low laser absorptance 21 Assembly of integrated capacitors 22 Conductive polymer layer 23 Wiring cutting unnecessary part

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

集積型コンデンサ５Ａは、第１内部電極８および第２内部電極９を各々が有する、複数のコンデンサ素子２と、複数のコンデンサ素子２を内部に収容する外装体１２と、外装体１２の外表面に設けられ、複数のコンデンサ素子２の各々の第１内部電極８とそれぞれ電気的に接続される、複数の第１外部電極層３と、外装体１２の外表面に設けられ、複数のコンデンサ素子２の各々の第２内部電極９とそれぞれ電気的に接続される、複数の第２外部電極層４と、を備える。複数のコンデンサ素子２のうち少なくとも第１コンデンサ素子２ａの第１外部電極層３は、その厚さ方向からの平面視において外縁の一部から外側に突出する凸部１５または内側に凹む凹部１５ａを有する。

Description

集積型コンデンサおよび集積型コンデンサの製造方法
　本発明は、集積型コンデンサおよび集積型コンデンサの製造方法に関する。
　特許文献１には、縦横の溝によって複数に分離された導電体の少なくとも片面に弁金属多孔質部を設けて第一の電極とし、この少なくとも弁金属多孔質部の表面に誘電体被膜、この誘電体被膜上に固体電解質層、この固体電解質層の上に集電体層を設け、上記導電体の一部に内壁に絶縁層を形成したスルーホールを設け、このスルーホール内に集電体層と電気的に接続され第一の電極の端子電極側に表出する第二の電極としての引出電極を設け、第一の電極、誘電体被膜、固体電解質層、集電体層及び引出電極がそれぞれ個別のコンデンサ素子として分断するための絶縁部を上記溝に設けた固体電解コンデンサが開示されている。
特開２００３－２７２９５７号公報
　固体電解コンデンサ等の電解コンデンサにおいては、内部電極である陽極の表面に形成される酸化被膜（誘電体被膜）に、被膜厚みの薄い欠陥部が不可避的に製造過程で生じてしまう。そのため、欠陥部においてリーク電流が発生する。最悪の場合、欠陥部を起点に絶縁破壊が起こり、使用中にコンデンサが破壊に至ることがある。そのため、電解コンデンサの製造過程で欠陥部を修復するために高温下でエージング処理を行う必要がある。エージング処理の際、自己修復させるために外部電極である＋電極と－電極に電圧を印加しておく必要がある。
　この場合、特許文献１に記載されているような複数個の独立したコンデンサ素子が集積されている集積型コンデンサに対しては、個々のコンデンサ素子の電極に電圧を印加する必要がある。集積型コンデンサを電子機器の基板に内蔵する場合には、より多数のコンデンサ素子を集積することが求められている。具体的には、１つの集積型コンデンサで５０～１００個程度のコンデンサ素子を集積する場合が多く、その場合、電圧印加ポイントは百～数百箇所になることもある。
　上記の問題は、電解コンデンサに対してエージング処理を行う場合に限らず、例えば、短絡の有無を確認するために種々のコンデンサに電圧を印加する場合などにおいても同様に生じるため、コンデンサの種類に限定されない集積型コンデンサに共通する問題であると言える。
　本発明は、上記の問題を解決するためになされたものであり、個々のコンデンサ素子の電極に電圧を印加することが容易な集積型コンデンサを提供することを目的とする。さらに、本発明は、個々のコンデンサ素子の電極に電圧を印加することが容易な集積型コンデンサの製造方法を提供することを目的とする。
　本発明の集積型コンデンサは、第１内部電極および第２内部電極を各々が有する、複数のコンデンサ素子と、上記複数のコンデンサ素子を内部に収容する外装体と、上記外装体の外表面に設けられ、上記複数のコンデンサ素子の各々の上記第１内部電極とそれぞれ電気的に接続される、複数の第１外部電極層と、上記外装体の外表面に設けられ、上記複数のコンデンサ素子の各々の上記第２内部電極とそれぞれ電気的に接続される、複数の第２外部電極層と、を備える。上記複数のコンデンサ素子のうち少なくとも第１コンデンサ素子の上記第１外部電極層は、その厚さ方向からの平面視において外縁の一部から外側に突出する凸部または内側に凹む凹部を有する。
　本発明の集積型コンデンサの製造方法は、第１内部電極および第２内部電極を各々が有する、複数のコンデンサ素子と、上記複数のコンデンサ素子を内部に収容する外装体と、上記外装体の外表面に設けられ、上記複数のコンデンサ素子の各々の上記第１内部電極とそれぞれ電気的に接続される、複数の第１外部電極層と、上記外装体の外表面に設けられ、上記複数のコンデンサ素子の各々の上記第２内部電極とそれぞれ電気的に接続される、複数の第２外部電極層と、を備える、コンデンサ素子の集合体を準備する工程と、上記外装体の外表面に設けられた第１配線を介して、上記複数の第１外部電極層同士を電気的に連結する工程と、上記外装体の外表面に設けられた第２配線を介して、上記複数の第２外部電極層同士を電気的に連結する工程と、上記複数の第１外部電極層のいずれか１つと上記複数の第２外部電極層のいずれか１つとの間に電圧を印加する工程と、上記電圧を印加する工程の後、上記第１配線を切断して、上記複数の第１外部電極層同士を電気的に分離する工程と、上記電圧を印加する工程の後、上記第２配線を切断して、上記複数の第２外部電極層同士を電気的に分離する工程と、を備える。
　本発明によれば、個々のコンデンサ素子の電極に電圧を印加することが容易な集積型コンデンサを提供することができる。さらに、本発明によれば、個々のコンデンサ素子の電極に電圧を印加することが容易な集積型コンデンサの製造方法を提供することができる。
図１は、本発明の第１実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。 図２Ａは、図１に示す集積型コンデンサのａ－ａ’断面図である。 図２Ｂは、図１に示す集積型コンデンサのｂ－ｂ’断面図である。 図２Ｃは、図１に示す集積型コンデンサのｃ－ｃ’断面図である。 図３は、第１外部電極層の一例を模式的に示す平面図である。 図４は、第１外部電極層の別の一例を模式的に示す平面図である。 図５は、図１に示す集積型コンデンサを製造するためのコンデンサ素子の集合体の一例を模式的に示す平面図である。 図６は、図５に示すコンデンサ素子の集合体のｄ－ｄ’断面図である。 図７は、本発明の第２実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。 図８は、図７に示す集積型コンデンサを製造するためのコンデンサ素子の集合体の一例を模式的に示す平面図である。 図９は、図８に示すコンデンサ素子の集合体のｄ－ｄ’断面図である。 図１０は、本発明の第３実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。 図１１は、図１０に示す集積型コンデンサを製造するためのコンデンサ素子の集合体の一例を模式的に示す平面図である。 図１２は、図１１に示すコンデンサ素子の集合体のｄ－ｄ’断面図である。 図１３は、本発明の第４実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。 図１４は、図１３に示す集積型コンデンサのｅ－ｅ’断面図の一例である。 図１５は、図１４に示す集積型コンデンサの第１配線を切断する前の断面図である。 図１６は、本発明の第５実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。 図１７は、図１６に示す集積型コンデンサのｅ－ｅ’断面図の一例である。 図１８は、図１６に示す集積型コンデンサのｅ－ｅ’断面図の別の一例である。 図１９は、図１７に示す集積型コンデンサを製造する方法の一例を模式的に示す断面図である。 図２０は、図１８に示す集積型コンデンサを製造する方法の一例を模式的に示す断面図である。 図２１は、本発明の第６実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。 図２２は、図２１に示す集積型コンデンサのｅ－ｅ’断面図の一例である。 図２３は、図２２に示す集積型コンデンサの第１配線を切断する前の断面図である。 図２４は、集積型コンデンサの集合体の一例を模式的に示す平面図である。
　以下、本発明の集積型コンデンサおよび集積型コンデンサの製造方法について説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
　以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態ごとには逐次言及しない。
　以下に示す図面は模式的なものであり、その寸法や縦横比の縮尺などは実際の製品とは異なる場合がある。
［第１実施形態］
　図１は、本発明の第１実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。図２Ａは、図１に示す集積型コンデンサのａ－ａ’断面図である。図２Ｂは、図１に示す集積型コンデンサのｂ－ｂ’断面図である。図２Ｃは、図１に示す集積型コンデンサのｃ－ｃ’断面図である。
　図１、図２Ａ、図２Ｂおよび図２Ｃには、複数のコンデンサ素子２を外装体１２の内部に有し、各々のコンデンサ素子２の第１外部電極層３および第２外部電極層４を外装体１２の表裏に有する、集積型コンデンサ５Ａが示されている。
　コンデンサ素子２の個数は特に限定されないが、図１には、第１コンデンサ素子２ａ、第２コンデンサ素子２ｂ、第３コンデンサ素子２ｃ、第４コンデンサ素子２ｄ、第５コンデンサ素子２ｅ、第６コンデンサ素子２ｆが示されている。
　第１外部電極層３は例えば陽極パッドであり、第２外部電極層４は例えば陰極パッドである。第１外部電極層３は、外装体１２の外表面に設けられていればよく、例えば、外装体１２のおもて面およびうら面の両方に設けられていてもよく、いずれか一方に設けられていてもよい。同様に、第２外部電極層４は、外装体１２の外表面に設けられていればよく、例えば、外装体１２のおもて面およびうら面の両方に設けられていてもよく、いずれか一方に設けられていてもよい。
　図２Ｂおよび図２Ｃにおいて、表裏の第１外部電極層３は接続用スルーホール１０を通して内部の第１内部電極８と電気的に接続されており、表裏の第２外部電極層４は接続用ビア導体１１を通して内部の第２内部電極９と電気的に接続されている。第１内部電極８および第２内部電極９は、互いに極性が異なる場合に限定されず、例えば、無極性であってもよい。
　第１コンデンサ素子２ａおよび第４コンデンサ素子２ｄのように、少なくとも１つのコンデンサ素子２の第１内部電極８と電気的に接続される第３外部電極層３ａが外装体１２の外表面に設けられていてもよい。第３外部電極層３ａは、例えば、外装体１２のおもて面およびうら面の両方に設けられていてもよく、いずれか一方に設けられていてもよい。第３外部電極層３ａは例えば陽極パッドである。第１外部電極層３と同様に、表裏の第３外部電極層３ａは接続用スルーホール１０を通して内部の第１内部電極８と電気的に接続される。
　図示はされていないが、少なくとも１つのコンデンサ素子２の第２内部電極９と電気的に接続される第４外部電極層が外装体１２の外表面に設けられていてもよい。第４外部電極層は、例えば、外装体１２のおもて面およびうら面の両方に設けられていてもよく、いずれか一方に設けられていてもよい。第４外部電極層は例えば陰極パッドである。第２外部電極層４と同様に、表裏の第４外部電極層は接続用ビア導体１１を通して内部の第２内部電極９と電気的に接続される。
　コンデンサ素子２は、例えば、固体電解コンデンサ等の電解コンデンサである。その場合、第１内部電極８は陽極であり、例えばアルミニウムから構成される。第２内部電極９は陰極であり、例えば銅から構成される。第１内部電極８と第２内部電極９との間に導電性高分子層２２を配し、第１内部電極８と導電性高分子層２２との間に図示しない酸化被膜（誘電体被膜）が形成されることで、コンデンサ素子２が構成されている。
　なお、コンデンサ素子２は、チタン酸バリウムなどを用いたセラミックコンデンサ、あるいは、窒化ケイ素（ＳｉＮ）、二酸化ケイ素（ＳｉＯ２）、フッ化水素（ＨＦ）などを用いた薄膜コンデンサなどであってもよい。
　外装体１２は、例えば、樹脂から構成される。この場合、外装体１２は、例えば、エポキシ、フェノールまたはポリイミドなどの樹脂、あるいは、エポキシ、フェノールまたはポリイミドなどの樹脂とシリカまたはアルミナなどの無機フィラーとの混合材料のような絶縁材料から構成される。
　図３は、第１外部電極層の一例を模式的に示す平面図である。
　図３に示す例では、各々のコンデンサ素子２の第１外部電極層３は、その厚さ方向からの平面視において外縁の一部から外側に突出する凸部１５を有する。
　図４は、第１外部電極層の別の一例を模式的に示す平面図である。
　図４に示す例では、各々のコンデンサ素子２の第１外部電極層３は、その厚さ方向からの平面視において外縁の一部から内側に凹む凹部１５ａを有する。
　図１に示す集積型コンデンサ５Ａにおいて、第１コンデンサ素子２ａの第１外部電極層３は、凸部１５を有している。この場合、図２Ａおよび図２Ｂに示すように、外装体１２の外表面は、第１外部電極層３の凸部１５が突出する方向の延長上に陥没部１４を有してもよい。なお、第１コンデンサ素子２ａの第１外部電極層３は、凸部１５の代わりに凹部１５ａを有してもよい。この場合、外装体１２の外表面は、第１外部電極層３の凹部１５ａが凹む方向とは反対の方向の延長上に陥没部１４を有してもよい。
　図１に示す集積型コンデンサ５Ａにおいて、第１コンデンサ素子２ａの第２外部電極層４は、凸部１５を有している。この場合、外装体１２の外表面は、第２外部電極層４の凸部１５が突出する方向の延長上に陥没部１４を有してもよい。なお、第１コンデンサ素子２ａの第２外部電極層４は、凸部１５の代わりに凹部１５ａを有してもよい。この場合、外装体１２の外表面は、第２外部電極層４の凹部１５ａが凹む方向とは反対の方向の延長上に陥没部１４を有してもよい。
　図１に示す集積型コンデンサ５Ａにおいては、第２コンデンサ素子２ｂ、第３コンデンサ素子２ｃ、第４コンデンサ素子２ｄ、第５コンデンサ素子２ｅおよび第６コンデンサ素子２ｆについても同様に、第１外部電極層３および第２外部電極層４は凸部１５を有している。
　本発明の第１実施形態では、複数のコンデンサ素子のうち少なくとも第１コンデンサ素子の第１外部電極層が凸部または凹部を有することを特徴とする。本発明の第１実施形態では、第１コンデンサ素子の第１外部電極層が凸部または凹部を有する限り、第１コンデンサ素子の第２外部電極層は凸部または凹部を有してもよく、有しなくてもよい。また、複数のコンデンサ素子の中には、第１外部電極層が凸部または凹部を有しないコンデンサ素子が存在してもよく、第２外部電極層が凸部または凹部を有しないコンデンサ素子が存在してもよい。
　本発明の第１実施形態において、第１外部電極層が凸部または凹部を有する場合、外装体の外表面は、第１外部電極層の凸部が突出する方向の延長上または第１外部電極層の凹部が凹む方向とは反対の方向の延長上に、陥没部を有してもよい。同様に、第２外部電極層が凸部または凹部を有する場合、外装体の外表面は、第２外部電極層の凸部が突出する方向の延長上または第２外部電極層の凹部が凹む方向とは反対の方向の延長上に、陥没部を有してもよい。
　上述したように、エージング処理を行ったり、短絡の有無を確認したりするために集積型コンデンサの電極に電圧を印加する必要がある場合、個々のコンデンサ素子の電極に電圧を印加する方法では、集積型コンデンサに含まれるコンデンサ素子の個数が多くなるほど、電圧印加ポイントが多くなる。
　そのような場合における各電極への電圧印加方法の一例として、集積型コンデンサをソケットに装填した状態で電圧を印加する方法が提案されている。この方法では、集積型コンデンサの外形とソケットの内側で位置決めを物理的に行い、ソケットのピンとコンデンサ素子の電極との間のコンタクトを取り、ソケットを実装した基板を通して電圧を印加する。しかし、集積型コンデンサの外形と電極位置に合わせた多数のピンを有するソケットを準備しなければならないため、製造コストが高くなってしまう。また、集積型コンデンサの外形サイズ、コンデンサ素子のサイズ、コンデンサ素子の配置などが異なる品種ごとにソケットが必要となるため、製造コストがさらに高くなってしまう。
　そこで、本発明者らは、集積型コンデンサを構成するコンデンサ素子の集合体に対して、第１配線を介して複数の第１外部電極層同士を電気的に連結し、かつ、第２配線を介して複数の第２外部電極層同士を電気的に連結する方法を考えた。この方法では、いずれか１つの第１外部電極層といずれか１つの第２外部電極層との間に電圧を印加することで、コンデンサ素子の集合体に含まれる全てのコンデンサ素子の電極に電圧を印加することが可能になる。
　図５は、図１に示す集積型コンデンサを製造するためのコンデンサ素子の集合体の一例を模式的に示す平面図である。図６は、図５に示すコンデンサ素子の集合体のｄ－ｄ’断面図である。
　図５および図６に示す例では、第１配線１ａを介して第１外部電極層３同士を電気的に連結し、かつ、第２配線１ｂを介して第２外部電極層４同士を電気的に連結した上で、第２コンデンサ素子２ｂの第１外部電極層３の電圧印加ポイント６と第２外部電極層４の電圧印加ポイント７との間に電圧を印加することで、コンデンサ素子の集合体５に含まれる全てのコンデンサ素子２の電極に電圧を印加することが可能になる。なお、第１外部電極層３の電圧印加ポイント６と第２外部電極層４の電圧印加ポイント７は、同じコンデンサ素子２の電極であってもよく、異なるコンデンサ素子２の電極であってもよい。また、第１外部電極層３の電圧印加ポイント６として第３外部電極層を利用してもよく、第２外部電極層４の電圧印加ポイント７として第４外部電極層を利用してもよい。
　電圧を印加した後は、レーザ光による溶断などで第１配線１ａおよび第２配線１ｂを切断することで、個々のコンデンサ素子２が独立した状態に容易に戻すことができる。このような集積型コンデンサの製造方法も、本発明の１つである。
　第１配線１ａおよび第２配線１ｂが切断された後の状態が、図１に示す集積型コンデンサ５Ａである。すなわち、第１外部電極層３および第２外部電極層４は、第１配線１ａまたは第２配線１ｂの残りとして凸部１５（図３参照）を有するか、あるいは、第１配線１ａまたは第２配線１ｂの跡として凹部１５ａ（図４参照）を有する。また、外装体１２の外表面は、溶融または除去による陥没部１４を有してもよい。
　本発明により、仮にソケットを用いて電圧を印加する場合においても、ソケットのピンは２ピンのみで可能となるため、製造コストを大幅に下げることが可能になる。また、多数のピンが必要となる従来の方法と異なり、精度の高い位置決めを行うことも不要になる。さらに、高価なソケットを用いることなく、より安価な方法で電圧を印加することも可能となる。例えば、２ピンを設けた簡単なコンタクト治工具により電圧を印加することが可能となる。一方、本発明では、第１配線および第２配線を形成する必要があるが、最終製品である集積型コンデンサの製造過程においてこれらの配線を同時に形成することができるため、品種ごとにソケットを準備する場合と比べて製造コストを上げる要因とはならない。
　本発明の集積型コンデンサの製造方法においては、レーザを用いて第１配線および第２配線を切断することが好ましい。例えば、第１配線および第２配線が銅系材料から構成される場合、ＵＶ光レーザまたはグリーン光レーザを用いることで、容易に溶断できる。
［第２実施形態］
　本発明の第２実施形態では、コンデンサ素子の第１内部電極を利用して第１外部電極層同士を電気的に連結する。
　図７は、本発明の第２実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。図８は、図７に示す集積型コンデンサを製造するためのコンデンサ素子の集合体の一例を模式的に示す平面図である。図９は、図８に示すコンデンサ素子の集合体のｄ－ｄ’断面図である。
　図８および図９に示す例では、第１コンデンサ素子２ａの第１外部電極層３と第３外部電極層３ａとは、第１配線１ａを介さずに第１内部電極８を介して電気的に接続され、かつ、第１コンデンサ素子２ａの第３外部電極層３ａと第３コンデンサ素子２ｃの第１外部電極層３とは、第１配線１ａを介して電気的に接続されている。以上により、図９に示す接続経路１６を介して、第１外部電極層３同士が電気的に連結されている。
　このように、本発明の第２実施形態では、上記複数のコンデンサ素子のうち少なくとも１つのコンデンサ素子の上記第１内部電極と電気的に接続される第３外部電極層が上記外装体の外表面に設けられ、同一のコンデンサ素子の上記第１外部電極層と上記第３外部電極層とを、上記第１配線を介さずに上記第１内部電極を介して電気的に接続し、かつ、そのコンデンサ素子の上記第３外部電極層と他のコンデンサ素子の上記第１外部電極層とを、上記第１配線を介して電気的に接続することで、上記複数の第１外部電極層同士を電気的に連結する。
　本発明の第２実施形態では、コンデンサ素子の第２内部電極を利用して第２外部電極層同士を電気的に連結してもよい。すなわち、上記複数のコンデンサ素子のうち少なくとも１つのコンデンサ素子の上記第２内部電極と電気的に接続される第４外部電極層が上記外装体の外表面に設けられ、同一のコンデンサ素子の上記第２外部電極層と上記第４外部電極層とを、上記第２配線を介さずに上記第２内部電極を介して電気的に接続し、かつ、そのコンデンサ素子の上記第４外部電極層と他のコンデンサ素子の上記第２外部電極層とを、上記第２配線を介して電気的に接続することで、上記複数の第２外部電極層同士を電気的に連結してもよい。
　図８および図９に示す例では、第２コンデンサ素子２ｂの第１外部電極層３の電圧印加ポイント６と第２外部電極層４の電圧印加ポイント７との間に電圧を印加することで、コンデンサ素子の集合体５に含まれる全てのコンデンサ素子２の電極に電圧を印加することが可能になる。なお、第１外部電極層３の電圧印加ポイント６と第２外部電極層４の電圧印加ポイント７は、同じコンデンサ素子２の電極であってもよく、異なるコンデンサ素子２の電極であってもよい。また、第１外部電極層３の電圧印加ポイント６として第３外部電極層を利用してもよく、第２外部電極層４の電圧印加ポイント７として第４外部電極層を利用してもよい。
　電圧を印加した後は、第１配線１ａおよび第２配線１ｂを切断することで、個々のコンデンサ素子２が独立した状態に容易に戻すことができる。
　第１配線１ａおよび第２配線１ｂが切断された後の状態が、図７に示す集積型コンデンサ５Ｂである。第３外部電極層３ａに第１配線１ａが接続されていたため、第３外部電極層３ａは、その厚さ方向からの平面視において外縁の一部から外側に突出する凸部１５を有する。あるいは、第３外部電極層３ａは、その厚さ方向からの平面視において外縁の一部から内側に凹む凹部１５ａを有してもよい。この場合、外装体１２の外表面は、第３外部電極層３ａの凸部１５が突出する方向の延長上または第３外部電極層３ａの凹部１５ａが凹む方向とは反対の方向の延長上に陥没部１４を有してもよい。
　本発明の第２実施形態においては、第１実施形態と同様の効果が得られる。さらに、第２実施形態では、第１配線または第２配線を削減することができるので、配線の領域が小さくなる。その結果、外部電極層のデザインの自由度が向上でき、集積型コンデンサのサイズを小さくすることも可能になる。例えば、図８および図９に示す例では、破線で示す第１配線の不要箇所１８には第１配線１ａを形成する必要がないため、図１に比べて第１配線１ａを外装体１２の外表面から削減することが可能となる。
［第３実施形態］
　本発明の第３実施形態では、隣り合うコンデンサ素子の第１外部電極層と同極のダミー電極層を配置して、第２実施形態と同様の方法で第１内部電極を利用して第１外部電極層同士を電気的に連結する。
　図１０は、本発明の第３実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。図１１は、図１０に示す集積型コンデンサを製造するためのコンデンサ素子の集合体の一例を模式的に示す平面図である。図１２は、図１１に示すコンデンサ素子の集合体のｄ－ｄ’断面図である。
　図１１および図１２に示す例では、第２コンデンサ素子２ｂまたは第３コンデンサ素子２ｃの第１内部電極８と電気的に接続されるダミー電極層１７が外装体１２の表裏に設けられている。ダミー電極層１７は、外装体１２の外表面に設けられていればよく、例えば、外装体１２のおもて面およびうら面の両方に設けられていてもよく、いずれか一方に設けられていてもよい。第１外部電極層３と同様に、表裏のダミー電極層１７は接続用スルーホール１０を通して内部の第１内部電極８と電気的に接続される。
　第２コンデンサ素子２ｂのダミー電極層１７は、第２コンデンサ素子２ｂに隣り合う第１コンデンサ素子２ａの第１外部電極層３に隣り合っている。第２コンデンサ素子２ｂの第１外部電極層３とダミー電極層１７とは、第１配線１ａを介さずに第１内部電極８を介して電気的に接続され、かつ、第２コンデンサ素子２ｂのダミー電極層１７と第１コンデンサ素子２ａの第１外部電極層３とは、第１配線１ａを介して電気的に接続されている。
　第３コンデンサ素子２ｃのダミー電極層１７は、第３コンデンサ素子２ｃに隣り合う第１コンデンサ素子２ａの第３外部電極層３ａに隣り合っている。第３コンデンサ素子２ｃの第１外部電極層３とダミー電極層１７とは、第１配線１ａを介さずに第１内部電極８を介して電気的に接続され、かつ、第３コンデンサ素子２ｃのダミー電極層１７と第１コンデンサ素子２ａの第３外部電極層３ａとは、第１配線１ａを介して電気的に接続されている。
　第１コンデンサ素子２ａの第１外部電極層３と第３外部電極層３ａとは、第１配線１ａを介さずに第１内部電極８を介して電気的に接続されている。以上により、図１２に示す接続経路１６を介して、第１外部電極層３同士が電気的に連結されている。
　このように、本発明の第３実施形態では、上記複数のコンデンサ素子のうち少なくとも１つのコンデンサ素子の上記第１内部電極と電気的に接続されるダミー電極層が上記外装体の外表面に設けられ、上記ダミー電極層は、そのコンデンサ素子に隣り合うコンデンサ素子の上記第１外部電極層に隣り合っており、同一のコンデンサ素子の上記第１外部電極層と上記ダミー電極層とを、上記第１配線を介さずに上記第１内部電極を介して電気的に接続し、かつ、そのコンデンサ素子の上記ダミー電極層と上記隣り合うコンデンサ素子の上記第１外部電極層とを、上記第１配線を介して電気的に接続することで、上記複数の第１外部電極層同士を電気的に連結する。
　本発明の第３実施形態では、コンデンサ素子の第２内部電極を利用して第２外部電極層同士を電気的に連結してもよい。すなわち、上記複数のコンデンサ素子のうち少なくとも１つのコンデンサ素子の上記第２内部電極と電気的に接続されるダミー電極層が上記外装体の外表面に設けられ、上記ダミー電極層は、そのコンデンサ素子に隣り合うコンデンサ素子の上記第２外部電極層に隣り合っており、同一のコンデンサ素子の上記第２外部電極層と上記ダミー電極層とを、上記第２配線を介さずに上記第２内部電極を介して電気的に接続し、かつ、そのコンデンサ素子の上記ダミー電極層と上記隣り合うコンデンサ素子の上記第２外部電極層とを、上記第２配線を介して電気的に接続することで、上記複数の第２外部電極層同士を電気的に連結してもよい。
　図１１および図１２に示す例では、第２コンデンサ素子２ｂの第１外部電極層３の電圧印加ポイント６と第２外部電極層４の電圧印加ポイント７との間に電圧を印加することで、コンデンサ素子の集合体５に含まれる全てのコンデンサ素子２の電極に電圧を印加することが可能になる。なお、第１外部電極層３の電圧印加ポイント６と第２外部電極層４の電圧印加ポイント７は、同じコンデンサ素子２の電極であってもよく、異なるコンデンサ素子２の電極であってもよい。また、第１外部電極層３の電圧印加ポイント６として第３外部電極層を利用してもよく、第２外部電極層４の電圧印加ポイント７として第４外部電極層を利用してもよい。
　電圧を印加した後は、第１配線１ａおよび第２配線１ｂを切断することで、個々のコンデンサ素子２が独立した状態に容易に戻すことができる。
　第１配線１ａおよび第２配線１ｂが切断された後の状態が、図１０に示す集積型コンデンサ５Ｃである。ダミー電極層１７に第１配線１ａが接続されていたため、ダミー電極層１７は、その厚さ方向からの平面視において外縁の一部から外側に突出する凸部１５を有する。あるいは、ダミー電極層１７は、その厚さ方向からの平面視において外縁の一部から内側に凹む凹部を有してもよい。
　本発明の第３実施形態においては、第２実施形態と同様の効果が得られる。第２実施形態に比べて第１配線または第２配線をさらに削減することができるので、配線の領域がさらに小さくなる。その結果、外部電極層のデザインの自由度がさらに向上でき、集積型コンデンサのサイズをさらに小さくすることも可能になる。また、レーザ溶断などによる配線切断箇所１３の数を削減することができるので、工程コストの削減も可能になる。例えば、図１１および図１２に示す例では、破線で示す配線切断不要箇所２３において第１外部電極層３を切断する必要がなくなるため、第１外部電極層３の切断に必要な箇所は５箇所であり、図８および図９に示す例における６箇所に比べて減らすことができることが分かる。
［第４実施形態］
　本発明の第４実施形態では、少なくともレーザ溶断による配線切断箇所の第１配線の下に、レーザ吸収率の低い材料層が配置されている。
　図１３は、本発明の第４実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。図１４は、図１３に示す集積型コンデンサのｅ－ｅ’断面図の一例である。図１５は、図１４に示す集積型コンデンサの第１配線を切断する前の断面図である。
　図１５に示す例では、第１配線１ａと外装体１２の外表面との間に、第１配線１ａに比べてレーザ吸収率の低い材料層１９が設けられている。レーザ吸収率の低い材料層１９は、第１配線１ａの全体と外装体１２の外表面との間に設けられていてもよいが、少なくともレーザ溶断による配線切断箇所１３（図１４参照）の第１配線１ａと外装体１２の外表面との間に設けられていればよい。レーザ吸収率の低い材料層１９は、例えば、ＵＶ光レーザまたはグリーン光レーザを用いる場合、アルミニウム系材料から構成される。
　第１配線１ａおよび第２配線１ｂが切断された後の状態が、図１３に示す集積型コンデンサ５Ｄである。第１配線１ａが切断された後は、図１４に示すように、外装体１２の外表面には、第１外部電極層３の凸部１５が突出する方向の延長上に、その凸部１５に比べてレーザ吸収率の低い材料層１９が設けられている。
　このように、本発明の第４実施形態では、第１配線が切断される前の状態において、上記第１配線の少なくとも一部と上記外装体の外表面との間に、上記第１配線に比べてレーザ吸収率の低い材料層が設けられている。一方、第１配線が切断された後の状態である集積型コンデンサにおいては、上記外装体の外表面には、上記第１外部電極層の上記凸部が突出する方向の延長上に、その凸部に比べてレーザ吸収率の低い材料層が設けられている。なお、第１配線が切断された後の状態である集積型コンデンサにおいては、上記外装体の外表面には、上記第１外部電極層の上記凹部が凹む方向とは反対の方向の延長上に、レーザ吸収率の低い材料層が設けられていてもよい。
　本発明の第４実施形態では、少なくともレーザ溶断による配線切断箇所の第２配線の下に、レーザ吸収率の低い材料層が配置されていてもよい。すなわち、第２配線が切断される前の状態において、上記第２配線の少なくとも一部と上記外装体の外表面との間に、上記第２配線に比べてレーザ吸収率の低い材料層が設けられていてもよい。一方、第２配線が切断された後の状態である集積型コンデンサにおいては、上記外装体の外表面には、上記第２外部電極層の上記凸部が突出する方向の延長上に、その凸部に比べてレーザ吸収率の低い材料層が設けられていてもよい。なお、第２配線が切断された後の状態である集積型コンデンサにおいては、上記外装体の外表面には、上記第２外部電極層の上記凹部が凹む方向とは反対の方向の延長上に、レーザ吸収率の低い材料層が設けられていてもよい。
　レーザ光を照射する材料の吸収率の違いにより、溶断（昇華）速度が異なる。例えば、第１配線１ａおよび第２配線１ｂが銅系材料から構成され、外装体１２が樹脂から構成される場合、外装体１２よりも第１配線１ａおよび第２配線１ｂのレーザ吸収率は低いため、レーザ吸収率の低い材料層１９が配置されていないと、第１配線１ａおよび第２配線１ｂが溶断された直後に外装体１２がレーザ光によって大きく穴を開けられてダメージを受けやすくなる。レーザ光の出力と照射時間の調整により、外装体１２へのダメージをある程度は軽減することができるものの、第１配線１ａおよび第２配線１ｂの厚みにばらつきもあるので、外装体１２へのダメージを完全になくすことは困難である。一方で、製品の用途および信頼性の観点からは、レーザ光による外装体１２へのダメージはなるべく少なく抑えることが望ましい。
　そこで、図１５に示すように、少なくともレーザ溶断による配線切断箇所１３の第１配線１ａまたは第２配線１ｂの下に、レーザ吸収率の低い材料層１９を配置することで、この材料層１９によってレーザ光が反射されるため、外装体１２へのダメージを軽減することが可能になる。例えば、レーザ吸収率の低い材料層１９がアルミニウム系材料から構成される場合、この材料層１９によってレーザ光が８０％程度反射される。例えばＵＶレーザ光の場合、銅のレーザ吸収率は８０％程度、アルミニウムのレーザ吸収率は２０％程度である。そのため、レーザ吸収率の低い材料層１９が溶けたり、レーザ光の照射位置のバラツキ公差により、外装体１２の一部が溶けたりする場合もあるが、外装体１２へのダメージは大幅に軽減される。
［第５実施形態］
　本発明の第５実施形態では、少なくともレーザ溶断による配線切断箇所の第１配線の下に、第１内部電極または第２内部電極が配置されている。
　図１６は、本発明の第５実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。図１７は、図１６に示す集積型コンデンサのｅ－ｅ’断面図の一例である。図１８は、図１６に示す集積型コンデンサのｅ－ｅ’断面図の別の一例である。図１９は、図１７に示す集積型コンデンサを製造する方法の一例を模式的に示す断面図である。図２０は、図１８に示す集積型コンデンサを製造する方法の一例を模式的に示す断面図である。
　例えば、第１外部電極層３の厚さ方向からの平面視において、第１配線１ａの一部と重なるように第１内部電極８が配置される。第１内部電極８は、少なくともレーザ溶断による配線切断箇所１３の第１配線１ａと重なるように配置されていればよい。図１９に示すように、第２外部電極層４の厚さ方向からの平面視において、第２配線１ｂの一部と重なるように第１内部電極８が配置されてもよい。第１内部電極８は、少なくともレーザ溶断による配線切断箇所１３の第２配線１ｂと重なるように配置されていればよい。
　また、第１外部電極層３の厚さ方向からの平面視において、第１配線１ａの一部と重なるように第２内部電極９が配置されてもよい。第２内部電極９は、少なくともレーザ溶断による配線切断箇所１３の第１配線１ａと重なるように配置されていればよい。図２０に示すように、第２外部電極層４の厚さ方向からの平面視において、第２配線１ｂの一部と重なるように第２内部電極９が配置されてもよい。第２内部電極９は、少なくともレーザ溶断による配線切断箇所１３の第２配線１ｂと重なるように配置されていればよい。
　第１配線１ａおよび第２配線１ｂが切断された後の状態が、図１６に示す集積型コンデンサ５Ｅである。第１配線１ａが切断された後は、図１７に示すように、第１外部電極層３の厚さ方向からの平面視において、陥没部１４と重なるように第１内部電極８が配置されているか、あるいは、図１８に示すように、第１外部電極層３の厚さ方向からの平面視において、陥没部１４と重なるように第２内部電極９が配置されている。なお、図１８では、導電性高分子層２２を省略している。陥没部１４は、第１内部電極８または第２内部電極９に達してもよく、達しなくてもよい。
　このように、本発明の第５実施形態では、第１配線が切断される前の状態において、上記複数のコンデンサ素子のうち少なくとも１つのコンデンサ素子の上記第１内部電極または上記第２内部電極が、そのコンデンサ素子の上記第１外部電極層の厚さ方向からの平面視において、上記第１配線の一部と重なるように配置されている。一方、第１配線が切断された後の状態である集積型コンデンサにおいては、上記外装体の外表面は、上記第１外部電極層の上記凸部が突出する方向の延長上または上記第１外部電極層の上記凹部が凹む方向とは反対の方向の延長上に、陥没部を有し、上記第１コンデンサ素子の上記第１外部電極層の厚さ方向からの平面視において、上記陥没部と重なるように上記第１コンデンサ素子の上記第１内部電極または上記第２内部電極が配置されている。
　本発明の第５実施形態では、少なくともレーザ溶断による配線切断箇所の第２配線の下に、第１内部電極または第２内部電極が配置されていてもよい。すなわち、第２配線が切断される前の状態において、上記複数のコンデンサ素子のうち少なくとも１つのコンデンサ素子の上記第１内部電極または上記第２内部電極が、そのコンデンサ素子の上記第２外部電極層の厚さ方向からの平面視において、上記第２配線の一部と重なるように配置されていてもよい。一方、第２配線が切断された後の状態である集積型コンデンサにおいては、上記外装体の外表面は、上記第２外部電極層の上記凸部が突出する方向の延長上または上記第２外部電極層の上記凹部が凹む方向とは反対の方向の延長上に、陥没部を有し、上記第１コンデンサ素子の上記第２外部電極層の厚さ方向からの平面視において、上記陥没部と重なるように上記第１コンデンサ素子の上記第１内部電極または上記第２内部電極が配置されていてもよい。
　図１９および図２０に示すように、少なくともレーザ溶断による配線切断箇所１３の第１配線１ａまたは第２配線１ｂの下に、第１内部電極８または第２内部電極９を配置することで、レーザ光による外装体１２へのダメージを、最長でも第１内部電極８または第２内部電極９で止めることが可能になる。
　例えば、第１内部電極８がアルミニウムから構成され、第２内部電極９が銅から構成される場合、銅のレーザ吸収率はアルミニウムのレーザ吸収率よりも高いが、外装体１２を構成する樹脂のレーザ吸収率と比べると低く、その差が大きいため、レーザ光による外装体１２へのダメージを第２内部電極９で止めることは可能である。
　さらに、本発明の第５実施形態の構造は、集積型コンデンサを製造する際に同時に形成可能であるため、第４実施形態に比べて製造コストを低くすることができる。
［第６実施形態］
　本発明の第６実施形態では、外装体は、レーザ透過率が９０％以上である材料から構成される。
　図２１は、本発明の第６実施形態に係る集積型コンデンサの一例を模式的に示す平面図である。図２２は、図２１に示す集積型コンデンサのｅ－ｅ’断面図の一例である。図２３は、図２２に示す集積型コンデンサの第１配線を切断する前の断面図である。
　図２３に示す例では、外装体２０は、レーザ透過率が９０％以上である材料から構成される。外装体２０は、例えば、ＵＶ光レーザを用いる場合、メタクリル樹脂（ＭＭＡ）またはガラス繊維強化アクリル樹脂（ＦＲＡ）から構成され、グリーン光レーザを用いる場合、ガラスから構成される。
　第１配線１ａおよび第２配線１ｂが切断された後の状態が、図２１に示す集積型コンデンサ５Ｆである。
　図２３に示すように、外装体２０をガラス材のようなレーザ透過率の高い材料で構成することにより、第１配線１ａまたは第２配線１ｂを溶断した後にレーザ光が外装体２０を透過しやすくなる。そのため、図２２に示すように、外装体２０へダメージを与えにくく、溶断を必要とする第１配線１ａまたは第２配線１ｂを溶断することができる。
［第７実施形態］
　本発明の第７実施形態では、コンデンサ素子の集合体が複数個配置され、かつ、外装体の内部に収容された集積型コンデンサの集合体を準備する。
　図２４は、集積型コンデンサの集合体の一例を模式的に示す平面図である。
　図２４に示す例では、集積型コンデンサの集合体２１において、複数の第１外部電極層３同士が電気的に連結され、複数の第２外部電極層４同士が電気的に連結された状態で、いずれか１つの第１外部電極層３の電圧印加ポイント６といずれか１つの第２外部電極層４の電圧印加ポイント７との間に電圧を印加することで、集積型コンデンサの集合体２１に含まれる全てのコンデンサ素子２の電極に電圧を印加することが可能になる。なお、第１外部電極層３の電圧印加ポイント６と第２外部電極層４の電圧印加ポイント７は、同じコンデンサ素子２の電極であってもよく、異なるコンデンサ素子２の電極であってもよい。また、第１外部電極層３の電圧印加ポイント６として第３外部電極層を利用してもよく、第２外部電極層４の電圧印加ポイント７として第４外部電極層を利用してもよい。さらに、第１外部電極層３同士または第２外部電極層４同士の連結にダミー電極層を利用してもよい。
　電圧を印加した後は、レーザ光による溶断などで第１配線および第２配線を切断することで、個々のコンデンサ素子が独立した状態に容易に戻すことができる。さらに、集積型コンデンサの集合体を切断することで、個々の集積型コンデンサに個片化することができる。集積型コンデンサの集合体の切断には、ダイシング等の方法が用いられる。集積型コンデンサの集合体の切断は、第１配線および第２配線の切断より前でもよく、後でもよい。
　本発明の第７実施形態では、コンデンサ素子の集合体が複数個配置された状態で電圧を印加することが可能であるため、集積型コンデンサに含まれるコンデンサ素子が何個になろうとも電圧印加ポイントを２箇所にすることが可能になる。したがって、より簡易な冶具と方法で全てのコンデンサ素子に電圧印加することができるため、製造コストをさらに低減することが可能になる。
［第８実施形態］
　本発明の第１実施形態～第７実施形態では、レーザを用いて第１配線および第２配線を切断することを前提としているが、機械的に第１配線および第２配線を切断してもよい。例えば、微小径ドリルを用いて第１配線および第２配線を切断してもよい。レーザ光で溶断するための高価な装置を使用せず、比較的安価な機械的な切断装置を使用することでも、本発明の第１実施形態で説明した効果が得られる。
　本発明の集積型コンデンサおよび集積型コンデンサの製造方法は、上記実施形態に限定されるものではなく、集積型コンデンサの構成、製造条件などに関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
　例えば、複数の第１外部電極層が外装体の表裏に設けられる場合、第１外部電極層同士を電気的に連結する第１配線は、外装体のおもて面のみに設けられてもよく、うら面のみに設けられてもよく、おもて面およびうら面の両方に設けられてもよい。すなわち、第１配線は、外装体の外表面のうち、同一の面に設けられてもよく、異なる面に設けられてもよい。同様に、複数の第２外部電極層が外装体の表裏に設けられる場合、第２外部電極層同士を電気的に連結する第２配線は、外装体のおもて面のみに設けられてもよく、うら面のみに設けられてもよく、おもて面およびうら面の両方に設けられてもよい。すなわち、第２配線は、外装体の外表面のうち、同一の面に設けられてもよく、異なる面に設けられてもよい。
　１ａ　第１配線
　１ｂ　第２配線
　２　コンデンサ素子
　２ａ　第１コンデンサ素子
　２ｂ　第２コンデンサ素子
　２ｃ　第３コンデンサ素子
　２ｄ　第４コンデンサ素子
　２ｅ　第５コンデンサ素子
　２ｆ　第６コンデンサ素子
　３　第１外部電極層
　３ａ　第３外部電極層
　４　第２外部電極層
　５　コンデンサ素子の集合体
　５Ａ、５Ｂ、５Ｃ、５Ｄ、５Ｅ、５Ｆ　集積型コンデンサ
　６　第１外部電極層の電圧印加ポイント
　７　第２外部電極層の電圧印加ポイント
　８　第１内部電極
　９　第２内部電極
　１０　接続用スルーホール
　１１　接続用ビア導体
　１２、２０　外装体
　１３　配線切断箇所
　１４　陥没部
　１５　凸部
　１５ａ　凹部
　１６　接続経路
　１７　ダミー電極層
　１８　第１配線の不要箇所
　１９　レーザ吸収率が低い材料層
　２１　集積型コンデンサの集合体
　２２　導電性高分子層
　２３　配線切断不要箇所

 

Claims (24)

  1. 　第１内部電極および第２内部電極を各々が有する、複数のコンデンサ素子と、
    　前記複数のコンデンサ素子を内部に収容する外装体と、
    　前記外装体の外表面に設けられ、前記複数のコンデンサ素子の各々の前記第１内部電極とそれぞれ電気的に接続される、複数の第１外部電極層と、
    　前記外装体の外表面に設けられ、前記複数のコンデンサ素子の各々の前記第２内部電極とそれぞれ電気的に接続される、複数の第２外部電極層と、
    を備え、
    　前記複数のコンデンサ素子のうち少なくとも第１コンデンサ素子の前記第１外部電極層は、その厚さ方向からの平面視において外縁の一部から外側に突出する凸部または内側に凹む凹部を有する、集積型コンデンサ。
  2. 　前記外装体の外表面に設けられ、前記第１コンデンサ素子の前記第１内部電極と電気的に接続される第３外部電極層をさらに備える、請求項１に記載の集積型コンデンサ。
  3. 　前記第１コンデンサ素子の前記第３外部電極層は、その厚さ方向からの平面視において外縁の一部から外側に突出する凸部または内側に凹む凹部を有する、請求項２に記載の集積型コンデンサ。
  4. 　前記外装体の外表面に設けられ、前記第１コンデンサ素子に隣り合う第２コンデンサ素子の前記第１内部電極と電気的に接続されるダミー電極層をさらに備え、
    　前記第２コンデンサ素子の前記ダミー電極層は、前記第１コンデンサ素子の前記第１外部電極層に隣り合っている、請求項１～３のいずれか１項に記載の集積型コンデンサ。
  5. 　前記第１コンデンサ素子の前記第１外部電極層は、前記凸部を有し、
    　前記外装体の外表面には、前記第１外部電極層の前記凸部が突出する方向の延長上に、その凸部に比べてレーザ吸収率の低い材料層が設けられている、請求項１～４のいずれか１項に記載の集積型コンデンサ。
  6. 　前記外装体の外表面は、前記第１外部電極層の前記凸部が突出する方向の延長上または前記第１外部電極層の前記凹部が凹む方向とは反対の方向の延長上に、陥没部を有する、請求項１～５のいずれか１項に記載の集積型コンデンサ。
  7. 　前記第１コンデンサ素子の前記第１外部電極層の厚さ方向からの平面視において、前記陥没部と重なるように前記第１コンデンサ素子の前記第１内部電極または前記第２内部電極が配置されている、請求項６に記載の集積型コンデンサ。
  8. 　前記外装体は、レーザ透過率が９０％以上である材料から構成される、請求項１～７のいずれか１項に記載の集積型コンデンサ。
  9. 　前記外装体は、ガラスから構成される、請求項１～７のいずれか１項に記載の集積型コンデンサ。
  10. 　前記外装体は、樹脂から構成される、請求項１～７のいずれか１項に記載の集積型コンデンサ。
  11. 　前記複数のコンデンサ素子は、各々、電解コンデンサである、請求項１～１０のいずれか１項に記載の集積型コンデンサ。
  12. 　第１内部電極および第２内部電極を各々が有する、複数のコンデンサ素子と、前記複数のコンデンサ素子を内部に収容する外装体と、前記外装体の外表面に設けられ、前記複数のコンデンサ素子の各々の前記第１内部電極とそれぞれ電気的に接続される、複数の第１外部電極層と、前記外装体の外表面に設けられ、前記複数のコンデンサ素子の各々の前記第２内部電極とそれぞれ電気的に接続される、複数の第２外部電極層と、を備える、コンデンサ素子の集合体を準備する工程と、
    　前記外装体の外表面に設けられた第１配線を介して、前記複数の第１外部電極層同士を電気的に連結する工程と、
    　前記外装体の外表面に設けられた第２配線を介して、前記複数の第２外部電極層同士を電気的に連結する工程と、
    　前記複数の第１外部電極層のいずれか１つと前記複数の第２外部電極層のいずれか１つとの間に電圧を印加する工程と、
    　前記電圧を印加する工程の後、前記第１配線を切断して、前記複数の第１外部電極層同士を電気的に分離する工程と、
    　前記電圧を印加する工程の後、前記第２配線を切断して、前記複数の第２外部電極層同士を電気的に分離する工程と、
    を備える、集積型コンデンサの製造方法。
  13. 　前記複数のコンデンサ素子のうち少なくとも１つのコンデンサ素子の前記第１内部電極と電気的に接続される第３外部電極層が前記外装体の外表面に設けられ、
    　同一のコンデンサ素子の前記第１外部電極層と前記第３外部電極層とを、前記第１配線を介さずに前記第１内部電極を介して電気的に接続し、かつ、そのコンデンサ素子の前記第３外部電極層と他のコンデンサ素子の前記第１外部電極層とを、前記第１配線を介して電気的に接続することで、前記複数の第１外部電極層同士を電気的に連結する、請求項１２に記載の集積型コンデンサの製造方法。
  14. 　前記複数のコンデンサ素子のうち少なくとも１つのコンデンサ素子の前記第１内部電極と電気的に接続されるダミー電極層が前記外装体の外表面に設けられ、
    　前記ダミー電極層は、そのコンデンサ素子に隣り合うコンデンサ素子の前記第１外部電極層に隣り合っており、
    　同一のコンデンサ素子の前記第１外部電極層と前記ダミー電極層とを、前記第１配線を介さずに前記第１内部電極を介して電気的に接続し、かつ、そのコンデンサ素子の前記ダミー電極層と前記隣り合うコンデンサ素子の前記第１外部電極層とを、前記第１配線を介して電気的に接続することで、前記複数の第１外部電極層同士を電気的に連結する、請求項１２または１３に記載の集積型コンデンサの製造方法。
  15. 　前記第１配線の少なくとも一部と前記外装体の外表面との間に、前記第１配線に比べてレーザ吸収率の低い材料層が設けられている、請求項１２～１４のいずれか１項に記載の集積型コンデンサの製造方法。
  16. 　前記複数のコンデンサ素子のうち少なくとも１つのコンデンサ素子の前記第１内部電極または前記第２内部電極が、そのコンデンサ素子の前記第１外部電極層の厚さ方向からの平面視において、前記第１配線の一部と重なるように配置されている、請求項１２～１５のいずれか１項に記載の集積型コンデンサの製造方法。
  17. 　前記外装体は、レーザ透過率が９０％以上である材料から構成される、請求項１２～１６のいずれか１項に記載の集積型コンデンサの製造方法。
  18. 　前記外装体は、ガラスから構成される、請求項１２～１６のいずれか１項に記載の集積型コンデンサの製造方法。
  19. 　前記外装体は、樹脂から構成される、請求項１２～１６のいずれか１項に記載の集積型コンデンサの製造方法。
  20. 　前記複数のコンデンサ素子は、各々、電解コンデンサである、請求項１２～１９のいずれか１項に記載の集積型コンデンサの製造方法。
  21. 　前記コンデンサ素子の集合体が複数個配置され、かつ、前記外装体の内部に収容された集積型コンデンサの集合体を準備し、
    　前記集積型コンデンサの集合体において、前記複数の第１外部電極層同士が電気的に連結され、前記複数の第２外部電極層同士が電気的に連結された状態で、前記複数の第１外部電極層のいずれか１つの第１外部電極層と前記複数の第２外部電極層のいずれか１つの第２外部電極層との間に電圧を印加する、請求項１２～２０のいずれか１項に記載の集積型コンデンサの製造方法。
  22. 　前記電圧を印加する工程の後、前記集積型コンデンサの集合体を切断して、個々の集積型コンデンサに個片化する工程をさらに備える、請求項２１に記載の集積型コンデンサの製造方法。
  23. 　レーザを用いて前記第１配線および前記第２配線を切断する、請求項１２～２２のいずれか１項に記載の集積型コンデンサの製造方法。
  24. 　機械的に前記第１配線および前記第２配線を切断する、請求項１２～２２のいずれか１項に記載の集積型コンデンサの製造方法。

     
PCT/JP2022/008893 2021-04-30 2022-03-02 集積型コンデンサおよび集積型コンデンサの製造方法 WO2022230353A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280005572.1A CN115917685A (zh) 2021-04-30 2022-03-02 集成型电容器以及集成型电容器的制造方法
US18/086,885 US20230119863A1 (en) 2021-04-30 2022-12-22 Integrated capacitor and method of manufacturing integrated capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-077659 2021-04-30
JP2021077659 2021-04-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/086,885 Continuation US20230119863A1 (en) 2021-04-30 2022-12-22 Integrated capacitor and method of manufacturing integrated capacitor

Publications (1)

Publication Number Publication Date
WO2022230353A1 true WO2022230353A1 (ja) 2022-11-03

Family

ID=83846926

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/008893 WO2022230353A1 (ja) 2021-04-30 2022-03-02 集積型コンデンサおよび集積型コンデンサの製造方法

Country Status (3)

Country Link
US (1) US20230119863A1 (ja)
CN (1) CN115917685A (ja)
WO (1) WO2022230353A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007531A (ja) * 1999-06-18 2001-01-12 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2004031641A (ja) * 2002-06-26 2004-01-29 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法並びに半導体装置
JP2006147606A (ja) * 2004-11-16 2006-06-08 Nec Toppan Circuit Solutions Inc シート状コンデンサとその製造方法
WO2011086796A1 (ja) * 2010-01-15 2011-07-21 三洋電機株式会社 コンデンサ内蔵基板の製造方法
WO2015060216A1 (ja) * 2013-10-21 2015-04-30 株式会社野田スクリーン 多層回路基板及び半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112243529B (zh) * 2018-06-11 2022-06-28 株式会社村田制作所 电容器阵列、复合电子部件、电容器阵列的制造方法以及复合电子部件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007531A (ja) * 1999-06-18 2001-01-12 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2004031641A (ja) * 2002-06-26 2004-01-29 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法並びに半導体装置
JP2006147606A (ja) * 2004-11-16 2006-06-08 Nec Toppan Circuit Solutions Inc シート状コンデンサとその製造方法
WO2011086796A1 (ja) * 2010-01-15 2011-07-21 三洋電機株式会社 コンデンサ内蔵基板の製造方法
WO2015060216A1 (ja) * 2013-10-21 2015-04-30 株式会社野田スクリーン 多層回路基板及び半導体装置

Also Published As

Publication number Publication date
CN115917685A (zh) 2023-04-04
US20230119863A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
EP1691590B1 (en) Wiring board
US7057882B2 (en) Chip solid electrolytic capacitor
TWI455267B (zh) A module substrate, a manufacturing method of a module substrate, and a terminal connection substrate
EP2405479A1 (en) Antifuse device
US9585260B2 (en) Electronic component module and manufacturing method thereof
US9543076B2 (en) Electronic component and method of manufacturing the same
CN1832164A (zh) 半导体模块
US20160126414A1 (en) Chip Substrate and Chip Package Module
WO2022230353A1 (ja) 集積型コンデンサおよび集積型コンデンサの製造方法
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
JP2001291822A (ja) 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
JP2001156250A (ja) 半導体チップ、マルチチップパッケージ，および半導体装置と、並びに、それを用いた電子機器
US10418536B2 (en) LED metal substrate and LED module
US20160315027A1 (en) Semiconductor package and method of manufacturing the same
US20210343584A1 (en) Semiconductor device manufacturing method and semiconductor device
KR20090102675A (ko) 고체 전해 커패시터 디바이스 및 그 제조 방법
JP2011009437A (ja) キャビティ構造をもつ積層基板、その製造方法、これを用いた回路モジュールおよびその製造方法
KR100728963B1 (ko) 반도체 소자의 안티퓨즈 형성방법
JP7269400B2 (ja) キャリア基板及びその適用可能なパワーモジュール
US20230395469A1 (en) Thin semiconductor packaging unit
KR20070098037A (ko) 패키지용 인쇄회로기판 및 그 제조방법
CN117812818A (zh) 电路板及电路板制造方法
CN113950190A (zh) 内埋式组件结构及其制造方法
CN108028514B (zh) 过电压保护器件和用于制造过电压保护器件的方法
JP2621174B2 (ja) ヒューズ内蔵チップ形コンデンサの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22795276

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22795276

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP