KR20090102675A - 고체 전해 커패시터 디바이스 및 그 제조 방법 - Google Patents

고체 전해 커패시터 디바이스 및 그 제조 방법

Info

Publication number
KR20090102675A
KR20090102675A KR1020090024923A KR20090024923A KR20090102675A KR 20090102675 A KR20090102675 A KR 20090102675A KR 1020090024923 A KR1020090024923 A KR 1020090024923A KR 20090024923 A KR20090024923 A KR 20090024923A KR 20090102675 A KR20090102675 A KR 20090102675A
Authority
KR
South Korea
Prior art keywords
aluminum
anode
lead portion
cathode
anode lead
Prior art date
Application number
KR1020090024923A
Other languages
English (en)
Inventor
신야 토카시키
카츠히로 요시다
마사노리 타카하시
Original Assignee
엔이씨 도낀 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 도낀 가부시끼가이샤 filed Critical 엔이씨 도낀 가부시끼가이샤
Publication of KR20090102675A publication Critical patent/KR20090102675A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/008Terminals
    • H01G9/012Terminals specially adapted for solid capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/236Terminals leading through the housing, i.e. lead-through
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

고체 전해 커패시터 디바이스를 제조하는 방법이 개시되어 있다. 상기 고체 전해 커패시터 디바이스는 패키지 기판과, 상기 패키지 기판 상에 탑재된 커패시터 소자를 포함한다. 상기 패키지 기판은 외부 애노드 전극과, 외부 캐소드 전극과, 내부 애노드 전극과, 내부 캐소드 전극을 포함한다. 상기 외부 애노드 전극은 내부 애노드 전극에 전기적으로 접속되어 있다. 상기 외부 캐소드 전극은 내부 캐소드 전극에 전기적으로 접속되어 있다. 상기 커패시터 소자는 커패시터 주부와, 상기 커패시터 주부로부터 연장되는 애노드 리드부를 포함한다. 상기 커패시터 주부는 적어도 일부에 캐소드부가 설치된 표면을 가진다. 상기 방법은, 상기 애노드 리드부를 형성하는 단계; 상기 애노드 리드부의 형성 후에 상기 캐소드부를 형성하는 단계; 및 상기 애노드 리드부와 상기 캐소드부를 각각 내부 애노드 전극과 내부 캐소드 전극에 접속하는 단계를 포함한다.

Description

고체 전해 커패시터 디바이스 및 그 제조 방법{SOLID ELECTROLYTIC CAPACITOR DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 고체 전해 커패시터 디바이스 및 그 제조 방법에 관한 것이다.
각각 알루미늄 애노드 부재를 포함하는 다양한 종류의 고체 전해 커패시터 디바이스가 제안되었다. 예를 들어, 일본국 공개특허공보 평9(1997)-283376호 또는 일본국 공개특허공보 제2001-267181호는 알루미늄 고체 전해 커패시터 디바이스를 개시하고 있다.
상기 일본국 공개특허공보 제2001-267181호의 고체 전해 커패시터 디바이스는 패키지 기판과, 상기 패키지 기판 상에 탑재된 커패시터 소자를 포함한다. 상기 커패시터 소자는 커패시터 주부와, 상기 커패시터 주부로부터 연장되는 애노드 리드부를 포함한다. 상기 커패시터 주부는 적어도 일부에 캐소드부가 설치된 표면을 가진다. 그러나, 개시된 고체 전해 커패시터의 상기 커패시터 주부는 결점을 가질 수도 있다.
본 발명의 목적은 결점이 감소된 고체 전해 커패시터 디바이스의 제조 방법을 제공하는 것이다.
본 발명의 일 양태는 고체 전해 커패시터 디바이스의 제조 방법을 제공한다. 상기 고체 전해 커패시터 디바이스는 패키지 기판과, 상기 패키지 기판 상에 탑재된 커패시터 소자를 포함한다. 상기 패키지 기판은 외부 애노드 전극과, 외부 캐소드 전극과, 내부 애노드 전극과, 내부 캐소드 전극을 포함한다. 상기 외부 애노드 전극은 내부 애노드 전극에 전기적으로 접속되어 있다. 상기 외부 캐소드 전극은 내부 캐소드 전극에 전기적으로 접속되어 있다. 상기 커패시터 소자는 커패시터 주부와, 상기 커패시터 주부로부터 연장되는 애노드 리드부를 포함한다. 상기 커패시터 주부는 적어도 일부에 캐소드부가 설치된 표면을 가진다. 상기 방법은, 상기 애노드 리드부를 형성하는 단계; 상기 애노드 리드부의 형성 후에 상기 캐소드부를 형성하는 단계; 및 상기 애노드 리드부와 상기 캐소드부를 각각 내부 애노드 전극과 내부 캐소드 전극에 접속하는 단계를 포함한다.
본 발명의 목적 및 그 구조에 대해서는 첨부된 도면을 참조하여 이하 바람직한 실시형태를 살펴봄으로써 완벽하게 이해할 수 있다.
도 1A는 본 발명의 제 1 실시형태에 따른 고체 전해 커패시터 디바이스를 도시하는 단면도.
도 1B는 도 1A의 고체 전해 커패시터 디바이스에 포함된 커패시터 소자를 도시하는 상면도.
도 1C는 도 1B의 커패시터 소자를 도시하는 단면도.
도 2A는 본 발명의 제 2 실시형태에 따른 고체 전해 커패시터 디바이스를 도시하는 단면도.
도 2B는 도 2A의 고체 전해 커패시터 디바이스에 포함된 커패시터 소자를 도시하는 상면도.
도 3A는 본 발명의 제 3 실시형태에 따른 고체 전해 커패시터 디바이스를 도시하는 단면도.
도 3B는 도 3A의 고체 전해 커패시터 디바이스에 포함된 커패시터 소자를 도시하는 저면도.
본 발명은 다양한 변형예 및 대안형태를 수용할 수 있고, 특정 실시형태를 도면에 예로써 도시하였으며, 그에 대해 이하 상세하게 설명한다. 그러나, 이러한 도면 및 상세한 설명은 본 발명을 한정하고자 하는 것이 아니라, 첨부된 청구범위에 의해 한정된 바와 같은 본 발명의 사상 및 범위 내에서의 모든 변형, 유사, 및 대안을 포함하고자 하는 것이다.
(제 1 실시형태)
도 1A 내지 도 1C를 참조하면, 본 발명의 제 1 실시형태에 따른 고체 전해 커패시터 디바이스는 패키지 기판(2; package substrate) 또는 개재 기판(interpose substrate)과, 패키지 기판(2) 상에 탑재된 커패시터 소자(1)를 포함한다.
도 1A에 도시한 바와 같이, 패키지 기판(2)은 외부 애노드 전극(7; outer anode electrode), 외부 캐소드 전극(8; outer cathode electrode), 내부 애노드 전극(3), 및 내부 캐소드 전극(6)을 포함한다. 도 1A에는 도시하지 않았지만, 외부 애노드 전극(7)과 외부 캐소드 전극(8)은 각각 내부 애노드 전극(3)과 내부 캐소드 전극(6)에 전기적으로 접속된다.
도 1A 내지 도 1C에 도시한 바와 같이, 커패시터 소자(1)는 커패시터 주부(21; capacitor body), 애노드 리드부(17; anode lead portion), 및 분할자(13; divider)를 포함한다. 상술한 바로부터 알 수 있는 바와 같이(도 1B 참조), 커패시터 주부(21)와 애노드 리드부(17)는 분할자(13)에 의해 분리되어 있다. 본 실시형태의 분할자(13)는 에폭시 수지와 같은 절연체 수지로 이루어져 있다. 애노드 리드부(17)는 도 1A 및 도 1C에 도시된 바와 같이, 커패시터 주부(21)로부터 연장된다. 애노드 리드부(17)는 후술하는 바와 같이, 접속부(4)에서 내부 애노드 전극(3)에 접속된다. 커패시터 주부(21)는 캐소드부(20)가 설치된 표면을 가진다. 캐소드부(20)는 후술하는 바와 같이, 도전성 접착제(5)에 의해 내부 캐소드 전극(6)에 접속된다.
커패시터 주부(21)는 낮은 블록 형상(low-profile block shape)을 가지며, 애노드 부재(10)를 포함한다. 애노드 부재(10)는 알루미늄 기체(14; aluminum base), 표면 확장층(11), 유전체 코팅(12)을 포함한다. 알루미늄 기체(14)는 알루미늄 막이며, 본 실시형태에서 밸브 금속으로서 이용된다. 표면 확장층(11)은 알루미늄 기체(14)의 일부 상에 형성된다. 본 실시형태의 유전체 코팅(12)은 산화 코팅이며, 표면 확장층(11) 상에 형성된다. 커패시터 주부(21)는 고체 전해질층(18), 그라파이트층(19; graphite layer), 및 캐소드부(20)를 더 포함한다. 본 실시형태의 고체 전해질층(18)은 도전성 폴리머로 이루어지고, 유전체 코팅(12) 상에 형성된다. 그라파이트층(19)은 고체 전해질층(18) 상에 형성된다. 본 실시형태의 캐소드부(20)는 도전성 페이스트(paste)와 같은 금속 재료로 이루어진다.
본 실시형태의 애노드 리드부(17)는 알루미늄 기체(14)의 일부와 알루미늄 선(15)을 포함한다. 알루미늄 선(15)은 웨지 본딩 공정(wedge bonding process)에 의해 각각 접속부(16)에서 알루미늄 기체(14)에 접속된다. 알루미늄 선(15)은 리드-본딩 공정(lead-bonding process)에 의해 각각의 접속부(4)에서 내부 애노드 전극(3)에 접속된다. 알루미늄 선(15)의 개수, 접속부(16)의 개수, 및 접속부(4)의 개수는 본 실시형태에 한정되지 않는다.
다음으로, 상기 고체 전해 커패시터 디바이스의 제조 방법에 대해 설명한다.
우선, 알루미늄 막을 커팅하여 알루미늄 기체(14)가 획득된다. 알루미늄 기체(14)의 표면을 에칭하여, 알루미늄 기체(14)에 표면 확장층(11)이 설치된다. 표면 확장층(11)은 화성 처리(chemical conversion process) 또는 화학적 산화 처리(chemical oxidation process)되어, 표면 확장층(11)에 유전체 코팅(12)이 설치된다. 따라서, 애노드 부재(10)가 획득된다.
분할자(13)는 유전체 코팅(12)의 소정 부분 상에 형성되어, 애노드 부재(10)를 제 1 및 제 2 영역으로 분할하고, 상기 제 1 영역은 커패시터 주부(21)에 대응하는 한편, 상기 제 2 영역은 애노드 리드부(17)의 일부에 대응한다.
제 2 영역 상의 표면 확장층(11)과 제 2 영역 상의 유전체 코팅(12)은, 예를 들어, 레이저 디바이스를 이용함으로써 제거되어, 알루미늄 기체(14)의 일부가 노출된다. 알루미늄 선(15)은 웨지 본딩 공정에 의해 알루미늄 기체(14)의 노출된 부분에 접속되어, 접속부(16)가 형성된다. 따라서, 애노드 리드부(17)가 획득된다.
단, 캐소드부(20)는 이 단계에서 형성되지 않음에 유의한다. 즉, 커패시터 주부(21)의 형성은 애노드 리드부(17)가 형성될 때 완료되지 않는다. 웨지 본딩 공정은 초음파 용접 공정(ultrasonic welding process) 및 저항 용접 공정(resistance welding process)과 같은 다른 공정에 비해 크기 감소의 장점을 가진다. 반면에, 웨지 본딩 공정은 애노드 부재(10) 상에 스트레스를 인가한다. 애노드 리드부가 종래 기술에서와 같이 커패시터 주부를 완성한 후에 형성되는 경우, 웨지 본딩 공정은 커패시터 주부를 손상시킬 수도 있으며; 커패시터 주부가 손상된 경우, 그 이후의 공정에서 커패시터 주부를 복구하기가 매우 어려우며; 이러한 손상은 누설 전류 문제를 유발한다. 그러나, 본 실시형태에 따르면, 애노드 리드부(17)는 커패시터 주부(21)가 완성되기 전에 형성되기 때문에, 웨지 본딩 공정이 애노드 부재(10)를 손상시키는 경우에도, 예를 들어, 후술하는 바와 같은 추가적인 화성 처리 또는 추가적인 화학적 산화 처리에 의해 애노드 부재(10)를 복구하기 용이하다.
추가적인 화성 처리가 수행되어, 애노드 리드부(17), 즉 알루미늄 기체(14)의 노출된 부분과 알루미늄 선(15), 및 애노드 부재(10)의 단부 표면에 추가적인 유전체 코팅(미도시)이 설치된다. 추가적인 화성 처리 시에, 유전체 코팅(12)도 회복(cure)되어, 웨지 본딩 공정에 의해 유전체 코팅(12)이 손상된 경우, 추가적인 화성 처리에 의해 유전체 코팅(12)이 복구된다.
추가적인 화성 처리 후, 고체 전해질층(18), 그라파이트층(19), 및 캐소드부(20)가 스크린 인쇄 공정(screen printing process)에 의해 유전체 코팅(12)의 제 1 영역 상에 순서대로 형성되어, 커패시터 주부(21)의 형성이 완료된다. 따라서, 커패시터 소자(1)가 획득된다.
알루미늄 선(15)의 단부에 형성된 추가적인 유전체 코팅은, 예를 들어 레이저 디바이스를 이용함으로써 제거된다. 다음으로, 알루미늄 선(15)의 단부가 패키지 기판(2)의 내부 애노드 전극(3)에 접속되어, 접속부(4)가 형성된다. 한편, 캐소드부(20)는 도전성 접착제(5)를 이용하여 내부 캐소드 전극(6)에 접속된다. 수지와 같은 절연체(9)가 패키지 기판(2)과 커패시터 소자(1)에 도포되어, 외부 애노드 전극(7)과 외부 캐소드 전극(8)은 적어도 일부가 노출되며, 커패시터 소자(1)는 절연체(9)에 의해 패킹되고 커버된다. 따라서, 본 실시형태에 따른 고체 전해 커패시터 디바이스가 획득된다.
(제 2 실시형태)
도 2A 및 도 2B를 참조하면, 본 발명의 제 2 실시형태에 따른 고체 전해 커패시터 디바이스는 상기 제 1 실시형태에 따른 고체 전해 커패시터 디바이스의 변형예이다. 따라서, 도 2A 및 도 2B에서, 제 1 실시형태의 고체 전해 커패시터 디바이스와 동일하거나 유사한 구조에 동일한 참조 번호가 부여되었으며; 그 설명은 생략한다.
도 2A 및 도 2B에 도시한 바와 같이, 본 실시형태의 애노드 리드부(17)는 알루미늄 선이나 다른 부재를 이용하지 않고 기본적으로 알루미늄 기체(14)의 일부로 구성된다.
본 실시형태에 따른 고체 전해 커패시터 디바이스는 이하와 같이 제조된다.
애노드 부재(10)는 제 1 실시형태에서 설명한 바와 같은 방식으로 형성된다. 다음으로, 분할자(13)가 형성되어, 애노드 부재(10)를 제 1 및 제 2 영역으로 분할한다. 본 실시형태에 따른 제 2 영역의 크기는 제 1 실시형태에 따른 제 2 영역의 크기보다 크다.
제 2 영역 상의 표면 확장층(11)과 제 2 영역 상의 유전체 코팅(12)이 제거되어, 알루미늄 기체(14)의 일부가 노출된다. 따라서, 기본적으로 알루미늄 기체(14)의 노출된 부분으로 구성된 애노드 리드부(17)가 획득된다. 애노드 리드부(17)의 형성 후에, 커패시터 주부(21)의 형성이 완료된다.
다음으로, 애노드 리드부(17)는 리드-본딩 공정에 의해 접속부(4)에서 내부 애노드 전극(3)에 접속되는 한편, 캐소드부(20)는 내부 캐소드 전극(6)에 접속된다. 다음으로, 절연체(9)가 도포되어, 본 실시형태에 따른 고체 전해 커패시터 디바이스가 획득된다.
(제 3 실시형태)
도 3A 및 도 3B를 참조하면, 본 발명의 제 3 실시형태에 따른 고체 전해 커패시터 디바이스는 상기 제 2 실시형태에 따른 고체 전해 커패시터 디바이스의 변형예이다. 따라서, 도 3A 및 도 3B에서, 제 2 실시형태의 고체 전해 커패시터 디바이스와 동일하거나 유사한 구조에 동일한 참조 번호가 부여되었으며; 그 설명은 생략한다.
도 3A 및 도 3B에 도시한 바와 같이, 본 실시형태의 애노드 리드부(17)는 기본적으로 알루미늄 기체(14)의 일부로 구성된다. 또한, 금속 범프(22, 23)가 애노드 리드부(17)와 내부 애노드 전극(3) 사이의 접속을 위해 설치된다.
본 실시형태에 따른 고체 전해 커패시터 디바이스는 이하와 같이 제조된다.
애노드 부재(10)는 제 1 실시형태에서 설명한 바와 같은 방식으로 형성된다. 다음으로, 분할자(13)가 형성되어, 애노드 부재(10)를 제 1 및 제 2 영역으로 분할한다. 본 실시형태에 따른 제 2 영역의 크기는 제 1 실시형태에 따른 제 2 영역의 크기보다 크다.
제 2 영역 상의 표면 확장층(11)과 제 2 영역 상의 유전체 코팅(12)이 제거되어, 알루미늄 기체(14)의 일부가 노출된다. 알루미늄 기체(14)의 노출된 부분의 하부측 상에, 금속 범프(22)가 형성된다. 따라서, 기본적으로 알루미늄 기체(14)의 노출된 부분으로 구성된 애노드 리드부(17)가 획득된다. 애노드 리드부(17)의 형성 후에, 커패시터 주부(21)의 형성이 완료된다.
한편, 본 실시형태의 패키지 기판(2)이 처리되어, 금속 범프(23)가 내부 애노드 전극(3) 상에 형성된다.
다음으로, 애노드 리드부(17)는 금속 범프(22, 23)를 이용하여, 리드-본딩 공정에 의해 내부 애노드 전극(3)에 접속되어, 도 3A에 도시한 바와 같이 접속부(24)가 형성된다. 한편, 캐소드부(20)는 내부 캐소드 전극(6)에 접속된다. 다음으로, 절연체(9)가 도포되어, 본 실시형태에 따른 고체 전해 커패시터 디바이스가 획득된다.
본 실시형태에서, 애노드 리드부(17)와 내부 애노드 전극(3)에는 각각 금속 범프(22, 23)가 설치되어 있다. 그러나, 본 발명은 이에 한정되지 않는다. 애노드 리드부(17)와 내부 애노드 전극(3) 중 하나에만 금속 범프가 설치될 수도 있다.
금속 범프(22, 23)는 알루미늄이나 금으로 이루어질 수도 있다. 알루미늄 범프인 경우, 알루미늄 범프는 웨지 본딩 공정에 의해 형성되는 것이 바람직하다. 금 범프인 경우, 금 범프는 볼 본딩 공정(ball bonding process)에 의해 형성되는 것이 바람직하다.
(실시예)
상술한 실시형태에 대한 평가를 위해, 3 종류의 실시예와 2 종류의 비교예가 제조되고 분석되었다. 실시예 1 내지 3은 본 발명의 제 1 내지 제 3 실시형태에 대응한다.
실시예 1
알루미늄 고체 전해 커패시터 디바이스용 알루미늄 막을 애노드 부재(10)의 모재료(mother material)로서 준비하였다. 알루미늄 막에서의 유전체 코팅(12)의 형성은 4V의 공칭전압(nominal voltage) 하에서 수행되었다. 알루미늄 막의 전기용량은 295㎌/㎠였고, 두께는 105㎛였다.
알루미늄 막을 커팅하여, 2.5mm×5.0mm의 애노드 부재(10)가 획득되었다. 애노드 부재(10) 상에, 분할자(13)를 형성하여, 애노드 부재(10)를 제 1 및 제 2 영역으로 분할하였다. 각 분할자(13)는 에폭시 수지로 이루어졌고, 폭은 0.5mm였으며, 두께는 15㎛였다. 분할자에 의해, 제 1 영역은 2.5mm×4.0mm의 직사각형 형상을 가지는 한편, 제 2 영역은 2.5mm×0.5mm의 직사각형 형상을 가졌다.
제 2 영역 상의 표면 확장층(11)과 제 2 영역 상의 유전체 코팅(12)이 레이저 공정에 의해 제거되어, 알루미늄 기체(14)의 일부가 노출되었고, 상기 레이저 디바이스의 출력은 15W였다.
각각의 알루미늄 선(15)의 직경은 75㎛였다. 알루미늄 선(15)의 단부에 10W의 레이저 빔을 인가하여, 단부로부터 산화 코팅을 제거하였다. 이와 같이 처리된 알루미늄 선(15)을 알루미늄 기체(14)의 노출된 부분에 접속하여, 애노드 리드부(17)가 획득되었다.
애노드 리드부(17)와 애노드 부재(10)를 10%의 아디픽산 암모늄(diammonium adipate) 용액에 침지하였다. 또한, 6V의 전압을 인가하여, 알루미늄 기체(14)의 노출된 부분, 애노드 부재(10)의 단부 표면, 및 알루미늄 선(15)의 표면 상에 추가적인 유전체 코팅을 형성하였다.
두께 10㎛의 고체 전해질층(18)이 애노드 부재(10)의 제 1 영역, 즉 유전체 코팅(12) 상에 형성되었다. 고체 전해질층(18)의 도전성 폴리머는 모노머, 산화제 및 도펀트(dopant)를 혼합하여 획득되었고, 상기 모노머는 3,4-에틸렌디옥시티오펜, 산화제는 과황산암모늄(ammonium peroxodisulfate), 도펀트는 p-톨루엔황산(p-toluenesulfonic acid)이었으며, 상기 모노머, 산화제, 및 도펀트의 몰비는 6:1:2였다. 고체 전해질층(18) 상에, 두께 15㎛의 그라파이트층(19)이 스크린 인쇄 공정에 의해 형성되었다. 그라파이트층(19) 상에, 두께 30㎛의 도전성 페이스트층이 형성되었다. 도전성 페이스트층은 80wt% 이상의 은을 함유하는 도전성 페이스트로 이루어졌다. 도전성 페이스트층은 150℃의 온도하에서 처리되었다. 그 결과, 유기 용매가 도전성 페이스트층으로부터 휘발하면서, 도전성 페이스트층은 경화되어, 캐소드부(20)가 형성되었다. 따라서, 커패시터 주부(21)가 획득되었다.
알루미늄 선(15)의 다른 단부의 추가적인 유전체 코팅은 10W의 레이저 디바이스를 이용하여 제거되었다. 다음으로, 알루미늄 선(15)의 다른 단부는 리드-본딩 공정에 의해 내부 애노드 전극(3)에 접속되었다. 본 실시예에서, 내부 애노드 전극(3), 내부 캐소드 전극(6), 외부 애노드 전극(7), 및 외부 캐소드 전극(8)은 각각, 3㎛의 니켈-도금(nickel-plating)과 0.1㎛의 금-도금(gold-plating)으로 코팅된 두께 18㎛의 구리층으로 이루어졌다. 한편, 두께 40㎛의 도전성 접착제(5)가 캐소드부(20)에 도포되었다. 다음으로, 캐소드부(20)는 도전성 접착제(5)를 이용하여 내부 캐소드 전극(6)에 접속되었다. 에폭시 수지가 절연체(9)로서 이용되어, 실시예 1의 고체 전해 커패시터 디바이스가 획득되었다. 본 실시예에서 디바이스의 개수는 10 개였다.
실시예 2
실시예 1의 제조 방법과 유사한 방식으로, 알루미늄 기체(14)의 일부가 노출된 후, 알루미늄 기체(14)의 노출된 부분이 레이저를 이용하여 처리되어, 알루미늄 기체(14)의 노출된 부분은 도 2B에 도시한 바와 같이 콤 형상(comb-like shape)을 가졌다. 레이저의 출력은 50W였다. 알루미늄 기체(14)의 콤 형상 부분은 상술한 바와 같이, 애노드 리드부(17)로서 이용되었다.
애노드 리드부(17)의 형성 후, 추가적인 화성 처리가 수행되었다. 다음으로, 고체 전해질층(18), 그라파이트 층(19), 및 캐소드부(20)가 형성되어, 커패시터 주부(21)의 형성이 완료되었다. 커패시터 주부(21)의 형성 후, 알루미늄 기체(14)의 노출된 부분은 애노드 리드부(17)로서 리드-본딩 공정에 의해 내부 애노드 전극(3)에 접속되는 한편, 캐소드부(20)는 내부 캐소드 전극(6)에 접속되었다. 따라서, 실시예 2의 커패시터 디바이스가 획득되었다. 본 실시형태에서 디바이스의 개수는 10 개였다. 실시예 2의 디바이스에 대해 유사한 분석이 수행되었다.
실시예 3
실시예 2의 제조 방법과 유사한 방식으로, 기본적으로 알루미늄 기체(14)의 노출된 부분으로 구성된 애노드 리드부(17)의 형성 후, 알루미늄 금속 범프(22)가 웨지 본딩 공정에 의해 상기 알루미늄 기체(14)의 노출된 부분 상에 형성되었다. 다음으로, 추가적인 화성 처리를 수행하였다. 후속하여, 고체 전해질층(18), 그라파이트층(19), 및 캐소드부(20)가 형성되어, 커패시터 주부(21)의 형성이 완료되었다.
한편, 금 금속 범프(23)가 볼 본딩 공정에 의해 내부 애노드 전극(3) 상에 형성되었다. 애노드 리드부(17)와 내부 애노드 전극(3)은 리드-본딩 공정에 의해 서로 접속되는 한편, 캐소드부(20)는 내부 캐소드 전극(6)에 접속되었다. 따라서, 실시예 3의 커패시터 디바이스가 획득되었다. 본 실시예에서 디바이스의 개수는 10 개였다. 실시예 3의 디바이스에 대해 유사한 분석이 수행되었다.
비교예 1
비교예 1의 고체 전해 커패시터 디바이스는, 알루미늄 기체(14)의 일부와 구리 리드 프레임(copper lead frame)으로 구성된 애노드 리드부를 포함하였다. 구리 리드 프레임은 초음파 용접 공정에 의해 알루미늄 기체(14)에 접속되었다. 용접 공정은 제 2 영역에 대한 크기의 여분을 필요로 하였다. 따라서, 애노드 부재(10)의 제 1 영역은 실시예 1 내지 3의 제 1 영역보다 작았다.
비교예 2
외관상, 비교예 2의 고체 전해 커패시터 디바이스의 구조는 실시예 1과 동일하였다. 그러나, 비교예 2의 디바이스는 제조 공정이 상이하였다. 비교예 2의 디바이스 형성 시, 캐소드부(20)의 형성은 애노드 리드부(17)의 형성 전에 수행되었다. 상세하게는, 캐소드부(20)의 형성 후에, 노출된 알루미늄 기체(14)에 대한 알루미늄 선(15)의 웨지 본딩이 수행되었다.
분석
실시예 1 내지 3 및 비교예 1 및 2에 대해 "전기 용량", "등가 직렬 저항(ESR; equivalent series resistance)", 및 "누설 전류"에 대한 분석이 수행되었고, 상기 "전기 용량" 및 "ESR"은 AC 임피던스 브릿지 법(AC impedance bridge method)에 의해 평가되었다. "전기 용량"에 대한 평가 조건은: 주파수 120Hz의 사용된 기준 신호; 전압 1Vrms의 기준 신호; 및 0V의 DC 바이어스였다. "ESR"에 대한 평가 조건은: 주파수 100kHz의 사용된 기준 신호; 전압 1Vrms의 기준 신호; 및 0V의 DC 바이어스였다. "누설 전류"는 표본 디바이스에 디바이스의 정격 전압인 2.5V를 인가하고 1분 후에 평가되었다. 평가 결과의 평균을 표 1에 나타낸다.
표 1
전기 용량[㎌] ESR[μΩ] 누설 전류[㎂] 유효 면적 크기[㎟]
실시예1 23.6 8.8 11 10
실시예2 23.5 8.7 12 10
실시예3 23.5 8.7 12 10
비교예1 20.3 10.0 11 8.75
비교예2 23.6 8.7 20 10
표 1로부터 명확한 바와 같이, 실시예 1 내지 3은 "전기 용량"과 "ESR"에 있어서 비교예 1 보다 우수하다. 상세하게는, 실시예 1 내지 3 각각의 전기 용량은 비교예 1보다 10 퍼센트 이상 높지만, ESR은 비교예 1 보다 낮다.
또한, 실시예 1 내지 3은 "누설 전류"에 있어서 비교예 2 보다 우수하다. 상세하게는, 실시예 1 내지 3 각각의 누설 전류는 비교예 2에 비해 감소하였다.
본 출원은 각각 2008년 3월 25일 및 2008년 10월 20일자로 일본 특허청에 제출된 일본특허출원 제2008-76998호 및 제2008-269580호에 기초한 것으로, 상기 출원 명세서의 내용이 본 명세서에서 참조로서 포함된다.
본 발명의 바람직한 실시형태에 대해 설명하였지만, 본 발명의 범위와 사상을 벗어나지 않는 한, 다양한 변경이 이루어질 수도 있음이 당업자에게 자명하며, 본 발명의 진정한 범위 내의 이러한 모든 실시형태를 청구하고자 하는 것이다.

Claims (18)

  1. 고체 전해 커패시터 디바이스의 제조 방법으로서,
    상기 고체 전해 커패시터 디바이스는 패키지 기판(package substrate)과, 상기 패키지 기판 상에 탑재된 커패시터 소자를 포함하고, 상기 패키지 기판은 외부 애노드 전극과, 외부 캐소드 전극과, 내부 애노드 전극과, 내부 캐소드 전극을 포함하며, 상기 외부 애노드 전극은 상기 내부 애노드 전극에 전기적으로 접속되어 있고, 상기 외부 캐소드 전극은 상기 내부 캐소드 전극에 전기적으로 접속되어 있으며, 상기 커패시터 소자는 커패시터 주부(body)와, 상기 커패시터 주부로부터 연장되는 애노드 리드부(anode lead portion)를 포함하고, 상기 커패시터 주부는 적어도 일부에 캐소드부가 설치된 표면을 가지며,
    상기 방법은,
    상기 애노드 리드부를 형성하는 단계;
    상기 애노드 리드부의 형성 후에 상기 캐소드부를 형성하는 단계; 및
    상기 애노드 리드부와 상기 캐소드부를 각각 상기 내부 애노드 전극과 상기 내부 캐소드 전극에 접속하는 단계를 포함하는 고체 전해 커패시터 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 애노드 리드부는 리드-본딩 공정(lead-bonding process)에 의해 상기 내부 애노드 전극에 접속되어 있는 고체 전해 커패시터 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 애노드 리드부는 알루미늄으로 형성되어 있는 고체 전해 커패시터 디바이스의 제조 방법.
  4. 제 3 항에 있어서,
    상기 애노드 리드부를 형성하는 단계는,
    알루미늄 기체(base)를 에칭하여 상기 알루미늄 기체에 표면 확장층을 설치하는 단계;
    상기 표면 확장층에 대해 화성 처리(chemical conversion process)를 수행하여 상기 표면 확장층에 유전체 코팅을 설치하는 단계;
    상기 표면 확장층과 상기 유전체 코팅을 부분적으로 제거하여 상기 알루미늄 기체의 일부를 노출시키는 단계; 및
    웨지 본딩 공정(wedge bonding process)에 의해 알루미늄 선을 상기 알루미늄 기체의 상기 노출된 부분에 접속하여, 상기 알루미늄 기체의 상기 노출된 부분과 알루미늄 선을 포함하는 애노드 리드부를 획득하는 단계를 포함하는 고체 전해 커패시터 디바이스의 제조 방법.
  5. 제 4 항에 있어서,
    상기 캐소드부의 형성 단계는, 상기 캐소드부가 상기 표면 확장층의 상기 유전체 코팅 상에 형성되도록 수행되는 고체 전해 커패시터 디바이스의 제조 방법.
  6. 제 3 항에 있어서,
    상기 애노드 리드부를 형성하는 단계는,
    알루미늄 기체를 에칭하여 상기 알루미늄 기체에 표면 확장층을 설치하는 단계;
    상기 표면 확장층에 대해 화성 처리를 수행하여 상기 표면 확장층에 유전체 코팅을 설치하는 단계; 및
    상기 표면 확장층과 상기 유전체 코팅을 부분적으로 제거하여 상기 알루미늄 기체의 일부를 노출시키는 단계를 포함하고,
    상기 애노드 리드부는 기본적으로 상기 알루미늄 기체의 상기 노출된 부분으로 이루어진 고체 전해 커패시터 디바이스의 제조 방법.
  7. 제 6 항에 있어서,
    상기 캐소드부의 형성 단계는, 상기 캐소드부가 상기 표면 확장층의 상기 유전체 코팅 상에 형성되도록 수행되는 고체 전해 커패시터 디바이스의 제조 방법.
  8. 제 6 항에 있어서,
    상기 애노드 리드부와 상기 내부 애노드 전극 중 적어도 하나에 금속 범프(metal bump)를 설치하여, 상기 금속 범프를 이용하여 상기 애노드 리드부와 상기 내부 애노드 전극을 리드-본딩 공정을 통해 서로 접속하는 단계를 더 포함하는 고체 전해 커패시터 디바이스의 제조 방법.
  9. 제 8 항에 있어서,
    상기 금속 범프는 알루미늄 또는 금으로 이루어진 고체 전해 커패시터 디바이스의 제조 방법.
  10. 제 1 항에 있어서,
    추가적인 화성 처리를 수행하여 상기 애노드 리드부에 추가적인 유전체 코팅을 설치하는 단계를 더 포함하고,
    상기 추가적인 화성 처리는 상기 애노드 리드부의 형성 후, 상기 캐소드부의 형성 전에 수행되는 고체 전해 커패시터 디바이스의 제조 방법.
  11. 패키지 기판과, 상기 패키지 기판 상에 탑재된 커패시터 소자를 포함하는 고체 전해 커패시터 디바이스로서,
    상기 패키지 기판은 외부 애노드 전극과, 외부 캐소드 전극과, 내부 애노드 전극과, 내부 캐소드 전극을 포함하며, 상기 외부 애노드 전극은 상기 내부 애노드 전극에 전기적으로 접속되어 있고, 상기 외부 캐소드 전극은 상기 내부 캐소드 전극에 전기적으로 접속되어 있으며, 상기 커패시터 소자는 커패시터 주부와 애노드 리드부를 포함하고, 상기 커패시터 주부는 적어도 일부에 캐소드부가 설치된 표면을 가지며, 상기 캐소드부는 상기 내부 캐소드 전극에 접속되어 있고, 상기 애노드 리드부는 상기 커패시터 주부로부터 연장되고 알루미늄으로 이루어져 있으며, 상기 애노드 리드부는 상기 내부 애노드 전극에 접속되어 있는 고체 전해 커패시터 디바이스.
  12. 제 11 항에 있어서,
    상기 애노드 리드부는 리드-본딩 공정에 의해 상기 내부 애노드 전극에 접속되어 있는 고체 전해 커패시터 디바이스.
  13. 제 11 항에 있어서,
    상기 커패시터 주부는,
    알루미늄 기체를 에칭하여 상기 알루미늄 기체에 표면 확장층을 설치하는 단계;
    상기 표면 확장층에 대해 화성 처리를 수행하여 상기 표면 확장층에 유전체 코팅을 설치하는 단계;
    상기 표면 확장층과 상기 유전체 코팅을 부분적으로 제거하여 상기 알루미늄 기체의 일부를 노출시키는 단계; 및
    상기 캐소드부를 상기 표면 확장층의 상기 유전체 코팅 상에 형성하는 단계에 의해 획득되고,
    상기 애노드 리드부는 상기 알루미늄 기체의 상기 노출된 부분과 상기 알루미늄 기체의 상기 노출된 부분에 접속되는 알루미늄 선을 포함하는 고체 전해 커패시터 디바이스.
  14. 제 11 항에 있어서,
    상기 커패시터 주부는,
    알루미늄 기체를 에칭하여 상기 알루미늄 기체에 표면 확장층을 설치하는 단계;
    상기 표면 확장층에 대해 화성 처리를 수행하여 상기 표면 확장층에 유전체 코팅을 설치하는 단계;
    상기 표면 확장층과 상기 유전체 코팅을 부분적으로 제거하여 상기 알루미늄 기체의 일부를 노출시키는 단계; 및
    상기 캐소드부를 상기 표면 확장층의 상기 유전체 코팅 상에 형성하는 단계에 의해 획득되고,
    상기 애노드 리드부는 기본적으로 상기 알루미늄 기체의 상기 노출된 부분으로 이루어진 고체 전해 커패시터 디바이스.
  15. 제 14 항에 있어서,
    상기 애노드 리드부와 상기 내부 애노드 전극 중 적어도 하나에 금속 범프를 설치하고, 상기 애노드 리드부와 상기 내부 애노드 전극은 상기 금속 범프를 이용하여 리드-본딩 공정을 통해 서로 접속되어 있는 고체 전해 커패시터 디바이스.
  16. 제 15 항에 있어서,
    상기 금속 범프는 알루미늄 또는 금으로 이루어진 고체 전해 커패시터 디바이스.
  17. 제 11 항에 있어서,
    상기 애노드 리드부에 추가적인 유전체 코팅이 설치되는 고체 전해 커패시터 디바이스.
  18. 제 11 항에 있어서,
    상기 캐소드부는 상기 애노드 리드부의 형성 후에 형성되는 고체 전해 커패시터 디바이스.
KR1020090024923A 2008-03-25 2009-03-24 고체 전해 커패시터 디바이스 및 그 제조 방법 KR20090102675A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008076998 2008-03-25
JPJP-P-2008-076998 2008-03-25
JP2008269580A JP2009260235A (ja) 2008-03-25 2008-10-20 固体電解コンデンサおよびその製造方法
JPJP-P-2008-269580 2008-10-20

Publications (1)

Publication Number Publication Date
KR20090102675A true KR20090102675A (ko) 2009-09-30

Family

ID=40718966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090024923A KR20090102675A (ko) 2008-03-25 2009-03-24 고체 전해 커패시터 디바이스 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8040661B2 (ko)
EP (1) EP2105938B1 (ko)
JP (1) JP2009260235A (ko)
KR (1) KR20090102675A (ko)
DE (1) DE602009000322D1 (ko)
TW (1) TW200941527A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5683169B2 (ja) * 2010-08-23 2015-03-11 ルビコン・カーリット株式会社 コンデンサ素子を含むデバイス
JP5671664B1 (ja) * 2013-06-17 2015-02-18 昭和電工株式会社 固体電解コンデンサおよびその陽極リード接続方法並びに固体電解コンデンサの製造方法
CN111799093B (zh) * 2020-07-30 2022-04-12 万裕三信电子(东莞)有限公司 叠层固态铝电解电容器
KR20220040022A (ko) * 2020-09-23 2022-03-30 삼성전기주식회사 탄탈 커패시터 및 이의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758672B2 (ja) * 1986-09-12 1995-06-21 ニチコンタンタル株式会社 薄形固体電解コンデンサの製造方法
US5638253A (en) * 1994-04-28 1997-06-10 Rohm Co. Ltd. Package-type solid electrolytic capacitor
JPH09283376A (ja) 1996-04-09 1997-10-31 Rohm Co Ltd 固体電解コンデンサのプリント基板への実装方法
JPH11251189A (ja) * 1997-12-09 1999-09-17 Rohm Co Ltd 固体電解コンデンサにおけるコンデンサ素子の製造方法
JP3536722B2 (ja) * 1998-06-18 2004-06-14 松下電器産業株式会社 チップ形固体電解コンデンサおよびその製造方法
JP2001267181A (ja) 2000-03-21 2001-09-28 Hitachi Aic Inc チップ形固体電解コンデンサ
JP4014819B2 (ja) * 2001-05-14 2007-11-28 Necトーキン株式会社 チップ型コンデンサおよびその製造方法
JP2006041447A (ja) * 2004-07-30 2006-02-09 Tdk Corp 電解コンデンサの製造方法及び電解コンデンサ
JP4492265B2 (ja) * 2004-09-13 2010-06-30 パナソニック株式会社 チップ形固体電解コンデンサ
CN101176174B (zh) * 2005-04-20 2011-04-06 三洋电机株式会社 层叠型固体电解电容器及其制造方法
JP4872365B2 (ja) * 2005-05-23 2012-02-08 パナソニック株式会社 チップ形固体電解コンデンサ
JP4802585B2 (ja) * 2005-07-22 2011-10-26 パナソニック株式会社 固体電解コンデンサ
JP4636613B2 (ja) * 2005-12-22 2011-02-23 ニチコン株式会社 チップ状固体電解コンデンサ
JP4588630B2 (ja) * 2005-12-29 2010-12-01 ニチコン株式会社 チップ状固体電解コンデンサの製造方法
JP5032078B2 (ja) 2006-09-25 2012-09-26 株式会社リコー 画像形成装置
JP2008269580A (ja) 2007-03-29 2008-11-06 Denso Corp 車両用情報提供装置

Also Published As

Publication number Publication date
JP2009260235A (ja) 2009-11-05
EP2105938A1 (en) 2009-09-30
US8040661B2 (en) 2011-10-18
EP2105938B1 (en) 2010-11-10
DE602009000322D1 (de) 2010-12-23
US20090244814A1 (en) 2009-10-01
TW200941527A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
US7292432B2 (en) Solid electrolytic capacitor and manufacturing method therefor
JP5004232B2 (ja) 固体電解コンデンサ、固体電解コンデンサ素子およびその製造方法
JP2004047886A (ja) 固体電解コンデンサ及びその製造方法
US7157326B2 (en) Process for fabricating capacitor element
KR101117013B1 (ko) 적층형 고체 전해 콘덴서 및 그의 제조 방법
KR20090102675A (ko) 고체 전해 커패시터 디바이스 및 그 제조 방법
US7957120B2 (en) Capacitor chip and method for manufacturing same
JP2009246236A (ja) 固体電解コンデンサ及びその製造方法
JP2006261660A (ja) 固体電解コンデンサ及びその製造方法
US7619876B2 (en) Solid electrolytic capacitor and method of manufacturing the same
JP5434364B2 (ja) 固体電解コンデンサの製造方法
JP2011014663A (ja) 固体電解コンデンサ
JP3433478B2 (ja) 固体電解コンデンサ
JP6475417B2 (ja) 固体電解コンデンサ素子およびその製造方法ならびに固体電解コンデンサ
JP4596939B2 (ja) 三端子型固体電解コンデンサ素子の製造方法
JPH04284617A (ja) 固体電解コンデンサの製造方法
JP2010050218A (ja) 積層三端子型固体電解コンデンサおよびその製造方法
JP2010212600A (ja) 固体電解コンデンサおよびその製造方法
JP2009295645A (ja) 固体電解コンデンサ
US8252068B2 (en) Method of manufacturing electrolytic capacitor
JP2006128232A (ja) 固体電解コンデンサ
JPH04284616A (ja) 固体電解コンデンサの製造方法
JP2010219128A (ja) 固体電解コンデンサ
JP2002359156A (ja) 電解コンデンサ用陽極体
CN101546653A (zh) 固体电解电容器装置和制造该固体电解电容器装置的方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid