KR20100053828A - 본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법 - Google Patents

본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법 Download PDF

Info

Publication number
KR20100053828A
KR20100053828A KR1020080112636A KR20080112636A KR20100053828A KR 20100053828 A KR20100053828 A KR 20100053828A KR 1020080112636 A KR1020080112636 A KR 1020080112636A KR 20080112636 A KR20080112636 A KR 20080112636A KR 20100053828 A KR20100053828 A KR 20100053828A
Authority
KR
South Korea
Prior art keywords
bump
seed
metal layer
bonding pad
layer
Prior art date
Application number
KR1020080112636A
Other languages
English (en)
Inventor
김현수
임승구
김성환
김명수
김현우
이은영
조성일
최영식
이동철
강준구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080112636A priority Critical patent/KR20100053828A/ko
Publication of KR20100053828A publication Critical patent/KR20100053828A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본딩 패드가 구비된 반도체 칩 상에 본딩 패드를 구성하는 알루미늄의 확산과 산화 방지를 위하여 타이타늄 나이트라이드를 캡핑 메탈 레이어로 형성하고, 캡핑 메탈 레이어 상에 옥사이드 절연물질을 패시베이션 레이어로 형성하며, 패시베이션 레이어 상에 포토 레지스트를 도포하고, 노광 및 현상을 통하여 상기 본딩 패드와 대응되는 포토 레지스트 패턴을 형성하며, 포토 레지스트 패턴을 마스크로 하여 패시베이션 레이어를 식각하되, 오버 타임을 이용하여 캡핑 메탈 레이어를 동시에 에칭함으로써 본딩 패드가 완전히 노출되도록 하며, 포토 레지스트의 스트립 공정과 연속된 웨트 에칭 공정 후 에칭 용액의 농도가 조절된 추가 웨트 에칭 공정을 통해 알루미늄 그레인 바운더리의 식각 비율을 높인다. 이에 따라, 본딩 패드의 표면이 거칠어지고, 본딩 패드와 범프의 접촉 면적이 확장되며, 접촉 면적이 개선된 본딩 패드 상에 범프를 형성하고, 범프를 어닐링함으로써, 범프와 본딩 패드 사이의 접합력 및 전기전도도를 개선한다.
본딩 패드, 범프, 타이타늄 나이트라이드, 알루미늄, 시드

Description

본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법{Methods of manufacturing a bump with improved the performance of connection between bonding pad metal}
본 발명은 반도체 칩이 축소되는 경향에 따라 기판의 접속 패드와 반도체 칩의 본딩 패드를 전기적으로 연결하는 범프의 크기가 함께 축소되기 때문에, 본딩 패드와 범프 사이의 접합력을 보완하고 전기전도도를 개선하기 위하여, 옥사이드 패시베이션 레이어의 식각시 오버 에칭을 통하여 타이타늄 나이트라이드 캡핑 메탈을 완전하게 제거하고, 포토 레지스트의 제거와 연속된 웨트 에칭 후 에칭 용액의 농도가 조절된 추가 에칭을 통하여 알루미늄 그레인 바운더리 식각을 촉진하고, 본딩 패드의 표면을 거칠게 유도하는 범프의 제조방법에 관한 것이다.
최근 들어 전자 기기의 소형화, 박형화 추세에 따라 반도체 소자를 외부 환경으로부터 보호하는 패키징(packaging) 기술에도 고밀도 실장이 요구되고 있다. 이러한 요구에 부응하여 웨이퍼에서 얻어진 베어 칩(bare chip)을 기판에 직접 부착하는 플립칩(flip chip) 실장 기술이 등장하게 되었다.
상기 플립칩 실장 기술은, 반도체 칩을 패키징하지 않고, 반도체 칩의 패 드(pad) 상에 리드(lead) 대신 범프(bump)를 형성하며, 범프와 인쇄회로기판에 인쇄된 접속 패드를 솔더링(soldering) 방식으로 접속시키는 것을 말한다.
이러한 플립칩 접합에 의한 실장 방식은 반도체 칩과 접속 패드 간의 접속 거리가 매우 짧아 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적 특성이 우수하며, 소형, 경량화에 효과적이며, 칩 밑면에 입출력 단자가 있어 신호의 전송 속도가 기존 와이어 방식의 패키지보다 훨씬 빠르다는 장점이 있다.
그러나, 지속적인 반도체 칩의 축소가 가속화되는 상황에서 범프와 반도체 칩의 패드 메탈 사이에서 표면적이 감소하고, 표면적 감소에 따라 범프와의 접합력과 전기전도도가 저하되는 추세에 있다.
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 범프와 패드 메탈 사이의 접합력을 강화하고 전기전도도를 개선하는 범프의 제조방법을 제공하는 것이다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 알루미늄 혹은 구리의 도전성 본딩 패드와, 알루미늄 혹은 구리의 확산과 산화를 방지하기 위한 캡핑 메탈 레이어와, 절연막인 패시베이션 레이어가 순서대로 적층된 반도체 칩 상에 포토 레지스트를 도포하고, 노광 및 현상을 통하여 상기 본딩 패드에 대응하는 포토 레지스트 패턴을 형성하며, 상기 포토 레지스트 패턴을 마스크로 하여 패시베이션 레이어를 식각하되, 오버 타임을 이용하여 상기 캡핑 메탈 레이어를 동시에 에칭함으로써, 상기 본딩 패드가 노출되는 것을 포함한다.
상기 오버 타임은, 최소 상기 캡핑 메탈 레이어를 완전히 제거하는데 필요한 시간이다.
상기 본딩 패드를 노출시킨 다음, 상기 포토 레지스트 패턴을 스트립하기 위하여 유기 용액 혹은 세정 용액에 딥핑을 하고, 농도가 조절된 에칭 용액에 추가 딥핑을 한다. 상기 추가 딥핑은, 알루미늄 혹은 구리의 증착시 수반되는 그레인의 바운더리 영역을 확장하기 위하여 진행되는 딥핑이며, 특히 상기 추가 딥핑은, 그레인 바운더리 영역에서 웨트 에칭이 빠르게 진행되는 점을 이용한 것이다.
상기 추가 딥핑 후 이종 금속 사이의 접착력을 증진하고 시드 기능을 수행할 시드 메탈 레이어를 적어도 상기 본딩 패드의 노출 부분에 형성하는 것을 더 포함한다.
상기 시드 메탈 레이어를 형성하는 것은, 상기 본딩 패드 상에 시드 텅스턴-티탄늄(W-Ti) 레이어를 스퍼터링에 의하여 증착하고, 상기 시드 텅스턴-티탄늄(W-Ti) 레이어 상에 시드 금(Au) 레이어를 다시 스퍼터링에 의하여 증착하는 것을 포함한다.
상기 시드 메탈 레이어 상에 상기 본딩 패드와 기판 패드를 전기적으로 연결하는 범프를 형성하는 것을 더 포함하고, 상기 범프를 형성하는 금속은 납(Pb)/주석(Sn) 합금, 구리(Cu) 혹은 금(Au) 중에서 선택된다.
상기 범프 형성 후, 범프를 어닐링하고, 상기 어닐링에 의하여, 상기 오버 딥핑 공정에서 본딩 패드 상에 발생하는 표면 거칠기가 이와 대응되는 상기 펌프 상에도 형성되고, 본딩 패드의 표면 거칠기에 따라 범프의 표면적을 확장하는 그레인이 형성된다.
위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.
범프와 패드 메탈 사이의 접촉 면적을 확장함으로써, 소형화 추세에 있는 범프와 패드 메탈 사이의 접합력이 강화되고 전기전도도가 개선되며, 이로써 기판과 반도체 칩 사이의 접촉 불량을 방지하고, 접촉의 신뢰성과 안전성을 확보하는 작용 효과가 기대된다.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 1에 도시된 바와 같이, 각종 집적 회로가 형성된 반도체 칩(100) 상에는 칩의 표면을 감싸는 패시베이션 레이어(Passivation layer)(110)가 적층되어 있고, 상기 패시베이션 레이어 일측에는 본딩 패드(Bonding pad)(120)가 노출되어 있으며, 상기 본딩 패드 상에는 시드 메탈 레이어(Seed metal layer)(130)가 증착되어 있으며, 상기 시드 메탈 레이어 상에는 상기 본딩 패드와 기판 패드(도시되지 않음)를 전기적으로 연결하는 범프(Bump)(140)가 플래팅 혹은 증착되어 있다.
따라서, 반도체 칩은 직접 회로의 표면을 감싸는 패시베이션 레이어(110)와, 패시베이션 레이어(110) 일측에 노출되는 본딩 패드(120)와, 본딩 패드(120) 상에 형성되는 시드 메탈 레이어(130)와, 본딩 패드(120)와 기판 패드를 전기적으로 연결하기 위하여 시드 메탈 레이어(130) 상에 형성되는 범프(140)로 구성된다. 본딩 패드(120)와 패시베이션 레이어(110) 사이에는 금속의 산화와 확산을 방지하는 캡핑 메탈 레이어(150)가 개재되어 있다.
본 발명의 바람직한 실시예에 따라 상기 범프의 형성방법에 대하여 자세하게 살펴본다.
도 2에 도시된 바와 같이, 실리콘 웨이퍼 상에 반도체 칩을 제조하는 반도체 칩 제조공정에 의하면, 알루미늄 금속을 이용하여 본딩 패드(120)를 형성하기 위하여 반도체 칩(100) 상에 소정 두께의 파이널 메탈 레이어를 형성한다. 상기 파이널 메탈 레이어 상에 알루미늄의 확산과 산화를 방지하기 위하여 소정 두께의 캡핑 메탈 레이어(150)를 형성한다. 상기 캡핑 메탈 레이어 상에 절연 기능을 수행하는 패시베이션 레이어(110)를 형성한다. 마지막으로, 패드 부분을 노출하기 위하여 패시베이션 레이어의 상부에는 포토 레지스트(112)를 도포한다.
이때, 상기 본딩 패드(120)를 형성하는 파이널 메탈 레이어는 알루미늄(Al)을 사용하지만, 알루미늄보다 전기 저항이 낮은 구리(Cu) 혹은 기타 전기전도성의 금속이 사용될 수 있다. 캡핑 메탈 레이어에는, 타이타늄 나이트라이드(TiN)가 사용되고, 패시베이션 레이어에는, 옥사이드 기타 절연 물질이 사용된다.
여기서, 파이널 메탈 레이어를 이용하여 외부의 회로 배선 혹은 기판 패드와 연결될 본딩 패드(120)를 형성하는 공정은 생략하기로 한다. 외부의 회로 배선과 연결될 본딩 패드(120)를 노출시키기 위하여, 도 3에 도시된 바와 같이 상기 패드에 해당되는 패시베이션 레이어(110)를 식각하여 오픈한다. 즉, 패드 부분을 노출하기 위하여 패시베이션 레이어의 상부에 도포된 포토 레지스트(112)를 노광(Exposure) 및 현상(Development)함으로서, 본딩 패드(120)와 대응되는 포토 레지스트 패턴을 형성한다.
본 발명의 일 실시예에 의하면, 상기 패시베이션 레이어(110)를 식각하기 위한 에칭 공정에서 오버 타임을 이용하여 캡핑 메탈 레이어(150)를 제거하는 것을 특징으로 한다. 통상적으로는 패시베이션 레이어(110)를 식각할 때, 캡핑 메탈 레 이어(150)도 함께 식각되는데, 문제는 캡핑 메탈 레이어(150)가 완전히 제거되지 않으며, 일부 캐핑 메탈이 잔존한 상태에서 범프 플래팅이 이루어진다.
따라서, 옥사이드를 제거하는 에칭 공정 후에 별도의 캡핑 메탈 레이어를 식각하는 후속 에칭 공정을 더 수행한다. 다만, 상기 옥사이드 에칭 공정과 후속 에칭 공정은 연속적으로 이루어지기 때문에, 사실상 하나의 공정으로 보여지나, 후속 에칭 공정에 소요되는 시간 만큼 오버 에칭이 더 이루어지는 것이다.
예컨대, 반도체 제조공정에서 웨이퍼의 실리콘 표면을 노출시기기 위하여 사용되고 있는 일반적인 에칭 공정에서, 상기 실리콘 표면을 완벽하게 노출하고, 산화막을 확실하게 제거하기 위하여 오버 에칭 공정이 흔히 수반된다. 본 발명의 실시예에서는 에칭 타임을 오버하는 상기 오버 에칭 공정을 통하여 캡핑 메탈 레이어를 완전하게 제거하고자 한다.
패시베이션 레이어(110)를 오픈할 때 사용된 포토 레지스트(112)를 스트립한다. 상기 스트립 공정과 세정 공정에서 포토 레지스트(112)를 제거하기 위하여, 유기 용액과 세정 용액를 사용하게 되는데, 본 발명의 다른 실시예에 의하면, 도 4에 도시된 바와 같이 반도체 칩을 유기 용액과 세정 용액에 침지하고, 추가로 농도가 조절된 유기 용액 혹은 세정 용액에 반도체 칩을 침지하는 것을 특징으로 한다. 여기서 추가로 세정 용액에 반도체 칩을 침지하는 것은 앞 공정과 바로 연계하여 진행하지 않아도 된다. 범프 물질이 올라가기 전에만 진행하면 되기 때문이다.
패드를 구성하는 알루미늄에 적절한 농도를 가진 유기 용액이 접촉하면, 유기 용액에 의하여 알루미늄 그레인(Grain)에 비하여 구조상 밀도가 낮은 그레인 바 운더리(Grain boundary)의 식각이 빠르게 진행된다. 즉, 상기 알루미늄으로 구성된 패드의 그레인 바운더리를 주로 식각하게 되는 것이다.
알루미늄의 증착시 알루미늄 레이어 상에는 정도의 차이는 있더라도 그레인이 필연적으로 발생한다. 그레인은 다수 방위를 갖는 결정입계로 구성되고, 방위가 다른 결정입계가 맞나는 경계면을 특히 그레인 바운더리라고 하는데, 그레인 바운더리에서 식각이 빠르게 진행되는 성질이 있다. 따라서, 상기 그레인에 의한 표면 거칠기 현상을 더욱 강화할 수 있도록 본 발명에서는 스트립 공정 및 세정 공정에서 추가 에칭을 수행하며, 농도가 조절된 에칭시 특히 바운더리 영역에서 식각이 급속도로 진행되는 점을 적극 활용하여 표면적을 확대하는 것이다.
이와 같이, 농도가 조절된 유기 용액 혹은 세정 용액의 추가 딥핑을 통해 그레인 바운더리를 집중적으로 식각하게 되면, 그레인 바운더리에 따라 그레인 형상이 두드러지게 드러나기 때문에, 알루미늄 패드의 표면에는 변화가 발생하고, 패드 표면의 거칠기가 증가함에 따라 표면적이 증가하게 된다. 따라서, 추가 딥핑은, 과도 식각(Over etching)을 의미하며, 알루미늄 패드의 표면에 그레인 형상이 두드러지게 나타남으로써 표면 거칠기가 증가되는데 요구되는 추가적인 에칭 공정을 의미한다.
도 5에 도시된 바와 같이 적어도 패드를 포함한 반도체 칩의 상면에 적어도 하나 이상의 시드 메탈 레이어를 형성한다. 따라서, 본딩 패드(120)의 노출 부분과 패시베이션 레이어(110)의 일부를 감싸는 시드 메탈 레이어(130)가 형성된다. 다만, 실시예에서는 시드 텅스턴-티탄늄(W-Ti) 레이어를 스퍼터링 방법에 의하여 증착하고, 다시 상기 시드 텅스턴-티탄늄(W-Ti) 레이어 상면에는 시드 금(Au) 레이어(134)를 마찬가지로 스퍼터링 방법으로 증착함으로써, 시드 메탈 레이어(130)를 다층 구조로 형성할 수 있다.
상기 시드 텅스턴-티탄늄(W-Ti) 혹은 시드 금(Au)은 범프(140)의 시드(Seed)로 사용하기 위하여 상기 범프와 상기 알루미늄 본딩 패드(120) 사이에 개재되며, 시드를 형성하는 다른 이유가 있다면 이종 금속으로 구성된 상기 범프(140)와 패드(120) 사이의 접합력을 증진시키고, 그 표면적을 확장하는데 있다. 가령, 금(Au) 범프를 형성하기 전에 금(Au)으로 시드를 먼저 증착하게 되면, 범프의 순도가 더 높아지면서도, 그 두께 또한 시드 보다 훨씬 두꺼운 범프를 더 넓고, 더 빠르게 형성할 수 있게 된다.
도 6에 도시된 바와 같이, 상기 시드 텅스턴-티탄늄(W-Ti) 혹은 시드 금(Au) 레이어 상에 접착력이 양호한 금속으로 범프(140)를 형성한다. 상기 범프는, 일렉트로 플래팅(Electro-plating) 방법이나 증착(Evaporation) 방법 혹은 전기 도금이나 무전해 도금 방법 등에 의하여 형성된다. 상기 금속은 납(Pb)/주석(Sn) 합금이나 구리(Cu) 혹은 금(Au)이 사용되고, 본 발명의 실시예에서는 알루미늄 패드와 접착력이 우수한 금(Au)을 사용하기로 한다.
도 1에 도시된 바와 같이, 상기 범프 형성 후, 범프(140)를 어닐링(Annealing)한다. 전술한 바와 같이, 농도가 조절된 유기 용액의 추가 에칭 공정에서 에칭 레이트(Etching-rate)를 조절함으로써, 알루미늄 패드 상에 발생하는 표면 거칠기는 상기 어닐링 공정에서 범프에도 이와 대응되는 표면 거칠기를 유도 하게 된다.
이와 같이, 거칠어진 범프 표면은 반도체 칩과 전자 회로, 패널 혹은 반도체 칩과 전자회로, 패널과 연결된 필름 접합시 사용되는 전해구의 고정력을 획기적으로 향상시킴으로써, 부품 상호간의 접착력을 증진하고 전기전도도를 개선하게 된다.
이상에서 살펴본 바와 같이, 본 발명은 본딩 패드와 범프 사이의 접합력을 높이기 위하여, 첫째 본딩 패드를 드러내기 위한 옥사이드 패시베이션 레이어 식각시 오버 에칭을 통하여 타이타늄 나이트라이드 캡핑 메탈을 잔여물 없이 완전하게 제거하고, 둘째 포토 레지스트의 제거 및 웨트 에칭 후 농도가 조절된 유기 용액 혹은 세정 용액에 추가 딥핑을 통해 알루미늄 그레인 바운더리의 식각 비율을 높이고 본딩 패드의 표면을 요철화하는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.
도 1은 본 발명에 의한 범프의 구성을 나타내는 단면도.
도 2 내지 도 6은 본 발명에 의한 범프를 제조하는 과정을 나타내는 단면도.
**도면의 주요구성에 대한 부호의 설명**
100: 반도체 칩 110: 패시베이션 레이어
120: 본딩 패드 130: 시드 메탈 레이어
140: 범프 150: 캡핑 메탈 레이어

Claims (10)

  1. 알루미늄 혹은 구리의 도전성 본딩 패드와, 알루미늄 혹은 구리의 확산과 산화를 방지하기 위한 캡핑 메탈 레이어와, 절연막인 패시베이션 레이어가 순서대로 적층된 반도체 칩 상에 포토 레지스트를 도포하고, 노광 및 현상을 통하여 상기 본딩 패드에 대응하는 포토 레지스트 패턴을 형성하며,
    상기 포토 레지스트 패턴을 마스크로 하여 패시베이션 레이어를 식각하되, 오버 타임을 이용하여 상기 캡핑 메탈 레이어를 동시에 에칭함으로써, 상기 본딩 패드가 노출되는 것을 포함하여 구성됨을 특징으로 하는 범프의 제조방법.
  2. 제 1 항에 있어서,
    상기 오버 타임은, 적어도 상기 캡핑 메탈 레이어를 완전히 제거하는데 필요한 시간인 것을 특징으로 하는 범프의 제조방법.
  3. 제 2 항에 있어서,
    상기 본딩 패드를 노출시킨 다음, 상기 포토 레지스트 패턴을 스트립하기 위하여 유기 용액 혹은 세정 용액에 딥핑 후 농도가 조절된 유기 용액 혹은 세정 용액에 추가 딥핑하는 것을 더 포함하여 구성됨을 특징으로 하는 범프의 제조방법.
  4. 제 3 항에 있어서,
    상기 추가 딥핑은, 알루미늄 혹은 구리의 증착시 수반되는 그레인의 바운더리 영역을 확장하기 위하여 농도가 조절된 유기 용액 혹은 세정 용액에 추가 딥핑하는 것을 특징으로 하는 범프의 제조방법.
  5. 제 4 항에 있어서,
    상기 추가 딥핑은, 그레인 바운더리 영역에서 웨트 에칭이 빠르게 진행되는 점을 이용한 것을 특징으로 하는 범프의 제조방법.
  6. 제 4 항에 있어서,
    상기 추가 딥핑 후 이종 금속 사이의 접착력을 증진하고 시드 기능을 수행할 시드 메탈 레이어를 적어도 상기 본딩 패드의 노출 부분에 형성하는 것을 더 포함하여 구성됨을 특징으로 하는 범프의 제조방법.
  7. 제 6 항에 있어서,
    상기 시드 메탈 레이어를 형성하는 것은, 상기 본딩 패드 상에 시드 텅스턴-티탄늄(W-Ti) 레이어를 스퍼터링에 의하여 증착하고, 상기 시드 텅스턴-티탄늄(W-Ti) 레이어 상에 시드 금(Au) 레이어를 다시 스퍼터링에 의하여 증착하는 것을 포함하는 것을 특징으로 하는 범프의 제조방법.
  8. 제 6 항에 있어서,
    상기 시드 메탈 레이어 상에 상기 본딩 패드와 기판 패드를 전기적으로 연결하는 범프를 형성하는 것을 더 포함하여 구성됨을 특징으로 하는 범프의 제조방법.
  9. 제 8 항에 있어서,
    상기 범프를 형성하는 금속은 납(Pb)/주석(Sn) 합금, 구리(Cu) 혹은 금(Au) 중에서 선택된 것을 특징으로 하는 범프의 제조방법.
  10. 제 8 항에 있어서,
    상기 범프 형성 후, 범프를 어닐링하는 것을 더 포함하고, 상기 어닐링에 의하여, 상기 추가 딥핑 공정에서 본딩 패드 상에 발생하는 표면 거칠기가 이와 대응되는 상기 펌프 상에도 형성되고, 본딩 패드의 표면 거칠기에 따라 범프의 표면적을 확장하는 그레인이 형성되는 것을 특징으로 하는 범프의 제조방법.
KR1020080112636A 2008-11-13 2008-11-13 본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법 KR20100053828A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080112636A KR20100053828A (ko) 2008-11-13 2008-11-13 본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112636A KR20100053828A (ko) 2008-11-13 2008-11-13 본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법

Publications (1)

Publication Number Publication Date
KR20100053828A true KR20100053828A (ko) 2010-05-24

Family

ID=42278700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112636A KR20100053828A (ko) 2008-11-13 2008-11-13 본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법

Country Status (1)

Country Link
KR (1) KR20100053828A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820657A (zh) * 2021-01-05 2021-05-18 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820657A (zh) * 2021-01-05 2021-05-18 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法
CN112820657B (zh) * 2021-01-05 2024-05-14 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法

Similar Documents

Publication Publication Date Title
KR100658543B1 (ko) 반도체 장치 및 그 제조 방법
US8481418B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US6917119B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US7485967B2 (en) Semiconductor device with via hole for electric connection
JP4307284B2 (ja) 半導体装置の製造方法
KR20060041950A (ko) 반도체 장치 및 그 제조 방법
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
JP2004501504A (ja) 相互接続構造を形成するための方法及び装置
US20090184425A1 (en) Conductive line structure and the method of forming the same
JP3970211B2 (ja) 半導体装置及びその製造方法
KR20100053828A (ko) 본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
US6995082B2 (en) Bonding pad of a semiconductor device and formation method thereof
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
US10796956B2 (en) Contact fabrication to mitigate undercut
JP4845986B2 (ja) 半導体装置
JP2005129665A (ja) 半導体装置およびその製造方法
KR100596766B1 (ko) 반도체 패키지의 외부 단자 구조
EP1357588A1 (en) A substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same
JP2005217113A (ja) 半導体装置及びその製造方法
JP2007115984A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid