JP2008016502A - Ｒｆ集積回路及びその製造方法 - Google Patents

Abstract

【課題】工程数の低減と共に、バービア底部での抵抗値異常や断線を抑制しうるＲＦ集積回路及びその製造方法を提供することを課題とする。
【解決手段】基体上にボンディングパッド層と積層インダクタとを備え、該積層インダクタが、最下層インダクタ層上に上層インダクタ層を積層させた構成を有し、前記最下層インダクタ層が、前記ボンディングパッド層と同一の材料からなることを特徴とするＲＦ集積回路により上記課題を解決する。
【選択図】図１

Description

本発明は、ＲＦ集積回路及びその製造方法に関する。更に詳しくは、本発明は、ボンディングパッド層と積層インダクタとを備えたＲＦ集積回路及びその製造方法に関する。

近年、無線通信の分野において、コイル状の配線からなるインダクタを内在させたＲＦ（無線周波数）集積回路が用いられるようになっている。インダクタの性能を向上させるためには、配線の断面積を大きくすることが有効なため、配線の膜厚を大きくすることが望まれている。膜厚を大きくする方法として、例えば、特開２００５−２１０１２１号公報（特許文献１）に記載された方法がある。
上記公報に記載された方法を概略工程断面図である図５（ａ）〜（ｉ）を参照して簡単に説明する。

まず、基体５００の表面層に、側壁及び底部をバリア膜５０１で覆われた銅埋め込み配線５０２からなるパッド下層配線５０３と埋め込み下層インダクタ層５０４を形成する。次に、基体５００、パッド下層配線５０３及び埋め込み下層インダクタ層５０４上に、後に形成される構造物への銅の拡散を防止することを目的とした第１保護膜５０５と、汚染物（例えば、水分）の浸入防止を目的とした第２保護膜５０６を形成することで、図５（ａ）に示す構成が得られる。

次に、パッド下層配線５０３及び埋め込み下層インダクタ層５０４上の第１保護膜５０５及び第２保護膜５０６を除去することで、図５（ｂ）に示すように、ボンディングパッド層接続部５０７及びバービア（ｂａｒｖｉａ）５０８を形成する。
次に、図５（ｃ）に示すように、基体５００の全面に、ＴａＮ層５０９、ＴｉＮ層５１０、Ａｌ層（又はＡｌ合金層）５１１及びＴｉＮ層５１２をこの順で堆積させる。

次に、フォトリソグラフィ法とリアクティブイオンエッチング（ＲＩＥ）法により、ボンディングパッド層接続部５０７上以外のＴｉＮ層５１２、Ａｌ層５１１及びＴｉＮ層５１０を除去することで、ボンディングパッド層５１３を形成する（図５（ｄ）参照）。このエッチングでは、ＴａＮ層５０９が除去されないので、埋め込み下層インダクタ層５０４を構成する銅が、後に形成される構造物へ拡散することを防止できる。
次に、図５（ｅ）に示すように、全面に銅めっき用の銅シード膜５１４を堆積する。

次に、全面にレジスト膜を堆積した後、フォトリソグラフィ法により、上層インダクタ層形成用の開口部を有するレジストパターン５１５を形成する（図５−１（ｆ）参照）。
次に、図５−１（ｇ）に示すように、開口部を、電解めっき法により、銅で埋め込むことで上層インダクタ層５１６を形成する。

次に、有機溶剤、又は低温、低パワーＯ₂プラズマを使用してレジストを除去する。この後、ボンディングパッド層５１３及び上層インダクタ層５１６をマスクとして、銅シード膜５１４及びＴａＮ層５０９をそれぞれスパッタエッチング及びＲＩＥ法で除去する（図５−１（ｈ）参照）。

次に、例えばポリイミドイソインドールキナゾリンジオンのような有機物を全面に塗布して保護膜５１７を形成する。次いで、図５−１（ｉ）に示すように、ボンディングパッド層５１３上部に外部素子との接続端子用のパッド開口部５１８を形成する。こうしてボンディングパッド部５１９と、下層インダクタ層５０４及び上層インダクタ層５１６から構成される積層インダクタ５２０とを備えたＲＦ集積回路が得られる。

なお、ＲＦ集積回路の一例の概略平面図を図１に示す。図１では、複数のボンディングパッド１００と、スパイラル状のインダクタ１０１とからなっている。
上記方法では、工程数を減らす目的から、ボンディングパッド層形成時のＲＩＥ法によるドライエッチングの際に、ＴａＮ層５０９をエッチングストッパー膜として使用している。この使用により、使用しない場合より、マスク枚数を低減できるので、工程数が低減できるとされている。
特開２００５−２１０１２１号公報

しかしながら、ＲＩＥ法を用いてＴｉＮ層５１２／Ａｌ層５１１／ＴｉＮ層５１０を除去するためには、バービアにおいて、ボンディングパッド層５１３の形成に必要な時間以上のオーバーエッチングが必要である。その際、バービアの底部のＴａＮ層５０９が除去され埋め込み下層インダクタ層５０４が露出することがある。露出した下層インダクタ層５０４は、後工程であるレジスト層除去工程でその表面が酸化される（図６参照）。そのため、上層インダクタ層の形成時に、接続孔底部の銅が消失することや、酸化銅が存在することによる、抵抗値異常や断線が引き起こされることがあった。

本発明によれば、ボンディングパッド層形成と同一工程で、下層インダクタ層を作製することで、工程数の低減と共に、バービア底部での抵抗値異常や断線を抑制しうるＲＦ集積回路及びその製造方法を提供する。
かくして本発明によれば、基体上にボンディングパッド層と積層インダクタとを備え、該積層インダクタが、最下層インダクタ層上に上層インダクタ層を積層させた構成を有し、前記最下層インダクタ層が、前記ボンディングパッド層と同一の材料からなることを特徴とするＲＦ集積回路が提供される。

また、本発明によれば、基体上にボンディングパッド層と最下層インダクタ層の形成用の同一材料からなる単一層を形成する工程と、該単一層をパターニングすることで、最下層インダクタ層とボンディングパッド層とを同時に形成する工程と、前記最層インダクタ層上に上層インダクタ層を積層する工程とを含むことを特徴とするＲＦ集積回路の製造方法が提供される。

本発明によれば、下層インダクタ層が、ボンディングパッド層と同一の材料からなることで、上層インダクタ層形成時に、バービア底部での抵抗値異常や断線を生じ難いＲＦ集積回路を提供できる。その結果、高性能インダクタを提供できる。
また、本発明によれば、同一材料からなる単一層をパターニングすることで、下層インダクタ層とボンディングパッド層と同時に形成する工程を含むので、工程数の低減と共に、バービア底部での抵抗値異常や断線を抑制できる。

更に、上層インダクタ層が銅又は銅合金からなる場合、上層インダクタ層を有機膜上に設けられたエッチングマスクを用いて、上層インダクタ層形成用の開口部を有機膜に形成し、この開口部を電解めっき法により銅で埋め込むことで上層インダクタ層を形成できる。この形成方法によれば、上面の最短幅のより狭い上層インダクタ層を形成することが可能となる。

本発明のＲＦ集積回路は、基体上にボンディングパッド層と積層インダクタとを備えている。ここで、基体としては、特に限定されず、既知の基体をいずれも使用できる。例えば、シリコン、ゲルマニウム等の元素半導体、シリコンゲルマニウム、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ、ＧａＮ等の化合物半導体によるバルク基板を絶縁膜で覆った基体や、ガラス基体やプラスチック基体等が挙げられる。絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、ＰＳＧ、ＢＰＳＧ等の無機膜、ポリイミド、ポリイミドイソインドールキナゾリンジオン等の有機膜が挙げられる。
絶縁膜の下部には、種々の部材を備えていてもよい。部材としては、例えば、トランジスタ、キャパシタ、抵抗等の素子、配線等が挙げられる。

ボンディングパッド層は、基板上又は表面層に形成された配線層上に通常形成されている。表面層に形成される配線層は、例えばダマシン法により、基体に埋め込まれた構成を有していてもよい。この配線層を構成する材料には、特に限定されず既知の材料を使用できる。この材料の具体例としては、銅、Ａｌ、金、銀等の金属や、これら金属の合金や、タングステン、チタン、コバルト、タンタル等の高融点金属や、これら高融点金属のシリサイドや、シリコンや、ＩＴＯ、ＮＥＳＡ等の導電性金属酸化物等が挙げられる。なお、銅のような拡散しやすい金属を使用する場合は、基体と配線層との界面にＴａＮ、ＴｉＮ、ＷＮ、Ｒｕ等の材料からなるバリア膜を備えていてもよい。

ボンディングパッド層を構成する材料には、特に限定されず既知の材料を使用できる。この材料の具体例としては、上記配線層と同様の材料を使用できる。この内、Ａｌ及びその合金が好ましい。Ａｌと合金を形成しうる他の金属としては、例えば、銅が挙げられる。更に、合金中の他の金属割合は、５重量％以下であることが好ましい。
ボンディングパッド層の形状は、特に限定されない。例えば、四角形を含む多角形、楕円形を含む円形、不定形等の種々の平面形状が挙げられる。

更に、ボンディングパッド層は、配線層上に直接形成されていてもよく、配線層上の絶縁膜に設けられた接続孔に形成されていてもよい。後者の方法は、配線層の上面の幅が広い場合に有効な方法である。この絶縁膜は、特に限定されず既知の絶縁膜を使用できる。この接続孔は、配線層と、ボンディングパッド層上に形成されるプラグとの電気的接続を良好にするために、断面において、その底面が配線層の幅より狭く、上面が配線層の幅より広いことが好ましい。
ボンディングパッド層の厚さは、０．５〜１０μｍであることが好ましい。 １０μｍより厚い場合は、エッチングが困難なので好ましくない。より好ましい厚さは、１〜２μｍである。

次に、積層インダクタは、下層インダクタ層上に上層インダクタ層を積層させた構成を有している。更に、積層インダクタの平面構造は、特に限定されず、既知の構造をいずれも採用できる。例えば、図１のＲＦ集積回路の場合、積層インダクタは八角形のスパイラル状の構造を有している。積層インダクタの構造は図１の構造以外に、円形のスパイラル状、四角形のスパイラル状等の種々の構成を採用できる。例えば、図１のスパイラル状の積層インダクタの場合、平面における、積層インダクタの線幅Ｗ、線間隔Ｓ、直径ｄ、スパイラル回数Ｌとすると、Ｗは１〜５０μｍ、Ｓは１〜５０μｍ、ｄは１０〜５００μｍ、Ｌは１〜６回の範囲であることが好ましい。
特に本発明では、最下層インダクタ層が、ボンディングパッド層と同一の材料からなっている。

最下層インダクタ層は、基体上に直接形成されていてもよく、基体上に絶縁膜を介して形成されていてもよい。ここで、絶縁膜としては、酸化シリコン膜、窒化シリコン膜等が挙げられる。
最下層インダクタ層の厚さは、０．５〜１０μｍであることが好ましい。より好ましい厚さは、１〜２μｍである。

次に、上層インダクタ層を構成する材料には、特に限定されず既知の材料を使用できる。この材料の具体例としては、上記配線層と同様の材料を使用できる。この内、銅及びその合金が好ましい。銅と合金を形成しうる他の金属としては、例えば、Ａｌ、Ｔｉ、Ｓｎ等が挙げられる。更に、合金中の他の金属割合は、１重量％以下であることが好ましい。

上層インダクタ層は、１層からなっていてもよく、２層以上の積層体からなっていてもよい。
上層インダクタ層の厚さは、０．５〜１０μｍであることが好ましい。低抵抗のインダクタを形成するためには上層インダクタ層を厚く堆積することが好ましいが、１０μｍより厚い場合は、上層インダクタ形状を形成するレジスト膜や有機系塗布膜の堆積、及び上層インダクタを覆う保護絶縁膜の堆積が困難なので好ましくない。より好ましい厚さは、３〜８μｍである。なお、２層以上の積層体からなる場合、上記厚さは合計値である。

上層インダクタ層と下層インダクタ層の断面方向の幅は、同一でもよく、異なっていてもよい。
更に、下層インダクタ層とボンディングパッド層とが第１絶縁膜で覆われ、下層インダクタ層と上層インダクタ層とが第１絶縁膜に形成されたバービアを介して接続されていてもよい。

第１絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、ＰＳＧ、ＢＰＳＧ等の無機膜、ポリイミド、ポリイミドイソインドールキナゾリンジオン等の有機膜が挙げられる。この内、平坦化工程の必要のない、塗布法で形成された有機膜が好ましい。
バービアの断面形状は、両インダクタ層が導通できさえすれば特に限定されない。例えば、バービアは、両インダクタ層の電気的接続を良好にするために、バービアの幅はインダクタ層の幅を超えない程度の広い幅であることが好ましい。

ここで、銅のような拡散しやすい金属を上層インダクタ層に使用する場合は、上層インダクタ層の下にＴｉＮ、Ｔｉ、ＷＮ、Ｗ等の材料からなるバリア膜を配置することが好ましい。バリア膜の厚さは、３０〜３００ｎｍであることが好ましい。３０ｎｍより薄い場合は、第一絶縁膜への銅の拡散を防止できないので好ましくなく、３００ｎｍより厚い場合は、下層インダクタ層との接続が高抵抗のバリア膜を介在させるために高抵抗となるので好ましくない。より好ましい厚さは、５０〜２００ｎｍである。

上層インダクタ層の側壁を覆い第１絶縁膜上に形成された第２絶縁膜を備えていてもよい。第２絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、ＰＳＧ、ＢＰＳＧ等の無機膜、ポリイミド、ポリイミドイソインドールキナゾリンジオン等の有機膜が挙げられる。この内、平坦化工程の必要のない、塗布法で形成された有機膜が好ましい。

更に、本発明のＲＦ集積回路は、ボンディングパッド層と最下層インダクタ層が、両層形成用の同一材料からなる単一層を形成する工程と、単一層をパターニングすることで、最下層インダクタ層とボンディングパッド層と同時に形成する工程とを経ることにより形成できる。

単一層の形成方法は、特に限定されず、スパッタ法、ＣＶＤ（化学気相成長）法等の既知の方法を使用できる。また、基体と配線層との界面にバリア膜を形成する場合、その形成方法は、特に限定されず、反応性スパッタ法、ＣＶＤ法等の既知の方法を使用できる。更に、パターニングは、既知のフォトリソグラフィ法とエッチング法により行うことができる。
次に、下層インダクタ層上に上層インダクタ層を積層するが、積層方法は、特に限定されず、スパッタ法、ＣＶＤ法、電解めっき法等の既知の方法を使用できる。この内、電解めっき法が好ましい。

下層インダクタ層とボンディングパッド層とを覆う第１絶縁膜の形成方法は、特に限定されず、この膜に使用する材料に応じて適切な方法を採用できる。特に、塗布法は、その後の平坦化工程が不要であるため好ましい。次いで、第１絶縁膜に形成されるバービアは、特に限定されることなく、既知のフォトリソグラフィ法とエッチング法により形成できる。
更に、上層インダクタ層が銅（銅合金を含む）からなる場合、以下の方法により上層インダクタ層を形成してもよい。

（１）バービア内壁を含む基体表面をバリア膜と銅シード膜の順で覆う工程と、銅シード膜上に上層インダクタ層の形状の開口部を有するレジストパターンを形成する工程と、開口部を銅電解めっき法により銅又は銅合金で埋め込むことにより上層インダクタ層を形成する工程と、レジスト膜除去後に上層インダクタ層をマスクとして銅シード膜及びバリア膜を除去する工程と、第１絶縁膜上に上層インダクタ層を覆う第２絶縁膜を形成する工程とからなる方法
（２）バービア内壁を含む基体表面をバリア膜と銅シード膜の順で覆う工程と、銅シード膜上に有機塗布膜を堆積する工程と、有機塗布膜上に上層インダクタ層形成領域が開口したエッチングマスクを形成する工程と、エッチングマスクを用いて有機塗布膜をエッチングして開口部を形成する工程と、開口部を電解めっき法により銅又は銅合金で埋め込む工程と、レジスト膜、エッチングマスク及び有機塗布膜除去後に上層インダクタ層をマスクとして銅シード膜及びバリア膜を除去する工程と、第１絶縁膜上に上層インダクタ層の側壁及び上部を覆う第２絶縁膜を形成する工程とからなる方法

上記方法において、銅シード膜の厚さは、３０〜３００ｎｍであることが好ましい。３０ｎｍより薄い場合は、銅シード膜が高抵抗になるため、ウェハの中心と外周部で銅の堆積速度が異なり、厚さの異なる上層インダクタが同一ウェハ内に形成されるので好ましくなく、３００ｎｍより厚い場合は、銅シードを除去が困難になるので好ましくない。より好ましい厚さは、１００〜２００ｎｍである。

第２絶縁膜の形成方法は、特に限定されず、この膜に使用する材料に応じて適切な方法を採用できる。特に、塗布法は、高さのある上層インダクタ層の側壁を覆う厚い膜を高速に、安価に堆積できるため好ましい。
方法（１）及び（２）中、銅シード膜及びバリア膜の除去方法としては、特に限定されないが、例えば、ウエットエッチング法が挙げられる。

方法（２）中、エッチングマスクを構成する材料としては、フォトレジストが挙げられる。エッチングマスクの形成方法は、特に限定されず、このマスクに使用する材料に応じて適切な方法（例えば、フォトリソグラフィ法）を採用できる。また、有機塗布膜のエッチング方法としては、特に限定されないが、特に、Ｏ₂ガス、Ｎ₂ガス、Ａｒガス、Ｆ含有ガス、又はこれらガスの混合物に由来するプラズマを利用したドライエッチングであることが好ましい。この方法では、側壁が垂直でかつ微細（例えば、１０μｍ以下のパターン幅）な大きさで上層インダクタ層形成用の開口部を形成することができる。

以下の実施の形態において、ＲＦ集積回路をより詳細に説明する。なお、本発明は、以下の実施の形態により限定されるものではない。
（実施の形態１）
図２（ａ）〜（ｋ）は、実施の形態１のＲＦ集積回路用の概略工程断面図である。
まず、図２（ａ）に示すように、Ｓｉ製の基体２００の表面層の、側壁及び底部をバリア膜２０１で覆われた銅からなる埋め込み配線層２０２の上に、厚さ１０〜５０ｎｍの窒化シリコン膜２０３と厚さ１００〜５００ｎｍの酸化シリコン膜２０４をプラズマＣＶＤ法により形成する。

次に、図２（ｂ）に示すように、既知のフォトリソグラフィ法とドライエッチング法により、窒化シリコン膜２０３と酸化シリコン膜２０４をパターニングすることで、ボンディングパッド層が形成される接続孔２０５を埋め込み配線層２０２上に開口する。
次に、図２（ｃ）に示すように、厚さ１０〜５０ｎｍの窒化タンタル膜２０６を反応性スパッタリング法で形成した後、１〜２μｍのＡｌ膜又はＡｌ合金膜２０７をスパッタリング法で堆積させる。

次に、図２（ｄ）に示すように、既知のフォトリソグラフィ法とリアクティブイオンエッチング法により、ボンディングパッド層２０８と下層インダクタ層２０９を同時に形成する。
次に、図２（ｅ）に示すように、ボンディングパッド層２０８と下層インダクタ層２０９上に、既知のスピンコート法により２〜３μｍの第１絶縁膜２１０を形成する。第１絶縁膜２１０は、例えばポリイミド膜を単層で使用してもよく、窒化シリコン膜及び／又は酸化シリコン膜を堆積し、その上に堆積させてもよい。

次に、図２（ｆ）に示すように、既知のフォトリソグラフィ法とドライエッチング法により、下層インダクタ層２０９の上面に開口を有するバービア２１１を形成する。バービア２１１の形成は、下層インダクタの線幅が１０μｍ以上の場合には、ウエットエッチングを使用することも可能である。
次に、図２（ｇ）に示すように、バービア２１１が開口された基体上に、５０〜２００ｎｍの窒化チタニウム層（上層インダクタ層用のバリア膜）２１２を反応性スパッタリング法で形成した後、１００〜２００ｎｍの銅又は銅合金膜（シード膜）２１３をスパッタリング法で堆積させる。

次に、図２−１（ｈ）に示すように、既知のフォトリソグラフィ法により、上層インダクタ層に対応する形状の開口部を有するレジストパターン２１４を形成する。
次に、図２−１（ｉ）に示すように、既知の電解めっき法で、レジストパターン２１４の開口部を銅で選択的に埋め込むことで、上層インダクタ層２１５を形成する。

次に、図２−１（ｊ）に示すように、有機溶剤、又は低温及び低パワーＯ₂プラズマ（例えば、５０℃、５００Ｗ）を用いてレジストパターン２１４を剥離し、銅シード膜２１３を硫酸と過酸化水素の混合液である硫酸加水を用いた湿式エッチング法を用いて除去し、続いてバリア膜２１２を湿式エッチング法により除去する。
この実施の形態によれば、バービア底部の最下層インダクタ層の上面がレジストパターン２１４除去時に酸化されることがない。そのため、酸化により引き起こされる最下層インダクタ層と上層インダクタ層間の抵抗値異常や断線の発生を抑制できる。

また、上層インダクタ層の形成時に、ボンディングパッド層は、湿式エッチングで用いる薬液やプラズマに曝されることがない。そのため、ボンディングパッド層表面の腐食や変質を抑制でき、ワイヤボンディング部の抵抗異常を防ぐことができる。

次に、図２−１（ｋ）に示すように、上層インダクタ層２１５を覆うような膜厚で第２絶縁膜２１６を既知のスピンコート法により形成する。この後、既知のフォトリソグラフィ法とドライエッチング法により、ボンディングパッド層２０８上を開口することで、外部素子との接続端子用の開口部を形成できる。こうしてボンディングパッド部２１８と積層インダクタ２１９とを備えたＲＦ集積回路が得られる。２１７はパッド開口部である。

なお、実施の形態１で得られるＲＦ集積回路の一例の概略平面図を図１に示す。図１において、ボンディングパッド１００は長軸方向の幅が５０〜３００ｎｍであり、短軸方向の幅が３０〜２００ｎｍである。また、インダクタ１０１は、１〜５０μｍの積層インダクタの線幅Ｗ、１〜５０μｍの線間隔Ｓ、１０〜５００μｍの直径ｄ、１〜６回のスパイラル回数Ｌを有する。

（実施の形態２）
図３（ａ）〜（ｇ）は、実施の形態２のＲＦ集積回路用の概略工程断面図である。
ＴｉＮ層３０２、Ａｌ層３０３及びＴｉＮ層３０４の積層体を基体３００上にこの順で堆積させた後、この積層体を既知の方法でパターニングすることで、ビア層３０１上にボンディングパッド層３０５と、下層インダクタ層３０６とを形成する。次いで、保護膜として、厚さ１０〜５０ｎｍの窒化シリコン膜３０７と厚さ１００〜５００ｎｍの酸化シリコン膜３０８をプラズマＣＶＤ法により基体３００の全面に堆積する。更に、既知のスピンコート法により、１０００〜２０００ｎｍの第１絶縁膜３０９を形成することで図３（ａ）の構成を得る。第１絶縁膜３０９は、例えば塗布法で形成されたポリイミド膜からなる。この実施の形態では、実施の形態１と異なり、ボンディングパッド層３０５と下層インダクタ層３０６の下面は、同一の高さに位置する。

次に、図３（ｂ）に示すように、既知のフォトリソグラフィ法とドライエッチング法により、ＴｉＮ層３０２の上面が露出するバービア３１０を形成する。バービア３１０の形成は、下層インダクタの線幅が１０μｍ以上の場合には、ウエットエッチングを使用することも可能である。

以降、図２（ｇ）〜（ｋ）と同様にして、図３（ｃ）〜（ｇ）の工程を経ることにより、外部素子との接続用のパッド開口部３１６を備え、ボンディングパッド部３１７と積層インダクタ３１８とを備えたＲＦ集積回路が得られる。なお、この実施例で得られるＲＦ集積回路の平面形状は、実施の形態１と同様である。
図中、３１１はバリア膜、３１２は銅又は銅合金膜、３１３はレジストパターン、３１４は上層インダクタ層、３１５は第２絶縁膜である。

（実施の形態３）
図２−１（ｈ）以降の実施の形態１の上層インダクタ層の形成方法に代えて、以下に説明する図４（ａ）〜（ｃ）の形成方法を使用してもよい。
３０００ｎｍ以上の有機塗布膜４１４を既知のスピンコート法により形成した後、１００〜５００ｎｍのエッチングマスク４１５を既知のスピンコート法により形成する。次いで、既知のフォトリソグラフィ法により上層インダクタ層の形成位置に開口部を有するレジストパターン４１６を形成することで図４（ａ）に示す構成を得る。ここで、有機塗布膜４１４には有機ＢＡＲＣを使用し、エッチングマスク４１５には有機塗布膜４１４とエッチング選択比が異なるフォトレジストを使用している。

続いて、図４（ｂ）に示すように、ドライエッチング法により、上層インダクタ層用の開口部を形成する。このエッチング用のエッチャントには、例えばＡｒガス、Ｎ₂ガス、Ｏ₂ガス、Ｆ含有ガス、これらガスの混合物に由来するプラズマを使用してもよい。このエッチング法により、側面が垂直で、かつより微細な大きさで、上層インダクタ層用の開口部を形成できる。

この後、図４（ｃ）に示すように、図２−１（ｉ）と同様にして、有機塗布膜４１４膜の開口部を既知の電解めっき法により選択的に銅で埋め込むことで、上層インダクタ層４１７を形成することにより、ボンディングパッド部４１８と積層インダクタ４１９とを備えたＲＦ集積回路が得られる。

なお、図示しないが、図２−１（ｋ）と同様にして、外部素子との接続用のパッド開口部を形成することができる。

図中、４００は基体、４０１はバリア膜、４０２は埋め込み配線層、４０３は窒化シリコン膜、４０４は酸化シリコン膜、４０６は窒化タンタル膜、４０７はＡｌ膜又はＡｌ合金膜、４０８はボンディングパッド層、４０９は下層インダクタ層、４１０は第１絶縁膜、４１２はバリア膜、４１３は銅又は銅合金膜を意味する。

ＲＦ集積回路の概略平面図である。 実施の形態１のＲＦ集積回路の概略工程断面図である。 実施の形態１のＲＦ集積回路の概略工程断面図である。 実施の形態２のＲＦ集積回路の概略工程断面図である。 実施の形態２のＲＦ集積回路の概略工程断面図である。 実施の形態３のＲＦ集積回路の概略工程断面図である。 従来のＲＦ集積回路の概略工程断面図である。 従来のＲＦ集積回路の概略工程断面図である。 従来のＲＦ集積回路の課題を説明するための最下層インダクタ層周辺の概略断面図である。

符号の説明

１００ ボンディングパッド
１０１ インダクタ
２００、３００、４００、５００ 基体
２０１、３１１、４０１、５０１ バリア膜
２０２、４０２、５０２ 埋め込み配線層
２０３、４０３、３０７ 窒化シリコン膜
２０４、４０４、３０８ 酸化シリコン膜
２０５ 接続孔
２０６、４０６ 窒化タンタル膜
２０７、４０７ Ａｌ膜又はＡｌ合金膜
２０８、３０５、４０８、５１３ ボンディングパッド層
２０９、３０６、４０９、５０４ 下層インダクタ層
２１０、３０９、４１０ 第１絶縁膜
２１１、３１０、５０８ バービア
２１２、３１１、４０１、４１２ バリア膜
２１３、３１２、４１３ 銅又は銅合金膜
２１４、３１３、４１６、５１５ レジストパターン
２１５、３１４、４１７、５１６ 上層インダクタ層
２１６、３１５ 第２絶縁膜
２１７、３１６、５１８ パッド開口部
２１８、３１７、４１８、５１９ ボンディングパッド部
２１９、３１８、４１９、５２０ 積層インダクタ
３０２、３０４、５１０、５１２ ＴｉＮ層
３０３ Ａｌ層
３０１ ビア層
４１４ 有機塗布膜
４１５ エッチングマスク
５０３ パッド下層配線
５０５ 第１保護膜
５０６ 第２保護膜
５０７ ボンディングパッド層接続部
５０９ ＴａＮ層
５１１ Ａｌ層（又はＡｌ合金層）
５１４ 銅シード膜
５１７ 保護膜
Ｗ 線幅
Ｓ 線間隔
ｄ 直径
Ｌ スパイラル回数

Claims (11)

1. 基体上にボンディングパッド層と積層インダクタとを備え、該積層インダクタが、最下層インダクタ層上に上層インダクタ層を積層させた構成を有し、前記最下層インダクタ層が、前記ボンディングパッド層と同一の材料からなることを特徴とするＲＦ集積回路。
2. 前記最下層インダクタ層とボンディングパッド層とがＡｌ又はその合金からなる層であり、前記上層インダクタ層が銅又はその合金からなる層である請求項１に記載のＲＦ集積回路。
3. 前記最下層インダクタ層とボンディングパッド層とが、同一の材料からなる単一層をパターニングすることにより同時に得られた層である請求項１に記載のＲＦ集積回路。
4. 前記最下層インダクタ層とボンディングパッド層とが第１絶縁膜で覆われ、前記最下層インダクタ層と上層インダクタ層とが前記第１絶縁膜に形成されたバービアを介して接続されている請求項１に記載のＲＦ集積回路。
5. 前記最下層インダクタ層と上層インダクタ層との間に配置されたパッシベーション膜と、前記上層インダクタ層の側壁を覆い前記第１絶縁膜上に形成された第２絶縁膜とを更に備える請求項４に記載のＲＦ集積回路。
6. 基体上にボンディングパッド層と最下層インダクタ層の形成用の同一材料からなる単一層を形成する工程と、該単一層をパターニングすることで、最下層インダクタ層とボンディングパッド層とを同時に形成する工程と、前記最下層インダクタ層上に上層インダクタ層を積層する工程とを含むことを特徴とするＲＦ集積回路の製造方法。
7. 前記最下層インダクタ層とボンディングパッド層とがＡｌ又はその合金からなる層であり、前記上層インダクタ層が銅又はその合金からなる層である請求項６に記載のＲＦ集積回路の製造方法。
8. 前記最下層インダクタ層とボンディングパッド層とが第１絶縁膜で覆われ、前記最下層インダクタ層と上層インダクタ層とが前記第１絶縁膜に形成されたバービアを介して接続されており、
   前記上層インダクタ層を積層する工程が、前記最下層インダクタ層とボンディングパッド層とを前記第１絶縁膜で覆う工程と、該第１絶縁膜の前記最下層インダクタ層上に前記バービアを形成する工程と、該バービアを介して前記最下層インダクタ層と接続する前記上層インダクタ層を形成する工程とからなる請求項６に記載のＲＦ集積回路の製造方法。
9. 前記最下層インダクタ層と上層インダクタ層との間に配置されたパッシベーション膜と、前記上層インダクタ層の側壁を覆い前記第１絶縁膜上に形成された第２絶縁膜とを更に備え、前記上層インダクタ層が銅又は銅合金からなり、
   前記上層インダクタ層を形成する工程が、前記バービアをパッシベーション膜と銅シード膜の順で覆う工程と、該銅シード膜上に上層インダクタ層の形状の開口部を有するレジスト膜を形成する工程と、前記開口部を銅電解めっき法により銅又は銅合金で埋め込むことにより上層インダクタ層を形成する工程と、前記レジスト膜除去後に上層インダクタ層をマスクとしてパッシベーション膜及び銅シード膜を除去する工程と、前記第１絶縁膜上に前記上層インダクタ層の側壁を覆う第２絶縁膜を形成する工程とからなる請求項８に記載のＲＦ集積回路の製造方法。
10. 前記最下層インダクタ層と上層インダクタ層との間に配置されたパッシベーション膜と、前記上層インダクタ層の側壁を覆い前記第１絶縁膜上に形成された第２絶縁膜とを更に備え、前記上層インダクタ層が銅からなり、
    前記上層インダクタ層を形成する工程が、前記バービアをパッシベーション膜と銅シード膜の順で覆う工程と、該銅シード膜上に前記第２絶縁膜を形成する工程と、該第２絶縁膜上に上層インダクタ層形成領域が開口したエッチングマスクを形成する工程と、該エッチングマスクを用いて前記第２絶縁膜をエッチングして開口部を形成する工程と、該開口部を電解めっき法により銅又は銅合金で埋め込むことにより上層インダクタ層を形成する工程とからなる請求項８に記載のＲＦ集積回路の製造方法。
11. 前記第２絶縁膜のエッチングが、Ｏ₂ガス、Ｎ₂ガス、Ａｒガス、Ｆ含有ガス、又はこれらガスの混合物に由来するプラズマを利用したドライエッチングである請求項１０に記載のＲＦ集積回路の製造方法。

Images