CN115831916B - 一种隔离器及芯片 - Google Patents
一种隔离器及芯片 Download PDFInfo
- Publication number
- CN115831916B CN115831916B CN202111091098.2A CN202111091098A CN115831916B CN 115831916 B CN115831916 B CN 115831916B CN 202111091098 A CN202111091098 A CN 202111091098A CN 115831916 B CN115831916 B CN 115831916B
- Authority
- CN
- China
- Prior art keywords
- substrate
- isolator
- insulating substrate
- conductive coil
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 186
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 16
- 229920001721 polyimide Polymers 0.000 claims description 8
- 239000003365 glass fiber Substances 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 6
- 239000011148 porous material Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 abstract description 3
- 238000002360 preparation method Methods 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 13
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 10
- 229910052750 molybdenum Inorganic materials 0.000 description 10
- 239000011733 molybdenum Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000005354 aluminosilicate glass Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Abstract
本申请实施例提供一种隔离器及芯片,第一基板的第一绑定焊盘与第一导电线圈电连接且第一绑定焊盘与第一导电线圈设置在第一绝缘衬底的同一侧;第二基板第二绑定焊盘与第二导电线圈电连接且第二绑定焊盘与第二导电线圈设置在第二绝缘衬底的同一侧;其中,第一导电线圈设置在第一绝缘衬底背离第二绝缘衬底的一侧,第二导电线圈设置在第二绝缘衬底朝向第一绝缘衬底的一侧;沿隔离器的厚度方向,第二绑定焊盘的至少部分与第一基板无交叠。本申请中隔离器采用绝缘衬底作为衬底,制备效率高、工艺难度小且成品良率高,并且具备较大的隔离电压。
Description
【技术领域】
本申请涉及微电子领域,尤其涉及一种隔离器及芯片。
【背景技术】
随着电子信息产业的迅速发展,电子产品的更新迭代速度较快,且电子产品向着越来越高速化、微型化和智能化方向发展,以满足市场对电子产品快反应、低成本、低功耗、轻便易携带等要求。因此,采用低成本且高度集成的电子元器件成为解决以上问题的主要方式。
由于高性能无源器件,尤其是高性能隔离器的集成较为困难且成本较高,因此如何获得低成本的高性能隔离器成为电子信息产业发展过程中亟待解决的问题。目前隔离器主要包括分立式隔离器、板级隔离器以及片上隔离器。分立式隔离器大都采用机械绕线方式绕制线圈、板级隔离器基于印刷电路板制备,因此两者均不适用于电子产品小型化、微型化的发展趋势。
片上隔离器是优选的满足电子信息产业发展的电子元件,但是片上隔离器以单晶硅作为衬底进行制备,一方面,单晶硅的电阻率小且相对介电常数大,片上隔离器存在较大衬底损耗和衬底寄生电容等问题,严重影响片上隔离器的性能;另一方面,大多数片上隔离器采用苯并环丁烯(Benzocyclobutene,BCB)、聚酰亚胺(Polyimide,PI)、二氧化硅(SiO2)等材料作为线圈之间的隔离层材料,导致隔离器的击穿场强低等问题。
【申请内容】
有鉴于此,本申请实施例提供了一种隔离器及芯片,以解决以上问题。
第一方面,本申请实施例提供一种隔离器,包括第一基板和第二基板;第一基板包括第一绝缘衬底、第一导电线圈及第一绑定焊盘,第一导电线圈设置在第一绝缘衬底的一侧;第一绑定焊盘与第一导电线圈电连接且第一绑定焊盘与第一导电线圈设置在第一绝缘衬底的同一侧;第二基板包括第二绝缘衬底、第二导电线圈及第二绑定焊盘,第二导电线圈设置在第二绝缘衬底朝向第一绝缘衬底的一侧;第二绑定焊盘与第二导电线圈电连接且第二绑定焊盘与第二导电线圈设置在第二绝缘衬底的同一侧;其中,第一导电线圈设置在第一绝缘衬底背离第二绝缘衬底的一侧;沿隔离器的厚度方向,第二绑定焊盘的至少部分与第一基板无交叠。
在第一方面的一种实现方式中,第一绑定焊盘靠近隔离器的第一端设置,第二绑定焊盘靠近隔离器的第二端设置,第一端与第二端相对设置。
在第一方面的一种实现方式中,第一基板包括第一绝缘层,第一绝缘层设置在第一绑定焊盘远离第一绝缘基板的一侧;第二基板包括第二绝缘层,第二绝缘层设置在第二绑定焊盘远离第二绝缘基板的一侧;隔离器包括第一过孔和第二过孔,第一过孔贯穿第一绝缘层且第一绝缘层围绕第一过孔,第二过孔贯穿第二绝缘层且第二绝缘层围绕第二过孔;沿隔离器的厚度方向,第一过孔暴露至少部分第一绑定焊盘,第二过孔暴露至少部分第二绑定焊盘。
在第一方面的一种实现方式中,隔离器包括第三过孔,第三过孔贯穿第一基板,且第一基板围绕第三过孔;沿隔离器的厚度方向,第三过孔覆盖第二过孔的至少部分。
在第一方面的一种实现方式中,第二绑定焊盘靠近隔离器的第二端设置,且第二基板相对于第一基板向靠近第二端的方向外延;其中,第二绑定焊盘设置在第二基板相对于第一基板向第二端外延的区域。
在第一方面的一种实现方式中,第一绝缘衬底为玻璃、陶瓷、玻纤板、聚酰亚胺膜中的一种;第二绝缘衬底为玻璃、陶瓷、玻纤板、聚酰亚胺膜中的一种。
在第一方面的一种实现方式中,第一绝缘衬底及第二绝缘衬底的厚度均小于等于0.5mm。
在第一方面的一种实现方式中,第一导电层的材料为铝、钼、银、铬、镍、钛和铜中的至少一种,第二导电层的材料为铝、钼、银、铬、镍、钛和铜中的至少一种;第三导电层的材料为铝、钼、银、铬、镍、钛和铜中的至少一种,第四导电层的材料为铝、钼、银、铬、镍、钛和铜中的至少一种。
在第一方面的一种实现方式中,第一绑定焊盘、第二绑定焊盘的厚度均大于等于600nm。
在第一方面的一种实现方式中,第一导电线圈中包括第一螺旋线圈和第二螺旋线圈,第一螺旋线圈与第二螺旋线圈并联;第二导电线圈中包括第三螺旋线圈和第四螺旋线圈,第三螺旋线圈与第四螺旋线圈并联。
在第一方面的一种实现方式中,第一基板还包括第一连接线和第二连接线,第一连接线的一端连接第一导电线圈的外围端点且另一端连接一个第一绑定焊盘,第二连接线的一端连接第一导电线圈的内围端点且另一端连接另一个第一绑定焊盘;第一基板还包括第三连接线和第四连接线,第三连接线的一端连接第二导电线圈的外围端点且另一端连接一个第二绑定焊盘,第四连接线的一端连接第二导电线圈的内围端点且另一端连接另一个第二绑定焊盘;第一连接线、第二连接线、第三连接线及第四连接线均为整面结构。
在第一方面的一种实现方式中,第一绝缘衬底包括第一刻缝且第二连接线设置在第一刻缝内,和/或,第二绝缘衬底包括第二刻缝且第二连接线设置在第二刻缝内。
第二方面,本申请实施例提供一种芯片,包括如第一方面提供的隔离器。
本申请实施例提供隔离器的基板采用绝缘衬底作为衬底,因此可以采用绝缘衬底的切割工艺制备形成,制备效率高、工艺难度小且成品良率高。采用绝缘衬底作为衬底相对于现有技术采用硅基作为衬底,可以明显节约成本,并且能够大幅减小衬底损耗与衬底寄生电容,从而大幅提高隔离器的性能,使得隔离器的隔离电压可以大于10000V。
【附图说明】
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请一个实施例提供的隔离器的一种剖面示意图;
图2为本申请一个实施例提供的隔离器的另一种剖面示意图;
图3为本申请另一个实施例提供的隔离器的一种剖面示意图;
图4为本申请另一个实施例提供的隔离器的另一种剖面示意图;
图5为本申请一个实施例提供的隔离器的一种平面分解示意图;
图6为本申请又一个实施例提供的隔离器的一种剖面示意图;
图7为本申请再一个实施例提供的隔离器的一种剖面示意图;
图8为本申请一个实施例提供的隔离器中第一导电线圈与第二导电线圈的示意图;
图9为本申请另一个实施例提供的隔离器中第一导电线圈的示意图;
图10为本申请另一个实施例提供的隔离器中第二导电线圈的示意图;
图11为本申请实施例提供的一种芯片的示意图。
【具体实施方式】
为了更好的理解本申请的技术方案,下面结合附图对本申请实施例进行详细描述。
应当明确,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
应当理解,本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
本说明书的描述中,需要理解的是,本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语,是指在合理的工艺操作范围内或者公差范围内,可以大体上认同的,而不是一个精确值。
应当理解,尽管在本申请实施例中可能采用术语第一、第二、第三等来描述连接线等,但这些连接线等不应限于这些术语。这些术语仅用来将连接线等彼此区分开。例如,在不脱离本申请实施例范围的情况下,第一连接线也可以被称为第二连接线,类似地,第二连接线也可以被称为第一连接线。
本案申请人通过细致深入研究,对于现有技术中所存在的问题,而提供了一种解决方案。
图1为本申请一个实施例提供的隔离器的一种剖面示意图,图2为本申请一个实施例提供的隔离器的另一种剖面示意图;图3为本申请另一个实施例提供的隔离器的一种剖面示意图,图4为本申请另一个实施例提供的隔离器的另一种剖面示意图;图5为本申请一个实施例提供的隔离器的一种平面分解示意图。需要说明的是,图1与图2分别为一个隔离器中沿不同位置的切割线所在的剖面示意图,图3与图4分别为一个隔离器中沿不同位置的切割线所在的剖面示意图。
请结合图1、图2与图5、图3、图4与图5,本申请实施例提供的隔离器包括第一基板10和第二基板20,第一基板10位于第二基板20的一侧,如图1-图4所示的,第一基板10位于第二基板20的上侧。
请结合图1与图2、图3与图4,第一基板10包括第一绝缘衬底11、第一导电线圈121、第一绑定焊盘123,其中,第一导电线圈121与第一绑定焊盘123电连接,且第一导电线圈121与第一绑定焊盘123设置在第一绝缘衬底11的同一侧。
请结合图1与图2、图3与图4,第二基板20包括第二绝缘衬底21、第二导电线圈221、第二绑定焊盘223,其中,第二导电线圈221与第二绑定焊盘223电连接,且第二导电线圈221与第二绑定焊盘223设置在第二绝缘衬底21的同一侧。
其中,第一导电线圈121设置在第一绝缘衬底11背离第二绝缘衬底21的一侧,第二导电线圈121设置在第二绝缘衬底21朝向第一绝缘衬底11的一侧。也就是,第一绝缘衬底11位于第一导电线圈121/第一绑定焊盘123与第二导电线圈221/第二绑定焊盘223之间,且第二导电线圈221/第二绑定焊盘223位于第一绝缘衬底11与第二绝缘衬底11之间。
进一步地,沿隔离器的厚度方向,第二绑定焊盘223的至少部分与第一基板10无交叠,也就是,第一基板10暴露第二绑定焊盘223的至少部分,则可以实现第二绑定焊盘223与外接信号线40的绑定。
本申请实施例提供一种由至少两个基板堆叠形式的平面隔离器,并且构成平面隔离器的基板采用绝缘衬底作为衬底,则本申请中的平面隔离器可以采用绝缘的切割工艺制备形成,例如,可以在大玻璃上制备阵列排布的第一导电线圈121/第二导电线圈221、第一绑定焊盘123/第二绑定焊盘223,然后将制备有第一导电线圈121及第一绑定焊盘123的大玻璃和制备有第二导电线圈221及第二绑定焊盘223的大玻璃进行堆叠,然后对堆叠后的大玻璃进行切割形成多个隔离器。
由于相同面积的绝缘衬底的成本远低于硅基衬底的成本,本申请实施例中提供的隔离器采用绝缘衬底作为衬底相对于现有技术采用硅基作为衬底,可以明显节约成本。此外,本申请实施例采用绝缘衬底切割工艺,例如,可以通过切割叠加的大玻璃形成上万个隔离器,因此提高制备效率且降低成本。本申请实施例提供的隔离器的成本约为现有技术中硅基衬底隔离器的成本的十分之一。
此外,在本申请实施例中,由于绝缘衬底相较于硅基衬底有更大的电阻率和更小的介电常数,能够大幅减小衬底损耗与衬底寄生电容,从而大幅提高隔离器的性能。
现有技术中采用硅基衬底的隔离器的相邻导电线圈之间的绝缘层通常采用薄膜沉积技术制备形成,该些绝缘层的厚度通常为微米量级,因此现有技术中隔离器的隔离电压的极限为6000V。而绝缘衬底的厚度为毫米量级,第一导电线圈121与第二导电线圈221之间包括第一绝缘衬底11,能够使隔离器具有较大的击穿场强,因此本申请实施例提供的隔离器的隔离电压可以大于10000V。
在本申请的一个实施例中,第一绑定焊盘123可以与第一导电线圈121同层设置,则第一绑定焊盘123与第一导电线圈121、第一连接线122可以同时制备。第二绑定焊盘223可以与第二导电线圈221同层设置,则第二绑定焊盘223与第二导电线圈221、第三连接线222可以同时制备。
具体地,如图1-图4所示,第一基板10包括第一绝缘衬底11、第一导电层12、第二导电层13及第一绝缘层14,并且第一导电层12、第二导电层13及第一绝缘层14可以位于第一绝缘衬底11的同侧且第一绝缘层14设置在第一导电层12远离第一绝缘衬底11的一侧。
进一步地,请结合图1、图2与图5、结合图3、图4与图5,第一导电层12包括第一导电线圈121、第一连接线122及第一绑定焊盘123,其中,如图5所示,第一导电线圈121可以为螺旋线圈,且第一连接线122的一端与第一导电线圈121的外围端点电连接,另一端与第一绑定焊盘123电连接。
进一步地,请结合图1、图2与图5、结合图3、图4与图5,第二导电层13包括第二连接线131,其中,如图5所示,第二连接线131的一端与第一导电线圈121的内围端点电连接,另一端与另一个第一绑定焊盘123电连接。
具体地,如图1-图4所示,第二基板20包括第二绝缘衬底21、第三导电层22、第四导电层23及第二绝缘层24,并且第三导电层22、第四导电层23及第二绝缘层24可以位于第二绝缘衬底21的同层且第二绝缘层24位于第三导电层22远离第二绝缘衬底的一侧。
进一步地,请结合图1、图2与图5、结合图3、图4与图5,第三导电层22包括第二导电线圈221、第三连接线222及第二绑定焊盘223,其中,如图5所示,第二导电线圈221可以为螺旋线圈,且第三连接线222的一端与第二导电线圈221的外围端点电连接,另一端与第二绑定焊盘223电连接。
进一步地,请结合图1、图2与图5、结合图3、图4与图5,第四导电层23包括第四连接线231,其中,如图5所示,第四连接线231的一端与第二导电线圈221的内围端点电连接,另一端与另一个第二绑定焊盘223电连接。
在本申请实施例中,如图1与图2所示,第一绝缘衬底11位于第三导电层221与第一导电层121之间,也就是说,第一导电线圈121与第二导电线圈221之间设置有第一绝缘衬底11,第一绑定焊盘123与第二绑定焊盘223之间设置有第一绝缘衬底21。
在本申请的一个实施例中,如图1-图5所示,第一绑定焊盘123靠近隔离器的第一端设置,第二绑定焊盘223靠近隔离器的第二端设置,且第一端与第二端相对设置。具体地,第一绑定焊盘123与第二绑定焊盘223沿第一方向X排布,且第一绑定焊盘123与第二绑定焊盘223分别靠近隔离器中沿第一方向X分布的第一端和第二端。例如,如图1-图5所示,第一绑定焊盘123设置在靠近隔离器左端的位置,第二绑定焊盘223设置在靠近隔离器右端的位置。
在本申请的一个实施例中,如图1-2所示,隔离器包括第一过孔100,第一过孔100贯穿第一基板10且第一基板10围绕第一过孔100。并且,沿着隔离器的厚度方向,第一过孔100覆盖第二绑定焊盘223。也就是说,第一基板10在第二绑定焊盘223的上方做了净空设计。
在本申请的一个实施例中,如图1-4所示,第一基板10包括第一绝缘层14,第一绝缘层14设置在第一绑定焊盘123远离第一绝缘基板11的一侧。且隔离器包括第一过孔140,第一过孔140贯穿第一绝缘层14且第一绝缘层14围绕第一过孔140。沿隔离器的厚度方向,第一过孔140暴露至少部分第一绑定焊盘123,使得第一绑定焊盘123可以与外接信号线30绑定。
第二基板20包括第二绝缘层24,第二绝缘层24设置在第二绑定焊盘223远离第二绝缘基板21的一侧。且隔离器包括第二过孔240,第二过孔240贯穿第二绝缘层24且第二绝缘层24围绕第二过孔240。沿隔离器的厚度方向,第二过孔240暴露至少部分第二绑定焊盘223,使得第二绑定焊盘223可以通过第二过孔240进行暴露,进而可以实现与外接信号线30的绑定。
在本实施例的一种实现方式中,如图1与图2所示,隔离器包括第三过孔100,第三过孔100贯穿第一基板10且第一基板10围绕第三过孔100。沿隔离器的厚度方向,第三过孔100覆盖第二过孔240的至少部分。如图1与图2所示,由于第第二过孔240暴露第二绑定焊盘223的至少部分,则第三过孔100与第二过孔240贯通且暴露第二绑定焊盘223的至少部分。则尽管第一基板10设置在第二基板20的上方,但是第一基板10在第二绑定焊盘223所在位置的至少部分区域做了净空设计,使得第二绑定焊盘223至少部分暴露,能够与外接信号线40绑定。
在本实施例的另一种实现方式中,第二绑定焊盘223靠近隔离器的第二端设置,且第二基板20相对于第一基板10向靠近第二端的方向外延。例如,如图3与图4所示,隔离器的右端为隔离器的第二端,则第二基板20相对于第一基板10向隔离器的右端方向外延,即第二基板20的右端与第一基板10的右端沿隔离器的厚度方向不对齐,且第二基板20的右端突出于第一基板20的右端。
进一步地,第二绑定焊盘223设置在第二基板20相对于第一基板10向第二端外延的区域。例如,如图3与图4所示,第二基板20的右端突出于第一基板的右端,则第二绑定焊盘223设置在第二基板20相对于第一基板10突出的位置处,因此,第二绑定焊盘223不会被第一基板10遮挡,相当于第一基板10在第二绑定焊盘223所靠近的一端做了避让设计。则第二绑定焊盘223被第二过孔240暴露的部分同样不会被第一基板10遮挡,因此第二绑定焊盘223能够与外接信号线40绑定。
在本申请的一个实施例中,第一绑定焊盘123与第二导电层13异层设置。
在一种实现方式中,如图1-图4所示,第二导电层13设置在第一导电层12远离第一绝缘衬底11的一侧,则第二连接线131与第一导电线圈121、第一绑定焊盘123之间包括绝缘层,且第二连接线131可以通过位于该绝缘层中的过孔与第一导电线圈121的内围端点电连接且可以通过该绝缘层中的过孔与第一绑定焊盘123电连接。其中,第二连接线131与第一导电线圈121、第一绑定焊盘123之间所包括绝缘层为第一绝缘层14中的一个子绝缘层。
图6为本申请又一个实施例提供的隔离器的一种剖面示意图。
在另一种实现方式中,如图6所示,第二导电层13设置在第一导电层12靠近第一绝缘衬底11的一侧,且第一绝缘衬底11包括第一刻缝且第二连接线131设置在第一刻缝内。
此外,为了保证第一导电层12具备平整的承载面,则在第一刻缝内制备完成第二连接线131后,需要通过第三绝缘层15填充第一刻缝。第一导电线圈121的内围端点及第一绑定焊盘123可以通过填充在第一刻缝内的第三绝缘层15所包括的过孔实现与第二连接线131的电连接。
在本申请的一个实施例中,第二绑定焊盘223与第四导电层23异层设置。
在一种实现方式中,如图1-图4所示,第四导电层23设置在第三导电层22远离第二绝缘衬底21的一侧,且第四连接线231与第二导电线圈221、第二绑定焊盘223之间包括绝缘层,且第四连接线231可以通过位于该绝缘层中的过孔与第二导电线圈221的内围端点电连接且可以通过该绝缘层中的过孔与第二绑定焊盘223电连接。其中,第二连接线131与第二导电线圈221、第二绑定焊盘223之间所包括绝缘层为第二绝缘层24中的一个子绝缘层。
在另一种实现方式中,如图6所示,第四导电层23设置在第三导电层22靠近第二绝缘衬底21的一侧,且第二绝缘衬底21包括第二刻缝且第四连接线231设置在第二刻缝内。
此外,为了保证第三导电层22具备平整的承载面,则在第二刻缝内制备完成第四连接线231后,需要通过第四绝缘层25填充第二刻缝。第二导电线圈221的内围端点及第二绑定焊盘223可以通过填充在第二刻缝内的第四绝缘层25所包括的过孔实现与第四连接线231的电连接。
图7为本申请再一个实施例提供的隔离器的一种剖面示意图。
在本申请的一个实施例中,如图7所示,第一基板10中的第二导电层13位于第一导电层12远离第一绝缘衬底11的一侧,第二基板20中的第四导电层23位于第三导电层22靠近第二绝缘衬底21的一侧。则第一导电线圈121位于第二导电层13靠近第二导电线圈221的一侧,且第二导电线圈221位于第四导电层23靠近第一导电线圈121的一侧。
即第一导电线圈121与第二导电线圈221之间不包括其他导电层,避免第一导电线圈121与第二导电线圈221之间的信号免受其他信号线的干扰。
在一个具体的技术方案中,如图7所示,第三导电层22与第四导电层23设置在第一绝缘衬底11与第二绝缘衬底21之间,且第四导电层23中的第四信号线231第二绝缘衬底21的刻缝中。
需要说明的是,虽然图6与图7所示实施例未示意出暴露第一绑定焊盘123与第二绑定焊盘223具体方式,但是,图6与图7中,第一绑定焊盘123与第二焊盘223的暴露方式可以与图1-图4所示实施例中的任意一种方式相同。
在本申请的一个实施例中,第一绝缘衬底11为玻璃、陶瓷、玻纤板、聚酰亚胺膜中的一种,第二绝缘衬底21为玻璃、陶瓷、玻纤板、聚酰亚胺膜中的一种。其中,第一绝缘衬底11和/或第二绝缘衬底21可以为三氧化二铝陶瓷、环氧玻璃纤维板中的一种。
此外,第一绝缘衬底11可以为无碱玻璃、硅铝玻璃、苏打玻璃中的一种,且第二绝缘衬底21为无碱玻璃、硅铝玻璃、苏打玻璃中的一种。该些玻璃尺寸稳定性强,还具有精细间距通孔的能力、对温度和湿度的稳定性、与器件匹配的热膨胀系数(CTE)以及大面积低成本的可用性。
在本申请的一个实施例中,第一绝缘衬底11及第二绝缘衬底21的厚度均小于等于0.5mm,例如第一绝缘衬底11与第二绝缘衬底21的厚度为0.1mm或者0.2mm,此厚度兼顾器件良好的隔离效果及较高的耐压性能的同时,可以实现大面积生产,降低成本。
第一导电层12的材料为铝、钼、银、铬、镍、钛和铜中的至少一种,第二导电层13的材料为铝、钼、银、铬、镍、钛和铜中的至少一种;第三导电层22的材料为铝、钼、银、铬、镍、钛和铜中的至少一种,第四导电层23的材料为铝、钼、银、铬、镍、钛和铜中的至少一种。
在一种具体的一种技术方案中,第一导电层12、第二导电层13、第三导电层22及第四导电层23的材料可以相同。则可以在相同的成膜设备中制备第一导电层12、第二导电层12、第三导电层22及第四导电层23。
在一种实现方式中,第一导电层12、第二导电层13、第三导电层22及第四导电层23可以均为单一材料的导电膜层。
在一种实现方式中,第一导电层12、第二导电层13、第三导电层22及第四导电层23可以均为多种材料的导电膜层,例如,均为钼、铝、钼的叠加复合膜层。
在一种实现方式中,第一导电层12、第二导电层13、第三导电层22及第四导电层23中的部分可以为单一材料的导电膜层,且另一部分为多种材料的导电膜层。
在本申请的一个实施例中,第一导电层12、第三导电层22的厚度均大于等于600nm。由于第一导电层12与第三导电层22中分别包括第一绑定焊盘123和第二绑定焊盘223,发明人发现,当第一绑定焊盘123与第二绑定焊盘223沿隔离器的厚度方向的厚度均大于等于600nm时,两者与外接信号线具备优良的绑定特性。
进一步地,第二导电层13与第四导电层23的厚度也可以均大于等于600nm。
在本申请的一个实施例中,隔离器厚度可以做到大约0.5mm,且其长宽可以大约为2mm*2mm,则采用本申请发明构思的隔离器也可以做到细微结构。
图8为本申请一个实施例提供的隔离器中第一导电线圈与第二导电线圈的示意图。
在本申请的一个实施例中,如图5及图8所示,第一导电线圈121中包括N圈第一导电线,N≥1;且第一导电线的宽度为w1,w1≤100μm,例如,w1≤30μm。其中,具体地,20μm≥w1≥2μm,例如,w1=5μm或者w1=15μm。此线宽可以做到较高良率,以及优秀的电学性能。。
且第二导电线圈221中包括M圈第二导电线,M≥1;且第二导电线的宽度为w2,w2≤100μm,例如,w2≤30μm。其中,具体地,20μm≥w2≥2μm,例如,w2=5μm或者w2=15μm。
进一步地,N≥2,也就是说,第一导电线圈121中包括多圈第一导电线;相邻第一导电线之间的最小距离为d1,d1≤100μm,例如,d1≤30μm。其中,具体地,20μm≥d1≥2μm,例如,d1=5μm或者d1=15μm。
且M≥2,也就是说,第二导电线圈221中包括多圈第二导电线;相邻第二导电线之间的最小距离为d2,d2≤100μm,例如,d2≤30μm。。其中,具体地,20μm≥d2≥2μm,例如,d2=5μm或者d2=15μm。
在本申请的一个实施例中,如图5及图8所示,第一导电线圈121为一条包括至少一圈第一导电线的螺旋线圈,第二导电线圈221为一条包括至少一圈第二导电线的螺旋线圈。
图9为本申请另一个实施例提供的隔离器中第一导电线圈的示意图,图10为本申请另一个实施例提供的隔离器中第二导电线圈的示意图。
如图9所示,第一导电线圈121中包括第一螺旋线圈121a和第二螺旋线圈121b,且第一螺旋线圈121a与第二螺旋线圈121b并联。也就是说,第一导电线圈121由至少两条并联的螺旋线圈并联而成。
进一步地,第一螺旋线圈121a包括多圈第一导电线、第二螺旋线圈121b包括多圈第一导电线。并且,第一螺旋线圈121a中的多圈第一导电线中,第一导电线的宽度也为w1,相邻第一导电线之间的最小距离也为d1;第二螺旋线圈121b中的多圈第一导电线中,第一导电线的宽度也为w1,相邻第一导电线之间的最小距离也为d1。
如图10所示,第二导电线圈221中包括第三螺旋线圈221a和第四螺旋线圈221b,且第三螺旋线圈221a与第四螺旋线圈221b并联。也就是说,第二导电线圈221由至少两条并联的螺旋线圈并联而成。
进一步地,第三螺旋线圈221a包括多圈第一导电线、第四螺旋线圈221b包括多圈第二导电线。并且,第三螺旋线圈221a中的多圈第二导电线中,第二导电线的宽度也为w2,相邻第二导电线之间的最小距离也为d2;第四螺旋线圈221b中的多圈第二导电线中,第二导电线的宽度也为w2,相邻第二导电线之间的最小距离也为d2。
在一种实现方式中,第一导电线圈121中的至少两条螺旋线圈分别在第一导电线圈121的外围端点和内围端点电连接。
在一种实现方式中,第二导电线圈221中的至少两条螺旋线圈分别在第二导电线圈221的外围端点和内围端点电连接。
通过将螺旋线圈并联形成导电线圈,进一步提高电感值,增加耦合性能。
在本申请的一个实施例中,虽然第一导电线圈121包括并联的第一螺旋线圈121a和第二螺旋线圈121b,第二导电线圈221包括并联的第三螺旋线圈221a和第四螺旋线圈221b,但是,与第一导电线圈121分别电连接的第一连接线122及第二连接线131均为整面结构,与第二导电线圈221分别电连接的第三连接线222及第四连接线231均为整面结构。
即一条连续整面设计的第一连接线122同时与第一螺旋线圈121a、第二螺旋线圈121b电连接,且一条连续整面设计的第二连接线131同时与第一螺旋线圈121a、第二螺旋线圈121b电连接;一条连续整面设计的第三连接线222同时与第三螺旋线圈221a、第四螺旋线圈221b电连接,且一条连续整面设计的第四连接线231同时与第三螺旋线圈221a、第四螺旋线圈221b电连接。
图11为本申请实施例提供的一种芯片的示意图。
如图11所示,本申请实施例还提供一种芯片01,芯片01包括上述任意一个实施例提供的隔离器,此外,芯片01中还可以包括其他电子元器件,例如,电阻、电容等。将本申请实施例提供的隔离器与其他电子元器件封装后可以形成本申请实施例提供的芯片01。
在本申请实施例中,由于隔离器的制备工艺简单且成本低,因此能够降低芯片的制作难度及成本;此外,由于隔离器的隔离电压相对于现有技术明显增大,因此能够明显提升芯片的性能。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (11)
1.一种隔离器,其特征在于,包括:
第一基板,所述第一基板包括:
第一绝缘衬底;
第一导电线圈,所述第一导电线圈设置在所述第一绝缘衬底的一侧;
第一绑定焊盘,所述第一绑定焊盘与所述第一导电线圈电连接且所述第一绑定焊盘与所述第一导电线圈设置在所述第一绝缘衬底的同一侧;
第二基板,所述第二基板包括:
第二绝缘衬底;
第二导电线圈,所述第二导电线圈设置在所述第二绝缘衬底朝向所述第一绝缘衬底的一侧;
第二绑定焊盘,所述第二绑定焊盘与所述第二导电线圈电连接且所述第二绑定焊盘与所述第二导电线圈设置在所述第二绝缘衬底的同一侧;
其中,所述第一导电线圈设置在所述第一绝缘衬底背离所述第二绝缘衬底的一侧;沿所述隔离器的厚度方向,所述第二绑定焊盘的至少部分与所述第一基板无交叠;所述第一绑定焊盘靠近所述隔离器的第一端设置,所述第二绑定焊盘靠近所述隔离器的第二端设置,所述第一端与所述第二端相对设置。
2.根据权利要求1所述的隔离器,其特征在于,所述第一基板包括第一绝缘层,所述第一绝缘层设置在所述第一绑定焊盘远离所述第一绝缘衬底的一侧;
所述第二基板包括第二绝缘层,所述第二绝缘层设置在所述第二绑定焊盘远离所述第二绝缘衬底的一侧;
所述隔离器包括第一过孔和第二过孔,所述第一过孔贯穿所述第一绝缘层且所述第一绝缘层围绕所述第一过孔;所述第二过孔贯穿所述第二绝缘层且所述第二绝缘层围绕所述第二过孔;
沿所述隔离器的厚度方向,所述第一过孔暴露至少部分所述第一绑定焊盘,所述第二过孔暴露至少部分所述第二绑定焊盘。
3.根据权利要求2所述的隔离器,其特征在于,所述隔离器包括第三过孔,所述第三过孔贯穿所述第一基板,且所述第一基板围绕所述第三过孔;
沿所述隔离器的厚度方向,所述第三过孔覆盖所述第二过孔的至少部分。
4.根据权利要求2所述的隔离器,其特征在于,所述第二绑定焊盘靠近所述隔离器的第二端设置,且所述第二基板相对于所述第一基板向靠近所述第二端的方向外延;
其中,所述第二绑定焊盘设置在所述第二基板相对于所述第一基板向所述第二端外延的区域。
5.根据权利要求1所述的隔离器,其特征在于,所述第一绝缘衬底为玻璃、陶瓷、玻纤板、聚酰亚胺膜中的一种;所述第二绝缘衬底为玻璃、陶瓷、玻纤板、聚酰亚胺膜中的一种。
6.根据权利要求1所述的隔离器,其特征在于,所述第一绝缘衬底及所述第二绝缘衬底的厚度均小于等于0.5mm。
7.根据权利要求1所述的隔离器,其特征在于,所述第一绑定焊盘、所述第二绑定焊盘的厚度均大于等于600nm。
8.根据权利要求1所述的隔离器,其特征在于,所述第一导电线圈中包括第一螺旋线圈和第二螺旋线圈,所述第一螺旋线圈与所述第二螺旋线圈并联;
所述第二导电线圈中包括第三螺旋线圈和第四螺旋线圈,所述第三螺旋线圈与所述第四螺旋线圈并联。
9.根据权利要求8所述的隔离器,其特征在于,
所述第一基板还包括第一连接线和第二连接线;所述第一连接线的一端连接所述第一导电线圈的外围端点且另一端连接一个所述第一绑定焊盘;所述第二连接线的一端连接所述第一导电线圈的内围端点且另一端连接另一个所述第一绑定焊盘;
所述第二基板还包括第三连接线和第四连接线;所述第三连接线的一端连接所述第二导电线圈的外围端点且另一端连接一个所述第二绑定焊盘;所述第四连接线的一端连接所述第二导电线圈的内围端点且另一端连接另一个所述第二绑定焊盘;
所述第一连接线、所述第二连接线、所述第三连接线及所述第四连接线均为整面结构。
10.根据权利要求9所述的隔离器,其特征在于,所述第一绝缘衬底包括第一刻缝且所述第二连接线设置在所述第一刻缝内;和/或,
所述第二绝缘衬底包括第二刻缝且所述第二连接线设置在所述第二刻缝内。
11.一种芯片,其特征在于,包括如权利要求1-10任意一项所述的隔离器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111091098.2A CN115831916B (zh) | 2021-09-17 | 2021-09-17 | 一种隔离器及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111091098.2A CN115831916B (zh) | 2021-09-17 | 2021-09-17 | 一种隔离器及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115831916A CN115831916A (zh) | 2023-03-21 |
CN115831916B true CN115831916B (zh) | 2024-03-15 |
Family
ID=85515629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111091098.2A Active CN115831916B (zh) | 2021-09-17 | 2021-09-17 | 一种隔离器及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115831916B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030576A (zh) * | 2006-03-03 | 2007-09-05 | 精工爱普生株式会社 | 电子基板、半导体装置及电子机器 |
CN103887287A (zh) * | 2012-12-21 | 2014-06-25 | 瑞萨电子株式会社 | 半导体装置和半导体装置的制造方法 |
JP2018166160A (ja) * | 2017-03-28 | 2018-10-25 | 京セラ株式会社 | Rfid用基板およびrfidタグ |
CN112071586A (zh) * | 2016-08-30 | 2020-12-11 | 三星电机株式会社 | 电感器及制造电感器的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013179333A1 (en) * | 2012-05-29 | 2013-12-05 | Fuji Electric Co., Ltd. | Isolator and isolator manufacturing method |
JP2018018868A (ja) * | 2016-07-26 | 2018-02-01 | イビデン株式会社 | コイル基板及びその製造方法 |
-
2021
- 2021-09-17 CN CN202111091098.2A patent/CN115831916B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030576A (zh) * | 2006-03-03 | 2007-09-05 | 精工爱普生株式会社 | 电子基板、半导体装置及电子机器 |
CN103887287A (zh) * | 2012-12-21 | 2014-06-25 | 瑞萨电子株式会社 | 半导体装置和半导体装置的制造方法 |
CN112071586A (zh) * | 2016-08-30 | 2020-12-11 | 三星电机株式会社 | 电感器及制造电感器的方法 |
JP2018166160A (ja) * | 2017-03-28 | 2018-10-25 | 京セラ株式会社 | Rfid用基板およびrfidタグ |
Also Published As
Publication number | Publication date |
---|---|
CN115831916A (zh) | 2023-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4844045B2 (ja) | 電子部品及びその製造方法 | |
JP4367487B2 (ja) | コイル部品 | |
KR100737188B1 (ko) | 전자 부품 및 그 제조 방법 | |
US8320093B2 (en) | Composite electronic device | |
US8093983B2 (en) | Narrowbody coil isolator | |
EP2211597A1 (en) | Wiring board and capacitor to be built into wiring board | |
JP2007019498A (ja) | 半導体マルチチップパッケージ | |
JP2005039243A (ja) | 中間基板 | |
JP5169985B2 (ja) | 半導体装置 | |
US20210351486A1 (en) | Transmission line substrate and structure of mounting transmission line substrate | |
KR20090092246A (ko) | 전자 부품 | |
WO2017057542A1 (ja) | プローブカード用積層配線基板およびこれを備えるプローブカード | |
CN115831916B (zh) | 一种隔离器及芯片 | |
JPWO2019039335A1 (ja) | 電子部品の製造方法及び電子部品 | |
WO2021085269A1 (ja) | Rfidタグ用基板およびrfidタグならびにrfidシステム | |
CN115966548B (zh) | 一种电感器及芯片 | |
CN115966547B (zh) | 一种电感器及芯片 | |
EP3451371A1 (en) | Substrate for mounting electronic component, electronic device and electronic module | |
US20130271251A1 (en) | Substrate-Less Electronic Component | |
KR20070043794A (ko) | 비가역 회로 소자 | |
CN115831915A (zh) | 一种隔离器及芯片 | |
US20090219106A1 (en) | Two-port isolator | |
US11153967B2 (en) | High-frequency module | |
JPH10209328A (ja) | フリップチップセラミック基板 | |
JP2005317725A (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information |
Inventor after: Xu Hongguang Inventor after: Liu Shuihua Inventor before: Liu Shuihua |
|
CB03 | Change of inventor or designer information | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 40087658 Country of ref document: HK |
|
GR01 | Patent grant | ||
GR01 | Patent grant |