JP2016067021A - Ｌｃ並列共振素子および帯域阻止フィルタ - Google Patents

Abstract

【課題】積層体を用いながら高いＱ値を有するＬＣ並列共振素子を提供する。
【解決手段】基材層１０１には面状導体２１が形成され、基材層１０２，１０３にはそれぞれ面状導体２２，２３が形成されている。面状導体２１，２３は、基材層１０１，１０３の略全面に形成されている。面状導体２２は、基材層１０２の第２方向の略全長に亘り形成され、第１方向には積層体１００の他方端ＥＬ２から間隔を空ける形状で形成されている。面状導体２１，２３は、積層体１００の他方端ＥＬ２近傍の層間導体３１で接続されている。面状導体２１，２２は、積層体１００の一方端ＥＬ１近傍の層間導体３２で接続されている。この構成により、面状導体２１からなるインダクタと、面状導体２２，２３の対向部からなるキャパシタとが並列接続された構成が実現される。

【選択図】 図１

Description

この発明は、インダクタとキャパシタとの並列共振回路が積層体に形成されてなるＬＣ並列共振素子に関する。

従来、積層体にインダクタやキャパシタを内蔵してなるＬＣ並列共振素子が各種考案されている。積層体は、複数の誘電体層を積層してなる。各誘電体層には、導体パターンが形成されており、異なる誘電体層の導体パターン同士は、層間導体によって接続されている。これにより、積層体にインダクタはキャパシタを構成する。

キャパシタは、一般的に、異なる誘電体層にそれぞれ形成された平板導体からなり、これら平板導体は、対向するように配置されている。

インダクタは、例えば、特許文献１に示すように、複数の誘電体層に形成されたループ状の線状導体と、これらの線状導体を一本に繋げる層間導体と、によって形成される。これにより、積層方向を軸方向とする螺旋状のインダクタが構成される。

特開２０００−１９６３９１号公報

しかしながら、特許文献１に記載のインダクタは、線状導体によって構成されるため、線路幅が狭く、インダクタのＱ値が低い。このため、このインダクタを含むＬＣ並列共振素子のＱ値も低下する。

したがって、この発明の目的は、積層体を用いながら高いＱ値を有するＬＣ並列共振素子を提供することにある。

本発明のＬＣ並列共振素子は、絶縁性を有する複数の基材層を積層してなる積層体と、該積層体の外面に配置された第１端子および第２端子と、前記積層体の内部の積層方向に沿った異なる位置に設けられ、前記積層方向に直交する平面を有する複数の面状導体と、該複数の面状導体を、前記第１端子と前記第２端子との間を連続的に接続する層間導体と、を備える。そして、前記層間導体で接続される一対の面状導体に挟まれた位置に存在する面状導体を、前記一対の面状導体と、これらを接続する前記層間導体で囲むように、前記層間導体が形成されている。

この構成では、積層体を第１方向に直交する方向（後述の第２方向）に沿って視ると、面状導体と層間導体とによって構成されるインダクタが、スパイラル状となる。したがって、他の形状、例えばミアンダ状で形成するよりも、インダクタのＱ値を高くできる。

また、複数の面状導体は三個以上であり、前記積層方向に隣り合う面状導体は、前記積層方向の中央側の面状導体の面積の方が小さくてもよい。

また、前記第１方向および前記積層方向に直交する第２方向の前記面状導体の長さは、前記第２方向の前記基材層の長さと略同じであってもよい。この構成では、積層体に形成可能な範囲で、可能な限り線路幅が広いインダクタを構成できる。これにより、インダクタのＱ値をさらに高くすることができる。

また、前記面状導体の前記第１方向の長さは、前記第２方向の長さよりも短いことが好ましい。この構成では、線路長が短く、線路幅が広いインダクタとなる。これにより、インダクタのＱ値をさらに高くすることができる。

また、前記基材層は液晶ポリマーからなる態様であってもよい。この構成では、誘電正接が小さい材質からＬＣ並列共振素子が構成されるため、さらにＱ値を高くすることができる。

また、この発明の帯域阻止フィルタは、上述のいずれかに記載のＬＣ並列共振素子を備え、当該ＬＣ並列共振素子の共振周波数を減衰極周波数としている。

この構成では、Ｑ値が高いＬＣ並列共振素子を備えているので、減衰特性が急峻で、減衰帯域幅が狭い帯域阻止フィルタを実現できる。

この発明によれば、積層体を用いながら高いＱ値を有するＬＣ並列共振素子を実現することができる。

本発明の第１の実施形態に係るＬＣ並列共振素子の外観斜視図および分解斜視図である。 本発明の第１の実施形態に係るＬＣ並列共振素子の各基材層を平面視した図である。 本発明の第１の実施形態に係るＬＣ並列共振素子の側面断面図および側面断面の分解図である。 本発明の第１の実施形態に係るＬＣ並列共振素子の等価回路図である。 本発明の第１の実施形態に係るＬＣ並列共振素子と従来のＬＣ並列共振素子の通過特性を示すグラフである。 本発明の第２の実施形態に係るＬＣ並列共振素子の分解斜視図である。 本発明の第２の実施形態に係るＬＣ並列共振素子の側面断面図である。 本発明の第３の実施形態に係るＬＣ並列共振素子の分解斜視図である。 本発明の第３の実施形態に係るＬＣ並列共振素子の側面断面図である。 本発明の第４の実施形態に係るＬＣ並列共振素子の各基材層を平面視した図である。 本発明の第４の実施形態に係るＬＣ並列共振素子の側面断面図である。 本発明の第４の実施形態に係るＬＣ並列共振素子の等価回路図である。 本発明の第５の実施形態に係る通信機器のブロック図である。

本発明の第１の実施形態に係るＬＣ並列共振素子について、図を参照して説明する。図１（Ａ）は、本発明の第１の実施形態に係るＬＣ並列共振素子の外観斜視図である。図１（Ｂ）は、本発明の第１の実施形態に係るＬＣ並列共振素子の分解斜視図である。図２は、本発明の第１の実施形態に係るＬＣ並列共振素子の各基材層を平面視した図である。図３（Ａ）は、本発明の第１の実施形態に係るＬＣ並列共振素子の側面断面図である。図３（Ｂ）は、本発明の第１の実施形態に係るＬＣ並列共振素子の側面断面の分解図である。図４は、本発明の第１の実施形態に係るＬＣ並列共振素子の等価回路図である。図５は、本発明の第１の実施形態に係るＬＣ並列共振素子と従来のＬＣ並列共振素子の通過特性を示すグラフである。

図１（Ａ）に示すように、本発明の第１の実施形態に係るＬＣ並列共振素子１０は、積層体１００を備える。積層体１００は、厚みＤの平板状からなる。積層体１００の平板面（厚みＤに直交する平面）は、それぞれに直交する第１方向と第２方向に広がる矩形である。この際、図１に示すように、第１方向の長さＬＬ１は、第２方向の長さＬＬ２よりも短い（ＬＬ２＞ＬＬ１）であることが好ましい。なお、第２方向の長さＬＬ２は、厚みＤよりも長い（ＬＬ２＞Ｄ）。具体的な寸法例としては、ＬＬ１が０．５ｍｍであり、ＬＬ２が２．５ｍｍであり、Ｄが０．３ｍｍである。

図１（Ｂ）に示すように、積層体１００は、基材層１０１，１０２，１０３を備える。基材層１０１，１０２，１０３は、絶縁性材料からなり、例えば、液晶ポリマーからなる。基材層１０１，１０２，１０３は、積層体１００の底面側から、平板面に直交する方向に、基材層１０１、基材層１０２、基材層１０３の順で積層されている。積層体１００は、基材層１０１、基材層１０２、基材層１０３を熱圧着することにより形成される。

基材層１０１の底面には、面状導体２１が形成されている。面状導体２１は、本発明の「第１面状導体」に相当し、銅箔等の導電性材料からなる。面状導体２１は、基材層１０１の底面の略全面に亘って形成されている。図１（Ｂ）、図２（Ｃ）に示すように、本実施形態に示す構成では、面状導体２１は、基材層１０１の第２方向の両端から中央側に間隔を空けて面状導体２１の端部が配置されるように形成されている。この間隔は、例えば１０μｍ〜５０μｍ程度である。なお、この間隔は設けなくてもよい。すなわち、面状導体２１は、基材層１０１の底面の全面に亘って形成されていてもよい。

さらに、基材層１０１の底面には、絶縁性のレジスト膜４１が形成されている。レジスト膜４１は、面状導体２１の一方端ＥＬ１側と他方端ＥＬ２側を露出し、面状導体２１の中央部を覆う形状で形成されている。

図３（Ａ）に示すように、面状導体２１の一方端ＥＬ１側の露出部には、外部接続導体５１が形成されている。この外部接続導体５１が本発明の第１端子に相当する。図３（Ａ）に示すように、面状導体２１の一方端ＥＬ２側の露出部には、外部接続導体５２が形成されている。この外部接続導体５２が本発明の第２端子に相当する。なお、外部接続導体５１，５２は省略することができ、この場合、面状導体２１の一方端ＥＬ１側の露出部が第１端子に相当し、面状導体２１の他方端ＥＬ２側の露出部が第２端子に相当する。また、このＥＬ１側の露出部およびＥＬ２側の露出部に適宜めっき処理を行うことによって外部接続導体５１，５２を形成してもよい。

基材層１０２の表面には、面状導体２２が形成されている。面状導体２２は、本発明の「第２面状導体」に相当する。図１（Ｂ）、図２（Ｂ）に示すように、面状導体２２は、第２方向の略全長に亘るような広がりを有する形状で形成されている。この際、面状導体２２は、面状導体２１と同様に、基材層１０２の第２方向の両端から中央側に間隔を空けて面状導体２２の端部が配置されるように形成されている。

また、面状導体２２は、基材層１０２の第１方向の一方端ＥＬ１から面状導体２２の一方端まで間隔を空け（導体非形成部を設け）、基材層１０２の第１方向の他方端ＥＬ２からも面状導体２２の他方端まで間隔を空ける（導体非形成部を設ける）形状で形成されている。この際、他方端ＥＬ２側の間隔は、後述する層間導体３１を形成可能な寸法に設定されている。これにより、面状導体２２は、後述する面状導体２３よりも面積が小さい。

基材層１０３の表面には、面状導体２３が形成されている。面状導体２３は、本発明の「第２面状導体」に相当し、銅箔等の導電性材料からなる。図１（Ｂ）、図２（Ａ）に示すように、面状導体２３は、第２方向の略全長に亘るような広がりを有する形状で形成されている。この際、面状導体２３は、面状導体２１と同様に、基材層１０３の第２方向の両端から中央側に間隔を空けて面状導体２３の端部が配置されるように形成されている。また、面状導体２３は、基材層１０３の第１方向の両端から中央側に間隔を空けて面状導体２３の端部が配置されるように形成されている。この間隔も、例えば１０μｍ〜５０μｍ程度であることが好ましい。

図１、図３（Ａ）に示すように、面状導体２１と面状導体２３は、積層方向に伸長する複数の層間導体３１によって接続されている。複数の層間導体３１は、積層体１００の他方端ＥＬ２の近傍に配置され、第２方向に沿って間隔を空けて形成されている。

具体的に、図２、図３（Ｂ）に示すように、層間導体３１は、基材層１０１を厚み方向に貫通するビア導体３１１、基材層１０２を厚み方向に貫通するビア導体３１２、基材層１０２の表面に形成された補助導体パターン２２１、基材層１０３を厚み方向に貫通するビア導体３１３を備え、これらが積層方向に繋がることにより形成される。補助導体パターン２２１は、面状導体２２と同様に銅箔からなる。各ビア導体３１１，３１２，３１３は、スズや銀等の導電性ペーストからなり、基材層１０１，１０２，１０３の熱圧着時に固化し、固体の導電体となる。

図１、図３（Ａ）に示すように、面状導体２１と面状導体２２は、積層方向に伸長する複数の層間導体３２によって接続されている。複数の層間導体３２は、積層体１００の一方端ＥＬ１の近傍に配置され、第２方向に沿って間隔を空けて形成されている。

具体的に、図２、図３（Ｂ）に示すように、層間導体３２は、基材層１０１を厚み方向に貫通するビア導体３２１と、基材層１０２を厚み方向に貫通するビア導体３２２を備え、これらが積層方向に繋がることにより形成される。各ビア導体３２１，３２２も、スズや銀等の導電性ペーストからなり、基材層１０１，１０２，１０３の熱圧着時に固化し、固体の導電体となる。

このような構成とすることで、第１端子である外部接続導体５１と、第２端子である外部接続導体５２とは、面状導体２１で接続される。すなわち、外部接続導体５１，５２は、面状導体２１からなるインダクタＬ１によって接続される。

また、外部接続導体５１は層間導体３２を介して面状導体２２に接続され、外部接続導体５２は層間導体３１を介して面状導体２３に接続され、面状導体２２，２３は基材層１０３を介して対向する。すなわち、外部接続導体５１，５２は、基材層１０３を挟んで対向する面状導体２２，２３からなるキャパシタＣ１によって接続される。

この構成により、外部接続導体５１，５２すなわち第１、第２端子は、インダクタＬ１とキャパシタＣ１の並列回路によって接続される。これにより、図４の等価回路図に示すように、インダクタＬ１とキャパシタＣ１とのＬＣ並列共振回路が外部接続導体５１，５２間に接続される構成が実現され、積層体１００からなるＬＣ並列共振素子１０が実現される。

本実施形態の構成の場合、インダクタＬ１となる面状導体２１は、外部接続導体５１，５２を繋ぐ第１方向が高周波信号の伝送方向となる。したがって、第２方向は伝送線路の幅方向となる。面状導体２１は、上述のように、第２方向に長い（幅が広い）。したがって、インダクタＬ１の直流抵抗は小さくなる。これにより、インダクタＬ１のＱ値が高くなり、ＬＣ並列共振素子１０のＱ値も高くなる。さらに、面状導体２１の第１方向の長さＬＬ１が短いことで、さらにインダクタＬ１の直流抵抗が低くなり、ＬＣ並列共振素子１０のＱ値を高くすることができる。

さらに、本実施形態の構成では、基材層１０１，１０２，１０３の厚みを適宜設定することで、面状導体２１，２２の間隔（厚み方向の距離）Ｄ２０を、面状導体２２，２３の間隔（厚み方向の距離）Ｄ３０よりも広くする。例えば、面状導体２１，２２の間隔Ｄ２０を、面状導体２２，２３の間隔Ｄ３０の２倍〜４倍程度に設定する。この構成により、面状導体２２，２３間の電界結合を得ながら、面状導体２１，２２間の電界結合を抑制することができる。特に、本実施形態に示すように、基材層１０１，１０２，１０３が誘電正接の小さい液晶ポリマーからなることで、面状導体２１，２２間の電界結合をさらに抑制することができる。

これにより、キャパシタＣ１とインダクタＬ１との電界結合を抑制でき、インダクタＬ１およびＬＣ並列共振素子１０のＱ値を、より一層高くすることができる。

また、基材層１０１，１０２，１０３に液晶ポリマーを用いた場合、キャパシタＣ１の抵抗損失も低減できるので、ＬＣ並列共振素子１０としてのＱ値をさらに高くすることができる。

そして、本実施形態のＬＣ並列共振素子１０を用いることで、図５に示すように、従来構成のＬＣ並列共振素子と比較して、減衰特性が急峻で、減衰帯域が狭い帯域阻止フィルタを実現することができる。

なお、上述の説明では、キャパシタを構成する面状導体を一対用いた例を示したが、所望とするキャパシタを得るために、キャパシタを構成する面状導体を複数対用いてもよい。この場合、例えば、基材層を挟んで対向する面状導体の対を、積層方向に積み重ねていき、この構成によるキャパシタを層間導体で並列接続していけばよい。

また、このような構成のＬＣ並列共振素子１０は、次に示すように製造される。まず、片面銅貼りの基材層１０１，１０２，１０３を用意し、パターニング処理を行うことで、面状導体２１が形成された基材層１０１、面状導体２２および補助導体パターン２２１が形成された基材層１０２、面状導体２３が形成された基材層１０３を形成する。

次に、各基材層１０１，１０２，１０３に対して、面状導体２１，２２，２３の形成面と反対側から貫通孔を形成し、導電性ペーストを充填する。次に、基材層１０１，１０２，１０３を積層する。この際、基材層１０１，１０２は、基材層１０１の面状導体２１の形成面と反対側の面が基材層１０２の面状導体２２の形成面と反対側の面に当接するように積層される。また、積層体１０２，１０３は、基材層１０３の面状導体２３の形成面と反対側の面が基材層１０２に当接するように積層される。

次に、積層された基材層１０１，１０２，１０３を加熱圧着する。この際、貫通孔内の導電性ペーストが固化して、層間導体３１，３２が形成される。

次に、積層体１００の底面、すなわち、基材層１０１の面状導体２１の形成面にレジスト膜４１を形成し、外部接続導体５１，５２を形成する。

このような製造方法を用いれば、面状導体２１，２２間の間隔を、面状導体２２，２３の間隔よりも、容易に広くすることができる。

なお、上述の説明では、層間導体をもちいて各層の面状導体を接続する態様を示した。しかしながら、積層体１００の第１方向の両端ＥＬ１，ＥＬ２の面に面状導体パターンを形成し、当該面状導体パターンによって各層の面状導体を接続してもよい。例えば、第１方向の一方端ＥＬ１の面の面状導体パターンによって面状導体２１，２２を接続し、他方端ＥＬ２の面の面状導体パターンによって面状導体２１，２３を接続してもよい。この場合、当該両端ＥＬ１，ＥＬ２の面の面状導体パターンを外部接続端子として用いてもよい。

次に、本発明の第２の実施形態に係るＬＣ並列共振素子について、図を参照して説明する。図６は、本発明の第２の実施形態に係るＬＣ並列共振素子の分解斜視図である。図７は、本発明の第２の実施形態に係るＬＣ並列共振素子の側面断面図である。

図６に示すように、本発明の第２の実施形態に係るＬＣ並列共振素子１０Ａは、積層体１００Ａを備える。積層体１００Ａは、平板状からなり、積層体１００Ａの平板面は、それぞれに直交する第１方向と第２方向に広がる矩形である。この際、図６に示すように、第１方向の長さは、第２方向の長さよりも短いことが好ましい。なお、第２方向の長さは、厚みＤよりも長い。

積層体１００Ａは、図６、図７に示すように、基材層１０１Ａ，１０２Ａ，１０３Ａ，１０４Ａ，１０５Ａ（以下、まとめて説明する場合は１０１Ａ−１０５Ａと称する。）を備える。基材層１０１Ａ−１０５Ａは、絶縁性材料からなり、例えば、液晶ポリマーからなる。基材層１０１Ａ−１０５Ａは、積層体１００Ａの底面側から、平板面に直交する方向に、基材層１０１Ａ、基材層１０２Ａ、基材層１０３Ａ、基材層１０４Ａ、基材層１０５Ａの順で積層されている。積層体１００Ａは、基材層１０１Ａ−１０５Ａを熱圧着することにより形成される。

基材層１０１Ａの底面には、面状導体２１Ａが形成されており、面状導体２１Ａは銅箔等の導電性材料からなる。面状導体２１Ａは、基材層１０１Ａの底面の略全面に亘って形成されている。本実施形態に示す構成では、図６に示すように、面状導体２１Ａは、基材層１０１Ａの第２方向の両端から中央側に間隔を空けて面状導体２１Ａの端部が配置されるように形成されている。この間隔は、例えば１０μｍ〜５０μｍ程度である。なお、この間隔は設けなくてもよい。すなわち、面状導体２１Ａは、基材層１０１Ａの底面の全面に亘って形成されていてもよい。また、面状導体２１Ａの第１端子、第２端子（外部接続導体５２Ａ）以外の部分を覆うようにレジスト膜を形成してもよい。

面状導体２１Ａの領域内には、切り欠き部５２０Ａが設けられている。切り欠き部５２０Ａ内には、外部接続導体５２Ａが形成されている。この際、外部接続導体５２Ａは、面状導体２１Ａに接触しないように形成されている。

基材層１０２Ａの表面には、面状導体２２Ａが形成されている。図６に示すように、面状導体２２Ａは、第２方向の略全長に亘るような広がりを有する形状で形成されている。この際、面状導体２２Ａは、面状導体２１Ａと同様に、基材層１０２Ａの第２方向の両端から中央側に間隔を空けて面状導体２２Ａの端部が配置されるように形成されている。

また、図６、図７に示すように、面状導体２２Ａは、基材層１０２Ａの第１方向の一方端ＥＬ１から面状導体２２Ａの一方端まで間隔を空け（導体非形成部を設け）、基材層１０２Ａの第１方向の他方端ＥＬ２からも面状導体２２Ａの他方端まで間隔を空ける（導体非形成部を設ける）形状で形成されている。この際、他方端ＥＬ２側の間隔は、後述する層間導体３１Ａを形成可能な寸法に設定されている。これにより、面状導体２２Ａは、面状導体２１Ａおよび後述する面状導体２５Ａよりも外形の面積が小さく、後述する面状導体２３Ａ，２４Ａよりも外形の面積が大きい。

さらに、図６、図７に示すように、面状導体２２Ａの領域内には、切り欠き部５２２Ａが設けられている。切り欠き部５２２Ａは、後述する層間導体３５Ａが当該切り欠き部５２２Ａの領域内を通過する形状および位置に形成されている。

基材層１０３Ａの表面には、面状導体２３Ａが形成されている。図６に示すように、面状導体２３Ａは、第２方向の略全長に亘るような広がりを有する形状で形成されている。この際、面状導体２３Ａは、面状導体２１Ａ，２２Ａと同様に、基材層１０３Ａの第２方向の両端から中央側に間隔を空けて面状導体２３Ａの端部が配置されるように形成されている。

また、図６、図７に示すように、面状導体２３Ａは、基材層１０３Ａの第１方向の一方端ＥＬ１から面状導体２３Ａの一方端まで間隔を空け（導体非形成部を設け）、基材層１０３Ａの第１方向の他方端ＥＬ２からも面状導体２３Ａの他方端まで間隔を空ける（導体非形成部を設ける）形状で形成されている。この際、一方端ＥＬ１側の間隔は、後述する層間導体３２Ａを形成可能な寸法に設定されている。他方端ＥＬ２側の間隔は、後述する層間導体３１Ａ，３３Ａを形成可能な寸法に設定されている。これにより、面状導体２３Ａは、面状導体２１Ａ，２２Ａおよび後述する面状導体２４Ａ，２５Ａよりも外形の面積が小さい。

基材層１０４Ａの表面には、面状導体２４Ａが形成されている。図６に示すように、面状導体２４Ａは、第２方向の略全長に亘るような広がりを有する形状で形成されている。この際、面状導体２４Ａは、面状導体２１Ａ，２２Ａ，２３Ａと同様に、基材層１０４Ａの第２方向の両端から中央側に間隔を空けて面状導体２４Ａの端部が配置されるように形成されている。

また、図６、図７に示すように、面状導体２４Ａは、基材層１０４Ａの第１方向の一方端ＥＬ１から面状導体２４Ａの一方端まで間隔を空け（導体非形成部を設け）、基材層１０４Ａの第１方向の他方端ＥＬ２からも面状導体２４Ａの他方端まで間隔を空ける（切り欠き部を設ける）形状で形成されている。この際、一方端ＥＬ１側の間隔は、後述する層間導体３２Ａを形成可能な寸法に設定されている。他方端ＥＬ２側の間隔は、後述する層間導体３１Ａを形成可能な寸法に設定されている。これにより、面状導体２４Ａは、面状導体２１Ａ，２２Ａおよび後述する面状導体２５Ａよりも外形の面積が小さく、面状導体２３Ａよりも外形の面積が大きい。

基材層１０５Ａの表面には、面状導体２５Ａが形成されている。図６に示すように、面状導体２５Ａは、第２方向の略全長に亘るような広がりを有する形状で形成されている。この際、面状導体２５Ａは、面状導体２１Ａ，２２Ａ，２３Ａ，２４Ａと同様に、基材層１０５Ａの第２方向の両端から中央側に間隔を空けて面状導体２５Ａの端部が配置されるように形成されている。また、図６、図７に示すように、面状導体２５Ａは、基材層１０５Ａの第１方向の両端から中央側に間隔を空けて面状導体２５Ａの端部が配置されるように形成されている。この間隔も、例えば１０μｍ〜５０μｍ程度であることが好ましい。これにより、面状導体２５Ａは、面状導体２１Ａよりも外形の面積が小さく、面状導体２２Ａ，２３Ａ，２４Ａよりも外形の面積が大きい。なお、面状導体２５Ａの外形の面積は面状導体２１Ａと同一となるようにしてもよい。

図６、図７に示すように、面状導体２１Ａと面状導体２５Ａは、積層方向に伸長する複数の層間導体３１Ａによって接続されている。複数の層間導体３１Ａは、積層体１００Ａの他方端ＥＬ２の近傍に配置され、第２方向に沿って間隔を空けて形成されている。

図６、図７に示すように、面状導体２５Ａと面状導体２２Ａは、積層方向に伸長する複数の層間導体３２Ａによって接続されている。複数の層間導体３２Ａは、積層体１００Ａの一方端ＥＬ１の近傍に配置され、第２方向に沿って間隔を空けて形成されている。

図６、図７に示すように、面状導体２２Ａと面状導体２４Ａは、積層方向に伸長する複数の層間導体３３Ａによって接続されている。複数の層間導体３３Ａは、積層体１００Ａの他方端ＥＬ２側で、層間導体３１Ａよりも第１方向に沿った中央側に配置されており、第２方向に沿って間隔を空けて形成されている。

図６、図７に示すように、面状導体２４Ａと面状導体２３Ａは、積層方向に伸長する層間導体３４Ａによって接続されている。複数の層間導体３４Ａは、積層体１００Ａの他方端ＥＬ２の一方端ＥＬ１側で、層間導体３２Ａよりも第１方向に沿った中央側に配置されており、第２方向に沿って間隔を空けて形成されている。

図６、図７に示すように、面状導体２３Ａと外部接続導体５２Ａは、積層方向に伸長する層間導体３５Ａによって接続されている。複数の層間導体３５Ａは、第１方向に沿った層間導体３３Ａ，３４Ａ間の位置に配置され、第２方向に沿って間隔を空けて形成されている。

このような構成とすることで、積層体１００Ａの底面に形成された一方端の外部接続導体を兼ねる面状導体２１Ａと外部接続導体５２Ａは、複数の層間導体３１Ａ、面状導体２５Ａ、複数の層間導体３２Ａ、面状導体２２Ａ、複数の層間導体３３Ａ、面状導体２４Ａ、複数の層間導体３４Ａ、面状導体２３Ａ、および複数の層間導体３５Ａを、この順で介する伝送線路によって接続される。さらに、面状導体２１Ａの一方端ＥＬ１側の端部を外部接続導体部とすることで、当該外部接続導体部、外部接続導体５２Ａは、面状導体２１Ａ、複数の層間導体３１Ａ、面状導体２５Ａ、複数の層間導体３２Ａ、面状導体２２Ａ、複数の層間導体３３Ａ、面状導体２４Ａ、複数の層間導体３４Ａ、面状導体３５Ａ、および複数の層間導体３５Ａを、この順で介する伝送線路によって接続される。

さらに、このような構成とすることで、層間導体で接続された一対の面状導体と当該層間導体によって、当該一対の面状導体に積層方向に沿って挟まれる面状導体が囲まれる形状となる。具体的には、面状導体２１Ａ，２５Ａと層間導体３１Ａによって、面状導体２２Ａ，２３Ａ，２４Ａが囲まれる。さらに、面状導体２１Ａ，２５Ａと層間導体３１Ａによって囲まれる領域内において、面状導体２５Ａ，２２Ａと層間導体３２Ａによって、面状導体２３Ａ，２４Ａが囲まれる。さらに、面状導体２５Ａ，２２Ａと層間導体３２Ａによって囲まれる領域内において、面状導体２２Ａ，２４Ａと層間導体３３Ａによって、面状導体２３Ａが囲まれる。

この構成により、図７の側面断面図に示すように、上述の面状導体２１Ａ−２５Ａと層間導体３１Ａ−３４Ａからなる伝送線路は、面状導体２１Ａ側を起点として、積層体１００Ａの外面から中央に向かって順に巻回するスパイラル形状となる。

したがって、この伝送線路は、スパイラル形状で幅広なインダクタＬ１Ａとして機能する。また、当該インダクタＬ１Ａを構成する各面状導体２１Ａ，２２Ａ，２３Ａ，２４Ａ，２５Ａは積層方向に対向しているので、それぞれの対向部がキャパシタとして機能する。具体的には、図７に示すように、面状導体２１Ａ、２２Ａの対向部がキャパシタＣ１ａとなり、面状導体２２Ａ、２３Ａの対向部がキャパシタＣ１ｂとなり、面状導体２３Ａ、２４Ａの対向部がキャパシタＣ１ｃとなり、面状導体２４Ａ、２５Ａの対向部がキャパシタＣ１ｄとなる。

したがって、面状導体２１Ａの外部接続導体部と外部接続導体５２Ａとの間には、キャパシタＣ１ａ，Ｃ１ｂ，Ｃ１ｃ，Ｃ１ｄを合成した合成キャパシタＣ１Ａが接続される回路構成となる。このため、面状導体２１Ａの外部接続導体部と外部接続端子５２Ａとの間は、インダクタＬ１ＡとキャパシタＣ１Ａが並列接続されたＬＣ並列共振回路が接続される構成となる。これにより、図４の等価回路図と同等のＬＣ並列共振回路が実現され、積層体１００ＡからなるＬＣ並列共振素子１０Ａが実現される。

そして、本実施形態の構成の場合、インダクタＬ１Ａとなる部分は、第２方向に長い形状、すなわち伝送線路の幅が広い形状となる。これにより、第１の実施形態のインダクタＬ１と同様に、インダクタＬ１ＡのＱ値が高くなり、ＬＣ並列共振素子１０ＡのＱ値も高くなる。

なお、本実施形態では、側面視してスパイラル形状になるように、各層の面状導体を層間導体で接続する態様を示した。しかしながら、ミアンダ形状になるように、各層の面状導体を層間導体で接続する態様であってもよい。ただし、スパイラル形状とすることで、第２方向を軸方向とする空芯部を設けることができるので、ミアンダ形状にするよりも、インダクタのＱ値を高くすることができる。

次に、本発明の第３の実施形態に係るＬＣ並列共振素子について、図を参照して説明する。図８は、本発明の第３の実施形態に係るＬＣ並列共振素子の分解斜視図である。図９は、本発明の第３の実施形態に係るＬＣ並列共振素子の側面断面図である。

本実施形態に係るＬＣ並列共振素子１０Ｂは、外部接続導体の形状および当該外部接続導体への接続構成が、第２の実施形態に係るＬＣ並列共振素子１０Ａと異なり、他の構成は第２の実施形態に係るＬＣ並列共振素子１０Ａと同じである。したがって、第２の実施形態に係るＬＣ並列共振素子１０Ａと異なる箇所のみを具体的に説明する。

積層体１００Ｂは、図８、図９に示すように、基材層１０１Ｂ−１０５Ｂを備える。基材層１０１Ｂ−１０５Ｂは、絶縁性材料からなり、例えば、液晶ポリマーからなる。

基材層１０１Ｂの底面には、面状導体２１Ｂが形成されており、面状導体２１Ｂは銅箔等の導電性材料からなる。面状導体２１Ｂは、基材層１０１Ｂの底面の略全面に亘って形成されている。図８に示すように、本実施形態に示す構成では、面状導体２１Ｂは、基材層１０１Ｂの第２方向の両端から中央側に間隔を空けて面状導体２１Ｂの端部が配置されるように形成されている。

図８、図９に示すように、面状導体２１Ｂは、基材層１０１Ａの第１方向の一方端ＥＬ１まで形成されている。面状導体２１Ｂは、基材層１０１Ｂの第１方向の他方端ＥＬ２からは面状導体２１Ｂの他方端まで間隔を空ける（導体非形成部を設ける）形状で形成されている。

さらに、図８、図９に示すように、基材層１０１Ｂの底面には、絶縁性のレジスト膜４１Ｂが形成されている。レジスト膜４１Ｂは、面状導体２１Ｂの一方端ＥＬ１側の端部を露出し、他の領域を覆う形状で形成されている。

図８、図９に示すように、基材層１０３Ｂの表面に形成された面状導体２３Ｂは、第２実施形態に示した面状導体２３Ａと同じ主体部と、引き出し導体部２３０Ｂとからなる。引き出し導体部２３０Ｂは、第２方向の略中央に所定幅で形成されている。引き出し導体部２３０Ｂは、面状導体２３Ｂの主体部から積層体１００Ｂの他方端ＥＬ２側の面に達する帯状に形成されている。

積層体１００Ｂの一方端ＥＬ１側の面には、外部接続導体５１Ｂが形成されている。外部接続導体５１Ｂは、面状導体２１Ｂに接続されている。積層体１００Ｂの他方端ＥＬ２側の面には、外部接続導体５２Ｂが形成されている。外部接続導体５２Ｂは、引き出し導体部２３０Ｂに接続されている。

このような構成であっても、上述の第２の実施形態と同様に、スパイラル形状のインダクタとキャパシタが並列接続されたＬＣ並列共振回路を構成することができる。

次に、本発明の第４の実施形態に係るＬＣ並列共振素子について、図を参照して説明する。図１０は、本発明の第４の実施形態に係るＬＣ並列共振素子の各基材層を平面視した図である。図１１は、本発明の第４の実施形態に係るＬＣ並列共振素子の側面断面図である。図１１（Ａ）は、図１０のＡ−Ａ断面を示し、図１１（Ｂ）は、図１０のＢ−Ｂ断面を示す。図１２は、本発明の第４の実施形態に係るＬＣ並列共振素子の等価回路図である。

上述の各実施形態のＬＣ並列共振素子では、一つの積層体内に一つのＬＣ並列共振回路を構成する態様を示した。しかしながら、本実施形態のＬＣ並列共振素子は、一つの積層体内に複数（二つ）のＬＣ並列共振回路を備える。なお、各ＬＣ並列共振回路の基本構成は、第１の実施形態に係るＬＣ並列共振素子と同じである。したがって、以下では、第１の実施形態に係るＬＣ並列共振素子と異なる箇所のみを具体的に説明する。

積層体１００Ｃは、基材層１０１Ｃ，１０２Ｃ，１０３Ｃを積層してなる。

基材層１０１Ｃの底面には、面状導体２１Ｃ１，２１Ｃ２が形成されている。面状導体２１Ｃ１，２１Ｃ２は、第１方向に沿って間隔を空けて形成されている。

基材層１０２Ｃの表面には、面状導体２２Ｃ１，２２Ｃ２が形成されている。面状導体２２Ｃ１，２２Ｃ２は、第１方向に沿って間隔を空けて形成されている。面状導体２２Ｃ１は、面状導体２１Ｃ２と対向しない位置に形成されており、面状導体２２Ｃ２は、面状導体２１Ｃ１と対向しない位置に形成されている。

基材層１０３Ｃの表面には、面状導体２３Ｃ１，２３Ｃ２が形成されている。面状導体２３Ｃ１，２３Ｃ２は、第１方向に沿って間隔を空けて形成されている。面状導体２３Ｃ１は、面状導体２２Ｃ１に対向し、面状導体２２Ｃ２に対向しない位置に形成されている。面状導体２３Ｃ２は、面状導体２２Ｃ２に対向し、面状導体２２Ｃ１に対向しない位置に形成されている。

面状導体２１Ｃ１と面状導体２３Ｃ１は、層間導体３１Ｃ１によって接続されている。層間導体３１Ｃ１は、積層体１００Ｃの一方端ＥＬ１の近傍に形成されている。面状導体２１Ｃ１と面状導体２２Ｃ１は、層間導体３２Ｃ１によって接続されている。層間導体３２Ｃ１は、面状導体２１Ｃ１，２２Ｃ１における他方端ＥＬ２側の端部付近に形成されている。この構成により、図１２に示すインダクタＬ１ＣとキャパシタＣ１ＣのＬＣ並列共振回路が実現される。

面状導体２１Ｃ２と面状導体２３Ｃ２は、層間導体３１Ｃ２によって接続されている。層間導体３１Ｃ２は、積層体１００Ｃの他方端ＥＬ２の近傍に形成されている。面状導体２１Ｃ２と面状導体２２Ｃ２は、層間導体３２Ｃ２によって接続されている。層間導体３２Ｃ２は、面状導体２１Ｃ２，２２Ｃ２における一方端ＥＬ１側の端部付近に形成されている。この構成により、図１２に示すインダクタＬ２ＣとキャパシタＣ２ＣのＬＣ並列共振回路が実現される。

さらに、図１０（Ｃ）に示すように、本実施形態のＬＣ並列共振素子１０Ｃでは、基材層１０１Ｃの底面に、ミアンダ状導体パターン６０が形成されている。ミアンダ状導体パターン６０は、面状導体２１Ｃ１と面状導体２１Ｃ２とに接続している。このミアンダ状導体パターン６０により、図１２に示すインダクタＬ３が実現される。

以上のような構成により、図１２に示すように、インダクタＬ１ＣとキャパシタＣ１ＣのＬＣ並列共振回路と、インダクタＬ２ＣとキャパシタＣ２ＣのＬＣ並列共振回路とが、インダクタＬ３で接続されたＬＣ並列共振素子１０Ｃを実現することができる。

なお、図示していないが、このＬＣ並列共振素子１０Ｃの二つの外部接続導体は、基材層１０１Ｃの底面に絶縁性のレジスト膜を形成し、面状導体２１Ｃ１の一方端ＥＬ１側を露出し、面状導体２１Ｃ２の他方端ＥＬ２側を露出することで、形成することができる。

このような構成を用いることで、一つの積層体に複数のＬＣ並列共振回路を備えることができる。

さらに、本実施形態に示すように、二つのＬＣ並列共振回路を接続するインダクタをミアンダ状のインダクタとすることで、高いインダクタンスのインダクタを実現できる。この構成では、一方のＬＣ並列共振回路のインダクタと他方のＬＣ並列共振回路のキャパシタによるＬＣ直列共振回路が構成される場合に、当該ミアンダ状のインダクタもＬＣ直列共振回路に含まれるので、当該ＬＣ直列共振回路の共振周波数を、ＬＣ並列共振回路の減衰極周波数から遠ざけることができる。これにより、ＬＣ並列共振回路を複数直列接続して帯域阻止フィルタを構成する場合でも、ＬＣ並列共振回路を複数直列接続したことによる不要な共振が、減衰特性に与える影響を抑制できる。

なお、上述の各実施形態では、第２方向の長さが第１方向の長さよりも長い場合を説明したが、第２方向の長さが第１方向の長さ以下であってもよい。ただし、第２方向の長さが第１方向の長さよりも長いほうが、本発明には好適である。

次に、本発明の第５の実施形態に係る通信機器について、図を参照して説明する。図１３は、本発明の第５の実施形態に係る通信機器のブロック図である。

図１３に示すように、本実施形態に通信機器９００は、アンテナ９０１、ＷｉＦｉ送受信部９１１、セルラー送受信部９１２、ＧＰＳ受信部９１３、帯域阻止フィルタ（ＢＥＦ）９２１、および帯域通過フィルタ（ＢＰＦ）９２２を備える。

アンテナ９０１は、帯域阻止フィルタ９２１を介して、ＷｉＦｉ送受信部９１１およびセルラー送受信部９１２に接続されている。また、アンテナ９０１は、帯域通過フィルタ９２２を介してＧＰＳ受信部９１３に接続されている。

ＷｉＦｉ送受信部９１１は、例えば２．４ＧＨｚ帯等の周波数帯域を利用したＷｉＦｉ通信信号を送受信する。セルラー送受信部９１２は、９００ＭＨｚ帯等の周波数帯域や１．９ＧＨｚ帯等の周波数帯域を利用したセルラー通信信号を送受信する。ＧＰＳ受信部９１３は、１．５ＧＨｚ付近のＧＰＳ信号を受信する。

帯域阻止フィルタ９２１は、ＧＰＳ信号の周波数帯域を減衰させ、ＷｉＦｉ通信信号およびセルラー通信信号の周波数帯域を通過する。帯域通過フィルタ９２２は、ＧＰＳ信号の周波数帯域を通過し、ＧＰＳ信号の周波数帯域以外の周波数帯域を減衰させる。

この帯域阻止フィルタ９２１に、上述の各実施形態に示したＬＣ並列共振素子を用いる。このＬＣ並列共振素子を用いることで、急峻な減衰特性で、減衰帯域が狭い帯域阻止フィルタを実現できる。したがって、ＧＰＳ信号の周波数帯域に減衰極を設定すれば、ＧＰＳ信号を減衰させ、且つ、当該ＧＰＳ信号の周波数帯域に近い、他の通信信号（例えば、セルラー通信信号の１．９ＧＨｚ帯）等を減衰させることなく伝送することができる。

さらに、上述のように一つの積層体で帯域阻止フィルタ９２１を実現できるので、帯域阻止フィルタ９２１を小型に形成することができる。これにより、通信特性を劣化させることなく、通信機器９００を小型化できる。

１０，１０Ａ，１０Ｂ，１０Ｃ：ＬＣ並列共振素子
１００，１００Ａ，１００Ｂ，１００Ｃ：積層体
１０１，１０２，１０３，１０１Ａ，１０２Ａ，１０３Ａ，１０４Ａ，１０５Ａ，１０１Ｂ，１０２Ｂ，１０３Ｂ，１０４Ｂ，１０５Ｂ，１０１Ｃ，１０２Ｃ，１０３Ｃ：基材層
２１，２１Ｃ１，２１Ｃ２：面状導体（第１面状導体）
２２，２３，２２Ｃ１，２２Ｃ２，２３Ｃ１，２３Ｃ２：面状導体（第２面状導体）
２１Ａ，２２Ａ，２３Ａ，２４Ａ，２５Ａ，２１Ｂ，２２Ｂ，２３Ｂ，２４Ｂ，２５Ｂ：面状導体
２２１：補助導体パターン
３１，３２，３１Ａ，３２Ａ，３３Ａ，３４Ａ，３５Ａ，３１Ｂ，３２Ｂ，３３Ｂ，３４Ｂ，３１Ｃ１，３１Ｃ２，３２Ｃ１，３２Ｃ２：層間導体
３１１，３１２，３１３，３２１，３２２：ビア導体
４１，４１Ｂ：レジスト膜
５１，５１Ｂ：外部接続導体（第１端子）
５２，５２Ａ，５２Ｂ：外部接続導体（第２端子）
５２０Ａ，５２２Ａ：切り欠き部
９００：通信機器
９０１：アンテナ
９１１：ＷｉＦｉ送受信部
９１２：セルラー送受信部
９１３：ＧＰＳ受信部
９２１：帯域阻止フィルタ（ＢＥＦ）
９２２：帯域通過フィルタ（ＢＰＦ）

Claims (6)

1. 絶縁性を有する複数の基材層を積層してなる積層体と、
   該積層体の外面に配置された第１端子および第２端子と、
   前記積層体の内部の積層方向に沿った異なる位置に設けられ、前記積層方向に直交する平面を有する複数の面状導体と、
   該複数の面状導体を、前記第１端子と前記第２端子との間を連続的に接続する層間導体と、
   を備え、
   前記層間導体で接続される一対の面状導体に挟まれた位置に存在する面状導体を、前記一対の面状導体と、これらを接続する前記層間導体で囲むように、前記層間導体が形成されている、ＬＣ並列共振素子。
2. 前記複数の面状導体は三個以上であり、
   前記積層方向に隣り合う面状導体は、前記積層方向の中央側の面状導体の面積の方が小さい、請求項１に記載のＬＣ並列共振素子。
3. 前記第１方向および前記積層方向に直交する第２方向の前記面状導体の長さは、前記第２方向の前記基材層の長さと略同じである、
   請求項１または請求項２のいずれかに記載のＬＣ並列共振素子。
4. 前記面状導体の前記第１方向の長さは、前記第２方向の長さよりも短い、
   請求項３に記載のＬＣ並列共振素子。
5. 前記基材層は液晶ポリマーからなる、
   請求項１乃至請求項４のいずれかに記載のＬＣ並列共振素子。
6. 請求項１乃至請求項５のいずれかに記載のＬＣ並列共振素子を備え、当該ＬＣ並列共振素子の共振周波数を減衰極周波数とする帯域阻止フィルタ。

Images