JP2005168060A

JP2005168060A - 方向性結合器

Info

Publication number: JP2005168060A
Application number: JP2005044026A
Authority: JP
Inventors: Hiroyuki Tadai; 裕之但井; Yoichi Tanaka; 洋一田中; Tsuyoshi Takeda; 剛志武田
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 2005-02-21
Filing date: 2005-02-21
Publication date: 2005-06-23
Anticipated expiration: 2018-03-09
Also published as: JP3830046B2

Abstract

【課題】新規な構造を有し、極めて小型の積層型方向性結合器を得る。
【解決手段】誘電体層を積層一体化して構成される積層体であって、前記積層体内に電極パターンが形成されて複数のストリップライン線路が構成され、前記ストリップラインからなる第１と第２の主線路と第１の副線路を有し、前記第１と第２の主線路が共に第１の副線路に結合している積層型方向性結合器。
【選択図】図１

Description

本発明は、マイクロ波通信機器用に使用される方向性結合器に関し、特にデュアルバンド用携帯電話などに使用される積層チップ型方向性結合器に関するものである。

従来のストリップラインを用いた方向性結合器の斜視図を図５に示す。この従来例は誘電体基板５３の表面に２本のストリップライン５１、５２が間隔Ｓだけ離れて平行に配されている。これらのストリップライン５１、５２の平行な長さは、誘電体基板内を伝搬する電磁波の１／４波長の長さになるように構成されている。ポート５４より入力された高周波電力は、主線路であるストリップライン５１を通り、ポート５５に出力される。このとき、主線路であるストリップライン５１と副線路であるストリップライン５２との結合により、ストリップライン５１を通る電力の一部が、ストリップライン５２に流れ、ポート５６に出力される。このとき、ポート５７に出力は現れない。

次に、主線路であるストリップライン５１の逆方向に、つまりポート５５からポート５４に向かって電力を流した場合、その一部の電力がポート５７に現れ、ポート５６には現れない。つまり、このような構成をとることにより、主線路のストリップライン５１を流れる順方向電力と逆方向電力の一部を、副線路のストリップライン５２の出力ポート５６及び５７端子にそれぞれ分離して取り出すことができる。これが、方向性結合器の基本的な動作である。

主線路５１から副線路５２への結合は、二つのストリップライン間の平行部分の間隔Ｓを調節することにより可能である。図５の従来例の説明では、主線路及び副線路をストリップライン５１、５２としたが、図５の対称な構造から明らかなように、主線路及び副線路の役割を入れ替えても、同じように方向性結合器の基本的動作を実現できる。

図７にその応用例のブロック図を示す。方向性結合器７１の主線路７２のポートＰ１、Ｐ２を送信電力増幅器とアンテナの間に配するとともに、副線路７３の一つのポートＰ３を自動利得制御回路に接続し、他のポートＰ４に電力を吸収する抵抗素子Ｒを接続する。このようにすると、送信電力増幅器の出力の一部だけがポートＰ３に現れ自動利得制御回路に導かれる。アンテナから逆流する高周波電力の一部はポートＰ４に現れ、抵抗素子Ｒで吸収される。自動利得制御回路の信号出力は利得制御可能な送信電力増幅器に送られ、目的に応じた高周波出力の制御を行うことができる。

また、携帯電話などではその小型化が重要になってきている。通常、上記方向性結合器については１／４波長の長さを有するストリップラインで構成することが一般的であるが、そのストリップラインの長さは例えば９００ＭＨｚで３．３ｃｍ（１／４波長、比誘電率８とした場合）の長さを必要とし、十分な小型化は期待できない。このため、特開平７−１３１２１１号公報によれば図６に示される構成により３．２×１．６ｍｍといった小型化を実現し、かつ所望の結合度を得、低損失の優れた特性を有する積層型方向性結合器などの提案がなされている。

近年の携帯電話の普及はめざましいものがあり、携帯端末機の機能の向上が計られている。その一つとして、１つの携帯端末機で２つの周波数帯での通話を可能とするデュアルバンド携帯電話の提案がなされている。このデュアルバンド携帯電話を構成するためには、その２つの周波数帯（例えば９００ＭＨｚと１８００ＭＨｚ）を選択する必要があり、各々の周波数に応じた使用部品の選定をしなければならないため、部品点数が多くなり取り付け面積が大きくなるという問題点があった。

例えば図８に示すブロック図の使用例における方向性結合器７１ａ、７１ｂについても同様である。このとき、自動利得制御回路は数十〜数分の一の一定の電力を取り出して出力制御を行うため、周波数の関係なく共用化することが可能である。しかしながら、図５または図６を用いた方向性結合器については、先述のようにその使用される周波数帯に応じて２本のストリップラインの長さあるいは２本のストリップラインの間隔を調節することにより構成されており、各々の周波数帯において結合損失、挿入損失などの諸特性が異なるため、実用上共用化することは困難である。このため各々の周波数帯に応じた部品を２個使用する必要があり、部品点数が多くなると共に取り付け面積が大きくなる。

また、各々の部品を従来より、より一層小型化するという方法も考えられるが、部品点数を２個使用することは変わりなく、方向性結合器７１ａ、７１ｂ部分だけ小型化されても機器全体の小型化、低価格化は容易ではない。すなわち、抵抗素子Ｒを２個使用する必要があること、各々の部品の小型化により実装基板上のパターン及び部品搭載位置などに高精度の寸法が要求されること、部品点数が２個分の実装時間を要するといった問題点がある。

本発明は上記の事を鑑みて、複数の周波数帯で使用可能であり、かつ小型で良好な特性を有する方向性結合器を提供することを目的としている。

本発明の第１の発明は、誘電体層を積層一体化して構成される積層体であって、前記積層体内に電極パターンが形成されて複数のストリップラインが構成され、前記ストリップラインからなる第１と第２の主線路と第１の副線路を有し、前記第１と第２の主線路が共に第１の副線路に結合している方向性結合器である。

本発明の第２の発明は、第１の発明において、前記第１の主線路、第２の主線路及び第１の副線路はそれぞれ別々の誘電体層上に形成され、積層方向において、前記第１の副線路を中間とし、前記第１の副線路が前記第１の主線路と第２の主線路に挟まれる構造とした方向性結合器である。

本発明の第３の発明は、第１の発明において、前記複数のストリップラインのうち少なくとも１本を直線状に形成している方向性結合器である。この好ましい構造は、副線路を直線状に形成し、第１の主線路を前記副線路の直線状部分に対向して結合する直線状部分を有する形状に形成し、また第２の主線路も前記副線路の直線状部分に対向して結合する直線状部分を有する形状に形成し、第１の主線路と第２の主線路が、副線路を挟むように、副線路の上下に分かれて配置されていることが望ましい。

本発明の第４の発明は、第１又は第2の発明において、前記第1、第2の主線路と、前記第1の副線路は、外部端子に接続される部分を除き、積層方向に見たとき重複するように形成されている方向性結合器である。

本発明の第５の発明は、第２の発明において、前記第１の主線路と第１の副線路との間に構成される誘電体層と第２の主線路と第１の副線路との間に構成される誘電体層の厚みが異なっている方向性結合器である。

本発明の第６の発明は、第１の発明において、前記積層体の第１の側面に第１の主線路の両端部が引き出され、第１の側面に対向する第２の側面に第２の主線路の両端部が引き出され、副線路の端部がそれぞれ他の２つの側面に引き出されている方向性結合器である。

本発明の第７の発明は、第１の発明において、前記複数のストリップラインのいずれかあるいは全てが、少なくとも２層以上に分けて形成された電極パターンで構成されている方向性結合器である。２層以上に分けて形成される電極パターンは巻線状、スパイラル状、ミアンダライン状などある。この巻線状とした場合、主線路と副線路はＭ結合させることが好ましい。

本発明の第８の発明は、第１、第２の主線路はＵ字状に形成されたストリップラインからなり、第１の副線路は、直線状のストリップラインからなり、前記第1の副線路の上下に誘電体層を介在させてそれぞれ前記第1と第2の主線路が配置され、さらに誘電体層を介在させて上下にアース電極が配置され、前記第1の主線路のＵ字状ストリップラインと前記第2の主線路のＵ字状ストリップラインとは互いに逆方向に形成され、前記副線路と前記第1、第2の主線路は積層方向に重複するように配置されている方向性結合器である。

本発明の第９の発明は、それぞれ異なる使用周波数に設計された複数の主線路と、前記複数の主線路に結合する一つの副線路とから構成される方向性結合器である。本発明では、２つ以上の異なる使用周波数に対応する方向性結合器であって、それぞれの使用周波数に応じて複数の主線路を構成し、一方副線路は、一つの副線路とし、複数の主線路がそれぞれ一つの副線路に結合することにより、複数の異なる使用周波数に用いることを可能とした方向性結合器である。これにより、小型化を達成するものである。

本発明によれば、２つ以上の周波数帯において使用可能で、各々の周波数帯において所定の結合度及び良好な挿入損失特性が得られ、しかも極めて小型である方向性結合器を構成することができる。これにより、例えば携帯電話など小型のマイクロ波製品において機器全体の小型化に特性を犠牲にすることなく貢献できる。特にデュアルバンド携帯機において有効なものである。

デュアルバンド携帯電話の送信部を構成する図８のブロック図の機能について考えてみる。通常マイクロ波電力の送信は、使用する２つのシステム（例えば９００ＭＨｚ帯と１８００ＭＨｚ帯）に対する各々の電力を同時に送信することはなく、２つの方向性結合器７１ａ、７１ｂが同時に動作することはない。このことから、ある時間帯において１つの主線路と１つの副線路が互いに結合していればよく、副線路７３ａ、７３ｂを共用化することができると考えた。

そこで、本発明では、図３に示す様に、２つの主線路３２、３３と、一つの副線路３４を有する方向性結合器３３とした。このように副線路を共用化することにより、方向性結合器の小型化が容易となり、また吸収抵抗素子も１個でよく機器全体の小型化に貢献できる。方向性結合器は使用する周波数により、線路長あるいは線路間の距離を設定しているため、主線路を共用化することはできない。

従って、第１と第２の主線路及び第１の副線路を形成し、第１の主線路と第１の副線路、第２の主線路と第１の副線路がそれぞれ時間をかえて結合することにより、デュアルバンド携帯電話機の機器全体の小型化、低価格化に寄与できる方向性結合器を提供することができる。もちろん、本発明の方向性結合器は、上記したデュアルバンド携帯電話機以外の用途であっても活用出来る。本発明は、複数の主線路が一つの副線路に結合する構造、言い替えれば、一つの副線路を複数の主線路が共用することを特徴としている。例えば、主線路が３つの場合も考えられる。

本発明に係る一実施例の積層型方向性結合器の積層構造図を図１に、斜視図を図２に示す。図１、２において斜線を施した部分は導体部分である。この実施例の方向性結合器１はパターン電極の形成された誘電体層を積層して構成され、側面及び表面に外部電極が形成されている。また、誘電体層の厚みは適宜設定され、その間に電極パターンの形成されていない無地の誘電体層を挿入することができる。この実施例の積層構造について図１、２を用いて更に詳しく説明する。

下層の誘電体層１１にはアース用のパターン電極２１が形成され、そのアース用のパターン電極２１は外部端子Ｔ７、Ｔ８に接続されるように引き出し部を有しており、アース接続される。その上に、主線路となるストリップライン用パターン電極２３が形成された誘電体層１２を積層する。このパターン電極２３はコの字状に形成され外部端子Ｔ１、Ｔ２に接続される。その上に、副線路となるストリップライン用パターン電極２５が形成された誘電体層１３を積層する。このパターン電極２５は外部端子Ｔ５、Ｔ６に接続される。また、このパターン電極２５は直線状に形成され、誘電体層１３の中心線の位置に配置されている。その上にもう一方の主線路となるストリップライン用パターン電極２４が形成された誘電体層１４を積層する。このパターン電極２４はコの字状に形成され外部端子Ｔ３、Ｔ４に接続される。その上に、アース用のパターン電極２２が形成された誘電体層１５を積層する。このアース用のパターン電極２２は誘電体層１１上に形成されたパターン電極２１と同一の電極パターンであり、外部端子Ｔ７、Ｔ８に接続されるように引き出し部を有し、アース接続される。その上に、特にパターン電極の形成されていない誘電体層１６を積層する。

また、ストリップライン用電極パターン２３、２４、２５は誘電体層に垂直な方向から投影してみたとき、外部端子に接続される部分を除き、重複されるように形成されている。従ってパターン電極２３、２５は誘電体層の中心線に対し対称な形状となっている。

この実施例は約９００℃以下の低温焼成が可能な誘電体材料を用い、この誘電体材料をスラリー化した後、ドクターブレードでシート状に形成し、そのシート（誘電体層）上に適宜Ａｇからなる導電体をスクリーン印刷法にて、電極パターンを形成し、それらを積層し、圧着した後、チップ状に切断し、焼成した。焼成後、外部電極を印刷焼付けし、さらにめっきを施して積層型方向性結合器を構成した。また、外部電極は積層体を焼成した後に形成しても良いし、焼成前に形成しても良い。尚、本実施例では誘電率が約８の誘電体材料を用いたが、本発明において誘電率は５〜１５程度が望ましい。また、本発明は上記製造工程に限定されるものではない。

本実施例では図１、２に示すように副線路を直線状に形成し、外部端子Ｔ５、Ｔ６に接続している。また、第１の主線路となるストリップライン用パターン電極２３と第２の主線路となるストリップライン用パターン電極２４は、長さ及び幅が同一で、副線路との間に構成される誘電体層の厚みが異なっている。つまり、図１の誘電体層１３の厚さと誘電体層１４の厚さ（複数枚の誘電体層で構成しても良い）が異なっている。また、第１の主線路と第２の主線路はその直線状部分で副線路と対向し結合している。そして、その間隔で結合の度合を調整している。この構成によれば、第１の主線路と第２の主線路に同一印刷パターンを使用することが出来るため、製造コストを低減出来る。もちろん、所望の結合度を得ることができる。

また、本実施例では、図２に示す様に８個の外部端子が形成されている。第１の主線路の外部端子Ｔ１、Ｔ２は、第１の側面に形成され、第２の主線路の外部端子Ｔ３、Ｔ４は、第１の側面に対向する第２の側面に形成されている。副線路の外部端子Ｔ５、Ｔ６は、それらとは別の側面にそれぞれ形成されている。また、アース用の外部端子Ｔ７、Ｔ８は、主線路の外部端子間に形成されている。これにより、小型化が容易になると共に、回路基板に実装した際においても他の部品と接続する配線パターンが形成し易くなる。

また、この実施例の方向性結合器を使用した回路ブロック図を図３に示す。図３において、本発明の実施例の方向性結合器が破線で示した３１であり、第１の主線路が３２であり、第２の主線路が３３であり、副線路が３４である。図８に示す従来例に係る方向性結合器の使用例の回路ブロック図に比べて、使用部品点数が少なく構成できるため、機器全体の小型化、低価格化が実現可能となるものである。

また、図１、２に示す積層型方向性結合器は第１の使用周波数ｆ１を９００ＭＨｚ、第２の使用周波数ｆ２を１７５０ＭＨｚ用として構成している。この実施例の積層型方向性結合器はｆ１の周波数帯が８８０〜９１５ＭＨｚ、ｆ２の周波数帯が１７１０〜１７８５ＭＨｚ（いずれも送信周波数）のデュアルバンド携帯電話用の送信部に使用される。このときの挿入損失及び結合損失の特性を図４に示す。入力端子を周波数毎に選択することにより、いずれの周波数帯においても結合損失は２０ｄＢ程度と同一であり、また挿入損失も０．２ｄＢ以下と良好な特性を得ることができた。図４には示していないが、アイソレーション特性も３０ｄＢ以上と良好である。

また図１に示すストリップラインの導体パターンは幅０．２ｍｍ、長さ３〜４ｍｍ、厚さ１０μｍのＡｇ電極から成る。また、図１に示す誘電体層１３の厚みを約０．１３ｍｍ、誘電体層１４の厚みを約０．３ｍｍに設定している。尚、これら寸法はいずれも焼成後の寸法である。また、本発明は各電極パターンの寸法あるいは誘電体層の厚さ（電極パターン間の間隔）、誘電体の誘電率などを変更することにより諸特性を調整可能であり、上記周波数帯の使用に限られたものではない。

また、この実施例の外形は３．２×１．６ｍｍ、厚さは１．０ｍｍであり、極めて小型に構成することができた。従来例には外形３．２×１．６ｍｍ、厚さは１．０ｍｍと同一寸法の積層型方向性結合器もあるが、デュアルバンド用として使用する場合は２個必要となり、本発明の実施例によれば面積比で５０％に小型化される。またこれらの部品を回路基板上に搭載することを考えた場合、基板上に配線パターンを設ける必要があり、本実施例によれば従来例に比べパターンが簡略化できるため、更なる小型化かつ回路設計の高効率化が期待できる。更に部品点数が少なくなることにより、部品搭載時間の短縮にも寄与できるものである。

次に、本発明に係る別の実施例の積層型方向性結合器の積層構造図を図９に示す。尚、この実施例の斜視図は図２と同様である。図９において斜線を施した部分は導体部分である。この実施例の方向性結合器はパターン電極の形成された誘電体層を積層して構成され、側面及び表面に外部電極が形成されている。また、誘電体層の厚みは適宜設定され、その間に電極パターンの形成されていない無地の誘電体層を挿入することができる。この実施例の積層構造について図９を用いて更に詳しく説明する。

下層の誘電体層８１にはアース用のパターン電極９１が形成され、そのアース用のパターン電極９１は外部端子Ｔ７、Ｔ８に接続されるように引き出し部を有しており、アース接続される。その上に、第１の主線路となるストリップライン用パターン電極９３が形成された誘電体層８２を積層する。このパターン電極８２は外部端子Ｔ１、Ｔ２に接続される。その上に、副線路の一部となるストリップライン用パターン電極９５ａが形成された誘電体層８３を積層する。このパターン電極９５ａの一端は外部端子Ｔ６に接続され、もう一端にはビアホール用ラウンド電極９５ｄが形成されている。その上に、副線路の一部となるストリップライン用パターン電極９５ｂが形成された誘電体層８４を積層する。このパターン電極９５ｂの一端は外部端子Ｔ５に接続され、もう一端にはビアホール電極９５ｃが形成されている。ビアホール電極９５ｃは誘電体層８３上のビアホール用ラウンド電極９５ｄに接続され、パターン電極９５ａとパターン電極９５ｂとで１本の副線路をコイル状に形成している。

その上に、第２の主線路の一部となるストリップライン用パターン電極９４ａが形成された誘電体層８５を積層する。このパターン電極９４ａの一端は外部端子Ｔ４に接続され、もう一端にはビアホール用ラウンド電極９４ｄが形成されている。その上に、第２の主線路の一部となるストリップライン用パターン電極９４ｂが形成された誘電体層８６を積層する。このパターン電極９４ｂの一端は外部端子Ｔ３に接続され、もう一端にはビアホール電極９４ｃが形成されている。ビアホール電極９４ｃは誘電体層８５上のビアホール用ラウンド電極９４ｄに接続され、パターン電極９４ａとパターン電極９４ｂとで第２の主線路をコイル状に形成している。

その上に、アース用のパターン電極９２が形成された誘電体層８７を積層する。このアース用のパターン電極９２は誘電体層８１上に形成されたパターン電極９１と同一の電極パターンであり、外部端子Ｔ７、Ｔ８に接続されるように引き出し部を有し、アース接続される。その上に、特にパターン電極の形成されていない誘電体層８８を積層する。

本実施例のストリップライン用電極パターン９３、９５ａ、９５ｂ、９４ａ、９４ｂは誘電体層に垂直な方向から投影してみたとき、重複されるように形成されている。この構造により、第１の主線路と第１の副線路、及び第２の主線路と第１の副線路は、コイル結合（Ｍ結合）している。これは、上記実施例とは異なる結合手段による。このような、コイル結合によっても本発明の方向性結合器を構成することができる。この場合、各線路の線路長、巻数、間隔によって結合度が調整できる。

本実施例においては各線路をコイル状に形成したが、スパイラル状など他の形状であっても良い。本実施例においても図１と同様誘電率が約８の誘電体材料を用い、製造工法も同様の方法で製造した。尚、本実施例においても、誘電率は５〜１５程度が望ましく、また上記製造工程に限定されるものではない。本実施例によれば、上記実施例とは異なる周波数帯あるいは結合度など、使用用途に応じた積層型方向性結合器を提供することが可能である。

上記実施例では、積層構造によって、複数の異なる使用周波数に対応した複数の主線路と、それに結合する一つの副線路からなる方向性結合器を構成することが出来た。これにより、複数の異なる使用周波数に対応した方向性結合器を非常に小型に構成することができた。しかしながら、本発明は、複数の主線路が一つの副線路に結合する構造、言い替えれば、一つの副線路を複数の主線路が共用することを特徴としており、上記実施例以外の構造であっても、本発明の効果を得ることができる。

本発明に係る一実施例の積層構造を示す内部電極パターン図である。本発明に係る一実施例の斜視図である。本発明に係る方向性結合器の使用例の回路ブロック図である。本発明に係る一実施例の特性図である。従来例の斜視図である。別の従来例の分解斜視図である。方向性結合器の使用例の回路ブロック図である。従来例に係る方向性結合器の使用例の回路ブロック図である。本発明に係る別の実施例の積層構造を示す内部電極パターン図である。

符号の説明

１積層型方向性結合器
１１、１２、１３、１４、１５、１６誘電体層
２３、２５主線路用ストリップライン電極
２４副線路用ストリップライン電極
２１、２２アース電極

Claims

誘電体層を積層一体化して構成される積層体であって、前記積層体内に電極パターンが形成されて複数のストリップラインが構成され、前記ストリップラインからなる第１と第２の主線路と第１の副線路を有し、前記第１と第２の主線路が共に第１の副線路に結合していることを特徴とする方向性結合器。
前記第１の主線路、第２の主線路及び第１の副線路はそれぞれ別々の誘電体層上に形成され、積層方向において、前記第１の副線路を中間とし、前記第１の副線路が前記第１の主線路と第２の主線路に挟まれる構造としたことを特徴とする請求項１に記載の方向性結合器。
前記複数のストリップラインのうち少なくとも１本を直線状に形成していることを特徴とする請求項１に記載の方向性結合器。
前記第1、第2の主線路と、前記第1の副線路は、外部端子に接続される部分を除き、積層方向に見たとき重複するように形成されていることを特徴とする請求項１又は２に記載の方向性結合器。
前記第１の主線路と第１の副線路との間に構成される誘電体層と第２の主線路と第１の副線路との間に構成される誘電体層の厚みが異なることを特徴とする請求項２に記載の方向性結合器。
前記積層体の第１の側面に第１の主線路の両端部が引き出され、第１の側面に対向する第２の側面に第２の主線路の両端部が引き出され、副線路の端部がそれぞれ他の２つの側面に引き出されていることを特徴とする請求項１に記載の方向性結合器。
前記複数のストリップラインのいずれかあるいは全てが、少なくとも２層以上に分けて形成された電極パターンで構成されていことを特徴とする請求項１に記載の方向性結合器。
第１、第２の主線路はＵ字状に形成されたストリップラインからなり、第１の副線路は、直線状のストリップラインからなり、前記第1の副線路の上下に誘電体層を介在させてそれぞれ前記第1と第2の主線路が配置され、さらに誘電体層を介在させて上下にアース電極が配置され、前記第1の主線路のＵ字状ストリップラインと前記第2の主線路のＵ字状ストリップラインとは互いに逆方向に形成され、前記副線路と前記第1、第2の主線路は積層方向に重複するように配置されていることを特徴とする方向性結合器。
それぞれ異なる使用周波数に設計された複数の主線路と、前記複数の主線路に結合する一つの副線路とから構成されることを特徴とする方向性結合器。