JP5182517B2 - 結合回路及びその製造方法 - Google Patents

結合回路及びその製造方法 Download PDF

Info

Publication number
JP5182517B2
JP5182517B2 JP2008555121A JP2008555121A JP5182517B2 JP 5182517 B2 JP5182517 B2 JP 5182517B2 JP 2008555121 A JP2008555121 A JP 2008555121A JP 2008555121 A JP2008555121 A JP 2008555121A JP 5182517 B2 JP5182517 B2 JP 5182517B2
Authority
JP
Japan
Prior art keywords
dielectric
wiring
wirings
coupling circuit
graphite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008555121A
Other languages
English (en)
Other versions
JPWO2008090993A1 (ja
Inventor
則夫 増田
吉伸 小林
祥一 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008555121A priority Critical patent/JP5182517B2/ja
Publication of JPWO2008090993A1 publication Critical patent/JPWO2008090993A1/ja
Application granted granted Critical
Publication of JP5182517B2 publication Critical patent/JP5182517B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187Broadside coupled lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0239Signal transmission by AC coupling
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、結合回路及びその製造方法に関し、特に誘電体層と配線層とを積層した積層構造を有する結合回路及びその製造方法に関する。
現在、携帯端末や、無線LANなどの無線通信技術を用いた電子機器などが製品化され、一般に普及している。この類の電子機器では、それらの機器が採用する通信方式(通信プロトコル、通信速度、及び変調方式など)によって、異なる周波数帯(例えば、800MHz帯、1.5GHz帯、2GHz帯、5GHz帯など)の周波数を送受信に使用する。そして、一部の電子機器は、複数の通信方式に対応するように、即ち複数の周波数帯を利用できるように構成されている。
関連する複数の周波数帯を利用できるマルチバンド対応の通信機器は、例えば、図9に示すように構成されている。
図9は、使用する周波数に応じて出力段を切り換える方式の通信機器の送信回路部分を示す回路図である。図示のように、アンテナ1にデュプレクサー2を介して送信回路11と受信回路12が接続されている。
送信回路11は、出力アンプ4、セレクタ5、結合回路(カプラー)6−1,6−2、及び抵抗10−1,10−2を含む。
出力アンプ4からの出力は、セレクタ5を介してカプラー6−1または6−2に入力される。ここでは出力アンプ4は一つとしたが、異なる周波数に対応するために2系統用意されることもある。
カプラー6−1、6−2は、出力アンプ4からの出力を計測(検出)してパワーコントローラー3−1,3−2へ出力する。パワーコントローラー3−1,3−2は出力アンプ4の出力を制御、即ち送信電力を制御する。このようなコントローラーによる送信電力制御をTPC(Transmission Power Control)機能と呼ぶことがある。
TPCは、携帯端末から送信された信号が基地局側で十分なS/Nで受信可能であると判断される場合に携帯端末の送信電力を低下させ、逆に距離そのほかの理由により基地局側でS/Nが低下していると判断された場合に送信電力を増加させる機能である。この機能は通信品質の維持と低消費電力化による携帯端末の連続使用時間の伸長を両立させるために重要な機能となっている。したがって、送信電力の制御には精度が高いことが要求される。この送信電力制御の精度を決める要因の一つがカプラー6−1、6−2の性能である。具体的には、カプラー6−1、6−2には、低損失(例えば、電力損失が0.4dB以下)であることと、高周波の伝送特性が良いことが求められる。
図10は、図9の送信回路11に使われているカプラー6(6−1,6−2)の原理説明図である。図10において、配線7aは出力アンプ4からの信号を送信するための配線である。配線7aの両端には、パッド9a,9bが形成されている。配線7bは配線7aと電磁的に結合し、送信電力をモニターするための測定用の配線である。配線7bの両端には、パッド9c、9dが形成されている。
このようなカプラー6は、高周波特性の良好な誘電体基板、例えば、ガラスセラミック基板15を用いて製造される。通常、配線7a,7bは、積層される複数の誘電体層の間に挟まれるように形成される。その結果、配線7aと配線7bとの間にも誘電体が存在する。パッド9a,9b,9c及び9dの各々は、複数の誘電体層が積層された積層体の表面に形成され、内部に形成されている配線7a又は7bに接続される。
カプラー6は、送受信回路が搭載されている親基板とは別に製造され、親基板に実装される。パッド9a,9及び9cの各々はボンディングワイヤやフリップチップ実装などの実装技術により親基板の回路と接続される。パッド9dは終端用の抵抗10(10−1,10−2)を介してグランドに接続される。抵抗10の抵抗値は、配線の特性インピーダンスやデバイスの入力インピーダンスを考慮して、例えば、50Ω程度の値が選ばれる。
上記のように、図9の送信回路11では、通信に使用される周波数に応じて2つのカプラー6−1、6−2が用意されている。その理由として、カプラー6−1,6−2が持つ周波数依存性が挙げられる。
例えば、図9の送信回路11において、2.4GHzと5GHzの2つの周波数を使用するものとする。この場合、両方の周波数に対して安定した周波数特性を持つ結合回路を一つの部品で製作することは難しい。これは2.4GHzと5GHzでは波長が2倍程度も異なるためである。つまり、調整機能を持たないパッシブな部品であるカプラー6は広帯域な高周波特性を確保できないため、カプラーの出力と送信電力の関係が線形関係から大幅にずれるためである。このような場合に一つのカプラーで無理に対応しようとすると、パワーコントローラー3(3−1,3−2)に複雑な演算機能と制御機能が要求される。その結果、回路が複雑になる。
また、図9の送信回路では、最終出力段、すなわちアンテナ1に近い回路にカプラーが挿入されているため、より高精度な制御が必要とされる。GHz帯の周波数を使用する場合、このような最終出力段でのカプラーによる直接的なモニターは、出力電力の高精度な制御に有効とされている。しかし、この場合、カプラーの設計および実装に関する仕様は厳しくなる。通常、カプラーは別基板で製作され、単体としての特性が確認された後に装置の基板に実装される。したがって、送信周波数ごとにカプラーを用意すると部品点数が増大し、実装時の特性のずれの補正が煩雑になるほか、小型化にも不利となる。
図10のカプラー6は、ある一つの周波数帯に合わせて配線7a,7bの寸法や基板の誘電率などが選ばれている。つまり、狭帯域で良い特性が確保できるようになっている。一つの結合回路で2つの周波数帯に対応するには、図11に示す結合回路6−3のように、配線7aの両側に配線7b、7cを配置して一対のカプラーを構成し、それらの高周波特性を調整する方法が考えられる。これは配線の距離、幅などの寸法を変化させて各々の周波数に適するような特性を確保するために有効である。
図12は、図11の結合回路6−3の周波数特性について説明する図である。いま、図11の配線7aに接続されたパッド9bをアンテナ回路または擬似アンテナに、パッド9aをアンプ4を模擬した信号発生器の出力端子に夫々接続し、一定の電力で周波数を掃引する。この際に、配線7bに接続されたパッド9cから出力された電力を描画したものが図12の実線である。なお、パッド9dは終端抵抗10に接続されている。
図12の実線のグラフは、周波数f1の近傍で特性が急激に変動する伝送特性を示している。つまり、配線7bを周波数f1近傍の周波数帯の測定に使用した場合、その測定精度は非常に低いものとなる。一方、周波数f2近傍では比較的変化が少なく安定しているので、帯域が狭い信号に対しては使用可能である。なお、周波数f1、f2は、通信に使用する異なる周波数帯の周波数、例えば、2.4GHzと5GHzである。
図12の破線は、配線7cに接続されたパッド9eから出力された電力を測定した結果を示す。図12の破線のグラフは、実線のグラフと異なり、周波数f2近傍で特性が急激に変動し、周波数f1近傍では比較的安定していることを示している。
以上のことから、周波数f1の信号を送信する場合には、配線7cを測定に用い、周波数f2の信号を送信する場合には、配線7dを測定に用いれば、いずれの場合にも精度良く送信電力を測定することができる。この結合回路は出力アンプの制御用に使われるため、高周波特性の安定性が高いことが望ましい。
図11の結合回路6−3を図9の送信回路に用いる場合に、出力アンプ4からの出力が大きく変化し、ダイナミックレンジを大きくとらなければならないのであれば、配線7b、7cからの出力が極端に小さくならないように結合度を高める必要がある。配線7b、7cの各々と配線7aとの電磁的結合度を高めるためには、その間隔を縮小すればよい。しかしながら、配線間の距離を縮小すると高周波特性も変動してしまうので、無制限に距離を縮小することはできない。また、配線の平行に配置された直線部分を延長することにより結合度を高めることもできるが、その場合は小型化が困難になる。そこで、図13のようなスパイラル型の配線を持つ結合回路6−4が用いられることがある。しかし、この構造は、配線間の距離を変えて2種類の周波数に対応させようとすると、スパイラルの巻き数を多くすることができなくなる。そこで、図14の結合回路6−5のように、配線7a,7b,7cを積層した構造とし、配線7aの上下の層に配線7b及び7cをそれぞれ配置する構造が考えられる。この場合、図15に示すように各配線間に誘電率が異なる誘電体(セラミックシート)13a、13bを配置することにより、配線7aと測定用の配線7b、7cの各々との間の電磁的結合度を変えることができる。
ところで、セラミック(特に、LTCC:Low Temperature Co−fired Ceramics)多層基板を用いる電子部品には、上述した結合回路のほかに、コンデンサやインクジェットプリンタヘッド、感熱式プリンタヘッドなどがある。これらの電子部品は、その製造工程においてセラミック中に空隙が形成されることがある。
従来、セラミック中への空隙形成は、以下のように行なわれている。
まず、LTCC基板を例に挙げると、その素材である第1のセラミックシートに、形成しようとする空隙の形状に応じたパターンの溝を、機械加工やフォトリソグラフィー技術により形成する。次に、形成された溝の部分に低温分解性介在物を充填し、それを覆うように第1のセラミックシート上に第2のセラミックシートを積層する。次に、積層した第1及び第2のセラミックシートをプレスし、焼成する。焼成過程において、低温分解性介在物は、熱分解して昇華し、そこに空隙が形成される。
ここで、低温分解性介在物としては、感光性の有機フィルムや液状有機樹脂、あるいは炭素を主体とするペーストなどが利用できる。また、粉末状の炭素を使用することも可能である。有機材料は約180℃〜250℃で液状化し、さらに350℃〜400度で炭化し、500℃近傍で昇華する。炭素ペースト場合は、まず有機ビヒクルが熱分解し、その後粉末炭素が昇華する。
このような技術は、例えば、特開昭52−16654号公報や特公昭53−35085号公報に記載されている。
また、セラミック多層基板として、電磁結合により接続される高周波伝送線路間に空隙を形成したものもある。このような基板は、例えば、特開2003−17909号公報に記載されている。
関連する結合回路は、配線がその周囲を誘電体に囲まれているため、信号周波数がさらに高くなった場合に、誘電体が持つ誘電損失が信号の伝送特性に影響を与えるという問題点がある。
また、2つの測定用配線と信号用配線との間に誘電率の異なる誘電体を配する関連する結合回路(図15参照)では、誘電体セラミック材料を用いようとすると、製造に焼成が必要になるため、熱膨張係数の大きく異なる材料を使用することができない。つまり、この場合、同種の材料を選ばざるを得ず、誘電率の選択範囲が狭まくなり、周波数特性の調整範囲も狭くなってしまうという問題点がある。
そこで、本発明は、さらに信号周波数が高くなっても信号の伝送特性に与える影響が小さく、周波数特性の調整可能範囲を広くすることができる結合回路を提供することを目的とする。
本発明によれば、多層基板として構成され、複数の配線を積層方向あるいは基板面の方向に近接して配置し、配線間の電磁的結合を利用して構成される結合回路において、少なくとも一組の互いに隣り合う配線の間の誘電体を選択的に除去したことを特徴とする結合回路が得られる。
図1は、本発明の第1の実施の形態に係る結合回路の部分縦断面図であり、
図2は、本発明の第2の実施の形態に係る結合回路の部分縦断面図であり、
図3は、図2の結合回路の配線方向に沿った縦断面図であり、
図4は、本発明の第2の実施の形態に係る結合回路の変形例を示す縦断面図であり、
図5は、本発明の第3の実施の形態に係る結合回路の部分縦断面図であり、
図6は、本発明の第3の実施の形態に係る結合回路の変形例を示す図であり、
図7は、本発明の第2及び第3の実施の形態に係る結合回路の変形例を示す図であり、
図8A−8Dは、図2の結合回路の製造工程を説明するための図であり、
図9は、関連するマルチバンド対応型の通信機器の送信回路の構成を示す回路図であり、
図10は、関連する単一バンドの結合回路(カプラー)の構成を説明するための図であり、
図11は、関連するマルチバンド対応の結合回路の構成を説明するための図であり、
図12は、マルチバンド対応型結合回路の伝送特性の一例を示すグラフであり、
図13は、関連するスパイラル型の結合回路の構成を説明するための図であり、
図14は、関連する積層型の結合回路の構成を説明するための図であり、
図15は、図14のA−A’線断面図である。
本発明は、異なる周波数に対応したマルチバンド型の結合回路を、多層基板を使用して実現するものである。2つの異なる周波数を用いる通信システムに用いられ、双方の周波数の送信電力のモニターに共用される高周波回路用部品としての結合回路を提供できる。
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図1は、本発明の第1の実施の形態に係る結合回路の部分縦断面図(図14のA−A’線断面に相当する部分、ただし配線7a、7bのみを有し、配線7cを有していない場合を示す図)である。
図1の結合回路は、誘電体基板(ガラスセラミック基板)13の内層に形成された信号用の配線7aと測定用の配線7bとを有している。また、配線7aと配線7bとが空隙を介して互いに対向するように、誘電体(ガラスセラミック材料)が選択的に除去されて、誘電体除去層14が形成されている。
配線7aと配線7bの互いに対向する面の間には、配線間の電磁的結合量に大きな影響を及ぼす強い電界が集中する。この電界が集中する領域の誘電体(ガラスセラミック材料)を選択的に除去して空隙を形成したことにより、そこに誘電体が存在する場合に比べて配線7a,7b間の静電容量を低下させ、異なる周波数特性を持たせることができる。この周波数特性は、誘電体除去層(空隙)14の大きさ、数、及び位置などを変更することにより、変更することが可能である。また、配線の周囲を囲む誘電体が減少するため(配線のエアライン化が可能であるため)、誘電体による誘電損失が減少し、より高い周波数に対しても、良好な高周波特性を確保することが可能となる。誘電体除去層は電磁界が集中する範囲、すなわち配線が対向する範囲に設けることが有効であるが、配線が対向する範囲から外れた領域でも強い電磁界が分布する場合があるので、その領域に誘電体除去層を広げることにより特性の調整ができる。ガラスセラミックが用いられる通常のGHz帯の信号用の結合回路においても、より高い測定精度が求められる場合には、本実施の形態の構成は有効である。
図2は、本発明の第2の実施の形態に係る結合回路の部分縦断面図(図14のA−A’線断面に相当する部分を示す図)である。
図2の結合回路は、誘電体基板(ガラスセラミック基板)13の内層に形成された信号用の配線7aと測定用の配線7b,7cとを有している。配線7aと配線7bとの間には、第1の実施の形態と同様、誘電体除去層(空隙)14が形成されている。一方、配線7aと配線7cとの間には、誘電体(ガラスセラミック材料)が存在している。配線7a,7b間に誘電体除去層14が、配線7a,7c間にガラスセラミック材料が、夫々存在することにより、これらの配線間の電磁的結合量と周波数特性はそれぞれ互いに異なるものとなっている。
図15に示す関連する結合回路では、多くの場合、誘電体13a,13bとして比誘電率が5〜10のガラスセラミック材料が用いられる。つまり、誘電体13aの比誘電率を10、誘電体13bの比誘電率を5としても、それらの比は高々2倍である。これに対して、本実施の形態では、除去層14の比誘電率を1、ガラスセラミック材料の比誘電率を10とすれば、その比を10倍とすることができる。
図3は、第2の実施の形態に係る結合回路の配線7a,7b,7cの長さ方向に沿った縦断面図(図14のB−B’線断面に相当する部分を示す図)である。図3から理解されるように、誘電体除去層14は、配線7aの一部と配線7cの一部とが空隙を介して対向するように設けられている。図3では、除去層14が一つだけ設けられているが、図4に示すように、複数の除去層14を設けるようにしてもよい。
図4では、空隙と誘電体とが配線7a,7cの長さ方向に沿って交互に並ぶように、(ここでは3つの)除去層14が実質上一定の間隔で周期的に形成されている。このように、配線間に誘電体を周期的に配置することにより、特定の周波数の伝送特性を変えられることが報告されている(中島将光著、「マイクロ波工学」、森北出版)。なお、等価比誘電率を変えることが目的であり、かつ特定の周波数に対する伝送特性を変える必要がない場合、空隙と誘電体とを交互に配列するだけでよく、その周期等を厳密な計算により求める必要はない。
図4に示すような伝送特性を調整するための配列構造は、後述する製造プロセスを用いれば容易に製造可能である。
以上のように、本実施の形態では、2つのカプラーのうち一方のカプラーを構成する配線間に選択的に空隙を設けたことにより、2つのカプラーにおける配線間の容量を互いに異なるものとすることができる。これにより、2つのカプラーの伝送特性を異なるものとすることができる(図12に示したような伝送特性が急激に変化する周波数帯を互いにずらすことができる)。つまり、同一基板上(または内)に周波数特性の異なる2以上のカプラーが形成された結合回路を設計する際の設計パラメーターとして、空隙の形成による局所的な誘電率の変化を用いることができる。
図5は、本発明の第3の実施の形態に係る結合回路の部分縦断面図(図14のA−A’線断面に相当する部分を示す図)である。本実施の形態では、誘電体除去層(空隙)14と誘電体(ガラスセラミック材料)とが、配線7a,7b,7cの幅方向に沿って交互に並ぶように配列されている。本実施の形態では、配線周辺に存在する除去層14とガラスセラミック材料の層の断面積(信号伝送方向に垂直な断面積)を変更することにより、等価比誘電率を変えることができる。これにより、第2の実施の形態と同様に、関連する結合回路(図15参照)のように異なる誘電率を持つ誘電体を組み合わせることなく、即ち、単一の誘電体を用いて、2つのカプラーの高周波特性を互いに異ならせることができる。
なお、配線近傍の電磁界分布の対称性を保つことが必要な場合は、図5に示す通り配線7a、7bの中心に関して対称となるように誘電体除去層と誘電体層を配置する。配線周辺の電磁界は配線7aと7bの間に集中するが配線周辺にも電磁界が分布するため配線7a、7bの両側にも誘電体除去層を配置してある。誘電体除去層と誘電体層の大きさ及び間隔は所望の特性に合わせて調整すればよい。このように配線7a、7bが対向する範囲から外れた領域でも強い電磁界が分布する場合があるので、その領域に誘電体除去層を広げることにより特性の調整ができる。図2の場合は配線7a,7b間に誘電体層が存在しないので、配線周辺の強度低下に伴い基板が変形し、配線がその影響を受けるおそれがあるが、誘電体除去層と誘電体層とを交互に配置することにより配線周辺の強度を増すことができる効果もある。
配線の周辺に設けられる空隙は、必ずしも配線7a,7b間に形成される空隙と同じ大きさ、形状でなくともよい。例えば、図6に示すように、対向する配線7a,7b間に比較的大きな空隙を設け、配線の周辺には比較的小さな空隙を複数設けることができる。このように空隙の一部が縮小された交互配列は、図5と同様に強度も考慮しながら、周辺部については交互配列が均質化される効果が期待できる。
以上述べた第1乃至第3の実施の形態では、複数の配線7a,7b(及び7c)を積層方向に重ねる場合について説明したが、同一層上に並置するようにしてもよい。また、上記第2及び第3の実施の形態では、配線7a,7b,7cの長さを略同一の長さとしたが(図3、図4の比率が正確ではない。)、これらの配線の長さを異なるものとしてもよい。例えば、配線7bと配線7cの配線7aへの結合度を調整するために、図7に示すように、一方の配線7cを短くしてもよい。
次に、本発明の結合回路の製造方法について図8A乃至Dを参照して説明する。以下では、図2に示す結合回路を製造する場合について説明する。
まず、誘電体基板13となるガラスセラミック材料として、粉末ガラスとセラミック粉末と有機樹脂とを混錬したスラリーを用意する。そして、このスラリーをシート状に成形し、乾燥させて(ガラスセラミック)グリーンシートとする(以下シートと称す)。シートは、所定サイズのものを複数枚用意する。あるいは所定サイズよりも大きなシートを所定サイズにカットしてもよい。
次に、従来と同様の工程により、図8Aに示すような第1の誘電体層13−1を形成する。即ち、第1のシートの表面に配線7cとなる金属ペーストを塗布形成し、乾燥させた後、第2のシートを積層して、第1の誘電体層13−1とする。
続いて、第1の誘電体層13−1の表面に配線7aとなる金属ペーストを塗布形成し、乾燥させる。
次に,図8Bに示すように、第2の誘電体層13−2を第1の誘電体層13−1の上に積層する。第2の誘電体層13−2には、配線7aの少なくとも一部を露出させるための開口と、後に除去層14となる凹所が形成されている。あるいは、配線7aを露出させるための開口を設けず、除去層14となる凹所に代えて開口を形成するようにしてもよい。いずれにしても、第2の誘電体層13−2には、誘電体基板13の内部に空隙を形成するための穴があけられていることが重要である。
第2の誘電体層13−2は、単一のシートで構成されてもよいし、複数のシートで構成されていてもよい。例えば、第2の誘電体層13−2は、配線7aに対応する開口が形成された第3のシートと、凹所となる開口が形成されたフレーム状の第4のシートとで構成することができる。
なお、配線7aとなる金属ペーストの塗布形成工程と第2の誘電体層13−2の積層工程の実施順序は、製造の容易性を考慮して逆にしてもよい。
次に、図8Cに示すように、第2の誘電体層13−2に形成された凹所内にグラファイト16を充填する。
次に、配線7bとなる金属ペーストを少なくともその一部がグラファイト16上に位置し、グラファイト16を介して配線7aと対向するように(平行に配置されるように)、第2の誘電体層3−2の表面上に塗布形成する。
続いて、配線7bを覆うように第2の誘電体層13−2の上に第3の誘電体層13−3であるシートを積層する。これにより、グラファイト16は、誘電体層中に埋め込まれる。
なお、配線7bとなる金属ペーストは、第2の誘電体層13−2の表面上ではなく、第3の誘電体層13−3の表面(下面)上に形成されてもよい。即ち、配線7bが形成された第3の誘電体層13−3を、配線7bがグラファイト16に接するようにして、第2の誘電体層13−2上に積層してもよい。
この後、上記工程より得られた積層体をプレスし、約800℃〜900℃で一括焼成する。焼成の過程においてグラファイト16は昇華し、誘電体基板(ガラスセラミック基板)13内に空隙14が形成される。
グラファイト16は、プレスによっても変形せず、また、有機樹脂を含まないのでシートの無機粉末を剥離させることもない。その結果、ガラスセラミック基板に形成される空隙の形状は、所望の形状を維持することができる。
なお、上記説明では、複数の配線が積層方向に重ねられる場合について説明したが、同一平面上に形成される場合であっても同様に、配線間に空隙を形成することができる。即ち、配線間に空隙が形成されるよう開口または穴が形成された誘電体層(シート)を、配線が表面に形成された誘電体層(シート)上に積層し、開口または穴にグラファイトを充填した後、それを覆うようにさらに誘電体層を積層することにより、上記と同様にセラミック基板内部に空隙を形成することができる。
図4や図5あるいは図6に示す構造の結合回路も、シートに形成される穴の位置、大きさ等を適切に設定することにより、上記と同様にして製造することができる。
このように、本実施の形態では、空隙を形成するために、露光及び現像や、圧膜印刷などの複雑な工程を追加する必要がないので、空隙を形成することによるコスト上昇を抑えることができる。
なお、空隙の形状によってはグラファイト(シート状の充填材)以外にペースト状のカーボンや棒状のカーボンロッド等を用いて行なうことにより同様の空隙を形成できる。特に微細形状を有する空隙に付いてはカーボンペーストが有効であり、又ガラスセラミック基板内に細菅形状の空隙を形成する場合はカーボンロッドが有効である。このようなケースとして図6に示す配線両側に配置された複数の小さい空隙があげられる。このような空隙は複数を誘電体と交互に配置してその配置されている領域内の等価的なあるいは平均的な誘電率を制御することが目的であるので、その形状が厳密には角型でなくとも角型と同等の効果が生じる場合も有りうる。
以下、本発明のいくつかの他の実施の形態について説明する。
本発明の他の実施の形態は、結合回路において、誘電体を除去したことにより生じる空隙と誘電体とが交互に並ぶように前記誘電体を除去するようにしている。これにより、等価的な誘電率の調整が可能となり、強度を増すことが可能となる。また、交互配列を配線の周囲に拡張することにより配線間の結合を制御する際の設計上の自由度が増す。空隙と誘電体が配置される位置によってその配列や大きさを変化させることにより、生産性および強度を向上させることが可能となる。
また、本発明の他の実施の形態は、複数の誘電体層と少なくとも一つの配線層とが積層され、前記配線層に含まれる少なくとも一組の隣り合う配線が互いに電磁的結合を生じるように近接配置された結合回路において、前記一組の隣り合う配線の少なくとも一部が空隙を介して互いに対向している。
さらに、本発明の他の実施の形態は、結合回路の製造方法において、誘電体としてセラミック材料を使用し、セラミック材料を除去する箇所に予め穴あけ加工し、この穴あけ部分にグラファイトを充填した後、セラミック多層基板を焼成する一括焼成工程で、前記グラファイトを昇華させることにより、互いに隣り合う配線の間に誘電体除去層を形成するようにしている。
さらにまた、本発明の他の実施の形態は、結合回路の製造方法において、第1の誘電体層の上に、開口が形成された第2の誘電体層を積層する工程と、前記開口内にグラファイトを充填する工程と、前記第2の誘電体層の上に第3の誘電体層を積層し、前記グラファイトを埋め込む工程と、少なくともその一部が前記グラファイトを挟んで並置されるように2本の配線パターンを形成する工程と、得られた積層体を一括焼成して前記グラファイトを昇華させ、それによって前記積層体の内部に空隙を形成する工程とを含んでよい。
本願発明によれば、互いに対向する配線間に空隙を形成したことで、誘電体による誘電損失が低減するとともに、結合回路の周波数特性の変更可能範囲を広くすることができる。
なお、関連するLTCCに空隙を形成する方法には、以下のような問題点がある。
関連するLTCCに空隙を形成する方法において用いられる低温分解性介在物は、その主成分または一部として有機材料を含んでいる。この有機材料は、セラミックシートの焼成過程における温度上昇に伴い液相化する。このとき、セラミックシートに含まれるバインダー樹脂も液相化する。両者は混和性を持つため、介在物とセラミックシートの接触部分において混ざり合い、その後の炭化、昇華過程においてセラミックシートの一部(無機粉末)が剥離する。その結果、空隙の断面形状が変化する。
また、介在物として炭素ペーストを用いる場合は、上記問題のほかに、さらに、セラミックシートを積層した積層体をプレスする際にも断面形状が変化するという問題がある。これは、炭素ペーストが粉末炭素と有機ビヒクルとを混錬したものであり、炭素粉末の比表面積が大きいことから、ペーストの総体積に占める炭素の割合を70〜80vol%程度にまでしか向上させることができず、プレス時の加圧力により体積収縮するからである。
さらに、有機材料を用いる場合には、マスクを用いたUV光による露光工程及び現像工程が必要であったり、炭素ペーストを用いる場合には、混練工程や圧膜印刷工程が必要であったりして、作業工程が多くコスト高である上、各工程における位置ずれの問題もある。
本発明によれば、簡単な工程でコストがかからず、位置ずれの生じ難い方法により空隙を形成する方法を提供し、もって空隙を有する結合回路の簡易な製造方法を提供することができる。
なお、特開2003−17909号公報に記載されたセラミック多層基板は、誘電体、導体層に形成されたスロット、空隙、導体層に形成されたスロット、及び誘電体を介して、高周波伝送路間を電磁結合により接続するものであって、配線間(の一部)を空隙のみを介して直接対向させ、それによって電磁的に結合させる本発明とは全く異なるものである。
以上、本発明についていくつかの実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理会し得る様々な変更をすることができる。
この出願は、2007年1月26日に出願された日本出願特願2007−016307号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (2)

  1. 誘電体としてセラミック材料を使用し、セラミック材料を除去する箇所に予め穴あけ加工し、この穴あけ部分にグラファイトを充填した後、セラミック多層基板を焼成する一括焼成工程で、前記グラファイトを昇華させることにより、互いに隣り合う配線の間に誘電体除去層を形成することを特徴とする結合回路の製造方法。
  2. 第1の誘電体層の上に、開口が形成された第2の誘電体層を積層する工程と、前記開口内にグラファイトを充填する工程と、前記第2の誘電体層の上に第3の誘電体層を積層し、前記グラファイトを埋め込む工程と、少なくともその一部が前記グラファイトを挟んで並置されるように2本の配線パターンを形成する工程と、得られた積層体を一括焼成して前記グラファイトを昇華させ、それによって前記積層体の内部に空隙を形成する工程と、を含むことを特徴とする結合回路の製造方法。
JP2008555121A 2007-01-26 2008-01-21 結合回路及びその製造方法 Expired - Fee Related JP5182517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008555121A JP5182517B2 (ja) 2007-01-26 2008-01-21 結合回路及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007016307 2007-01-26
JP2007016307 2007-01-26
PCT/JP2008/051132 WO2008090993A1 (ja) 2007-01-26 2008-01-21 結合回路及びその製造方法
JP2008555121A JP5182517B2 (ja) 2007-01-26 2008-01-21 結合回路及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008090993A1 JPWO2008090993A1 (ja) 2010-05-20
JP5182517B2 true JP5182517B2 (ja) 2013-04-17

Family

ID=39644567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008555121A Expired - Fee Related JP5182517B2 (ja) 2007-01-26 2008-01-21 結合回路及びその製造方法

Country Status (2)

Country Link
JP (1) JP5182517B2 (ja)
WO (1) WO2008090993A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04294602A (ja) * 1991-03-23 1992-10-19 Nec Corp マイクロ波回路基板
JPH04321302A (ja) * 1991-04-20 1992-11-11 Nec Corp マイクロストリップ回路
JPH0697766A (ja) * 1992-09-11 1994-04-08 Murata Mfg Co Ltd 高周波フィルタ
JPH08274513A (ja) * 1995-03-31 1996-10-18 Nec Corp 複合マイクロ波回路モジュール及びその製造方法
JPH10135717A (ja) * 1996-10-29 1998-05-22 Mitsubishi Electric Corp 結合線路形方向性結合器
JP2004320408A (ja) * 2003-04-16 2004-11-11 Matsushita Electric Ind Co Ltd 分配器とこれを用いた高周波信号送受信装置
JP2005168060A (ja) * 2005-02-21 2005-06-23 Hitachi Metals Ltd 方向性結合器
JP2007043547A (ja) * 2005-08-04 2007-02-15 Mitsubishi Electric Corp 方向性結合器及び180°ハイブリッドカプラ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521958A (ja) * 1991-07-17 1993-01-29 Nec Corp 多層配線基板の積層体及びその製造方法
JP3664358B2 (ja) * 1998-03-09 2005-06-22 日立金属株式会社 方向性結合器及び、それを用いた携帯電話

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04294602A (ja) * 1991-03-23 1992-10-19 Nec Corp マイクロ波回路基板
JPH04321302A (ja) * 1991-04-20 1992-11-11 Nec Corp マイクロストリップ回路
JPH0697766A (ja) * 1992-09-11 1994-04-08 Murata Mfg Co Ltd 高周波フィルタ
JPH08274513A (ja) * 1995-03-31 1996-10-18 Nec Corp 複合マイクロ波回路モジュール及びその製造方法
JPH10135717A (ja) * 1996-10-29 1998-05-22 Mitsubishi Electric Corp 結合線路形方向性結合器
JP2004320408A (ja) * 2003-04-16 2004-11-11 Matsushita Electric Ind Co Ltd 分配器とこれを用いた高周波信号送受信装置
JP2005168060A (ja) * 2005-02-21 2005-06-23 Hitachi Metals Ltd 方向性結合器
JP2007043547A (ja) * 2005-08-04 2007-02-15 Mitsubishi Electric Corp 方向性結合器及び180°ハイブリッドカプラ

Also Published As

Publication number Publication date
WO2008090993A1 (ja) 2008-07-31
JPWO2008090993A1 (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
US6819202B2 (en) Power splitter having counter rotating circuit lines
US7961064B2 (en) Directional coupler including impedance matching and impedance transforming attenuator
CA2432508C (en) High efficiency four port circuit
US20070046393A1 (en) Power divider
JP2005005985A (ja) アンテナ素子及びアンテナ実装基板
US20100237965A1 (en) Filter, filtering method, and communication device
US9007142B1 (en) Integrated output combiner for amplifier system
Ali et al. Miniaturized high-performance filters for 5G small-cell applications
JP2008017523A (ja) 高効率方向性結合器
US20030151477A1 (en) High-frequency module and its manufacturing method
US20070052501A1 (en) Ring millimeter-wave filter
JP2004032766A (ja) 広帯域インピーダンス変成器
Ali et al. Heterogeneous integration of 5G and millimeter-wave diplexers with 3D glass substrates
JP5182517B2 (ja) 結合回路及びその製造方法
JP4829028B2 (ja) 回路基板及び回路基板の製造方法
WO2014157031A1 (ja) 高周波伝送線路、および電子機器
JP2009225065A (ja) カプラ
WO2019187675A1 (ja) 無線通信装置
US7030713B2 (en) Miniature high performance coupler
Samanta et al. Advanced multilayer thick-film technology for cost-effective millimetre-wave multi-chip modules
Deutschmann et al. A fully differential ultra-broadband power divider with integrated resistors
JP2004032778A (ja) 高効率3ポート回路
JP2005159080A (ja) 配線基板
US11588219B2 (en) Feed portion for coupling to a waveguide formed in a substrate, where the feed portion includes vias connected to a connection pad
JP7383215B2 (ja) 回路基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees