KR101304387B1 - 자기 필름 개선 인덕터 - Google Patents
자기 필름 개선 인덕터 Download PDFInfo
- Publication number
- KR101304387B1 KR101304387B1 KR1020117023256A KR20117023256A KR101304387B1 KR 101304387 B1 KR101304387 B1 KR 101304387B1 KR 1020117023256 A KR1020117023256 A KR 1020117023256A KR 20117023256 A KR20117023256 A KR 20117023256A KR 101304387 B1 KR101304387 B1 KR 101304387B1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- metal
- magnetic material
- film
- magnetic
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 149
- 229910052751 metal Inorganic materials 0.000 claims abstract description 184
- 239000002184 metal Substances 0.000 claims abstract description 184
- 238000000034 method Methods 0.000 claims abstract description 158
- 239000000696 magnetic material Substances 0.000 claims abstract description 91
- 239000011229 interlayer Substances 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 38
- 239000010410 layer Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 14
- 230000006872 improvement Effects 0.000 claims description 12
- 230000001939 inductive effect Effects 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 11
- 230000002500 effect on skin Effects 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 238000004804 winding Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 241000270295 Serpentes Species 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 8
- 238000001459 lithography Methods 0.000 claims 1
- 150000002739 metals Chemical class 0.000 description 13
- 230000001965 increasing effect Effects 0.000 description 9
- 230000035699 permeability Effects 0.000 description 9
- 239000011162 core material Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910019236 CoFeB Inorganic materials 0.000 description 1
- 238000006842 Henry reaction Methods 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
- H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0053—Printed inductances with means to reduce eddy currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Thin Magnetic Films (AREA)
Abstract
통합된 자기 필름 개선 인덕터(integrated magnetic film enhanced inductor) 및 상기 통합된 자기 필름 개선 인덕터를 형성하는 방법이 설명된다. 상기 통합된 자기 필름 개선 인덕터는 제 1 부분 및 제 2 부분을 갖는 인덕터 금속, 상기 인덕터 금속에 연결되는 상단 금속 또는 하단 금속, 및 상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에, 상기 적어도 하나의 부분 상에, 또는 상기 적어도 하나의 부분에 인접하여 배치되는 절연 필름을 포함한다. 상기 절연 필름은 자기 필름과 같은 자기 물질을 포함한다.
Description
설명되는 실시예들은 인덕터들, 및 인덕터들을 형성하는 방법들에 관한 것이다. 더 특별하게는, 그 실시예들은 통합된(integrated) 자기 필름 개선 인덕터들, 및 그 통합된 자기 필름 개선 인덕터들을 형성하는 방법들에 관한 것이다.
인덕턴스(헨리들(H:henries)로 측정됨)는 전류-전달 컨덕터 주위에 형성되는 자기장으로부터 발생하는 효과이다. 컨덕터를 통과하는 전기 전류는 그 전류에 비례하는 자속(magnetic flux)을 생성한다. 이러한 전류에 있어서의 변경은 자속에 있어서의 변경을 생성하고, 이러한 자속에 있어서의 변경은 이러한 전류에 있어서의 변경에 대항하도록 기능하는 기전력(EMF)을 생성한다. 인덕턴스는 전류에 있어서의 유닛 변경(unit change)에 대해 생성된 EMF의 측정치이다. 권선들의 수, 각각의 루프/권선의 영역, 및 감긴 것이 무엇인지가 인덕턴스에 영향을 준다. 예컨대, 이러한 권선들을 링크시키는(linking) 자속은 높은 투자율(permeability)을 갖는 물질 주위에 컨덕터를 휘감음으로써 증가될 수 있다.
인덕터에 의해 저장되는 에너지는 그 인덕터를 통해 흐르는 전류 및 그로인한 자기장을 설정하는데 필요한 작업의 양과 동일하다. 이는 아래와 같이 주어지는데:
여기서,
L은 인덕턴스이고;
I는 인덕터를 통해 흐르는 전류이다.
인덕터는 에어(air) 또는 자석 물질 중 어느 하나로 이루어진 코어 주위에 감겨지는 구리선과 같은 전도성 물질의 코일로서 일반적으로 구성된다. 에어보다 더 높은 투자율을 갖는 코어 물질들이 인덕터에 근접하게 자기장을 한정함으로써 인덕턴스를 증가시킨다. 인덕터들은 많은 모양들로 생긴다. 예컨대, 많은 일반적인 인덕터들은 외부 상에서 노출된 선을 갖는 페라이트 보빈(ferrite bobbin) 주위에 감겨진 에나멜 코팅된 선으로서 구성되는데 반해, 일부 인덕터는 페라이트 내에 완벽하게 선을 밀봉함으로써 "차폐"로 불린다. 일부 인덕터들은 인덕턴스의 변경을 가능하게 하는 조정가능한 코어를 갖는다. 매우 높은 주파수들을 차단하기 위해 사용될 수 있는 인덕터들이 종종 페라이트 실린더 또는 비드(bead)를 통과하는 선으로 제작된다. 작은 인덕터들은 나선 모양 패턴으로 트레이스(trace)를 배치함으로써 인쇄회로기판 상에서 직접 에칭될 수 있다. 작은 값의 인덕터들이 또한 트랜지스터들을 제작하기 위해 사용되는 동일하거나 혹은 유사한 처리들을 사용하여 집적 회로들 상에 장착될 수 있다. 이러한 경우들에 있어서는, 알루미늄 상호접속부가 전도성 물질로서 일반적으로 사용된다.
인덕터의 Q 팩터를 아래의 공식을 통해 알 수 있는데, 여기서 R은 그것의 내부 전기 저항이다:
자기 코어를 사용함으로써, 동일한 양의 구리에 대한 인덕턴스가 증가되고, Q를 증가시킨다. 그러나, 코어들은 또한 주파수를 통해 증가하는 손실들을 유도한다. 주파수 대역에 대해 최상의 결과를 위한 코어 물질의 등급이 선택된다.
실린더형 코일에 대한 기본적인 인덕턴스 공식은 아래와 같고:
여기서,
L = 헨리(H) 단위의 인덕턴스;
N = 권선들의 수;
A = 제곱미터(m2) 단위의 코일의 단면 영역; 및
l = 미터(m) 단위의 코일 길이.
인덕터들은 아날로그 회로들 및 신호 처리에 있어 광범위하게 사용된다. 커패시터들 및 다른 컴포넌트들과 함께 사용되는 인덕터들은 특정 신호 주파수들을 강조하거나 필터링아웃(filter out)시킬 수 있는 동조 회로들을 형성하기 위해 사용될 수 있다. 더 작은 인덕터/커패시터 결합들이 무선 수신 및 브로드캐스팅에 있어 사용될 수 있는 동조 회로들을 제공할 수 있다. 아날로그/RF 및 SOC(system on chip) 애플리케이션들의 경우에는, 인덕터들이 필수적인 엘리먼트일 필요가 있을 수 있다.
도 1 및 도 2는 비어(via) 상호접속부(114)에 의해 하단 금속(112)에 연결되는 인덕터 금속(110)을 갖는 종래의 서펀트(serpent) 타입 인덕터를 나타낸다. 도 2에 도시된 단면도에 도시된 바와 같이, 캡 필름(cap film)(120)이 ILD(inter layer dielectric)(122) 상에 형성된다. 인덕터 금속(110)이 캡 필름(120) 상에 형성된다. 종래의 인덕터는 일반적으로 절연 필름(108) 및/또는 하이-k 캡 필름(120)으로서 옥사이드 또는 로우-k 옥사이드를 사용한다.
설명되는 실시예들은 인덕터들, 및 인덕터들을 형성하는 방법들에 관한 것이다. 더 특별하게는, 그 실시예들은 통합된 자기 필름 개선 인덕터들, 및 통합된 자기 필름 개선 인덕터들을 형성하는 방법들에 관한 것이다.
예컨대, 예시적인 실시예는 제 1 부분 및 제 2 부분을 갖는 인덕터 금속; 및 상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나 부분 내에 배치되거나 , 상기 적어도 하나의 부분 상에 배치되거나, 또는 상기 적어도 하나의 부분에 인접하여 배치되는 절연 필름을 포함하는 통합된 자기 필름 개선 인덕터에 관한 것이고, 여기서 상기 절연 필름은 자기 물질을 포함한다.
다른 실시예에 있어서, 인덕터는 기판; 상기 기판 상에 형성되는 다수의 권선들을 갖는 인덕터 금속; 및 상기 인덕터 금속의 일부 내에 있거나, 상기 일부 상에 있거나, 또는 상기 일부에 인접하여 있는 자기 물질을 포함할 수 있다.
다른 실시예는 통합된 자기 필름 개선 인덕터를 형성하는 방법에 관한 것이다. 그 방법은 제 1 부분 및 제 2 부분을 갖는 인덕터 금속을 증착 및 패터닝하는 단계; 및 상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에, 상기 적어도 하나의 부분 상에, 또는 상기 적어도 하나 부분에 인접하여 자기 물질을 증착 및 패터닝하는 단계를 포함할 수 있다.
다른 실시예는 통합된 자기 필름 개선 인덕터를 형성하는 방법에 관한 것이다. 그 방법은 금속 증착/포토/에칭 처리를 사용하여 하단 금속을 증착 및 패터닝하는 단계; 제 1 금속 상에 제 1 ILD(inter layer dielectric)를 증착하고, 상기 제 1 ILD 상에서 CMP(chemical mechanical planarization) 처리를 수행하는 단계; 상기 제 1 ILD(inter layer dielectric) 상에 하단 캡 필름을 증착하는 단계; 상기 하단 캡 필름 상에 인덕터 금속을 증착하고, 포토/에칭 처리를 사용하여 상기 인덕터 금속을 패터닝하는 단계; 상기 인덕터 금속 위에 상단 캡 필름을 증착하고, 상기 상단 캡 필름 상에서 CMP(chemical mechanical planarization) 처리를 수행하는 단계; 상기 인덕터 금속의 제 1 부분 내에 홀(hole)을 형성하거나, 상기 제 1 부분 상에 홀을 형성하거나, 또는 상기 제 1 부분에 인접하여 홀을 형성하기 위해서 상기 상단 캡 필름에 대해 포토/에칭 처리를 수행하는 단계; 상기 상단 캡 필름 및 상기 홀 위에 자기 물질을 증착하고, 상기 자기 물질이 상기 인덕터 금속의 제 1 부분 내에 있거나, 상기 제 1 부분 상에 있거나, 또는 상기 제 1 부분에 인접하여 있도록 하기 위해서 상기 상단 캡 필름의 상단에 대해 상기 자기 물질을 에칭백(etching back)하는 단계; 상기 자기 물질 위에 제 2 ILD(inter layer dielectric)를 증착하고, 상기 제 2 ILD(inter layer dielectric) 상에서 CMP(chemical mechanical planarization) 처리를 수행하는 단계; 및 상기 자기 물질의 용이축(easy axis)을 따라 인덕터의 자기장 축을 정렬시키기 위해서 수직 자기 어닐(vertical magnetic anneal)을 수행하는 단계를 포함한다.
또 다른 실시예는 통합된 자기 필름 개선 인덕터를 형성하는 방법에 관한 것이다. 그 방법은 듀얼 다마신 처리(dual damascene process)를 사용하여 하단 금속을 증착 및 패터닝하는 단계; 제 1 금속 상에 제 1 ILD(inter layer dielectric)를 증착하는 단계; 상기 제 1 ILD(inter layer dielectric) 상에 하단 캡 필름을 증착하는 단계; 상기 하단 캡 필름 상에 제 2 ILD(inter layer dielectric)를 증착하는 단계; 포토리소그래피 및 에칭 기술들을 사용하여 상기 제 2 ILD(inter layer dielectric) 내에 트렌치(trench)를 형성하는 단계; 적어도 상기 트렌치 위에 구리 층을 도금하고, 인덕터 금속을 형성하기 위해서 상기 구리 층을 상기 제 2 ILD(inter layer dielectric)의 표면에 대해 폴리싱(polishing down)하는 단계; 상기 제 2 ILD(inter layer dielectric) 및 상기 인덕터 금속 위에 상단 캡 필름을 증착하고, 상기 상단 캡 필름을 폴리싱하는 단계; 포토리소그래피 및 에칭 기술들을 사용하여 상기 제 2 ILD(inter layer dielectric) 및 상기 상단 캡 필름 내에 홀을 형성하는 단계; 적어도 상기 홀 위에 자기 물질 층을 증착하는 단계; 자기 물질 위에 제 3 ILD(inter layer dielectric)를 증착하고, 상기 제 3 ILD(inter layer dielectric) 상에서 CMP(chemical mechanical planarization) 처리를 수행하는 단계; 및 상기 자기 물질의 용이축을 따라 인덕터의 자기장 축을 정렬시키기 위해 자기 어닐을 수행하는 단계를 포함한다.
다른 실시예는 인덕터에 관한 것으로서, 상기 인덕터는 자기장을 생성하기 위한 유도성 수단 - 상기 유도성 수단은 제 1 부분 및 제 2 부분을 가짐 -; 및 상기 유도성 수단의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분을 자기적으로 절연시키기 위한 절연 수단 - 상기 절연 수단은 상기 유도성 수단의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에 배치되거나, 상기 적어도 하나의 부분 상에 배치되거나, 또는 상기 적어도 하나의 부분에 인접하여 배치됨 -을 포함하고, 상기 절연 수단은 자기 물질을 포함한다.
다른 실시예는 인덕터를 형성하는 방법에 관한 것이다. 그 방법은 제 1 부분 및 제 2 부분을 갖는 인덕터 금속을 형성하는 단계; 및 자기 물질을 상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에 형성하거나, 상기 적어도 하나의 부분 상에 형성하거나, 또는 상기 적어도 하나의 부분에 인접하여 형성하는 단계를 포함할 수 있다.
첨부 도면들은 실시예들의 설명에 있어 도움을 주기 위해 제공되고, 그 실시예들의 예시를 위해만 제공될 뿐 이들의 제한을 위해 제공되지 않는다.
도 1은 종래의 서펀트 타입 인덕터에 대한 평면도.
도 2는 도 1의 라인 2Y-2Y'를 따라 취해진 단면도.
도 3은 서펀트 타입 자기 필름 개선 인덕터의 평면도.
도 4는 도 3의 라인 4Y-4Y'를 따라 취해진 단면도.
도 5는 원형 타입 자기 필름 개선 인덕터의 평면도.
도 6은 도 5의 라인 6Y-6Y'를 따라 취해진 단면도.
도 7은 인덕터를 형성하는 방법을 나타내는 흐름도.
도 8은 인덕터를 형성하는 방법을 나타내는 흐름도.
도 1은 종래의 서펀트 타입 인덕터에 대한 평면도.
도 2는 도 1의 라인 2Y-2Y'를 따라 취해진 단면도.
도 3은 서펀트 타입 자기 필름 개선 인덕터의 평면도.
도 4는 도 3의 라인 4Y-4Y'를 따라 취해진 단면도.
도 5는 원형 타입 자기 필름 개선 인덕터의 평면도.
도 6은 도 5의 라인 6Y-6Y'를 따라 취해진 단면도.
도 7은 인덕터를 형성하는 방법을 나타내는 흐름도.
도 8은 인덕터를 형성하는 방법을 나타내는 흐름도.
실시예들의 양상들이 이러한 실시예들에 관한 아래의 설명 및 관련된 도면들에 개시되어 있다. 대안적인 실시예들이 본 발명의 범위로부터 벗어나지 않고 안출될 수 있다. 게다가, 실시예들에서 사용되고 적용되는 널리 공지된 엘리먼트들은 관련된 세부사항들을 불명확하지 않도록 하기 위해서 상세한 설명에 있어 설명되지 않거나 생략될 것이다.
"예시적인"이란 용어는 "예, 예증, 또는 예시로서 제공하는 것"을 의미하도록 여기서 사용된다. "예시적인 것"으로서 여기서 설명된 임의의 실시예는 다른 실시예들에 비해 바람직하거나 유리한 것으로 해석될 필요가 없다. 마찬가지로, "실시예들"이란 용어는 모든 실시예들이 설명된 특징, 장점 또는 동작 모드를 포함하는 것을 필요로 하지 않는다.
여기서 사용되는 용어는 특정 실시예들을 단지 설명하기 위한 것이지 본 발명을 제한하려고 의도되지 않는다. 여기서 사용되는 바와 같이, "a", "an" 및 "the"와 같은 단수적인 형태들은 문맥이 달리 명확히 나타내지 않는 한은 복수의 형태들도 포함하도록 의도된다. 또한, "포함하는", "포함하고 있는", "구비하는" 및/또는 "구비하고 있는"이란 용어들은 여기서 사용될 때 설명되는 특징들, 완전체들(integers), 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하는 것이지, 하나 이상의 다른 특징들, 완전체들, 단계들, 동작들, 엘리먼트들, 컴포넌트들, 및/또는 이들의 그룹들의 존재나 추가를 제외하지 않는다.
도 2에 도시된 바와 같이, 종래의 인덕터는 일반적으로 옥사이드 또는 로우-k 옥사이드를 절연 필름(108) 및/또는 하이-k 캡 필름(120)으로서 사용한다.
반도체 집적화의 경우에, 설명된 실시예들은 자기 필름(예컨대, CoFe, CoFeB 또는 NiFe 등과 같은 강자성 필름)과 같은 자기 물질이 인덕터의 인덕턴스 값을 증가시키거나 및/또는 인덕터의 크기를 감소시키기 위해 인덕터의 선의 외벽과 같은 인덕터 금속의 표면 내에, 그 표면을 따라, 또는 그 표면에 인접하여 구현될 수 있는 것을 인지하고 있다. 설명된 예시적인 실시예들에 따르면, 다수의 자기 필름 스트립들(strips)이 수직 방향을 따라 자기장을 형성하기 위해 인덕터 전선 측벽 내에, 인덕터 전선 측벽 상에, 또는 인덕터 전선 측벽에 인접하여 채울 수 있다. 자기 필름들의 투자율은 진공 또는 옥사이드의 투자율보다 훨씬 높다. 따라서, 자기 필름 개선 인덕터의 인덕턴스는 종래의 옥사이드가 채워진 인덕터의 인덕턴스에 비해 크게 증가된다. 자기 필름 스트립들은 크기에 있어서 얇고 작도록 형성될 수 있다. 자기 필름 스트립들은 높은 저항성을 가질 수 있다. 실시예들은 자기 필름 스트립에 있어서의 에디(eddy) 전류 효과 및 스킨 효과(skin effect)를 감소시킬 수 있다. 자기 필름 스트립들은 상기 자기 필름 스트립들의 장축(long axis)(즉, 용이축)과 함께 자기장을 개선하기 위해 이방성 모양으로 패턴화될 수 있다. 자기 필름 스트립들은 인덕턴스 및 Q 값을 향상시키는데 있어 도움을 줄 수 있다. 전선 금속은 알루미늄 또는 구리 또는 다른 더 높은 전도성 금속일 수 있다. 구리 또는 더 높은 전도성 금속은 직렬 저항을 감소시킴으로써 Q 값을 더욱 증가시키는데 효과적이다. 자기 필름 개선 인덕터의 크기는, 예컨대, 만약 고정된 인덕턴스 값이 필요하다면, 아날로그/RF 또는 SOC 애플리케이션들에 있어 감소될 수 있다.
도 1 내지 도 8을 참조하여, 통합된 자기 필름 개선 인덕터, 및 통합된 자기 필름 개선 인덕터를 형성하는 방법들의 예시적인 실시예들이 이제 설명될 것이다.
반도체 집적의 경우, 자기 필름과 같은 자기 물질이 인덕터의 인덕턴스 값을 증가시키거나 및/또는 그 인덕터의 크기를 감소시키기 위해서 인덕터의 전선의 외벽에 구현될 수 있다. 설명된 예시적인 실시예에 따르면, 다수의 자기 필름 스트립들이 수직 방향을 따라 자기장을 형성하기 위해서 인덕터 전선 측벽과 같은 인덕터 금속의 표면 내에, 상기 표면 상에, 또는 상기 표면에 인접하여 채울 수 있다. 자기 필름의 투자율은 옥사이드 또는 진공의 투자율보다 훨씬 높다. 따라서, 자기 필름 개선 인덕터의 인덕턴스는 종래의 옥사이드가 채워진 인덕터의 인덕턴스에 비해 훨씬 증가된다. 자기 필름 스트립들은 크기에 있어 얇고 작게 형성될 수 있다. 자기 필름 스트립들은 높은 저항성을 가질 수 있다. 실시예들은 자기 필름 스트립들에 있어서의 에디 전류 효과 및 스킨 효과를 감소시킬 수 있다. 자기 필름 스트립들은 자기 필름 스트립들의 장축(즉, 용이축)과 함께 자기장을 개선하기 위해 이방성 모양으로 패턴화될 수 있다. 자기 필름 스트립들은 인덕턴스 및 Q 값을 향상시키는데 있어 도움을 줄 수 있다. 전선 금속은 알루미늄 또는 구리 또는 다른 더 높은 전도성 금속일 수 있다. 구리 또는 더 높은 전도성 금속은 직렬 저항을 감소시킴으로써 Q 값을 더욱 증가시키는데 효과적이다. 자기 필름 개선 인덕터의 크기는, 예컨대, 만약 고정된 인덕턴스 값이 필요하다면, 아날로그/RF 또는 SOC 애플리케이션들에 있어 감소될 수 있다.
도 3 및 도 4에 도시된 바와 같이, 예시적인 실시예에 따른 서펀트 타입의 자기 필름 개선 인덕터는 비어 상호접속부(314)에 의해 하단 금속(312)에 접속되는 서펀트 타입 인덕터 금속(310)을 포함할 수 있다. 다른 실시예에 있어서, 금속(310)은 하단 금속(312) 및 비어(314)를 사용하지 않고도 다른 회로에 연결되거나 접속될 수 있다. 설명된 실시예에 있어서는, 자기 필름(316)과 같은 자기 물질이 인덕터의 인덕턴스 값을 증가시키거나 및/또는 그 인덕터의 크기를 감소시키기 위해서 인덕터 금속(310)의 전선의 측벽과 같은 인덕터 금속(310)의 표면 내에, 상기 표면 상에, 또는 상기 표면에 인접하여 구현될 수 있다. 설명된 실시예에 있어서, 자기 물질(316)은 인덕터의 제일 밖 또는 끝 부분과 같은 인덕터의 부분 내에, 상기 부분 상에, 또는 상기 부분에 인접하여 구현될 수 있다. 추가적으로 혹은 대안적으로, 자기 물질(316)은, 예컨대, 인덕터 금속(310)의 제 1 부분 및 그 인덕터 금속(310)의 제 2 부분 사이의 하나 이상의 공간들에 스트립으로서 삽입될 수 있다.
도 4에 단면도에 도시된 바와 같이, 캡 필름(320)은 ILD(inter layer dielectric)(322) 상에 형성된다. 인덕터 금속(310)이 캡 필름(320) 상에 형성된다. 설명된 실시예의 양상에 있어서, 자기 필름(316)은 인덕터 금속(310) 상에 또는 인덕터 금속(310)에 인접하여 배치될 수 있다. 다른 양상에 있어서, 자기 필름(316)은 인덕터 금속(310) 사이의 공간에 배치될 수 있다. 즉, 자기 필름(316)은 인덕터 금속(310)의 부분들 사이에 삽입될 수 있다.
도 3 및 도 4를 다시 참조하면, 인덕터 금속(310)(즉, 인덕터 전선)은 SiC 또는 SiN 또는 다른 절연 물질과 같은 절연 필름일 수 있는 캡 필름(320)에 의해서 코팅된다. 캡 필름(320)의 두께는 충분한 절연 마진을 유지하기 위해 선택될 수 있다. 캡 필름(320)은 일반적으로 인덕터 금속(310)의 제 1 부분(즉, 인덕터 전선) 및 그 인덕터 금속(310)의 제 2 부분(즉, 인접 부분) 사이의 모든 공간을 채우지 않을 수 있다. 인덕터 금속(310)의 제 1 및 제 2 부분들 사이에 있는 캡 필름(320)의 틈새들은 옥사이드에 의해 채워질 수 있다. 옥사이드 에치백 및 포토/에치 기술들을 사용함으로써, 홀들은 자기 스트립들을 수용하기 위해서 캡 필름(320)의 측벽들에 형성될 수 있다. 자기 필름(316)은 캡 필름(320)의 측벽들에 있는 홀들 내에 증착될 수 있다. 이어서, 자기 필름(316)은 예컨대 CMP(chemical mechanical planarization) 처리를 수행함으로써 에칭되거나 제거될 수 있다. 다음으로, ILD(322) 및 비어/금속 처리는 예컨대 비어 상호접속부 및 금속 층을 형성하기 위해 적용될 수 있다. 인덕터들은 동일 층 금속 전선에 의해 접속될 수 있거나, 또는 비어 상호접속부에 의해서 하단 금속 층(즉, 전선) 및 상단 금속 층(즉, 전선)에 의해 접속될 수 있다. 도 3에 도시된 바와 같이, 서펀트 인덕터는 하단 금속 층에 의해서 접속될 수 있다. 따라서, 설명된 인덕터들의 실시예들은 제한된 추가 단계들을 갖는 로직 처리로 쉽게 구현될 수 있다.
위에서 설명된 바와 같이, 자기 필름(316)의 투자율은 옥사이드 또는 진공의 투자율보다 훨씬 높다. 따라서, 자기 필름 개선 인덕터의 인덕턴스는 종래의 옥사이드로 채워진 인덕터의 인덕턴스에 비해 훨씬 증가된다. 절연 필름으로서 옥사이드 대신에 자기 필름(316)을 사용함으로써, 투자율은 증가될 수 있고, 자기 필름 개선 인덕터의 크기는 감소될 수 있다.
전선 금속은 알루미늄 또는 구리 또는 다른 더 높은 전도성 금속일 수 있다. 구리 또는 더 높은 전도성 금속은 직렬 저항을 감소시킴으로써 Q 값을 더욱 증가시키는데 효과적이다. 자기 필름 개선 인덕터의 크기는, 예컨대, 만약 고정된 인덕턴스 값이 필요하다면, 아날로그/RF 또는 SOC 애플리케이션들에 있어 감소될 수 있다.
도 5 및 도 6에 도시된 바와 같이, 예시적인 실시예에 따른 원형 타입의 자기 필름 개선 인덕터는 상단 금속(538) 및 하단 금속(532)에 연결되거나 접속되는 원형 타입의 인덕터 금속(530)을 포함할 수 있다. 다른 실시예에 있어서, 금속(530)은 상단 금속(538) 및/또는 하단 금속(532)이 없이 다른 회로에 연결되거나 접속될 수 있다. 도 6에 단면도에 도시된 바와 같이, 하단 캡 필름(540)은 ILD(inter layer dielectric)(542) 상에 형성된다. 인덕터 금속(530) 및 유전체(544)가 캡 필름(540) 상에 형성된다. 상단 캡 필름(546)이 인덕터 금속(530) 및 유전체(544) 위에 형성된다. 비어(534)가 하단 금속(532)을 인덕터 금속(530)에 연결시키거나 접속시킨다.
설명된 실시예의 양상에 있어서, 자기 필름(316)은 인덕터 금속(310) 상에 또는 인덕터 금속(310)에 인접하여 배치될 수 있다. 다른 양상에 있어서, 자기 필름(316)은 인덕터 금속(310) 사이의 공간들에 배치될 수 있다. 즉, 자기 필름(316)은 인덕터 금속(310)의 부분들 사이에 삽입될 수 있다.
설명된 실시예에 있어서는, 자기 필름(536)과 같은 자기 물질이 인덕터의 인덕턴스 값을 증가시키거나 및/또는 그 인덕터의 크기를 감소시키기 위해서 인덕터 금속(530)의 전선의 외벽과 같은 인덕터 금속(530)의 표면 내에, 상기 표면 상에, 또는 상기 표면에 인접하여 구현될 수 있다. 설명된 실시예에 있어서, 자기 물질(536)은 인덕터의 제일 밖 또는 끝 부분과 같은 인덕터의 부분 내에, 상기 부분 상에, 또는 상기 부분에 인접하여 구현될 수 있다. 추가적으로 또는 대안적으로는, 자기 물질(536)이, 예컨대, 인덕터 금속(530) 사이의 하나 이상의 공간들에 스트립으로서 삽입될 수 있다. 즉, 이러한 실시예에 있어서, 자기 필름(536)은 인덕터 금속(530)의 부분들 사이에 삽입될 수 있다.
도 6을 다시 참조하면, 인덕터 금속(530)(즉, 인덕터 전선)은 SiC 또는 SiN 또는 다른 절연 물질과 같은 절연 필름일 수 있는 캡 필름(546)에 의해서 코팅된다. 캡 필름(546)의 두께는 충분한 절연 마진을 유지하기 위해 선택될 수 있다. 캡 필름(546)은 일반적으로 인덕터 금속(530)의 제 1 부분(즉, 인덕터 전선) 및 그 인덕터 금속(530)의 제 2 부분(즉, 인접 부분) 사이의 모든 공간을 채우지 않을 수 있다. 인덕터 금속(530)의 제 1 및 제 2 부분들 사이에 있는 캡 필름(546)의 틈새들은 옥사이드에 의해 채워질 수 있다. 옥사이드 에치백 및 포토/에치 기술들을 사용함으로써, 홀들은 자기 스트립들(536)을 수용하기 위해서 캡 필름(546)의 측벽들에 형성될 수 있다. 자기 필름(536)은 캡 필름(546)의 측벽들에 있는 홀들 내에 증착될 수 있다. 이어서, 자기 필름(536)은 예컨대 CMP(chemical mechanical planarization) 처리를 수행함으로써 에칭되거나 제거될 수 있다. 다음으로, ILD(548) 및 비어/금속 처리는 예컨대 비어 상호접속부(550) 및 상단 금속 층을 형성하기 위해 적용될 수 있다. 인덕터들은 동일 층 금속 전선에 의해 접속될 수 있거나, 또는 비어 상호접속부에 의해서 하단 금속 층(즉, 전선) 및 상단 금속 층(즉, 전선)에 의해 접속될 수 있다. 도 5에 도시된 바와 같이, 원형 인덕터는 상단 금속 전선(538) 및 하단 금속 전선(532)에 의해서 접속될 수 있다. 따라서, 설명된 인덕터들의 실시예들은 제한된 추가 단계들을 갖는 로직 처리로 쉽게 구현될 수 있다.
절연 필름으로서 옥사이드 대신에 자기 필름(536)을 사용함으로써, 투자율이 증가될 수 있고, 자기 필름 개선 인덕터의 크기는 아날로그/RF 또는 SOC 애플리케이션들에 있어서 감소될 수 있다.
인덕터 전선 금속은 알루미늄 또는 구리 또는 다른 더 높은 전도성 금속일 수 있다. 구리 또는 더 높은 전도성 금속은 직렬 저항을 감소시킴으로써 Q 값을 더욱 증가시키는데 효과적이다. 자기 필름 개선 인덕터의 크기는, 예컨대, 만약 고정된 인덕턴스 값이 필요하다면, 아날로그/RF 또는 SOC 애플리케이션들에 있어 감소될 수 있다.
도 4, 도 6, 도 7, 및 도 8을 참조하여, 통합된 자기 필름 개선 인덕터를 형성하는 예시적인 방법들이 이제 설명될 것이다.
도 7에 도시된 바와 같이, 통합된 자기 필름 개선 인덕터를 형성하는 예시적인 방법은 금속 증착/포토/에칭 처리를 수행함으로써 하단 금속(312, 532)과 같은 제 1 금속을 증착 및 패터닝하는 단계(예컨대, 702)를 포함할 수 있다. 다음으로, ILD(inter layer dielectric)(322, 542)가 증착될 수 있고, CMP 처리가 적용될 수 있다(예컨대, 704). 하단 캡 필름(320, 540)이 ILD(322, 542) 상에 증착될 수 있다(예컨대, 706). 예컨대 도 6에 도시된 실시예에 있어서, 비어 포토/에칭/채움/CMP 처리가 비어(534)를 형성하기 위해 적용될 수 있다(예컨대, 708). 포토/에칭 처리에 의해서 인덕터 금속(310, 530)이 증착되고 패터닝된다(예컨대, 710). 도 6에 도시된 실시예에 있어서, 인덕터 금속(310, 530)이 비어 상호접속부(314, 534)에 의해 하단 금속(312, 532)에 연결되거나 접속될 수 있다.
다음으로, 캡/옥사이드 필름이 증착될 수 있고, CMP 처리가 수행될 수 있다(예컨대, 712). 이어서, 포토/에칭 처리가 자기 필름 스트립들을 위한 홀들을 형성하기 위해서 적용될 수 있다(예컨대, 714). 자기 필름(316, 536)과 같은 자기 금속 층이 자기 물질을 형성하기 위해서 증착될 수 있다. 자기 물질의 상단이 캡/옥사이드 필름의 상단에 대해 에칭백될 수 있고(예컨대, 716), 그럼으로써 자기 물질이 인덕터 금속(310, 530)의 전선의 측벽과 같은 인덕터 금속(310, 530)의 표면 내에, 상기 표면 상에, 또는 상기 표면에 인접하여 구현되거나, 및/또는, 인덕터 금속(310, 530)의 제 1 부분 및 상기 인덕터 금속(310, 530)의 제 2 부분(인접 부분) 사이에 삽입된다. ILD 필름이 증착될 수 있고, CMP 처리가 수행될 수 있다(예컨대, 718). 수직 자기 어닐이 적용될 수 있다(예컨대, 720). 실시예에 있어서, 비어 패터닝 처리(예컨대, 포토/에칭 처리)가 수행될 수 있고, 비어가 예컨대 텅스텐에 의해 채워질 수 있다. 이어서, 비어(미도시)를 형성하기 위해 상단 표면 상에서 임의의 여분의 텅스텐을 제거하기 위해서 CMP 처리가 수행될 수 있다(예컨대, 722). 상단 비어(550)로의 연결 또는 접속을 수행하기 위해서 예컨대 포토/에칭 처리에 의해서 금속 필름(미도시)이 증착되고 패터닝될 수 있다(예컨대, 724).
다른 실시예에 있어서는, 도 5에 도시된 바와 같이 상단 금속(538)을 형성하기 위해서 상단 금속 층이 또한 제공될 수 있다. 인덕터 금속(530)이 비어 상호접속부(550)에 의해 상단 금속(538)에 연결될 수 있다.
도 8은 설명된 실시예에 따른 통합된 자기 필름 개선 인덕터를 형성하는 다른 예시적인 방법을 나타낸다. 그 예시적인 방법은 듀얼 다마신 처리를 사용하는 단계, 트렌치들을 패터닝하고 구리를 도금하는 단계, 및 하단 금속(312, 532)을 형성하기 위해서 하단 금속 층 상에서 CMP(chemical mechanical planarization) 처리를 수행하는 단계(예컨대, 802)를 포함할 수 있다. 다음으로, ILD(inter layer dielectric)(322, 542)가 증착될 수 있다(예컨대, 804). 하단 캡 필름(320, 540)이 ILD(322, 542) 상에 증착될 수 있다(예컨대, 806). 실시예에 있어서, 비어(534)를 형성하기 위해 포토 및 에칭 처리(예컨대, 808)에 의해서 ILD(542)에 비어 개구부(via opening)가 형성될 수 있다. ILD 필름(326, 544)이 하단 캡 필름(320, 540) 상에 증착될 수 있다(예컨대, 810).
다음으로, 이러한 방법은 포토리소그래피 및 에칭 기술들을 사용하여 금속 전선을 위한 트렌치들을 형성하는 단계(예컨대, 812)를 포함할 수 있다. 그 방법은 적어도 트렌치들 및 비어들 위에 구리 층을 도금하고, 이어서 예컨대 인덕터 금속(310, 530)을 형성하기 위해서 예컨대 CMP(chemical mechanical planarization) 기술들을 사용하여 ILD(326, 544)의 표면에 대해 구리 층을 폴리싱(polishing down)하는 단계(예컨대, 814)를 포함할 수 있다. 예시적인 방법은 옥사이드 에칭백 처리(예컨대, 816)를 포함할 수 있다. 상단 캡/옥사이드 필름(328, 546)이 ILD(326, 544) 및 인덕터 금속(310, 530) 상에 증착될 수 있고, 그에 후속하여 예컨대 CMP(chemical mechanical planarization) 기술들을 사용하여 폴리싱이 이루어질 수 있다(예컨대, 818).
포토리소그래피 및 에칭 기술들을 사용하여 상단 캡 필름(328, 546) 및 ILD 필름(326, 544)에 다수의 홀들이 형성될 수 있다(예컨대, 820). 자기 필름과 같은 자기 물질 층이 적어도 그 에칭된 홀들 위에 증착될 수 있고, 이어서 자기 물질이 에칭백될 수 있거나, 상단 캡 필름(328, 546)의 표면에 대해 CMP 처리가 수행될 수 있음으로써, 자기 물질(316, 536)을 형성할 수 있다(예컨대, 822).
다음으로, ILD 필름(324, 548)이 상단 캡 필름(328, 546) 및 자기 물질(316, 536) 위에 증착될 수 있고, 예컨대 CMP(chemical mechanical planarization) 기술들을 사용하여 폴리싱될 수 있다(예컨대, 824). 자기 스트립들의 용이축과 자기장을 정렬시키기 위해서 수직 자기 어닐링 처리가 수행될 수 있다(예컨대, 826).
상기 방법은 인덕터 금속(530)을 상단 금속(538)에 연결하거나 접속하기 위해 비어(550)를 형성하기 위해서 예컨대 듀얼 다마신 처리를 사용하여 ILD(324, 548)에 비어 개구부를 형성하는 단계(예컨대, 828)를 포함할 수 있다. 마지막으로, 금속 층이 ILD(548) 위에 도금될 수 있으며, 예컨대 듀얼 다마신 처리를 사용하여 상단 금속(538)을 형성하기 위해 패터닝될 수 있다(예컨대, 830).
도 7 및 도 8을 다시 참조하여, 캡 필름의 두께가 인덕터 금속 전선들 사이의 공간을 완전히 또는 충분히 채우기에 충분하지 않은 반면에 동시에 그 캡 필름의 두께가 회로 동작을 위한 충분한 마진을 제공하기에 충분히 두껍도록 하기 위해서, 캡 필름(예컨대, 546)의 실시예가 제공될 수 있다. 즉, 인덕터의 이웃 전선들의 전압의 차이가 작기 때문에, 캡 두께 윈도우가 브레이크다운(breakdown)을 방지하기에 충분히 크도록 형성될 수 있다.
설명된 예시적인 실시예에 따르면, 옥사이드가 캡 필름의 틈새에 채워질 수 있다. 또한, 자기 홀 포토리소그래피 및 에칭 처리가 예컨대 하드마스크와 같은 캡 층을 사용함으로써 자기 필름 증착을 위해 자체-정렬될 수 있다. 실시예에 있어서, 자기 필름은 스트립들 내의 자기장을 개선하기 위해 이방성 모양일 수 있다.
예시적인 실시예들에 따르면, 상단 표면 옥사이드 또는 자기 필름을 제거하기 위해 옥사이드 또는 자기 필름을 에칭백하는 처리는 자기 스트립들을 더욱 이방성 모양으로 만들고 접속부를 통해 상단에 대한 윈도우를 오픈시키기 위해서 상단 자기 필름을 제거할 수 있다.
설명된 실시예들에 따르면, 수직 자기 어닐 단계(예컨대, 826)는 자기 필름 스트립들의 수직 방향(즉, 자기 필름 스트립들의 용이축)을 따라 자기 필름(예컨대, 316, 536) 내에서 자기장의 셋업 및 정렬에 대해 중요한 장점을 제공할 수 있다. 설명된 실시예들에 따르면, 전체적인 인덕터 처리는 로직 처리 또는 MRAM 처리 상에 추가되거나 혹은 그와 부분적으로 공유될 수 있다.
설명된 실시예들의 특징들에 따라, 통합된 자기 필름 개선 인덕터, 및 그 통합된 자기 필름 개선 인덕터를 형성하는 방법이 제공될 수 있다.
예컨대 도 4 내지 도 8에 도시된 바와 같은 인덕터는 이동 전화기, 휴대용 컴퓨터, 핸드-헬드 PCS(personal communication system) 유닛, PDA들(personal data assistants)과 같은 휴대용 데이터 유닛들, GPS 가능 장치들, 네비게이션 장치들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 거리 판독 기기와 같은 고정 위치 데이터 유닛들, 데이터 또는 컴퓨터 명령들을 저장 또는 검색하는 임의의 다른 장치, 또는 이들의 임의의 결합 내에 구현될 수 있다. 따라서, 본 발명의 실시예들은 테스트 및 특징화를 위해 메모리 및 온-칩 회로를 포함하는 능동 집적 회로를 구비한 임의의 장치에서 적절히 이용될 수 있다.
앞서 설명된 장치들 및 방법들은 통상적으로 컴퓨터 판독가능 매체들 상에 저장되는 GDSII 및 GERBER 컴퓨터 파일들로 설계되고 구성된다. 이러한 파일들은 따라서 이러한 파일들에 기초하여 장치들을 제작하는 제작 핸들러에게 제공된다. 최종적인 제품들은 반도체 다이에서 절단되어 반도체 칩에 패킷화되는 반도체 웨이퍼들이다. 이어서, 그 칩들은 위에서 설명된 장치들에서 이용된다.
당업자들이라면 설명된 실시예들이 제시된 예시적인 구조들 또는 방법들로 제한되지 않고, 여기서 설명된 기능을 수행하기 위한 임의의 수단이 그 실시예들에 포함된다는 것을 알 것이다.
비록 앞서 설명된 발명은 예시적인 실시예들을 나타내지만, 첨부된 청구항들에 의해 정의되는 발명의 범위로부터 벗어나지 않고 여러 변형들 및 변경들이 이루어질 수 있다는 것을 알아야 한다. 여기서 설명된 실시예들에 따른 방법 청구항들의 기능들, 단계들 및/또는 동작들은 임의의 특정 순서로 수행될 필요가 없다. 게다가, 비록 설명된 실시예들의 엘리먼트들이 단수인 것으로 설명되거나 청구될 수 있지만, 단수로의 제한이 명확히 설명되지 않는 한은 복수인 것도 고려된다.
Claims (73)
- 인덕터로서,
제 1 부분 및 제 2 부분을 갖는 인덕터 금속; 및
상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에 배치되거나, 상기 적어도 하나의 부분 상에 배치되거나, 또는 상기 적어도 하나의 부분에 인접하여 배치되는 절연 필름(isolation film)을 포함하며,
상기 절연 필름은 캡 필름(cap film) 및 자기 물질(magnetic material)을 포함하고, 상기 인덕터 금속은 상기 캡 필름에 의해 코팅되고, 상기 자기 물질은 상기 캡 필름의 측벽들에 형성된 홀들 내에 증착(deposit)되는,
인덕터. - 제 1항에 있어서,
상기 절연 필름은 상기 인덕터 금속의 제 1 부분 및 제 2 부분 사이에 삽입되는,
인덕터. - 제 1항에 있어서,
상기 절연 필름은 상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에 있거나, 상기 적어도 하나의 부분 상에 있거나, 또는 상기 적어도 하나의 부분의 측벽에 인접하여 있는,
인덕터. - 제 1항에 있어서,
상기 자기 물질은 자기 필름인,
인덕터. - 제 1항에 있어서,
상기 자기 물질은 이방성 모양의 자기 필름(shape anisotropic magnetic film)인,
인덕터. - 제 1항에 있어서,
상기 자기 물질의 두께는 자기장 손실을 감소시키기 위해서 상기 자기 물질 내부에서의 스킨 효과(skin effect) 및 에디(eddy) 전류를 감소시키도록 선택되는,
인덕터. - 제 1항에 있어서,
상기 인덕터는 서펀트 타입 인덕터(serpent type inductor)인,
인덕터. - 제 1항에 있어서,
상기 인덕터는 원형 타입 인덕터(circular type inductor)인,
인덕터. - 제 1항에 있어서,
상기 인덕터 금속에 연결되는 상단 금속 또는 하단 금속을 더 포함하는,
인덕터. - 제 1항에 있어서,
상기 인덕터 금속에 연결되는 회로를 더 포함하는,
인덕터. - 제 1항에 있어서,
상기 인덕터는 적어도 하나의 반도체 다이(die)에 통합(integrate)되는,
인덕터. - 제 1항에 있어서,
상기 인덕터가 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터를 포함하는 그룹으로부터 선택되는 전자 장치를 더 포함하는,
인덕터. - 인덕터로서,
기판;
상기 기판 상에 형성되는 다수의 권선들을 갖는 인덕터 금속; 및
상기 인덕터 금속의 일부 내에, 상기 일부 상에, 또는 상기 일부에 인접하여 배치된 자기 물질 및 캡 필름을 포함하는 절연 필름을 포함하며,
상기 인덕터 금속은 상기 캡 필름에 의해 코팅되고, 상기 자기 물질은 상기 캡 필름의 측벽들에 형성된 홀들 내에 증착되는,
인덕터. - 제 13항에 있어서,
상기 자기 물질은 상기 인덕터 금속의 상기 다수의 권선들의 인접 부분들 사이에 배치되는,
인덕터. - 제 13항에 있어서,
상기 절연 필름은 상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에 있거나, 상기 적어도 하나의 부분 상에 있거나, 또는 상기 적어도 하나의 부분의 측벽에 인접하여 있는,
인덕터. - 제 13항에 있어서,
상기 자기 물질은 자기 필름인,
인덕터. - 제 13항에 있어서,
상기 자기 물질은 이방성 모양의 자기 필름인,
인덕터. - 제 13항에 있어서,
상기 자기 물질의 두께는 자기장 손실을 감소시키기 위해서 상기 자기 물질 내부에서의 스킨 효과(skin effect) 및 에디(eddy) 전류를 감소시키도록 선택되는,
인덕터. - 제 13항에 있어서,
상기 인덕터는 서펀트 타입 인덕터(serpent type inductor)인,
인덕터. - 제 13항에 있어서,
상기 인덕터는 원형 타입 인덕터(circular type inductor)인,
인덕터. - 제 13항에 있어서,
상기 인덕터 금속에 연결되는 상단 금속 또는 하단 금속을 더 포함하는,
인덕터. - 제 13항에 있어서,
상기 인덕터 금속에 연결되는 회로를 더 포함하는,
인덕터. - 제 13항에 있어서,
상기 인덕터는 적어도 하나의 반도체 다이(die)에 통합되는,
인덕터. - 제 13항에 있어서,
상기 인덕터가 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터를 포함하는 그룹으로부터 선택되는 전자 장치를 더 포함하는,
인덕터. - 인덕터를 형성하는 방법으로서,
제 1 부분 및 제 2 부분을 갖는 인덕터 금속을 증착(deposit) 및 패터닝(pattern)하는 단계; 및
상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에서나, 상기 적어도 하나의 부분 상에서나, 또는 상기 적어도 하나의 부분에 인접하여 자기 물질 및 캡 필름을 포함하는 절연 필름을 증착 및 패터닝하는 단계를 포함하며,
상기 인덕터 금속은 상기 캡 필름에 의해 코팅되고, 상기 자기 물질은 상기 캡 필름의 측벽들에 형성된 홀들 내에 증착되는,
인덕터 형성 방법. - 제 25항에 있어서,
상기 자기 물질은 상기 인덕터 금속의 제 1 부분 및 제 2 부분 사이에 증착 및 패터닝되는,
인덕터 형성 방법. - 제 25항에 있어서,
상기 자기 물질은 상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에서나, 상기 적어도 하나의 부분 상에서나, 또는 상기 적어도 하나의 부분의 측벽에 인접하여 증착 및 패터닝되는,
인덕터 형성 방법. - 제 25항에 있어서,
상기 자기 물질은 자기 필름인,
인덕터 형성 방법. - 제 25항에 있어서,
상기 자기 물질은 이방성 모양의 자기 필름인,
인덕터 형성 방법. - 제 25항에 있어서,
상기 자기 물질의 두께는 자기장 손실을 감소시키기 위해서 상기 자기 물질 내에서의 스킨 효과(skin effect) 및 에디 전류(eddy current)를 감소시키도록 선택되는,
인덕터 형성 방법. - 제 25항에 있어서,
상기 자기 물질의 용이축(easy axis)을 따라 상기 인덕터의 자기장 축을 정렬시키기 위해 자기 어닐 처리(magnetic anneal process)를 수행하는 단계를 더 포함하는,
인덕터 형성 방법. - 제 25항에 있어서,
상기 인덕터 금속의 제 1 부분 및 제 2 부분 사이에서 상기 자기 물질을 자체-정렬(self-align)시키기 위해 상기 인덕터 금속 상에 캡 층(cap layer)을 하드마스크(hardmask)로서 증착하는 단계를 더 포함하는,
인덕터 형성 방법. - 제 25항에 있어서,
상기 인덕터 금속에 연결되는 하단 금속을 형성하는 단계; 및
상기 인덕터 금속에 연결되는 상단 금속을 형성하는 단계를 더 포함하는,
인덕터 형성 방법. - 제 25항에 있어서,
상기 인덕터는 상기 인덕터가 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터를 포함하는 그룹으로부터 선택되는 전자 장치에서 적용되는,
인덕터 형성 방법. - 인덕터를 형성하는 방법으로서,
금속 증착/포토/에칭 처리를 사용하여 하단 금속을 증착 및 패터닝하는 단계;
제 1 금속 상에 제 1 ILD(inter layer dielectric)를 증착하고, 상기 제 1 ILD 상에서 CMP(chemical mechanical planarization) 처리를 수행하는 단계;
상기 제 1 ILD(inter layer dielectric) 상에 하단 캡 필름을 증착하는 단계;
상기 하단 캡 필름 상에 인덕터 금속을 증착하고, 포토/에칭 처리를 사용하여 상기 인덕터 금속을 패터닝하는 단계;
상기 인덕터 금속 위에 상단 캡 필름을 증착하고, 상기 상단 캡 필름 상에서 CMP(chemical mechanical planarization) 처리를 수행하는 단계;
상기 인덕터 금속의 제 1 부분 내에 홀(hole)을 형성하거나, 상기 제 1 부분 상에 홀을 형성하거나, 또는 상기 제 1 부분에 인접하여 홀을 형성하기 위해서 상기 상단 캡 필름에 대해 포토/에칭 처리를 수행하는 단계;
상기 상단 캡 필름 및 상기 홀 위에 자기 물질을 증착하고, 상기 자기 물질이 상기 인덕터 금속의 제 1 부분 내에 있거나, 상기 제 1 부분 상에 있거나, 또는 상기 제 1 부분에 인접하여 있도록 하기 위해서 상기 상단 캡 필름의 상단에 대해 상기 자기 물질을 에칭백(etching back)하는 단계;
상기 자기 물질 위에 제 2 ILD(inter layer dielectric)를 증착하고, 상기 제 2 ILD(inter layer dielectric) 상에서 CMP(chemical mechanical planarization) 처리를 수행하는 단계; 및
상기 자기 물질의 용이축(easy axis)을 따라 상기 인덕터의 자기장 축을 정렬시키기 위해서 수직 자기 어닐(vertical magnetic anneal)을 수행하는 단계를 포함하는,
인덕터 형성 방법. - 제 35항에 있어서,
상기 포토/에칭 처리는 상기 인덕터 금속의 제 1 부분 및 상기 인덕터 금속의 제 2 부분 사이에 상기 홀을 형성하고,
상기 자기 물질이 상기 인덕터 금속의 제 1 부분 및 제 2 부분 사이에 있도록 하기 위해서, 상기 자기 물질은 상기 상단 캡 필름 및 상기 홀 위에 증착되고, 상기 상단 캡 필름의 상단에 대해 에칭백되는,
인덕터 형성 방법. - 제 35항에 있어서,
상기 포토/에칭 처리는 다수의 홀들을 상기 인덕터 금속의 제 1 부분 내에 형성하거나, 상기 제 1 부분 상에 형성하거나, 또는 상기 제 1 부분에 인접하여 형성하고,
상기 자기 물질은 상기 상단 캡 필름 및 상기 다수의 홀들 위에 증착되고, 상기 상단 캡 필름의 상단에 대해 에칭백되는,
인덕터 형성 방법. - 제 35항에 있어서,
상기 포토/에칭 처리는 상기 인덕터 금속의 제 1 부분 및 상기 인덕터 금속의 제 2 부분 사이에 다수의 홀들을 형성하고,
상기 자기 물질이 상기 인덕터 금속의 제 1 부분 및 제 2 부분 사이에 있도록 하기 위해서, 상기 자기 물질은 상기 상단 캡 필름 및 상기 다수의 홀들 위에 증착되고, 상기 상단 캡 필름의 상단에 대해 에칭백되는,
인덕터 형성 방법. - 제 35항에 있어서,
포토/에칭 처리를 사용하여 상기 제 1 ILD(inter layer dielectric) 내에서 제 1 비어 개구부(via opening)를 패터닝하고, 상기 인덕터 금속을 상기 하단 금속에 연결하는 하단 비어 상호접속부를 형성하기 위해 상기 제 1 비어 개구부를 금속으로 채우는 단계를 더 포함하는,
인덕터 형성 방법. - 제 35항에 있어서,
금속 증착/포토/에칭 처리를 사용하여 상기 제 2 ILD(inter layer dielectric) 위에 상단 금속을 증착 및 패터닝하는 단계; 및
포토/에칭 처리를 사용하여 상기 제 2 ILD(inter layer dielectric) 내에서 제 2 비어 개구부를 패터닝하고, 상기 인덕터 금속을 상기 상단 금속에 연결하는 상단 비어 상호접속부를 형성하기 위해 상기 제 2 비어 개구부를 금속으로 채우는 단계를 더 포함하는,
인덕터 형성 방법. - 재 35항에 있어서,
상기 자기 물질은 자기 필름인,
인덕터 형성 방법. - 제 35항에 있어서,
상기 자기 물질은 이방성 모양의 자기 필름인,
인덕터 형성 방법. - 제 35항에 있어서,
상기 자기 물질의 두께는 자기장 손실을 감소시키기 위해서 상기 자기 물질 내부에서의 스킨 효과(skin effect) 및 에디(eddy) 전류를 감소시키도록 선택되는,
인덕터 형성 방법. - 제 35항에 있어서,
상기 인덕터는 상기 인덕터가 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터를 포함하는 그룹으로부터 선택되는 전자 장치에서 적용되는,
인덕터 형성 방법. - 통합된 자기 필름 개선 인덕터(integrated magnetic film enhanced inductor)를 형성하는 방법으로서,
듀얼 다마신 처리(dual damascene process)를 사용하여 하단 금속을 증착 및 패터닝하는 단계;
제 1 금속 상에 제 1 ILD(inter layer dielectric)를 증착하는 단계;
상기 제 1 ILD(inter layer dielectric) 상에 하단 캡 필름을 증착하는 단계;
상기 하단 캡 필름 상에 제 2 ILD(inter layer dielectric)를 증착하는 단계;
포토리소그래피 및 에칭 기술들을 사용하여 상기 제 2 ILD(inter layer dielectric) 내에 트렌치(trench)를 형성하는 단계;
적어도 상기 트렌치 위에 구리 층을 도금하고, 인덕터 금속을 형성하기 위해서 상기 구리 층을 상기 제 2 ILD(inter layer dielectric)의 표면에 대해 폴리싱(polishing down)하는 단계;
상기 제 2 ILD(inter layer dielectric) 및 상기 인덕터 금속 위에 상단 캡 필름을 증착하고, 상기 상단 캡 필름을 폴리싱하는 단계;
포토리소그래피 및 에칭 기술들을 사용하여 상기 제 2 ILD(inter layer dielectric) 및 상기 상단 캡 필름 내에 홀을 형성하는 단계;
적어도 상기 홀 위에 자기 물질 층을 증착하는 단계;
자기 물질 위에 제 3 ILD(inter layer dielectric)를 증착하고, 상기 제 3 ILD(inter layer dielectric) 상에서 CMP(chemical mechanical planarization) 처리를 수행하는 단계; 및
상기 자기 물질의 용이축을 따라 상기 인덕터의 자기장 축을 정렬시키기 위해 자기 어닐(magnetic anneal)을 수행하는 단계를 포함하는,
통합된 자기 필름 개선 인덕터 형성 방법. - 제 45항에 있어서,
상기 포토리소그래피 및 에칭 기술들을 사용하여 상기 제 2 ILD(inter layer dielectric) 내에 다수의 트렌치들을 형성하는 단계;
적어도 상기 다수의 트렌치들 위에 상기 구리 층을 도금하고, 상기 인덕터 금속을 형성하기 위해서 상기 제 2 ILD(inter layer dielectric)의 표면에 대해 상기 구리 층을 폴리싱(polishing down)하는 단계;
상기 리소그래피 및 에칭 기술들을 사용하여 상기 제 2 ILD(inter layer dielectric) 및 상기 상단 캡 필름 내에 다수의 홀들을 형성하는 단계; 및
적어도 상기 다수의 홀들 위에 상기 자기 물질 층을 증착하는 단계를 포함하는,
통합된 자기 필름 개선 인덕터 형성 방법. - 제 45항에 있어서,
포토/에칭 처리를 사용하여 상기 제 1 ILD(inter layer dielectric) 내에 제 1 비어 개구부를 패터닝하고, 듀얼 다마신 처리에 의해 상기 인덕터 금속을 상기 하단 금속에 연결하는 하단 비어 상호접속부를 형성하기 위해서 상기 제 1 비어 개구부를 금속으로 채우는 단계를 더 포함하는,
통합된 자기 필름 개선 인덕터 형성 방법. - 제 45항에 있어서,
듀얼 다마신 처리를 사용하여 상기 제 3 ILD(inter layer dielectric) 위에 상단 금속을 도금 및 패터닝하는 단계; 및
포토/에칭 처리를 사용하여 상기 제 3 ILD(inter layer dielectric) 내에 제 2 비어 개구부를 패터닝하고, 상기 인덕터 금속을 상기 상단 금속에 연결하는 상단 비어 상호접속부를 형성하기 위해서 상기 제 2 비어 개구부를 금속으로 채우는 단계를 더 포함하는,
통합된 자기 필름 개선 인덕터 형성 방법. - 제 45항에 있어서,
상기 자기 물질은 자기 필름인,
통합된 자기 필름 개선 인덕터 형성 방법. - 제 45항에 있어서, 상기 자기 물질은 이방성 모양의 자기 필름인,
통합된 자기 필름 개선 인덕터 형성 방법. - 제 45항에 있어서, 상기 자기 물질의 두께는 자기장 손실을 감소시키기 위해서 상기 자기 물질 내부에서의 스킨 효과(skin effect) 및 에디(eddy) 전류를 감소시키도록 선택되는,
통합된 자기 필름 개선 인덕터 형성 방법. - 제 45항에 있어서,
상기 인덕터는 상기 인덕터가 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터를 포함하는 그룹으로부터 선택되는 전자 장치에서 적용되는,
통합된 자기 필름 개선 인덕터 형성 방법. - 인덕터로서,
자기장을 생성하기 위한 유도성(inductive) 수단 - 상기 유도성 수단은 제 1 부분 및 제 2 부분을 가짐 -; 및
상기 유도성 수단의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분을 자기적으로 절연시키기 위한 절연 수단 ― 상기 절연 수단은 상기 유도성 수단의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에 배치되거나, 상기 적어도 하나의 부분 상에 배치되거나, 또는 상기 적어도 하나의 부분에 인접하여 배치됨 ―을 포함하며,
상기 절연 수단은 캡 필름 및 자기 물질을 포함하고, 상기 유도성 수단은 상기 캡 필름에 의해 코팅되고, 상기 자기 물질은 상기 캡 필름의 측벽들에 형성된 홀들 내에 증착되는,
인덕터. - 제 53항에 있어서,
상기 절연 수단은 상기 유도성 수단의 제 1 부분 및 제 2 부분 사이에 삽입되는,
인덕터. - 제 53항에 있어서,
상기 절연 수단은 상기 유도성 수단의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에 있거나, 상기 적어도 하나의 부분 상에 있거나, 또는 상기 적어도 하나의 부분의 측벽에 인접하여 있는,
인덕터. - 제 53항에 있어서,
상기 자기 물질은 자기 필름인,
인덕터. - 제 53항에 있어서,
상기 자기 물질은 이방성 모양의 자기 필름인,
인덕터. - 제 53항에 있어서,
상기 자기 물질의 두께는 자기장 손실을 감소시키기 위해서 상기 자기 물질 내부에서의 스킨 효과(skin effect) 및 에디(eddy) 전류를 감소시키도록 선택되는,
인덕터. - 제 53항에 있어서,
상기 인덕터는 서펀트 타입 인덕터인,
인덕터. - 제 53항에 있어서,
상기 인덕터는 원형 타입 인덕터인,
인덕터. - 제 53항에 있어서,
상기 유도성 수단에 연결되는 인덕터를 전기적으로 접속시키기 위한 제 1 및 제 2 전극 수단들을 더 포함하는,
인덕터. - 제 53항에 있어서,
상기 인덕터는 적어도 하나의 반도체 다이에 통합되는,
인덕터. - 제 53항에 있어서,
상기 인덕터가 통합되는 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터를 포함하는 그룹으로부터 선택되는 전자 장치를 더 포함하는,
인덕터. - 인덕터를 형성하는 방법으로서,
제 1 부분 및 제 2 부분을 갖는 인덕터 금속을 형성하는 단계; 및
자기 물질 및 캡 필름을 포함하는 절연 필름을 상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에 형성하거나, 상기 적어도 하나의 부분 상에 형성하거나, 또는 상기 적어도 하나의 부분에 인접하여 형성하는 단계를 포함하며,
상기 인덕터 금속은 상기 캡 필름에 의해 코팅되고, 상기 자기 물질은 상기 캡 필름의 측벽들에 형성된 홀들 내에 증착되는,
인덕터 형성 방법. - 제 64항에 있어서,
상기 자기 물질은 상기 인덕터 금속의 제 1 부분 및 제 2 부분 사이에 증착 및 패터닝되는,
인덕터 형성 방법. - 제 64항에 있어서,
상기 자기 물질은 상기 인덕터 금속의 제 1 부분 및 제 2 부분 중 적어도 하나의 부분 내에, 상기 적어도 하나의 부분 상에, 또는 상기 적어도 하나의 부분의 측벽에 인접하여 증착 및 패터닝되는,
인덕터 형성 방법. - 제 64항에 있어서,
상기 자기 물질은 자기 필름인,
인덕터 형성 방법. - 제 64항에 있어서,
상기 자기 물질은 이방성 모양의 자기 필름인,
인덕터 형성 방법. - 제 64항에 있어서,
상기 자기 물질의 두께는 자기장 손실을 감소시키기 위해서 상기 자기 물질 내부에서의 스킨 효과(skin effect) 및 에디(eddy) 전류를 감소시키도록 선택되는,
인덕터 형성 방법. - 제 64항에 있어서,
상기 자기 물질의 용이축을 따라 상기 인덕터의 자기장 축을 정렬시키기 위해서 자기 어닐 처리를 수행하는 단계를 더 포함하는,
인덕터 형성 방법. - 제 64항에 있어서,
상기 인덕터 금속의 제 1 부분 및 제 2 부분 사이에서 상기 자기 물질을 자체-정렬시키기 위해 상기 인덕터 금속 상에 캡 층을 하드마스크로서 증착하는 단계를 더 포함하는,
인덕터 형성 방법. - 제 64항에 있어서,
상기 인덕터 금속에 연결되는 하단 금속을 형성하는 단계; 및
상기 인덕터 금속에 연결되는 상단 금속을 형성하는 단계를 더 포함하는,
인덕터 형성 방법. - 제 64항에 있어서,
상기 인덕터는 상기 인덕터가 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터를 포함하는 그룹으로부터 선택되는 전자 장치에서 적용되는,
인덕터 형성 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/397,488 US9190201B2 (en) | 2009-03-04 | 2009-03-04 | Magnetic film enhanced inductor |
| US12/397,488 | 2009-03-04 | ||
| PCT/US2010/026246 WO2010102132A1 (en) | 2009-03-04 | 2010-03-04 | Magnetic film enhanced inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110122872A KR20110122872A (ko) | 2011-11-11 |
| KR101304387B1 true KR101304387B1 (ko) | 2013-09-11 |
Family
ID=42226083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117023256A KR101304387B1 (ko) | 2009-03-04 | 2010-03-04 | 자기 필름 개선 인덕터 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9190201B2 (ko) |
| EP (1) | EP2404302B1 (ko) |
| JP (2) | JP5818694B2 (ko) |
| KR (1) | KR101304387B1 (ko) |
| CN (1) | CN102341870B (ko) |
| TW (1) | TW201042679A (ko) |
| WO (1) | WO2010102132A1 (ko) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1609206B1 (en) | 2003-03-04 | 2010-07-28 | Rohm and Haas Electronic Materials, L.L.C. | Coaxial waveguide microstructures and methods of formation thereof |
| EP1939137B1 (en) | 2006-12-30 | 2016-08-24 | Nuvotronics, LLC | Three-dimensional microstructures and methods of formation thereof |
| EP1973189B1 (en) | 2007-03-20 | 2012-12-05 | Nuvotronics, LLC | Coaxial transmission line microstructures and methods of formation thereof |
| KR101593686B1 (ko) | 2007-03-20 | 2016-02-12 | 누보트로닉스, 엘.엘.씨 | 일체화된 전자 요소들 및 이들의 형성 방법 |
| US20110123783A1 (en) | 2009-11-23 | 2011-05-26 | David Sherrer | Multilayer build processses and devices thereof |
| US8866300B1 (en) | 2011-06-05 | 2014-10-21 | Nuvotronics, Llc | Devices and methods for solder flow control in three-dimensional microstructures |
| US8814601B1 (en) | 2011-06-06 | 2014-08-26 | Nuvotronics, Llc | Batch fabricated microconnectors |
| EP2731783A4 (en) | 2011-07-13 | 2016-03-09 | Nuvotronics Llc | METHOD FOR PRODUCING ELECTRONIC AND MECHANICAL STRUCTURES |
| WO2014068593A1 (en) * | 2012-11-01 | 2014-05-08 | Indian Institute Of Science | High-frequency integrated device with an enhanced inductance and a process thereof |
| US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
| US8690059B1 (en) * | 2013-01-20 | 2014-04-08 | George Wallner | System and method for a baseband nearfield magnetic stripe data transmitter |
| US9325044B2 (en) | 2013-01-26 | 2016-04-26 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
| US20140225706A1 (en) * | 2013-02-13 | 2014-08-14 | Qualcomm Incorporated | In substrate coupled inductor structure |
| US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
| US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
| US9306255B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other |
| US9306254B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration |
| US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
| US20150130579A1 (en) * | 2013-11-12 | 2015-05-14 | Qualcomm Incorporated | Multi spiral inductor |
| JP6535347B2 (ja) | 2014-01-17 | 2019-06-26 | ヌボトロニクス、インク． | ウエハースケールのテスト・インターフェース・ユニット：高速および高密度の混合信号インターコネクトおよびコンタクタのための低損失および高絶縁性の装置および方法 |
| US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
| CN104091781B (zh) * | 2014-07-23 | 2017-01-25 | 上海华虹宏力半导体制造有限公司 | 电感结构的制作方法以及电感结构 |
| US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
| US10511073B2 (en) | 2014-12-03 | 2019-12-17 | Cubic Corporation | Systems and methods for manufacturing stacked circuits and transmission lines |
| CN105742251B (zh) | 2014-12-09 | 2019-10-18 | 联华电子股份有限公司 | 具有电感和金属-绝缘层-金属电容的结构 |
| US10872843B2 (en) | 2017-05-02 | 2020-12-22 | Micron Technology, Inc. | Semiconductor devices with back-side coils for wireless signal and power coupling |
| US10134671B1 (en) | 2017-05-02 | 2018-11-20 | Micron Technology, Inc. | 3D interconnect multi-die inductors with through-substrate via cores |
| US10121739B1 (en) * | 2017-05-02 | 2018-11-06 | Micron Technology, Inc. | Multi-die inductors with coupled through-substrate via cores |
| US20180323369A1 (en) | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Inductors with through-substrate via cores |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
| US11201602B1 (en) | 2020-09-17 | 2021-12-14 | Analog Devices, Inc. | Apparatus and methods for tunable filtering |
| US11201600B1 (en) | 2020-10-05 | 2021-12-14 | Analog Devices, Inc. | Apparatus and methods for control and calibration of tunable filters |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417755B1 (en) * | 2000-08-25 | 2002-07-09 | Conexant Systems, Inc. | Method for fabrication of high inductance inductors and related structure |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3081308B2 (ja) | 1991-11-11 | 2000-08-28 | 日本電信電話株式会社 | インダクタンス素子およびその製法 |
| JPH0729732A (ja) | 1993-07-09 | 1995-01-31 | Fuji Electric Co Ltd | 薄膜磁気素子 |
| JPH08124745A (ja) | 1994-10-24 | 1996-05-17 | Alps Electric Co Ltd | 薄膜回路およびその製造方法 |
| US5793272A (en) * | 1996-08-23 | 1998-08-11 | International Business Machines Corporation | Integrated circuit toroidal inductor |
| US6166422A (en) * | 1998-05-13 | 2000-12-26 | Lsi Logic Corporation | Inductor with cobalt/nickel core for integrated circuit structure with high inductance and high Q-factor |
| JP2000150238A (ja) | 1998-11-13 | 2000-05-30 | Alps Electric Co Ltd | 平面型磁気素子及び平面型磁気素子の製造方法 |
| US6815220B2 (en) * | 1999-11-23 | 2004-11-09 | Intel Corporation | Magnetic layer processing |
| JP4200631B2 (ja) | 2000-03-29 | 2008-12-24 | 沖電気工業株式会社 | オンチップ・コイルとその製造方法 |
| US7750413B2 (en) * | 2003-06-16 | 2010-07-06 | Nec Corporation | Semiconductor device and method for manufacturing same |
| JP4464127B2 (ja) * | 2003-12-22 | 2010-05-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路及びその製造方法 |
| JP2005223042A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 厚膜電子部品とその製造方法 |
| US7791440B2 (en) * | 2004-06-09 | 2010-09-07 | Agency For Science, Technology And Research | Microfabricated system for magnetic field generation and focusing |
| JP3927565B2 (ja) | 2004-06-25 | 2007-06-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 磁気コアを有するオンチップ・インダクタ |
| US7436281B2 (en) * | 2004-07-30 | 2008-10-14 | Texas Instruments Incorporated | Method to improve inductance with a high-permeability slotted plate core in an integrated circuit |
| JP2006302992A (ja) | 2005-04-18 | 2006-11-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法、及び半導体装置 |
| JP2006319094A (ja) | 2005-05-12 | 2006-11-24 | Fujikura Ltd | 半導体装置およびその製造方法 |
| US7518481B2 (en) * | 2006-06-30 | 2009-04-14 | Intel Corporation | Slotted magnetic material for integrated circuit inductors |
| JP2008192645A (ja) * | 2007-01-31 | 2008-08-21 | Tdk Corp | 薄膜磁気デバイスおよびその製造方法 |
| US20080186123A1 (en) | 2007-02-07 | 2008-08-07 | Industrial Technology Research Institute | Inductor devices |
| US20080238601A1 (en) * | 2007-03-28 | 2008-10-02 | Heraeus Inc. | Inductive devices with granular magnetic materials |
| JP5348862B2 (ja) * | 2007-08-06 | 2013-11-20 | 新光電気工業株式会社 | インダクタ素子 |
| KR101443223B1 (ko) * | 2008-04-04 | 2014-09-24 | 삼성전자주식회사 | 인덕터 및 그 동작방법 |
| EP2297751B1 (en) * | 2008-07-02 | 2013-02-13 | Nxp B.V. | Planar, monolithically integrated coil |
-
2009
- 2009-03-04 US US12/397,488 patent/US9190201B2/en not_active Expired - Fee Related
-
2010
- 2010-03-04 WO PCT/US2010/026246 patent/WO2010102132A1/en active Application Filing
- 2010-03-04 JP JP2011553114A patent/JP5818694B2/ja not_active Expired - Fee Related
- 2010-03-04 EP EP10707194.6A patent/EP2404302B1/en active Active
- 2010-03-04 CN CN201080009942.6A patent/CN102341870B/zh not_active Expired - Fee Related
- 2010-03-04 TW TW099106362A patent/TW201042679A/zh unknown
- 2010-03-04 KR KR1020117023256A patent/KR101304387B1/ko not_active IP Right Cessation
-
2014
- 2014-05-21 JP JP2014105312A patent/JP2014168099A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417755B1 (en) * | 2000-08-25 | 2002-07-09 | Conexant Systems, Inc. | Method for fabrication of high inductance inductors and related structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110122872A (ko) | 2011-11-11 |
| EP2404302A1 (en) | 2012-01-11 |
| JP5818694B2 (ja) | 2015-11-18 |
| CN102341870A (zh) | 2012-02-01 |
| TW201042679A (en) | 2010-12-01 |
| JP2014168099A (ja) | 2014-09-11 |
| EP2404302B1 (en) | 2020-04-15 |
| JP2012519395A (ja) | 2012-08-23 |
| US20100225435A1 (en) | 2010-09-09 |
| WO2010102132A1 (en) | 2010-09-10 |
| US9190201B2 (en) | 2015-11-17 |
| CN102341870B (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101304387B1 (ko) | 자기 필름 개선 인덕터 | |
| US7584533B2 (en) | Method of fabricating an inductor structure on an integrated circuit structure | |
| KR101755567B1 (ko) | 수평 및 수직 부분들을 포함하는 다마신-타입 자기 터널 접합 구조 및 그 구조를 형성하는 방법 | |
| US9293245B2 (en) | Integration of a coil and a discontinuous magnetic core | |
| CN103700650B (zh) | 半导体元件和制造半导体元件的方法 | |
| US10593449B2 (en) | Magnetic inductor with multiple magnetic layer thicknesses | |
| JP2016513364A (ja) | 基板レス離散結合インダクタ構造体 | |
| US9735102B2 (en) | High voltage device | |
| US10163558B2 (en) | Vertically stacked inductors and transformers | |
| US10347709B2 (en) | Methods of manufacturing integrated magnetic core inductors with vertical laminations | |
| US20180323158A1 (en) | Magnetic inductor stack including insulating material having multiple thicknesses | |
| JP2014195115A (ja) | 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ） | |
| US9613897B2 (en) | Integrated circuits including magnetic core inductors and methods for fabricating the same | |
| US10716212B2 (en) | LC device and method of manufacturing LC device | |
| US20220328237A1 (en) | Three dimensional (3d) vertical spiral inductor and transformer | |
| US10210986B2 (en) | Integrated magnetic core inductor with vertical laminations | |
| KR20070116460A (ko) | 인덕터를 구비하는 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |