JP2005223042A

JP2005223042A - 厚膜電子部品とその製造方法

Info

Publication number: JP2005223042A
Application number: JP2004027646A
Authority: JP
Inventors: Munehiro Shinabe; 宗博品部
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-02-04
Filing date: 2004-02-04
Publication date: 2005-08-18

Abstract

【課題】誘電率の異なる誘電体基板を製造する従来の厚膜電子部品の製造工程では、印刷、乾燥、焼成の工程を繰り返さなければならず、その工程は複雑であった。
【解決手段】下面に接地導体５２が設けられた誘電体基板５１と、この誘電体基板５１の上面に設けられた導体パターン５３とを備え、導体パターン５３の一部５３ａと接地導体５２との間に、等間隔で複数個の孔５４を隣接して設け、この孔５４に誘電体基板５１と異なる誘電率を有する誘電体５５が充填されたものである。これにより、簡単な工程で誘電率の異なる誘電体基板を用いた厚膜電子部品を製造することができる。
【選択図】図１

Description

本発明は、誘電率の異なる誘電体基板を用いた厚膜電子部品とその製造方法に関するものである。

以下、従来の厚膜電子部品とその製造方法について説明する。従来の誘電率の異なる誘電体基板は、図１９に示すような製造方法で製造していた。即ち、図１９（ａ）において、１はアルミナ等の誘電体基板であり、この誘電体基板１の上面に図１９（ｂ）に示すようにペースト状の導体を印刷して、乾燥、焼成し、接地導体２を形成する。
そして、図１９（ｃ）に示すように、接地導体２上の部分３ａをマスクして、ペースト状の誘電体を印刷、乾燥、焼成して誘電体層３を形成する。次に、図１９（ｄ）に示すように、この誘電体層３の部分３ａにペースト状の強誘電体を印刷、乾燥、焼成して強誘電体層４を形成する。このとき、強誘電体が確実に部分３ａを埋めるように余分に部分４ａだけ前記強誘電体を誘電体層３と重複させる。従ってその分、凸部が形成されてしまう。

次に、図１９（ｅ）に示すように、誘電体層３と強誘電体層４の上にペースト状の導体を印刷、乾燥、焼成してストリップラインで形成されたストリップスタブ５を形成する。そして、図１９（ｆ）に示すように、前記強誘電体層４と同じ部分３ａの位置に強誘電体を印刷、乾燥、焼成して強誘電体層６を形成する。

次に、その上から図１９（ｇ）に示すように、前記強誘電体層６の部分を除いて、ペースト状の誘電体を印刷、乾燥、焼成して誘電体層７を形成する。そして最後に図１９（ｈ）に示すように、誘電体層７と強誘電体層６の上にペースト状の導体を印刷、乾燥、焼成して接地導体８を形成する。

このように形成された誘電体基板９は、ストリップスタブ５の部分５ａの上下面には強誘電体層４，６が形成され、部分５ｂの上下面には誘電体層３，７が形成されて、誘電率の異なる誘電体基板９を得ていた。

即ち、図２０に示すように、誘電体基板９の破断線１０内は部分５ａに該当し、破断線１０の外は部分５ｂに該当している。従って、この破断線１０を横切って形成されたストリップスタブ５の部分５ａと部分５ｂとで誘電率が異なることになる。

図２１は、この技術を用いて形成された移相器の平面図であり、図２２、図２３はその要部断面図である。即ち、誘電体基板２０内に導体パターン３０，３１，３２，３３で矩形環状に形成されたマイクロストリップカプラ導体２２と、このマイクロストリップカプラ導体２２の対向する辺３０，３１の一方４２，４３から夫々直線的に延在して設けられたマイクロストリップスタブ導体３４、３５と、前記マイクロストリップカプラ導体２２の対向する前記辺の他方４１，４４から夫々導出された端子２１，２４が設けられている。ここで、この誘電体基板２０の破断線２５内は強誘電体層で形成されている。

図２２は図２１のＡ５−Ａ６断面図であり、アルミナ基板４０の上には接地導体４５が積層されている。その上には上面にマイクロストリップカプラ導体２２を形成する導体パターン３０，３１が形成された誘電体基板３６が積層されている。また、この誘電体基板３６の上には上面に接地導体４６が形成された誘電体基板３７が積層されている。

図２３は図２１のＡ７−Ａ８断面図である。この断面における誘電体基板３６にはマイクロストリップスタブ導体３４、３５が形成されている。また、この誘電体基板３６の断面には強誘電体層３８が形成されている。同様に誘電体基板３７にも強誘電体層３９が形成されている。なお、これは図２１において誘電体基板２０の破断線２５内を示している。

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平６−４５１８８号公報

しかしながらこのような従来の誘電率の異なる誘電体基板を用いた厚膜電子部品の製造方法では、層を形成する度に印刷、乾燥、焼成の工程を繰り返さなければならず、その工程は複雑であった。

本発明は、このような問題を解決したもので、簡単な工程で製造できる厚膜電子部品を提供することを目的としたものである。

前記従来の課題を解決するために、本発明の請求項１に記載の発明は、下面に第１の接地導体が設けられた第１の誘電体基板と、この第１の誘電体基板の上面に導体パターンを配置し、前記導体パターンと前記第１の接地導体とを貫通する第１の貫通孔を少なくとも１個以上設け、この第１の貫通孔に前記第１の誘電体基板と異なる誘電率を有する誘電体が充填された厚膜電子部品であり、誘電体基板に孔を設け、この孔に誘電体基板の誘電率と異なる誘電体を充填して、一度に乾燥、焼成することができるので、製造工程が単純化できる。従って、短時間に低価格の厚膜電子部品を提供することができる。また、誘電体が充填された孔は等間隔に複数個形成されているので、誘電体基板と誘電率の異なる誘電体形成部分の性能品質は安定している。更に、誘電体基板に設けられた孔に誘電体を充填するので、従来の印刷による方法のように重ね印刷をする必要は無い。従って仕上がり面は平らな平面を得ることができ、半導体ベアチップ等をこの平面全体に接触するように載置することができる。また、他の誘電体基板を積層することも容易である。

さらに請求項２に記載の発明は、上面に第２の接地導体が設けられると供に前記第１の誘電体基板と等しい誘電率を持つ第２の誘電体基板を、前記第１の誘電体基板の導体パターン側に積層し、前記導体パターンと前記第２の接地導体とを貫通する第２の貫通孔を少なくとも１個以上設け、この第２の貫通孔には前記第１の貫通孔に充填された誘電体と同じ誘電率を有する誘電体が充填された請求項１に記載の厚膜電子部品であり、導体パターンの上方にも、上面に接地導体を有する第２の誘電体基板が積層されているので、導体パターンは接地導体に囲まれることになり性能が安定する。また、多層の高密度実装が可能である。更に、この厚膜電子部品の上面と下面が接地導体で囲まれているので、外部からのノイズを遮断できる。

さらに請求項３に記載の発明は、前記導体パターンは、矩形環状に形成されたマイクロストリップハイブリッドカプラ導体と、このマイクロストリップハイブリッドカプラ導体の対向する辺の一方から夫々直線的に延在して設けられたマイクロストリップスタブ導体と、前記辺の他方から夫々導出された端子とを有し、前記第１の貫通孔は、前記マイクロストリップスタブ導体に配置されており、強誘電体が充填された請求項１に記載の厚膜電子部品であり、誘電体基板に第１の貫通孔を設けて強誘電体を充填し、一度に乾燥、焼成することができるので、製造工程が単純化できる。従って、短時間に低価格の厚膜電子部品である移相器を提供することができる。

さらに請求項４に記載の発明は、前記導体パターンは、矩形環状に形成されたストリップハイブリッドカプラ導体と、このストリップハイブリッドカプラ導体の対向する辺の一方から夫々直線的に延在して設けられたストリップスタブ導体と、前記辺の他方から夫々導出された端子とを有し、前記第１と第２の貫通孔は、前記ストリップスタブ導体に配置されており強誘電体が充填された請求項２に記載の厚膜電子部品であり、ストリップ線路の上方にも、上面に接地導体を有する第２の誘電体基板が積層されているので、ストリップ線路の性能が安定する。また、多層の高密度実装が可能である。

さらに請求項５に記載の発明は、前記導体パターンは、渦巻き形状の導体パターンとするとともに、この導体パターンの一端と他端から夫々導出された端子とを有し、前記第１の貫通孔に前記第１の誘電体基板の誘電率より低い誘電率の誘電体が充填された請求項１に記載の厚膜電子部品であり、誘電体基板に第１の貫通孔を設け、この第１の貫通孔に低誘電率の誘電体を充填して、一度に乾燥、焼成することができるので、製造工程が単純化できる。従って、短時間に低価格の厚膜電子部品であるコイルを提供することができる。

さらに請求項６に記載の発明は、前記導体パターンは、渦巻き形状の導体パターンとするとともに、この導体パターンの一端と他端から夫々導出された端子とを有し、前記第１と第２の貫通孔には前記第１の誘電体基板の誘電率より低い誘電率を持つ同一誘電体が充填された請求項２に記載の厚膜電子部品であり、導体パターンの上方にも、上面に接地導体を有する第２の誘電体基板が積層されているので、導体パターンの性能が安定する。また、多層の高密度実装が可能である。また、低誘電率の誘電体材料であるので、接地導体との間の寄生容量が減少する。従って、自己共振周波数が高くなりＱ値が向上する。更に、多層の高密度実装が可能である。

さらに請求項７に記載の発明は、下面に第１の接地導体と、その上面に第１のコンデンサ電極を設けた第１の誘電体基板と、上面に第２のコンデンサ電極を設けた第２の誘電体基板を前記第１のコンデンサ電極に対向させるように前記第１の誘電体基板の前記第１のコンデンサ電極が形成された面側に積層し、さらに上面に第２の接地導体を設けた第３の誘電体基板を前記第２の誘電体基板の前記第２のコンデンサ電極が形成された面側に積層し、前記第１のコンデンサ電極と前記第１の接地電極とを貫通する少なくとも一個以上の第１の貫通孔と、前記第２のコンデンサ電極と前記第２の接地電極とを貫通する少なくとも一個以上の第２の貫通孔とを設け、前記第１と第２の貫通孔に前記第１の誘電体基板の誘電率より低い誘電率を持つ同一の誘電体が充填された厚膜電子部品であり、誘電体基板に貫通孔を設け、この孔に低誘電率の誘電体を充填して一度に乾燥、焼成することができるので、製造工程が単純化できる。従って、短時間に低価格の厚膜電子部品であるコンデンサを提供することができる。

さらに請求項８に記載の発明は、前記第１と第２のコンデンサ電極の間を貫通する少なくとも一個以上の第３の貫通孔を設け、この第３の貫通孔に高誘電率の誘電体が充填された請求項７に記載の厚膜電子部品であり、第３の貫通孔に高誘電率の誘電体が充填されているので、小さなスペースで大きな容量のコンデンサを得ることができる。

さらに請求項９に記載の発明は、下面に第１の接地導体が設けられた第１の誘電体基板と、この第１の誘電体基板の上面に設けられた渦巻き形状の導体パターンとを備え、前記第１の誘電体基板の上面と前記第１の接地導体との間を貫通する第１の貫通孔を、前記導体パターンを囲むように複数個設け、この第１の貫通孔には磁性体が充填された厚膜電子部品であり、誘電体基板に貫通孔を設け、この孔に磁性体を充填して、一度に乾燥、焼成することができるので、製造工程が単純化できる。従って、短時間に低価格の厚膜電子部品であるコイルを提供することができる。また、コイル導体に強い磁界が発生し、その領域に透磁率の高い磁性体材料が存在することにより、大きなインダクタンス値を有するコイルが作成できる。

さらに請求項１０に記載の発明は、上面に第２の接地導体が設けられるとともに前記第１の誘電体基板と誘電率が等しい第２の誘電体基板を前記第１の誘電体基板の導体パターン側に積層し、前記第２の誘電体基板内に前記第１の貫通孔と連続し、かつ前記第２の接地導体に通ずる第２の貫通孔を設け、この第２の貫通孔には前記第１の貫通孔に充填された磁性体と同じ磁性体が充填された請求項９に記載の厚膜電子部品であり、導体パターンの上方にも、上面に接地導体を有する第２の誘電体基板が積層されているので、コイルの性能が安定する。また、多層の高密度実装が可能である。

さらに請求項１１に記載の発明は、誘電体基板の上面から厚膜部材が充填される孔を有する厚膜電子部品の製造方法において、前記厚膜部材には、誘電体、磁性体、導体を用い、前記誘電体基板の上面にスクリーンメッシュを載置し、前記厚膜部材を前記スクリーンメッシュの交換により選択的に充填するとともに下面から多孔質基板を介して吸引する厚膜電子部品の製造方法であり、上面から厚膜部材を充填するとともに下面から吸引するので、厚膜部材は気泡などを含むことなく孔内全体に確りと高密度に充填される。従って、良質のビア充填体が形成できる。

以上のように本発明によれば、誘電体基板に孔を設け、この孔に誘電体基板の誘電率と異なる誘電体を充填して、一度に乾燥、焼成することができるので、製造工程が単純化できる。従って、短時間に低価格の厚膜電子部品を提供することができる。また、誘電体が充填された孔は等間隔に複数個形成されているので、誘電体基板と誘電率の異なる誘電体形成部分の性能品質は安定している。

更に、誘電体基板に設けられた孔に誘電体を充填するので、従来の印刷による方法のように重ね印刷をする必要は無い。従って仕上がり面は平らな平面を得ることができ、半導体ベアチップ等をこの平面全体に接触するように載置することができる。また、他の誘電体基板を積層することも容易である。

以下に、本発明の厚膜電子部品とその製造方法の実施の形態を図面に基づいて説明する。図１は本発明の厚膜電子部品の斜視図である。

図１において、５１は下面に接地導体５２が設けられた誘電体基板である。そして、この誘電体基板５１の上面には導体パターン５３が敷設されている。そして、この導体パターン５３の一方５３ａ側には複数の孔５４が導体パターン５３と接地導体５２との間に設けられている。即ち、誘電体基板５１にこの誘電体基板５１を貫通する孔５４が設けられている。なお、この孔５４は導体パターン５３に沿って、更にその近傍にも形成することができる。

この孔５４は全て同じ径を有しており、等間隔に隣接するとともに高密度に設けられている。そして、この孔５４には誘電体や磁性体が充填されて、誘電体基板５１と共に乾燥、焼成される。このようにして、厚膜電子部品が形成される。
このように、誘電体基板５１に孔５４を設け、この孔５４に誘電体基板５１の誘電率と異なる誘電体５５や磁性体が充填され、一度に乾燥、焼成することができるので、製造工程が単純化できる。従って、短時間に低価格の厚膜電子部品を提供することができる。
また、誘電体５５が充填された孔５４は等間隔に複数個形成されているので、誘電体形成部分の性能品質は安定している。

更に、誘電体基板５１に設けられた孔５１に誘電体５５を充填するので、従来の印刷による方法のように重ね印刷をする必要は無い。従って仕上がり面は平らな平面を得ることができ、半導体ベアチップ等をこの平面全体に接触するように載置することができる。また、多層の高密度実装が可能である。

図２は、本発明の第１の実施の形態よる移相器を上から透視した平面図である。図３は、図２のＡ５−Ａ６断面図であり、図４は、図２のＡ７−Ａ８断面図である。また、図５は、図２のＡ３―Ａ４断面図である。

図２、及び図４に示すように、第１、第２の誘電体基板１００，１０１は、それぞれ互いに平行な第１の面（下面）、及び第２の面（上面）を有している。本発明の実施の形態１による移相器は、該第１の誘電体基板１００の下面に接地導体１０３が形成され、第２の誘電体基板１０１の上面に接地導体１０４が形成されている。

また、図２、図４に示すように、第２の誘電体基板１０１の下面と、第１誘電体基板１００の上面との間に、ストリップラインを用いた直流制御電圧と高周波信号の入出力用線路導体１５１、１５２と、４本のハイブリッドカプラ導体１６０、１６１、１６２、１６３が短形環状に配置されてストリップハイブリッドカプラ１２０を形成している。また、２本のストリップスタブ導体１６４、１６５が前記ハイブリッドカプラ１２０を形成する導体１６０、１６１に夫々直線的に接続されている。

そして、導体１６０の一端１７１及び他端１７２が、それぞれストリップハイブリッドカプラ１２０のポート２、ポート１となっている。ハイブリッドカプラ１２０の導体１６１の一端側１７３、及び他端側１７４が、それぞれストリップハイブリッドカプラのポート３、ポート４となっている。

ビア強誘電体１１０〜１１５、及び１３０〜１３５は、第１誘電体基板１００を貫通するスルーホール内に強誘電体が充填されている。ビア強誘電体１１６〜１２１、及び１３６〜１４１は、第２誘電体基板１０１を貫通するスルーホール内に、強誘電体が充填されている。本実施例で用いる強誘電体の材料は、直流バイアス電圧の強さで誘電率が変化する材料であれば何でも良いが、例えばチタン酸バリウムなどの材料が適している。
図４に示すように、ビア強誘電体１１０〜１２１、１３０〜１４１は、ストリップスタブ導体１６４、１６５の長手方向に沿って、直線状に一様且つ高密度に配置している。また、このスルーホールは全て同一の径である。

以上のような構成により、図２に示す厚膜電子部品である移相器を得る。また、上下に接地導体が形成されているので、多層の高密度実装が可能である。また、他の部品に悪影響を与えない。また、以上のように構成された厚膜電子部品である移相器の動作、及び作用は、従来例と同様であって、入出力用線路導体に加える制御電圧を変化させるとストリップスタブ導体に配置した強誘電体に印加される直流電圧が変化し、強誘電体の誘電率が変化し、入出力用線路導体１５１に入力された高周波信号の位相量が連続的に変化して、入出力用線路導体１５２から出力されるものである。

なお、本実施例では、ビア強誘電体１１０〜１２１及び、１３０〜１４１は、直線で等間隔に１列設けているが、これは複数列で構成してもよい。さらに、本実施例では、ビア強誘電体１１０〜１２１及び、１３０〜１４１は、ストリップスタブ導体１６４、１６５が存在する領域のみであるが、近隣の領域に、はみ出して設けてもよい。さらに、本実施例では、ストリップラインを用いた例であるが、第２の誘電体基板１０１と上面に接地導体１０４を構成しない、マイクロストリップラインを用いても、同じ様に実現できる。ビア強誘電体１１０〜１２１及び、１３０〜１４１の製造方法は、実施例５で説明する工法（後述）を使用する。

図６は、本発明の第２の実施の形態による厚膜電子部品であるコイルを上から透視した平面図である。図７は、図６のＡ５−Ａ６断面図であり、図８は、図６のＡ７−Ａ８断面図である。

図６、及び図８に示すように、第１、第２、第３の誘電体基板２００、２０１、２０２は、それぞれ互いに平行な第１の面（下面）、及び第２の面（上面）を有している。本発明の第２の実施の形態による電子部品は、該第１の誘電体基板２００の下面に接地導体２０３が形成され、第３の誘電体基板２０２の上面に接地導体２０４が形成されている。
また、図６及び図７に示すように、第３誘電体基板２０２の下面と、第２誘電体基板２０１の上面との間に、ストリップラインを用いた信号の信号入出力用線路導体２１０、２１１と、渦巻き状に配置されたコイル導体２４０を形成している。

図７に示すように、第２誘電体基板２０１の下面と、第１誘電体基板２００の上面との間に、クロスオーバー用のクロスオーバー導体２１２を形成している。第２誘電体基板２０１を貫通するスルーホール内に導電体を充填したビア導体２２０、２２１により、信号入出力用線路導体２１０、クロスオーバー導体２１２とコイル導体２４０の中心部とを導通させている。

第１、第２、第３誘電体基板２００、２０１、２０２を貫通するスルーホール内に、第１、第２、第３誘電体基板２００、２０１、２０２の誘電率より低誘電率の誘電体材料を充填したビア導体２３０、２３１、２３２を、渦巻き状のコイル導体２４０の上と下に図６、図７、図８に示すように配置する。このような構造により、接地導体２０３、２０４とコイル導体２４０の間に、低誘電率の誘電体材料が存在することになり接地導体２０３、２０４との間の寄生容量を削減することができる。よって、自己共振周波数が高くなり、Ｑ値が上昇する。しかも多層の高密度実装が可能である。

なお、本実施例では、第１、第２、第３の誘電体基板２００、２０１、２０２にて構成されているが、必ずしも３枚の誘電体基板を必要としない。例えば、第１の誘電体基板２００、ビア導体２２０、信号入出力用線路導体２１０、クロスオーバー導体２１２が無く、該第２の誘電体基板２０１の下面に接地導体２０３を形成した構成でも、ストリップラインによる、１端をグランドに接続した、インダクタが実現できる。更に、第３の誘電体基板２０２と接地導体２０４が無い構成でも、マイクロストリップラインによる、１端をグランドに接続した、インダクタが実現できる。

また、本実施例では、ビア誘電体２３０、２３１、２３２は、コイル導体２４０がある上下領域のみであるが近隣領域にはみ出してもよい。なお、ビア誘電体の製造方法は、実施例５で説明する工法（後述）を使用する。

図９は、本発明の第３の実施の形態による厚膜電子部品であるコンデンサを上から透視した平面図である。図１０は、図９のＡ５−Ａ６断面図であり、図１１は、図９のＡ７−Ａ８断面図である。

図１１に示すように、第１、第２、第３の誘電体基板３００、３０１、３０２は、それぞれ互いに平行な第１の面（下面）、及び（上面）を有している。本発明の実施の形態３によるコンデンサは、該第１の誘電体基板３００の下面に接地導体３０３が形成され、第３の誘電体基板３０２の上面に接地導体３０４が形成されている。

また、図９及び図１０に示すように、第３誘電体基板３０２の下面と第２誘電体基板３０１の上面との間に、ストリップラインを用いた信号の信号入出力用線路導体３１０、３１１と短形状導体の上コンデンサ電極３４０が形成されている。
また、図１１に示すように、第２誘電体基板３０１の下面と第１誘電体基板３００の上面との間に第２誘電体基板３０１を挟み上コンデンサ電極３４０と対向した短形状の下コンデンサ電極３４１を形成している。そして、前記上コンデンサ電極３４０と下コンデンサ電極３４１によりコンデンサを形成する。

また、図９及び図１０に示すように、クロスオーバー用のクロスオーバー導体３１２を形成している。第２誘電体基板３０１を貫通するスルーホール内に導電体を充填したビア導体３２０により、信号入出力用線路導体３１０、クロスオーバー導体３１２と下コンデンサ電極３４１とを導通させている。

第１、第３誘電体基板３００、３０２を貫通するスルーホール内に、第１、第３誘電体基板３００、３０２の誘電率より低誘電率の誘電体材料を充填したビア誘電体３３２，３３１を、上コンデンサ電極３４０の上と下コンデンサ電極３４１下に図１０、図１１に示すように夫々配置する。

このような構造により、接地導体３０２と上コンデンサ電極３４０の間、接地導体３０３と下コンデンサ電極３４１の間に低誘電率の誘電体材料が存在することにより、接地導体３０２，３０４との間の寄生容量が削減する。よって、自己共振周波数が高くなりＱ値が向上する。しかも多層の高密度実装が可能である。

なお、本実施例において、第２誘電体基板３０１を貫通するスルーホール内に第２誘電体基板３０１より高い誘電率の誘電体を充填したビア誘電体を、上コンデンサ電極３４１と下コンデンサ電極３４１の間に配置することにより、サイズが小さくて、大きな容量のコンデンサを得ることができる。

また、本実施例では、第１、第２、第３の誘電体基板３００，３０１、３０２にて構成されているが、必ずしも３枚の誘電体基板を必要としない。例えば、第3の誘電体基板３０２と、接地導体３０４を無くした構成でも、コンデンサが実現できる。なお、ビア誘電体の製造方法は、実施例５で説明する工法（後述）を使用する。

図１２は、本発明の第４の実施の形態による厚膜電子部品としてのコイルを上から透視した平面図である。図１３は、図１２のＡ５−Ａ６断面図、図１４は、図１２のＡ７−Ａ８断面図である。

図１２、及び図１４に示すように、第１、第２、第３の誘電体基板４００、４０１、４０２は、それぞれ互いに平行な第１の面（下面）、及び第２の面（上面）を有している。本発明の実施の形態４による電子部品は、該第１の誘電体基板４００の下面に接地導体４０３が形成され、第３の誘電体基板４０２の上面に接地導体４０４が形成されている。

また、図１２及び図１３に示すように、第３誘電体基板４０２の下面と第２誘電体基板４０１の上面との間に、ストリップラインを用いた信号の信号入出力用線路導体４１０、４１１と、渦巻き状に配置されたコイル導体４４０が形成されている。

また、図１３に示すように、第２誘電体基板４０１の下面と、第１誘電体基板４００の上面との間に、クロスオーバー用のクロスオーバー導体４１２が形成されている。第２誘電体基板４０１を貫通するスルーホール内に導電体を充填したビア導体４２０、４２１により、信号入出力用線路導体４１０、クロスオーバー導体４１２とコイル導体４４０の中心部とを導通させている。

第１、第２、第３の誘電体基板４００、４０１、４０２を貫通するスルーホール内に磁性体材料を充填したビア誘電体４３０、４３１、４３２を、渦巻き状のコイル導体４４０の上下以外の領域に、つまり、コイル導体４４０の内と外に、図１２に示すように配置する。信号入出力用線路導体４１０、４１１から信号入力することにより、コイル導体４４０の内と外に強い磁界が発生し、その領域に透磁率の高い磁性体材料が存在することにより大きなインダクタンス値を持ったコイルとして動作する。よって、この様な構造にすることにより、サイズが小さくてインダクタンスの大きいコイルが作成できる。

なお、本実施例では、第１、第２、第３の誘電体基板４００，４０１、４０２にて構成されているが、必ずしも３枚の誘電体基板を必要としない。例えば、第１の誘電体基板４００、ビア導体４２０、信号入出力用線路導体４１０、クロスオーバー導体４１２が無く、該第２の誘電体基板４０１の下面に接地導体４０３を形成した構成でも、ストリップラインによる、一端をグランドに接続したインダクタが実現できる。更に、第３の誘電体基板４０２と接地導体４０４が無い構成でも、マイクロストリップラインによる、一端をグランドに接続したインダクタが実現できる。なお、ビア誘電体の製造方法は、実施例５で説明する工法（後述）を使用する。

以下、実施例１から４に示した厚膜電子部品のビア誘電体の製造方法を説明する。

図１５は、セラミック材グリーンシートからなる１層の誘電体基板５０７を貫通したスルーホールに導電体を充填したビア導体５２０、５２５と、強誘電体を充填したビア強誘電体５２１、５２２、５２３、５２４を作成した誘電体基板の断面図である。
図１６、図１７、図１８を用いて誘電体基板５０７に、ビア導体とビア強誘体を作成する製造方法を説明する。先ず、図１６に示すように、誘電体基板５０７の上面にＰＥＴ（ポリエチレン・テレフタレート）又は、ＰＰＳ（ポリフェニレンスルヒド）フィルム５０１を張り合わせ、貫通するスルーホール５２０、５２１、５２２、５２３、５２４，５２５を形成する。

図１７、図１８は、本実施の形態における印刷工法を示す部分的側断面図である。図１７、図１８において、多孔質板５０９は、粒度４０μｍの金属粒子を焼結してなり、厚み２．０ｍｍの焼結金属板からなる。多孔質シート５０８の厚みは５０μｍである。
この多孔質シート５０８の上に、図１６で示した誘電体基板５０７を載置する。そして、誘電体基板５０７の裏面側から真空吸引を行いながら、スクリーン印刷法によってペース状の強誘電体材料５０５をスキージ５０４でスルーホール５２１、５２２、５２３，５２４だけにスクリーンメッシュ５０３をマスクとし選択的に刷り込む。

このとき、スルーホール５２１、５２２、５２３、５２４には多孔質板５０９と多孔質シート５０８を通して吸引力が働くため、スルーホール５２１、５２２、５２３，５２４内部には強誘電体材料５０５が十分に充填されている。しかも、充填された強誘電体材料５０５の誘電体基板５０７下面側への回り込みが起きないし、充填された強誘電体材料５０５は気泡を含んでいない。

次に、図１８が示すように、充填材をペースト状の導電性材料５３５に代え、更にスルーホール５２０、５２５部分だけに孔の空いたスクリーンメッシュ５０３ａに代え前記印刷工法を繰り返す。

上記のようにして誘電体基板５０７のスルーホール５２０、５２１、５２２、５２３、５２４，５２５を充填した後、上記誘電体基板５０７の下面にＡｇペーストで所定の内層回路を形成し、ＰＰＳフィルム５０１を剥離する。この時、ＰＰＳフィルム５０１の上面へ回り込んだ充填材は、ＰＰＳフィルム５０１と同様に除去される。以下、ＰＥＴフィルムとＰＰＳフィルムのうちＰＰＳフィルムで代表して説明する。
上記工程を経た誘電体基板５０７を複数枚重ね合わせて熱圧着し積層体を作る。この積層体に対し脱バインダー処理を行い、その後焼却させる。最後に、この焼結体の最外層に所定の最外層パターンをＡｇ／Ｐｄペーストで形成し焼成することにより回路基板を完成させる。

なお、スクリーンメッシュ５０３，５０３ａを用いることなく、ＰＰＳフィルム５０１をマスクとする印刷工法も可能である。つまり、ＰＰＳフィルム５０１を張り合わせた誘電体基板５０７に、スルーホール５２１、５２２、５２３、５２４だけを開け誘電体を印刷し、その後ＰＰＳフィルム５０１を剥離する。

そして次に、新しいＰＰＳフィルム５０１ａを張り合わせ、スルーホール５２０、５２５を開け導電体を印刷する。なお、誘電体基板５０７の厚みや、充電材の粘度の条件により、誘電体基板５０７の裏面側から真空吸引を行わなくても印刷工法が問題なく行うことができる。

本発明にかかる厚膜電子部品とその製造方法は、簡単な工程で容易に誘電率の異なる基板を製造することができるので、電子機器等に使用する厚膜電子部品として有用である。

本発明の厚膜電子部品の斜視図本発明の実施例１における厚膜電子部品としての移相器の透視平面図同、第１の部分の断面図同、第２の部分の断面図同、第３の部分の断面図本発明の実施例２における厚膜電子部品としてのコイルの透視平面図同、第１の部分の断面図同、第２の部分の断面図本発明の実施例３における厚膜電子部品としてのコンデンサの透視平面図同、第１の部分の断面図同、第２の部分の断面図本発明の実施の形態４における厚膜電子部品としてのコイルの透視平面図同、第１の部分の断面図同、第２の部分の断面図本発明の実施例５におけるビア誘電体製造方法で製造したビア誘電体基板の完成図同、ビア誘電体基板の第１の工程図同、ビア誘電体基板の第２の工程図同、ビア誘電体基板の第３の工程図従来の厚膜電子部品の製造工程図（ａ）は同、厚膜電子部品の第１の工程図（ｂ）は同、第２の工程図（ｃ）は同、第３の工程図（ｄ）は同、第４の工程図（ｅ）は同、第５の工程図（ｆ）は同、第６の工程図（ｇ）は同、第７の工程図（ｈ）は同、第８の工程図同、厚膜電子部品の平面図同、厚膜電子部品の製造方法で製造した移相器の透視平面図同、第１の部分の断面図同、第２の部分の断面図

符号の説明

５１誘電体基板
５２接地導体
５３導体パターン
５４孔
５５誘電体

Claims

下面に第１の接地導体が設けられた第１の誘電体基板と、この第１の誘電体基板の上面に導体パターンを配置し、前記導体パターンと前記第１の接地導体とを貫通する第１の貫通孔を少なくとも１個以上設け、この第１の貫通孔に前記第１の誘電体基板と異なる誘電率を有する誘電体が充填された厚膜電子部品。
上面に第２の接地導体が設けられると供に前記第１の誘電体基板と等しい誘電率を持つ第２の誘電体基板を、前記第１の誘電体基板の導体パターン側に積層し、前記導体パターンと前記第２の接地導体とを貫通する第２の貫通孔を少なくとも１個以上設け、この第２の貫通孔には前記第１の貫通孔に充填された誘電体と同じ誘電率を有する誘電体が充填された請求項１に記載の厚膜電子部品。
前記導体パターンは、矩形環状に形成されたマイクロストリップハイブリッドカプラ導体と、このマイクロストリップハイブリッドカプラ導体の対向する辺の一方から夫々直線的に延在して設けられたマイクロストリップスタブ導体と、前記辺の他方から夫々導出された端子とを有し、前記第１の貫通孔は、前記マイクロストリップスタブ導体に配置されており、強誘電体が充填された請求項１に記載の厚膜電子部品。
前記導体パターンは、矩形環状に形成されたストリップハイブリッドカプラ導体と、このストリップハイブリッドカプラ導体の対向する辺の一方から夫々直線的に延在して設けられたストリップスタブ導体と、前記辺の他方から夫々導出された端子とを有し、前記第１と第２の貫通孔は、前記ストリップスタブ導体に配置されており強誘電体が充填された請求項２に記載の厚膜電子部品。
前記導体パターンは、渦巻き形状の導体パターンとするとともに、この導体パターンの一端と他端から夫々導出された端子とを有し、前記第１の貫通孔に前記第１の誘電体基板の誘電率より低い誘電率の誘電体が充填された請求項１に記載の厚膜電子部品。
前記導体パターンは、渦巻き形状の導体パターンとするとともに、この導体パターンの一端と他端から夫々導出された端子とを有し、前記第１と第２の貫通孔には前記第１の誘電体基板の誘電率より低い誘電率を持つ同一誘電体が充填された請求項２に記載の厚膜電子部品。
下面に第１の接地導体と、その上面に第１のコンデンサ電極を設けた第１の誘電体基板と、上面に第２のコンデンサ電極を設けた第２の誘電体基板を前記第１のコンデンサ電極に対向させるように前記第１の誘電体基板の前記第１のコンデンサ電極が形成された面側に積層し、さらに上面に第２の接地導体を設けた第３の誘電体基板を前記第２の誘電体基板の前記第２のコンデンサ電極が形成された面側に積層し、前記第１のコンデンサ電極と前記第１の接地電極とを貫通する少なくとも一個以上の第１の貫通孔と、前記第２のコンデンサ電極と前記第２の接地電極とを貫通する少なくとも一個以上の第２の貫通孔とを設け、前記第１と第２の貫通孔に前記第１の誘電体基板の誘電率より低い誘電率を持つ同一の誘電体が充填された厚膜電子部品。
前記第１と第２のコンデンサ電極の間を貫通する少なくとも一個以上の第３の貫通孔を設け、この第３の貫通孔に高誘電率の誘電体が充填された請求項７に記載の厚膜電子部品。
下面に第１の接地導体が設けられた第１の誘電体基板と、この第１の誘電体基板の上面に設けられた渦巻き形状の導体パターンとを備え、前記第１の誘電体基板の上面と前記第１の接地導体との間を貫通する第１の貫通孔を、前記導体パターンを囲むように複数個設け、この第１の貫通孔には磁性体が充填された厚膜電子部品。
上面に第２の接地導体が設けられるとともに前記第１の誘電体基板と誘電率が等しい第２の誘電体基板を前記第１の誘電体基板の導体パターン側に積層し、前記第２の誘電体基板内に前記第１の貫通孔と連続し、かつ前記第２の接地導体に通ずる第２の貫通孔を設け、この第２の貫通孔には前記第１の貫通孔に充填された磁性体と同じ磁性体が充填された請求項９に記載の厚膜電子部品。
誘電体基板の上面から厚膜部材が充填される孔を有する厚膜電子部品の製造方法において、前記厚膜部材には、誘電体、磁性体、導体を用い、前記誘電体基板の上面にスクリーンメッシュを載置し、前記厚膜部材を前記スクリーンメッシュの交換により選択的に充填するとともに下面から多孔質基板を介して吸引する厚膜電子部品の製造方法。