JP2012019278A - 多層プリント基板の低損失パターン構造 - Google Patents

多層プリント基板の低損失パターン構造 Download PDF

Info

Publication number
JP2012019278A
JP2012019278A JP2010153954A JP2010153954A JP2012019278A JP 2012019278 A JP2012019278 A JP 2012019278A JP 2010153954 A JP2010153954 A JP 2010153954A JP 2010153954 A JP2010153954 A JP 2010153954A JP 2012019278 A JP2012019278 A JP 2012019278A
Authority
JP
Japan
Prior art keywords
signal
pattern
loss
low
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010153954A
Other languages
English (en)
Other versions
JP5556453B2 (ja
Inventor
Shunsuke Fujimoto
俊介 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010153954A priority Critical patent/JP5556453B2/ja
Publication of JP2012019278A publication Critical patent/JP2012019278A/ja
Application granted granted Critical
Publication of JP5556453B2 publication Critical patent/JP5556453B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】信号伝送に関与する誘電率を見かけ上小さく抑え、5GHz以上の信号伝送で導体損より支配的となる誘電損を小さくすることにより、基板絶縁体材料にて、高速伝送可能な多積層プリント基板の低損失のパターン構造を提供する。
【解決手段】本発明に係る低損失のパターン構造は、高速信号を伝送するストラップラインにおいて、信号パターン5と、信号パターン5を上方及び下方から挟むように形成された絶縁体層3、4と、絶縁体層3、4の両表面に装着されたグランド導体1、2と、絶縁体層に形成され、信号パターン5の幅より小さい径を有するとともに、高速信号の基本波長の1/10以下の間隔で設けた空洞6と、を備える。
【選択図】図1

Description

本発明は、多層プリント基板の高速伝送可能な低損失のパターン構造に関する。
ネットワークシステムにおけるプリント基板上に形成される高速信号用伝送パターンは、一般的に、外部からのノイズ対策も考慮し、グランドベタ層で囲まれた内層配線であるストリップラインで配線されている。
これまで、伝送線路での信号損失は、パターン細線化による導体損を主に考慮していれば良かったが、近年、高速伝送は、5GHz以上の高速になりつつあり、導体損だけでなく誘電体による信号損失である誘電損も考慮することが必要になっていた。
また、基板材料としては、一般的な絶縁層形成樹脂である、ガラス繊維を補強材として使用したエポキシ樹脂が主体であり、誘電率も4.3前後であった。又、高速信号伝送用として低誘電率の材料が開発されているが、誘電率は、小さくても3.8前後にしかならず、そのため、今後の5GHzを越える電気信号伝送において、この誘電体による誘電損が非常に大きく影響し、基板上のパターンで多大な信号損失を招き、しかも高価であるという問題があった。
その結果、高速信号を処理する送端側LSIと、受端LSIの間のパターン長制限を厳しくせざるを得なくなり、送端側LSIの周囲に受端LSIを配置する際、実装面積上の大きな障害となっていた。
一方、基板開発においては、LSIからの高速信号伝送先として、インタフェースICや光モジュールの数量がシステムの処理能力増強の必要性により、ますます増える方向にあるが、高速信号伝送可能な伝送損失に収められる信号パターン長には限りがあり、それによりパターン制限長内に実装できるインタフェースICや、光モジュールの数が制限されることとなり、装置処理能力の点からも低損失で長いパターン長での信号伝送が可能であるパターン形成技術が必要となってきた。
例えば、特許文献1に係る高速伝送用プリント基板においては、誘電率、誘電正接を低下させ、波形の変形、信号伝送損失を減少させることを目的とし、信号回路線がグランド回路層との間に空気層を持つ断面構造のプリント基板構造が記載されている。
しかし、特許文献1に係る高速伝送用プリント基板は、空気層を設けるものであり、信号線に信号線支持材料が必要となるので、関連する技術に係るプリント基板の製造方法では、対応が不可能であり、且つ、支持材料が別途必要となり、製造コストの増加を招くという問題点を有する。
一方、特許文献2に係る可撓性回路ベースの高速伝送線路においては、導電面、複数の信号線、および導電面および信号線の間にある中間レイヤを含む伝送線路回路を得ることを目的とし、中間レイヤを、導電面および信号線の間で実質的に一定の間隔を維持し、中間レイヤの少なくとも一部を空気を含むように形成し、信号線および導電面は伝送線路を形成することが記載されている。
しかし、特許文献2に係る可撓性回路ベースの高速伝送線路は、パターン幅以上の空洞を設けるものであり、複雑で多層の最先端基板構成には適用できないという問題を有する。また、関連する技術に係るプリント基板の製造方法では、対応が不可能であり、さらには、高速伝送信号線を形成する際に、波長1/10以下を考慮する必要があり、高速信号であればあるほど、波長は短くなるため、微細加工が必要になる点において、製造方法、製造設備を考慮しなければならないという問題を有する。
さらに、絶縁体層に使用される部材は、ガラス繊維で補強されたエポキシ樹脂のシートである。このシートを用いると、通常、誘電率が4.3前後であり、高速信号伝送で問題となる誘電損も大きなものとなる。そのため、誘電損を少なくするために、低誘電率材が開発されているが、誘電率は3.8前後であり、高速伝送ケーブルとして使用されている発泡ポリエチレンの誘電率1.3程度には及ばず、誘電損失の為高周波での低損失伝送を行うことができない。また、発泡材を使用した基板用絶縁材料は、発泡材であるため、寸法精度がなく、高密度配線基板には向かないという問題点があった。
特開2003−133661号公報 特表2006−513652号公報
上述のように、背景技術にかかる、パターン構造では、電気信号伝送において、誘電体による誘電損が非常に大きく影響し、基板上のパターンで多大な信号損失を招き、しかも高価であるという問題点があった。
本発明は、このような問題点を解決するためになされたものであり、絶縁体層の見かけ上の誘電率が下がり、高速信号の低損失伝送が可能となるとともに、基板強度を損なうことがないだけでなく、パターンの高密度化にも対応可能でき、低コストを図ることができる多積層プリント基板の低損失パターン構造を提供することを目的とする。
本発明に係る低損失パターン構造は、高速信号を伝送するストラップラインにおいて、信号パターンと、前記信号パターンを上方及び下方から挟むように形成された絶縁体層と、前記絶縁体層の両表面に装着されたグランド導体と、前記絶縁体層に形成され、前記信号パターンの幅より小さい径を有するとともに、前記高速信号の基本波長の1/10以下の間隔で設けた空洞と、を備える。
本発明によれば、信号パターンとグランドベタ層間に空洞を設けることにより、絶縁体層の見かけ上の誘電率が下がり、高速信号の低損失伝送が可能となる。また、ビアやスルーホールの形成方法として、確立されているドリルやレーザーによって空洞を形成するので、低コストを図ることが可能である。また、必要な高速信号パターンにだけ円筒形空洞を形成すればよく、基板強度を損なうことがないだけでなく、パターンの高密度化にも対応可能である。さらに、高価な低誘電率材を使用しなくとも、低損失伝送路が形成できるので、基板価格も低く抑えることができる。
本発明の実施の形態に係るパターン断面構造図である。 図1の積層後の状態図である。
図1を参照して、本発明の実施の形態にパターン断面構造の概要について説明する。図1は、多層プリント基板の信号パターンであるストリップライン構造を形成する一部の層の構造図である。
本発明によるパターン構造は、高速信号パターンであるストリップラインにおいて信号パターン5と、その信号パターン5を上下で挟むガラス―エポキシ樹脂で形成された絶縁層3、4に、信号パターン5の幅以下の大きさを有する円筒形状の空洞6を、伝送する信号の基板上での波長短縮を考慮した基本波長の1/10以下の間隔で設けている。このような構成により、信号伝送に関与する誘電率を見かけ上小さく抑え、5GHz以上の信号伝送で導体損より支配的となる誘電損を小さくすることにより、低損失伝送が可能となる。
図1において、高速信号パターン5の下方または上方の誘電体層3,4に設けられた円筒形状の空洞は、絶縁体層、特に、信号伝送に影響のあるパターン直下の誘電体に設けられることで、見かけ上の誘電率を低く抑えることとなり、伝送損失である誘電損を低減する。
このストリップライン構造は、信号パターン5とその周囲にある絶縁体層である誘電体3、4、および誘電体層3、4を挟むグランドベタ層1、2で構成されている。ここで、グランドベタ層1、2は、電源ベタ層で構成される場合もある。
本発明のパターン構造は、上記のストリップライン構成に、信号パターン5とグランドベタ層1、2との間に誘電体層、特に、信号伝送に影響のある信号パターン直下に、円筒形の空洞6を設けている。
上記の円筒形空洞6は、ガラスエポキシ樹脂シートへ積層する前の製造工程において、信号パターン5を形成するベタ銅板を、ドリルまたは新しい工法としてのレーザーにより、ガラスエポキシ樹脂シートに、穴あけすることによって形成される。この穴あけによる形成方法は、ビアやスルーホールを形成するのと同様である。
上記の円筒形空洞6は、信号パターン5に沿った位置に、信号パターン5とベタグランド層1、2となる銅板との間の誘電体(絶縁体)3、4に設けられる。
その後、信号層を形成するベタ銅板が積層され、エッチングにより、信号パターンが形成され、さらに、上記と同様の構成層を積層することにより、多層プリント基板が形成される。
図1において、高速信号パターン5の下方または上方の誘電体層に設けられた円筒形状の空洞6は、絶縁体層4、特に、信号伝送に影響のある信号パターン5直下の誘電体4に設けられることにより、見かけ上の誘電率を低く抑えることが可能となり、伝送損失である誘電損を低減することができる。
このようにして、本発明では、高価な低誘電体を使用せず、関連する技術に係る材料および製造方法を使用しても、見かけ上の誘電率を小さく抑え、高速信号を低損失かつ低価格で伝送できるプリント基板を製造することができる。
続いて、本発明の実施の形態に係る低損失パターン構造の作用を概略的に説明する。
本発明に係るパターン構造は、信号パターンとグランドベタ層間に積層されている既存の誘電体シートの信号伝送、すなわち、信号伝送損失に影響のある信号パターン5とグランドベタ層1、2との間に、関連する技術の製造方法であるドリルやレーザーによるビア、スルーホール形成方法により、円筒形空洞6を設ける。
円筒形の空洞としたのは、基板製造工程上、ドリルでの穴あけ方法が、関連する技術の形成方法を使用できるからである。近年はレーザー加工技術が注目されており、空洞形成手法としてレーザーを使用した場合には、溝を形成することも容易である。
高速信号を伝送するストリップラインにおいて、信号パターン5と絶縁層3、4を挟んで存在するグランド層1、2との間に、基板上での波長短縮率を考慮した信号波長のほぼ1/10以下の間隔で円筒形状の空洞を設ける。間隔が1/10を超えて大きくなった場合には、円筒形空洞と誘電体部との繰り返し構造が分布常数としてではなく、集中常数として伝送波形へ影響し、円筒形空洞部分での反射の影響を受けることになるため、好ましくない。
以上説明した本実施の形態によれば、この空洞部分の誘電率1.0が信号伝送に影響し、見かけ上発泡材を使用するのと同様に、誘電率を下げることができる。このため、誘電損が小さくなり高周波の信号が低損失で伝送できる。
本発明に係る低損失パターン構造により、高価な低誘電体を使用せず、関連する技術の材料および製造方法を使用しても、見かけ上の誘電率を小さく抑え、高速信号を低損失かつ低価格で伝送できる多層プリント基板を製造することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
例えば、パターン以下の幅であれば、構造的に成り立つため、パターンに沿ってその下方か、上方または両方に溝を形成する構造も考えられる。
また、ストリップラインを形成する信号層とグランド層の間の絶縁体シートに、積層工程前に微小な円筒形空洞をパターン配線以上の密度で設けるものを事前に製造しておき、そのシート毎、積層する構造も考えられる。
1 ベタ層(GND)
2 ベタ層(GND)
3 絶縁体層(誘電体)
4 絶縁体層(誘電体)
5 信号パターン
6 円筒形空洞

Claims (4)

  1. 高速信号を伝送するストラップラインにおいて、
    信号パターンと、
    前記信号パターンを上方及び下方から挟むように形成された絶縁体層と、
    前記絶縁体層の両表面に装着されたグランド導体と、
    前記絶縁体層に形成され、前記信号パターンの幅より小さい径を有するとともに、前記高速信号の基本波長の1/10以下の間隔で設けた空洞と、
    を備える低損失パターン構造。
  2. 前記絶縁体層は、ガラス繊維を含有するエポキシ樹脂を含むことを特徴とする請求項1に記載の低損失パターン構造。
  3. 前記空洞は、円筒状であることを特徴とする請求項1または2に記載の低損失パターン構造。
  4. 前記空洞は、前記信号パターンの直下に設けることを特徴とする請求項1乃至3のいずれか1項に記載の低損失パターン構造。
JP2010153954A 2010-07-06 2010-07-06 多層プリント基板の低損失パターン構造 Expired - Fee Related JP5556453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010153954A JP5556453B2 (ja) 2010-07-06 2010-07-06 多層プリント基板の低損失パターン構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153954A JP5556453B2 (ja) 2010-07-06 2010-07-06 多層プリント基板の低損失パターン構造

Publications (2)

Publication Number Publication Date
JP2012019278A true JP2012019278A (ja) 2012-01-26
JP5556453B2 JP5556453B2 (ja) 2014-07-23

Family

ID=45604213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153954A Expired - Fee Related JP5556453B2 (ja) 2010-07-06 2010-07-06 多層プリント基板の低損失パターン構造

Country Status (1)

Country Link
JP (1) JP5556453B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223042A (ja) * 2004-02-04 2005-08-18 Matsushita Electric Ind Co Ltd 厚膜電子部品とその製造方法
JP2008160750A (ja) * 2006-12-26 2008-07-10 Toshiba Corp マイクロ波回路基板
JP2011119598A (ja) * 2009-12-07 2011-06-16 Nitto Denko Corp 配線回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223042A (ja) * 2004-02-04 2005-08-18 Matsushita Electric Ind Co Ltd 厚膜電子部品とその製造方法
JP2008160750A (ja) * 2006-12-26 2008-07-10 Toshiba Corp マイクロ波回路基板
JP2011119598A (ja) * 2009-12-07 2011-06-16 Nitto Denko Corp 配線回路基板

Also Published As

Publication number Publication date
JP5556453B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
US6444922B1 (en) Zero cross-talk signal line design
US8217270B2 (en) Multilayer circuit board and electronic device
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
US20130057365A1 (en) Electromagnetic field coupling structure, multi-layer transmission-line plate, method of manufacturing electromagnetic field coupling structure, and method of manufacturing multi-layer transmission-line plate
US20060028305A1 (en) High-Speed Printed Circuit Boards (PCBs) and Manufacturing
JP2009141233A (ja) プリント基板とその製造方法
US10903543B2 (en) PCB transmission lines having reduced loss
US9392683B2 (en) Multi-layer printed circuit boards having properties suitable for layer reduction design
US8040198B2 (en) Printed wiring board having wire grounding conductors with distances that are 1/n the width of the signal lines
US20160104928A1 (en) Insulated covered wire and multi-wire wiring board
US20040150487A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
JP2010114189A (ja) 配線基板、プリント配線板の製造方法
JP5556453B2 (ja) 多層プリント基板の低損失パターン構造
JP2008034742A (ja) 回路基板及び回路基板の製造方法
Ravichandran et al. Packaging approaches for mm wave and sub-THz communication
WO2022124038A1 (ja) 回路基板及び電子機器
JP2000261150A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
CN101730398A (zh) 印刷电路板及其制作方法
WO2022012007A1 (zh) 电路板以及服务器
CN105636341A (zh) 一种具有空腔结构的pcb板及其制作方法
JP2023111364A (ja) 伝送構造体および伝送構造体を備える配線基板
WO2023042770A1 (ja) 回路基板
US20220272835A1 (en) Substrate, electronic circuit, antenna apparatus, electronic apparatus, and method for producing a substrate
JP2005347924A (ja) 高周波信号伝送線路基板
JP6333217B2 (ja) 中空フィルムケーブルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R150 Certificate of patent or registration of utility model

Ref document number: 5556453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees