JP2012019278A - 多層プリント基板の低損失パターン構造 - Google Patents
多層プリント基板の低損失パターン構造 Download PDFInfo
- Publication number
- JP2012019278A JP2012019278A JP2010153954A JP2010153954A JP2012019278A JP 2012019278 A JP2012019278 A JP 2012019278A JP 2010153954 A JP2010153954 A JP 2010153954A JP 2010153954 A JP2010153954 A JP 2010153954A JP 2012019278 A JP2012019278 A JP 2012019278A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern
- loss
- low
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Waveguides (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】本発明に係る低損失のパターン構造は、高速信号を伝送するストラップラインにおいて、信号パターン5と、信号パターン5を上方及び下方から挟むように形成された絶縁体層3、4と、絶縁体層3、4の両表面に装着されたグランド導体1、2と、絶縁体層に形成され、信号パターン5の幅より小さい径を有するとともに、高速信号の基本波長の1/10以下の間隔で設けた空洞6と、を備える。
【選択図】図1
Description
また、基板材料としては、一般的な絶縁層形成樹脂である、ガラス繊維を補強材として使用したエポキシ樹脂が主体であり、誘電率も4.3前後であった。又、高速信号伝送用として低誘電率の材料が開発されているが、誘電率は、小さくても3.8前後にしかならず、そのため、今後の5GHzを越える電気信号伝送において、この誘電体による誘電損が非常に大きく影響し、基板上のパターンで多大な信号損失を招き、しかも高価であるという問題があった。
本発明は、このような問題点を解決するためになされたものであり、絶縁体層の見かけ上の誘電率が下がり、高速信号の低損失伝送が可能となるとともに、基板強度を損なうことがないだけでなく、パターンの高密度化にも対応可能でき、低コストを図ることができる多積層プリント基板の低損失パターン構造を提供することを目的とする。
本発明のパターン構造は、上記のストリップライン構成に、信号パターン5とグランドベタ層1、2との間に誘電体層、特に、信号伝送に影響のある信号パターン直下に、円筒形の空洞6を設けている。
上記の円筒形空洞6は、信号パターン5に沿った位置に、信号パターン5とベタグランド層1、2となる銅板との間の誘電体(絶縁体)3、4に設けられる。
例えば、パターン以下の幅であれば、構造的に成り立つため、パターンに沿ってその下方か、上方または両方に溝を形成する構造も考えられる。
2 ベタ層(GND)
3 絶縁体層(誘電体)
4 絶縁体層(誘電体)
5 信号パターン
6 円筒形空洞
Claims (4)
- 高速信号を伝送するストラップラインにおいて、
信号パターンと、
前記信号パターンを上方及び下方から挟むように形成された絶縁体層と、
前記絶縁体層の両表面に装着されたグランド導体と、
前記絶縁体層に形成され、前記信号パターンの幅より小さい径を有するとともに、前記高速信号の基本波長の1/10以下の間隔で設けた空洞と、
を備える低損失パターン構造。 - 前記絶縁体層は、ガラス繊維を含有するエポキシ樹脂を含むことを特徴とする請求項1に記載の低損失パターン構造。
- 前記空洞は、円筒状であることを特徴とする請求項1または2に記載の低損失パターン構造。
- 前記空洞は、前記信号パターンの直下に設けることを特徴とする請求項1乃至3のいずれか1項に記載の低損失パターン構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153954A JP5556453B2 (ja) | 2010-07-06 | 2010-07-06 | 多層プリント基板の低損失パターン構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153954A JP5556453B2 (ja) | 2010-07-06 | 2010-07-06 | 多層プリント基板の低損失パターン構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012019278A true JP2012019278A (ja) | 2012-01-26 |
JP5556453B2 JP5556453B2 (ja) | 2014-07-23 |
Family
ID=45604213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010153954A Expired - Fee Related JP5556453B2 (ja) | 2010-07-06 | 2010-07-06 | 多層プリント基板の低損失パターン構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5556453B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223042A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 厚膜電子部品とその製造方法 |
JP2008160750A (ja) * | 2006-12-26 | 2008-07-10 | Toshiba Corp | マイクロ波回路基板 |
JP2011119598A (ja) * | 2009-12-07 | 2011-06-16 | Nitto Denko Corp | 配線回路基板 |
-
2010
- 2010-07-06 JP JP2010153954A patent/JP5556453B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223042A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 厚膜電子部品とその製造方法 |
JP2008160750A (ja) * | 2006-12-26 | 2008-07-10 | Toshiba Corp | マイクロ波回路基板 |
JP2011119598A (ja) * | 2009-12-07 | 2011-06-16 | Nitto Denko Corp | 配線回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5556453B2 (ja) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6444922B1 (en) | Zero cross-talk signal line design | |
US8217270B2 (en) | Multilayer circuit board and electronic device | |
US10201085B2 (en) | Methods of forming blind vias for printed circuit boards | |
US20130057365A1 (en) | Electromagnetic field coupling structure, multi-layer transmission-line plate, method of manufacturing electromagnetic field coupling structure, and method of manufacturing multi-layer transmission-line plate | |
US20060028305A1 (en) | High-Speed Printed Circuit Boards (PCBs) and Manufacturing | |
JP2009141233A (ja) | プリント基板とその製造方法 | |
US10903543B2 (en) | PCB transmission lines having reduced loss | |
US9392683B2 (en) | Multi-layer printed circuit boards having properties suitable for layer reduction design | |
US8040198B2 (en) | Printed wiring board having wire grounding conductors with distances that are 1/n the width of the signal lines | |
US20160104928A1 (en) | Insulated covered wire and multi-wire wiring board | |
US20040150487A1 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
JP2010114189A (ja) | 配線基板、プリント配線板の製造方法 | |
JP5556453B2 (ja) | 多層プリント基板の低損失パターン構造 | |
JP2008034742A (ja) | 回路基板及び回路基板の製造方法 | |
Ravichandran et al. | Packaging approaches for mm wave and sub-THz communication | |
WO2022124038A1 (ja) | 回路基板及び電子機器 | |
JP2000261150A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
CN101730398A (zh) | 印刷电路板及其制作方法 | |
WO2022012007A1 (zh) | 电路板以及服务器 | |
CN105636341A (zh) | 一种具有空腔结构的pcb板及其制作方法 | |
JP2023111364A (ja) | 伝送構造体および伝送構造体を備える配線基板 | |
WO2023042770A1 (ja) | 回路基板 | |
US20220272835A1 (en) | Substrate, electronic circuit, antenna apparatus, electronic apparatus, and method for producing a substrate | |
JP2005347924A (ja) | 高周波信号伝送線路基板 | |
JP6333217B2 (ja) | 中空フィルムケーブルの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5556453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |