WO2022124038A1 - 回路基板及び電子機器 - Google Patents

回路基板及び電子機器 Download PDF

Info

Publication number
WO2022124038A1
WO2022124038A1 PCT/JP2021/042419 JP2021042419W WO2022124038A1 WO 2022124038 A1 WO2022124038 A1 WO 2022124038A1 JP 2021042419 W JP2021042419 W JP 2021042419W WO 2022124038 A1 WO2022124038 A1 WO 2022124038A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor layer
circuit board
waveguide
interlayer connecting
connecting conductors
Prior art date
Application number
PCT/JP2021/042419
Other languages
English (en)
French (fr)
Inventor
伸郎 池本
充弘 松本
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202190000852.4U priority Critical patent/CN220021574U/zh
Publication of WO2022124038A1 publication Critical patent/WO2022124038A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate

Definitions

  • the present invention relates to a circuit board including a waveguide and an electronic device.
  • This waveguide includes a substrate, a first conductive film, a second conductive film, and a plurality of pillars.
  • the substrate has a structure in which a plurality of insulator layers are laminated in the vertical direction.
  • the first conductive film and the second conductive film are provided on the substrate.
  • the first conductive film is provided on the second conductive film.
  • the first conductive film and the second conductive film face each other via the insulator layer.
  • the plurality of pillars penetrate the plurality of insulator layers in the vertical direction.
  • the plurality of pillars are arranged along the four sides of the first conductive film when viewed in the vertical direction.
  • the plurality of pillars electrically connect the first conductive film and the second conductive film.
  • a high frequency signal can be propagated by utilizing the region surrounded by the first conductive film, the second conductive film, and a plurality of pillars.
  • the waveguide described in Patent Document 1 has a problem that the manufacturing process of the waveguide becomes complicated. More specifically, in the field of electronic devices in recent years, the frequency of high-frequency signals tends to be high, and the wavelength of high-frequency signals is short. In this case, a plurality of pillars are formed at short intervals so that the high frequency signal does not leak from the region surrounded by the first conductive film, the second conductive film, and the plurality of pillars. Therefore, a plurality of pillars are formed with high accuracy. As a result, the manufacturing process of the waveguide becomes complicated.
  • an object of the present invention is to provide a circuit board and an electronic device capable of suppressing the complexity of the manufacturing process of the circuit board having the first waveguide.
  • the circuit board according to one embodiment of the present invention is A circuit board having a first waveguide that propagates a first high-frequency signal.
  • a prime field having an upper main surface and a lower main surface having a normal extending in the vertical direction,
  • the first waveguide conductor layer provided on the prime field and
  • a second waveguide conductor layer provided on the prime field and located below the first waveguide conductor layer, and a second waveguide conductor layer.
  • a plurality of first interlayer connecting conductors that electrically connect the first waveguide conductor layer and the second waveguide conductor layer, which are provided on the element body and in the vertical direction.
  • the prime field contains a porous region having a porous structure, and the prime field contains a porous region. At least a part of the porous region is the first waveguide conductor layer, the second waveguide conductor layer, the first interlayer connecting conductor, and the second interlayer connecting conductor when viewed in the first propagation direction. It is located in the area surrounded by.
  • circuit board and the electronic device it is possible to suppress the complexity of the manufacturing process of the circuit board having the first waveguide.
  • FIG. 1 is an exploded perspective view of the circuit board 10.
  • FIG. 2 is a cross-sectional view of the circuit board 10 in AA of FIG.
  • FIG. 3 is a rear view of the electronic device 1.
  • FIG. 4 is a cross-sectional view of the circuit board 10a.
  • FIG. 5 is a cross-sectional view of the circuit board 10b.
  • FIG. 6 is a cross-sectional view of the circuit board 10c.
  • FIG. 7 is a cross-sectional view of the circuit board 10d.
  • FIG. 8 is a cross-sectional view of the circuit board 10e.
  • FIG. 9 is a cross-sectional view of the circuit board 10f.
  • FIG. 10 is a cross-sectional view of the circuit board 10 g.
  • FIG. 11 is a cross-sectional view of the circuit board 10h.
  • FIG. 12 is a cross-sectional view of the circuit board 10i.
  • FIG. 13 is a cross-sectional view of the circuit board 10j.
  • FIG. 14 is a cross-sectional view of the circuit board 10k.
  • FIG. 15 is a top view of the circuit board 10l.
  • FIG. 16 is a rear view of the circuit board 10 m.
  • FIG. 17 is an exploded perspective view of the circuit board 10n.
  • FIG. 1 is an exploded perspective view of the circuit board 10.
  • FIG. 2 is a cross-sectional view of the circuit board 10 in AA of FIG.
  • reference numerals are given to the representative first interlayer connection conductor v1 and the second interlayer connection conductor v2 among the plurality of first interlayer connection conductors v1 and the plurality of second interlayer connection conductors v2.
  • the circuit board 10 has a first waveguide 100 that propagates a first high frequency signal. Therefore, in the present specification, the first propagation direction of the first high frequency signal is defined as the left-right direction. Further, the normal direction of the upper main surface and the lower main surface of the element body 12 of the circuit board 10 is defined as the vertical direction. The vertical direction and the horizontal direction are orthogonal to each other. The direction orthogonal to the vertical direction and the horizontal direction is defined as the front-back direction.
  • X is a component or member of the circuit board 10. Unless otherwise specified, each part of X is defined as follows in the present specification.
  • the front part of X means the front half of X.
  • the rear part of X means the rear half of X.
  • the left part of X means the left half of X.
  • the right part of X means the right half of X.
  • the upper part of X means the upper half of X.
  • the lower part of X means the lower half of X.
  • the front end of X means the front end of X.
  • the rear end of X means the rear end of X.
  • the left end of X means the left end of X.
  • the right end of X means the right end of X.
  • the upper end of X means the upper end of X.
  • the lower end of X means the lower end of X.
  • the front end portion of X means the front end portion of X and its vicinity.
  • the rear end portion of X means the rear end portion of X and its vicinity.
  • the left end portion of X means the left end portion of X and its vicinity.
  • the right end portion of X means the right end portion of X and its vicinity.
  • the upper end portion of X means the upper end portion of X and its vicinity.
  • the lower end portion of X means the lower end portion of X and its vicinity.
  • the circuit board 10 includes an element body 12, a first protective layer 16a, a second protective layer 16b, a first waveguide conductor layer 18, a second waveguide conductor layer 20, and a mode conversion unit 22.
  • a plurality of first interlayer connection conductors v1, a plurality of second interlayer connection conductors v2, and a plurality of interlayer connection conductors v5 to v8 are provided.
  • the prime field 12 has a plate shape. Therefore, the prime field 12 has an upper main surface and a lower main surface. The normals of the upper and lower main surfaces of the prime field 12 extend in the vertical direction. As shown in FIG. 1, the prime field 12 has a rectangular shape having a long side extending in the left-right direction when viewed in the vertical direction. Therefore, the length of the prime field 12 in the left-right direction is longer than the length of the prime field 12 in the front-rear direction. However, the prime field 12 may have a shape bent in the front direction or the rear direction when viewed in the vertical direction.
  • the prime field 12 includes insulator layers 14a to 14d. More specifically, the prime field 12 has a structure in which the insulator layers 14a to 14d are laminated so as to be arranged in this order from top to bottom.
  • the insulator layers 14a to 14d have the same rectangular shape as the prime field 12 when viewed in the vertical direction.
  • the insulator layers 14a to 14d are flexible dielectric sheets.
  • the material of the insulator layers 14a to 14d is a thermoplastic resin such as polyimide or a liquid crystal polymer.
  • the first waveguide conductor layer 18 is provided on the prime field 12. More specifically, the first waveguide conductor layer 18 is provided on the upper main surface of the insulator layer 14a. As shown in FIG. 1, the first waveguide conductor layer 18 has a rectangular shape having a long side extending in the left-right direction when viewed in the vertical direction. Therefore, the length of the first waveguide conductor layer 18 in the left-right direction is longer than the length of the first waveguide conductor layer 18 in the front-rear direction.
  • the second waveguide conductor layer 20 is provided on the prime field 12.
  • the second waveguide conductor layer 20 is provided on the lower main surface of the insulator layer 14d.
  • the second waveguide conductor layer 20 is located below the first waveguide conductor layer 18.
  • "the second waveguide conductor layer 20 is located below the first waveguide conductor layer 18" refers to the following state. At least a portion of the second waveguide conductor layer 20 is arranged in a region through which the first waveguide conductor layer 18 passes when translated downward. Therefore, the second waveguide conductor layer 20 may be contained in the region through which the first waveguide conductor layer 18 passes when the first waveguide conductor layer 18 moves in parallel in the downward direction, and the first waveguide conductor layer 18 may be contained in the region.
  • the second waveguide conductor layer 20 does not protrude from the region through which the first waveguide conductor layer 18 passes when it is translated downward.
  • the second waveguide conductor layer 20 overlaps with the first waveguide conductor layer 18 when viewed in the vertical direction.
  • the entire outer edge of the second waveguide conductor layer 20 overlaps the entire outer edge of the first waveguide conductor layer 18 when viewed in the vertical direction. Therefore, as shown in FIG. 1, the second waveguide conductor layer 20 has a rectangular shape having a long side extending in the left-right direction when viewed in the up-down direction. Therefore, the length of the second waveguide conductor layer 20 in the left-right direction is longer than the length of the second waveguide conductor layer 20 in the front-rear direction.
  • the plurality of first interlayer connection conductors v1 electrically connect the first waveguide conductor layer 18 and the second waveguide conductor layer 20.
  • the plurality of first interlayer connection conductors v1 are provided on the prime field 12. More specifically, the plurality of first interlayer connecting conductors v1 penetrate the insulator layers 14a to 14d in the vertical direction. The upper ends of the plurality of first interlayer connection conductors v1 are connected to the first waveguide conductor layer 18. The lower ends of the plurality of first interlayer connection conductors v1 are connected to the second waveguide conductor layer 20. Further, each of the plurality of first interlayer connection conductors v1 includes the interlayer connection conductors v11 to v14 as shown in FIG.
  • the interlayer connection conductors v11 to v14 penetrate the insulator layers 14a to 14d in the vertical direction, respectively.
  • the interlayer connecting conductors v11 to v14 are connected in series so as to be arranged in this order from top to bottom to form the first interlayer connecting conductor v1.
  • the connecting conductor layer 50 is provided on the lower main surface of the insulator layer 14a.
  • the connecting conductor layer 50 is provided between the lower end of the interlayer connecting conductor v11 and the upper end of the interlayer connecting conductor v12.
  • the connecting conductor layer 52 is provided on the lower main surface of the insulator layer 14b.
  • the connecting conductor layer 52 is provided between the lower end of the interlayer connecting conductor v12 and the upper end of the interlayer connecting conductor v13.
  • the plurality of first interlayer connection conductors v1 as described above are arranged in the left-right direction (the first propagation direction of the first high-frequency signal orthogonal to the vertical direction).
  • the plurality of first interlayer connecting conductors v1 are viewed in the vertical direction in the left-right direction along the rear side of the first waveguide conductor layer 18 and the rear side of the second waveguide conductor layer 20. They are lined up in a row.
  • the plurality of second interlayer connection conductors v2 electrically connect the first waveguide conductor layer 18 and the second waveguide conductor layer 20.
  • the plurality of second interlayer connecting conductors v2 are provided on the prime field 12. More specifically, the plurality of second interlayer connecting conductors v2 penetrate the insulator layers 14a to 14d in the vertical direction. The upper ends of the plurality of second interlayer connection conductors v2 are connected to the first waveguide conductor layer 18. The lower ends of the plurality of second interlayer connecting conductors v2 are connected to the second waveguide conductor layer 20. Further, each of the plurality of second interlayer connecting conductors v2 includes the interlayer connecting conductors v21 to v24 as shown in FIG.
  • the interlayer connection conductors v21 to v24 each penetrate the insulator layers 14a to 14d in the vertical direction.
  • the interlayer connecting conductors v21 to v24 are connected in series so as to be arranged in this order from top to bottom to form a second interlayer connecting conductor v2.
  • the connecting conductor layer 60 is provided on the lower main surface of the insulator layer 14a.
  • the connecting conductor layer 60 is provided between the lower end of the interlayer connecting conductor v21 and the upper end of the interlayer connecting conductor v22.
  • the connecting conductor layer 62 is provided on the lower main surface of the insulator layer 14b.
  • the connecting conductor layer 62 is provided between the lower end of the interlayer connecting conductor v22 and the upper end of the interlayer connecting conductor v23.
  • the plurality of second interlayer connection conductors v2 as described above are located in the left-right direction at positions separated from the plurality of first interlayer connection conductors v1 in the front-front direction (the first orthogonal direction orthogonal to the vertical direction and the first propagation direction). They are lined up in (first propagation direction).
  • the plurality of second interlayer connecting conductors v2 are located in front of the plurality of first interlayer connecting conductors v1.
  • the plurality of second interlayer connecting conductors v2 are arranged in a row in the left-right direction along the front side of the first waveguide conductor layer 18 and the front side of the second waveguide conductor layer 20 when viewed in the vertical direction. .. Therefore, the plurality of second interlayer connecting conductors v2 are located in front of the plurality of first interlayer connecting conductors v1.
  • the first waveguide conductor layer 18, the second waveguide conductor layer 20, the plurality of first interlayer connecting conductors v1, and the plurality of second interlayer connecting conductors v2 are the first waveguide 100.
  • the first high frequency signal propagates in the left-right direction in the region surrounded by the first waveguide 100.
  • the propagation mode of the first waveguide 100 is TE10.
  • the ground conductor layer 29 is provided on the prime field 12.
  • the ground conductor layer 29 is provided at the left end of the lower main surface of the insulator layer 14d.
  • the ground conductor layer 29 has a rectangular shape when viewed in the vertical direction.
  • the ground conductor layer 29 is connected to the second waveguide conductor layer 20. More precisely, the ground conductor layer 29 is integrally configured with the second waveguide conductor layer 20.
  • the signal conductor layer 24 is provided on the ground conductor layer 29.
  • the signal conductor layer 24 overlaps with the ground conductor layer 29 when viewed in the vertical direction.
  • the signal conductor layer 24 has a linear shape extending in the left-right direction on the upper main surface of the insulator layer 14a. As a result, the signal conductor layer 24 and the ground conductor layer 29 have a microstrip line structure.
  • the propagation mode in the signal conductor layer 24 is a quasi-TEM mode.
  • the mode conversion unit 22 is provided on the upper main surface of the insulator layer 14a.
  • the mode conversion unit 22 is connected to the signal conductor layer 24 and the first waveguide conductor layer 18. More specifically, the mode conversion unit 22 is a conductor layer that electrically connects the right end of the signal conductor layer 24 and the left side of the first waveguide conductor layer 18.
  • the mode conversion unit 22 has a tapered shape in which the line width of the mode conversion unit 22 increases from left to right.
  • the first high frequency signal is propagated from the signal conductor layer 24 to the first waveguide 100, or the first high frequency signal is propagated from the first waveguide 100 to the signal conductor layer 24. As such, the propagation mode of the first high frequency signal is converted.
  • the mode conversion unit 22 converts the propagation mode of the first high frequency signal from the quasi-TEM mode to the TE10 mode. do.
  • the mode conversion unit 22 converts the propagation mode of the first high frequency signal from the TE10 mode to the quasi-TEM mode.
  • the external electrode 25 is provided on the upper main surface of the prime field 12.
  • the external electrode 25 is provided on the upper main surface of the insulator layer 14a.
  • the external electrode 25 is connected to the left end of the signal conductor layer 24.
  • the first high frequency signal is input / output to / from the external electrode 25.
  • the ground electrodes 26 and 28 are provided on the upper main surface of the prime field 12.
  • the ground electrodes 26 and 28 are provided on the upper main surface of the insulator layer 14a.
  • the ground electrodes 26 and 28 have a rectangular shape when viewed in the vertical direction.
  • the ground electrode 26 is provided after the external electrode 25.
  • the ground electrode 28 is provided in front of the external electrode 25.
  • the ground electrodes 26 and 28 are connected to the ground potential.
  • the interlayer connection conductor v5 electrically connects the ground electrode 26 and the ground conductor layer 29.
  • the interlayer connection conductor v5 penetrates the insulator layers 14a to 14d in the vertical direction.
  • the upper end of the interlayer connection conductor v5 is connected to the ground electrode 26.
  • the lower end of the interlayer connection conductor v5 is connected to the ground conductor layer 29.
  • the interlayer connection conductor v6 electrically connects the ground electrode 28 and the ground conductor layer 29.
  • the interlayer connection conductor v6 penetrates the insulator layers 14a to 14d in the vertical direction.
  • the upper end of the interlayer connection conductor v6 is connected to the ground electrode 28.
  • the lower end of the interlayer connection conductor v6 is connected to the ground conductor layer 29.
  • the structure of the mode conversion unit 30, the signal conductor layer 32, the external electrode 33, the ground electrodes 34 and 36, the ground conductor layer 35 and the interlayer connection conductors v7 and v8 has the mode conversion unit 22, the signal conductor layer 24 and the external electrode 25.
  • the structure of the ground electrodes 26 and 28, the ground conductor layer 29 and the interlayer connecting conductors v5 and v6 is bilaterally symmetric, and thus the description thereof will be omitted.
  • the layers 29, 35 and the plurality of connecting conductor layers 50, 52, 60, 62 are formed by patterning a metal foil attached to the upper main surface or the lower main surface of the insulator layers 14a to 14d. ing.
  • the metal foil is, for example, a copper foil.
  • the plurality of first interlayer connecting conductors v1, the plurality of second interlayer connecting conductors v2, and the plurality of interlayer connecting conductors v5 to v8 are formed after the through holes formed in the insulator layers 14a to 14d are filled with the conductive paste. It is a via hole conductor formed by solidifying a conductive paste by heat treatment.
  • the first protective layer 16a covers the upper main surface of the prime field 12.
  • the first protective layer 16a covers the first waveguide conductor layer 18 and the mode conversion units 22 and 30 by covering substantially the entire upper main surface of the insulator layer 14a.
  • the first protective layer 16a does not cover the external electrodes 25, 33 and the ground electrodes 26, 28, 34, 36.
  • the first protective layer 16a may be, for example, a protective film formed by applying and curing a resin, or may be a multilayer structure protective film to which an adhesive tape is attached.
  • the second protective layer 16b covers the lower main surface of the prime field 12.
  • the second protective layer 16b covers the second waveguide conductor layer 20 by covering substantially the entire lower main surface of the insulator layer 14d.
  • the second protective layer 16b is, for example, a resist layer or a coverlay layer.
  • the prime field 12 includes a porous region A having a porous structure.
  • the porous structure is a structure in which a plurality of small bubbles P are dispersed in the entire porous region A.
  • the porous region A contains a plurality of closed cells.
  • the closed cell has a structure in which the gas in the bubble P cannot leak to the outside of the prime field 12 because the entire bubble P is surrounded by the material of the prime field 12. Further, in the closed cell, adjacent bubbles P are not connected to each other.
  • the porosity of the porous region A is, for example, 30% or more and 80% or less. The porosity is the ratio of the volume of the bubble P to the total volume of the prime field 12.
  • the volume of the element 12 includes the first waveguide conductor layer 18, the second waveguide conductor layer 20, the mode conversion units 22, 30, the signal conductor layers 24, 32, the external electrodes 25, 33, the ground electrode 26, and the like. 28, 34, 36, ground conductor layers 29, 35, multiple connecting conductor layers 50, 52, 60, 62, multiple first interlayer connecting conductors v1, multiple second interlayer connecting conductors v2 and interlayer connecting conductors v5 to v8. Volume is not included.
  • the porous region A is seen in the left-right direction (first propagation direction), the first waveguide conductor layer 18, the second waveguide conductor layer 20, the first interlayer connecting conductor v1 and the second interlayer. It is located in the area surrounded by the connecting conductor v2.
  • the insulator layers 14a to 14d located between the first waveguide conductor layer 18 and the second waveguide conductor layer 20 in the vertical direction are porous insulator layers having a porous structure.
  • the prime field 12 contains only the insulator layers 14a to 14d.
  • the entire prime field 12 is the porous region A.
  • the entire region surrounded by the first waveguide conductor layer 18, the second waveguide conductor layer 20, the first interlayer connecting conductor v1 and the second interlayer connecting conductor v2 is the porous region A.
  • FIG. 3 is a rear view of the electronic device 1.
  • the vertical direction in the non-curved section A11 is defined as the Z-axis direction.
  • the left-right direction in the non-curved section A11 is defined as the X-axis direction.
  • the front-back direction in the non-curved section A11 is defined as the Y-axis direction.
  • the electronic device 1 is, for example, a wireless communication terminal such as a smartphone.
  • the electronic device 1 includes circuit boards 10, 200, 202 and connectors 204, 206.
  • the circuit board 10 further includes connectors 150 and 152.
  • the connector 150 is mounted on the external electrode 25 and the ground electrodes 26 and 28.
  • the connector 152 is mounted on the external electrode 33 and the ground electrodes 34 and 36.
  • the prime field 12 has a curved section A10 and a non-curved section A11, A12.
  • the non-curved section A11, the curved section A10, and the non-curved section A12 are arranged in this order in the positive direction of the X-axis.
  • the curved section A10 includes the center of the prime field 12 in the X-axis direction. Therefore, at least a part of the first waveguide 100 is provided in the curved section A10.
  • the curved section A10 is curved with respect to the non-curved section A11 in the negative direction of the Z axis (vertical direction in the non-curved section A11).
  • the curved section A10 is bent with respect to the non-curved section A12 in the positive direction of the Z axis (vertical direction in the non-curved section A11).
  • the non-curved sections A11 and A12 are not bent in the Z-axis direction.
  • the connector 204 is mounted on the main surface of the circuit board 200 located in the negative direction of the Z axis.
  • the connector 204 is connected to the connector 150.
  • the connector 206 is mounted on the main surface of the circuit board 202 located in the negative direction of the Z axis.
  • the connector 206 is connected to the connector 152.
  • the circuit board 10 electrically connects the circuit board 200 and the circuit board 202.
  • the prime field 12 includes a porous region A having a porous structure. At least a part of the porous region A is a first waveguide conductor layer 18, a second waveguide conductor layer 20, a plurality of first interlayer connecting conductors v1, and a plurality of second interlayer connecting conductors when viewed in the left-right direction. It is located in the area surrounded by v2.
  • the first waveguide conductor layer 18, the second waveguide conductor layer 20, the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 are the first waveguide 100 for propagating the first high frequency signal. Is. Therefore, at least a part of the porous region A is located inside the first waveguide 100.
  • the dielectric constant of the porous region A is lower than the dielectric constant of the region having no pores. Therefore, in the circuit board 10, the dielectric constant inside the first waveguide 100 is low. As a result, the wavelength of the electromagnetic wave of the first high-frequency signal propagating in the first waveguide 100 becomes longer.
  • the prime field 12 includes a porous region A having a porous structure.
  • the porous region A contains bubbles P. Therefore, the porous region A is easily deformed. Therefore, according to the circuit board 10, the prime field 12 can be easily bent.
  • the first waveguide conductor layer 18, the second waveguide conductor layer 20, the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 are harder than the prime field 12. Therefore, in the prime field 12, the region where the first waveguide conductor layer 18, the second waveguide conductor layer 20, the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 are provided is deformed. It's hard to do.
  • the porous region A is viewed in the left-right direction, the first waveguide conductor layer 18, the second waveguide conductor layer 20, the plurality of first interlayer connecting conductors v1 and the like. It is located in a region surrounded by a plurality of second interlayer connection conductors v2.
  • the porous region A is easily deformed.
  • the prime field 12 can be easily bent in the section where the first waveguide 100 is provided.
  • the prime field 12 includes a porous region A having a porous structure.
  • the porous region A contains bubbles P. Therefore, when the prime field 12 is bent in the Z-axis direction, a plurality of first interlayer connecting conductors v1, a plurality of second interlayer connecting conductors v2, a first waveguide conductor layer 18, and a second waveguide conductor layer The stress applied to 20 is reduced.
  • the prime field 12 includes a porous region A having a porous structure. At least a part of the porous region A is a first waveguide conductor layer 18, a second waveguide conductor layer 20, a plurality of first interlayer connecting conductors v1, and a plurality of second interlayer connecting conductors when viewed in the left-right direction. It is located in the area surrounded by v2. Therefore, at least a part of the porous region A is located inside the first waveguide 100.
  • the dielectric loss tangent of the porous region A is lower than the dielectric loss tangent of the region having no pores. Therefore, in the circuit board 10, the dielectric loss tangent inside the first waveguide 100 becomes low. This reduces the propagation loss of the first waveguide 100.
  • the mode conversion unit 22, 30, the signal conductor layers 24, 32, the external electrodes 25, 33, the ground electrodes 26, 28, 34, 36, the ground conductor layers 29, 35, and the plurality of connecting conductor layers 50. , 52, 60, 62 can be formed. More specifically, general waveguides do not have a laminated structure. Therefore, the mode converters 22, 30, the signal conductor layers 24, 32, the external electrodes 25, 33, the ground electrodes 26, 28, 34, 36, the ground conductor layers 29, 35, and the plurality of connecting conductor layers 50, 52, 60, It is often difficult to form 62.
  • the prime field 12 includes a plurality of insulator layers 14a to 14d.
  • the prime field 12 has a laminated structure. Therefore, the mode converters 22, 30, the signal conductor layers 24, 32, the external electrodes 25, 33, the ground electrodes 26, 28, 34, 36, the ground conductor layers 29, 35, and the plurality of connecting conductor layers 50, 52, 60, 62 can be formed.
  • the porous region A contains a plurality of closed cells, gas and liquid are suppressed from entering the prime field 12.
  • the porous region A can be easily formed. More specifically, the insulator layers 14a to 14d located between the first waveguide conductor layer 18 and the second waveguide conductor layer 20 in the vertical direction are porous insulator layers having a porous structure. As a result, the porous region A is formed. Thereby, the porous region A can be formed by laminating the insulator layers 14a to 14d. Therefore, according to the circuit board 10, the porous region A can be easily formed.
  • the entire prime field 12 is the porous region A.
  • Each of the first protective layer 16a and the second protective layer 16b covers the upper main surface and the lower main surface of the prime field 12. As a result, the area where the porous region A is exposed in the prime field 12 is reduced. As a result, according to the circuit board 10, gas and liquid are more effectively suppressed from entering the prime field 12.
  • the prime field 12 is suppressed from bending in the Z-axis direction. As a result, it is possible to prevent the first waveguide 100 from being deformed.
  • the materials of the first protective layer 16a and the second protective layer 16b are softer than the materials of the insulator layers 14a to 14d, the insulator layers 14a to 14d become larger when the prime field 12 bends in the Z-axis direction. Instead of being deformed, the first protective layer 16a and the second protective layer 16b are greatly deformed. As a result, it is possible to prevent the first waveguide 100 from being deformed.
  • the circuit board 10 deterioration of characteristics due to inconsistency is suppressed in the circuit board 10. More specifically, in each of the mode conversion units 22 and 30, the first high frequency signal is propagated from the signal conductor layers 24 and 32 to the first waveguide 100, or the first high frequency signal is first waveguide. The propagation mode of the first high frequency signal is converted so that it is propagated from the tube 100 to the signal conductor layers 24 and 32. As a result, inconsistency is less likely to occur between the first waveguide 100 and the external electrodes 25 and 33. Therefore, according to the circuit board 10, the deterioration of the characteristics of the circuit board 10 due to the mismatch is suppressed.
  • the materials of the insulator layers 14a to 14d are thermoplastic resins. Therefore, the insulator layers 14a to 14d can be adhered without using a binder.
  • FIG. 4 is a cross-sectional view of the circuit board 10a.
  • the circuit board 10a is different from the circuit board 10 in that the plurality of first interlayer connection conductors v1, the plurality of second interlayer connection conductors v2, and the interlayer connection conductors v5 to v8 are through-hole conductors.
  • the through-hole conductor is manufactured by the following steps. After laminating and crimping the insulator layers 14a to 14d, a through hole penetrating the insulator layers 14a to 14d in the vertical direction is formed by a laser beam. After that, the inner peripheral surface of the through hole is plated. Since the other structures of the circuit board 10a are the same as those of the circuit board 10, the description thereof will be omitted.
  • the plurality of first interlayer connection conductors v1, the plurality of second interlayer connection conductors v2, and the interlayer connection conductors v5 to v8 are through-hole conductors. Therefore, a plurality of connecting conductor layers 50, 52, 60, 62 are unnecessary. As a result, the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 can approach the rear surface and the front surface of the prime field 12. Therefore, the distance between the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 in the front-rear direction can be further increased. As a result, the width of the first waveguide 100 in the front-rear direction is increased, and the propagation loss of the first waveguide 100 is reduced.
  • FIG. 5 is a cross-sectional view of the circuit board 10b.
  • the circuit board 10b is different from the circuit board 10a in that the prime field 12 includes one insulator layer 14a.
  • one insulator layer 14a located between the first waveguide conductor layer 18 and the second waveguide conductor layer 20 in the vertical direction is a porous insulator layer having a porous structure. , Porous region A is formed.
  • the prime field 12 may include one or more insulator layers.
  • the plurality of first interlayer connection conductors v1 and the plurality of second interlayer connection conductors v2 may penetrate at least one insulator layer in one or more insulator layers in the vertical direction.
  • first waveguide conductor layer 18 is provided on the upper main surface of the insulator layer 14a.
  • the second waveguide conductor layer 20 is provided on the lower main surface of the insulator layer 14a. Since the other structures of the circuit board 10b are the same as those of the circuit board 10a, the description thereof will be omitted.
  • the laminating step and the crimping step of a plurality of insulator layers are not required. Therefore, the circuit board 10b can be easily manufactured. Further, when a plurality of insulator layers are present, an upper main surface of the plurality of insulator layers and a lower main surface of the plurality of insulator layers are present. A skin layer may be formed on the upper and lower main surfaces of the insulator layer. In the skin layer, the porosity tends to decrease.
  • the prime field 12 includes only one insulator layer 14a. Therefore, the generation of the skin layer in the prime field 12 can be suppressed to the minimum. Therefore, it is possible to suppress a decrease in the porosity of the porous region A.
  • FIG. 6 is a cross-sectional view of the circuit board 10c.
  • the circuit board 10c is different from the circuit board 10 in that the insulator layers 15a and 15b and the wiring conductor layers 70a to 70e and 71 are further provided. More specifically, the prime field 12 further includes insulator layers 15a and 15b, which are non-porous insulator layers having no porous structure. Therefore, the porous region A occupies a part of the prime field 12.
  • the insulator layer 15a is laminated on the insulator layer 14a.
  • the insulator layer 15b is laminated under the insulator layer 14d.
  • the materials of the insulator layers 15a and 15b may be the same as or different from the materials of the insulator layers 14a to 14d.
  • the wiring conductor layers 70a to 70e, 71 are provided on the prime field 12.
  • the wiring conductor layers 70a to 70e are provided on the upper main surface of the insulator layer 15a, which is a non-porous insulator layer.
  • the wiring conductor layer 71 is provided on the lower main surface of the insulator layer 15b, which is a non-porous insulator layer.
  • the wiring conductor layers 70a to 70e, 71 are, for example, a signal conductor layer, a ground conductor layer, a power supply conductor layer, and the like. Since the other structures of the circuit board 10c are the same as those of the circuit board 10, the description thereof will be omitted.
  • the invasion of gas and liquid into the prime field 12 is more effectively suppressed.
  • the insulator layer 15a is laminated on the insulator layer 14a.
  • the insulator layer 15b is laminated under the insulator layer 14d.
  • the area where the porous region A is exposed in the prime field 12 is reduced.
  • the invasion of gas and liquid into the prime field 12 is more effectively suppressed.
  • the prime field 12 is suppressed from bending in the Z-axis direction. As a result, it is possible to prevent the first waveguide 100 from being deformed.
  • the materials of the insulator layers 15a and 15b are softer than the materials of the insulator layers 14a to 14d
  • the prime field 12 bends in the Z-axis direction
  • the insulator layers 14a to 14d are insulated instead of being greatly deformed.
  • the body layers 15a and 15b are greatly deformed. As a result, deformation of the first waveguide 100 is suppressed.
  • the wiring conductor layers 70a to 70e are provided on the upper main surface of the insulator layer 15a. This improves the degree of freedom in circuit design on the circuit board 10c.
  • FIG. 7 is a cross-sectional view of the circuit board 10d.
  • the circuit board 10d is different from the circuit board 10c in that the insulator layers 14e and 14f are provided instead of the insulator layers 15a and 15b.
  • the prime field 12 includes insulator layers 14e and 14f, which are porous insulator layers having a porous structure, in place of the insulator layers 15a and 15b.
  • the insulator layer 14e is laminated on the insulator layer 14a.
  • the insulator layer 14f is laminated under the insulator layer 14d.
  • the materials of the insulator layers 14e and 14f are the same as the materials of the insulator layers 14a to 14d.
  • the wiring conductor layers 70a to 70e, 71 are provided on the prime field 12.
  • the wiring conductor layers 70a to 70e are provided on the upper main surface of the insulator layer 14e, which is a porous insulator layer.
  • the wiring conductor layer 71 is provided on the lower main surface of the insulator layer 14f, which is a porous insulator layer.
  • the wiring conductor layers 70a to 70e, 71 are, for example, a signal conductor layer, a ground conductor layer, a power supply conductor layer, and the like. Since the other structures of the circuit board 10d are the same as those of the circuit board 10c, the description thereof will be omitted.
  • the insulator layers 14a to 14f of the prime field 12 are all insulator layers having the same structure. Therefore, the Young's modulus and the coefficient of thermal expansion of the insulator layers 14a to 14f are uniform. Therefore, when the prime field 12 is bent, it is possible to suppress the generation of internal stress in the insulator layers 14a to 14f due to the difference in Young's modulus. Further, when the prime field 12 is heated, it is possible to suppress the generation of internal stress in the insulator layers 14a to 14f due to the difference in the coefficient of thermal expansion.
  • FIG. 8 is a cross-sectional view of the circuit board 10e.
  • the circuit board 10e is different from the circuit board 10a in that it does not include the insulator layer 14d and further includes the first adhesive layers 80a and 80b. More specifically, the prime field 12 includes insulator layers 14a to 14c and first adhesive layers 80a and 80b.
  • the second waveguide conductor layer 20 is provided on the lower main surface of the insulator layer 14c.
  • the first adhesive layer 80a adheres the insulator layers 14a and the insulator layers 14b that are adjacent to each other in the vertical direction.
  • the first adhesive layer 80b adheres the insulator layers 14b and the insulator layers 14c that are adjacent to each other in the vertical direction. That is, the first adhesive layers 80a and 80b adhere the porous insulator layers adjacent to each other in the vertical direction.
  • the material of the first adhesive layers 80a and 80b is, for example, an epoxy resin. Since the other structures of the circuit board 10e are the same as those of the circuit board 10a, the description thereof will be omitted.
  • the first adhesive layers 80a and 80b are used for adhering the insulator layers 14a to 14c. This eliminates the need for thermocompression bonding to the insulator layers 14a to 14c in a high temperature state and a high pressure state when the prime field 12 is formed. As a result, the deformation of the bubble P in the porous region A is suppressed.
  • FIG. 9 is a cross-sectional view of the circuit board 10f.
  • the circuit board 10f is different from the circuit board 10e in that the second adhesive layers 114a and 114b are further provided. More specifically, the prime field 12 further includes the second adhesive layers 114a and 114b.
  • the second adhesive layer 114a adheres the first waveguide conductor layer 18 to the insulator layer 14a.
  • the second adhesive layer 114b adheres the second waveguide conductor layer 20 to the insulator layer 14c.
  • the material of the second adhesive layers 114a and 114b is, for example, an epoxy resin. Since the other structures of the circuit board 10f are the same as those of the circuit board 10e, the description thereof will be omitted.
  • the first adhesive layers 80a and 80b are used for adhering the insulator layers 14a to 14c. This eliminates the need for thermocompression bonding to the insulator layers 14a to 14c in a high temperature state and a high pressure state when the prime field 12 is formed. As a result, the deformation of the bubble P in the porous region A is suppressed.
  • FIG. 10 is a cross-sectional view of the circuit board 10 g.
  • the circuit board 10g is different from the circuit board 10 in that it further has a second waveguide 300 for propagating the second high frequency signal. More specifically, the prime field 12 further includes an insulator layer 14h to 14k. Further, the prime field 12 does not include the insulator layer 14d. The insulator layers 14a to 14c and 14h to 14k are laminated so as to be arranged in this order from top to bottom. The insulator layers 14a to 14c and 14h to 14k are porous insulator layers. The second waveguide conductor layer 20 is provided on the upper main surface of the insulator layer 14h.
  • the circuit board 10g further includes a third waveguide conductor layer 118, a plurality of third interlayer connecting conductors v101, and a plurality of fourth interlayer connecting conductors v102.
  • the third waveguide conductor layer 118 is provided on the prime field 12.
  • the third waveguide conductor layer 118 is provided on the lower main surface of the insulator layer 14k. As a result, the third waveguide conductor layer 118 is located below the second waveguide conductor layer 20.
  • the plurality of third interlayer connection conductors v101 electrically connect the second waveguide conductor layer 20 and the third waveguide conductor layer 118.
  • the plurality of third interlayer connecting conductors v101 are provided on the prime field 12.
  • the plurality of third interlayer connecting conductors v101 penetrate the insulator layers 14h to 14k in the vertical direction.
  • the plurality of third interlayer connecting conductors v101 are arranged in the left-right direction.
  • the plurality of fourth interlayer connection conductors v102 electrically connect the second waveguide conductor layer 20 and the third waveguide conductor layer 118.
  • the plurality of fourth interlayer connecting conductors v102 are provided in the prime field 12.
  • the plurality of fourth interlayer connecting conductors v102 penetrate the insulator layers 14h to 14k in the vertical direction.
  • the plurality of fourth interlayer connecting conductors v102 are arranged in the left-right direction at positions separated from the third interlayer connecting conductor v101 in the front-rear direction.
  • the second waveguide conductor layer 20, the third waveguide conductor layer 118, the plurality of third interlayer connecting conductors v101, and the plurality of fourth interlayer connecting conductors v102 as described above are the second waveguide 300.
  • FIG. 11 is a cross-sectional view of the circuit board 10h.
  • the circuit board 10h is different from the circuit board 10 in that it further has a second waveguide 300 for propagating the second high frequency signal. More specifically, the circuit board 10h further includes a plurality of third interlayer connection conductors v101 and a plurality of fourth interlayer connection conductors v102.
  • the plurality of third interlayer connecting conductors v101 are located in front of the plurality of second interlayer connecting conductors v2.
  • the plurality of third interlayer connection conductors v101 electrically connect the first waveguide conductor layer 18 and the second waveguide conductor layer 20.
  • the plurality of third interlayer connecting conductors v101 are provided on the prime field 12.
  • the plurality of third interlayer connecting conductors v101 penetrate the insulator layers 14a to 14d in the vertical direction.
  • the plurality of third interlayer connecting conductors v101 are arranged in the left-right direction.
  • the plurality of fourth interlayer connection conductors v102 electrically connect the first waveguide conductor layer 18 and the second waveguide conductor layer 20.
  • the plurality of fourth interlayer connecting conductors v102 are provided in the prime field 12.
  • the plurality of fourth interlayer connecting conductors v102 penetrate the insulator layers 14a to 14d in the vertical direction.
  • the plurality of fourth interlayer connecting conductors v102 are arranged in the left-right direction at positions separated from the plurality of third interlayer connecting conductors v101 in the front-rear direction.
  • the plurality of fourth interlayer connecting conductors v102 are located in front of the plurality of third interlayer connecting conductors v101.
  • the first waveguide conductor layer 18, the second waveguide conductor layer 20, the plurality of third interlayer connecting conductors v101, and the plurality of fourth interlayer connecting conductors v102 as described above are the second waveguide 300.
  • FIG. 12 is a cross-sectional view of the circuit board 10i.
  • the circuit board 10i is different from the circuit board 10 in that the surface protective film 400 is further provided.
  • the surface protective film 400 is provided around the plurality of first interlayer connecting conductors v1 and around the plurality of second interlayer connecting conductors v2.
  • the surface protective film 400 is formed by melting the inner peripheral surface of the through hole by the heat of the laser beam when the through hole is formed in the insulator layers 14a to 14d by irradiation with the laser beam. As a result, the surface protective film 400 contains no or almost no bubbles P.
  • the surface protective film 400 suppresses the solvent of the conductive paste from entering the prime field 12 when the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 are formed. Since the other structures of the circuit board 10i are the same as those of the circuit board 10, the description thereof will be omitted.
  • the surface protective film 400 may be formed by applying a solvent to the inner peripheral surface of the through hole.
  • FIG. 13 is a cross-sectional view of the circuit board 10j.
  • the circuit board 10j is different from the circuit board 10b in that the surface protective film 400 is further provided.
  • the surface protective film 400 is provided around the plurality of first interlayer connecting conductors v1 and around the plurality of second interlayer connecting conductors v2.
  • the surface protective film 400 is formed by melting the inner peripheral surface of the through hole by the heat of the laser beam when the through hole is formed in the insulator layer 14a by irradiation with the laser beam. As a result, the surface protective film 400 contains no or almost no bubbles P. As a result, the surface protective film 400 suppresses the plating liquid from invading the prime field 12 when the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 are formed. Since the other structures of the circuit board 10j are the same as those of the circuit board 10b, the description thereof will be omitted.
  • the surface protective film 400 may be formed by applying a solvent to the inner peripheral surface of the through hole.
  • FIG. 14 is a cross-sectional view of the circuit board 10k.
  • the circuit board 10k is different from the circuit board 10d in that the protective film 16c is provided in place of the first protective layer 16a and the second protective layer 16b.
  • the protective film 16c covers almost the entire surface of the prime field 12. Therefore, the protective film 16c covers the upper main surface, the lower main surface, the front surface, the rear surface, the left surface, and the right surface of the prime field 12. However, the protective film 16c does not cover the external electrodes 25, 33 and the ground electrodes 26, 28, 34, 36.
  • the material of the protective film 16c is the same as the material of the first protective layer 16a and the material of the second protective layer 16b. Since the other structures of the circuit board 10k are the same as those of the circuit board 10d, the description thereof will be omitted.
  • the circuit board 10k According to the circuit board 10k, almost the entire surface of the prime field 12 is covered with the protective film 16c. Therefore, the invasion of gas and liquid into the prime field 12 is more effectively suppressed.
  • FIG. 15 is a top view of the circuit board 10l.
  • the first waveguide conductor layer 18, the plurality of first interlayer connecting conductors v1, and the plurality of second interlayer connecting conductors v2 are shown so as to be visible.
  • the circuit board 10l is different from the circuit board 10 in the arrangement of the plurality of first interlayer connection conductors v1 and the arrangement of the plurality of second interlayer connection conductors v2. More specifically, in the circuit board 10, the distance between the plurality of first interlayer connection conductors v1 and the plurality of second interlayer connection conductors v2 in the front-rear direction is uniform. On the other hand, in the circuit board 10l, the distance between the plurality of first interlayer connection conductors v1 and the plurality of second interlayer connection conductors v2 in the front-rear direction (first orthogonal direction) changes periodically in the left-right direction (first propagation direction). is doing.
  • the distance between the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 in the front-rear direction (first orthogonal direction) includes the first distance D1 and the second distance D2 shorter than the first distance D1. ..
  • the plurality of first interlayer connection conductors v1 and the plurality of second interlayer connection conductors v2 separated by the second distance D2 in the front-rear direction (first orthogonal direction) are the first high-frequency signals in the left-right direction (first propagation direction). They are arranged at intervals of integral multiples of half wavelength ( ⁇ / 2).
  • the plurality of first interlayer connection conductors v1 and the plurality of second interlayer connection conductors v2 separated by the second distance D2 in the front-rear direction (first orthogonal direction) have the first high frequency in the left-right direction (first propagation direction). They are lined up at half-wavelength intervals of the signal.
  • the circuit board 10l has a filter function of passing only a first high frequency signal having a specific frequency. More specifically, in the first waveguide 100, the first high frequency signal is a plurality of first interlayer connection conductors v1 and a plurality of second layers separated by a second distance D2 in the front-rear direction (first orthogonal direction). Reflects on the connecting conductor v2. As a result, a standing wave is generated in the first waveguide 100. The standing wave node appears in a plurality of first interlayer connecting conductors v1 and a plurality of second interlayer connecting conductors v2 separated by a second distance D2 in the front-rear direction (first orthogonal direction).
  • the integral multiple of the half wavelength of the standing wave coincides with the distance between the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 separated by the second distance D2 in the front-rear direction in the left-right direction. ..
  • the circuit board 10l has a filter function of passing only the first high frequency signal forming this standing wave.
  • FIG. 16 is a rear view of the circuit board 10 m.
  • the circuit board 10m is different from the circuit board 10 in that the component 500 is further provided.
  • the component 500 is mounted on the upper main surface of the prime field 12.
  • the component 500 may be an electronic component such as an inductor or a capacitor, a semiconductor element, or an antenna.
  • FIG. 17 is an exploded perspective view of the circuit board 10n.
  • the circuit board 10n is different from the circuit board 10 in the layout of the plurality of first interlayer connection conductors v1 and the plurality of second interlayer connection conductors v2. More specifically, as shown in FIG. 2, the positions of the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 may be shifted in the left-right direction for each of the insulator layers 14a to 14d. That is, the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 may have a zigzag shape. Since the other structures of the circuit board 10n are the same as those of the circuit board 10, the description thereof will be omitted.
  • the positions of the plurality of first interlayer connection conductors v1 and the plurality of second interlayer connection conductors v2 may be displaced in the front-rear direction for each of the insulator layers 14a to 14d.
  • the circuit board according to the present invention is not limited to the circuit boards 10, 10a to 10n, and can be changed within the scope of the gist thereof.
  • the structures of the circuit boards 10, 10a to 10n may be arbitrarily combined.
  • the prime field 12 may include the insulator layer 14h and may not include the insulator layers 14i to 14k.
  • the plurality of third interlayer connection conductors v101 and the plurality of fourth interlayer connection conductors v102 penetrate at least one insulator layer 14h among one or more insulator layers 14h in the vertical direction.
  • the thickness of the second waveguide is smaller than the thickness of the first waveguide. As the thickness of the waveguide decreases, the loss of high frequency signals at low frequencies increases. Therefore, the frequency of the high frequency signal transmitted by the second waveguide may be higher than the frequency of the high frequency signal transmitted by the first waveguide.
  • the prime field 12 may include only the insulator layer 14a and may not include the insulator layers 14b to 14d.
  • the plurality of third interlayer connection conductors v101 and the plurality of fourth interlayer connection conductors v102 penetrate at least one insulator layer 14a among one or more insulator layers 14a in the vertical direction.
  • the second propagation direction of the second high frequency signal propagated by the second waveguide 300 is different from the first propagation direction of the first high frequency signal propagated by the first waveguide 100. You may. That is, the second propagation direction of the second high frequency signal propagated by the second waveguide 300 may be a direction other than the left-right direction. However, the second propagation direction is orthogonal to the vertical direction. In this case, the plurality of third interlayer connecting conductors v101 are arranged in the second propagation direction.
  • the plurality of fourth interlayer connection conductors v102 are arranged in the second propagation direction at positions separated from the plurality of third interlayer connection conductors v101 in the second orthogonal direction orthogonal to the vertical direction and the second propagation direction.
  • the external electrodes 25, 33 and the ground electrodes 26, 28, 34, 36 may be provided on the lower main surface of the prime field 12.
  • the component 500 may be mounted on the lower main surface of the prime field 12.
  • the first protective layer 16a, the second protective layer 16b, and the protective film 16c are not essential configurations. Further, the first protective layer 16a, the second protective layer 16b, and the protective film 16c are not a part of the prime field 12. Therefore, the material of the first protective layer 16a, the material of the second protective layer 16b, and the material of the protective film 16c are different from the materials of the prime field 12.
  • a part of the porous region A is viewed in the left-right direction, the first waveguide conductor layer 18, the second waveguide conductor layer 20, and the first interlayer connecting conductor v1. It is located in the area surrounded by the second interlayer connection conductor v2. That is, in the circuit boards 10, 10a to 10m, the porous region A is viewed in the left-right direction with the first waveguide conductor layer 18, the second waveguide conductor layer 20, the first interlayer connecting conductor v1 and the second. It protrudes from the region surrounded by the interlayer connection conductor v2.
  • the entire porous region A is surrounded by the first waveguide conductor layer 18, the second waveguide conductor layer 20, the first interlayer connecting conductor v1 and the second interlayer connecting conductor v2 when viewed in the left-right direction. It may be located in the area. Further, the porous region A is a region surrounded by the first waveguide conductor layer 18, the second waveguide conductor layer 20, the first interlayer connecting conductor v1 and the second interlayer connecting conductor v2 when viewed in the left-right direction. It may occupy a part of.
  • the first propagation direction of the first high-frequency signal does not have to coincide with the left-right direction.
  • the first waveguide 100 may be bent when viewed in the vertical direction. In this case, the first propagation direction of the first high frequency signal differs depending on the position of the first waveguide 100.
  • one or more insulator layers located between the first waveguide conductor layer 18 and the second waveguide conductor layer 20 in the vertical direction are porous having a porous structure.
  • the porous region A is formed by the material insulating layer.
  • the porous region A may be formed by another method.
  • the porous region A may be formed by having a part of the insulator layers 14a to 14d having a porous structure.
  • the material of the insulator layers 14a to 14j may be a material other than the thermoplastic resin.
  • the structures of the mode conversion units 22 and 30 are not limited to the structures shown in FIG.
  • the mode conversion units 22 and 30 may have, for example, the structure described in Patent Document 1.
  • the plurality of first interlayer connection conductors v1 do not have to be arranged in a row in the left-right direction.
  • the plurality of first interlayer connection conductors v1 may be arranged in a plurality of rows in the left-right direction.
  • the plurality of second interlayer connecting conductors v2 do not have to be arranged in a row in the left-right direction.
  • the plurality of second interlayer connecting conductors v2 may be arranged in a plurality of rows in the left-right direction.
  • the plurality of first interlayer connection conductors v1 and the plurality of second interlayer connection conductors v2 do not have to have a cylindrical shape.
  • the plurality of first interlayer connecting conductors v1 and the plurality of second interlayer connecting conductors v2 may have, for example, a plate shape extending in the vertical direction.
  • the first waveguide 100 does not have to be provided in the curved section A10.
  • a non-porous insulator layer having no porous structure is provided between the first waveguide conductor layer 18 and the second waveguide conductor layer 20. May be good.
  • the circuit boards 10, 10a to 10n are not limited to transmission lines and may be composite boards. Therefore, the circuit boards 10, 10a to 10n may further include a conductor layer for forming other circuits in addition to the first waveguide and the second waveguide.
  • the circuit board 10h does not have to include a plurality of third interlayer connection conductors v101.
  • the plurality of second interlayer connecting conductors v2 play the role of the plurality of third interlayer connecting conductors v101.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

第１導波管導体層は、素体に設けられている。第２導波管導体層は、素体に設けられており、かつ、第１導波管導体層の下に位置している。複数の第１層間接続導体は、第１導波管導体層と前記第２導波管導体層とを電気的に接続し、第１高周波信号の第１伝搬方向に並んでいる。複数の第２層間接続導体は、第１導波管導体層と第２導波管導体層とを電気的に接続し、第１直交方向に複数の第１層間接続導体から離れた位置において、第１伝搬方向に並んでいる。素体は、多孔質構造を有する多孔質領域を含んでいる。多孔質領域の少なくとも一部は、第１伝搬方向に見て、第１導波管導体層、第２導波管導体層、第１層間接続導体及び記第２層間接続導体に囲まれた領域に位置している。

Description

回路基板及び電子機器
　本発明は、導波管を備える回路基板及び電子機器に関する。
　従来の回路基板に関する発明としては、例えば、特許文献１に記載の導波路が知られている。この導波路は、基板、第１導電膜、第２導電膜及び複数のピラーを備えている。基板は、複数の絶縁体層が上下方向に積層された構造を有している。第１導電膜及び第２導電膜は、基板に設けられている。第１導電膜は、第２導電膜の上に設けられている。第１導電膜と第２導電膜とは、絶縁体層を介して向かい合っている。複数のピラーは、複数の絶縁体層を上下方向に貫通している。複数のピラーは、上下方向に見て、第１導電膜の四辺に沿って並んでいる。複数のピラーは、第１導電膜と第２導電膜とを電気的に接続している。このような導波路によれば、第１導電膜、第２導電膜及び複数のピラーに囲まれた領域を利用して、高周波信号を伝搬することができる。
特許第５９４８８４４号公報
　ところで、特許文献１に記載の導波路は、導波路の製造工程が複雑になるという問題を有する。より詳細には、近年の電子機器の分野では、高周波信号の周波数が高くなる傾向があり、高周波信号の波長が短くなっている。この場合、高周波信号が第１導電膜、第２導電膜及び複数のピラーに囲まれた領域から漏れないようにするために、短い間隔で複数のピラーを形成する。そのため、複数のピラーを高精度で形成する。その結果、導波路の製造工程が複雑化する。
　そこで、本発明の目的は、第１導波管を有する回路基板の製造工程の複雑化を抑制できる回路基板及び電子機器を提供することである。
　本発明の一形態に係る回路基板は、
　第１高周波信号を伝搬する第１導波管を有する回路基板であって、
　上下方向に延びる法線を有する上主面及び下主面を有する素体と、
　前記素体に設けられている第１導波管導体層と、
　前記素体に設けられており、かつ、前記第１導波管導体層の下に位置している第２導波管導体層と、
　前記第１導波管導体層と前記第２導波管導体層とを電気的に接続している複数の第１層間接続導体であって、前記素体に設けられており、かつ、上下方向に直交する前記第１高周波信号の第１伝搬方向に並んでいる複数の第１層間接続導体と、
　前記第１導波管導体層と前記第２導波管導体層とを電気的に接続している複数の第２層間接続導体であって、前記素体に設けられており、かつ、上下方向及び前記第１伝搬方向に直交する第１直交方向に前記複数の第１層間接続導体から離れた位置において、前記第１伝搬方向に並んでいる複数の第２層間接続導体と、
　を備えており、
　前記第１導波管導体層、前記第２導波管導体層、前記複数の第１層間接続導体及び前記複数の第２層間接続導体は、前記第１導波管であり、
　前記素体は、多孔質構造を有する多孔質領域を含んでおり、
　前記多孔質領域の少なくとも一部は、前記第１伝搬方向に見て、前記第１導波管導体層、前記第２導波管導体層、前記第１層間接続導体及び前記第２層間接続導体に囲まれた領域に位置している。
　本発明に係る回路基板及び電子機器によれば、第１導波管を有する回路基板の製造工程の複雑化を抑制できる。
図１は、回路基板１０の分解斜視図である。 図２は、図１のＡ－Ａにおける回路基板１０の断面図である。 図３は、電子機器１の背面図である。 図４は、回路基板１０ａの断面図である。 図５は、回路基板１０ｂの断面図である。 図６は、回路基板１０ｃの断面図である。 図７は、回路基板１０ｄの断面図である。 図８は、回路基板１０ｅの断面図である。 図９は、回路基板１０ｆの断面図である。 図１０は、回路基板１０ｇの断面図である。 図１１は、回路基板１０ｈの断面図である。 図１２は、回路基板１０ｉの断面図である。 図１３は、回路基板１０ｊの断面図である。 図１４は、回路基板１０ｋの断面図である。 図１５は、回路基板１０ｌの上面図である。 図１６は、回路基板１０ｍの背面図である。 図１７は、回路基板１０ｎの分解斜視図である。
（実施形態）
［回路基板１０の構造］
　以下に、本発明の実施形態に係る回路基板１０の構造について図面を参照しながら説明する。図１は、回路基板１０の分解斜視図である。図２は、図１のＡ－Ａにおける回路基板１０の断面図である。なお、図１において、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２の内の代表的な第１層間接続導体ｖ１及び第２層間接続導体ｖ２に参照符号を付した。
　回路基板１０は、第１高周波信号を伝搬する第１導波管１００を有している。そこで、本明細書において、第１高周波信号の第１伝搬方向を左右方向と定義する。また、回路基板１０の素体１２の上主面及び下主面の法線方向を上下方向と定義する。上下方向と左右方向とは、直交している。上下方向及び左右方向に直交する方向を前後方向と定義する。
　以下では、Ｘは、回路基板１０の部品又は部材である。本明細書において、特に断りのない場合には、Ｘの各部について以下のように定義する。Ｘの前部とは、Ｘの前半分を意味する。Ｘの後部とは、Ｘの後半分を意味する。Ｘの左部とは、Ｘの左半分を意味する。Ｘの右部とは、Ｘの右半分を意味する。Ｘの上部とは、Ｘの上半分を意味する。Ｘの下部とは、Ｘの下半分を意味する。Ｘの前端とは、Ｘの前方向の端を意味する。Ｘの後端とは、Ｘの後方向の端を意味する。Ｘの左端とは、Ｘの左方向の端を意味する。Ｘの右端とは、Ｘの右方向の端を意味する。Ｘの上端とは、Ｘの上方向の端を意味する。Ｘの下端とは、Ｘの下方向の端を意味する。Ｘの前端部とは、Ｘの前端及びその近傍を意味する。Ｘの後端部とは、Ｘの後端及びその近傍を意味する。Ｘの左端部とは、Ｘの左端及びその近傍を意味する。Ｘの右端部とは、Ｘの右端及びその近傍を意味する。Ｘの上端部とは、Ｘの上端及びその近傍を意味する。Ｘの下端部とは、Ｘの下端及びその近傍を意味する。
　まず、図１及び図２を参照しながら、回路基板１０の構造について説明する。回路基板１０は、図１に示すように、素体１２、第１保護層１６ａ、第２保護層１６ｂ、第１導波管導体層１８、第２導波管導体層２０、モード変換部２２，３０、信号導体層２４，３２、外部電極２５，３３、グランド電極２６，２８，３４，３６、グランド導体層２９，３５、複数の接続導体層５０，５２，６０，６２（図２参照）、複数の第１層間接続導体ｖ１、複数の第２層間接続導体ｖ２及び層間接続導体ｖ５～ｖ８を備えている。
　素体１２は、板形状を有している。従って、素体１２は、上主面及び下主面を有している。素体１２の上主面及び下主面の法線は、上下方向に延びている。素体１２は、図１に示すように、上下方向に見て、左右方向に延びる長辺を有する長方形状を有している。従って、素体１２の左右方向の長さは、素体１２の前後方向の長さより長い。ただし、素体１２は、上下方向に見て、前方向又は後方向に曲がった形状を有していてもよい。
　素体１２は、図１及び図２に示すように、絶縁体層１４ａ～１４ｄを含んでいる。より詳細には、素体１２は、絶縁体層１４ａ～１４ｄが上から下へとこの順に並ぶように積層された構造を有している。絶縁体層１４ａ～１４ｄは、上下方向に見て、素体１２と同じ長方形状を有している。絶縁体層１４ａ～１４ｄは、可撓性を有する誘電体シートである。絶縁体層１４ａ～１４ｄの材料は、ポリイミドや液晶ポリマー等の熱可塑性樹脂である。
　第１導波管導体層１８は、素体１２に設けられている。より詳細には、第１導波管導体層１８は、絶縁体層１４ａの上主面に設けられている。第１導波管導体層１８は、図１に示すように、上下方向に見て、左右方向に延びる長辺を有する長方形状を有している。従って、第１導波管導体層１８の左右方向の長さは、第１導波管導体層１８の前後方向の長さより長い。
　第２導波管導体層２０は、素体１２に設けられている。第２導波管導体層２０は、絶縁体層１４ｄの下主面に設けられている。これにより、第２導波管導体層２０は、第１導波管導体層１８の下に位置している。本明細書において、「第２導波管導体層２０は、第１導波管導体層１８の下に位置している。」とは、以下の状態を指す。第２導波管導体層２０の少なくとも一部分は、第１導波管導体層１８が下方向に平行移動するときに通過する領域内に配置されている。よって、第２導波管導体層２０は、第１導波管導体層１８が下方向に平行移動するときに通過する領域内に収まっていてもよいし、第１導波管導体層１８が下方向に平行移動するときに通過する領域から突出していてもよい。本実施形態では、第２導波管導体層２０は、第１導波管導体層１８が下方向に平行移動するときに通過する領域から突出していない。第２導波管導体層２０は、上下方向に見て、第１導波管導体層１８と重なっている。第２導波管導体層２０の外縁の全体は、上下方向に見て、第１導波管導体層１８の外縁の全体と重なっている。そのため、第２導波管導体層２０は、図１に示すように、上下方向に見て、左右方向に延びる長辺を有する長方形状を有している。従って、第２導波管導体層２０の左右方向の長さは、第２導波管導体層２０の前後方向の長さより長い。
　複数の第１層間接続導体ｖ１は、第１導波管導体層１８と第２導波管導体層２０とを電気的に接続している。複数の第１層間接続導体ｖ１は、素体１２に設けられている。より詳細には、複数の第１層間接続導体ｖ１は、絶縁体層１４ａ～１４ｄを上下方向に貫通している。複数の第１層間接続導体ｖ１の上端は、第１導波管導体層１８に接続されている。複数の第１層間接続導体ｖ１の下端は、第２導波管導体層２０に接続されている。また、複数の第１層間接続導体ｖ１のそれぞれは、図２に示すように、層間接続導体ｖ１１～ｖ１４を含んでいる。層間接続導体ｖ１１～ｖ１４はそれぞれ、絶縁体層１４ａ～１４ｄを上下方向に貫通している。層間接続導体ｖ１１～ｖ１４は、上から下へとこの順に並ぶように直列に接続されることにより、第１層間接続導体ｖ１を形成している。なお、接続導体層５０は、絶縁体層１４ａの下主面に設けられている。接続導体層５０は、層間接続導体ｖ１１の下端と層間接続導体ｖ１２の上端との間に設けられている。接続導体層５２は、絶縁体層１４ｂの下主面に設けられている。接続導体層５２は、層間接続導体ｖ１２の下端と層間接続導体ｖ１３の上端との間に設けられている。以上のような複数の第１層間接続導体ｖ１は、左右方向（上下方向に直交する第１高周波信号の第１伝搬方向）に並んでいる。本実施形態では、複数の第１層間接続導体ｖ１は、上下方向に見て、第１導波管導体層１８の後辺及び第２導波管導体層２０の後辺に沿って左右方向に一列に並んでいる。
　複数の第２層間接続導体ｖ２は、第１導波管導体層１８と第２導波管導体層２０とを電気的に接続している。複数の第２層間接続導体ｖ２は、素体１２に設けられている。より詳細には、複数の第２層間接続導体ｖ２は、絶縁体層１４ａ～１４ｄを上下方向に貫通している。複数の第２層間接続導体ｖ２の上端は、第１導波管導体層１８に接続されている。複数の第２層間接続導体ｖ２の下端は、第２導波管導体層２０に接続されている。また、複数の第２層間接続導体ｖ２のそれぞれは、図２に示すように、層間接続導体ｖ２１～ｖ２４を含んでいる。層間接続導体ｖ２１～ｖ２４はそれぞれ、絶縁体層１４ａ～１４ｄを上下方向に貫通している。層間接続導体ｖ２１～ｖ２４は、上から下へとこの順に並ぶように直列に接続されることにより、第２層間接続導体ｖ２を形成している。なお、接続導体層６０は、絶縁体層１４ａの下主面に設けられている。接続導体層６０は、層間接続導体ｖ２１の下端と層間接続導体ｖ２２の上端との間に設けられている。接続導体層６２は、絶縁体層１４ｂの下主面に設けられている。接続導体層６２は、層間接続導体ｖ２２の下端と層間接続導体ｖ２３の上端との間に設けられている。以上のような複数の第２層間接続導体ｖ２は、前前方向（上下方向及び第１伝搬方向に直交する第１直交方向）に複数の第１層間接続導体ｖ１から離れた位置において、左右方向（第１伝搬方向）に並んでいる。本実施形態では、複数の第２層間接続導体ｖ２は、複数の第１層間接続導体ｖ１の前に位置している。複数の第２層間接続導体ｖ２は、上下方向に見て、第１導波管導体層１８の前辺及び第２導波管導体層２０の前辺に沿って左右方向に一列に並んでいる。従って、複数の第２層間接続導体ｖ２は、複数の第１層間接続導体ｖ１の前に位置している。
　第１導波管導体層１８、第２導波管導体層２０、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２は、第１導波管１００である。第１高周波信号は、第１導波管１００に囲まれた領域内を左右方向に伝搬する。第１導波管１００の伝搬モードは、ＴＥ１０である。
　グランド導体層２９は、素体１２に設けられている。グランド導体層２９は、絶縁体層１４ｄの下主面の左端部に設けられている。グランド導体層２９は、上下方向に見て、長方形状を有している。グランド導体層２９は、第２導波管導体層２０と接続されている。より正確には、グランド導体層２９は、第２導波管導体層２０と一体的に構成されている。
　信号導体層２４は、グランド導体層２９の上に設けられている。信号導体層２４は、上下方向に見て、グランド導体層２９と重なっている。信号導体層２４は、絶縁体層１４ａの上主面において左右方向に延びる線形状を有している。これにより、信号導体層２４及びグランド導体層２９は、マイクロストリップライン構造を有している。信号導体層２４における伝搬モードは、準ＴＥＭモードである。
　モード変換部２２は、絶縁体層１４ａの上主面に設けられている。モード変換部２２は、信号導体層２４と第１導波管導体層１８とに接続されている。より詳細には、モード変換部２２は、信号導体層２４の右端と第１導波管導体層１８の左辺とを電気的に接続している導体層である。モード変換部２２は、左から右に行くにしたがって、モード変換部２２の線幅が大きくなるテーパ形状を有している。モード変換部２２は、第１高周波信号が信号導体層２４から第１導波管１００へと伝搬される、又は、第１高周波信号が第１導波管１００から信号導体層２４へと伝搬されるように、第１高周波信号の伝搬モードを変換する。本実施形態では、モード変換部２２は、第１高周波信号が信号導体層２４から第１導波管１００へと伝搬されるときには、第１高周波信号の伝搬モードを準ＴＥＭモードからＴＥ１０モードに変換する。モード変換部２２は、第１導波管１００から第１高周波信号が信号導体層２４へと伝搬されるときには、第１高周波信号の伝搬モードをＴＥ１０モードから準ＴＥＭモードに変換する。
　外部電極２５は、素体１２の上主面に設けられている。外部電極２５は、絶縁体層１４ａの上主面に設けられている。外部電極２５は、信号導体層２４の左端に接続されている。外部電極２５には、第１高周波信号が入出力する。
　グランド電極２６，２８は、素体１２の上主面に設けられている。グランド電極２６，２８は、絶縁体層１４ａの上主面に設けられている。グランド電極２６，２８は、上下方向に見て、長方形状を有している。グランド電極２６は、外部電極２５の後に設けられている。グランド電極２８は、外部電極２５の前に設けられている。グランド電極２６，２８は、グランド電位に接続される。
　層間接続導体ｖ５は、グランド電極２６とグランド導体層２９とを電気的に接続している。層間接続導体ｖ５は、絶縁体層１４ａ～１４ｄを上下方向に貫通している。層間接続導体ｖ５の上端は、グランド電極２６に接続されている。層間接続導体ｖ５の下端は、グランド導体層２９に接続されている。
　層間接続導体ｖ６は、グランド電極２８とグランド導体層２９とを電気的に接続している。層間接続導体ｖ６は、絶縁体層１４ａ～１４ｄを上下方向に貫通している。層間接続導体ｖ６の上端は、グランド電極２８に接続されている。層間接続導体ｖ６の下端は、グランド導体層２９に接続されている。
　なお、モード変換部３０、信号導体層３２、外部電極３３、グランド電極３４，３６、グランド導体層３５及び層間接続導体ｖ７，ｖ８の構造は、モード変換部２２、信号導体層２４、外部電極２５、グランド電極２６，２８、グランド導体層２９及び層間接続導体ｖ５，ｖ６の構造と左右対称であるので説明を省略する。
　第１導波管導体層１８、第２導波管導体層２０、モード変換部２２，３０、信号導体層２４，３２、外部電極２５，３３、グランド電極２６，２８，３４，３６、グランド導体層２９，３５及び複数の接続導体層５０，５２，６０，６２は、絶縁体層１４ａ～１４ｄの上主面又は下主面に貼り付けられた金属箔にパターニングが施されることにより形成されている。金属箔は、例えば、銅箔である。また、複数の第１層間接続導体ｖ１、複数の第２層間接続導体ｖ２及び層間接続導体ｖ５～ｖ８は、絶縁体層１４ａ～１４ｄに形成された貫通孔に導電性ペーストが充填された後に、加熱処理により導電性ペーストが固化することによって形成されたビアホール導体である。
　第１保護層１６ａは、素体１２の上主面を覆っている。本実施形態では、第１保護層１６ａは、絶縁体層１４ａの上主面の略全面を覆うことにより、第１導波管導体層１８及びモード変換部２２，３０を覆っている。ただし、第１保護層１６ａは、外部電極２５，３３及びグランド電極２６，２８，３４，３６を覆っていない。第１保護層１６ａは、例えば、樹脂を塗布及び硬化することにより形成した保護フィルムであってもよいし、粘着テープを張り付けた多層構造保護フィルムであってもよい。
　第２保護層１６ｂは、素体１２の下主面を覆っている。本実施形態では、第２保護層１６ｂは、絶縁体層１４ｄの下主面の略全面を覆うことにより、第２導波管導体層２０を覆っている。第２保護層１６ｂは、例えば、レジスト層やカバーレイ層である。
　ところで、素体１２は、図２に示すように、多孔質構造を有する多孔質領域Ａを含んでいる。多孔質構造とは、多孔質領域Ａの全体に複数の小さな気泡Ｐが分散している構造である。本実施形態では多孔質領域Ａは、複数の独立気泡を含んでいる。独立気泡は、気泡Ｐの全体が素体１２の材料により囲まれることにより、気泡Ｐ内の気体が素体１２の外部に漏れることができない構造を有している。また、独立気泡では、隣り合う気泡Ｐ同士がつながっていない。多孔質領域Ａの空孔率は、例えば、３０％以上８０％以下である。空孔率は、素体１２の全体の体積に占める気泡Ｐの体積の割合である。素体１２の体積には、第１導波管導体層１８、第２導波管導体層２０、モード変換部２２，３０、信号導体層２４，３２、外部電極２５，３３、グランド電極２６，２８，３４，３６、グランド導体層２９，３５、複数の接続導体層５０，５２，６０，６２、複数の第１層間接続導体ｖ１、複数の第２層間接続導体ｖ２及び層間接続導体ｖ５～ｖ８の体積は含まれない。
　多孔質領域Ａの少なくとも一部は、左右方向（第１伝搬方向）に見て、第１導波管導体層１８、第２導波管導体層２０、第１層間接続導体ｖ１及び第２層間接続導体ｖ２に囲まれた領域に位置している。本実施形態では、上下方向において第１導波管導体層１８と第２導波管導体層２０との間に位置する絶縁体層１４ａ～１４ｄが多孔質構造を有する多孔質絶縁体層であることにより、多孔質領域Ａが形成されている。素体１２は、絶縁体層１４ａ～１４ｄのみを含んでいる。これにより、素体１２の全体が多孔質領域Ａである。また、第１導波管導体層１８、第２導波管導体層２０、第１層間接続導体ｖ１及び第２層間接続導体ｖ２に囲まれた領域の全体が多孔質領域Ａである。
［電子機器１の構造］
　次に、回路基板１０を備える電子機器１について図面を参照しながら説明する。図３は、電子機器１の背面図である。
　図３では、非湾曲区間Ａ１１における上下方向をＺ軸方向と定義する。非湾曲区間Ａ１１における左右方向をＸ軸方向と定義する。非湾曲区間Ａ１１における前後方向をＹ軸方向と定義する。
　電子機器１は、例えば、スマートフォン等の無線通信端末である。電子機器１は、回路基板１０，２００，２０２及びコネクタ２０４，２０６を備えている。回路基板１０は、コネクタ１５０，１５２を更に備えている。コネクタ１５０は、外部電極２５及びグランド電極２６，２８に実装されている。コネクタ１５２は、外部電極３３及びグランド電極３４，３６に実装されている。
　素体１２は、湾曲区間Ａ１０及び非湾曲区間Ａ１１，Ａ１２を有している。非湾曲区間Ａ１１、湾曲区間Ａ１０及び非湾曲区間Ａ１２は、Ｘ軸の正方向に向かってこの順に並んでいる。湾曲区間Ａ１０は、素体１２のＸ軸方向の中央を含んでいる。従って、第１導波管１００の少なくとも一部は、湾曲区間Ａ１０に設けられている。湾曲区間Ａ１０は、Ｚ軸の負方向（非湾曲区間Ａ１１における上下方向）に非湾曲区間Ａ１１に対して曲がっている。また、湾曲区間Ａ１０は、Ｚ軸の正方向（非湾曲区間Ａ１１における上下方向）に非湾曲区間Ａ１２に対して曲がっている。非湾曲区間Ａ１１，Ａ１２は、Ｚ軸方向に曲がっていない。
　コネクタ２０４は、回路基板２００の２つの主面の内のＺ軸の負方向に位置する主面に実装されている。コネクタ２０４は、コネクタ１５０と接続されている。コネクタ２０６は、回路基板２０２の２つの主面の内のＺ軸の負方向に位置する主面に実装されている。コネクタ２０６は、コネクタ１５２と接続されている。これにより、回路基板１０は、回路基板２００と回路基板２０２とを電気的に接続している。
［効果］
　回路基板１０によれば、第１導波管１００を有する回路基板１０の製造工程の複雑化を抑制できる。より詳細には、回路基板１０では、素体１２は、多孔質構造を有する多孔質領域Ａを含んでいる。多孔質領域Ａの少なくとも一部は、左右方向に見て、第１導波管導体層１８、第２導波管導体層２０、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２に囲まれた領域に位置している。第１導波管導体層１８、第２導波管導体層２０、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２は、第１高周波信号を伝搬する第１導波管１００である。そのため、多孔質領域Ａの少なくとも一部は、第１導波管１００の内部に位置している。多孔質領域Ａの誘電率は、空孔を有さない領域の誘電率より低い。従って、回路基板１０では、第１導波管１００の内部の誘電率が低くなる。これにより、第１導波管１００内を伝搬する第１高周波信号の電磁波の波長が長くなる。その結果、第１高周波信号の電磁波の漏れを抑制するために、複数の第１層間接続導体ｖ１の間隔及び複数の第２層間接続導体ｖ２の間隔を短くしなくてもよい。複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２を高精度で形成しなくてもよい。以上より、第１導波管１００を有する回路基板１０の製造工程の複雑化を抑制できる。
　回路基板１０では、素体１２は、多孔質構造を有する多孔質領域Ａを含んでいる。多孔質領域Ａは、気泡Ｐを含んでいる。そのため、多孔質領域Ａは、変形しやすい。従って、回路基板１０によれば、素体１２を容易に曲げることができる。特に、第１導波管導体層１８、第２導波管導体層２０、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２は、素体１２に比べて硬い。そのため、素体１２において、第１導波管導体層１８、第２導波管導体層２０、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２が設けられている領域は変形しにくい。そこで、回路基板１０では、多孔質領域Ａの少なくとも一部は、左右方向に見て、第１導波管導体層１８、第２導波管導体層２０、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２に囲まれた領域に位置している。多孔質領域Ａは、変形しやすい。これにより、回路基板１０では、第１導波管１００が設けられた区間において素体１２を容易に曲げることができる。
　回路基板１０によれば、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２の破損を抑制できると共に、第１導波管導体層１８及び第２導波管導体層２０が素体１２から剥離することを抑制できる。より詳細には、素体１２は、多孔質構造を有する多孔質領域Ａを含んでいる。多孔質領域Ａは、気泡Ｐを含んでいる。そのため、素体１２がＺ軸方向に曲げられたときに、複数の第１層間接続導体ｖ１、複数の第２層間接続導体ｖ２、第１導波管導体層１８及び第２導波管導体層２０に加わる応力が低減される。これにより、回路基板１０によれば、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２の破損を抑制できると共に、第１導波管導体層１８及び第２導波管導体層２０が素体１２から剥離することを抑制できる。
　回路基板１０によれば、第１導波管１００の伝搬損失が低減される。より詳細には、素体１２は、多孔質構造を有する多孔質領域Ａを含んでいる。多孔質領域Ａの少なくとも一部は、左右方向に見て、第１導波管導体層１８、第２導波管導体層２０、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２に囲まれた領域に位置している。そのため、多孔質領域Ａの少なくとも一部は、第１導波管１００の内部に位置している。多孔質領域Ａの誘電正接は、空孔を有さない領域の誘電正接より低い。従って、回路基板１０では、第１導波管１００の内部の誘電正接が低くなる。これにより、第１導波管１００の伝搬損失が低減される。
　回路基板１０によれば、モード変換部２２，３０、信号導体層２４，３２、外部電極２５，３３、グランド電極２６，２８，３４，３６、グランド導体層２９，３５及び複数の接続導体層５０，５２，６０，６２を形成できる。より詳細には、一般的な導波管は、積層構造を有さない。従って、モード変換部２２，３０、信号導体層２４，３２、外部電極２５，３３、グランド電極２６，２８，３４，３６、グランド導体層２９，３５及び複数の接続導体層５０，５２，６０，６２を形成することが難しい場合が多い。一方、回路基板１０では、素体１２は、複数の絶縁体層１４ａ～１４ｄを含んでいる。すなわち、素体１２は、積層構造を有する。従って、モード変換部２２，３０、信号導体層２４，３２、外部電極２５，３３、グランド電極２６，２８，３４，３６、グランド導体層２９，３５及び複数の接続導体層５０，５２，６０，６２を形成できる。
　回路基板１０によれば、多孔質領域Ａが複数の独立気泡を含んでいるので、素体１２内に気体及び液体が侵入することが抑制される。
　回路基板１０によれば、多孔質領域Ａを容易に形成できる。より詳細には、上下方向において第１導波管導体層１８と第２導波管導体層２０との間に位置する絶縁体層１４ａ～１４ｄが多孔質構造を有する多孔質絶縁体層であることにより、多孔質領域Ａが形成されている。これにより、絶縁体層１４ａ～１４ｄを積層することにより、多孔質領域Ａを形成できる。よって、回路基板１０によれば、多孔質領域Ａを容易に形成できる。
　回路基板１０によれば、素体１２内に気体及び液体が侵入することがより効果的に抑制される。より詳細には、素体１２の全体が多孔質領域Ａである。そして、第１保護層１６ａ及び第２保護層１６ｂのそれぞれは、素体１２の上主面及び下主面を覆っている。これにより、素体１２において多孔質領域Ａが露出する面積が低減される。その結果、回路基板１０によれば、素体１２内に気体及び液体が侵入することがより効果的に抑制される。
　回路基板１０によれば、第１保護層１６ａ及び第２保護層１６ｂの材料が絶縁体層１４ａ～１４ｄの材料より硬い場合には、素体１２がＺ軸方向に曲がることが抑制される。これにより、第１導波管１００が変形することを抑制できる。一方、第１保護層１６ａ及び第２保護層１６ｂの材料が絶縁体層１４ａ～１４ｄの材料より柔らかい場合には、素体１２がＺ軸方向に曲がるときに、絶縁体層１４ａ～１４ｄが大きく変形する代わりに第１保護層１６ａ及び第２保護層１６ｂが大きく変形するようになる。これにより、第１導波管１００が変形することを抑制できる。
　回路基板１０によれば、回路基板１０において不整合における特性劣化が抑制される。より詳細には、モード変換部２２，３０のそれぞれは、第１高周波信号が信号導体層２４，３２から第１導波管１００へと伝搬される、又は、第１高周波信号が第１導波管１００から信号導体層２４，３２へと伝搬されるように、第１高周波信号の伝搬モードを変換する。これにより、第１導波管１００と外部電極２５，３３との間において不整合が発生しにくくなる。よって、回路基板１０によれば、回路基板１０において不整合における特性劣化が抑制される。
　回路基板１０では、絶縁体層１４ａ～１４ｄの材料は、熱可塑性樹脂である。そのため、バインダを用いることなく、絶縁体層１４ａ～１４ｄを接着することができる。
（第１変形例）
　以下に、第１変形例に係る回路基板１０ａについて説明する。図４は、回路基板１０ａの断面図である。
　回路基板１０ａは、複数の第１層間接続導体ｖ１、複数の第２層間接続導体ｖ２及び層間接続導体ｖ５～ｖ８がスルーホール導体である点において、回路基板１０と相違する。スルーホール導体は、次の工程により作製される。絶縁体層１４ａ～１４ｄの積層及び圧着後に、絶縁体層１４ａ～１４ｄを上下方向に貫通する貫通孔をレーザービームにより形成する。その後、貫通孔の内周面にメッキを施す。なお、回路基板１０ａのその他の構造は、回路基板１０と同じであるので説明を省略する。
　回路基板１０ａでは、複数の第１層間接続導体ｖ１、複数の第２層間接続導体ｖ２及び層間接続導体ｖ５～ｖ８がスルーホール導体である。そのため、複数の接続導体層５０，５２，６０，６２が不要である。これにより、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２が素体１２の後面及び前面に近づくことができる。よって、複数の第１層間接続導体ｖ１と複数の第２層間接続導体ｖ２との前後方向の距離をより大きくすることができる。その結果、第１導波管１００の前後方向の幅が大きくなり、第１導波管１００の伝搬損失が低減される。
（第２変形例）
　以下に、第２変形例に係る回路基板１０ｂについて説明する。図５は、回路基板１０ｂの断面図である。
　回路基板１０ｂは、素体１２が１つの絶縁体層１４ａを含んでいる点において、回路基板１０ａと相違する。この場合、上下方向において第１導波管導体層１８と第２導波管導体層２０との間に位置する１つの絶縁体層１４ａが多孔質構造を有する多孔質絶縁体層であることにより、多孔質領域Ａが形成されている。このように、素体１２は、１以上の絶縁体層を含んでいればよい。また、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２は、１以上の絶縁体層の内の少なくとも１つの絶縁体層を上下方向に貫通していればよい。
　また、第１導波管導体層１８は、絶縁体層１４ａの上主面に設けられている。第２導波管導体層２０は、絶縁体層１４ａの下主面に設けられている。回路基板１０ｂのその他の構造は、回路基板１０ａと同じであるので説明を省略する。
　回路基板１０ｂによれば、複数の絶縁体層の積層工程及び圧着工程が必要ない。そのため、回路基板１０ｂの作製が容易である。更に、複数の絶縁体層が存在すると、複数の絶縁体層の上主面及び複数の絶縁体層の下主面が存在するようになる。絶縁体層の上主面及び下主面にはスキン層が形成される場合がある。スキン層では、空孔率が低下する傾向がある。しかしながら、回路基板１０ｂでは、素体１２は、１つの絶縁体層１４ａを含むだけである。従って、素体１２におけるスキン層の発生を最低限に抑制できる。よって、多孔質領域Ａの空孔率が低下することを抑制できる。
（第３変形例）
　以下に、第３変形例に係る回路基板１０ｃについて説明する。図６は、回路基板１０ｃの断面図である。
　回路基板１０ｃは、絶縁体層１５ａ，１５ｂ及び配線導体層７０ａ～７０ｅ，７１を更に備えている点において、回路基板１０と相違する。より詳細には、素体１２は、多孔質構造を有さない非多孔質絶縁体層である絶縁体層１５ａ，１５ｂを更に含んでいる。従って、多孔質領域Ａは、素体１２の一部を占めている。絶縁体層１５ａは、絶縁体層１４ａの上に積層されている。絶縁体層１５ｂは、絶縁体層１４ｄの下に積層されている。絶縁体層１５ａ，１５ｂの材料は、絶縁体層１４ａ～１４ｄの材料と同じであってもよいし、異なっていてもよい。
　配線導体層７０ａ～７０ｅ，７１は、素体１２に設けられている。本変形例では、配線導体層７０ａ～７０ｅは、非多孔質絶縁体層である絶縁体層１５ａの上主面に設けられている。配線導体層７１は、非多孔質絶縁体層である絶縁体層１５ｂの下主面に設けられている。配線導体層７０ａ～７０ｅ，７１は、例えば、信号導体層やグランド導体層、電源導体層等である。回路基板１０ｃのその他の構造は、回路基板１０と同じであるので説明を省略する。
　回路基板１０ｃによれば、素体１２内に気体及び液体が侵入することがより効果的に抑制される。より詳細には、絶縁体層１５ａは、絶縁体層１４ａの上に積層されている。絶縁体層１５ｂは、絶縁体層１４ｄの下に積層されている。これにより、素体１２において多孔質領域Ａが露出する面積が低減される。その結果、回路基板１０ｃによれば、素体１２内に気体及び液体が侵入することがより効果的に抑制される。
　回路基板１０ｃによれば、絶縁体層１５ａ，１５ｂの材料が絶縁体層１４ａ～１４ｄの材料より硬い場合には、素体１２がＺ軸方向に曲がることが抑制される。これにより、第１導波管１００が変形することを抑制できる。一方、絶縁体層１５ａ，１５ｂの材料が絶縁体層１４ａ～１４ｄの材料より柔らかい場合には、素体１２がＺ軸方向に曲がるときに、絶縁体層１４ａ～１４ｄが大きく変形する代わりに絶縁体層１５ａ，１５ｂが大きく変形するようになる。これにより、第１導波管１００が変形することが抑制される。
　回路基板１０ｃによれば、絶縁体層１５ａの上主面に配線導体層７０ａ～７０ｅが設けられている。これにより、回路基板１０ｃにおける回路設計の自由度が向上する。
（第４変形例）
　以下に、第４変形例に係る回路基板１０ｄについて説明する。図７は、回路基板１０ｄの断面図である。
　回路基板１０ｄは、絶縁体層１５ａ，１５ｂの代わりに絶縁体層１４ｅ，１４ｆを備えている点において、回路基板１０ｃと相違する。より詳細には、素体１２は、多孔質構造を有する多孔質絶縁体層である絶縁体層１４ｅ，１４ｆを絶縁体層１５ａ，１５ｂの代わりに含んでいる。絶縁体層１４ｅは、絶縁体層１４ａの上に積層されている。絶縁体層１４ｆは、絶縁体層１４ｄの下に積層されている。絶縁体層１４ｅ，１４ｆの材料は、絶縁体層１４ａ～１４ｄの材料と同じである。
　配線導体層７０ａ～７０ｅ，７１は、素体１２に設けられている。本変形例では、配線導体層７０ａ～７０ｅは、多孔質絶縁体層である絶縁体層１４ｅの上主面に設けられている。配線導体層７１は、多孔質絶縁体層である絶縁体層１４ｆの下主面に設けられている。配線導体層７０ａ～７０ｅ，７１は、例えば、信号導体層やグランド導体層、電源導体層等である。回路基板１０ｄのその他の構造は、回路基板１０ｃと同じであるので説明を省略する。
　回路基板１０ｄによれば、素体１２の絶縁体層１４ａ～１４ｆがすべて同じ構造の絶縁体層である。従って、絶縁体層１４ａ～１４ｆのヤング率及び熱膨張係数が均一である。そのため、素体１２が曲げられたときに、ヤング率の差に起因して絶縁体層１４ａ～１４ｆにおいて内部応力が発生することが抑制される。また、素体１２が加熱されたときに、熱膨張係数の差に起因して絶縁体層１４ａ～１４ｆにおいて内部応力が発生することが抑制される。
（第５変形例）
　以下に、第５変形例に係る回路基板１０ｅについて説明する。図８は、回路基板１０ｅの断面図である。
　回路基板１０ｅは、絶縁体層１４ｄを備えていない点、及び、第１接着層８０ａ，８０ｂを更に備えている点において、回路基板１０ａと相違する。より詳細には、素体１２は、絶縁体層１４ａ～１４ｃ及び第１接着層８０ａ，８０ｂを含んでいる。第２導波管導体層２０は、絶縁体層１４ｃの下主面に設けられている。第１接着層８０ａは、上下方向に隣り合う絶縁体層１４ａと絶縁体層１４ｂとを接着する。第１接着層８０ｂは、上下方向に隣り合う絶縁体層１４ｂと絶縁体層１４ｃとを接着する。すなわち、第１接着層８０ａ，８０ｂは、上下方向に隣り合う多孔質絶縁体層同士を接着する。第１接着層８０ａ，８０ｂの材料は、例えば、エポキシ樹脂である。回路基板１０ｅのその他の構造は、回路基板１０ａと同じであるので説明を省略する。
　回路基板１０ｅによれば、絶縁体層１４ａ～１４ｃの接着に第１接着層８０ａ，８０ｂが用いられている。これにより、素体１２の形成時に、絶縁体層１４ａ～１４ｃに対して高温状態及び高圧状態で熱圧着を施す必要がなくなる。その結果、多孔質領域Ａ内の気泡Ｐの変形が抑制される。
（第６変形例）
　以下に、第６変形例に係る回路基板１０ｆについて説明する。図９は、回路基板１０ｆの断面図である。
　回路基板１０ｆは、第２接着層１１４ａ，１１４ｂを更に備えている点において、回路基板１０ｅと相違する。より詳細には、素体１２は、第２接着層１１４ａ，１１４ｂを更に含んでいる。第２接着層１１４ａは、第１導波管導体層１８を絶縁体層１４ａに接着している。第２接着層１１４ｂは、第２導波管導体層２０を絶縁体層１４ｃに接着している。第２接着層１１４ａ，１１４ｂの材料は、例えば、エポキシ樹脂である。回路基板１０ｆのその他の構造は、回路基板１０ｅと同じであるので説明を省略する。
　回路基板１０ｆによれば、絶縁体層１４ａ～１４ｃの接着に第１接着層８０ａ，８０ｂが用いられている。これにより、素体１２の形成時に、絶縁体層１４ａ～１４ｃに対して高温状態及び高圧状態で熱圧着を施す必要がなくなる。その結果、多孔質領域Ａ内の気泡Ｐの変形が抑制される。
（第７変形例）
　以下に、第７変形例に係る回路基板１０ｇについて説明する。図１０は、回路基板１０ｇの断面図である。
　回路基板１０ｇは、第２高周波信号を伝搬する第２導波管３００を更に有している点において回路基板１０と相違する。より詳細には、素体１２は、絶縁体層１４ｈ～１４ｋを更に含んでいる。また、素体１２は、絶縁体層１４ｄを含んでいない。絶縁体層１４ａ～１４ｃ，１４ｈ～１４ｋは、上から下へとこの順に並ぶように積層されている。絶縁体層１４ａ～１４ｃ，１４ｈ～１４ｋは、多孔質絶縁体層である。第２導波管導体層２０は、絶縁体層１４ｈの上主面に設けられている。
　回路基板１０ｇは、第３導波管導体層１１８、複数の第３層間接続導体ｖ１０１及び複数の第４層間接続導体ｖ１０２を更に備えている。第３導波管導体層１１８は、素体１２に設けられている。本変形例では、第３導波管導体層１１８は、絶縁体層１４ｋの下主面に設けられている。これにより、第３導波管導体層１１８は、第２導波管導体層２０の下に位置している。
　複数の第３層間接続導体ｖ１０１は、第２導波管導体層２０と第３導波管導体層１１８とを電気的に接続している。複数の第３層間接続導体ｖ１０１は、素体１２に設けられている。複数の第３層間接続導体ｖ１０１は、絶縁体層１４ｈ～１４ｋを上下方向に貫通している。複数の第３層間接続導体ｖ１０１は、左右方向に並んでいる。
　複数の第４層間接続導体ｖ１０２は、第２導波管導体層２０と第３導波管導体層１１８とを電気的に接続している。複数の第４層間接続導体ｖ１０２は、素体１２に設けられている。複数の第４層間接続導体ｖ１０２は、絶縁体層１４ｈ～１４ｋを上下方向に貫通している。複数の第４層間接続導体ｖ１０２は、前後方向に第３層間接続導体ｖ１０１から離れた位置において、左右方向に並んでいる。
　以上のような第２導波管導体層２０、第３導波管導体層１１８、複数の第３層間接続導体ｖ１０１及び複数の第４層間接続導体ｖ１０２は、第２導波管３００である。
（第８変形例）
　以下に、第８変形例に係る回路基板１０ｈについて説明する。図１１は、回路基板１０ｈの断面図である。
　回路基板１０ｈは、第２高周波信号を伝搬する第２導波管３００を更に有している点において回路基板１０と相違する。より詳細には、回路基板１０ｈは、複数の第３層間接続導体ｖ１０１及び複数の第４層間接続導体ｖ１０２を更に備えている。複数の第３層間接続導体ｖ１０１は、複数の第２層間接続導体ｖ２の前に位置している。複数の第３層間接続導体ｖ１０１は、第１導波管導体層１８と第２導波管導体層２０とを電気的に接続している。複数の第３層間接続導体ｖ１０１は、素体１２に設けられている。複数の第３層間接続導体ｖ１０１は、絶縁体層１４ａ～１４ｄを上下方向に貫通している。複数の第３層間接続導体ｖ１０１は、左右方向に並んでいる。
　複数の第４層間接続導体ｖ１０２は、第１導波管導体層１８と第２導波管導体層２０とを電気的に接続している。複数の第４層間接続導体ｖ１０２は、素体１２に設けられている。複数の第４層間接続導体ｖ１０２は、絶縁体層１４ａ～１４ｄを上下方向に貫通している。複数の第４層間接続導体ｖ１０２は、前後方向に複数の第３層間接続導体ｖ１０１から離れた位置において、左右方向に並んでいる。複数の第４層間接続導体ｖ１０２は、複数の第３層間接続導体ｖ１０１の前に位置している。
　以上のような第１導波管導体層１８、第２導波管導体層２０、複数の第３層間接続導体ｖ１０１及び複数の第４層間接続導体ｖ１０２は、第２導波管３００である。
（第９変形例）
　以下に、第９変形例に係る回路基板１０ｉについて説明する。図１２は、回路基板１０ｉの断面図である。
　回路基板１０ｉは、表面保護膜４００を更に備えている点において、回路基板１０と相違する。表面保護膜４００は、複数の第１層間接続導体ｖ１の周囲及び複数の第２層間接続導体ｖ２の周囲に設けられている。表面保護膜４００は、貫通孔がレーザービームの照射により絶縁体層１４ａ～１４ｄに形成される際に、レーザービームの熱により貫通孔の内周面が溶融することにより形成される。これにより、表面保護膜４００は、気泡Ｐを含んでいない、又は、殆ど含んでいない。表面保護膜４００は、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２の形成時に、導電性ペーストの溶剤が素体１２内に侵入することを抑制している。なお、回路基板１０ｉのその他の構造は、回路基板１０と同じであるので説明を省略する。
　なお、表面保護膜４００は、貫通孔の内周面に溶剤が塗布されることにより形成されてもよい。
（第１０変形例）
　以下に、第１０変形例に係る回路基板１０ｊについて説明する。図１３は、回路基板１０ｊの断面図である。
　回路基板１０ｊは、表面保護膜４００を更に備えている点において、回路基板１０ｂと相違する。表面保護膜４００は、複数の第１層間接続導体ｖ１の周囲及び複数の第２層間接続導体ｖ２の周囲に設けられている。表面保護膜４００は、貫通孔がレーザービームの照射により絶縁体層１４ａに形成される際に、レーザービームの熱により貫通孔の内周面が溶融することにより形成される。これにより、表面保護膜４００は、気泡Ｐを含んでいない、又は、殆ど含んでいない。これにより、表面保護膜４００は、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２の形成時に、メッキ液が素体１２内に侵入することを抑制している。なお、回路基板１０ｊのその他の構造は、回路基板１０ｂと同じであるので説明を省略する。
　なお、表面保護膜４００は、貫通孔の内周面に溶剤が塗布されることにより形成されてもよい。
（第１１変形例）
　以下に、第１１変形例に係る回路基板１０ｋについて説明する。図１４は、回路基板１０ｋの断面図である。
　回路基板１０ｋは、第１保護層１６ａ及び第２保護層１６ｂの代わりに保護膜１６ｃを備えている点において、回路基板１０ｄと相違する。保護膜１６ｃは、素体１２の略全面を覆っている。従って、保護膜１６ｃは、素体１２の上主面、下主面、前面、後面、左面及び右面を覆っている。ただし、保護膜１６ｃは、外部電極２５，３３及びグランド電極２６，２８，３４，３６を覆っていない。保護膜１６ｃの材料は、第１保護層１６ａの材料及び第２保護層１６ｂの材料と同じである。なお、回路基板１０ｋのその他の構造は、回路基板１０ｄと同じであるので説明を省略する。
　回路基板１０ｋによれば、素体１２の略全面が保護膜１６ｃにより覆われている。そのため、素体１２内に気体及び液体が侵入することがより効果的に抑制される。
（第１２変形例）
　以下に、第１２変形例に係る回路基板１０ｌについて説明する。図１５は、回路基板１０ｌの上面図である。なお、図１５では、第１導波管導体層１８、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２を視認できるように図示した。
　回路基板１０ｌは、複数の第１層間接続導体ｖ１の並び方及び複数の第２層間接続導体ｖ２の並び方において、回路基板１０と相違する。より詳細には、回路基板１０では、複数の第１層間接続導体ｖ１と複数の第２層間接続導体ｖ２との前後方向における距離は、均一である。一方、回路基板１０ｌでは、複数の第１層間接続導体ｖ１と複数の第２層間接続導体ｖ２との前後方向（第１直交方向）における距離が左右方向（第１伝搬方向）において周期的に変化している。複数の第１層間接続導体ｖ１と複数の第２層間接続導体ｖ２との前後方向（第１直交方向）における距離は、第１距離Ｄ１及び第１距離Ｄ１より短い第２距離Ｄ２を含んでいる。前後方向（第１直交方向）において第２距離Ｄ２だけ離れている複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２は、左右方向（第１伝搬方向）において第１高周波信号の半波長（λ／２）の整数倍の間隔で並んでいる。なお、前後方向（第１直交方向）において第２距離Ｄ２だけ離れている複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２は、左右方向（第１伝搬方向）において第１高周波信号の半波長の間隔で並んでいる。
　回路基板１０ｌは、特定の周波数を有する第１高周波信号のみを通過させるフィルタ機能を有する。より詳細には、第１導波管１００では、第１高周波信号は、前後方向（第１直交方向）において第２距離Ｄ２だけ離れている複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２において反射する。これにより、第１導波管１００では、定常波が発生する。定常波の節は、前後方向（第１直交方向）において第２距離Ｄ２だけ離れている複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２に出現する。これにより、定在波の半波長の整数倍は、前後方向において第２距離Ｄ２だけ離れている複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２の左右方向における間隔と一致する。換言すれば、回路基板１０ｌは、この定在波を形成している第１高周波信号のみを通過させるフィルタ機能を有する。
（第１３変形例）
　以下に、第１３変形例に係る回路基板１０ｍについて説明する。図１６は、回路基板１０ｍの背面図である。
　回路基板１０ｍは、部品５００を更に備えている点において、回路基板１０と相違する。部品５００は、素体１２の上主面に実装されている。部品５００は、インダクタやコンデンサ等の電子部品であってもよいし、半導体素子であってもよいし、アンテナであってもよい。
（第１４変形例）
　以下に、第１４変形例に係る回路基板１０ｎについて説明する。図１７は、回路基板１０ｎの分解斜視図である。
　回路基板１０ｎは、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２のレイアウトにおいて、回路基板１０と相違する。より詳細には、図２に示すように、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２の位置は、絶縁体層１４ａ～１４ｄ毎に左右方向にずれていてもよい。すなわち、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２は、ジグザグ形状を有していてもよい。なお、回路基板１０ｎのその他の構造は、回路基板１０と同じであるので説明を省略する。また、回路基板１０ｎにおいて、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２の位置は、絶縁体層１４ａ～１４ｄ毎に前後方向にずれていてもよい。
（その他の実施形態）
　本発明に係る回路基板は、回路基板１０，１０ａ～１０ｎに限らず、その要旨の範囲内において変更可能である。なお、回路基板１０，１０ａ～１０ｎの構造を任意に組み合わせてもよい。
　なお、回路基板１０ｇにおいて、素体１２は、絶縁体層１４ｈを含み、絶縁体層１４ｉ～１４ｋを含んでいなくてもよい。この場合、複数の第３層間接続導体ｖ１０１及び複数の第４層間接続導体ｖ１０２は、１以上の絶縁体層１４ｈの内の少なくとも１つの絶縁体層１４ｈを上下方向に貫通する。この場合、第２導波管の厚みは、第１導波管の厚みより小さくなる。導波管の厚みが小さくなると、低い周波数の高周波信号の損失が大きくなる。そこで、第２導波管が伝送する高周波信号の周波数は、第１導波管が伝達する高周波信号の周波数より高くてもよい。
　なお、回路基板１０ｈにおいて、素体１２は、絶縁体層１４ａのみを含み、絶縁体層１４ｂ～１４ｄを含んでいなくてもよい。この場合、複数の第３層間接続導体ｖ１０１及び複数の第４層間接続導体ｖ１０２は、１以上の絶縁体層１４ａの内の少なくとも１つの絶縁体層１４ａを上下方向に貫通する。
　なお、回路基板１０ｇ，１０ｈにおいて、第２導波管３００が伝搬する第２高周波信号の第２伝搬方向は、第１導波管１００が伝搬する第１高周波信号の第１伝搬方向と異なっていてもよい。すなわち、第２導波管３００が伝搬する第２高周波信号の第２伝搬方向は、左右方向以外の方向であってもよい。ただし、第２伝搬方向は、上下方向に直交する。この場合、複数の第３層間接続導体ｖ１０１は、第２伝搬方向に並んでいる。また、複数の第４層間接続導体ｖ１０２は、上下方向及び第２伝搬方向に直交する第２直交方向に複数の第３層間接続導体ｖ１０１から離れた位置において、第２伝搬方向に並んでいる。
　なお、回路基板１０，１０ａ～１０ｎにおいて、外部電極２５，３３及びグランド電極２６，２８，３４，３６は、素体１２の下主面に設けられていてもよい。
　なお、回路基板１０ｍにおいて、部品５００は、素体１２の下主面に実装されていてもよい。
　なお、第１保護層１６ａ及び第２保護層１６ｂ及び保護膜１６ｃは、必須の構成ではない。また、第１保護層１６ａ、第２保護層１６ｂ及び保護膜１６ｃは、素体１２の一部ではない。そのため、第１保護層１６ａの材料、第２保護層１６ｂの材料及び保護膜１６ｃの材料は、素体１２の材料とは異なる。
　なお、回路基板１０，１０ａ～１０ｎでは、多孔質領域Ａの一部は、左右方向に見て、第１導波管導体層１８、第２導波管導体層２０、第１層間接続導体ｖ１及び第２層間接続導体ｖ２に囲まれた領域に位置している。すなわち、回路基板１０，１０ａ～１０ｍでは、多孔質領域Ａは、左右方向に見て、第１導波管導体層１８、第２導波管導体層２０、第１層間接続導体ｖ１及び第２層間接続導体ｖ２に囲まれた領域からはみ出している。しかしながら、多孔質領域Ａの全体は、左右方向に見て、第１導波管導体層１８、第２導波管導体層２０、第１層間接続導体ｖ１及び第２層間接続導体ｖ２に囲まれた領域に位置していてもよい。また、多孔質領域Ａは、左右方向に見て、第１導波管導体層１８、第２導波管導体層２０、第１層間接続導体ｖ１及び第２層間接続導体ｖ２に囲まれた領域の一部を占めていてもよい。
　なお、回路基板１０，１０ａ～１０ｎにおいて、第１高周波信号の第１伝搬方向は、左右方向に一致していなくてもよい。第１導波管１００は、上下方向に見て、曲がっていてもよい。この場合、第１高周波信号の第１伝搬方向は、第１導波管１００の位置によって異なる。
　なお、回路基板１０，１０ａ～１０ｎでは、上下方向において第１導波管導体層１８と第２導波管導体層２０との間に位置する１以上の絶縁体層が多孔質構造を有する多孔質絶縁体層であることにより、多孔質領域Ａが形成されている。しかしながら、別の方式により多孔質領域Ａが形成されていてもよい。例えば、絶縁体層１４ａ～１４ｄの一部分が多孔質構造を有することによって、多孔質領域Ａが形成されてもよい。
　なお、回路基板１０，１０ａ～１０ｎにおいて、絶縁体層１４ａ～１４ｊの材料は、熱可塑性樹脂以外の材料であってもよい。
　なお、回路基板１０，１０ａ～１０ｎにおいて、モード変換部２２，３０の構造は、図１に示した構造に限らない。モード変換部２２，３０は、例えば、特許文献１に記載の構造を有していてもよい。
　なお、回路基板１０，１０ａ～１０ｎにおいて、複数の第１層間接続導体ｖ１は、左右方向に１列に並んでいなくてもよい。複数の第１層間接続導体ｖ１は、左右方向に複数列に並んでいてもよい。複数の第２層間接続導体ｖ２は、左右方向に１列に並んでいなくてもよい。複数の第２層間接続導体ｖ２は、左右方向に複数列に並んでいてもよい。
　なお、回路基板１０，１０ａ～１０ｎにおいて、複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２は、円柱形状を有していなくてもよい。複数の第１層間接続導体ｖ１及び複数の第２層間接続導体ｖ２は、例えば、上下方向に延びる板形状を有していてもよい。
　なお、回路基板１０，１０ａ～１０ｎにおいて、第１導波管１００は、湾曲区間Ａ１０に設けられていなくてもよい。
　なお、回路基板１０，１０ａ～１０ｎにおいて、第１導波管導体層１８と第２導波管導体層２０との間に多孔質構造を有さない非多孔質絶縁体層が設けられていてもよい。
　なお、回路基板１０，１０ａ～１０ｎは、伝送線路に限らず、複合基板であってもよい。従って、回路基板１０，１０ａ～１０ｎは、第１導波管及び第２導波管に加えて、その他の回路を構成するための導体層を更に備えていてもよい。
　なお、回路基板１０ｈは、複数の第３層間接続導体ｖ１０１を備えていなくてもよい。この場合、複数の第２層間接続導体ｖ２が、複数の第３層間接続導体ｖ１０１の役割を果たす。
１：電子機器
１０，１０ａ～１０ｎ：回路基板
１２：素体
１４ａ～１４ｋ，１５ａ，１５ｂ：絶縁体層
１６ａ：第１保護層
１６ｂ：第２保護層
１６ｃ：保護膜
１８：第１導波管導体層
２０：第２導波管導体層
２２，３０：モード変換部
２４，３２：信号導体層
２５，３３：外部電極
２６，２８，３４，３６：グランド電極
２９，３５：グランド導体層
５０，５２，６０，６２：接続導体層
７０ａ～７０ｅ：配線導体層
８０ａ，８０ｂ：第１接着層
１００：第１導波管
１１４ａ，１１４ｂ：第２接着層
１１８：第３導波管導体層
１５０，１５２，２０４，２０６：コネクタ
２００，２０２：回路基板
３００：第２導波管
４００：表面保護膜
５００：部品
Ａ：多孔質領域
Ａ１０：湾曲区間
Ａ１１，Ａ１２：非湾曲区間
Ｐ：気泡
ｖ１：第１層間接続導体
ｖ１０１：第３層間接続導体
ｖ１０２：第４層間接続導体
ｖ２：第２層間接続導体
ｖ５～ｖ８，ｖ１１～ｖ１４，ｖ２１～ｖ２４：層間接続導体

Claims (22)

  1. 　第１高周波信号を伝搬する第１導波管を有している回路基板であって、
    　上下方向に延びる法線を有する上主面及び下主面を有する素体と、
    　前記素体に設けられている第１導波管導体層と、
    　前記素体に設けられており、かつ、前記第１導波管導体層の下に位置している第２導波管導体層と、
    　前記第１導波管導体層と前記第２導波管導体層とを電気的に接続している複数の第１層間接続導体であって、前記素体に設けられており、かつ、上下方向に直交する前記第１高周波信号の第１伝搬方向に並んでいる複数の第１層間接続導体と、
    　前記第１導波管導体層と前記第２導波管導体層とを電気的に接続している複数の第２層間接続導体であって、前記素体に設けられており、かつ、上下方向及び前記第１伝搬方向に直交する第１直交方向に前記複数の第１層間接続導体から離れた位置において、前記第１伝搬方向に並んでいる複数の第２層間接続導体と、
    　を備えており、
    　前記第１導波管導体層、前記第２導波管導体層、前記複数の第１層間接続導体及び前記複数の第２層間接続導体は、前記第１導波管であり、
    　前記素体は、多孔質構造を有する多孔質領域を含んでおり、
    　前記多孔質領域の少なくとも一部は、前記第１伝搬方向に見て、前記第１導波管導体層、前記第２導波管導体層、前記第１層間接続導体及び前記第２層間接続導体に囲まれた領域に位置している、
    　回路基板。
  2. 　前記多孔質領域は、複数の独立気泡を含んでいる、
    　請求項１に記載の回路基板。
  3. 　前記素体は、複数の絶縁体層を含んでおり、
    　前記複数の第１層間接続導体は、前記１以上の絶縁体層の内の少なくとも１つの前記絶縁体層を上下方向に貫通しており、
    　前記複数の第２層間接続導体は、前記１以上の絶縁体層の内の少なくとも１つの前記絶縁体層を上下方向に貫通している、
    　請求項１又は請求項２に記載の回路基板。
  4. 　上下方向において前記第１導波管導体層と前記第２導波管導体層との間に位置する１以上の前記絶縁体層が多孔質構造を有する多孔質絶縁体層であることにより、前記多孔質領域が形成されている、
    　請求項３に記載の回路基板。
  5. 　前記回路基板は、
    　前記素体に設けられている配線導体層を、
    　更に備えている、
    　請求項４に記載の回路基板。
  6. 　前記１以上の絶縁体層は、多孔質構造を有さない非多孔質絶縁体層を含んでおり、
    　前記配線導体層は、前記非多孔質絶縁体層に設けられている、
    　請求項５に記載の回路基板。
  7. 　前記素体は、上下方向に隣り合う前記多孔質絶縁体層同士を接着する第１接着層を、更に含んでいる、
    　請求項４ないし請求項６のいずれかに記載の回路基板。
  8. 　前記素体は、前記第１導波管導体層を前記絶縁体層に接着する第２接着層を、更に含んでいる、
    　請求項３ないし請求項７のいずれかに記載の回路基板。
  9. 　前記１以上の絶縁体層の材料は、熱可塑性樹脂である、
    　請求項３ないし請求項８のいずれかに記載の回路基板。
  10. 　前記素体の全体が前記多孔質領域であり、
    　前記回路基板は、
    　前記素体の上主面及び下主面のそれぞれを覆う第１保護層及び第２保護層を、
    　更に備えている、
    　請求項１ないし請求項９のいずれかに記載の回路基板。
  11. 　前記回路基板は、第２高周波信号を伝搬する第２導波管を有しており、
    　前記回路基板は、
    　前記素体に設けられており、かつ、前記第２導波管導体層の下に位置している第３導波管導体層と、
    　前記第２導波管導体層と前記第３導波管導体層とを電気的に接続している複数の第３層間接続導体であって、前記素体に設けられており、かつ、上下方向に直交する前記第２高周波信号の第２伝搬方向に並んでいる複数の第３層間接続導体と、
    　前記第２導波管導体層と前記第３導波管導体層とを電気的に接続している複数の第４層間接続導体であって、前記素体に設けられており、かつ、上下方向及び前記第２伝搬方向に直交する第２直交方向に前記複数の第３層間接続導体から離れた位置において、前記第２伝搬方向に並んでいる複数の第４層間接続導体と、
    　を更に備えており、
    　前記第２導波管導体層、前記第３導波管導体層、前記複数の第３層間接続導体及び前記複数の第４層間接続導体は、前記第２導波管である、
    　請求項１ないし請求項１０のいずれかに記載の回路基板。
  12. 　前記回路基板は、第２高周波信号を伝搬する第２導波管を有しており、
    　前記回路基板は、
    　前記第１導波管導体層と前記第２導波管導体層とを電気的に接続している複数の第３層間接続導体であって、前記素体に設けられており、かつ、上下方向に直交する前記第２高周波信号の第２伝搬方向に並んでいる複数の第３層間接続導体と、
    　前記第１導波管導体層と前記第２導波管導体層とを電気的に接続している複数の第４層間接続導体であって、前記素体に設けられており、かつ、上下方向及び前記第２伝搬方向に直交する第２直交方向に前記複数の第３層間接続導体から離れた位置において、前記第２伝搬方向に並んでいる複数の第４層間接続導体と、
    　を更に備えており、
    　前記第１導波管導体層、前記第２導波管導体層、前記第３層間接続導体及び前記第４層間接続導体は、前記第２導波管である、
    　請求項１ないし請求項１０のいずれかに記載の回路基板。
  13. 　前記回路基板は、
    　前記素体に設けられているグランド導体層と、
    　前記グランド導体層の上に設けられ、かつ、上下方向に見て、前記グランド導体層と重なっている信号導体層と、
    　前記信号導体層と前記第１導波管導体層とに接続されているモード変換部であって、前記第１高周波信号が前記信号導体層から前記第１導波管へと伝搬される、又は、前記第１高周波信号が前記第１導波管から前記信号導体層へと伝搬されるように、前記第１高周波信号の伝搬モードを変換するモード変換部と、
    　を更に備えている、
    　請求項１ないし請求項１２のいずれかに記載の回路基板。
  14. 　前記複数の第１層間接続導体と前記複数の第２層間接続導体との前記第１直交方向における距離が前記第１伝搬方向において周期的に変化している、
    　請求項１ないし請求項１３のいずれかに記載の回路基板。
  15. 　前記複数の第１層間接続導体と前記複数の第２層間接続導体との前記第１直交方向における距離は、第１距離及び前記第１距離より短い第２距離を含んでおり、
    　前記第１直交方向において前記第２距離だけ離れている複数の前記第１層間接続導体及び複数の前記第２層間接続導体は、前記第１伝搬方向において前記第１高周波信号の半波長の整数倍の間隔で並んでいる、
    　請求項１ないし請求項１４のいずれかに記載の回路基板。
  16. 　前記回路基板は、
    　前記素体の上主面又は下主面に設けられ、かつ、前記第１高周波信号が入出力する外部電極を、
    　更に備えている、
    　請求項１ないし請求項１５のいずれかに記載の回路基板。
  17. 　前記回路基板は、
    　前記外部電極に実装されているコネクタを、
    　更に備えている、
    　請求項１６に記載の回路基板。
  18. 　前記回路基板は、
    　前記素体の上主面又は下主面に設けられ、かつ、グランド電位に接続されるグランド電極を、
    　更に備えており、
    　前記コネクタは、前記グランド電極に実装されている、
    　請求項１７に記載の回路基板。
  19. 　前記回路基板は、
    　前記素体の上主面又は下主面に実装されている部品を、
    　更に備えている、
    　請求項１ないし請求項１８のいずれかに記載の回路基板。
  20. 　前記素体は、湾曲区間及び非湾曲区間を有しており、
    　前記湾曲区間は、前記非湾曲区間における上下方向に前記非湾曲区間に対して曲がっている、
    　請求項１ないし請求項１９のいずれかに記載の回路基板。
  21. 　前記第１導波管の少なくとも一部は、前記湾曲区間に設けられている、
    　請求項２０に記載の回路基板。
  22. 　請求項１ないし請求項２１のいずれかに記載の回路基板を、
    　備える、
    　電子機器。
PCT/JP2021/042419 2020-12-09 2021-11-18 回路基板及び電子機器 WO2022124038A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202190000852.4U CN220021574U (zh) 2020-12-09 2021-11-18 电路基板以及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-203919 2020-12-09
JP2020203919 2020-12-09

Publications (1)

Publication Number Publication Date
WO2022124038A1 true WO2022124038A1 (ja) 2022-06-16

Family

ID=81972850

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/042419 WO2022124038A1 (ja) 2020-12-09 2021-11-18 回路基板及び電子機器

Country Status (2)

Country Link
CN (1) CN220021574U (ja)
WO (1) WO2022124038A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070959A1 (ja) * 2022-09-30 2024-04-04 京セラ株式会社 配線基板、電子部品収納用パッケージ及び電子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214202A (ja) * 1989-02-14 1990-08-27 Junkosha Co Ltd ストリップラインケーブル
JPH0393301A (ja) * 1989-09-05 1991-04-18 Nitto Denko Corp 回路板
JPH04188691A (ja) * 1990-11-19 1992-07-07 Hitachi Chem Co Ltd 高周波用基板の製造方法
JP2003115705A (ja) * 2001-07-31 2003-04-18 Sumitomo Electric Ind Ltd マイクロストリップ基板
JP2009055574A (ja) * 2007-08-29 2009-03-12 Kyocera Corp 分岐導波管線路とこれを有する多層配線基板およびアンテナ基板
JP2010074255A (ja) * 2008-09-16 2010-04-02 Panasonic Corp 高周波フィルタ装置
JP2013126099A (ja) * 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
JP2015188144A (ja) * 2014-03-26 2015-10-29 日東電工株式会社 アレイ導波管およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214202A (ja) * 1989-02-14 1990-08-27 Junkosha Co Ltd ストリップラインケーブル
JPH0393301A (ja) * 1989-09-05 1991-04-18 Nitto Denko Corp 回路板
JPH04188691A (ja) * 1990-11-19 1992-07-07 Hitachi Chem Co Ltd 高周波用基板の製造方法
JP2003115705A (ja) * 2001-07-31 2003-04-18 Sumitomo Electric Ind Ltd マイクロストリップ基板
JP2009055574A (ja) * 2007-08-29 2009-03-12 Kyocera Corp 分岐導波管線路とこれを有する多層配線基板およびアンテナ基板
JP2010074255A (ja) * 2008-09-16 2010-04-02 Panasonic Corp 高周波フィルタ装置
JP2013126099A (ja) * 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
JP2015188144A (ja) * 2014-03-26 2015-10-29 日東電工株式会社 アレイ導波管およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070959A1 (ja) * 2022-09-30 2024-04-04 京セラ株式会社 配線基板、電子部品収納用パッケージ及び電子装置

Also Published As

Publication number Publication date
CN220021574U (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
US9401534B2 (en) High-frequency signal line and electronic device
US9882256B2 (en) High-frequency signal transmission line and electronic apparatus
US20170273178A1 (en) High-frequency signal line, method for producing same, and electronic device
US9041489B2 (en) Signal transmission cable and flexible printed board
US9456499B2 (en) Structural body and interconnect substrate
JP6090480B2 (ja) 高周波信号伝送線路及び電子機器
US20140184362A1 (en) High-frequency signal line and electronic device
WO2014002757A1 (ja) ケーブルの接続・固定方法
WO2022124038A1 (ja) 回路基板及び電子機器
JP2023138604A (ja) 伝送線路
US9318786B2 (en) High-frequency signal line and electronic device
CN219981140U (zh) 多层基板、多层基板模块以及电子设备
WO2022149450A1 (ja) 多層基板、電子機器及び多層基板の製造方法
CN219395130U (zh) 传输线结构
WO2023132309A1 (ja) 伝送線路およびそれを備える電子機器
JP6137789B2 (ja) フラットケーブル
US20230318160A1 (en) Multilayer substrate and manufacturing method therefor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21903142

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202190000852.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21903142

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP