JP2012519395A - 磁気膜強化インダクタ - Google Patents

磁気膜強化インダクタ Download PDF

Info

Publication number
JP2012519395A
JP2012519395A JP2011553114A JP2011553114A JP2012519395A JP 2012519395 A JP2012519395 A JP 2012519395A JP 2011553114 A JP2011553114 A JP 2011553114A JP 2011553114 A JP2011553114 A JP 2011553114A JP 2012519395 A JP2012519395 A JP 2012519395A
Authority
JP
Japan
Prior art keywords
inductor
metal
magnetic material
magnetic
material portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011553114A
Other languages
English (en)
Other versions
JP5818694B2 (ja
Inventor
シア・リ
マシュー・ノワック
スン・エイチ・カン
ブライアン・マシュー・ヘンダーソン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2012519395A publication Critical patent/JP2012519395A/ja
Application granted granted Critical
Publication of JP5818694B2 publication Critical patent/JP5818694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0053—Printed inductances with means to reduce eddy currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Thin Magnetic Films (AREA)

Abstract

集積磁気膜強化インダクタ及び集積磁気膜強化インダクタの形成方法が開示される。集積磁気膜強化インダクタが、第一部分及び第二部分を有するインダクタ金属部（５３０）、インダクタ金属部に結合された上端金属部または底金属部（５３２）、及びインダクタ金属部の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかで配置される分離膜（５４４）を備える。分離膜が、磁気膜のような磁気材料部（５３６）を備える。

Description

開示された実施形態は、インダクタ、及びインダクタの形成方法に関する。さらに具体的には、本実施形態は、集積（ｉｎｔｅｇｒａｔｅｄ）磁気膜強化インダクタ、及び集積磁気膜強化インダクタの形成方法に関する。
インダクタンス（ヘンリーＨで測定される）は、通電導体の周囲に形成する磁場によって生じる効果である。導体を流れる電流が、電流に比例して磁束を形成する。この電流の変化が、磁束の変化を生じ、順に、この電流の変化に反対に作用する起電力（ＥＭＦ）を生じる。インダクタンスは、電流のユニット変化に対して生成されたＥＭＦの一つの指標である。ターン（ｔｕｒｎ）数、各ループ／ターンの領域、及び周囲に何が巻かれるかが、インダクタンスに影響を及ぼす。例えば、高い透磁率を有する材料の周りに導体を巻きつけることにより、これらのターンをリンクする磁束が増加されることが可能である。
インダクタによって蓄えられるエネルギーが、インダクタを通して流れる電流、ひいては磁場を定めるために必要とされる仕事の量に等しい。これが、
によって与えられ、ここで、
Ｌが、インダクタンスであり；及び
Ｉが、インダクタを流れる電流である。
通常、インダクタが、銅ワイヤー等の導電材料のコイルとして構成され、磁性材料のまたは空気のいずれかのコアに巻き付けられる。空気よりも高い透磁率を有するコア材料が、インダクタに近い磁場を限定し、これによって、インダクタンスを増加させる。インダクタが、多くの形状で提供される。例えば、多くの一般的なインダクタが、外側に露出されたワイヤーを備えたフェライトボビンに巻き付けられたエナメル被覆ワイヤーとして構成され、一方、いくつかは、ワイヤーを、フェライト内で完全に囲み、“シールド（ｓｈｉｅｌｄｅｄ）”と呼ばれる。いくつかのインダクタは、インダクタンスの変更を可能にする調節可能なコアを有する。極めて高い周波数をブロックするために使用されることが可能なインダクタが、時には、フェライトシリンダーまたはビーズを貫通するワイヤーを用いて製造される。配線をらせんパターンにレイアウトすることにより、小さなインダクタが、プリント回路基板上に直接的にエッチングされることが可能である。トランジスタを製造するために使用されるものと同じまたは同様なプロセスを使用し、小さな値の（ｓｍａｌｌ ｖａｌｕｅ）インダクタが、集積回路上に組み込まれることも可能である。これらの場合、一般的に、アルミニウムの相互接続部が、導電材料として使用される。
インダクタの係数Ｑが、以下の式によって得られ、ここで、Ｒが、その内部電気抵抗である：
磁気コアを使用することにより、インダクタンスが、同じ量の銅に対して増加され、Ｑを増加させる。しかしながら、また、コアが、周波数とともに増加する損失を生じる。コア材料のグレードが、周波数バンドへの最良の結果に対して選択される。
円筒コイルに対する基本的なインダクタンス式が：
であり、ここで、
Ｌ ＝ ヘンリー（Ｈ）のインダクタンス；
μ０＝ 空き領域の透磁率＝４π×１０−７Ｈ／ｍ；
μｒ＝ コア材料の相対透磁率
Ｎ ＝ ターン数
Ａ ＝ コイルの断面積（平方メートル（ｍ２））；及び
ｌ ＝ コイルの長さ（メートル（ｍ））。
インダクタが、アナログ回路及び信号処理に広く使用される。キャパシタ及び他の部品と併用されるインダクタが、特定の信号周波数を強めまたは除去することが可能な同調回路（ｔｕｎｅｄ ｃｉｒｃｕｉｔ）を形成するために使用されることが可能である。小さなインダクタ／キャパシタの組み合わせが、ラジオ受信及び放送に使用されることが可能な同調回路を提供する。アナログ／ＲＦ及びシステムオンチップ（ＳＯＣ）用途に対し、インダクタが、基礎的素子となるように必要とされることが可能である。
図１及び２が、相互接続部１１４を介して底金属部１１２に結合されたインダクタ金属部１１０を備えた従来型のサーペント型インダクタを示す。図２の断面図に示されるように、キャップ膜１２０が、層間誘電体（ＩＬＤ）１２２上に形成される。インダクタ金属部１１０が、キャップ膜１２０上に形成される。一般的に、従来型のインダクタが、分離膜１０８としての酸化物またはｌｏｗ−ｋ酸化物及び／またはｈｉｇｈ−ｋキャップ膜１２０を使用する。
開示された実施形態は、インダクタ、及びインダクタの形成方法を対象とする。さらに具体的には、本実施形態が、集積磁気膜強化インダクタ、及び集積磁気膜強化インダクタの形成方法に関する。
例えば、説明に役立つ実施形態が、第一部分及び第二部分を有するインダクタ金属部、及びインダクタ金属部の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかで配置される分離膜を含む集積磁気膜強化インダクタを対象とし、分離膜が、磁気材料部を含む。
他の実施形態において、インダクタが、基板、該基板上に形成された複数のターンを有するインダクタ金属部、及びインダクタ金属部の一部の中か、該一部の上か、該一部に隣接するかのいずれかに磁気材料部を含むことが可能である。
他の実施形態が、集積磁気膜強化インダクタの形成方法を対象とする。この方法が、第一部分及び第二部分を有するインダクタ金属部を堆積し、パターニングするステップ、及び、インダクタ金属部の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかで、磁気材料部を堆積し、パターニングするステップを含むことが可能である。
他の実施形態が、集積磁気膜強化インダクタの形成方法を対象とする。この方法が、金属堆積／フォト／エッチングプロセスを使用して底金属部を堆積し、パターニングするステップと、第一金属部上に第一中間層誘電体（ＩＬＤ）を堆積し、中間層誘電体に化学機械平坦化（ＣＭＰ）プロセスを実施するステップと、第一中間層誘電体（ＩＬＤ）上に底部キャップ膜を堆積するステップと、底部キャップ膜上にインダクタ金属部を堆積し、フォト／エッチングプロセスを使用して、インダクタ金属部をパターニングするステップと、インダクタ金属部上に上端キャップ膜を堆積し、上端キャップ膜に化学機械平坦化（ＣＭＰ）プロセスを実施するステップと、上端キャップ膜にフォト／エッチングプロセスを実施し、インダクタ金属部の第一部分の中か、該第一部分の上か、該第一部分に隣接するかのいずれかにホールを形成するステップと、磁気材料部が、インダクタ金属部の第一部分の中か、該第一部分の上か、該第一部分に隣接するかのいずれかにあるように、上端キャップ膜及びホール上に磁気材料部を堆積し、また上端キャップ膜の上端まで磁気材料部をエッチングするステップと、磁気材料部上に第二中間層誘電体（ＩＬＤ）を堆積し、第二中間層誘電体（ＩＬＤ）に化学機械平坦化（ＣＭＰ）プロセスを実施するステップと、磁気材料部の容易軸に沿ってインダクタの磁場軸を整列させるように、垂直磁気焼きなましを実施するステップと、を含むことが可能である。
さらに他の実施形態が、集積磁気膜強化インダクタの形成方法を対象とする。この方法が、デュアルダマシンプロセスを使用し、底金属部を堆積し、パターニングするステップと、第一金属部上に第一中間層誘電体（ＩＬＤ）を堆積するステップと、第一中間層誘電体（ＩＬＤ）上に底部キャップ膜を堆積するステップと、底部キャップ膜上に第二中間層誘電体（ＩＬＤ）を堆積するステップと、フォトリソグラフィ及びエッチング技術を使用し、第二中間層誘電体（ＩＬＤ）内にトレンチを形成するステップと、少なくともトレンチ上に銅層をめっきし、第二中間層誘電体（ＩＬＤ）の表面に至るまで銅層を研磨し、インダクタ金属部を形成するステップと、第二中間層誘電体（ＩＬＤ）及びインダクタ金属部上に上端キャップ膜を堆積し、上端キャップ膜を研磨するステップと、フォトリソグラフィ及びエッチング技術を使用し、上端キャップ膜及び第二中間層誘電体（ＩＬＤ）内にホールを形成するステップと、少なくともホール上に磁気材料層を堆積するステップと、磁気材料部上に第三中間層誘電体（ＩＬＤ）を堆積し、第三中間層誘電体（ＩＬＤ）に化学機械平坦化（ＣＭＰ）プロセスを実施するステップと、磁気材料部の容易軸に沿ってインダクタの磁場軸を整列させるように、磁気焼きなましを実施するステップと、を含むことが可能である。
他の実施形態が、第一部分及び第二部分を有する磁場を生成するための誘導手段と、誘導手段の第一部分及び第二部分の少なくとも一方を磁気的に分離するための分離手段と、を備えたインダクタを対象とし、分離手段が、誘導手段の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかに配置され、分離手段が、磁気材料部を含む。
他の実施形態が、インダクタの形成方法を対象とする。この方法が、第一部分及び第二部分を有するインダクタ金属部を形成するステップと、インダクタ金属部の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかに磁気材料部を形成するステップと、を含むことが可能である。
従来型のサーペント型のインダクタの上面図である。 図１の線２Ｙ−２Ｙ’に沿った断面図である。 サーペント型の磁気膜強化インダクタの上面図である。 図３の線４Ｙ−４Ｙ’に沿った断面図である。 環状型磁気膜強化インダクタの上面図である。 図５の線６Ｙ−６Ｙ’に沿った断面図である。 インダクタを形成する方法を図示したフロー図である。 インダクタを形成する方法を図示したフロー図である。
添付した図面が、実施形態の説明に役立つように表され、単に実施形態の図示のために提供され、その制限のために提供されるものではない。
本実施形態の態様が、以下の記載及びこのような実施形態を対象とする関連する図面において開示される。本発明の範囲から逸脱することなく、代替の実施形態が考え出されうる。さらに、関連する詳細を分かりにくくしないように、本実施形態に使用され適用される周知の要素が、詳細に説明されない、または、省略される。
本願明細書において、“実施例、事例、または実例として役立つこと”を意味するように、用語“例示的”が使用される。本願明細書において“例示的”に記載される任意の実施形態が、必ずしも、他の実施形態に対して有利なまたは好ましいものとして解釈されない。同様に、用語“実施形態”は、全実施形態が、議論された特徴、利点または操作のモードを含むことを必要としない。
本願明細書において使用される専門用語は、特定の実施形態のみを説明するためのものであり、本発明を制限することを意図するものではない。本願明細書に使用されるものとして、その文脈が明確に異なるように示していない限り、単数形“ａ”，“ａｎ”及び“ｔｈｅ”が、複数形も含むことを意図する。本願明細書に使用される場合、用語“備える（ｃｏｍｐｒｉｓｅｓ）”，“備えている（ｃｏｍｐｒｉｓｉｎｇ）”，“含む（ｉｎｃｌｕｄｅｓ）”及び／または“含んでいる（ｉｎｃｌｕｄｉｎｇ）”が、言及された特徴、整数、ステップ、操作、要素、及び／または部品の存在を特定するが、１つ以上の他の特徴、整数、ステップ、操作、要素、部品、及び／またはこれらの群の存在またはこれらの追加を除外するものではないことがさらに理解されるだろう。
図２に示されているように、一般的に、従来型のインダクタは、ｈｉｇｈ−ｋキャップ膜１２０及び／または分離膜１０８としてのｌｏｗ−ｋ酸化物または酸化物を使用する。
半導体集積において、開示された実施形態は、磁気膜（例えば、ＣｏＦｅ、ＣｏＦｅＢまたはＮｉＦｅのような強磁性膜等）のような磁気材料部が、インダクタのワイヤーの側壁のようなインダクタ金属の表面に隣接して、またはこれに沿って、またはこの中に実装されることが可能であり、インダクタンス値を増加させ及び／またはインダクタの大きさを減少させることを認める。開示された例示的な実施形態によると、垂直方向に沿って磁場を形成するように、複数の磁気膜ストリップが、インダクタワイヤーの側壁内に、該側壁上に、または該側壁に隣接して充填することが可能である。この磁気膜の透磁率が、酸化物または真空の透磁率よりも極めて高い。従って、磁気膜強化インダクタのインダクタンスが、従来型の酸化物充填インダクタのインダクタンスと比較して、著しく増加される。磁気膜ストリップが、小さくかつ薄い大きさとなるように形成されることが可能である。磁気膜ストリップが、高い抵抗率を有することが可能である。本実施形態が、磁気膜ストリップにおける表皮効果（ｓｋｉｎ ｅｆｆｅｃｔ）及び渦電流効果（ｅｄｄｙ ｃｕｒｒｅｎｔ ｅｆｆｅｃｔ）を減少させることが可能である。磁気膜ストリップが、形状異方性となるようにパターンニングされることが可能であり、磁気膜ストリップの長軸（すなわち、容易軸）に沿った磁場を強化させる。磁気膜ストリップが、インダクタス及びＱ値を改善するのに役立つことが可能である。ワイヤー金属が、アルミニウムまたは銅または他の高導電性金属であることが可能である。銅または高導電性金属が、さらに、直列抵抗を減らすことによりＱ値を増加させるために有効である。例えば、固定インダクタンス値が必要とされる場合、磁気膜強化インダクタの大きさを、アナログ／ＲＦまたはＳＯＣ用途において減少させることが可能である。
図１−８を参照し、集積磁気膜強化インダクタの例示的な実施形態、集積磁気膜強化インダクタの形成方法が、以下において説明される。
半導体集積において、インダクタンス値を増加させ、及び／またはインダクタの大きさを減少させるように、磁気膜のような磁気材料部が、インダクタのワイヤーの側壁内に実装されることが可能である。開示された例示的な実施形態によると、複数の磁気膜ストリップが、垂直方向に沿って磁場を形成するように、インダクタワイヤーの側壁のような、インダクタ金属の表面の中に、該表面上に、または該表面に隣接して充填することが可能である。磁気膜の透磁率が、酸化物または真空の透磁率よりも著しく高い。従って、磁気膜強化インダクタのインダクタンスが、従来型の酸化物充填インダクタのインダクタンスと比較して、著しく増加される。磁気膜ストリップが、小さくかつ薄い大きさとなるように形成されることが可能である。磁気膜ストリップが、高い抵抗率を有することが可能である。本実施形態が、磁気膜ストリップにおける表皮効果及び渦電流効果を減少させることが可能である。磁気膜ストリップが、形状異方性となるようにパターン化されることが可能であり、磁気膜ストリップの長軸（すなわち、容易軸）に沿った磁場を強化させる。磁気膜ストリップが、インダクタス及びＱ値を改善するのに役立つことが可能である。ワイヤー金属が、アルミニウムまたは銅または他の高導電性金属であることが可能である。銅または高導電性金属が、さらに、直列抵抗を減らすことによりＱ値を増加させるために有効である。例えば、固定インダクタンス値が必要とされる場合、磁気膜強化インダクタの大きさを、アナログ／ＲＦまたはＳＯＣ用途において減少させることが可能である。
図３及び４に示されているように、例示的な実施形態に従うサーペント型の磁気膜強化インダクタが、ビア相互接続部３１４によって底金属部３１２に接続されたサーペント型のインダクタ金属部３１０を含むことが可能である。他の実施形態において、底金属部３１２及びビア３１４を使用することなく、金属部３１０が、他の回路に結合または接続されることが可能である。開示された実施形態において、磁気膜３１６のような磁気材料部が、インダクタ金属部３１０のワイヤーの側壁のような、インダクタ金属部の表面の中に、該表面上に、または該表面に隣接して実装されることが可能であり、インダクタンス値を増加させる及び／またはインダクタの大きさを減少させる。開示された実施形態において、磁気材料部３１６が、インダクタの端部または最外部のような、インダクタの一部の中に、該一部の上に、または該一部に隣接して実装されることが可能である。さらにまたはあるいは、磁気材料部３１６が、例えば、ストリップとして、インダクタ金属部３１０の第一部分とインダクタ金属部３１０の第二部分との間の１つ以上の空間内に挿入されることが可能である。
図４の断面図に示されるように、キャップ膜３２０が、中間層誘電体（ＩＬＤ）３２２上に形成される。インダクタ金属部３１０が、キャップ膜３２０上に形成される。開示された実施形態の態様において、磁気膜３１６が、インダクタ金属部３１０上に、またはこれに隣接して配置されることが可能である。他の態様において、磁気膜３１６が、インダクタ金属部３１０間の空間内に配置されることが可能である。すなわち、磁気膜３１６を、インダクタ金属部３１０の部分の間に配置することが可能である。
再度、図３及び４を参照すると、インダクタ金属部３１０（すなわち、インダクタワイヤー）が、ＳｉＣ若しくはＳｉＮまたは他の分離材料のような分離膜であることが可能なキャップ膜３２０によって被覆される。キャップ膜３２０の厚さが、十分な分離マージンを維持するように選択されることが可能である。通常、キャップ膜３２０が、インダクタ金属部３１０の第一部分（すなわち、インダクタワイヤー）とインダクタ金属部３１０の第二部分（例えば、隣接部）との間の全体の空間を充填しなくてよい。インダクタ金属部３１０の第一及び第二部分の間のキャップ膜３２０の継ぎ目が、酸化物によって充填されることが可能である。酸化物エッチバック及びフォト／エッチ技術を使用することによって、磁気ストリップを受け入れるように、ホールが、キャップ膜３２０の側壁内に形成されることが可能である。磁気膜３１６が、キャップ膜３２０の側壁内のホール内に堆積されることが可能である。次に、例えば、化学機械平坦化（ＣＭＰ）プロセスを実施することにより、磁気膜３１６が、エッチングまたは除去されることが可能である。次に、ＩＬＤ３２２及びビア／金属プロセスが、例えば、ビア相互接続部及び金属層を形成するように適用されることが可能である。インダクタが、同じ層の金属ワイヤーによって、または、ビア相互接続部により上端層金属層（すなわち、ワイヤー）及び底部金属層（すなわち、ワイヤー）によって、接続されることが可能である。図３に示されるように、サーペントインダクタが、底部金属ワイヤーによって接続されることが可能である。従って、インダクタの開示された実施形態が、制限された付加的なステップを含む論理プロセスに対して容易に実施されることが可能である。
以上のとおり、磁気膜３１６の透磁率が、酸化物または真空の透磁率よりも極めて高い。従って、磁気膜強化インダクタのインダクタンスが、従来型の酸化物充填インダクタのインダクタンスと比較して、著しく増加される。分離膜としての酸化物の代わりに磁気膜３１６を使用することによって、透磁率が増加され、磁気膜強化インダクタの大きさを減少させることが可能である。
ワイヤー金属が、アルミニウムまたは銅または他の高導電性金属であることが可能である。さらに、直列抵抗を減少させることによりＱ値を増加させるために、銅または高導電性材料が有効である。例えば、固定インダクタンス値が必要とされる場合、磁気膜強化インダクタの大きさが、アナログ／ＲＦまたはＳＯＣ用途において減少させることが可能である。
図５及び６に示されるように、例示的な実施形態に従う環状型磁気膜強化インダクタが、上端金属部５３８及び底金属部５３２に結合されたまたは接続された環状型のインダクタ金属部５３０を含むことが可能である。他の実施形態において、金属部５３０が、上端金属部５３８及び／または底金属部５３２なしで、他の回路に結合または接続されることが可能である。図６の断面図に示されているように、底部キャップ膜５４０が、中間層誘電体（ＩＬＤ）５４２上に形成される。インダクタ金属部５３０及び誘電体５４４が、キャップ膜５４０上に形成される。上端キャップ膜５４６が、インダクタ金属部５３０及び誘電体５４４上に形成される。ビア５３４が、底金属部５３２をインダクタ金属部５３０に結合または接続する。
開示された実施形態の態様において、磁気膜３１６が、インダクタ金属部３１０上に、またはこれに隣接して配置されることが可能である。他の態様において、磁気膜３１６が、インダクタ金属部３１０間の空間内に配置されることが可能である。すなわち、磁気膜３１６が、インダクタ金属部３１０の部分の間に配置されることが可能である。
開示された実施形態において、磁気膜５３６のような磁気材料部が、インダクタ金属部５３０のワイヤーの側壁のようなインダクタ金属部５３０の表面の中に、該表面上に、または該表面に隣接して、実装されることが可能であり、インダクタンス値を増加させ、及び／またはインダクタの大きさを減少させる。開示された実施形態において、磁気材料５３６が、インダクタの端部または最外部のようなインダクタの一部の中に、該一部上に、または該一部に隣接して実装されることが可能である。さらに、またはあるいは、磁気材料部５３６が、例えば、インダクタ金属部５３０間の１つ以上の空間内にストリップとして挿入されることが可能である。すなわち、このような実施形態において、磁気膜５３６が、インダクタ金属部５３０の部分の間に配置されることが可能である。
再度、図６を参照すると、インダクタ金属部５３０（すなわち、インダクタワイヤー）が、キャップ膜５４６によって被覆され、該キャップ膜５４６が、ＳｉＣ若しくはＳｉＮまたは他の分離材料のような分離膜であることが可能である。キャップ膜５４６の厚さが、十分な分離マージンを維持するように選択されることが可能である。通常、キャップ膜５４６が、インダクタ金属部５３０（すなわち、インダクタワイヤー）の第一部分と、インダクタ金属部５３０の第二部分（すなわち、隣接部）と、の間の全体の空間を充填しなくてもよい。インダクタ金属部５３０の第一部分と第二部分との間のキャップ膜５４６の継ぎ目が、酸化物によって充填されることが可能である。例えば、酸化物エッチバック及びフォト／エッチ技術を使用することによって、磁気膜５３６を受け入れるように、ホールが、キャップ膜５４６の側壁内に形成されることが可能である。磁気膜５３６が、キャップ膜５４６の側壁内のホール内に堆積されることが可能である。次に、例えば、化学機械平坦化（ＣＭＰ）プロセスを実施することにより、磁気膜５３６が、エッチングまたは除去される。次に、ＩＬＤ５４８及びビア／金属プロセスが、例えば、ビア相互接続部５５０及び上端金属層を形成するように適用されることが可能である。インダクタが、同じ層の金属ワイヤーによって、または、ビア相互接続部により底部金属層（すなわち、ワイヤー）及び上端層金属層（すなわち、ワイヤー）によって接続されることが可能である。図５に示されるように、環状インダクタが、底部金属ワイヤー５３２及び上端金属ワイヤー５３８によって接続されることが可能である。従って、インダクタの開示された実施形態が、制限された付加的なステップを含む論理プロセスに対して容易に実施されることが可能である。
分離膜としての酸化物の代わりに磁気膜５３６を使用することによって、透磁率が増加され、磁気膜強化インダクタの大きさが、アナログ／ＲＦまたはＳＯＣ用途において減少させることが可能である。
インダクタワイヤーが、アルミニウム若しくは銅または他の高導電性金属であることが可能である。さらに、直列抵抗を減らすことにより、Ｑ値を増加させるために、銅または高導電性金属が有効である。例えば、固定インダクタンス値が必要とされる場合、磁気膜強化インダクタの大きさが、アナログ／ＲＦまたはＳＯＣ用途において減少させることが可能である。
図４、６、７及び８を参照し、集積磁気膜強化インダクタを形成する例示的な方法が、ここで説明される。
図７に図示されるように、集積磁気膜強化インダクタを形成する例示的な方法が、金属堆積／フォト／エッチングプロセスを実施することにより、底金属部３１２，５３２のような第一金属部を堆積し、パターン化するステップを含むことが可能である（例えば、７０２）。次に、中間層誘電体（ＩＬＤ）３２２，５４２が、堆積され、ＣＭＰプロセスが適用されることが可能である（例えば、７０４）。底部キャップ膜３２０，５４０が、ＩＬＤ３２２，５４２上に堆積されることが可能である（例えば、７０６）。例えば、図６において、図示された実施形態において、ビア フォト／エッチング／充填／ＣＭＰプロセスが、ビア５３４を形成するために適用されることが可能である（例えば、７０８）。例えば、フォト／エッチングプロセスによって、インダクタ金属部３１０，５３０が、堆積され、パターン化される（例えば、７１０）。例えば、図６において、図示された実施形態において、インダクタ金属部３１０，５３０が、ビア相互接続部３１４，５３４によって、底金属部３１２，５３２に結合され、または接続されることが可能である。
次に、キャップ／酸化物膜が、堆積され、ＣＭＰプロセスが、実施されることが可能である（例えば、７１２）。フォト／エッチングプロセスが、磁気膜ストリップ用のホールを形成するために適用されることが可能である（例えば、７１４）。磁気膜３１６，５３６のような磁気材料層が、磁気材料部を形成するために堆積されることが可能である。磁気材料部の上端が、キャップ／酸化物膜の上端までエッチバックされ（例えば、７１６）、磁気材料部が、インダクタ金属部３１０，５３０のワイヤーの側壁のようなインダクタ金属部３１０，５３０の表面の中に、該表面上に、または該表面に隣接して実装され、及び／またはインダクタ金属３１０，５３０の第一部分と、インダクタ金属３１０，５３０の第二部分（すなわち、隣接部）と、の間に配置される。ＩＬＤ膜が、堆積され、ＣＭＰプロセスが、実施されることが可能である（例えば、７１８）。垂直磁気焼きなましが、適用されることが可能である（例えば、７２０）。一実施形態において、ビアパターニングプロセス（例えば、フォト／エッチングプロセス）が、実施され、例えば、タングステンにより、ビアが、充填されることが可能である。次に、ビア（図示しない）を形成するために、上端表面上のいずれの余分なタングステンを除去するように、ＣＭＰプロセスが、実施されることが可能である（例えば、７２２）。金属膜（図示しない）が、堆積され、例えば、フォト／エッチングプロセスによってパターン化されることが可能であり、上端ビア５５０との結合または接続を形成する（例えば、７２４）。
他の実施形態において、上端金属層が、図５に図示されたような上端金属部５３８を形成するように設けられることも可能である。ビア相互接続部５５０によって、インダクタ金属部５３０が、上端金属部５３８に結合されることが可能である。
図８は、開示された実施形態に従って集積磁気膜強化インダクタを形成する他の例示的な方法を説明する。この例示的な方法が、デュアルダマシンプロセスを使用するステップ、トレンチをパターニングするステップ及び銅をめっきするステップ、及び、底部金属層上において化学機械平坦化（ＣＭＰ）プロセスを実施するステップを含むことが可能であり、底金属部３１２，５３２を形成する（例えば、８０２）。次に、中間層誘電体（ＩＬＤ）３２２，５４２が、堆積されることが可能である（例えば、８０４）。底部キャップ膜３２０，５４０が、ＩＬＤ３２２，５４２上に堆積されることが可能である（例えば、８０６）。一実施形態において、フォト及びエッチングプロセスにより、ビア開口部が、ＩＬＤ５４２内に形成されることが可能であり（例えば、８０８）、ビア５３４を形成する。ＩＬＤ膜３２６，５４４が、底部キャップ膜３２０，５４０上に堆積されることが可能である（例えば、８１０）。
次に、このような方法が、フォトリソグラフィ及びエッチング技術を使用し、金属ワイヤー用のトレンチを形成するステップを含むことが可能である（例えば、８１２）。この方法が、少なくともトレンチ及びビア上に、銅層をめっきするステップ、及び、次に、例えば、化学機械平坦化（ＣＭＰ）技術を使用し、ＩＬＤ３２６，５４４の表面に至るまで、銅層を研磨するステップを含むことが可能であり（例えば、８１４）、インダクタ金属部３１０，５３０を形成する。例示的な方法が、酸化物エッチングバックプロセスを含むことが可能である（例えば、８１６）。上端キャップ／酸化物膜３２８，５４６が、ＩＬＤ３２６，５４４及びインダクタ金属部３１０，５３０上に堆積されることが可能であり、続いて、例えば、化学機械平坦化（ＣＭＰ）技術を使用し、研磨する（例えば、８１８）。
フォトリソグラフィ及びエッチング技術を使用し、複数のホールが、上端キャップ膜３２８，５４６及びＩＬＤ膜３２６，５４４内に形成されることが可能である（例えば、８２０）。磁気膜のような磁気材料層が、少なくともエッチングされたホール上に堆積されることが可能であり、次に、上端キャップ膜３２８，５４６の表面まで、磁気材料部が、エッチバックされる、または、ＣＭＰプロセスが、実施されることが可能であり、磁気材料部３１６，５３６を形成する（例えば、８２２）。
次に、ＩＬＤ膜３２４，５４８が、上端キャップ膜３２８，５４６及び磁気材料部３１６，５３６上に堆積されることが可能であり、例えば、化学機械平坦化（ＣＭＰ）技術を使用し、研磨される（例えば、８２４）。垂直磁気焼きなましプロセスが、実施されることが可能であり、磁場を磁気ストリップの容易軸に整列させる（例えば、８２６）。
この方法が、例えば、デュアルダマシンプロセスを使用し、ＩＬＤ３２４，５４８内にビア開口部を形成するステップを含むことが可能であり、インダクタ金属部５３０を上端金属部５３８に結合または接続するためのビア５５０を形成する（例えば、Ｓ１５６）。最後に、金属層が、ＩＬＤ５４８上にめっきされ、パターン化されることが可能であり、例えば、デュアルダマシンプロセスを使用し、上端金属部５３８を形成する（例えば、８３０）。
再度、図７及び８を参照すると、キャップ膜の厚さが、インダクタ金属ワイヤー間の空間を完全にまたは全体的に充填するのに十分ではなく、一方で、同時に、キャップ膜の厚さが、回路操作に対して十分な分離マージンを提供するほど十分に厚いようなキャップ膜（例えば、５４６）の実施形態が、提供されることが可能である。すなわち、インダクタの隣接するワイヤーの電圧差が小さいため、ブレークダウンを防ぐのに十分に大きくなるように（例えば、ブレークダウンを防ぐためにちょうどの大きさとなるように）、キャップ厚さプロセスウィンドウ（ｃａｐ ｔｈｉｃｋｎｅｓｓ ｐｒｏｃｅｓｓ ｗｉｎｄｏｗ）が形成されることが可能である。
開示された例示的な実施形態によると、酸化物が、キャップ膜の継ぎ目内を充填することが可能であり。また、例えば、ハードマスクとしてのキャップ層を使用することにより、磁気ホールフォトリソグラフィ及びエッチングプロセスが、磁気膜堆積に対して自己整合されることが可能である。一実施形態において、ストリップ内の磁場を強めるために、磁気膜を、形状異方性とすることが可能である。
例示的な実施形態によると、上端表面酸化物または磁気膜を除去するために酸化物または磁気膜をエッチバックするプロセスが、上端磁気膜を除去することが可能であり、磁気ストリップを、さらに形状異方性とし、上端ビア接続部用のウィンドウを開口する。
開示された例示的な実施形態によると、垂直磁気焼きなましステップ（例えば、８２６）が、磁気膜ストリップの垂直方向（すなわち、磁気膜ストリップの容易軸）に沿った磁気膜（例えば、３１６，５３６）の内側の磁場の位置合わせ及び設定に関する重要な利点を提供することが可能である。開示された実施形態によると、全体のインダクタプロセスが、論理プロセスまたはＭＲＡＭプロセスに加えられるまたは部分的に共有されることが可能である。
開示された実施形態の特徴に従い、集積磁気膜強化インダクタ、及び集積磁気膜強化インダクタの形成方法が、提供されることが可能である。
当然のことながら、例えば、図４−８に図示されたようなインダクタが、携帯電話、ポータブルコンピューター、携帯型パーソナルコミュニケーションシステム（ＰＣＳ）ユニット、パーソナルデータアシスタント（ＰＤＡｓ）のようなポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、計測装置のような固定ロケーションデータユニット、または、データまたはコンピューター命令を記憶または読み出す任意の他のデバイス、またはこれらを任意に組み合わせたものの中に含まれてよい。従って、開示された実施形態が、テスト及び評価のためのオン−チップ回路及びメモリーを含むアクティブ集積回路を含む任意のデバイスに適切に使用されてよい。
上記の開示されたデバイス及び方法が、典型的には設計され、コンピューター可読媒体上に保存されたＧＤＳＩＩ及びＧＥＲＢＥＲコンピューターファイル内に設定される。これらのファイルが、順に、ファブリケーションハンドラーに提供され、該ファブリケーションハンドラーが、これらのファイルに基づき、デバイスを製造する。得られた製品が、半導体ウェハーであり、その後、半導体ダイに切断され、半導体チップ内にパッケージングされる。次に、チップが、上記のデバイスに利用される。
開示された実施形態が、図示された例示的な構造または方法に制限されず、本願明細書に記載された機能を実施するための任意の手段が、本実施形態に含まれることを当業者は理解するだろう。
上述の開示が、説明に役立つ実施形態を示すが、添付の特許請求の範囲によって定義されるような本発明の範囲を逸脱することなく、本願明細書において、様々な変更及び修正が、実施可能であることに注目すべきである。本願明細書において開示された実施形態に従い、方法の請求項の機能、ステップ及び／または動作が、任意の特定の順番で実施される必要はない。さらに、開示された実施形態の要素が、単数で記載または主張されうるが、単数への制限が明示的に規定されていない限り、複数も予期されうる。
３１０ インダクタ金属部
３１２ 底金属部
３１４ ビア
３１６ 磁気膜
３２０ キャップ膜
３２２，３２４，３２６ 中間層誘電体（ＩＬＤ）
３２８ 上端キャップ膜

Claims (73)

  1. 第一部分及び第二部分を有するインダクタ金属部；並びに
    前記インダクタ金属部の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかに配置された分離膜；
    を備えたインダクタであって、
    前記分離膜が、磁気材料部を含むことを特徴とするインダクタ。
  2. 前記分離膜が、前記インダクタ金属部の第一部分及び第二部分の間に配置されたことを特徴とする請求項１に記載のインダクタ。
  3. 前記分離膜が、前記インダクタ金属部の第一部分及び第二部分の少なくとも一方の側壁の中か、該側壁の上か、該側壁に隣接するかのいずれかに位置することを特徴とする請求項１に記載のインダクタ。
  4. 前記磁気材料部が、磁気膜であることを特徴とする請求項１に記載のインダクタ。
  5. 前記磁気材料部が、形状異方性磁気膜であることを特徴とする請求項１に記載のインダクタ。
  6. 前記磁気材料部の厚さが、前記磁気材料部の内側の渦電流及び表皮効果を減少させ、磁場損失を減少させるように選択されることを特徴とする請求項１に記載のインダクタ。
  7. 前記インダクタが、サーペント型インダクタであることを特徴とする請求項１に記載のインダクタ。
  8. 前記インダクタが、環状型インダクタであることを特徴とする請求項１に記載のインダクタ。
  9. 前記インダクタ金属部に結合された上端金属部または底金属部をさらに備えることを特徴とする請求項１に記載のインダクタ。
  10. 前記インダクタ金属部に結合された回路をさらに備えることを特徴とする請求項１に記載のインダクタ。
  11. 少なくとも一つの半導体ダイ内に組み込まれることを特徴とする請求項１に記載のインダクタ。
  12. セットトップボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、コミュニケーションデバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定ロケーションデータユニット、及び前記インダクタが組み込まれるコンピューターにより構成された群から選択された電子デバイスをさらに備えることを特徴とする請求項１に記載のインダクタ。
  13. 基板と、
    前記基板上に形成された複数のターンを有するインダクタ金属部と、
    前記インダクタ金属部の一部の中か、該一部の上か、該一部に隣接するかのいずれかに位置する磁気材料部と、を備えることを特徴とするインダクタ。
  14. 前記磁気材料が、前記インダクタ金属部の複数のターンの隣接する部分間に配置されることを特徴とする請求項１３に記載のインダクタ。
  15. 分離膜が、前記インダクタ金属部の第一部分及び第二部分の少なくとも一方の側壁の中か、該側壁の上か、該側壁に隣接するかのいずれかに位置することを特徴とする請求項１３に記載のインダクタ。
  16. 前記磁気材料部が、磁気膜であることを特徴とする請求項１３に記載のインダクタ。
  17. 前記磁気材料部が、形状異方性磁気膜であることを特徴とする請求項１３に記載のインダクタ。
  18. 前記磁気材料部の厚さが、前記磁気材料部の内側の渦電流及び表皮効果を減少させ、磁場損失を減少させるように選択されることを特徴とする請求項１３に記載のインダクタ。
  19. 前記インダクタが、サーペント型インダクタであることを特徴とする請求項１３に記載のインダクタ。
  20. 前記インダクタが、環状型インダクタであることを特徴とする請求項１３に記載のインダクタ。
  21. 前記インダクタ金属部に結合された上端金属部または底金属部をさらに備えることを特徴とする請求項１３に記載のインダクタ。
  22. 前記インダクタ金属部に結合された回路をさらに備えることを特徴とする請求項１３に記載のインダクタ。
  23. 少なくとも一つの半導体ダイ内に組み込まれることを特徴とする請求項１３に記載のインダクタ。
  24. セットトップボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、コミュニケーションデバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定ロケーションデータユニット、及び前記インダクタが組み込まれるコンピューターにより構成された群から選択された電子デバイスをさらに備えることを特徴とする請求項１３に記載のインダクタ。
  25. 第一部分及び第二部分を有するインダクタ金属部を堆積し、パターニングするステップ；並びに
    前記インダクタ金属部の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかに、磁気材料部を堆積し、パターニングするステップ；
    を含むことを特徴とするインダクタの形成方法。
  26. 前記インダクタ金属部の第一部分と第二部分との間に、前記磁気材料部が、堆積され、パターニングされることを特徴とする請求項２５に記載の方法。
  27. 前記インダクタ金属部の第一部分及び第二部分の少なくとも一方の側壁の中か、該側壁の上か、該側壁に隣接するかのいずれかに、前記磁気材料部が、堆積され、パターニングされることを特徴とする請求項２５に記載の方法。
  28. 前記磁気材料部が、磁気膜であることを特徴とする請求項２５に記載の方法。
  29. 前記磁気材料部が、形状異方性磁気膜であることを特徴とする請求項２５に記載の方法。
  30. 前記磁気材料部の厚さが、前記磁気材料部の内側の渦電流及び表皮効果を減少させ、磁場損失を減少させるように選択されることを特徴とする請求項２５に記載の方法。
  31. 前記磁気材料部の容易軸に沿って前記インダクタの磁場軸を整列させるように、磁気焼きなましプロセスを実施するステップをさらに含むことを特徴とする請求項２５に記載の方法。
  32. 前記インダクタ金属部の第一部分と第二部分との間に、前記磁気材料部を自己整合させるように、ハードマスクとして前記インダクタ金属部上にキャップ層を堆積するステップをさらに含むことを特徴とする請求項２５に記載の方法。
  33. 前記インダクタ金属部に結合される底金属部を形成するステップ、及び
    前記インダクタ金属部に結合される上端金属部を形成するステップをさらに含むことを特徴とする請求項２５に記載の方法。
  34. セットトップボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、コミュニケーションデバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定ロケーションデータユニット、及び前記インダクタが組み込まれるコンピューターにより構成された群から選択された電子デバイス内に、前記インダクタが適用されることを特徴とする請求項２５に記載の方法。
  35. 金属堆積／フォト／エッチングプロセスを使用して底金属部を堆積し、パターニングするステップと、
    第一金属部上に第一中間層誘電体（ＩＬＤ）を堆積し、前記中間層誘電体に化学機械平坦化（ＣＭＰ）プロセスを実施するステップと、
    前記第一中間層誘電体（ＩＬＤ）上に底部キャップ膜を堆積するステップと、
    前記底部キャップ膜上にインダクタ金属部を堆積し、フォト／エッチングプロセスを使用して、前記インダクタ金属部をパターニングするステップと、
    前記インダクタ金属部上に上端キャップ膜を堆積し、前記上端キャップ膜に化学機械平坦化（ＣＭＰ）プロセスを実施するステップと、
    前記上端キャップ膜にフォト／エッチングプロセスを実施し、前記インダクタ金属部の第一部分の中か、該第一部分の上か、該第一部分に隣接するかのいずれかにホールを形成するステップと、
    前記磁気材料部が、前記インダクタ金属部の第一部分の中か、該第一部分の上か、該第一部分に隣接するかのいずれかに位置するように、前記上端キャップ膜及び前記ホール上に磁気材料部を堆積し、前記上端キャップ膜の上端まで前記磁気材料部をエッチングするステップと、
    前記磁気材料部上に第二中間層誘電体（ＩＬＤ）を堆積し、前記第二中間層誘電体（ＩＬＤ）に化学機械平坦化（ＣＭＰ）プロセスを実施するステップと、
    前記磁気材料部の容易軸に沿ってインダクタの磁場軸を整列させるように、垂直磁気焼きなましを実施するステップと、
    を含むことを特徴とするインダクタの形成方法。
  36. 前記フォト／エッチングプロセスが、前記インダクタ金属部の第一部分と前記インダクタ金属部の第二部分との間に前記ホールを形成し、
    前記磁気材料部が、前記上端キャップ膜上及び前記ホール上に堆積され、前記上端キャップ膜の上端までエッチバックされ、前記磁気材料部が、前記インダクタ金属部の第一部分と第二部分との間にあることを特徴とする請求項３５に記載の方法。
  37. 前記フォト／エッチングプロセスが、前記インダクタ金属部の第一部分の中か、該第一部分の上か、該第一部分に隣接するかのいずれかに、複数のホールを形成し、
    前記磁気材料部が、前記上端キャップ膜上及び前記複数のホール上に堆積され、前記上端キャップ膜の上端までエッチバックされることを特徴とする請求項３５に記載の方法。
  38. 前記フォト／エッチングプロセスが、前記インダクタ金属部の第一部分と前記インダクタ金属部の第二部分との間に複数のホールを形成し、
    前記磁気材料部が、前記上端キャップ膜上及び前記複数のホール上に堆積され、前記上端キャップ膜の上端までエッチバックされ、前記磁気材料部が、前記インダクタ金属部の第一部分と第二部分との間にあることを特徴とする請求項３５に記載の方法。
  39. フォト／エッチングプロセスを使用し、前記第一中間層誘電体（ＩＬＤ）内に、第一ビア開口部をパターニングし、前記第一ビア開口部を金属で充填し、前記インダクタ金属部を前記底金属部に結合させる底部ビア相互接続部を形成するステップをさらに含むことを特徴とする請求項３５に記載の方法。
  40. 金属堆積／フォト／エッチングプロセスを使用し、前記第二中間層誘電体（ＩＬＤ）上に、上端金属部を堆積し、パターニングするステップと、
    フォト／エッチングプロセスを使用し、前記第二中間層誘電体（ＩＬＤ）内に、第二ビア開口部をパターニングし、前記第二ビア開口部を金属で充填し、前記インダクタ金属部を前記上端金属部に結合させる上端ビア相互接続部を形成するステップと、
    をさらに含むことを特徴とする請求項３５に記載の方法。
  41. 前記磁気材料部が、磁気膜であることを特徴とする請求項３５に記載の方法。
  42. 前記磁気材料部が、形状異方性磁気膜であることを特徴とする請求項３５に記載の方法。
  43. 前記磁気材料部の厚さが、前記磁気材料部の内側の渦電流及び表皮効果を減少させ、磁場損失を減少させるように選択されることを特徴とする請求項３５に記載の方法。
  44. セットトップボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、コミュニケーションデバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定ロケーションデータユニット、及び前記インダクタが組み込まれるコンピューターにより構成された群から選択された電子デバイス内に、前記インダクタが適用されることを特徴とする請求項３５に記載の方法。
  45. デュアルダマシンプロセスを使用し、底金属部を堆積し、パターニングするステップと、
    第一金属部上に第一中間層誘電体（ＩＬＤ）を堆積するステップと、
    前記第一中間層誘電体（ＩＬＤ）上に底部キャップ膜を堆積するステップと、
    前記底部キャップ膜上に第二中間層誘電体（ＩＬＤ）を堆積するステップと、
    フォトリソグラフィ及びエッチング技術を使用し、前記第二中間層誘電体（ＩＬＤ）内にトレンチを形成するステップと、
    少なくとも前記トレンチ上に銅層をめっきし、前記第二中間層誘電体（ＩＬＤ）の表面に至るまで前記銅層を研磨し、インダクタ金属部を形成するステップと、
    前記第二中間層誘電体（ＩＬＤ）及び前記インダクタ金属部上に上端キャップ膜を堆積し、前記上端キャップ膜を研磨するステップと、
    フォトリソグラフィ及びエッチング技術を使用し、前記上端キャップ膜及び前記第二中間層誘電体（ＩＬＤ）内にホールを形成するステップと、
    少なくとも前記ホール上に磁気材料部層を堆積するステップと、
    磁気材料部上に第三中間層誘電体（ＩＬＤ）を堆積し、前記第三中間層誘電体（ＩＬＤ）に化学機械平坦化（ＣＭＰ）プロセスを実施するステップと、
    前記磁気材料部の容易軸に沿ってインダクタの磁場軸を整列させるように、磁気焼きなましを実施するステップと、を含むことを特徴とする集積磁気膜強化インダクタの形成方法。
  46. フォトリソグラフィ及びエッチング技術を使用し、前記第二中間層誘電体（ＩＬＤ）内に複数のトレンチを形成するステップと、
    少なくとも前記複数のトレンチ上に前記銅層をめっきし、前記第二中間層誘電体（ＩＬＤ）の表面に至るまで前記銅層を研磨し、前記インダクタ金属部を形成するステップと、
    フォトリソグラフィ及びエッチング技術を使用し、前記上端キャップ膜及び前記第二中間層誘電体（ＩＬＤ）内に複数のホールを形成するステップと、
    少なくとも前記複数のホール上に前記磁気材料部層を堆積するステップと、
    を含むことを特徴とする請求項４５に記載の方法。
  47. フォト／エッチングプロセスを使用し、前記第一中間層誘電体（ＩＬＤ）内に第一ビア開口部をパターニングし、前記第一ビア開口部を金属で充填し、デュアルダマシンプロセスによって、前記インダクタ金属部を前記底金属部に結合させる底部ビア相互接続部を形成するステップをさらに含むことを特徴とする請求項４５に記載の方法。
  48. デュアルダマシンプロセスを使用し、前記第三中間層誘電体（ＩＬＤ）上に上端金属部をめっきし、パターニングするステップと、
    フォト／エッチングプロセスを使用し、前記第三中間層誘電体（ＩＬＤ）内に第二ビア開口部をパターニングし、前記第二ビア開口部を金属で充填し、前記インダクタ金属部を前記上端金属部に結合させる上端ビア相互接続部を形成するステップと、
    をさらに含むことを特徴とする請求項４５に記載の方法。
  49. 前記磁気材料部が、磁気膜であることを特徴とする請求項４５に記載の方法。
  50. 前記磁気材料部が、形状異方性磁気膜であることを特徴とする請求項４５に記載の方法。
  51. 前記磁気材料部の厚さが、前記磁気材料部の内側の渦電流及び表皮効果を減少させ、磁場損失を減少させるように選択されることを特徴とする請求項４５に記載の方法。
  52. セットトップボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、コミュニケーションデバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定ロケーションデータユニット、及び前記インダクタが組み込まれるコンピューターにより構成された群から選択された電子デバイス内に、前記インダクタが適用されることを特徴とする請求項４５に記載の方法。
  53. 第一部分及び第二部分を有する磁場を生成するための誘導手段、並びに
    前記誘導手段の第一部分及び第二部分の少なくとも一方を磁気的に分離するための分離手段、を備え、
    前記分離手段が、前記誘導手段の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかに配置され、
    前記分離手段が、磁気材料部を含むことを特徴とするインダクタ。
  54. 前記分離手段が、前記誘導手段の第一部分及び第二部分の間に配置されたことを特徴とする請求項５３に記載のインダクタ。
  55. 前記分離手段が、前記誘導手段の第一部分及び第二部分の少なくとも一方の側壁の中か、該側壁の上か、該側壁に隣接するかのいずれかあることを特徴とする請求項５３に記載のインダクタ。
  56. 前記磁気材料部が、磁気膜であることを特徴とする請求項５３に記載のインダクタ。
  57. 前記磁気材料部が、形状異方性磁気膜であることを特徴とする請求項５３に記載のインダクタ。
  58. 前記磁気材料部の厚さが、前記磁気材料部の内側の渦電流及び表皮効果を減少させ、磁場損失を減少させるように選択されることを特徴とする請求項５３に記載のインダクタ。
  59. 前記インダクタが、サーペント型インダクタであることを特徴とする請求項５３に記載のインダクタ。
  60. 前記インダクタが、環状型インダクタであることを特徴とする請求項５３に記載のインダクタ。
  61. 前記誘導手段に結合された前記インダクタを電気的に接続する第一及び第二電極手段をさらに備えることを特徴とする請求項５３に記載のインダクタ。
  62. 少なくとも一つの半導体ダイ内に組み込まれることを特徴とする請求項５３に記載のインダクタ。
  63. セットトップボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、コミュニケーションデバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定ロケーションデータユニット、及び前記インダクタが組み込まれるコンピューターにより構成された群から選択された電子デバイスをさらに備えることを特徴とする請求項５３に記載のインダクタ。
  64. 第一部分及び第二部分を有するインダクタ金属部を形成するステップ、並びに
    前記インダクタ金属部の第一部分及び第二部分の少なくとも一方の中か、該一方の上か、該一方に隣接するかのいずれかに磁気材料部を形成するステップ、
    を含むことを特徴とするインダクタの形成方法。
  65. 前記インダクタ金属部の第一部分と第二部分との間に、前記磁気材料部が、堆積され、パターニングされることを特徴とする請求項６４に記載の方法。
  66. 前記インダクタ金属部の第一部分及び第二部分の少なくとも一方の側壁の中か、該側壁の上か、該側壁に隣接するかのいずれかに、前記磁気材料部が、堆積され、パターニングされることを特徴とする請求項６４に記載の方法。
  67. 前記磁気材料部が、磁気膜であることを特徴とする請求項６４に記載の方法。
  68. 前記磁気材料部が、形状異方性磁気膜であることを特徴とする請求項６４に記載の方法。
  69. 前記磁気材料部の厚さが、前記磁気材料部の内側の渦電流及び表皮効果を減少させ、磁場損失を減少させるように選択されることを特徴とする請求項６４に記載の方法。
  70. 前記磁気材料部の容易軸に沿って前記インダクタの磁場軸を整列させるように、磁気焼きなましプロセスを実施するステップをさらに含むことを特徴とする請求項６４に記載の方法。
  71. 前記インダクタ金属部の第一部分と第二部分との間に、前記磁気材料部を自己整合させるように、ハードマスクとして前記インダクタ金属部上にキャップ層を堆積するステップをさらに含むことを特徴とする請求項６４に記載の方法。
  72. 前記インダクタ金属部に結合される底金属部を形成するステップ、及び
    前記インダクタ金属部に結合される上端金属部を形成するステップをさらに含むことを特徴とする請求項６４に記載の方法。
  73. セットトップボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、コミュニケーションデバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定ロケーションデータユニット、及び前記インダクタが組み込まれるコンピューターにより構成された群から選択された電子デバイス内に、前記インダクタが適用されることを特徴とする請求項６４に記載の方法。
JP2011553114A 2009-03-04 2010-03-04 磁気膜強化インダクタ Expired - Fee Related JP5818694B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/397,488 2009-03-04
US12/397,488 US9190201B2 (en) 2009-03-04 2009-03-04 Magnetic film enhanced inductor
PCT/US2010/026246 WO2010102132A1 (en) 2009-03-04 2010-03-04 Magnetic film enhanced inductor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014105312A Division JP2014168099A (ja) 2009-03-04 2014-05-21 磁気膜強化インダクタ

Publications (2)

Publication Number Publication Date
JP2012519395A true JP2012519395A (ja) 2012-08-23
JP5818694B2 JP5818694B2 (ja) 2015-11-18

Family

ID=42226083

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011553114A Expired - Fee Related JP5818694B2 (ja) 2009-03-04 2010-03-04 磁気膜強化インダクタ
JP2014105312A Pending JP2014168099A (ja) 2009-03-04 2014-05-21 磁気膜強化インダクタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014105312A Pending JP2014168099A (ja) 2009-03-04 2014-05-21 磁気膜強化インダクタ

Country Status (7)

Country Link
US (1) US9190201B2 (ja)
EP (1) EP2404302B1 (ja)
JP (2) JP5818694B2 (ja)
KR (1) KR101304387B1 (ja)
CN (1) CN102341870B (ja)
TW (1) TW201042679A (ja)
WO (1) WO2010102132A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004079795A2 (en) 2003-03-04 2004-09-16 Rohm And Haas Electronic Materials, L.L.C. Coaxial waveguide microstructures and methods of formation thereof
US7656256B2 (en) 2006-12-30 2010-02-02 Nuvotronics, PLLC Three-dimensional microstructures having an embedded support member with an aperture therein and method of formation thereof
EP1973189B1 (en) 2007-03-20 2012-12-05 Nuvotronics, LLC Coaxial transmission line microstructures and methods of formation thereof
US7755174B2 (en) 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
US20110123783A1 (en) * 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
EP2731783A4 (en) 2011-07-13 2016-03-09 Nuvotronics Llc METHOD FOR PRODUCING ELECTRONIC AND MECHANICAL STRUCTURES
EP2915212A4 (en) * 2012-11-01 2016-07-20 Indian Inst Scient INTEGRATED HIGH FREQUENCY FACILITY WITH IMPROVED INDUCTIVITY AND METHOD THEREFOR
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US8690059B1 (en) * 2013-01-20 2014-04-08 George Wallner System and method for a baseband nearfield magnetic stripe data transmitter
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US20140225706A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated In substrate coupled inductor structure
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US20150130579A1 (en) * 2013-11-12 2015-05-14 Qualcomm Incorporated Multi spiral inductor
WO2015109208A2 (en) 2014-01-17 2015-07-23 Nuvotronics, Llc Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
CN104091781B (zh) * 2014-07-23 2017-01-25 上海华虹宏力半导体制造有限公司 电感结构的制作方法以及电感结构
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
WO2016094129A1 (en) 2014-12-03 2016-06-16 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
CN105742251B (zh) 2014-12-09 2019-10-18 联华电子股份有限公司 具有电感和金属-绝缘层-金属电容的结构
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US10121739B1 (en) * 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US11201602B1 (en) 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05135950A (ja) * 1991-11-11 1993-06-01 Nippon Telegr & Teleph Corp <Ntt> インダクタンス素子およびその製法
JPH08124745A (ja) * 1994-10-24 1996-05-17 Alps Electric Co Ltd 薄膜回路およびその製造方法
JP2000150238A (ja) * 1998-11-13 2000-05-30 Alps Electric Co Ltd 平面型磁気素子及び平面型磁気素子の製造方法
US6417755B1 (en) * 2000-08-25 2002-07-09 Conexant Systems, Inc. Method for fabrication of high inductance inductors and related structure
US20040195647A1 (en) * 1999-11-23 2004-10-07 Crawford Ankur Mohan Magnetic layer processing
US20050275497A1 (en) * 2004-06-09 2005-12-15 Agency For Science, Technology And Research&Nanyang Technological University Microfabricated system for magnetic field generation and focusing
US20060022787A1 (en) * 2004-07-30 2006-02-02 Brennan Kenneth D Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
US20080001699A1 (en) * 2006-06-30 2008-01-03 Gardner Donald S Slotted magnetic material for integrated circuit inductors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729732A (ja) 1993-07-09 1995-01-31 Fuji Electric Co Ltd 薄膜磁気素子
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US6166422A (en) 1998-05-13 2000-12-26 Lsi Logic Corporation Inductor with cobalt/nickel core for integrated circuit structure with high inductance and high Q-factor
JP4200631B2 (ja) 2000-03-29 2008-12-24 沖電気工業株式会社 オンチップ・コイルとその製造方法
US7750413B2 (en) * 2003-06-16 2010-07-06 Nec Corporation Semiconductor device and method for manufacturing same
JP4464127B2 (ja) * 2003-12-22 2010-05-19 Ｎｅｃエレクトロニクス株式会社 半導体集積回路及びその製造方法
JP2005223042A (ja) * 2004-02-04 2005-08-18 Matsushita Electric Ind Co Ltd 厚膜電子部品とその製造方法
JP3927565B2 (ja) 2004-06-25 2007-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気コアを有するオンチップ・インダクタ
JP2006302992A (ja) 2005-04-18 2006-11-02 Oki Electric Ind Co Ltd 半導体装置の製造方法、及び半導体装置
JP2006319094A (ja) 2005-05-12 2006-11-24 Fujikura Ltd 半導体装置およびその製造方法
JP2008192645A (ja) * 2007-01-31 2008-08-21 Tdk Corp 薄膜磁気デバイスおよびその製造方法
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices
US20080238601A1 (en) * 2007-03-28 2008-10-02 Heraeus Inc. Inductive devices with granular magnetic materials
JP5348862B2 (ja) * 2007-08-06 2013-11-20 新光電気工業株式会社 インダクタ素子
KR101443223B1 (ko) 2008-04-04 2014-09-24 삼성전자주식회사 인덕터 및 그 동작방법
EP2297751B1 (en) * 2008-07-02 2013-02-13 Nxp B.V. Planar, monolithically integrated coil

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05135950A (ja) * 1991-11-11 1993-06-01 Nippon Telegr & Teleph Corp <Ntt> インダクタンス素子およびその製法
JPH08124745A (ja) * 1994-10-24 1996-05-17 Alps Electric Co Ltd 薄膜回路およびその製造方法
JP2000150238A (ja) * 1998-11-13 2000-05-30 Alps Electric Co Ltd 平面型磁気素子及び平面型磁気素子の製造方法
US20040195647A1 (en) * 1999-11-23 2004-10-07 Crawford Ankur Mohan Magnetic layer processing
US6417755B1 (en) * 2000-08-25 2002-07-09 Conexant Systems, Inc. Method for fabrication of high inductance inductors and related structure
US20050275497A1 (en) * 2004-06-09 2005-12-15 Agency For Science, Technology And Research&Nanyang Technological University Microfabricated system for magnetic field generation and focusing
US20060022787A1 (en) * 2004-07-30 2006-02-02 Brennan Kenneth D Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
US20080001699A1 (en) * 2006-06-30 2008-01-03 Gardner Donald S Slotted magnetic material for integrated circuit inductors

Also Published As

Publication number Publication date
TW201042679A (en) 2010-12-01
EP2404302A1 (en) 2012-01-11
JP5818694B2 (ja) 2015-11-18
EP2404302B1 (en) 2020-04-15
CN102341870A (zh) 2012-02-01
WO2010102132A1 (en) 2010-09-10
US20100225435A1 (en) 2010-09-09
CN102341870B (zh) 2015-07-15
KR101304387B1 (ko) 2013-09-11
KR20110122872A (ko) 2011-11-11
US9190201B2 (en) 2015-11-17
JP2014168099A (ja) 2014-09-11

Similar Documents

Publication Publication Date Title
JP5818694B2 (ja) 磁気膜強化インダクタ
JP3777159B2 (ja) 高ｑインダクタ
CN103247596B (zh) 芯片上铁氧体磁珠电感器
US8350639B2 (en) Transformer signal coupling for flip-chip integration
TW200933666A (en) A method of manufacturing a coil inductor
US7978043B2 (en) Semiconductor device
US10163558B2 (en) Vertically stacked inductors and transformers
US10355070B2 (en) Magnetic inductor stack including magnetic materials having multiple permeabilities
US20180323158A1 (en) Magnetic inductor stack including insulating material having multiple thicknesses
JP5599935B2 (ja) 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
US9613897B2 (en) Integrated circuits including magnetic core inductors and methods for fabricating the same
US20090261452A1 (en) Semiconductor device including an inductor element
US20100259349A1 (en) Magnetic Film Enhanced Inductor
JP2012134354A (ja) 変成器
US11476043B2 (en) Inductive devices and methods of forming inductive devices
JP2006041357A (ja) 半導体装置およびその製造方法
TWI467741B (zh) 積體電感結構
US20240047508A1 (en) Ferromagnetic plates for enhancing inductance and methods of forming the same
TW202240614A (zh) 三維垂直螺旋電感器和變壓器
KR20070116460A (ko) 인덕터를 구비하는 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140529

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150929

R150 Certificate of patent or registration of utility model

Ref document number: 5818694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees