JP2012134354A - 変成器 - Google Patents

変成器 Download PDF

Info

Publication number
JP2012134354A
JP2012134354A JP2010285748A JP2010285748A JP2012134354A JP 2012134354 A JP2012134354 A JP 2012134354A JP 2010285748 A JP2010285748 A JP 2010285748A JP 2010285748 A JP2010285748 A JP 2010285748A JP 2012134354 A JP2012134354 A JP 2012134354A
Authority
JP
Japan
Prior art keywords
metal layer
transformer
coil portion
primary side
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010285748A
Other languages
English (en)
Other versions
JP5357136B2 (ja
Inventor
Kiyoshi Miyashita
清 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2010285748A priority Critical patent/JP5357136B2/ja
Publication of JP2012134354A publication Critical patent/JP2012134354A/ja
Application granted granted Critical
Publication of JP5357136B2 publication Critical patent/JP5357136B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】一次側のコイル部と二次側のコイル部との間の変換効率を高めることのできる変成器を提供する。
【解決手段】第1のメタル層13に一次側の下側のコイル部を形成し、第2のメタル層14に二次側のコイル部を形成し、第3のメタル層15に一次側の上側のコイル部を形成する。そして、二次側のコイル部を、一次側の下側のコイル部と一次側の上側のコイル部との間に形成する。これにより、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成して、変成器に磁束(エネルギー)を十分に閉じ込めることができる。このようにして、一次側のコイル部と二次側のコイル部との結合係数の劣化を抑え、損失を抑えることで、一次側のコイル部と二次側のコイル部との間の変換効率を高めることができる。また、一般的な半導体のプロセスで製造することができるため、小型である。
【選択図】図1

Description

本発明は、変成器に関し、特に電子機器に搭載されて電圧の変換を行う変成器に関する。
近年、携帯することができる電子機器が多くなったのに伴って、電子機器の小型化や薄型化が求められている。このことから、それらの電子機器に組み込まれる電子部品の集積化が求められている。特に、電子機器に搭載されて電圧の変換を行う変成器(トランス)等の磁気素子を1つの集積回路上に集積化することが重要な課題となる。
従来、1つの集積回路上に集積化された変成器として、例えば、特許文献1の変成器や、図15に示すような非特許文献1の変成器100が知られている。非特許文献1の変成器は、メタル層101で導体を円状に配線することにより二次側のコイル部が形成され、その直上のメタル層102で導体を円状に配線することにより一次側のコイル部が形成されている。このように、従来の変成器は、一次側のコイル部と二次側のコイル部とが共に一筆書きすることが可能な構造である。
このような変成器は、一次側のコイル部に信号電流が流れることで、一次側のコイル部に発生した磁束変化を打ち消すような誘起起電力を二次側のコイル部に発生させるものとして考えることができる。この場合、変換効率を高めるために、一次側のコイル部と二次側のコイル部とが物理的に近接していることが適している。
特開平9−213530号公報
"Transformer Topologies for mmW Integrated Circuits"、Bernardo Leite,Eric Kerherve,Jean−Bapriste Begueret,Didier Belot,EUMA2009,pp181〜184
しかしながら、特許文献1や非特許文献1等の従来の変成器の構造では、一次側のコイル部の下面と、二次側のコイル部の上面とでしかコイル部同士が向き合っていない。このため、図16中に矢印で示すような方向で磁束(エネルギー)が発生し、磁束を変成器100に完全に閉じ込めておくことができない。一次側のコイル部と二次側のコイル部との間で電磁誘導が行われるが、発生した磁束を十分に閉じ込めておくことができないと、一次側のコイル部と二次側のコイル部との結合係数が劣化する。これが、損失の大きな原因になっていた。
そこで、本発明は、上記の課題に鑑み、一次側のコイル部と二次側のコイル部との間の変換効率を高めることのできる変成器を提供することを目的とする。
本発明に係る変成器は、上記の目的を達成するために、次のように構成される。
本発明による第1の変成器は、半導体基板上に、第1の絶縁膜を介して積層された第1のメタル層で導体を配線することによって形成された一方の下側のコイル部と、前記第1のメタル層の上に、第2の絶縁膜を介して積層された第2のメタル層で導体を配線することによって形成された他方のコイル部と、前記第2のメタル層の上に、第3の絶縁膜を介して積層された第3のメタル層で導体を配線することによって形成された一方の上側のコイル部と、を備え、前記一方の下側のコイル部と前記一方の上側のコイル部との間に、前記他方のコイル部が形成された構造であることを特徴とする。
上記の第1の変成器によれば、第1のメタル層での配線によって一次側の下側のコイル部を形成し、第1のメタル層の直上の第2のメタル層で配線することによって二次側のコイル部を形成し、第2のメタル層の直上の第3のメタル層で配線することによって一次側の上側のコイル部を形成し、一次側の下側のコイル部と一次側の上側のコイル部との間に二次側のコイル部を形成する。例えば、一次側の上側のコイル部に信号電流が流れることで、二次側のコイル部に誘起電流が流れる。さらに、一次側の下側のコイル部に、誘起電流によって誘起した電流が流れる。そして、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成することで、変成器に磁束を十分に閉じ込めることができ、一次側のコイル部と二次側のコイル部との間で生じる電磁誘導の結合係数を劣化させない。このため、損失が少なく、変換効率を高くすることが可能となる。また、一般的な半導体プロセスで製造することができるため、小型な集積回路を製造することが可能となる。
本発明による第2の変成器は、前記各メタル層に導体を配線すると共に、前記第2の絶縁膜に形成された第1のビアホールと、前記第3の絶縁膜に形成された第2のビアホールとに導体を埋め込むことによって形成された接続部を備え、前記一方の下側のコイル部と前記一方の上側のコイル部とが、前記接続部を介して互いに接続されたことを特徴とする。
上記の第2の変成器によれば、一次側の下側のコイル部と一次側の上側のコイル部とが、接続部を介して電気的に接続されるため、その2つの一次側のコイル部の間に、二次側のコイル部を形成することが可能となる。
本発明による第3の変成器は、前記各コイル部の外側面に沿って形成されたシールド壁部と、内側面に沿って形成されたシールド壁部との少なくとも一方を備えたことを特徴とする。
上記の第3の変成器によれば、シールド壁部によって、特に各コイル部の側面から磁束が漏れ出すのを防ぐことが可能となる。
本発明による第4の変成器は、前記シールド壁部は、前記各メタル層に導体を配線する、又は前記各ビアホールに導体を埋め込むのと同時に形成されたことを特徴とする。
上記の第4の変成器によれば、メタル層にコイル部を形成したり、ビアホールに導体を埋め込んだりするのと同時に、シールド壁部を形成していくことで、シールド壁部を備えていない変成器と同様のプロセスで製造することが可能となる。
本発明による第5の変成器は、前記第3のメタル層は、最上のメタル層であることを特徴とする。
上記の第5の変成器によれば、第3のメタル層の上に、例えば第1〜第3のメタル層とは別のメタル層を積層することが可能となる。
本発明による第6の変成器は、前記第1の絶縁膜を積層する前に、シールド形成用絶縁膜を介して積層されたシールド形成用メタル層で導体を配線することによって形成されたフローティングシールド部を備えたことを特徴とする。
上記の第6の変成器によれば、フローティングシールド部によって、特にコイル部の下面から磁束が漏れ出すのを防ぐことが可能となる。
本発明による第7の変成器は、前記フローティングシールド部は、前記各コイル部の内側領域と外側領域とに、同じ幅の複数の導体を等間隔で配線することによって形成されたことを特徴とする。
上記の第7の変成器によれば、フローティングシールド部は、同じ幅の導体で、等間隔に配線される。このとき、導体の幅及び間隔が、信号の波長よりも十分短くなるようにする。これにより、電界に対しては、電界が半導体基板に達して熱が発生するのを防いで、損失を少なくすることが可能となる。また、磁界に対しては、誘起起電力の発生を抑えたり、磁束が漏れ出すのを防いだりして、変成器の損失を少なくすることが可能となる。また、コイル部の下部の内側の領域と、その外側の領域とを合わせた領域とをフローティングシールド部にすることで、高いシールド効果を得ることができる。
本発明による第8の変成器は、前記フローティングシールド部は、最下のメタル層であることを特徴とする。
上記の第8の変成器によれば、例えば第1〜第3のメタル層とは別のメタル層の上に、シールド形成用メタル層を積層することが可能となる。
本発明によれば、第1のメタル層で導体を配線によって一次側の下側のコイル部を形成し、第1のメタル層の直上の第2のメタル層で導体を配線することによって二次側のコイル部を形成し、第2のメタル層の直上の第3のメタル層で導体を配線することによって一次側の上側のコイル部を形成し、二次側のコイル部を、一次側の下側のコイル部と一次側の上側のコイル部との間に形成する。これにより、変成器に磁束を十分に閉じ込めることができ、一次側のコイル部と二次側のコイル部との間で生じる電磁誘導の結合係数を劣化させない。このため、損失を少なくして、変換効率を高くすることができる。また、一般的な半導体プロセスで製造することができるため、小型な集積回路を製造することができる。
本発明の第1実施形態に係る変成器10の構成を示す斜視図である。 本発明の第1実施形態に係る変成器10の構成を示す上面図である。 本発明の第1実施形態に係る変成器10の製造プロセスを示す模式図である。 本発明の第1実施形態に係る変成器10の動作原理を示す模式図である。 本発明の第2実施形態に係る変成器20の構成を示す斜視図である。 本発明の第2実施形態に係る変成器20の構成を示す上面図である。 本発明の第2実施形態に係る変成器20の製造プロセスを示す模式図である。 本発明の第3実施形態に係る変成器30の構成を示す斜視図である。 本発明の第3実施形態に係る変成器30の構成を示す上面図である。 本発明の第3実施形態に係る変成器30のフローティングシールド部の構成を示す模式図である。 本発明の第3実施形態に係る変成器30の製造プロセスを示す模式図である。 本発明の変成器10における一次側のコイル部と二次側のコイル部との周波数−インダクタンス特性を示すグラフである。 本発明の変成器10の伝達特性と従来の変成器との周波数−伝達特性を示すグラフである。 本発明の変成器10の伝達特性と従来の変成器との周波数−伝達特性(コイル部の内径D1が異なる3組)を示すグラフである。 従来の変成器の構成を示す斜視図である。 従来の変成器の動作原理を示す模式図である。
以下、添付図面を参照しながら、本発明に係る変成器の実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
(第1実施形態)
(変成器10の構成)
まず、図1及び図2を参照して、本発明の第1実施形態に係る変成器10の構成を説明する。
図1に示す変成器10は、半導体基板11、第1の絶縁膜12a〜第4の絶縁膜12d、第1のメタル層13〜第3のメタル層15に形成された導体、第1のビアホール16及び第2のビアホール17に埋め込まれた導体を備えて構成される。
半導体基板11は、半導体素子を形成するための基板である。
第1の絶縁膜12a〜第4の絶縁膜12dは、SiO2、SiN、SiON等であり、半導体基板11の上に形成される半導体素子を保護するためのものである。なお、第1のメタル層13〜第3のメタル層15、第1のビアホール16及び第2のビアホール17は、半導体基板11の上に第1の絶縁膜12a〜第4の絶縁膜12dで覆われているが、説明のため各図で第1の絶縁膜12a〜第4の絶縁膜12dの一部を省略している。
第1のメタル層13は、最下のメタル層であって、導体が内径D1で円状に配線されることにより一次側の下側のコイル部が形成される層である。
第2のメタル層14は、第1のメタル層13の直上のメタル層であって、導体が内径D1で円状に配線されることにより二次側のコイル部が形成される層である。
第3のメタル層15は、第2のメタル層14の直上のメタル層であって、導体が内径D1で円状に配線されることにより一次側の上側のコイル部が形成される層である。
なお、第1のメタル層13〜第3のメタル層15でコイル部を形成するのと同時に、一次側の下側のコイル部と一次側の上側のコイル部とを電気的に接続したり、コイル部と外界とを接続するための差動伝送線路となったりする接続部を形成する。図中のAで示す部分がコイル部であり、Bで示す部分が接続部である。また、一次側のコイル部と二次側のコイル部との間で生じる電磁誘導の結合係数を高めるために、第1のメタル層13〜第3のメタル層15に形成されたコイル部の中心Oは同軸上であり、内径は全て同じ大きさである。
第1のビアホール16は、第1のメタル層13と第2のメタル層14との間のビアホールであって、一次側の下側のコイル部と一次側の上側のコイル部とを電気的に接続するための導体を埋め込むために、第2の絶縁膜12bに開けられた穴である。
第2のビアホール17は、第2のメタル層14と第3のメタル層15との間のビアホールであって、一次側の下側のコイル部と一次側の上側のコイル部とを電気的に接続するための導体を埋め込むために、第3の絶縁膜12cに開けられた穴である。
図1及び図2に示すように、一次側の下側のコイル部と一次側の上側のコイル部との間に、二次側のコイル部を形成している。そして、一次側の下側のコイル部とつながる接続部と、一次側の上側のコイル部につながる接続部とを、第1のビアホール16、第2のメタル層14及び第2のビアホール17に形成された接続部を介して、電気的に接続する。なお、一次側と二次側とが逆であっても良い。
(変成器10の製造方法)
次に、図3を参照して、本発明の第1実施形態に係る変成器10の一般的な製造方法について説明する。
まず、図3(a)に示すように、化学気相堆積法、スパッタリング法、スピンコート法等により、半導体基板11の上に第1の絶縁膜12aを形成する。次に、図3(b)に示すように、金属蒸着法、スパッタリング法、めっき法等により、その上の第1のメタル層13で導体を円状に配線することにより一次側の下側のコイル部と、接続部とを形成する。次に、図3(c)に示すように、第1のメタル層13に一次側の下側のコイル部及び接続部を形成した後、第2の絶縁膜12bを形成する。
次に、図3(d)に示すように、第2の絶縁膜12bを形成した後、フッ素系ガス、臭素系ガス、ヨウ素系ガス等を用いたドライエッチング技術により、第2の絶縁膜12bに穴を開けて第1のビアホール16を形成し、第1のビアホール16に一次側の下側のコイル部と一次側の上側コイル部とを電気的に接続するための導体を埋め込む。
次に、図3(e)に示すように、第1のビアホール16の直上の第2のメタル層14で導体を円状に形成することにより二次側のコイル部及び接続部とを形成する。次に、図3(f)に示すように、第2のメタル層14に二次側のコイル部及び接続部を形成した後、第3の絶縁膜12cを形成する。
次に、図3(g)に示すように、第3の絶縁膜12cを形成した後、ドライエッチング技術により第3の絶縁膜12cに穴を開けて第2のビアホール17を形成し、第2のビアホール17に一次側の下側のコイル部と一次側の上側コイル部とを電気的に接続するための導体を埋め込む。
次に、図3(h)に示すように、第2のビアホール17の直上の第3のメタル層15で導体を円状に形成することにより一次側の上側のコイル部及び接続部とを形成する。次に、図3(i)に示すように、第3のメタル層15に一次側の上側のコイル部及び接続部を形成した後、第4の絶縁膜12dを形成する。
このようなプロセスで、変成器10を製造することができる。
なお、第1のメタル層13〜第3のメタル層15を円状に配線することによって各コイル部を形成しているが、必ずしも円状に配線する必要はない。例えば、多角形状に配線することもできる。また、本実施形態に係る変成器10では、第3のメタル層15を最上の層としているが、必ずしも第3のメタル層15が最上の層でなくても良い。例えば、第3のメタル層15の上に、さらに第1のメタル層13〜第3のメタル層15とは別のメタル層を積層することも可能である。後述する各実施形態に係る変成器においても、同じである。
(変成器10の動作原理)
次に、図4を参照して、本発明の第1実施形態に係る変成器10の動作原理を説明する。
まず、メタル層15に形成された一次側の上側のコイル部に、信号電流が図4中に矢印で示す方向に流れる。すると、誘起起電力が生じて、信号電流によって誘起した誘起電流が、第2のメタル層14に形成された二次側のコイル部に、信号電流と逆方向に流れる。すると、再度誘起起電力が生じて、誘起電流によって誘起した電流が、第1のメタル層13に形成された一次側の下側のコイル部に、信号電流と同方向に流れる。
上述したように、変成器10は、一次側の上側のコイル部と一次側の下側のコイル部との間に、二次側のコイル部を形成した構造である。つまり、一次側の下側のコイル部の上面と二次側のコイル部の下面とでコイル部同士が向き合い、さらに、一次側の上側のコイル部の下面と二次側のコイル部の上面とでコイル部同士が向き合っている。これにより、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成して、変成器10に磁束を十分に閉じ込めることができる。これにより、損失の最大の要因であった二次側のコイル部の下面から漏れ出す磁束が少なくなる。よって、変成器10の損失を低減、つまり一次側から二次側への変換効率を高めることができる。また、一般的な半導体プロセスで変成器10を製造することができるため、変成器10は小型である。
(第2実施形態)
(変成器20の構成)
次に、図5及び図6を参照して、本発明の第2実施形態に係る変成器20の構成を説明する。
図5及び図6に示す変成器20は、図1及び図2に示した変成器10と同様の構成を有するものであるが、特に各コイル部の側面から磁束が漏れ出すのを防ぐために、各コイル部の外側面に、各コイル部に沿ってシールド壁部が形成されている。
第3のビアホール21は、半導体基板11と第1のメタル層13との間のビアホールであって、シールド壁部となる導体を埋め込むために、第1の絶縁膜12aに開けられた穴である。
シールド壁部は、第1のメタル層13〜第3のメタル層15に形成されるコイル部の中心位置が同じであって、コイル部の内径D1よりも大きい内径D2である。つまり、上面から見た時の、シールド部の形状は、コイル部の形状と相似な関係である。
変成器20では、各コイル部の外側にシールド壁部が形成されているため、一次側のコイル部及び二次側のコイル部の側面方向から漏れ出す磁束が少なくなる。また、シールド壁部にはリターンパスが存在しないため、磁束が漏れ出すのを防ぐことができる。さらに、シールド壁部は、一次側のコイル部と最短距離で、一次側のコイル部の中点電位(コモン電位)で接続することにより抵抗成分の少ない、すなわち損失の少ないシールド壁部を構成することができる。
このようにして、変成器20は、変成器10よりもさらに損失を低減、つまり一次側から二次側への変換効率を高めることができる。
なお、このシールド壁部は、コイル部の外側面に形成する以外にも、コイル部の内側面に形成したり、コイル部の外側面と内側面とに形成したりすることもできる。また、シールド壁は、必ずしも第1のメタル層13〜第3のメタル層15、第1のビアホール16、第2のビアホール17及び第3のビアホール21の全てで形成されていなくても良い。
(変成器20の製造方法)
次に、図7を参照して、本発明の第2実施形態に係る変成器20の一般的な製造方法について説明する。
まず、図7(a)に示すように、化学気相堆積法、スパッタリング法、スピンコート法等により、半導体基板11の上に第1の絶縁膜12aを形成する。次に、図7(b)に示すように、第1の絶縁膜12aを形成した後、ドライエッチング技術により第1の絶縁膜12aに穴を開けて第3のビアホール21を形成し、第3のビアホール21にシールド壁部となる導体を埋め込む。
以降、上述した変成器10と同様のプロセスで、図7(c)及び図7(d)に示すように、メタル層にコイル部及び接続部を形成したり、ビアホールに導体を埋め込んだりするのと同時に、シールド壁部を形成していけば良い。
(第3実施形態)
(変成器30の構成)
次に、図8〜図10を参照して、本発明の第3実施形態に係る変成器30の構成を説明する。
図8及び図9に示す変成器30は、図1及び図2に示した変成器10と同様の構成を有するものであるが、シールド形成用メタル層31及びシールド形成用絶縁膜32を有し、特にコイル部の下面から磁束が漏れ出すのを防ぐために、コイル部の下部のシールド形成用メタル層31にフローティングシールド部が形成されている。
シールド形成用メタル層31は、最下のメタル層であって、複数の棒状の導体が配線されることによりフローティングシールド部が形成される層である。
シールド形成用絶縁膜32は、第1の絶縁膜12a〜第4の絶縁膜12dと同様に、SiO2等の絶縁膜であり、半導体基板11の上に形成される半導体素子を保護するためのものである。
このフローティングシールド部には、自己共振するのを高め、さらには半導体として集積する際のレイアウトの制約条件を減らすことができるように、第1のメタル層13に形成された一次側の上側のコイル部とつながる接続部の導体、及び第2のメタル層14に形成された二次側のコイル部とつながる接続部の導体の配線方向に対して90度になる方向で、複数の棒状の導体が配線されている。各導体は全て幅aで配線され、各導体同士は幅bの間隔をもって配線される。なお、幅a,bが、信号の波長よりも十分短くなるようにする。導体の間隔を波長よりも短くすることにより、電界に対しては、電界が半導体基板11に達して熱が発生するのを防いで、変成器30の損失を少なくする。また、磁界に対しては、誘起起電力の発生を抑えたり、磁束が漏れ出すのを防いだりして、変成器30の損失を少なくする。
また、フローティングシールド部は、第1のメタル層13〜第3のメタル層15に形成されるコイル部の中心位置が同じであって、第1のメタル層13〜第3のメタル15に形成される各コイル部の内径D1よりも大きい内径D3である。つまり、各コイル部の下部の内側の領域と、その外側の領域とを合わせた領域とをフローティングシールド部としている。内径D3を内径D1よりも大きくすることにより、高いシールド効果を得ることができる。
フローティングシールド部の好ましい構造を、電界の観点から明らかにする。
まず、電界が半導体基板11に達すると、熱が発生し、すなわち損失となる。このため、フローティングシールド部は、周囲にある導体を大きく囲むことが好ましい。また、電界がグラウンドに達するように、フローティングシールド部の抵抗はなるべく低いことが好ましい。さらに、高周波での応用を考えると、シールド形成用メタル層31に配線された導体と、各メタル層に配線された導体との間の寄生容量は、なるべく小さいことが好ましい。従って、フローティングシールド部は、図10(a)に示すように、コイル部の下部のシールド形成用メタル層31に、同じ幅aの複数の導体を幅bの間隔で配線し、幅a,bを信号の波長よりも十分に短くすることが好ましい。
また、フローティングシールド部の好ましい構造を、磁界の観点から明らかにする。
変成器30は、誘起起電力を利用する受動素子である。このため、フローティングシールド部は、磁気的な影響をなるべく与えないものであることが好ましい。従って、フローティングシールド部の導体は、図10(b)に示すように、接続部の導体の配線方向に対して90度になる方向で、かつ周囲にある導体からなるべく離れていることが好ましい。
なお、本実施形態に係る変成器30では、シールド形成用メタル層31を最下の層としているが、必ずしもシールド形成用メタル層31が最下の層でなくても良い。例えば、第1のメタル層13〜第3のメタル層15とは別のメタル層の上に、シールド形成用メタル層31が積層されていても良い。
(変成器30の製造方法)
次に、図11を参照して、本発明の第3実施形態に係る変成器30の一般的な製造方法について説明する。
まず、図11(a)に示すように、化学気相堆積法、スパッタリング法、スピンコート法等により、半導体基板11の上にシールド形成用絶縁膜32を形成する。次に、図11(b)に示すように、金属蒸着法、スパッタリング法、めっき法等により、その直上のシールド形成用メタル層31で導体を配線することにより、フローティングシールド部を形成する。
コイル部及び接続部を形成する前に、フローティングシールド部を形成しておくことで、以降は、図11(c)及び図11(d)に示すように、上述した変成器10と同様のプロセスで変成器30を製造することができる。
(インダクタンス−周波数特性)
次に、図12を参照して、第1実施形態に係る変成器10と従来の変成器とにおける周波数−インダクタンス特性の実験結果を説明する。
図12のグラフの横軸は周波数を示し、縦軸は各変成器の一次側のコイル部及び二次側のコイル部のインダクタンスを示す。なお、変成器10は、上述したように第1のメタル層13と第3のメタル層15とに一次側のコイル部を形成し、第2のメタル層14に二次側のコイル部を形成して、一次側のコイル部の間に二次側のコイル部を形成したものである。これに対して、従来の変成器は、変成器10の第3のメタル層15に形成した一次側のコイル部と、第2のメタル層14に形成した二次側のコイル部とだけを縦積みにしたものである。
図12に示すように、変成器10の自己共振周波数が約26GHzであり、周波数が約8GHzから約15GHzまでの間では、2つの変成器で一次側のコイル部のインダクタンスと二次側のコイル部のインダクタンスとが巻線比に関係なく概ね一定の値であることがわかる。
(周波数−伝達特性)
次に、図13及び図14を参照して、第1実施形態に係る変成器10と従来の変成器とにおける周波数−伝達特性の実験結果を説明する。
図13及び図14のグラフの横軸は周波数を示し、縦軸は変成器の一次側コイル部から二次側のコイル部までの伝送レベルを示す。
図13に示すように、従来の変成器よりも変成器10の方が、周波数が約10GHzの付近では伝達レベルが約3dB大きく、周波数が約20GHzの付近でも約1dB大きい。つまり、変成器10は、従来の変成器よりも損失が非常に少ないことがわかる。この効果は、周波数が自己共振周波数の約26GHz以下の全ての周波数帯で得られる。
また、図14に示すように、第1実施形態に係る変成器10と従来の変成器とにおいて、コイル部の内径D1が異なる3組の周波数−伝達特性では、いずれの場合も従来の変成器に比べ、変成器10の方が損失が少ないことがわかる。つまり、コイル部の内径D1の大きさに関係なく、従来の変成器よりも変成器10の方が変換効率が飛躍的に高いことを意味する。なお、コイル部の内径D1をA,B,Cとした時、A>B>Cとする。
本発明に係る変成器は、電子部品として集積化され、携帯用の電子機器等に搭載して利用することができる。
10,20,30 変成器
11 半導体基板
12a 第1の絶縁膜
12b 第2の絶縁膜
12c 第3の絶縁膜
12d 第4の絶縁膜
13 第1のメタル層
14 第2のメタル層
15 第3のメタル層
16 第1のビアホール
17 第2のビアホール
21 第3のビアホール
31 シールド形成用メタル層
32 シールド形成用絶縁膜

Claims (8)

  1. 半導体基板上に、第1の絶縁膜を介して積層された第1のメタル層で導体を配線することによって形成された一方の下側のコイル部と、
    前記第1のメタル層の上に、第2の絶縁膜を介して積層された第2のメタル層で導体を配線することによって形成された他方のコイル部と、
    前記第2のメタル層の上に、第3の絶縁膜を介して積層された第3のメタル層で導体を配線することによって形成された一方の上側のコイル部と、
    を備え、
    前記一方の下側のコイル部と前記一方の上側のコイル部との間に、前記他方のコイル部が形成された構造であることを特徴とする変成器。
  2. 前記各メタル層に導体を配線すると共に、前記第2の絶縁膜に形成された第1のビアホールと、前記第3の絶縁膜に形成された第2のビアホールとに導体を埋め込むことによって形成された接続部を備え、
    前記一方の下側のコイル部と前記一方の上側のコイル部とが、前記接続部を介して互いに接続されたことを特徴とする請求項1に記載の変成器。
  3. 前記各コイル部の外側面に沿って形成されたシールド壁部と、内側面に沿って形成されたシールド壁部との少なくとも一方を備えたことを特徴とする請求項1又は2に記載の変成器。
  4. 前記シールド壁部は、前記各メタル層に導体を配線する、又は前記各ビアホールに導体を埋め込むのと同時に形成されたことを特徴とする請求項3に記載の変成器。
  5. 前記第3のメタル層は、最上のメタル層であることを特徴とする請求項1〜4のいずれか1項に記載の変成器。
  6. 前記第1の絶縁膜を積層する前に、シールド形成用絶縁膜を介して積層されたシールド形成用メタル層で導体を配線することによって形成されたフローティングシールド部を備えたことを特徴とする請求項1〜5のいずれか1項に記載の変成器。
  7. 前記フローティングシールド部は、前記各コイル部の内側領域と外側領域とに、同じ幅の複数の導体を等間隔で配線することによって形成されたことを特徴とする請求項6に記載の変成器。
  8. 前記フローティングシールド部は、最下のメタル層であることを特徴とする請求項6又は7に記載の変成器。
JP2010285748A 2010-12-22 2010-12-22 変成器 Active JP5357136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010285748A JP5357136B2 (ja) 2010-12-22 2010-12-22 変成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010285748A JP5357136B2 (ja) 2010-12-22 2010-12-22 変成器

Publications (2)

Publication Number Publication Date
JP2012134354A true JP2012134354A (ja) 2012-07-12
JP5357136B2 JP5357136B2 (ja) 2013-12-04

Family

ID=46649603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010285748A Active JP5357136B2 (ja) 2010-12-22 2010-12-22 変成器

Country Status (1)

Country Link
JP (1) JP5357136B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103760395A (zh) * 2014-01-02 2014-04-30 国家电网公司 一种gis用多输出电子式电压互感器
WO2015079773A1 (ja) * 2013-11-28 2015-06-04 株式会社村田製作所 電磁石、カメラレンズ駆動装置及び電磁石の製造方法
JP2020202255A (ja) * 2019-06-07 2020-12-17 株式会社デンソー 電子装置
CN112490213A (zh) * 2020-11-13 2021-03-12 西安理工大学 一种基于同轴硅通孔的三维变压器
JP2021086946A (ja) * 2019-11-28 2021-06-03 株式会社デンソー パルストランス

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
JPH05135951A (ja) * 1991-11-15 1993-06-01 Matsushita Electric Works Ltd 平面型トランス
JPH0689810A (ja) * 1991-08-27 1994-03-29 Amorphous Denshi Device Kenkyusho:Kk 磁性薄膜トランス
JPH10163422A (ja) * 1996-11-29 1998-06-19 Mitsumi Electric Co Ltd 半導体集積回路装置
JPH10208940A (ja) * 1997-01-26 1998-08-07 T I F:Kk インダクタ素子
JP2002025824A (ja) * 2000-07-11 2002-01-25 Japan Science & Technology Corp 平面型磁気素子及びその装置
JP2002262545A (ja) * 2001-02-28 2002-09-13 Toshiba Corp 半導体装置
JP2003347123A (ja) * 2002-05-29 2003-12-05 Taiyo Yuden Co Ltd 薄膜インダクタ及びそれを利用した電子機器
WO2004107444A1 (ja) * 2003-05-29 2004-12-09 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP2006173145A (ja) * 2004-12-10 2006-06-29 Sharp Corp インダクタ、共振回路、半導体集積回路、発振器、通信装置
JP2006310533A (ja) * 2005-04-28 2006-11-09 Matsushita Electric Ind Co Ltd インダクタ素子
JP2008198929A (ja) * 2007-02-15 2008-08-28 Sony Corp バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器
JP2009130457A (ja) * 2007-11-20 2009-06-11 Fujitsu Ltd 半導体集積回路及び電子回路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
JPH0689810A (ja) * 1991-08-27 1994-03-29 Amorphous Denshi Device Kenkyusho:Kk 磁性薄膜トランス
JPH05135951A (ja) * 1991-11-15 1993-06-01 Matsushita Electric Works Ltd 平面型トランス
JPH10163422A (ja) * 1996-11-29 1998-06-19 Mitsumi Electric Co Ltd 半導体集積回路装置
JPH10208940A (ja) * 1997-01-26 1998-08-07 T I F:Kk インダクタ素子
JP2002025824A (ja) * 2000-07-11 2002-01-25 Japan Science & Technology Corp 平面型磁気素子及びその装置
JP2002262545A (ja) * 2001-02-28 2002-09-13 Toshiba Corp 半導体装置
JP2003347123A (ja) * 2002-05-29 2003-12-05 Taiyo Yuden Co Ltd 薄膜インダクタ及びそれを利用した電子機器
WO2004107444A1 (ja) * 2003-05-29 2004-12-09 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP2006173145A (ja) * 2004-12-10 2006-06-29 Sharp Corp インダクタ、共振回路、半導体集積回路、発振器、通信装置
JP2006310533A (ja) * 2005-04-28 2006-11-09 Matsushita Electric Ind Co Ltd インダクタ素子
JP2008198929A (ja) * 2007-02-15 2008-08-28 Sony Corp バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器
JP2009130457A (ja) * 2007-11-20 2009-06-11 Fujitsu Ltd 半導体集積回路及び電子回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079773A1 (ja) * 2013-11-28 2015-06-04 株式会社村田製作所 電磁石、カメラレンズ駆動装置及び電磁石の製造方法
US10147529B2 (en) 2013-11-28 2018-12-04 Murata Manufacturing Co., Ltd. Electromagnet, camera lens driving device, and production method of electromagnet
CN103760395A (zh) * 2014-01-02 2014-04-30 国家电网公司 一种gis用多输出电子式电压互感器
JP2020202255A (ja) * 2019-06-07 2020-12-17 株式会社デンソー 電子装置
JP2021086946A (ja) * 2019-11-28 2021-06-03 株式会社デンソー パルストランス
JP7259715B2 (ja) 2019-11-28 2023-04-18 株式会社デンソー パルストランス
CN112490213A (zh) * 2020-11-13 2021-03-12 西安理工大学 一种基于同轴硅通孔的三维变压器

Also Published As

Publication number Publication date
JP5357136B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
US9978512B2 (en) Circuit device
KR101304387B1 (ko) 자기 필름 개선 인덕터
US9269485B2 (en) Method of creating spiral inductor having high Q value
US9209130B2 (en) Semiconductor device having ground shield structure and fabrication method thereof
US20150348687A1 (en) Isolated power converter with magnetics on chip
US20090140383A1 (en) Method of creating spiral inductor having high q value
JP5357136B2 (ja) 変成器
US20010013820A1 (en) High efficiency thin film inductor
JP5551480B2 (ja) 半導体装置および半導体装置の製造方法
KR20050039575A (ko) 반도체 장치
CN103165567A (zh) 具有通孔的电感器
US10716212B2 (en) LC device and method of manufacturing LC device
JP6030107B2 (ja) 回路装置
JP4413687B2 (ja) トランス回路およびその製造方法
US7504923B1 (en) Inductor structure
KR101629890B1 (ko) 코일 부품 및 이를 포함하는 전원공급장치
JP2006310533A (ja) インダクタ素子
WO2022153916A1 (ja) 変成器
JP2011124250A (ja) スパイラルインダクタおよびこれを用いたトランス
JP6238323B2 (ja) 回路装置
US20240013973A1 (en) Coil component, and substrate with integrated coil

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130829

R150 Certificate of patent or registration of utility model

Ref document number: 5357136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350