WO2004107444A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2004107444A1
WO2004107444A1 PCT/JP2003/006780 JP0306780W WO2004107444A1 WO 2004107444 A1 WO2004107444 A1 WO 2004107444A1 JP 0306780 W JP0306780 W JP 0306780W WO 2004107444 A1 WO2004107444 A1 WO 2004107444A1
Authority
WO
WIPO (PCT)
Prior art keywords
inductor
shield
semiconductor device
wiring
frequency
Prior art date
Application number
PCT/JP2003/006780
Other languages
English (en)
French (fr)
Inventor
Kazuyasu Nishikawa
Yasushi Hashizume
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to DE60317905T priority Critical patent/DE60317905T2/de
Priority to JP2005500217A priority patent/JPWO2004107444A1/ja
Priority to EP03733173A priority patent/EP1538672B1/en
Priority to US10/520,265 priority patent/US20050247999A1/en
Priority to PCT/JP2003/006780 priority patent/WO2004107444A1/ja
Priority to CNB038152835A priority patent/CN100375283C/zh
Publication of WO2004107444A1 publication Critical patent/WO2004107444A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a semiconductor device provided with a high-frequency circuit having an inductor. Rice field
  • a semiconductor device having a high-frequency circuit includes an inductor in addition to a resistor and a capacitor.
  • High-frequency circuits can be matched by combining the action of the inductor and the action of the capacity.
  • electromagnetic waves are emitted from the inductor. Therefore, if other elements (transmission line, capacity, resistance, other inductor) exist around the inductor, electromagnetic coupling (electromagnetic interference) occurs between the element and the inductor.
  • electromagnetic interference occurs between the inductors, a mutual inductance occurs, which changes from the desired magnitude of the inductance. In this case, the performance cannot be fully exhibited. It has been found that such a phenomenon appears remarkably when the substrate is a conductive substrate.
  • a distance is generally provided between the inductor and other elements so as to reduce electromagnetic coupling.
  • this method can reduce electromagnetic interference, the length of the line connecting the elements increases. For this reason, another problem occurs in that the line loss increases. Also, since it is difficult to reduce the size of the circuit, high integration cannot be achieved. Therefore, in addition to the above-described method, a technique has been proposed in which a guide ring is arranged over a wide area around an inductor to suppress electromagnetic interference. Specifically, a guard ring is formed in the active region of the semiconductor (for example, in the silicon substrate itself, or in the case of a silicon substrate into which electrons or holes have been injected) to separate the active regions. Accordingly, it is possible to suppress electromagnetic interference between the other elements around the inductor and the inductor via the silicon substrate, and to reduce noise due to the electromagnetic interference.
  • the guard ring is formed so as to surround the conductor, the size of the guard ring is more than 1.5 times the diameter of the spiral pattern of the conductor. For this reason, in the above-mentioned semiconductor device, the area occupied by guard ring becomes large. Also, no other elements can be placed on the area within the guard ring. Therefore, a problem occurs in that it is not possible to reduce the size of the circuit or achieve high integration.
  • the above configuration is effective for electromagnetic interference via the silicon substrate, but it is difficult to prevent electromagnetic interference in the horizontal direction of the substrate.
  • the guard ring is often connected to the silicon substrate or ground, and other elements around the inductor may be electromagnetically affected by the guard ring.
  • the element around the inductor is also closer to the guard ring formed to surround the inductor.
  • a high-frequency signal flowing through the inductor or the element propagates based on this potential when a ground exists near the propagation path. For this reason, the stray capacitance increases between the inductor and the surrounding element and the guide ring.
  • the resistance thereof is much higher than that of a wiring material such as aluminum copper. Therefore, even if the guard ring is connected to ground, the resistance of the guard ring will be between itself and the ground, and the potential of the guard ring will be higher than that of other elements connected to ground. In this case, the high-frequency signal propagates with reference to a potential slightly higher than the ground, which causes deterioration of the characteristics of the inductor.
  • this configuration can prevent noise and electromagnetic interference through the silicon substrate, but cannot prevent electromagnetic interference in the horizontal direction with the substrate.
  • the Q value Quality Factor
  • the self-resonant frequency the frequency at which the Q value becomes zero
  • the ground electrode provided on the side of the inductor can be defined as the return of the high-frequency signal, but the return cannot be defined on the input terminal side and the output terminal side of the inductor. For this reason, it was not possible to suppress the radiation of electromagnetic waves from the inductor, and there was a problem that other elements existing around the inductor were affected.
  • a resistive layer is provided between the inductor and the silicon substrate, and a discontinuous conductive pattern connected to the ground is arranged between the outer periphery of the inductor and the spiral pattern thereof (for example, 2 0 0 2—3 0 5 11 0).
  • a discontinuous conductive pattern connected to the ground is arranged between the outer periphery of the inductor and the spiral pattern thereof (for example, 2 0 0 2—3 0 5 11 0).
  • a semiconductor device includes an inductor formed by forming conductor wiring in a spiral shape on a semiconductor substrate, and a continuous circuit in which a part provided along the outer periphery of the spiral pattern of the inductor is opened. And a shield electrically connected to the ground potential. With this configuration, the shield can function as a return path for a high-frequency signal that propagates through the conductor. As a result, it is possible to reduce electromagnetic interference between the inductor and other elements arranged around the inductor.
  • the width of the shield wiring and the distance between the shield and the outer edge of the wiring of the conductor are at least equal to the spiral width of the conductor. And are configured to have the same size as the distance between the pins.
  • a semiconductor device has a plurality of wiring layers on a semiconductor substrate, an inductor is provided in any of these wiring layers, and a shield is the same as the wiring layer provided with the inductor. Z or provided on a different wiring layer.
  • a semiconductor device includes an inductor formed by forming a conductor wiring in a spiral shape on a semiconductor substrate and a portion provided along an inner circumference of the spiral pattern of the inductor.
  • a shield made of continuous conductor wiring and electrically connected to the ground potential. With this configuration, the shield can function as a return path for a high-frequency signal propagating through the inductor. As a result, it is possible to reduce electromagnetic interference between the inductor and other elements arranged around the inductor.
  • the width of the shield is configured to be at most the same as the width of the inductor.
  • FIG. 1 is a transmission plan view of a semiconductor device according to a first embodiment of the present invention as seen through a passivation film and an interlayer film from above.
  • FIG. 2 is a top view showing the pattern of the semiconductor device of the present invention.
  • FIG. 3 is a cross-sectional view of the semiconductor device in FIG. 1 taken along line AA.
  • Fig. 4 is a top view showing the positional relationship between the inductor and the shield.
  • FIG. 5A is a top view showing the shape of the shield 6a in the semiconductor device according to the first embodiment
  • FIG. 5B is a top view showing the shape of the shield 6b
  • ⁇ ' is a top view showing the shape of the shield 6a in the semiconductor device according to the first embodiment
  • FIG. 5B is a top view showing the shape of the shield 6b
  • FIG. Is is a top view showing the shapes of the shield 6c and the shield 6d.
  • FIG. 6 is a cross-sectional view of the semiconductor device in FIG. 3 taken along line B-: B.
  • FIG. 7 is a diagram showing an equivalent circuit model of an inductor formed on a silicon substrate. '
  • FIG. 8 is a cross-sectional view showing a magnetic field effect in the inductor wiring.
  • FIG. 9 is a transparent plan view of a configuration in which a shield is provided only on the same aluminum wiring layer as that of the inductor, as seen through the passivation film and the interlayer film from above.
  • FIG. 10 is a cross-sectional view of the semiconductor device in FIG. 9 taken along the line CC.
  • FIG. 11 is a view showing a cutout portion provided in a shielded wiring.
  • FIG. 12 is a cross-sectional view of the semiconductor device having the configuration of the first embodiment provided with a ground, ground, and shield, similarly to FIG.
  • FIG. 13 is a view showing a patterned ground shield.
  • FIG. 14 is a transmission plan view of the semiconductor device according to the second embodiment of the present invention, as seen through a passivation film and an interlayer film from above.
  • FIG. 15 is a cross-sectional view of the semiconductor device shown in FIG. You.
  • FIG. 16 is a cross-sectional view of a semiconductor device in which a patterned ground-shield is provided in the first aluminum wiring layer of Comparative Example 3 at the same position as the line D-D in FIG. It is.
  • FIG. 1 is a transmission plan view of a semiconductor device according to a third embodiment of the present invention as seen through a passivation film and an interlayer film from above.
  • FIG. 18 is a transmission plan view of the semiconductor device according to the fourth embodiment of the present invention, as seen through a passivation film and an interlayer film from above.
  • FIG. 19 is a transmission plan view of the semiconductor device according to the fifth embodiment of the present invention, viewed from above through a passivation film and an interlayer film.
  • FIG. 1 is a transmission plan view of the semiconductor device according to the first embodiment of the present invention as seen through a passivation film and an interlayer film from above
  • FIG. 2 is an inductor pattern of the present semiconductor device.
  • FIG. 1 In the semiconductor device according to the present embodiment, as shown in FIG. 1, a shield 6a is provided so as to surround an inductor 1 in which wiring is laid on a spiral. As shown in FIG. 2, the dimensions of the inductor 1 are, for example, that the wiring width W i is 10 m, the interval A in the spiral pattern is 2 ⁇ m, and the number of turns is 2.5.
  • the high-frequency signal input from the input terminal 2 is output from the output terminal 3 through the lead wire 4, the inductor 1, and the lead wire 5.
  • FIG. 3 is a cross-sectional view of the semiconductor device shown in FIG. 1 taken along line AA
  • FIG. 4 is a top view showing a positional relationship between an inductor and a shield.
  • the semiconductor device according to the present embodiment has a four-layer aluminum wiring layer (hereinafter referred to as aluminum wiring) laminated on a silicon substrate 10 via an insulating layer using a CMOS process. Layer).
  • the inductor 1 and the lead wire 4 are formed in the uppermost fourth aluminum wiring layer covered with the passivation film.
  • the lead 5 is formed in the third aluminum wiring layer and is electrically connected to the inductor 1 via the via hole 8a.
  • Shields 6b, 6c and 6d are provided below the shield 6a formed of the fourth aluminum wiring layer so as to surround the inductor 1. These shields 6b, 6c and 6d are formed on the third, second and first aluminum wiring layers, respectively, as shown in FIG. Then, the shield 6b and the shield 6c are electrically connected via the via hole 8b, and the shield 6c and the shield 6d are electrically connected via the via hole 8c. The shield 6 d is electrically connected to the silicon substrate 10 via the contact hole 9.
  • the dimensions of these shields are such that the wiring width Ws of the inductor 1 is 10 ⁇ m and the wiring width Ws is 2 ⁇ m.
  • the shield wiring width W s is formed at least as large as the interval A in the spiral pattern of the inductor 1.
  • the distance C between the outer edge of the inductor 1 and the outer edges of the shields 6a to 6d was set to 4 zm, which is larger than the interval A (2 m) of the inductor 1.
  • a via hole 8b (or via hole) for electrically connecting between the shield 6b and the shield 6c (or between the shield 6c and the shield 6d). 8c) is located at a position where the distance B from the center to the outer edge of The pitch P between adjacent via holes was set to 2 ⁇ m.
  • the pitch P is preferably equal to or greater than the interval A of the inductor 1 and equal to or less than 1/4 of the wavelength of the high-frequency signal in order to prevent loss of the high-frequency signal resonating at the via-hole interval.
  • via holes 8b and 8c are arranged such that their centers are located on the center line of the shield wiring.
  • FIG. 5A is a top view showing the shape of the shield 6a in the semiconductor device according to the first embodiment
  • FIG. 5B is a top view showing the shape of the shield 6b
  • the shield 6 a has a ring shape that is open at the position where the lead wire 4 is to be disposed.
  • the shield 6b has a ring shape that is open at the position where the lead wire 5 is disposed (see FIG. 5B).
  • the shields 6c and 6d are composed of an open portion of the ring of the shield 6a, an open portion of the ring of the shield 6b, and four other portions separated from the other two portions (the fifth portion). (See Figure C). At least one of these shields 6a to 6d is electrically connected to a high-frequency ground. As a result, all the shields 6a to 6d in the present embodiment have the same potential as the high-frequency ground.
  • FIG. 6 is a cross-sectional view of the semiconductor device shown in FIG. 3 taken along the line BB.
  • the silicon substrate surface immediately below the trench separating section 7 and the shield 6 d provided immediately below the inductor 1 is shown. Is shown.
  • the trench separating section 7 is formed by laminating a silicon oxide film or the like on a trench formed on the silicon substrate 10 and flattening it by CMP (Chemical Mechanical Polishing).
  • a dummy pad not shown in FIG. Must be located above 10.
  • the dummy pad serves as an index of the progress of polishing and the completion of polishing in the CMP process, and is usually made of a silicon oxide film.
  • the silicon substrate 10 whose only part corresponding to the shield shape is shown in the figure is electrically connected to the shield 6 d via the contact hole 9.
  • the P concentration at the surface of the contact portion between the silicon substrate 10 and the contact hole is increased by ion implantation.
  • the contact resistance of contact hole 9 can be reduced.
  • the silicon substrate 10 is electrically connected to the high-frequency ground via the shields 6 a to 6 d, the via holes 8 a to 8 c, and the contact holes 9. Therefore, the potential of the silicon substrate 9 becomes equal to the high-frequency ground and is stabilized.
  • FIG. 7 is a diagram showing an equivalent circuit model of an inductor formed on a silicon substrate, and a semiconductor device according to the present invention can be represented by a similar model.
  • the illustrated example shows a typical pie-type equivalent circuit of an inductor formed on a silicon substrate.
  • L s is the inductance of the inductor 1
  • R s is the resistance of the inductor 1
  • C s is the terminal capacitance between the input terminal 2 and the output terminal 3.
  • C oxl and C ox 2 are the oxide film capacitances of the input terminal 2 and the output terminal 3, respectively.
  • the components defined by the inductance L s, the resistance R s, the terminal capacitance C s, and the oxide film capacitances C ox1 and C ox 2 are formed on the silicon substrate 10.
  • the output terminal 3 has a silicon substrate resistance R si 2.
  • a return path corresponding to the signal line is generally required.
  • the shield 6a disposed close to the periphery of the inductor plays a role of a return path for a high-frequency signal.
  • the high-frequency signal input from the input terminal 2 is output from the output terminal 3 after entering the inductor 1 and the shields 6a to 6d functioning as a return path.
  • the characteristics of the inductor 1 are affected by the resistance of the shields 6a to 6d. Specifically, the value of the resistance component R s of the inductor 1 in FIG. 7 increases. On the other hand, in the case where a guard ring is formed on a silicon substrate in the conventional manner instead of these shields 6a to 6d, the resistance is much larger than the resistance of the aluminum wiring. The value of the resistance component R s of Duc 1 also increases. As described above, when the value of the resistance component Rs of the inductor 1 increases, the slope of the Q value in the low frequency region decreases, and the loss of the high frequency signal increases.
  • shields 6a to 6c are formed by aluminum wiring having high conductivity (low resistivity).
  • the wiring material is not limited to aluminum, but may be any metal having higher conductivity (lower resistivity) than the substrate.
  • a similar effect can be obtained by forming the conductor using a conductor such as copper or gold.
  • each wiring width W s of the shields 6 a to 6 c is formed to have a dimension (at least the same dimension as the interval A) of the interval A of the spiral pattern of the inductor 1. If these dimensional conditions are met, it is not necessary that the widths of the shields 6a to 6c are all the same.
  • the upper limit of the shield wiring width W s is as follows: Approximately the radius of the button. Further, the distance C between the shield 6a (or the shields 6b and 6c) and the outer edge of the inductor 1 is also larger than the distance A between the spiral pad 1 and the inductor 1 of the spiral. (At least the same size as the interval A).
  • the magnetic field generated from the spiral inductor like Inductor 1 is generated in a part where the wiring is dense (between wires in which current flows in the same direction with the same symbol attached to the wiring cross section). Act in directions to cancel each other out.
  • areas where wiring is sparse in the figure, wirings in which current flows in different directions with different symbols attached to the wiring cross section), they act in the same direction. As a result, a strong magnetic flux is generated at the center of the spiral of Inductor 1.
  • the magnetic flux flowing from the outside to the inside is canceled by the magnetic flux generated in the adjacent wiring.
  • the magnetic flux from the inside to the outside is not affected by the canceling direction because there is no wiring adjacent to the outside.
  • the magnetic flux generated from the inside to the outside of the innermost wiring of the spiral of Induct. 1 cancels the magnetic flux generated in the wiring adjacent to the outside. Also, the magnetic flux from the outside to the inside is not affected in the direction to cancel out because there is no wiring adjacent inside. Therefore, the entire inductor 1, Lee Ndaku evening wraparound flux from the outside of the 1 to the center, the magnetic flux strength s I port from the center to the outside "buy.
  • the interval A of the inductor 1 is an important factor in determining the characteristics of the inductor 1 itself, and is also specified as the minimum unit of dimension in determining the wiring dimensions and their positional relationship. You can also.
  • the high-frequency current has a high current density on the surface of the conductor due to the skin effect. For this reason, the width dimension of the wiring layer has a large effect on the wiring resistance. For example, if the wiring width W i of the inductor 1 is 10 / m and the wiring width W s of the shield is 2 / m, the wiring resistance of the shield is 5 times higher than that of the inductor 1. You can think that it becomes.
  • the shield wiring resistance of the shield increases, the function as a high-frequency ground decreases, and the resistance component Rs of the inductor 1 increases. For this reason, it is necessary to reduce the shield wiring resistance as much as possible. However, if the shield wiring width Ws is increased to reduce the wiring resistance, the miniaturization of the semiconductor device is limited.
  • the shield is Found that it can function as a password.
  • the width Ws of the shield is defined to be a dimension larger than the interval A of the inductor 1 (at least the same dimension as the interval A). did.
  • the shield wiring width Ws is configured to be the same as the radius of the spiral pattern of the inductor 1, the inductor circuit including the shield The diameter of the section is twice as large as the spiral pattern of the main body of the inductor. In other words, the area of the circuit of the inductor is four times the area occupied by the spiral pattern of the body of the inductor. Therefore, in the semiconductor device according to the first embodiment, at most, the radius of the spiral pattern of the inductor 1 is specified as the upper limit of the shield wiring width Ws as the allowable range of dimensions.
  • the shield in order for the shield provided around the inductor 1 to function as a return path for a high-frequency signal, the shield must be close to the outer edge of the inductor 1.
  • the distance C between the shield and the outer edge of the inductor 1 is too small, the high-frequency signal that enters the inductor 1 from the input terminal 2 will be more shielded than will be output through the inductor 1.
  • the route through the road is easier to pass. For this reason, the inductance Ls and the Q value are deteriorated, and the inter-terminal capacitance Cs is also increased.
  • the optimal dimensions of the distance C between the shield and the outer edge of the inductor 1 were analyzed and examined in consideration of the desired characteristic conditions to be given to the semiconductor device and design rules in the manufacturing process.
  • the distance C is at least as large as the distance A between the inductors 1, the characteristics of the semiconductor device will not be degraded, and the shields will not be affected by the high-frequency current flowing through the inductor 1.
  • the distance C between the shield and the outer edge of the conductor 1 is set to a dimension larger than the distance A of the conductor 1 (at least the same dimension as the distance A). Stipulated.
  • the shield acting as the return path can be brought closest to the signal line 1 and the input terminal 2 without deteriorating the characteristics of the semiconductor device.
  • the high-frequency signal input from the input terminal 2 and the inductor 1 easily escapes to the shield, but the high-frequency signal easily returns to the output terminal 3. Therefore, the inter-terminal capacitance C s in the equivalent circuit shown in FIG. 7 can be reduced to a negligible value. That is, a path through which the high-frequency signal passes from the input terminal 2 to the output terminal 3 can be stably secured. As a result, electromagnetic interference between elements disposed around the inductor 1 can be reduced.
  • the propagation path of the high-frequency signal depends on the capacitance C s between the terminals of the inductor 1 and the parasitic capacitance existing between the inductor 1 and the elements arranged therearound. Determined by size. At this time, if the potential of the element arranged around the inductor 1 is lower than that of the inductor 1 and the parasitic capacitance between the element and the element is smaller, the high-frequency signal flows through the path on the element side. It will be easier. For this reason, the propagation path of the high-frequency signal is not stable, and electromagnetic interference may occur with the elements arranged around the inductor.
  • the wiring width W s of the shield and the distance C between the shield and the outer edge of the inductor 1 are set to be equal to or larger than the distance A of the inductor 1. (At least as large as the spacing A), the shield functions as a high-frequency ground, and it is possible to reduce electromagnetic interference with the elements around the inductor.
  • FIG. 9 shows a configuration in which a shield 6a is provided only in the fourth aluminum wiring layer, which is the same as that of the inductor 1. Show.
  • FIG. 10 is a cross-sectional view of the semiconductor device shown in FIG. 9 taken along line C-C.
  • Inductor 1 formed of the fourth aluminum wiring layer has a wiring width W i of 10 ⁇ 111, an interval A between inductors 1 of 2 zm, and a number of turns of 2.5.
  • Leader wire 5 is formed of the third aluminum wiring layer, and 1 is connected to via hole 8a. Therefore, the high-frequency signal input from the input terminal 2 is output from the output terminal 3 through the lead wire 4, the inductor 1, and the lead wire 5.
  • the shield 6a of the fourth aluminum wiring layer has the wiring pattern shown in FIG. 5A and is formed so as to satisfy the dimensional conditions described above.
  • the wiring width W s of the shield 6 a is set to 10 m, which is a dimension equal to or larger than the interval A of the inductor 1.
  • the distance C between the shield 6a and the outer edge of the inductor 1 is also set to 2 m which is within the dimension range of the interval A of the inductor 1 or more.
  • the shield 6a has no electrical connection with the silicon substrate 10 and is connected to a high-frequency ground (not shown).
  • Table 1 shows the measurement results of the characteristics of the configuration shown in Fig. 9 and other configurations.
  • Table 1 shows the measurement results of the characteristics of the configuration shown in Fig. 9 and other configurations.
  • a configuration in which the shield 6a is removed from the configuration in FIG. has the same components as the configuration in Fig. 9, but the distance C between the shield 6a and the outer edge of the inductor 1 is set to 1 m which is not within the dimension range of the interval A of the inductor 1 or more.
  • the result is referred to as Comparative Example 2.
  • the semiconductor device according to FIG. 9 and Comparative Examples 1 and 2 can be represented by an equivalent circuit model as shown in FIG.
  • Table 1 shows the values derived from the measurement results for the inductance L s, the resistance R s, and the terminal capacitance C s between the input terminal 2 and the output terminal 3 of the inductor 1 in these equivalent circuit models. Is shown.
  • Table 1 shows the measured values of Q factor (Quality Factor), self-resonant frequency, and loss in the 5.2 GHz high-frequency signal of Inductor 1.
  • the self-resonant frequency is the frequency at which the Q value becomes zero. (table 1 )
  • the distance C is an important factor that determines the characteristics of the present semiconductor device.
  • the distance C between the terminals is significantly reduced by defining the distance C within the above-mentioned dimension range determined by examining the comparison results of the actually measured values as shown in Table 1.
  • electromagnetic interference between elements around the inductor 1 can be reduced, and it is hoped that the characteristics of the semiconductor device will be greatly improved.
  • This effect can be further improved by providing a shield below the shield 6a as in the configuration shown in FIG.
  • the shield 6a provided around the inductor 1 is surrounded by the inductor 1 continuously and a part thereof is opened. It has a shape. The reason for opening a part of the shield in this way is to prevent the formation of a path through which induced current flows in the shield due to electromagnetic induction from the inductor 1.
  • induced current can also be effectively prevented by dividing the shield wiring into a plurality of portions as shown by shields 6c and 6d shown in FIG. 5C.
  • a path connecting to the high-frequency ground must be provided for each division. If such a path is provided on the same aluminum wiring layer, the wiring pattern may be complicated or the wiring area may be increased, thereby restricting the element arrangement area.
  • the semiconductor device when the shields 6c and 6d divided into a plurality as shown in FIG. In the lower layer, continuous shields 6a and 6b as shown in FIG. 5A and FIG. 5B are arranged. Then, the divided portions of the shields 6c, 6d and the shields 6a, 6b are electrically connected to each other across the aluminum wiring layer by via holes or the like.
  • the shields 6a and 6b can be connected to the high-frequency ground from any direction around the shield, if any of the shields 6a and 6b is connected to the high-frequency ground, the shields 6a and 6b can be connected to the high-frequency ground. There is no need to connect the high-frequency ground to each of the divisions 6c and 6d. This does not complicate the wiring pattern and does not unnecessarily consume the element arrangement area.
  • via holes for electrically connecting the shields of the respective aluminum wiring layers are arranged at a pitch of 2 ⁇ m.
  • the via hole pitch P should be not less than the interval A of the inductor 1 and not more than / of the wavelength of the high frequency signal in order to prevent loss due to the high frequency signal resonating at the via hole interval. Is preferred.
  • the shields 6 a and 6 b which have a continuous shape with a part open and are connected to the high-frequency ground surround the spiral Louis Duck 1.
  • the return path of the high-frequency signal can be stabilized, and the electromagnetic interference with other elements arranged around the inductor 1 can be reduced.
  • since a part of the shields 6 and 6b are opened it is possible to prevent the induction current path from being formed in the shield by the electromagnetic induction from the inductor 1 during the shield.
  • the width W s of the shield and the distance C between the shield and the outer edge of the conductor 1 are equal to or larger than the distance A between the spiral patterns of the conductor 1 ( (At least the same size as the interval A), so that the shield can be stabilized as a return path for a high-frequency signal without deteriorating the characteristics of the semiconductor device.
  • This makes it possible to reduce the terminal capacitance C s, which is a parasitic element generated in the inductor 1, thereby stably securing a path through which a high-frequency signal passes from the input terminal 2 to the output terminal 3. Electromagnetic interference between elements arranged around the inductor 1 is also reduced.
  • the silicon substrate 10 and the shield 6 d are connected via the contact hole 9 .
  • the silicon substrate 10 is connected to the silicon substrate 10.
  • Capacitance component between shield 6 d It is also possible to connect as high frequency. Therefore, the silicon substrate and silicon
  • a dummy pad is conventionally arranged near the outer periphery of Inductor 1.
  • this dummy pad causes an increase in stray capacitance, and if it is placed close to the inductor 1, it becomes a factor that changes its characteristics.
  • the shield since the shield is arranged close to the outer periphery of the inductor 1, the shield plays the role of a dummy pad and is arranged close to the periphery of the inductor 1. This eliminates the necessity, so that the influence of the dummy pad of the CMP can be reduced.
  • the dummy pad itself which should be installed, can be omitted.
  • the present invention is not limited to this.
  • the present invention can be effectively applied to an inductor formed by a process other than the CMOS process or an inductor formed on a substrate other than the silicon substrate.
  • the shield according to the first embodiment When a conductive substrate such as a silicon substrate is used, by combining the shield according to the first embodiment with the patterned ground shield, it is arranged around the inductor 1. Interference and conductivity with other elements The loss due to the substrate can be further reduced.
  • FIG. 12 is a cross-sectional view of a semiconductor device in which a patterned ground shield is provided in the configuration of the first embodiment, as in FIG.
  • the ground 'shield 13 is made up of a plurality of strip-shaped wiring sections, and is provided on the upper surface of the trench separating section 7. Further, contact holes 14 for electrically connecting to the ground are arranged around the contact holes as shown in the top view of FIG.
  • FIG. 14 is a transparent plan view of the semiconductor device according to the second embodiment of the present invention as seen through the passivation film and the interlayer film from above
  • FIG. 15 is a semiconductor device shown in FIG. 1 is a cross-sectional view taken along line D-D.
  • a shield 6e is provided so as to surround the inductor 1 in which the wiring is spirally laid.
  • the inductor 1 has a wiring width W i of 10 zm, an interval A of the spiral pattern of 2 zm, and a number of turns of 2.5.
  • W i 10 zm
  • a of the spiral pattern of 2 zm As shown in FIG.
  • the semiconductor device according to the present embodiment has four aluminum wiring layers laminated on a silicon substrate 10 with an insulating layer interposed therebetween using a CM0S process. I have. Inductor 1 is formed on the fourth aluminum wiring layer and the third aluminum wiring layer, respectively, and is electrically connected via the via holes 8b across the respective aluminum wiring layers.
  • the lead wire 4 is formed on the uppermost fourth aluminum wiring layer covered with the passivation film 12 together with the inductor 1.
  • the lead wire 5 is formed in the second aluminum wiring layer and is connected to the third aluminum wiring layer via the vial 8b and the inductor 1.
  • the high-frequency signal input from the input terminal 2 is output from the output terminal 3 through the lead wire 4, the inductor 1 and the lead wire 5 of both aluminum wiring layers.
  • the shield 6e is formed of the first aluminum wiring layer farthest from the inductor 1, and has the same shape as the shield 6b shown in FIG. 5B.
  • the wiring width W s of the shield 6 e is set to 2 m, which is equal to the interval A of the spiral pattern of the inductor 1.
  • the shield 6 e is electrically connected to the silicon substrate 10 via the connection hole 9.
  • Contact hole 9 was located at a distance B from the center of the contact hole to the outer edge of inductor 1 at 5 ⁇ m, and pitch P between adjacent contact holes was 2 // m. .
  • the pitch P is preferably equal to or more than the interval A of the inductor 1 and equal to or less than 1/4 of the wavelength of the high-frequency signal in order to prevent loss due to a high-frequency signal resonating at the via-hole interval.
  • the contact hole 9 is arranged such that its center is located on the center line of the wiring of the shield 6e.
  • the inductor 1 is provided in the two layers of the fourth and third aluminum wiring layers, and the shield 6 e is provided only in the lowermost first aluminum wiring layer farthest from the inductor 1. Provided.
  • Table 2 shows the measurement results of the characteristics of the semiconductor device according to the present embodiment (indicated by D in Table 2) and the conventional semiconductor device.
  • the semiconductor device of Comparative Example 3 has a structure obtained by removing the shield 6e from the semiconductor device according to the second embodiment (indicated by E in Table 2).
  • the semiconductor device of Comparative Example 4 has a structure in which a patterned ground shield 13a is provided on the first aluminum wiring layer of the semiconductor device of Comparative Example 3 (see FIG. 16). This is indicated by F in Table 2). It is assumed that the patterned ground shield 13a has a pattern similar to that shown in FIG. 13, for example.
  • the semiconductor device according to the second embodiment and the comparative examples 3 and 4 can be represented by an equivalent circuit model as shown in FIG.
  • Table 2 shows the values derived from the measurement results for the inductance L s, the resistance R s, and the terminal capacitance C s between the input terminal 2 and the output terminal 3 of the inductor in these equivalent circuit models. Is shown.
  • Table 2 shows the measured values of Q factor (Quality Factor), self-resonant frequency, and loss for the 5.2 GHz high frequency signal of Inductor 1.
  • the self-resonant frequency is the frequency at which the Q value becomes zero.
  • the inductance Ls of the second embodiment is almost the same as that of the third comparative example, but the resistance component Rs of the first inductor is slightly higher.
  • the capacitance Cs between terminals in the configuration according to Comparative Example 3 is about 8 fF.
  • the value is much smaller than 8 fF and is small enough to be ignored (in Table 2, a symbol is attached).
  • Comparative Example 4 the effect of reducing the loss is obtained by the patterned ground 'shield 13a, but the resistance R s is higher than in other configurations. Therefore, the Q value decreases. Furthermore, since the self-resonant frequency is reduced as compared with other configurations, there is a problem that the applicable frequency range of the inductor 1 is narrowed.
  • the high-frequency signal input to Inductor 1 is affected by the resistance of the shield.
  • the resistance component Rs of the inductor 1 slightly increases as shown in Table 2. I do.
  • the Q value is slightly lower.
  • the inter-terminal capacitance C s is reduced to a negligible degree by the shield 6 e, so that the self-resonant frequency does not deteriorate and the applied frequency range of the inductor 1 does not change. Therefore, there is no practical problem.
  • Inductor 1 is provided in two layers, it is possible to use high-current high-frequency signals that cannot be passed through Inductor 1 provided in only one layer.
  • the terminal capacitance C as described in the first embodiment can be obtained.
  • the effect of reducing s is obtained. This makes it possible to suppress the occurrence of malfunctions due to electromagnetic interference as compared with other configurations o
  • the thickness of the wiring is substantially increased by providing the inductor 1 in two layers, the high current high frequency that cannot be passed by the inductor 1 provided in only one layer Signals can also be used.
  • the wiring width W s and the distance C are longer than the spacing A (small At least the same size as the interval A), so that the shield can be stabilized as a return path for high-frequency signals without deteriorating the characteristics of the semiconductor device. .
  • the shield according to the present invention is effective even if it is formed on the aluminum wiring layer farthest from the inductor 1. Therefore, the effect can be further improved by arranging the shield in the aluminum wiring layer closer to the inductor 1. In particular, by forming a shield on part or all of the first to fourth aluminum wiring layers, the resistance of the shield connected to the high-frequency ground is reduced, and the resistance of the inductor 1 is reduced. Can be done.
  • FIG. 17 is a transmission plan view of the semiconductor device according to the third embodiment of the present invention as seen from above through a passivation film and an interlayer film.
  • the semiconductor device according to the present embodiment has four aluminum wiring layers stacked on a silicon substrate 10 via an insulating layer using a CMOS process, similarly to the first and second embodiments. .
  • the inductor 1 is formed on the uppermost fourth aluminum wiring layer covered with the passivation film 12.
  • Lead wire 4 is formed on the fourth aluminum wiring layer together with inductor 1.
  • the lead wire 5 is formed on the third aluminum wiring layer and is electrically connected to the inductor 1 of the fourth aluminum wiring layer via a via hole.
  • the high-frequency signal input from the input terminal 2a is output from the output terminal 3a through the lead wire 4, the inductor 1, and the lead wire 5.
  • the shield 6 g is formed on the same fourth aluminum wiring layer as that of the inductor 1 so as to satisfy the dimensional conditions described in the above embodiment.
  • the shield 6 g is a high-frequency signal input through the input terminal 2 a and output from the output terminal 3 a. Functions as a return path.
  • the shield 6 g is composed of the output terminal formed on the third aluminum wiring layer along the lead wire 4 with the input terminal 2 b formed integrally with the lead wire 4.
  • the wiring with 3b is electrically connected via via holes (not shown).
  • the cross-sectional shape of the lead wire 4 which is a conductor wiring provided with the input terminal 2a, and the ground wiring connected to the high-frequency durand provided with the input terminal 2b, and the output terminal 3a are provided.
  • the cross-sectional shape of the lead wire 5 which is the provided conductor wire and the ground wire connected to the high-frequency ground provided with the output terminal 3b forms a so-called coplanar strip line. Therefore, the characteristic impedance of the coplanar strip line can be adjusted by changing the distance between the signal line (lead line 4 or lead line 5) and the return line.
  • the input and output of the inductor 1 can be terminated by the characteristic impedance of the coplanar strip line, and the impedance matching with the elements arranged before and after the inductor 1 can be easily performed. It can be carried out.
  • the shield 6 g of the inductor 1 and the high-frequency ground are connected to the return of the input terminal 2 b and the output terminal 3 b. Can be connected. As a result, the area for leading the high-frequency ground to the shield 6 g of the inductor 1 can be reduced.
  • the input terminal 2b and the output terminal 3b are coplanar strip lines, but a coplanar line, a coplanar strip line, or a combination with a simple line may be used. good.
  • FIG. 18 is a plan view of a semiconductor device according to a fourth embodiment of the present invention.
  • FIG. 3 is a transmission plan view seen through a passivation film and an interlayer film.
  • the semiconductor device according to the present embodiment has four aluminum wiring layers stacked on a silicon substrate 10 via an insulating layer using a CMOS process, as in the first and second embodiments.
  • the inductor 1 is formed on the uppermost fourth aluminum wiring layer covered by the passivation film 12.
  • Lead wire 4 is formed on the fourth aluminum wiring layer together with inductor 1.
  • the lead wire 5 is formed on the third aluminum wiring layer and is electrically connected to the first aluminum wiring layer via a via hole.
  • the high frequency signal input from the input terminal 2 is output from the output terminal 3 through the lead wire 4, the inductor 1, and the lead wire 5.
  • the shields 6h and 6i are formed on the same fourth aluminum wiring layer as that of the inductor 1 so as to satisfy the dimensional conditions described in the above embodiment, and are arranged so as to surround the inductor 1 doubly. You.
  • the inter-terminal capacitance C s of the inductor 1 is reduced by the shield 6 h according to the principle described in the first embodiment.
  • the shields 6h and 6i can receive unnecessary electromagnetic waves emitted from the inductor 1 by the high-frequency signal input to the inductor 1.
  • the shields 6h and 6i that surround the inductor 1 in a multiplex form shield the electromagnetic interference with other elements around the inductor 1 by one turn. It can be reduced more effectively.
  • FIG. 1 ′ 9 is a transmission plan view of a semiconductor device according to a fifth embodiment of the present invention viewed from above through a passivation film and an interlayer film.
  • the semiconductor device according to the present embodiment has four layers of aluminum laminated on a silicon substrate 10 via an insulating layer using a CMOS process, similarly to the above-described embodiment. It has a wiring layer.
  • the inductor 1 is formed on the fourth aluminum wiring layer, which is the uppermost layer and is covered with the non-volatile film 12.
  • the lead wire 4 is formed on the fourth aluminum wiring layer together with the conductor 1.
  • the lead wire 5 is formed in the third aluminum wiring layer, and is electrically connected to the first aluminum wiring layer via the via hole.
  • the high-frequency signal input from the input terminal 2 is output from the output terminal 3 through the lead wire 4, the inductor 1, and the lead wire 5.
  • the shield 6 j is placed inside the spiral pattern of Inductor 1 as shown in Fig. 19.
  • the wiring width W i must be dimensioned so as not to affect the characteristics.
  • the interval A of the inductor 1 is defined as the closest interval allowed by the design rule in the manufacturing process. Furthermore, the wiring width W s of the shield 6 j needs to be as small as possible in order to make a space in the center of the spiral of the inductor 1.
  • the wiring width W s of the shield 6 j is set to the dimension of the wiring width W i of the inductor 1 as an upper limit, and is specified to be at least larger than the dimension allowed by a design rule in a manufacturing process. In other words, the wiring width W s of the shield 6 j is set to be smaller than the wiring width W i of the conductor 1 (at most the same size as the wiring width W i).
  • the capacitance C s between the terminals of the inductor 1 can be reduced, and electromagnetic interference with elements around the inductor 1 can be suppressed.
  • a shield is placed inside the spiral of the inductor 1 as in this embodiment.
  • the distance between the input terminal 2 and the output terminal 3 and the shield is larger than that in the configuration in which the shield is disposed outside the inductor 1.
  • the degree of reducing the terminal capacitance C s of the inductor 1 is inferior.
  • the shield 6 j is arranged on the same layer as the conductor 1, and the wiring width W s of the shield 6 j is less than or equal to the conductor width W i of the conductor 1 (at most the same size as the conductor width W i). By doing so, it is possible to have the same role as the dummy pad in the CMP process. Therefore, the stray capacitance due to the dummy pad can be reduced.
  • the semiconductor device according to the present invention has a continuous shield with a part thereof opened around the inductor, and does not limit downsizing. It can reduce electromagnetic interference between the devices, and can be applied to high-performance and small high-frequency devices.

Abstract

　半導体基板（１０）上に導体配線を渦巻き状に形成してなるインダクタ（１）と、インダクタ（１）の渦巻きパターンの外周に沿って設けた一部を開放した一連続の導体配線からなり、接地電位と電気的に接続するシールド（６ａ）とを備える半導体装置。

Description

半導体装置
技術分野
この発明は半導体装置に係り、 特にィ ンダク夕を有した高周波回路を 備えた半導体装置に関するもの明である。 田
背景技術
高周波回路を備えた半導体装置では、 抵抗やキャパシ夕の他にィ ンダ クタを備えている。 このイ ンダク夕の作用とキャパシ夕の作用を組み合 わせることで高周波回路の整合をとることができる。 ここで、 イ ンダク 夕に高周波電流が流れると、 ィ ンダク夕から電磁波が放射される。 従つ て、 イ ンダクタ周囲に他の素子 （伝送線路、 キャパシ夕、 抵抗、 他のィ ンダク夕） が存在すると、 当該素子とイ ンダク夕との間で電磁的結合 （ 電磁干渉） が生じる。 例えば、 イ ンダク夕同士が電磁干渉すると、 相互 ィ ンダク夕ンスが生じて所望のィ ンダク夕ンスの大きさから変化して し まう。 この場合、 イ ンダク夕は本来持ってる性能を発揮することができ ない。 このような現象は、 基板が導電性基板である場合に顕著に現れる ことがわかっている。
このような不具合を解消するために、 一般的には電磁的結合が小さ く なるようにイ ンダク夕と他の素子との間に距離を設けている。 しかしな がら、 この方法では、 電磁干渉の低減を図ることができるものの、 素子 間を接続する線路長が長くなつてしまう。 このため、 線路損失が大き く なるという別の不具合が生じてしまう。 また、 回路の大きさを縮小する ことが困難であることから、 高集積化を図ることができない。 そこで、 上述した方法の他に、 イ ンダク夕周囲に広範囲にわたってガ 一ド リ ングを配置して電磁干渉を抑制しょう とする技術が提案されてい る。 具体的には、 ガー ド リ ングを半導体の活性化領域 （例えば、 シリコ ン基板そのもの、 あるいは、 電子又は正孔を注入したシリコン基板では その注入層） に形成して活性化領域を分離させる。 これにより、 シリコ ン基板を介してィ ンダク夕周囲の他の素子とイ ンダク夕とが電磁干渉す ることを抑制することができ、 当該電磁干渉によるノィズを低減させる ことができる。
しかしながら、 ガー ド リ ングはイ ンダク夕を囲むように形成されるた め、 その大きさはイ ンダク夕の渦巻きパターンの直径の 1 . 5倍以上に もなる。 このため、 上記半導体装置では、 ガー ド リ ングによる占有面積 が大き くなつてしまう。 また、 ガー ド リ ング内の領域上には他の素子を 配置することができない。 従って、 回路の大きさの縮小や高集積化を図 ることができなくなるという不具合が発生する。
また、 上記構成では、 シリコン基板を介した電磁干渉に対し.て効果は あるが、 基板水平方向における電磁干渉を防ぐことは困難である。 さ ら に、 ガー ド リ ングはシリコン基板やグラン ドに接続されることが多く、 イ ンダク夕周囲の他の素子がガー ド リ ングによって電磁的な影響を受け る場合がある。 例えば、 イ ンダク夕周囲の素子は、 当該イ ンダク夕を囲 むように形成されたガー ド リ ングとの距離も近く なる。 ここで、 イ ンダ クタや当該素子を流れる高周波信号は、 伝播経路の近傍にグラン ドが存 在すると、 この電位を基準として伝播する。 このため、 イ ンダク夕やこ の周囲の素子とガ一 ド リ ングとの間で浮遊容量が増加してしまう。
また、 イ ンダク夕よ り も大きいガー ド リ ングを設けたことから、 リー ド線ゃ引き出し線の長さも長くする必要があ り、 その分だけ高周波信号 が伝播する距離も伸びる。 このため、 ガード リ ングを介してグラン ドか ら影響を受け易く なり、 特性ィ ンピ一ダンスが変化するなどの不具合が 生じる可能性があった。
さらに、 上述したように、 半導体の活性化領域を用いてガード リ ング を形成すると、 その抵抗はアルミ二ゥムゃ銅などの配線材料よ り も非常 に大きくなつてしまう。.従って、 ガー ド リ ングをグラン ドに接続しても それ自体の抵抗がグラン ドとの間に入り、 ガード リ ングは、 グラン ドに 接続した他の素子と比較して電位が高くなる。 この場合、 高周波信号は グラン ドよ り若干高い電位を基準に伝播することから、 イ ンダク夕の特 性が劣化する要因となる。
上述したようなガー ド リ ングを用いずに電磁干渉を抑制する技術とし て、 シリコン基板とイ ンダク夕との間にパターン ド ■ グラン ド · シール ド層を設ける方法がある （例えば、 特開 2 0 0 1 — 3 0 8 2 7 3号参照 ) 。 シリコン基板は、 他の化合物半導体と比較して比抵抗が低い。 この ため、 基板に起因した寄生効果によって信号損失が大き く なる不具合が あった。 そこで、 上述のようなパ夕一ン ド ' グラン ド、 シール ド層を設 けることで、 シリコン基板における電磁誘導損失を抑制することができ る上に、 シリコン基板へ放射された電磁波が他の素子に回り込むことも 防く、ことができる。
しかしながら、 この構成では、 シリコン基板を介してのノイズや電磁 干渉を防く、ことができるが、 基板と水平方向の電磁干渉を防く、ことはで きない。 また、 イ ンダク夕ンスの大きさによっては、 パターン ド ■ グラ ン ド ' シール ドによ り Q値 （ Q u a l i t y F a c t o r ) が悪化し たり、 自己共振周波数 （ Q値がゼロになる周波数） が低下してイ ンダク 夕と しての適用周波数範囲が狭く なるという問題があった。
この他の電磁干渉を抑制する技術として、 イ ンダク夕の側方にグラン ド電極を設ける方法がある （例えば、 特開 2 0 0 2— 9 3 6 2 2号参照 ) 。 この構成では、 高周波信号のリターンとしてイ ンダク夕の側方に設 けたグラン ド電極を規定することができるが、 ィ ンダク夕の入力端子側 と出力端子側にリターンを規定することができない。 このため、 イ ンダ クタからの電磁波の放射を抑制することができず、 イ ンダク夕周囲に存 在する他の素子に影響を与えるという不具合があった。
また、 イ ンダク夕とシリコン基板との間に抵抗層を設け、 イ ンダク夕 の外周やその渦巻きパターンの間に、 アースに接続した不連続の導電性 パターンを配置する方法もある （例えば、 特開 2 0 0 2— 3 0 5 1 1 0 号参照） 。 この構成によれば、 イ ンダク夕とシリコン基板との間の浮遊 容量を ί氏減させることができる。 しかしながら、 不連続な導電性部分が 高抵抗の半導体層を介してアースに接続されるため、 半導体層の電位は アースに比べて高くなる。 これによ り、 イ ンダク夕の浮遊容量を低下さ せることはできてもィ ンダク夕の抵抗成分が増加するので、 結果的にィ ンダク夕性能 （ Q値や自己共振周波数） が悪化してしまう という課題が あった。 発明の開示
この発明に係る半導体装置は、 半導体基板上に導体配線を渦卷き状に 形成してなるイ ンダク夕と、 イ ンダク夕の渦巻きパターンの外周に沿つ て設けた一部を開放した一連続の導体配線からなり、 接地電位と電気的 に接続するシール ドとを備える。 この構成を有することによ り、 シール ドをィ ンダク夕を伝播する高周波信号のリターン絰路として機能させる ことができる。 この結果、 イ ンダク夕の周囲に配置される他の素子とィ ンダク夕との電磁干渉を低減させることができる。
また、 上記半導体装置について、 シール ドの配線幅及びシール ドとィ ンダク夕の配線の外縁間の距離が、 少なく ともィ ンダク夕の渦卷きパ夕 —ンの間隔と同じ大きさを有するよう構成する。 この構成を有するこ と によ り、 イ ンダク夕の端子間容量を格段に低減させることができ、 シー ル ドをィ ンダク夕を伝播する高周波信号のリターン経路として機能させ ることができる。 この結果、 イ ンダク夕の周囲に配置される他の素子と イ ンダク夕との電磁干渉を低減させることができる。
この発明に係る半導体装置は、 半導体基板上に複数層の配線層を有し 、 これら配線層のいずれかにイ ンダク夕を設け、 シ一ル ドがイ ンダク夕 を設けた配線層と同一及び Z又は異なる配線層に設けられる。 この構成 を有することによ り、 イ ンダク夕の端子間容量を格段に低減させるこ と ができ、 シール ドをイ ンダク夕を'伝播する高周波信号のリターン経路と して機能させることができる。 この結果、 イ ンダク夕の周囲に配置され る他の素子とイ ンダク夕との電磁干渉を低減させることができる。
この発明に係る半導体装置は、 半導体基板上に導体配線を渦巻き状に 形成してなるィ ンダク夕と、 ィ ンダク夕の渦卷きパターンの内周に沿つ て設けた一部を開放した一連続の導体配線からなり、 接地電位に電気的 に接続したシール ドとを備える。 この構成を有することにより、 シール ドをイ ンダク夕を伝播する高周波信号のリターン経路として機能させる ことができる。 この結果、 イ ンダク夕の周囲に配置される他の素子とィ ンダク夕との電磁干渉を低減させることができる。
また、 この半導体装置では、 シール ドの配線幅が多く ともインダク夕 の配線幅と同じ大きさを有するよう構成する。 このようにすることで、 ィ ンダク夕の端子間容量を格段に低減させることができ、 シール ドをィ ンダク夕を伝播する高周波信号のリターン経路として機能させることが できる。 この結果、 イ ンダク夕の周囲に配置される他の素子とイ ンダク 夕との電磁干渉を低減させることができる。 図面の簡単な説明
第 1図はこの発明の実施の形態 1 による半導体装置を上方からパッシ ベーショ ン膜及び層間膜を透過させて見た透過平面図である。
第 2図は本半導体装置のィ ンダク夕のパターンを示す上面図である。 第 3図は第 1図中の半導体装置を A— A線で切断した断面図である。 第 4図はイ ンダク夕とシールドとの位置関係を示す上面図である。 第 5図 Aは実施の形態 1 による半導体装置におけるシール ド 6 aの形 状を示す上面図であ り、 第 5図 Bはシール ド 6 bの形状を示す上面図で あり、 第 5図 Cはシール ド 6 c及びシール ド 6 dの形状を示す上面図で ある。 ■ '
第 6図は第 3図中の半導体装置を B—： B線で切断した断面図である。 第 7図はシリコン基板上に形成したイ ンダク夕の等価回路モデルを示 す図である。 '
第 8図はイ ンダク夕配線における磁場作用を示す断面図である。
第 9図はィ ンダク夕と同一アルミ配線層のみにシール ドを設けた構成 を上方からパッシベーション膜及び層間膜を透過させて見た透過平面図 である。
第 1 0図は第 9図中の半導体装置を C— C線で切断した断面図である 第 1 1図はシール ド配線に設けた切り欠き部を示す図である。
第 1 2図は実施の形態 1の構成にパ夕一ン ド · グラン ド · シールドを 設けた半導体装置を第 3図と同様に切断した断面図である。
第 1 3図はパターン ド · グラン ド . シール ドを示す図である。
第 1 4図はこの発明の実施の形態 2 による半導体装置を上方からパッ シベーション膜及び層間膜を透過させて見た透過平面図である。
第 1 5図は第 1 4図中の半導体装置を D— D線で切断した断面図であ る。
第 1 6図は比較例 3の第 1 アルミ配線層にパターン ド · グラン ド - シ ール ドを設けた半導体装置を第 1 4図中の D— D線と同一位置で切断し た断面図である。
第 1 Ί図はこの発明の実施の形態 3 による半導体装置を上方からパッ シべ一ション膜及び層間膜を透過させて見た透過平面図である。
第 1 8図はこの発明の実施の形.態 4による半導体装置を上方からパッ シべ一シヨン膜及び層間膜を透過させて見た透過平面図である。
第 1 9図はこの発明の実施の形態 5 による半導体装置を上方からパッ シベーション膜及び層間膜を透過させて見た透過平面図である。 発明を実施するための最良の形態
以下、 この発明をよ り詳細に説明するために、 この発明を実施するた めの最良の形態について、 添付の図面に従ってこれを説明する。
実施の形態 1 .
第 1図はこの発明の実施の形態 1 による半導体装置を上方からパッシ ベーショ ン膜及び層間膜を透過させて見た透過平面図であ り、 第 2図は 本半導体装置のィ ンダク夕のパターンを示す上面図である。 本実施の形 態による半導体装置では、 第 1図に示すように、 配線を渦巻き上にレイ ァゥ ト したイ ンダク夕 1 を囲むようにシール ド 6 aが設けられている。 イ ンダク夕 1の寸法としては、 第 2図に示すように、 例えばその配線幅 W iを 1 0 m、 渦巻きパターンにおける間隔 Aを 2 〃 mとし、 卷数を 2 . 5 としている。 入力端子 2から入力した高周波信号は、 リー ド線 4 、 イ ンダク夕 1及び引き出し線 5 を通って出力端子 3から出力される。 また、 ト レンチ分離部 7は、 シリコン酸化膜などから構成され、 シリ コ ン基板 1 0 と層間膜 1 1 とを電気的に分離する。 第 3図は第 1図中の半導体装置を A— A線で切断した断面図であり、 第 4図はイ ンダク夕とシール ドとの位置関係を示す上面図である。 第 3 図に示すように、 本実施の形態による半導体装置は、 C M O Sプロセス を用いてシリコン基板 1 0上に絶縁層を介して積層した 4層のアルミ二 ゥムの配線層 （以下、 アルミ配線層と称する） を有している。 ここで、 ィ ンダクタ 1及びリ一ド線 4は、 パヅシべ一ショ ン膜によって被覆され る最上層の第 4アルミ配線層に形成する。 また、 引き出し線 5は、 第 3 アルミ配線層に形成し、 イ ンダクタ 1 とヴィ ァホール 8 aを介して電気 的に接続する。
イ ンダク夕 1 を囲むように第 4アルミ配線層にて形成したシール ド 6 aの下層には、 シール ド 6 b , 6 c , 6 dが設けられる。 これらシール ド 6 b , 6 c , 6 dは、 第 3図に示すように、 それそれ第 3、 第 2、 第 1 アルミ配線層に形成される。 そして、 シールド 6 b とシール ド 6 cを ヴィ ァホール 8 bを介して電気的に接続し、 シール ド 6 c とシール ド 6 dをヴィ ァホール 8 cを介して電気的に接続している。 また、 シール ド 6 dは、 コンタク トホール 9 を介してシリコン基板 1 0 と電気的に接続 している。
これらシール ドの寸法は、 第 4図に示すように、 イ ンダク夕 1の配線 幅 W iを 1 0〃mとしたのに対してその配線幅 W s を 2〃mとする。 こ こでは、 シール ドの配線幅 W s をイ ンダク夕 1の渦巻きパターンにおけ る間隔 Aと少なく とも同一寸法で形成している。 また、 イ ンダク夕 1の 外縁とシール ド 6 a〜 6 dの外縁との距離 Cは、 ィ ンダク夕 1の間隔 A ( 2 m ) 以上の寸法である 4 z mとした。 さらに、 シールド 6 bとシ 一ル ド 6 c との間 （若し くは、 シール ド 6 c とシ一ル ド 6 dとの間） を 電気的に接続するヴィ ァホール 8 b (若しくはヴィ ァホール 8 c ) は、 その中心からイ ンダク夕 1の外縁までの距離 Bが 5 mである位置に配 置し、 隣り合ったヴィ ァホール間のピッチ Pを 2 〃 mとした。
このピッチ Pは、 ヴィ ァホールの間隔で共振する高周波信号の損失を 防止するため、 イ ンダク夕 1の間隔 A以上とし、 高周波信号の波長の 1 / 4以下にすることが好ましい。 また、 本実施の形態では、 ヴィ ァホー ル 8 b , 8 cをシール ドの配線の中心線上にその中心が位置するように 配置する。
'第 5図 Aは実施の形態 1 による半導体装置におけるシールド 6 aの形 状を示す上面図であり、 第 5図 Bはシール ド 6 bの形状を示す上面図で あ り、 第 5図 Cはシール ド 6 c及びシール ド 6 dの形状を示す上面図で ある。 第 5図 Aに示すように、 シール ド 6 aは、 リー ド線 4を配置する ためにその配置位置にて開放したリ ング形状を有している。 同様に、 シ 一ル ド 6 bは、 引き出し線 5 を配置するためにその配置位置にて開放し たリ ング形状を有している （第 5図 B参照） 。
また、 シール ド 6 c , 6 dは、 シール ド 6 aのリ ングの開放部分、 シ —ル ド 6 bのリ ングの開放部分及びその他 2箇所を分離した 4つの部分 から構成する （第 5図 C参照） 。 なお、 これらのシール ド 6 a〜 6 dの うちの少なく とも 1つは、 高周波グラン ドと電気的に接続する。 これに よ り、 本実施の形態における全てのシール ド 6 a〜 6 dは高周波グラン ドと同電位になる。
第 6図は第 3図中の半導体装置を B— B線で切断した断面図であ り、 ィ ンダク夕 1の直下に設けた ト レンチ分離部 7及びシール ド 6 dの直下 におけるシリコン基板面を示している。 ト レンチ分離部 7は、 シリコン 基板 1 0 に形成した ト レンチにシリコン酸化膜などを積層し、 C M P ( Chemi cal Mechani cal Po l i shing) で平坦ィ匕して开 成される。
また、 イ ンダク夕 1の下層の比較的広い面積領域に ト レンチ分離部 7 を形成する場合、 第 6図に記載していないダミーパッ ドをシリコン基板 1 0上に設ける必要がある。 このダミーパヅ ドは、 C M Pプロセスにお いて研磨の進行状況や研磨完了の指標となるもので、 通常シリコン酸化 膜によ り構成される。
シール ド形状に対応する部分のみを図中に示したシリコン基板 1 0は 、 コンタク トホール 9を介してシール ド 6 dと電気的に接続される。 シ リコン基板 1 0 として P型シリコン基板を使用する場合、 当該シリコン 基板 1 0 とコンタク トホールの接触部の表面における P濃度をイオン注 入によって高く しておく。
これによ り、 コンタク トホール 9のコンタク ト抵抗を低減させること ができる。 このように、 シリコン基板 1 0は、 シール ド 6 a ~ 6 d、 ヴ ィ ァホール 8 a〜8 c、 及び、 コンタク トホール 9を介して高周波グラ ン ドと電気的に接続される。 このため、 シリコン基板 9の電位は、 高周 波グラン ドと等しくなり安定化する。
第 7図はシリコン基板上に形成したィ ンダク夕の等価回路モデルを示 す図であり、 本発明による半導体装置も同様のモデルで表現することが できる。 図示の例では、 シリコン基板上に形成したイ ンダク夕の典型的 なパイ型等価回路を示している。 図において、 L sはイ ンダク夕 1のィ ンダク夕ンス、 R sはイ ンダク夕 1の抵抗であり、 C sは入力端子 2 と 出力端子 3 との間の端子間容量である。
また、 C o x l及び C o x 2は、 それぞれ入力端子 2及び出力端子 3 の酸化膜容量である。 イ ンダク夕ンス L s、 抵抗 R s、 端子間容量 C s 及び酸化膜容量 C o x 1， C o X 2で規定される構成要素は、 シリコン 基板 1 0上に形成される。 一方、 シリコン基板 1 0内部にて形成される 寄生素子として、 入力端子 2のシリコン基板容量 C s i 1、 出力端子 3 のシリコン基板容量 C s i 2、 入力端子 2のシリコン基板抵抗 R s i 1 、 及び、 出力端子 3のシリコン基板抵抗 R s i 2がある。 ここで、 高周波信号が信号線を伝播する際には、 当該信号線に対応す る リ ターン経路が一般的に必要となる。 本実施の形態による半導体装置 では、 ィ ンダク夕 ί周囲に近接して配置したシール ド 6 aが高周波信号 のリタ一ン経路の役割を担っている。 つま り、 入力端子 2から入力した 高周波信号は、 イ ンダク夕 1 に入った後にシ一ル ド 6 a〜 6 dがリタ一 ン経路として働いて出力端子 3から出力する。
また、 上述したリターン経路においても高周波電流の微少な流れが発 生する。 これによ り、 イ ンダク夕 1の特性は、 シール ド 6 a〜 6 dの抵 抗による影響を受ける。 具体的には、 第 7図中のイ ンダク夕 1の抵抗成 分 R sの値が大き くなる。 一方、 これらシ一ル ド 6 a ~ 6 dの代わり に 、 従来のようにシリコン基板でガー ド リ ングを形成した場合、 その抵抗 はアルミ配線の抵抗と比較して非常に大きいことから、 イ ンダク夕 1の 抵抗成分 R sの値も大き くなつてしまう。 このようにイ ンダク夕 1の抵 抗成分 R sの値が大きくなると、 Q値の低周波数領域における傾きが低 くなり高周波信号の損失が大きく なる。
そこで、 本実施の形態による半導体装置では、 高い導電率 （抵抗率が 低い） を有するアルミ配線でシール ド 6 a〜 6 cを形成する。 これによ り、 イ ンダク夕 1の抵抗成分 R sの値の上昇を押制することができ、 そ の特性を劣化させることがない。 なお、 配線材料としては、 アルミニゥ ムに限らず、 基板よ り高い導電率 （低い抵抗率） ¾持つ金属であればよ い。 例えば、 銅や金などの導体で形成しても同様の効果を奏する。
また、 シ一ル ド 6 a ~ 6 cの各配線幅 W sは、 渦巻きパターンのイ ン ダク夕 1の間隔 A以上の寸法 （少なく とも間隔 Aと同一寸法） で形成す る。 この寸法条件に適合していれば、 シール ド 6 a〜 6 cの幅を全て同 一にする必要はない。
シール ドの配線幅 W sの上限としては、 イ ンダク夕 1の渦巻きパ夕一 ンの半径の大きさ程度を規定する。 さらに、 シール ド 6 a (若し く はシ —ル ド 6 b , 6 c ) とイ ンダク夕 1の外縁との距離 Cも、 渦巻きパ夕一 ンのイ ンダク夕 1の間隔 A以上の寸法 （少なく とも間隔 Aと同一寸法） で形成するのが好ましい。
この寸法条件について説明する。 イ ンダク夕 1のようなスパイラルィ ンダク夕から生じる磁場は、 第 8図に示すように、 配線が密な部分 （図 中、 同一記号を配線断面に付した同一方向に電流が流れる配線間） で互 いに打ち消し合う方向に作用する。 一方、 配線が疎な部分 （図中、 異な る記号を配線断面に付した異なる方向に電流が流れる配線同士） では互 いに同一の方向に作用する。 この結果として、 イ ンダク夕 1の渦巻きの 中心部に強い磁束が生じる。
ここで、 イ ンダク夕 1の渦巻きの最外周の配線では、 外側から内側へ 回り込む磁束が隣接する配線に生じた磁束によって打ち消し合う作用を 受ける。 一方、 内側から外側への磁束については、 外側に隣接する配線 がないことから打ち消す方向の作用を受けない。
これに対して、 イ ンダク.夕 1の渦卷きの最内周の配線に発生した内側 から外側へ回り込む磁束は、 外側に隣接する配線に生じた磁束と打ち消 し合う。 また、 外側から内側への磁束は、 内側に隣接する配線がないこ とから打ち消す方向の作用を受けない。 このため、 イ ンダクタ 1全体で は、 イ ンダク夕 1の外側から中心部へ磁束が回り込み、 中心部から外側 へ磁束力 s I口」かう。
このようなイ ンダク夕 1 において、 その直径を変えずに卷線の間隔 A を大きくすると、 上述したような磁束の作用関係が崩れて磁束密度が低 下する。 反対に、 間隔 Aを小さく しても、 イ ンダク夕 1の磁束の作用関 係に影響を与えない。 このため、 できうる限り間隔 Aの寸法を小さ く す ることで、 結果的に本半導体装置を小型化することができる。 しかしながら、 製造プロセス上のデザイ ンルールで規定される範囲を 下回る寸法を設定しても安定して規定範囲内のものを製造することは困 難である。 このため、 間隔 Aは、 少なく ともデザイ ンルールで規定され る寸法以上にする必要がある。
このようにイ ンダク夕 1の間隔 Aは、 イ ンダク夕 1 自体の特性を決定 する上で重要な因子である上に、 配線の寸法やその位置関係を決定する 際の最小の寸法単位として規定することもできる。
また、 高周波電流は、 表皮効果によ り導体の表面での電流密度が高く なる。 このため、 配線抵抗に対しては、 配線層の幅方向の寸法が与える 影響が大きい。 例えば、 イ ンダク夕 1の配線幅 W iを 1 0 / mとし、 シ 一ル ドの配線幅 W sを 2 / mとすると、 シール ドの配線抵抗は、 イ ンダ クタ 1 より 5倍高い値となると考えて良い。
一方、 シール ドは、 その配線抵抗が高くなると高周波グラン ドとして の機能が低下するため、 ィ ンダク夕 1の抵抗成分 R sが大きくなつて し まう。 このため、 シール ドの配線抵抗はなるべく低くする必要があるが 、 配線抵抗を低く するためにシールドの配線幅 W sを大き くすると、 本 半導体装置の小型化が制限されてしまう。
そこで、 シール ドを高周波グラン ドとして機能させることができる最 小限の配線幅 W sを解析 · 検討した結果、 イ ンダク夕 1の間隔 Aと同一 寸法の配線幅であれば、 シールドが高周波グラン ドとして機能し得るこ とを見出した。 これによ り、 本実施の形態 1 による半導体装置では、 シ ール ドの配線幅 W sをイ ンダク夕 1の間隔 A以上の寸法 （少なく とも間 隔 Aと同一寸法） となるように規定した。
また、 シール ドの配線幅 W sの上限寸法に対しても規定を設ける必要 がある。 例えば、 シール ドの配線幅 W sをイ ンダク夕 1の渦巻きパター ンの半径と等しい寸法で構成した場合、 シール ドを含むイ ンダク夕回路 部の直径は、 ィ ンダク夕 1本体の渦巻きパターンの 2倍の大きさになる 。 つま り、 イ ンダク夕回路部の面積は、 イ ンダク夕 1本体の渦巻きパ夕 —ンが占める面積の 4倍である。 そこで、 本実施の形態 1 による半導体 装置では、 寸法の許容範囲として多く ともイ ンダク夕 1の渦巻きパター ンの半径程度をシール ドの配線幅 W sの上限値として規定する。
一方、 イ ンダクタ 1周囲に設けたシール ドを高周波信号のリターン経 路として機能させるためには、 シールドとィ ンダク夕 1の外縁とを近接 させなければならない。 しかしながら、 シール ドとイ ンダク夕 1の外縁 との距離 Cを小さ く し過ぎると、 入力端子 2からイ ンダクタ 1へ入る高 周波信号が、 イ ンダク夕 1 を通して出力されるよ り、 シ一ル ドを介する 経路の方が通り易く なる。 このため、 イ ンダク夕ンス L s及び Q値が悪 化し、 端子間容量 C s も大きくなつてしまう。
そこで、 半導体装置に与えたい所望の特性条件や製造プロセス上のデ ザィ ンルールなどを考慮してシール ドとィ ンダク夕 1の外縁との距離 C の最適な寸法を解析 · 検討した。 この結果、 距離 Cが少なく ともイ ンダ クタ 1の間隔 A程度の大きさであれば、 本半導体装置の特性が劣化する ことがなく、 且つイ ンダクタ 1 を流れる高周波電流にとって当該シール ドを高周波グラン ドとして確定し易くなることを見出した。 これによ り 、 本実施の形態 1 による半導体装置では、 シール ドとイ ンダク夕 1の外 縁との距離 Cをイ ンダク夕 1の間隔 A以上の寸法 （少なく とも間隔 Aと 同一寸法） となるように規定した。
上述したような寸法範囲とすることで、 本半導体装置の特性を劣化さ せることなく、 リターン経路として働く シール ドが信号線であるイ ンダ ク夕 1 に最も近接させることができ、 入力端子 2 から入力した高周波信 号が入力端子 2及びィ ンダク夕 1からシール ドへ抜け易くなるが、 その 高周波信号が出力端子 3 に戻り易く もなる。 従って、 第 7図に示す等価回路における端子間容量 C sを無視できる く らいに小さ くすることができる。 つま り、 入力端子 2から出力端子 3 へ高周波信号が通過する経路を安定的に確保することができる。 これに よ り、 イ ンダクタ 1周囲に配置される素子間の電磁干渉も低減すること ができることになる。
第 7図に示す等価回路において、 高周波信号の伝播経路は、 イ ンダク 夕 1の端子間容量 C s と、 イ ンダク夕 1 とその周囲に配置された素子と の間に存在する寄生容量との大小によ り決定される。 このとき、 イ ンダ クタ 1周囲に配置された素子の方がイ ンダク夕 1 よ り電位が低く、 さら にその素子との間における寄生容量が小さいと、 高周波信号は当該素子 側の経路に流れ易くなる。 このため、 高周波信号の伝播経路が安定せず 、 イ ンダク夕 1周囲に配置された素子との間で電磁干渉を起こす可能性 がある。
これに対して、 本実施の形態 1 による半導体装置では、 シールドの配 線幅 W s、 及び、 シール ドとイ ンダク夕 1の外縁との距離 Cをイ ンダク 夕 1の間隔 A以上の大きさ （少なく とも間隔 Aと同じ大きさ） としたの で、 シール ドが高周波グラン ドとして機能し、 イ ンダク夕周囲の素子と の間での電磁干渉を低減させることが可能である。
ここで、 上述した構成の有効性を他の様々な構成との特性測定値の比 較を基にして説明する。 先ず、 本実施の形態 1 による半導体装置におけ るシール ドの有効性を説明するため、 ィ ンダク夕 1 と同一の第 4アルミ 配線層のみにシール ド 6 aを設けた構成を第 9図に示す。
また、 第 1 0図は第 9図中の半導体装置を C一 C線で切断した断面図 である。 第 4アルミ配線層で形成形成したィ ンダク夕 1は、 その配線幅 W iを 1 0〃111、 イ ンダク夕 1の間隔 Aを 2 z mとしその卷数を 2 . 5 としている。 引き出し線 5は、 第 3アルミ配線層で形成し、 イ ンダク夕 1 とはヴィァホール 8 aを介して接続されている。 従って、 入力端子 2 から入力した高周波信号は、 リー ド線 4、 イ ンダク夕 1、 引き出し線 5 を通って出力端子 3から出力されるこ ととなる。
第 4アルミ配線層のシール ド 6 aは、 第 5図 Aに示す配線パターンを 有し、 上述した寸法条件を満たすように形成する。 ここでは、 シール ド 6 aの配線幅 W sを、 イ ンダク夕 1の間隔 A以上の寸法である 1 0 m とする。 また、 シール ド 6 aとイ ンダクタ 1の外縁との距離 Cも、 イ ン ダク夕 1の間隔 A以上の寸法範囲内である 2 mとする。
また、 第 9図の構成では、 シール ド 6 aによる効果のみを示すため、 第 1 0図に示すように ト レンチ分離部 7を設けていない。 また、 シール ド 6 aは、 シリコン基板 1 0 との間で電気的な接続を有しておらず、 不 図示の高周波グラン ドに接続している。
このシール ド 6 aの有効性を示すため、 第 9図の構成と他の構成によ る特性の測定結果を表 1 に示す。 他の構成としては、 第 9図の構成から シ一ル ド 6 aを除いたものを比較例 1 とする。 また、 第 9図の構成と同 様の構成要素を有するが、 シール ド 6 aとイ ンダク夕 1の外縁との距離 Cを、 イ ンダク夕 1の間隔 A以上の寸法範囲に無い 1 mとしたものを 比較例 2 とする。 ·
第 9図及び比較例 1 , 2 による半導体装置は、 第 7図に示すような等 価回路モデルで表現することができる。 表 1では、 これらの等価回路モ デルにおけるイ ンダク夕 1のイ ンダクタンス L s、 抵抗 R s及び入力端 子 2 と出力端子 3 との間の端子間容量 C s について測定結果から導出し た値を示している。 さらに、 表 1 には、 イ ンダク夕 1の 5 . 2 G H zの 高周波信号における、 Q値 （Qual ity Factor) 、 自己共振周波数及び損 失の測定値が示されている。 なお、 自己共振周波数は、 Q値がゼロにな る周波数である。 (表 1 )
Figure imgf000018_0001
表 1 よ り、 第 9図の構成 （表 1 中、 Aで示す） では、 イ ンダク夕 1 の イ ンダク夕ンス L s及び抵抗 R sが比較例 1， 2 (表 1 中、 それそれ B ， Cで示す） とほぼ同値であるが、 端子間容量 C sが 1 Z 5程度に小さ くなる。 一方、 距離 Cが上述した寸法条件にない比較例 2では、 第 9図 及び比較例 1の構成と比較してィ ンダク夕ンス L s及び Q値が悪化する 上に、 第 9図の構成と比較して端子間容量 C sが 9倍程度も大きく なつ てい ¾。
これは、 距離 Cを小さ く し過ぎたことで、 入力端子 4からィ ンダク夕 1へ入る高周波信号が、 イ ンダク夕 1 を通して出力されるよ り、 シール ドを介する経路の方が通り易くなつてしまったことに起因している。 こ のように、 距離 Cは、 本半導体装置の特性を決定づける重要な因子であ ることがわかる。
本発明では、 表 1 に示すような実測値の比較結果などを検討して決定 した上記寸法範囲内に距離 Cを規定することで、 端子間容量 C s を格段 に小さ く している。 これによ り、 イ ンダク夕 1周囲の素子間の電磁干渉 を低減させることができ、 本半導体装置の特性の大幅な向上を望むこ と ができる。 また、 この効果は、 第 1図に示した構成のようにシール ド 6 aの下層にシール ドを設けることによって、 さらに向上させることがで きる o
さらに、 本実施の形態による半導体装置では、 イ ンダク夕 1周囲に設 けたシール ド 6 aを、 イ ンダク夕 1 を一連続で囲みその一部を開放した 形状にて構成している。 このようにシール ドの一部を開放したのは、 ィ ンダク夕 1からの電磁誘導によ りシール ド中に誘導電流が流れる経路が 形成されるのを防く、ためである。
つま り > シール ド中に誘導電流が流れてィ ンダク夕 1 との間で磁'場の 打ち消し合いが発生し、 イ ンダク夕 1のイ ンダク夕ンスが低下すること を抑制している。 また、 第 1 1 図に示すように、 シール ド配線に切り欠 き部 a， bを形成すると、 イ ンダク夕 1からの電磁誘導による誘導霉流 の経路をよ り効果的に遮断することができる。
ここで、 第 5図 Cに示したシール ド 6 c , 6 dのように、 シ一ル ド配 線を複数部分に分割した形状とすることでも誘導電流を有効に防止する ことができる。 しかしながら、 第 5図 Cのような不連続なシール ド 6 c ， 6 dでは、 各分割部ごとに高周波グラン ドと接続する経路を設けなけ ればならない。 このような経路を同一のアルミ配線層上に設けると、 配 線パターンが複雑化したり、 配線面積が拡大することによって素子配置 領域が制限される場合がある。
このため、 本発明による半導体装置では、 第 5図 Cのような複数に分 割したシール ド 6 c , 6 dを設ける場合、 シール ド 6 c , 6 dを形成し たアルミ配線層の上層か下層に、 第 5図 Aや第 5図 Bに示したような一 連続形状のシール ド 6 a , 6 bを配置する。 そして、 シールド 6 c , 6 dの各分割部とシール ド 6 a , 6 b との間をヴィ ァホールなどでアルミ 配線層間をまたがって電気的に接続しておく。
シール ド 6 a， 6 bは、 その周囲のどの方向からでも高周波グラン ド と接続可能であるので、 シール ド 6 a , 6 bのいずれかと高周波グラン ドとの接続がなされていれば、 シール ド 6 c , 6 dの各分割部と高周波 グラン ドを接続する必要がない。 これによ り、 配線パターンを複雑化す ることがなく、 且つその素子配置面積を不要に消費することがない。 また、 本 ·実施の形態 1 による半導体装置では、 各アルミ配線層のシ一 ル ドを電気的に接続するヴィ ァホールは、 2〃 mピッチで配置している 。 ここで、 ヴィ ァホールのピッチ P としては、 ヴィ ァホールの間隔で共 振する高周波信号による損失を防止するため、 イ ンダク夕 1の間隔 A以 上、 高周波信号の波長の 1 / 4以下にすることが好ましい。
以上のように、 この実施の形態 1 によれば、 一部を開放した一連続形 状を有し、 高周波グラン ドに接続したシール ド 6 a , 6 bを、 スパイ ラ ルイ ンダク夕 1 を囲むように配置したので、 高周波信号のリターン経路 を安定させることができ、 イ ンダク夕 1周囲に配置された他の素子との 間における電磁干渉を低減させることができる。 これによ り、 イ ンダク 夕 1周囲に配置きれた他の素子からの電磁的な影響によってィ ンダク夕 1の性能が変化することを抑制することができる。 また、 シール ド 6 , 6 bの一部を開放したので、 イ ンダク夕 1からの電磁誘導によ りシール ド中.に誘導電流の経路が形成されるのを防止することができる。
また、 この実施の形態 1 によれば、 シール ドの配線幅 W s、 及び、 シ ール ドとィ ンダク夕 1の外縁との距離 Cがィ ンダク夕 1の渦巻きパター ンの間隔 A以上 （少なく とも間隔 Aと同じ大きさ） となるように構成し たので、 本半導体装置の特性を劣化させることなく、 シール ドを高周波 信号のリターン経路として安定化させることができる。 これによ り、 ィ ンダク夕 1 に生じる寄生素子である端子間容量 C s を低減させることが できることから、 入力端子 2から出力端子 3へ高周波信号が通過する経 路が安定的に確保され、 イ ンダクタ 1周囲に配置される素子間の電磁干 渉も低減される。
なお、 上記実施の形態 1では、 シリコン基板 1 0 とシール ド 6 dをコ ンタク トホール 9 を介して接続する例を示したが、 シール ド 6 dの配線 面積が大きければ、 シリコン基板 1 0 とシール ド 6 dとの間の容量成分 で高周波として接続することも可能である。 従って、 シ リコン基板とシ
—ル ドを物理的に接続しなくても構わない。 特に、 S O I ( S i l i con on insulator ) 基板のよう にシ リコン基板と直接接続できない場合、 シ リ コン基板とシール ドとの間の容量成分にて高周波的に接続する。
また、 ィ ンダク夕 1のようなスパイラルィ ンダク夕を C M Pプロセス により作成する場合、 従来ではィ ンダク夕 1の外周に近接してダミーパ ッ ドを配置していた。 しかしながら、 このダミーパッ ドは、 浮遊容量の 増加を招き、 イ ンダク夕 1 に近接して配置されるとその特性を変化させ る要因となる。
これ (こ対して、 本発明の半導体装置では、 シール ドをイ ンダクタ 1 の 外周に近接して配置するので、 シール ドがダミーパッ ドの役割を担いィ ンダク夕 1の周囲に近接して配置する必要がない。 これによ り、 C M P のダミーパヅ ドの影響を低減することができる。
また、 ダミ一パッ ドのサイズとシール ドの配線幅 W sをほぼ等しく形 成できる条件にあれば、 本来設置すべきダミーパッ ド自体を省略するこ ともできる。 なお、 エッチングによ り配線を形成する場合に配置するダ ミーパッ ドについても同様である。
上記実施の形態 1では、 高周波信号を伝播させる場合を例に説明した が、 これに限られるものではない。 例えば、 高速ディ ジタル信号に適用 しても同様の効果が期待できることは言うまでもない。 さらに、 本発明 は、 C M O Sプロセス以外のプロセスで作成したイ ンダク夕やシリコン 基板以外の基板上に作成したィ ンダク夕においても有効に適用するこ と ができる。
シリコン基板のような導電性基板を用いた場合、 上記実施の形態 1 に よるシ一ル ドとパターン ド · グラン ド · シール ドとを組み合わせるこ と によ り、 イ ンダク夕 1周囲に配置された他の素子との電磁干渉と導電性 基板による損失をよ り低減させることができる。
第 1 2図は、 上記実施の形態 1の構成にパターン ド · グラン ド · シ一 ル ドを設けた半導体装置を第 3図と同様に切断した断面図である。 パ夕 ーン ド ' グラン ド · シール ド 1 3は、 複数の短冊状の配線部から構成さ れ、 ト レンチ分離部 7の上面に設けられる。 また、 その周囲には、 第 1 3図の上面図に示すようにグラン ドと電気的に接続するためのコンタク トホール 1 4が配置される。
このように構成することで、 上記実施の形態 1 と同様にシール ドによ つてイ ンダク夕 1周囲に配置ざれた他の素子との竃磁的な結合を低減す ることができる上に、 ィ ンダク夕 1 を伝播する高周波電流による磁場を 打ち消すように作用する、 シリコン基板 1 0中の誘導電流の発生を抑制 することができる。
つま り、 パターン ド ' グラン ド - シール ド 1 3 によって、. シリコン基 板 1 0内部を介してイ ンダク夕 1 に与えられる電磁的な影響やシリコン 基板 1 0面に垂直な方向の電磁的な影響を抑制することができる。 また 、 シ一ル ド 6 a ~ 6 dによって各アルミ配線層に平行な方向からの電磁 的な影響を抑制することができる。 実施の形態 2 .
第 1 4図はこの発明の実施の形態 2 による半導体装置を上方からパッ シベーシヨン膜及び層間膜を透過させて見た透過平面図であ り、 第 1 5 図は第 1 4図中の半導体装置を D— D線で切断した断面図である。 第 1 4図に示すように、 本実施の形態による半導体装置には、 配線を渦巻き 上にレイァゥ ト したイ ンダク夕 1 を囲むようにシ一ル ド 6 eが設けられ ている。 ここで、 イ ンダク夕 1は、 その配線幅 W i を 1 0 z mと し、 渦 巻きパターンの間隔 Aを 2 z mとし、 卷数を 2 . 5 としている。 また、 第 1 5図に示すように、 本実施の形態による半導体装置は、 C M 0 Sプロセスを用いてシリコン基板 1 0上に絶縁層を介して積層した 4層のアルミ配線層を有している。 イ ンダク夕 1 は、 第 4アルミ配線層 と第 3アルミ配線層にそれそれ形成し、 各アルミ配線層間をまたがって ヴィ ァホール 8 bを介して電気的に接続している。
リー ド線 4は、 イ ンダク夕 1 と共にパヅシベーシヨ ン膜 1 2 によって 被覆される最上層の第 4アルミ配線層に形成する。 引き出し線 5は、 第 2 アルミ配線層に形成し、 第 3アルミ配線層のィ ンダク夕 1 とヴィ ァホ —ル 8 bを介して接続する。 入力端子 2から入力した高周波信号は、 リ ー ド線 4、 両アルミ配線層のィ ンダク夕 1及び引き出し線 5 を通って出 力端子 3から出力することになる。
シール ド 6 eは、 ィ ンダク夕 1から最も離れた第 1 アルミ配線層で形 成されており、 第 5図 Bに示したシール ド 6 b と同様の形状を有する。 シール ド 6 eの配線幅 W sは、 ィ ンダク夕 1の渦巻きパターンの間隔 A と等しい 2 mとする。 第 1 5図に示すように、 シール ド 6 eは、 コン 夕ク トホール 9を介してシリコン基板 1 0 と電気的に接続している。 ま た、 コンタク トホール 9は、 その中心からイ ンダク夕 1の外縁までの距 離 Bが 5〃mである位置に配置し、 隣り合ったコンタク トホール間のピ ツチ Pを 2 // mと した。
このピッチ Pは、 ヴィ ァホールの間隔で共振する高周波信号による損 失を防止するために、 イ ンダクタ 1の間隔 A以上、 高周波信号の波長の 1 / 4以下にすることが好ましい。 また、 コンタク トホール 9は、 シー ル ド 6 eの配線の中心線上にその中心が位置するように配置する。
本実施の形態では、 イ ンダク夕 1 を第 4及び第 3アルミ配線層の 2層 に設け、 ィ ンダク夕 1から最も離れた最下層の第 1 アルミ配線層にのみ シ一ル ド 6 eを設けている。 このシール ド 6 eの有効性を示すため、 以 下に特性の測定結果を比較する。 表 2は、 本実施の形態による半導体装 置 （表 2 中、 Dで示す） と従来例の半導体装置との特性の測定結果を示 したものである。
(表 2 )
Figure imgf000024_0001
ここで、 比較例 3の半導体装置は、 本実施の形態 2 による半導体装置 からシール ド 6 eを除いた構造を有する （表 2 中、 Eで示す） 。
また、 比較例 4の半導体装置は、 第 1 6図に示すように、 比較例 3の 半導体装置の第 1アルミ配線層にパターン ド · グラン ド · シール ド 1 3 aを設けた構造を有する （表 2 中、 Fで示す） 。 なお、 パターン ド · グ ラン ド ' シール ド 1 3 aは、 例えば第 1 3図と同様なパターンであるも のとする。
また、 本実施の形態 2及び比較例 3 , 4による半導体装置は、 第 7図 に示すような等価回路モデルで表現することができる。 表 2では、 これ らの等価回路モデルにおけるィ ンダク夕 Γのイ ンダク夕ンス L s、 抵抗 R s及び入力端子 2 と出力端子 3 との間の端子間容量 C s について測定 結果から導出した値を示している。 さらに、 表 2 には、 イ ンダク夕 1の 5 . 2 G H zの高周波信号における、 Q値 （Qual ity Factor) 、 自己共 振周波数及び損失の測定値が示されている。 なお、 自己共振周波数は、 Q値がゼロになる周波数である。
表 2 よ り、 本実施の形態 2のイ ンダク夕ンス L sは、 比較例 3 とほぼ 同様であるが、 イ ンダク夕 1の抵抗成分 R sが若干高くなつている。 し かしながら、 比較例 3 による構成での端子間容量 C sは、 8 f F程度で あるのに対して、 本実施の形態 2では 8 f Fを遙かに下回り無視するこ とができる程度に小さ くなる （表 2 中では一記号を付している） 。
一方、 比較例 4では、 パターン ド · グラン ド ' シール ド 1 3 aによ り 損失が低減する効果は得られるが、 他の構成と比較して抵抗 R sが高く なる。 このため、 Q値が低下する。 さらに、 他の構成と比較して自己共 振周波数も低下するため、 イ ンダク夕 1の適用周波数範囲が狭く なる と いう不具合も発生する。
イ ンダク夕 1 に入力した高周波信号は、 シール ドの抵抗に影響を受け る。 本実施の形態では、 イ ンダク夕 1から最も離れたアルミ配線層にの みシール ド 6 eを形成しているので、 表 2 に示したようにイ ンダク夕 1 の抵抗成分 R sがやや上昇する。
このため、 Q値がやや低くなる。 しかしながら、 シール ド 6 eによつ て端子間容量 C sが無視できる程度に小さ く なるので、 自己共振周波数 に劣化が無く、 イ ンダク夕 1の適用周波数範囲も変化することがない。 従って、 実用上の問題は発生しない。 また、 イ ンダク夕 1 を 2層に設 けたことから、 1層のみに設けたイ ンダク夕 1では流すことができない 大電流の高周波信号を使用することもできる。
このように、 本発明の上記寸法条件で規定されたシール ドは、 イ ンダ クタ 1から最も離れたアルミ配線層にのみ形成しても、 上記実施の形態 1で説明したような端子間容量 C sの低下効果が得られる。 これによ り 、 他の構成と比較して電磁干渉による不具合の発生を抑制することがで きる o
この実施の形態 2 によれば、 イ ンダク夕 1 を 2層に設けることで配線 膜厚を実質的に厚く したので、 1層のみに設けたイ ンダク夕 1では流す ことができない大電流の高周波信号を使用することもできる。 また、 配 線幅 W s及び距離 Cがィ ンダク夕 1の渦卷きパターンの間隔 A以上 （少 なく とも間隔 Aと同じ大きさ） としたシ一ル ド 6 eを設けたので、 本半 導体装置の特性を劣化させることなく、 シールドを高周波信号のリタ一 ン経路として安定化させることができる。
なお、 上記実施の形態で説明したように、 本発明によるシールドは、 イ ンダク夕 1から最も離れているアルミ配線層に形成しても有効である 。 従って、 イ ンダク夕 1 によ り近いアルミ配線層にもシール ドを配置す ることで、 よ り効果を向上させることができる。 特に、 第 1アルミ配線 層から第 4アルミ配線層の一部あるいは全てにシール ドを形成すること で、 高周波グラン ドに接続されるシール ドの抵抗が低減し、 イ ンダク夕 1の抵抗を低減させることができる。 実施の形態 3 .
第 1 7図はこの発明の実施の形態 3による半導体装置を上方からパッ シベーション膜及び層間膜を透過させて見た透過平面図である。 本実施 の形態による半導体装置は、 上記実施の形態 1 , 2 と同様に、 C M O S プロセスを用いてシリ コン基板 1 0上に絶縁層を介して積層した 4層の アルミ配線層を有している。 イ ンダク夕 1 は、 パ ヅ シベ一シヨン膜 1 2 によって被覆される最上層の第 4アルミ配線層に形成する。 リー ド線 4 は、 インダク夕 1 と共に第 4アルミ配線層に形成する。 引き出し線 5 は 、 箄 3アルミ配線層に形成し、 第 4アルミ配線層のィ ンダクタ 1 とヴィ ァホールを介して電気的に接続されている。 入力端子 2 aから入力した 高周波信号は、 リー ド線 4、 イ ンダク夕 1及び引き出し線 5 を通って出 力端子 3 aから出力することになる。
シール ド 6 gは、 上記実施の形態で示した寸法条件を満たすようにィ ンダク夕 1 と同じ第 4アルミ配線層に形成する。 また、 シール ド 6 gは 、 入力端子 2 aを介して入力し出力端子 3 aから出力する高周波信号の リターン経路として機能する。 この機能を持たせるために、 シール ド 6 gは、 入力端子 2 bを設けたリード線 4に沿う配線が一体に形成され、 引き出し線 5 に沿って第 3アルミ配線層に形成された出力端子 3 bを設 けた配線が不図示のヴィ ァホールを介して電気的に接続している。
ここで、 入力端子 2 aが設けられた導体配線である リ一 ド線 4 と入力 端子 2 bが設けられた高周波ダラン ドに接続する接地配線との断面形状 、 及び、 出力端子 3 aが設けられた導体配線である引き出し線 5 と出力 端子 3 bが設けられた高周波グラン ドに接続する接地配線との断面形状 は、 いわゆるコプレ一ナス ト リ ップ線路を形成する。 従って、 信号線で ある リー ド線 4や引き出し線 5 と リターン線である上記配線との間隔を 変えることで、 コプレーナス ト リ ヅ プ線路の特性イ ンピーダンスを調整 することができる。
これによ り、 イ ンダク夕 1の入出力をコプレーナス ト リ ヅプ線路の特 性イ ンピーダンスで終端することができ、 イ ンダク夕 1の前後に配置す る素子とのイ ンピーダンス整合を容易に行うことができる。
さらに、 リターン経路に相当する上記配線部は、 高周波グラン ドと接 続しているため、 イ ンダク夕 1のシール ド 6 gと高周波グラン ドとを入 力端子 2 bや出力端子 3 bのリターンによ り接続することができる。 こ れによ り、 イ ンダク夕 1のシール ド 6 gに対する高周波グラン ドの引き 回しのための面積を小さくすることができる。
また、 本実施の形態では、 入力端子 2 b及び出力端子 3 bをコプレー ナス ト リ ップ線路としたが、 コプレーナ線路、 コプレーナス ト リ ップ線 路あるいは単純な線路との組み合わせを用いても良い。 実施の形態 4 .
第 1 8図はこの発明の実施の形態 4による半導体装置を上方からパッ シベーション膜及び層間膜を透過させて見た透過平面図である。 本実施 の形態による半導体装置は、 上記実施の形態 1， 2 と同様に、 C M O S プロセスを用いてシリコン基板 1 0上に絶縁層を介して積層した 4層の アルミ配線層を有している。 イ ンダク夕 1は、 パヅシベ一シヨン膜 1 2 によって被覆される最上層の第 4アルミ配線層に形成する。 リー ド線 4 は、 イ ンダク夕 1 と共に第 4アルミ配線層に形成する。 引き出し線 5 は 、 第 3アルミ配線層に形成し、 第 4アルミ配線層のィ ンダク夕 1 とヴィ ァホ一ルを介して電気的に接続されている。 入力端子 2から入力した高 周波信号は、 リード線 4、 イ ンダク夕 1及び引き出し線 5 を通って出力 端子 3から出力することになる。
シール ド 6 h， 6 iは、 上記実施の形態で示した寸法条件を満たすよ うにィ ンダク夕 1 と同じ第 4アルミ配線層に形成し、 イ ンダク夕 1 を二 重に取り囲むように配置される。 ここで、 イ ンダク夕 1の端子間容量 C sは、 上記実施の形態 1で示したような原理でシール ド 6 hによって低 減される。 さらに、 シール ド 6 h， 6 iは、 イ ンダク夕 1 に入力した高 周波信号によってィ ンダク夕 1から放出される不要な電磁波を受けるこ とができる。
このように、 この実施の形態 4によれば、 イ ンダク夕 1 を多重に取り 囲んだシールド 6 h , 6 i によって、 イ ンダク夕 1周囲の他の素子との 電磁干渉を一巻きのシール ドよ り効果的に低減することができる。 実施の形態 5 .
第 1 ' 9図はこの発明の実施の形態 5 による半導体装置を上方からパッ シベーション膜及び層間膜を透過させて見た透過平面図である。 本実施 の形態による半導体装置は、 上記実施の形態と同様に、 C M O Sプロセ スを用いてシリコン基板 1 0上に絶縁層を介して積層した 4層のアルミ 配線層を有している。 イ ンダク夕 1は、 ノ ソシベーシヨ ン膜 1 2 によつ て被覆される最上層の第 4アルミ配線層に形成する。 リー ド線 4は、 ィ ンダク夕 1 と共に第 4アルミ配線層に形成する。 引き出し線 5は、 第 3 アルミ配線層に形成し、 第 4アルミ配線層のィ ンダク夕 1 とヴィ ァホ一 ルを介して電気的に接続されている。 入力端子 2から入力した高周波信 号は、 リー ド線 4、 イ ンダク夕 1及び引き出し線 5 を通って出力端子 3 から出力することになる。
シールド 6 j は、 第 1 9図に示すように、 イ ンダク夕 1の渦巻きパ夕 ーンの内側に配置する。 この構成において、 イ ンダク夕 1の渦巻きパ夕 —ンの直径を変えずに性能を向上させるためには、 イ ンダク夕 1の渦卷 きの中央スペースをできるだけ空ける必要がある。 また、 イ ンダク夕 1 の抵抗成分が増加しないように、 その配線幅 W iについては、 特性に影 響を与えない程度の寸法でなければならない。
このため、 本実施の形態では、 イ ンダク夕 1の間隔 Aを製造プロセス 上のデザィ ンルールで許容される最も近接した間隔で規定する。 さらに 、 イ ンダク夕 1の渦巻きの中央スペースを空けるために、 シール ド 6 j の配線幅 W s もできるだけ小さ くする必要がある。
そこで、 シール ド 6 jの配線幅 W sは、 イ ンダク夕 1の配線幅 W iの 寸法を上限値とし、 少なく とも製造プロセス上のデザィ ンルールで許容 される寸法以上となるように規定する。 つま り、 シール ド 6 j の配線幅 W sは、 ィ ンダク夕 1 の配線幅 W i以下の寸法 （多く とも配線幅 W i と 同じ大きさ） とする。
このように構成しても、 イ ンダク夕 1の端子間容量 C s を低減するこ とができ、 ィ ンダク夕 1周囲の素子との電磁干渉を抑制することが可能 である。
なお、 本実施の形態のようにィ ンダク夕 1の渦巻きの内側にシール ド を配置する場合、 イ ンダク夕 1の外側にシール ドを配置する構成と比較 して、 入力端子 2及び出力端子 3 とシール ドとの距離が離れてしまう。 このため、 イ ンダク夕 1の端子間容量 C s を低減させる度合は劣る。 但し、 シール ド 6 j をイ ンダク夕 1 と同一層に配置し、 シール ド 6 j の配線幅 W sをイ ンダク夕 1の配線幅 W i以下 （多く とも配線幅 W i と 同じ大きさ） にすることで、 C M Pプロセスにおけるダミーパッ ドと同 様の役割を持たせることが可能である。 このため、 ダミーパッ ドによる 浮遊容量を低減させることができる。
また、 上記実施の形態 5の構成は、 上記実施の形態 1 から上記実施の 形態 4までに適用することで、 ィ ンダク夕 1の端子間容量 C sの低減効 果をよ り向上させることができる。 産業上の利用可能性
以上のように、 この発明に係る半導体装置は、 イ ンダク夕の周囲に設 けた一部を開放した一連続のシール ドによ り、 小型化に制限を与えるこ となく、 その周囲の素子との間における電磁干渉を低減することでき、 高性能で小型の高周波デバイスに適用可能である。

Claims

請 求 の 範 囲
1 . 半導体基板上に導体配線を渦巻き状に形成してなるィ ンダク夕と、 上記イ ンダク夕の渦巻きパターンの外周に沿つて設けた一部を開放した 一連続の導体配線からなり、 接地電位と電気的に接続するシール ドとを 備えた半導体装置。
2 . シール ドの配線幅及びシール ドとイ ンダク夕の配線の外縁間の距離 を、 少なく ともイ ンダク夕の渦巻きパターンの間隔と同じ大きさとする ことを特徴とする請求の範囲第 1項記載の半導体装置。
3 . 半導体基板上に複数層の配線層を有し、 これら配線層のいずれかに ィ ンダク夕を設け、
シールドは、 上記ィ ンダク夕を設けた配線層と同一及び/又は異なる 配線層に設けたことを特徴とする請求の範囲第 1項記載の半導体装置。
4 . 半導体基板上に導体配線を渦巻き状に形成してなるィ ンダク夕と、 上記イ ンダク夕の渦卷きパターンの内周に沿って設けた一部を開放した 一連続の導体配線からなり、 接地電位に電気的に接続したシール ドとを 備えた半導体装置。
5 . シール ドの配線幅を多く ともィ ンダク夕の配線幅と同じ大きさとす ることを特徴とする請求の範囲第 4項記載の半導体装置。
PCT/JP2003/006780 2003-05-29 2003-05-29 半導体装置 WO2004107444A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE60317905T DE60317905T2 (de) 2003-05-29 2003-05-29 Halbleiterbauelement
JP2005500217A JPWO2004107444A1 (ja) 2003-05-29 2003-05-29 半導体装置
EP03733173A EP1538672B1 (en) 2003-05-29 2003-05-29 Semiconductor device
US10/520,265 US20050247999A1 (en) 2003-05-29 2003-05-29 Semiconductor device
PCT/JP2003/006780 WO2004107444A1 (ja) 2003-05-29 2003-05-29 半導体装置
CNB038152835A CN100375283C (zh) 2003-05-29 2003-05-29 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/006780 WO2004107444A1 (ja) 2003-05-29 2003-05-29 半導体装置

Publications (1)

Publication Number Publication Date
WO2004107444A1 true WO2004107444A1 (ja) 2004-12-09

Family

ID=33485789

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/006780 WO2004107444A1 (ja) 2003-05-29 2003-05-29 半導体装置

Country Status (6)

Country Link
US (1) US20050247999A1 (ja)
EP (1) EP1538672B1 (ja)
JP (1) JPWO2004107444A1 (ja)
CN (1) CN100375283C (ja)
DE (1) DE60317905T2 (ja)
WO (1) WO2004107444A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094359A (ja) * 2007-10-10 2009-04-30 Nec Electronics Corp 半導体装置
JP2009188343A (ja) * 2008-02-08 2009-08-20 Nec Corp インダクタ用シールドおよびシールド付きインダクタ
WO2010098258A1 (ja) * 2009-02-25 2010-09-02 学校法人 慶應義塾 インダクタ素子及び集積回路装置
JP2012134354A (ja) * 2010-12-22 2012-07-12 Asahi Kasei Electronics Co Ltd 変成器
JP2013515377A (ja) * 2009-12-21 2013-05-02 ボルテラ セミコンダクター コーポレイション 多巻回インダクタ
JP2013545292A (ja) * 2010-10-14 2013-12-19 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シールド変調された同調可能なインダクタデバイス
JP2014017486A (ja) * 2008-04-03 2014-01-30 Qualcomm Incorporated パターン化された接地平面を有するインダクタ
JP2014135506A (ja) * 2007-01-29 2014-07-24 Renesas Electronics Corp 半導体装置
KR101652704B1 (ko) * 2015-03-05 2016-08-31 (주)티에스이 인덕터를 포함하는 전자 부품
JP2018006695A (ja) * 2016-07-08 2018-01-11 ルネサスエレクトロニクス株式会社 無線通信装置及びそれを備えた電力量計測装置
JP2020202255A (ja) * 2019-06-07 2020-12-17 株式会社デンソー 電子装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541800B2 (ja) * 2004-08-20 2010-09-08 ルネサスエレクトロニクス株式会社 インダクタを備えた半導体装置
US7401315B2 (en) * 2005-11-14 2008-07-15 Avago Technologies General Ip Pte Ltd System and method for implementing package level IP preverification for system on chip devices
US7977795B2 (en) * 2006-01-05 2011-07-12 Kabushiki Kaisha Toshiba Semiconductor device, method of fabricating the same, and pattern generating method
KR100723531B1 (ko) * 2006-06-13 2007-05-30 삼성전자주식회사 반도체 패키지 기판
US8796598B2 (en) 2007-09-07 2014-08-05 Bose Corporation Induction cookware
US20090065498A1 (en) * 2007-09-07 2009-03-12 Bose Corporation Induction cookware
TWI379322B (en) * 2007-10-12 2012-12-11 Via Tech Inc Spiral inductor device
US8253523B2 (en) * 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
US8232625B2 (en) * 2009-03-26 2012-07-31 International Business Machines Corporation ESD network circuit with a through wafer via structure and a method of manufacture
KR101055457B1 (ko) * 2009-04-07 2011-08-08 포항공과대학교 산학협력단 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
CN102906830A (zh) * 2010-05-05 2013-01-30 马维尔国际贸易有限公司 磁屏蔽电感器结构
US8602248B2 (en) 2011-03-02 2013-12-10 Bose Corporation Cooking utensil
CN102412227A (zh) * 2011-07-28 2012-04-11 上海华虹Nec电子有限公司 螺旋状电感的地屏蔽结构
CN102412230B (zh) * 2011-11-28 2014-04-16 上海华虹宏力半导体制造有限公司 用于射频工艺中的电感地屏蔽结构
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
CN102779807A (zh) * 2012-01-16 2012-11-14 中国科学院上海微系统与信息技术研究所 一种与rdl工艺兼容的电感元件及制造方法
US8970001B2 (en) * 2012-12-28 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring design for maintaining signal integrity
TWI521676B (zh) * 2013-03-21 2016-02-11 瑞昱半導體股份有限公司 積體電感結構以及積體電感結構製造方法
US20150302976A1 (en) * 2014-04-17 2015-10-22 Qualcomm Incorporated Effective magnetic shield for on-chip inductive structures
US9583554B1 (en) * 2014-12-23 2017-02-28 Altera Corporation Adjustable ground shielding circuitry
US9831924B2 (en) * 2015-03-30 2017-11-28 Renesas Electronics Corporation Non-contact communication apparatus and system using the same
CN107039143B (zh) * 2016-02-03 2019-10-11 瑞昱半导体股份有限公司 图案式接地防护层
CN106449593B (zh) * 2016-11-30 2018-09-14 中国电子科技集团公司第五十四研究所 一种硅基片上平面螺旋电感
KR20200073363A (ko) * 2018-12-13 2020-06-24 에스케이하이닉스 주식회사 컨택저항 측정용 반도체 패키지 및 이를 이용한 컨택저항 측정방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181289A (ja) * 1992-12-14 1994-06-28 Toshiba Corp 半導体装置
JPH0774311A (ja) * 1993-09-06 1995-03-17 Toshiba Corp 半導体アナログ集積回路
JPH1154705A (ja) * 1997-08-04 1999-02-26 Nec Corp 半導体集積回路装置及びその製造方法
JP2003068862A (ja) * 2001-08-28 2003-03-07 Sharp Corp スパイラルインダクタ及び高周波半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280410A (ja) * 1989-04-20 1990-11-16 Takeshi Ikeda Ｌｃノイズフィルタ
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
US6160303A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Monolithic inductor with guard rings
JP3221415B2 (ja) * 1998-11-18 2001-10-22 日本電気株式会社 アナログ信号パッドのシールド法、および半導体集積回路
JP4776752B2 (ja) * 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2002093622A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd インダクタ素子
SE520093C2 (sv) * 2000-12-13 2003-05-27 Ericsson Telefon Ab L M Skärmad induktor
JP3579000B2 (ja) * 2001-04-05 2004-10-20 シャープ株式会社 半導体装置
US6800918B2 (en) * 2001-04-18 2004-10-05 Intel Corporation EMI and noise shielding for multi-metal layer high frequency integrated circuit processes
JP2002373896A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体装置
US6847282B2 (en) * 2001-10-19 2005-01-25 Broadcom Corporation Multiple layer inductor and method of making the same
US6635949B2 (en) * 2002-01-04 2003-10-21 Intersil Americas Inc. Symmetric inducting device for an integrated circuit having a ground shield

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181289A (ja) * 1992-12-14 1994-06-28 Toshiba Corp 半導体装置
JPH0774311A (ja) * 1993-09-06 1995-03-17 Toshiba Corp 半導体アナログ集積回路
JPH1154705A (ja) * 1997-08-04 1999-02-26 Nec Corp 半導体集積回路装置及びその製造方法
JP2003068862A (ja) * 2001-08-28 2003-03-07 Sharp Corp スパイラルインダクタ及び高周波半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1538672A4 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135506A (ja) * 2007-01-29 2014-07-24 Renesas Electronics Corp 半導体装置
JP2009094359A (ja) * 2007-10-10 2009-04-30 Nec Electronics Corp 半導体装置
JP2009188343A (ja) * 2008-02-08 2009-08-20 Nec Corp インダクタ用シールドおよびシールド付きインダクタ
JP2014017486A (ja) * 2008-04-03 2014-01-30 Qualcomm Incorporated パターン化された接地平面を有するインダクタ
JP2010199280A (ja) * 2009-02-25 2010-09-09 Keio Gijuku インダクタ素子及び集積回路装置
KR20110134387A (ko) * 2009-02-25 2011-12-14 각고호우징 게이오기주크 인덕터 소자 및 집적 회로 장치
WO2010098258A1 (ja) * 2009-02-25 2010-09-02 学校法人 慶應義塾 インダクタ素子及び集積回路装置
US8872609B2 (en) 2009-02-25 2014-10-28 Keio University Inductor element and integrated circuit device
KR101656719B1 (ko) 2009-02-25 2016-09-12 각고호우징 게이오기주크 인덕터 소자 및 집적 회로 장치
JP2013515377A (ja) * 2009-12-21 2013-05-02 ボルテラ セミコンダクター コーポレイション 多巻回インダクタ
JP2013545292A (ja) * 2010-10-14 2013-12-19 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シールド変調された同調可能なインダクタデバイス
JP2012134354A (ja) * 2010-12-22 2012-07-12 Asahi Kasei Electronics Co Ltd 変成器
KR101652704B1 (ko) * 2015-03-05 2016-08-31 (주)티에스이 인덕터를 포함하는 전자 부품
JP2018006695A (ja) * 2016-07-08 2018-01-11 ルネサスエレクトロニクス株式会社 無線通信装置及びそれを備えた電力量計測装置
JP2020202255A (ja) * 2019-06-07 2020-12-17 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
JPWO2004107444A1 (ja) 2006-07-20
DE60317905T2 (de) 2008-11-13
US20050247999A1 (en) 2005-11-10
DE60317905D1 (de) 2008-01-17
CN100375283C (zh) 2008-03-12
EP1538672A1 (en) 2005-06-08
CN1666342A (zh) 2005-09-07
EP1538672A4 (en) 2005-10-19
EP1538672B1 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
WO2004107444A1 (ja) 半導体装置
US7626480B2 (en) Spiral inductor with multi-trace structure
US6982477B2 (en) Integrated circuit
JP5180625B2 (ja) 半導体装置
US8253523B2 (en) Spiral inductor device
JP5551480B2 (ja) 半導体装置および半導体装置の製造方法
US20060254814A1 (en) Ground shield structure
US7978043B2 (en) Semiconductor device
JPWO2008016089A1 (ja) インダクタ素子及びその製造方法並びにインダクタ素子を搭載した半導体装置
JP7323343B2 (ja) チップ部品
KR100475477B1 (ko) 인덕턴스 소자 및 반도체 장치
TW201003868A (en) Shielded integrated circuit pad structure
US20050104705A1 (en) Multi-layer symmetric inductor
US8022805B2 (en) Spiral inductor device
JP2019219537A (ja) 半導体装置
JP4408023B2 (ja) 半導体装置
KR100779981B1 (ko) 고성능 집적형 인덕터
JP2010114283A (ja) スパイラルインダクタ
JP2005236033A (ja) 半導体装置
JP2006261297A (ja) 半導体装置及びその製造方法
US11848290B2 (en) Semiconductor structure
JP2012199424A (ja) 電気回路
KR100576542B1 (ko) 집적형 인덕터
JP2006294896A (ja) 半導体装置及びその製造方法
JP5912071B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

WWE Wipo information: entry into national phase

Ref document number: 2003733173

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20038152835

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10520265

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005500217

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2003733173

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2003733173

Country of ref document: EP