CN103165567A - 具有通孔的电感器 - Google Patents
具有通孔的电感器 Download PDFInfo
- Publication number
- CN103165567A CN103165567A CN2012100574806A CN201210057480A CN103165567A CN 103165567 A CN103165567 A CN 103165567A CN 2012100574806 A CN2012100574806 A CN 2012100574806A CN 201210057480 A CN201210057480 A CN 201210057480A CN 103165567 A CN103165567 A CN 103165567A
- Authority
- CN
- China
- Prior art keywords
- inductor
- substrate
- holes
- layer
- dielectric layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000001465 metallisation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 62
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011231 conductive filler Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0053—Printed inductances with means to reduce eddy currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供一种使用具有一个或多个通孔的电感器的器件及其制造方法。在实施例中，在一个或多个金属化层中形成电感器。在电感器的正下方设置一个或多个通孔。通孔可以延伸穿过插入衬底和电感器之间的一个或多个介电层。此外，通孔可以完全或部分延伸穿过衬底。本发明提供了具有通孔的电感器。
Description
技术领域
本发明涉及电器件，具体而言，涉及使用具有通孔的电感器的器件及其形成方法。
背景技术
电感器是一种用于储存磁场能量的无源器件并且可以用于许多集成电路，诸如射频(RF)电路。电感器具有可测量的电感(L)，其是由导体产生的磁场的量度。电感可以随着组成电感器的回线的数量、回线的尺寸、线径等等的改变而改变。通常期望电感器具有高电感值。但是，因为电感器自身的各种内在特征(诸如电阻和电容)以及可能对周围的半导体衬底和/或周围的电路产生不利影响的一些感应效应(诸如涡电流)，所以在集成电路上可能难以实现高电感值。
电感器的电阻和电容元件可能对电感器的Q-因子(品质)和FSR(自谐振频率)产生不利的影响。Q-因子是电感器效率的量度并且是在给定频率下电感与其电阻的比值。Q-因子值越高表明能量损耗率越低。电感器的FSR是其自由振荡的固有频率。
涡电流是由通电的电感器发出的磁性波形。当电感器暴露于不断变化的磁场时，通常在周围的导电材料中感应产生这些电流。涡电流是围绕电感器主体的电子的循环流。当施加于衬底中存在的固有的电阻和电容元件时，涡电流产生电磁力，该电磁力导致变热和功率损耗。这种功率损耗反过来可以对电感器的Q分量和FSR分量产生不利影响。
发明内容
一方面，本发明提供了一种装置，所述装置包括：衬底；一个或多个介电层，位于所述衬底的上方；一个或多个通孔，延伸穿过所述一个或多个介电层中的一个或多个；以及电感器，位于所述一个或多个通孔的上方。
在所述的装置中，所述一个或多个通孔延伸至所述衬底内。
在所述的装置中，所述一个或多个通孔延伸穿过所述衬底。
在所述的装置中，所述一个或多个通孔没有电连接至所述电感器。
在所述的装置中，所述一个或多个通孔被设置在所述电感器的正下方。
在所述的装置中，所述一个或多个通孔的直径等于或者大于所述电感器的迹线的宽度。
另一方面，本发明还提供了一种装置，所述装置包括：衬底，具有多个上覆的介电层；至少一个通孔，延伸至所述衬底内；以及电感器，形成在一个或多个所述介电层中，所述电感器的至少一部分位于所述至少一个通孔的正上方。
在所述的装置中，所述至少一个通孔包含介电衬垫和导电填充材料。
在所述的装置中，所述衬垫的厚度为约0.1μm至约1.5μm。
在所述的装置中，所述至少一个通孔完全延伸穿过所述衬底。
在所述的装置中，所述电感器和所述至少一个通孔被多个介电层中的一层分开。
所述的装置，还包括没有位于所述电感器正下方的一个或多个通孔，所述没有位于所述电感器正下方的一个或多个通孔是电隔离的。
在所述的装置中，所述至少一个通孔填充有介电材料。
又一方面，本发明提供了一种形成电器件的方法，所述方法包括：提供衬底；在所述衬底上方形成一个或多个第一介电层；形成穿过所述一个或多个介电层中至少之一的一个或多个通孔；在所述通孔上方形成一个或多个第二介电层；以及在所述一个或多个第二介电层的一个或多个中形成电感器，所述电感器位于至少一些所述通孔的正上方。
在所述的方法中，形成所述一个或多个通孔包括：穿过所述一个或多个第一介电层形成孔；沿着所述孔的表面形成介电衬垫；以及在所述介电衬垫上方形成导电材料。
在所述的方法中，所述一个或多个通孔的直径等于或者大于所述电感器的迹线的宽度。
在所述的方法中，所述一个或多个通孔的直径大于所述电感器的迹线的宽度的两倍。
在所述的方法中，形成所述一个或多个通孔包括形成延伸至所述衬底内的一个或多个通孔。
所述的方法还包括减薄所述衬底的背面，从而使所述一个或多个通孔暴露出来。
在所述的方法中，用介电材料填充所述通孔。
附图说明
为了更充分地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1至图5B示出根据实施例的形成可以使用的器件的中间阶段；
图6A和图6B示出可选实施例的剖视图；
图7A至图7D示出根据实施例的可以使用的各种通孔尺寸；以及
图8A和图8B示出使用诸如本文中所公开实施例的实施例可以实现的电特性。
具体实施方式
在下面详细地论述本发明实施例的制造和使用。然而，应当理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明概念。所论述的具体实施例仅仅是制造和使用本发明的示例性具体方式，而不是用于限制本发明的范围。
提供一种用于提高基于电感器的电路的品质(Q)和自谐振频率(FSR)的使用通孔(TV)的方法和装置。实施例(诸如在本文中所论述的实施例)可以通过使用TV降低集成电感元件的涡电流和衬底电容。在本发明的所有各个附图和示例性实施例中，相似的参考标号用于表示相似的元件。
图1示出衬底110，其具有一个或多个上覆的介电层112。该衬底110可以包括例如，掺杂的或未掺杂的体硅，或绝缘体上半导体(SOI)衬底的有源层。一般地，SOI衬底包括在绝缘层上形成的半导体材料(诸如硅)层。该绝缘层可以是例如埋氧(BOX)层或氧化硅层。在衬底上，通常在硅衬底或玻璃衬底上提供绝缘层。也可以使用其他衬底，诸如多层衬底或梯度衬底。
应该注意到为了更好地示出实施例的部件，图1(以及其余各图)被简化了。例如，在实施例中，衬底110可以包括适合于特定用途的电路(未示出)。在实施例中，电路包括在衬底上形成的电器件以及随后在该电器件上方形成的一个或多个介电层。在介电层之间可以形成一个或多个金属层，以在电器件之间传送(route)电信号。电器件也可以形成在一个或多个介电层中。例如，电路可以包括互连起来以执行一个或多个功能的各种N-型金属氧化物半导体(NMOS)和/或P-型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等等。该功能可以包括存储器结构、处理结构、传感器、放大器、功率分布器、输入/输出电路等等。本领域普通技术人员将理解提供的以上实例仅仅用于说明的目的，用于进一步解释本发明的应用，并不是以任何方式限制本发明。可以针对给定用途视具体情况使用其他电路。
一个或多个介电层112可以表示例如层间介电(ILD)层和/或一个或多个金属间介电(IMD)层。在实施例中，一个或多个介电层112可以通过任何合适的方法(诸如旋转、化学汽相沉积(CVD)、以及等离子体增强CVD(PECVD))由低-K介电材料(诸如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、碳化硅材料、其化合物、其复合物、其组合等等)形成。
应该注意到示出的一个或多个介电层112为单层仅仅是用于说明的目的。不同的实施例可以包括由相同或者不同的材料形成的多个层，并且可以包括中间金属化层(诸如可以是其中一个或多个介电层112包括一个或多个金属间介电层的情况)。此外，一个或多个介电层112可以包括一个或多个蚀刻停止层。
图2A和图2B分别示出根据实施例的在形成了通孔128(TV)之后的图1结构的剖视图和平面图，其中图2A是沿图2B所示的线2A-2A′得到的剖视图。如图2A中所示，TV延伸穿过一个或多个介电层112并且延伸至衬底110内。TV 128可以通过任何合适的方法形成。例如，可以通过例如一个或多个蚀刻工艺、铣削、激光技术等形成穿过一个或多个介电层112并延伸至衬底110内的开口。如图2A中的插图所示，开口可以衬有作为隔离层的衬垫120，诸如SiO、SiN、TEOS等。然后，可以用诸如铜、钨、铝、银、及其组合等导电填充物125填充开口，从而形成TV 128。也可以使用其他材料，包括导电扩散阻挡层，诸如TaN、Ta、TiN、Ti、CoW等。
图2B是平面图并且示出TV 128在衬底110中的布置。在实施例中，邻近TV之间的距离D1可以是约10μm至约30μm。其他实施例可以应用不同的布置和/或间距。
如图3所示，在实施例中，衬垫120的厚度D2可以为约0.1μm至约1.5μm，以及导电填充物125的直径D3可以为约5μm至约7μm，然而在其他实施例中可以使用其他厚度。TV 128的衬垫120是插入导电填充物125和衬底110之间的介电材料，从而包括表示为氧化物电容220(Cox)的电容值。衬底110、或者位于衬底110中的阱(未示出)可以掺杂有n-型或者p-型杂质。在实施例中，衬底110是接地的。Cox可以被设计成大于衬底等效电容(其通常为25fF)。在实施例中，Cox电容介于约100fF和约200fF之间。此外，在实施例中，TV 128的Cox电容在衬底110中提供串联电容，其可以有效地降低衬底电容。降低衬底电容可以反过来降低衬底的RC效应并提高电感器的Q和FSR。在可选的实施例中，TV 128可以完全用介电材料而不用导电填充物125来填充。
图4A至图4B分别示出根据实施例的在形成一个或多个额外的介电层132之后的剖视图和平面图，其中图4A是沿着图4B中示出的线4A-4A′得到的剖视图。一个或多个介电层132可以包括一个或多个金属间介电(IMD)层及相关的金属化层。一般地，一个或多个IMD层及相关的金属化层用于使电路(未示出)彼此互连以及提供外部电连接。该IMD层可以由通过PECVD技术或高密度等离子体CVD(HDPCVD)等形成的诸如FSG的低-K介电材料形成，并且该IMD层可以包括中间蚀刻停止层。可以在最上面的IMD层中提供接触件(未示出)以提供外部电连接。金属化层可以由任何合适的导电材料(包括Cu、Ni、Pt、Al、其组合等)组成，并且可以通过任何数量的合适技术(包括PVD、CVD、电化学沉积(ECD)、分子束外延(MBE)、原子层沉积(ALD)、电镀等)形成。
还应该注意到，一个或多个蚀刻停止层(未示出)可以设置在介电层112和介电层132中邻近的介电层(例如，ILD层和IMD层)之间。一般地，当形成通孔和/或接触件时，蚀刻停止层提供用于停止蚀刻工艺的机构。蚀刻停止层由具有与邻近层(例如下方的衬底110、上方的ILD层、和上方的IMD层)不同的蚀刻选择性的介电材料形成。在实施例中，蚀刻停止层可以由SiN、SiCN、SiCO、CN、其组合等通过CVD或者PECVD技术沉积而形成。
图4A和图4B中还示出了根据实施例的在一个或多个金属化层中形成的电感器130。如图4B中所示，在该实施例中的电感器130包括为螺旋图案形状且具有两个终端140和141的导电元件。在该实施例中，交叉区(图4B中的虚线圆142所示)包含终端“跨过(pass over)”该螺旋状件的区域。这可以通过例如，该螺旋状件向下延伸至下方的金属化层，在终端141下方穿过，并且回来向上延伸至位于终端141相对侧的螺旋状件来实现。
图4A和图4B中示出的电感器130仅仅是用于说明的目的，并且各个实施例可以应用不同的尺寸和图案，包含交叉，以及占用多个金属层。
如图4B所示出的，在实施例中，在TV下方的整个区域中，TV 128以行和列的图案形成，从而使得当加入IMD层和金属层时，电感器将位于一些(但不必是全部)TV的正上方。图4B中示出的实施例示出电感器迹线位于一些TV的正上方，但未位于其他TV的正上方。虽然这种TV图案可以适合于本实施例中的电感器130，但是其他实施例可以不同地设置电感器，从而可以改变TV图案以更好地调整在电感器迹线下方的TV布置。在又一个实施例中，应用可以要求电感器是具有不同的物理尺寸、不同的迹线宽度、不同的物理形状等的多层电感器，其中不同的TV图案可以更有益于将另外的TV布置在电感器迹线的正下方。因此，更多的位于电感器迹线正下方的TV可以增强电路的性能，而没有位于电感器迹线正下方的TV可能具有较少的影响或者没有影响。
图5A至图5B示出其中根据上面电感器130在金属层中的布置可以在衬底110中图案化TV的另一个实施例，其中图5A示出沿着图5B的线5A-5A′得到的剖视图。在该实施例中，电感器130与上面所论述的相似。在该实施例中，将TV布置在电感器迹线下方的衬底中，并且已经去除了在电感器迹线正下方之外设置的TV。如上面所论述的，电感器的其他实施例可以具有其他物理形状、尺寸、迹线宽度等等。
图6A和6B分别示出根据本发明实施例可以对图4A和图5A的半导体衬底110的背面实施的用于暴露出TV 128的减薄工艺。可以使用蚀刻工艺和/或平坦化工艺(诸如机械研磨工艺或化学机械抛光(CMP)工艺)实施减薄工艺。例如，首先，可以实施诸如研磨或CMP的平坦化工艺以首先使衬垫120暴露出来，然后，可以实施在衬垫120的材料和衬底110之间具有高蚀刻速率选择性的一个或多个湿法蚀刻工艺，从而留下从半导体衬底110的背面凸出的通孔128，如图6A和6B所示出的。蚀刻工艺可以是例如，使用HBr/O2、HBr/Cl2/O2、SF6/Cl2、SF6离子体等的干法蚀刻工艺。但是，应该注意到，在其他实施例中，通孔128可以从半导体衬底110的背面不凸出。
图1至图6中示出的实施例是其中TV 128的导电填充材料125没有沿着衬底的任一侧通过例如导电迹线或金属化层中的导线直接连接至其他元件或者彼此连接的实施例。但是，在其他实施例中，导电迹线或金属化层(沿着衬底的任一侧)可以用于将一个或多个TV连接在一起，或者用于例如将一个或多个TV连接至在管芯周围延伸的保护环或者连接至仅在电感器周围延伸的保护环。在另一个实施例中，衬底是电接地的并且TV没有直接连接在一起。可以应用这些实施例来改变用于特定实现的衬底网路。在实施例中，该TV是伪TV。
图7A至图7D示出相对于电感器迹线具有不同尺寸的TV的不同实施例。图7A示出其中电感器迹线的宽度超过TV的总直径的实施例；图7B示出其中电感器迹线130的宽度与TV的直径大致相同的实施例；图7C示出其中电感器迹线的宽度小于TV的直径的实施例；以及图7D示出其中TV的直径是单个TV位于多个电感器迹线下方的的实施例。可以认为，在一些实施例中，与图7A的结构相比，诸如图7B至图7D示出结构的结构可以有助于提供对涡电流的额外控制。
图8A示出使用诸如在本文中所述实施例的实施例可以得到的提高的电感(L)和Q-因子。如图8A所示出的，测量的电感电路的电感(L)和Q-因子随着电感器的电磁响应的改变而改变。通过使用TV可以实现电感器的电感(L)320(相比于330)和Q-因子300(相比于310)的明显提高。
图8B示出前后对比数据，该数据示出了诸如在本文中所公开实施例的实施例的优势。在图8B中，测量的电感电路的电感(L)和Q-因子随着对电感器施加的频率的改变而改变。通过使用TV可以实现电感器的电感(L)370(相比于360)和Q-因子350(相比于340)的明显提高。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明的公开内容将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
Claims (10)
1.一种装置，包括：
衬底；
一个或多个介电层，位于所述衬底的上方；
一个或多个通孔，延伸穿过所述一个或多个介电层中的一个或多个；以及
电感器，位于所述一个或多个通孔的上方。
2.根据权利要求1所述的装置，其中，所述一个或多个通孔延伸至所述衬底内。
3.根据权利要求1所述的装置，其中，所述一个或多个通孔延伸穿过所述衬底。
4.根据权利要求1所述的装置，其中，所述一个或多个通孔没有电连接至所述电感器。
5.根据权利要求1所述的装置，其中，所述一个或多个通孔被设置在所述电感器的正下方。
6.根据权利要求1所述的装置，其中，所述一个或多个通孔的直径等于或者大于所述电感器的迹线的宽度。
7.一种装置，包括：
衬底，具有多个上覆的介电层；
至少一个通孔，延伸至所述衬底内；以及
电感器，形成在一个或多个所述介电层中，所述电感器的至少一部分位于所述至少一个通孔的正上方。
8.根据权利要求7所述的装置，还包括没有位于所述电感器正下方的一个或多个通孔，所述没有位于所述电感器正下方的一个或多个通孔是电隔离的。
9.一种形成电器件的方法，包括：
提供衬底；
在所述衬底上方形成一个或多个第一介电层；
形成穿过所述一个或多个介电层中至少之一的一个或多个通孔；
在所述通孔上方形成一个或多个第二介电层；以及
在所述一个或多个第二介电层的一个或多个中形成电感器，所述电感器位于至少一些所述通孔的正上方。
10.根据权利要求9所述的方法，其中，所述一个或多个通孔的直径等于或者大于所述电感器的迹线的宽度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/330,127 | 2011-12-19 | ||
| US13/330,127 US8580647B2 (en) | 2011-12-19 | 2011-12-19 | Inductors with through VIAS |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103165567A true CN103165567A (zh) | 2013-06-19 |
| CN103165567B CN103165567B (zh) | 2015-10-07 |
Family
ID=48588531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210057480.6A Active CN103165567B (zh) | 2011-12-19 | 2012-03-06 | 具有通孔的电感器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8580647B2 (zh) |
| CN (1) | CN103165567B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470152A (zh) * | 2014-09-12 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 提高整合被动高阻衬底铜电感的射频性能的方法 |
| CN107077946A (zh) * | 2014-08-07 | 2017-08-18 | 英特尔公司 | 具有改进的q‑因子的管芯上电感器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10593562B2 (en) | 2015-04-02 | 2020-03-17 | Samtec, Inc. | Method for creating through-connected vias and conductors on a substrate |
| WO2016161434A1 (en) | 2015-04-02 | 2016-10-06 | Nanopac Technologies, Inc. | Method for creating through-connected vias and conductors on a substrate |
| US20210020576A1 (en) * | 2018-03-27 | 2021-01-21 | Nielson Scientific, Llc | Three-dimensional micro-electro-mechanical, microfluidic, and micro-optical systems |
| US12009225B2 (en) | 2018-03-30 | 2024-06-11 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140197A (en) * | 1999-08-30 | 2000-10-31 | Chartered Semiconductor Manufacturing Ltd. | Method of making spiral-type RF inductors having a high quality factor (Q) |
| US20020074620A1 (en) * | 2000-12-19 | 2002-06-20 | Yue Chik Patrik | Planar inductor with segmented conductive plane |
| CN1519932A (zh) * | 2003-01-23 | 2004-08-11 | 台湾积体电路制造股份有限公司 | 高品质因子的电感和制造方法 |
| CN101345242A (zh) * | 2003-08-22 | 2009-01-14 | 艾格瑞系统有限公司 | 在半导体衬底中形成的螺旋电感以及形成该电感的方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211239A (ja) | 1991-09-12 | 1993-08-20 | Texas Instr Inc <Ti> | 集積回路相互接続構造とそれを形成する方法 |
| DE4314907C1 (de) | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
| US5391917A (en) | 1993-05-10 | 1995-02-21 | International Business Machines Corporation | Multiprocessor module packaging |
| US6882030B2 (en) | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
| EP2270845A3 (en) | 1996-10-29 | 2013-04-03 | Invensas Corporation | Integrated circuits and methods for their fabrication |
| US6037822A (en) | 1997-09-30 | 2000-03-14 | Intel Corporation | Method and apparatus for distributing a clock on the silicon backside of an integrated circuit |
| US5998292A (en) | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
| JP3532788B2 (ja) | 1999-04-13 | 2004-05-31 | 唯知 須賀 | 半導体装置及びその製造方法 |
| US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
| US6444576B1 (en) | 2000-06-16 | 2002-09-03 | Chartered Semiconductor Manufacturing, Ltd. | Three dimensional IC package module |
| US6599778B2 (en) | 2001-12-19 | 2003-07-29 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
| EP1472730A4 (en) | 2002-01-16 | 2010-04-14 | Mann Alfred E Found Scient Res | HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE |
| US6762076B2 (en) | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| US6800930B2 (en) | 2002-07-31 | 2004-10-05 | Micron Technology, Inc. | Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies |
| US7030481B2 (en) | 2002-12-09 | 2006-04-18 | Internation Business Machines Corporation | High density chip carrier with integrated passive devices |
| US6841883B1 (en) | 2003-03-31 | 2005-01-11 | Micron Technology, Inc. | Multi-dice chip scale semiconductor components and wafer level methods of fabrication |
| US6924551B2 (en) | 2003-05-28 | 2005-08-02 | Intel Corporation | Through silicon via, folded flex microelectronic package |
| US7111149B2 (en) | 2003-07-07 | 2006-09-19 | Intel Corporation | Method and apparatus for generating a device ID for stacked devices |
| TWI251313B (en) | 2003-09-26 | 2006-03-11 | Seiko Epson Corp | Intermediate chip module, semiconductor device, circuit board, and electronic device |
| US7335972B2 (en) | 2003-11-13 | 2008-02-26 | Sandia Corporation | Heterogeneously integrated microsystem-on-a-chip |
| US7049170B2 (en) | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
| US7060601B2 (en) | 2003-12-17 | 2006-06-13 | Tru-Si Technologies, Inc. | Packaging substrates for integrated circuits and soldering methods |
| JP4467318B2 (ja) | 2004-01-28 | 2010-05-26 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法 |
| US7262495B2 (en) | 2004-10-07 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | 3D interconnect with protruding contacts |
| US7297574B2 (en) | 2005-06-17 | 2007-11-20 | Infineon Technologies Ag | Multi-chip device and method for producing a multi-chip device |
-
2011
- 2011-12-19 US US13/330,127 patent/US8580647B2/en active Active
-
2012
- 2012-03-06 CN CN201210057480.6A patent/CN103165567B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140197A (en) * | 1999-08-30 | 2000-10-31 | Chartered Semiconductor Manufacturing Ltd. | Method of making spiral-type RF inductors having a high quality factor (Q) |
| US20020074620A1 (en) * | 2000-12-19 | 2002-06-20 | Yue Chik Patrik | Planar inductor with segmented conductive plane |
| CN1519932A (zh) * | 2003-01-23 | 2004-08-11 | 台湾积体电路制造股份有限公司 | 高品质因子的电感和制造方法 |
| CN101345242A (zh) * | 2003-08-22 | 2009-01-14 | 艾格瑞系统有限公司 | 在半导体衬底中形成的螺旋电感以及形成该电感的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107077946A (zh) * | 2014-08-07 | 2017-08-18 | 英特尔公司 | 具有改进的q‑因子的管芯上电感器 |
| CN105470152A (zh) * | 2014-09-12 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 提高整合被动高阻衬底铜电感的射频性能的方法 |
| CN105470152B (zh) * | 2014-09-12 | 2018-08-24 | 上海华虹宏力半导体制造有限公司 | 提高整合被动高阻衬底铜电感的射频性能的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8580647B2 (en) | 2013-11-12 |
| CN103165567B (zh) | 2015-10-07 |
| US20130154053A1 (en) | 2013-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9362222B2 (en) | Interconnection between inductor and metal-insulator-metal (MIM) capacitor | |
| US7436281B2 (en) | Method to improve inductance with a high-permeability slotted plate core in an integrated circuit | |
| US6903644B2 (en) | Inductor device having improved quality factor | |
| US8344478B2 (en) | Inductors having inductor axis parallel to substrate surface | |
| CN102593096B (zh) | 在顶部金属层上形成金属-绝缘体-金属电容器 | |
| CN102760563B (zh) | 集成变压器 | |
| US8227708B2 (en) | Via structure integrated in electronic substrate | |
| CN103165567B (zh) | 具有通孔的电感器 | |
| US7064411B2 (en) | Spiral inductor and transformer | |
| US20120092806A1 (en) | Protection structure for metal-oxide-metal capacitor | |
| US8860544B2 (en) | Integrated inductor | |
| US6387747B1 (en) | Method to fabricate RF inductors with minimum area | |
| WO2013012450A1 (en) | Inductive structure formed using through silicon vias | |
| US8410575B2 (en) | High voltage semiconductor devices and methods of forming the same | |
| JPH09162354A (ja) | 集積インダクタ構造およびその製造方法 | |
| US20130119511A1 (en) | Inductor having bond-wire and manufacturing method thereof | |
| CN105084291A (zh) | 一种垂直型平面螺旋电感及其制备方法、电子装置 | |
| US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
| US8900964B2 (en) | Inductors and wiring structures fabricated with limited wiring material | |
| US11037725B2 (en) | Manufacturing method for inductor with ferromagnetic cores | |
| US9577023B2 (en) | Metal wires of a stacked inductor | |
| JP5090688B2 (ja) | 半導体装置 | |
| US7060193B2 (en) | Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits | |
| CN103022000B (zh) | 平面电感器及其制造方法、半导体器件及其制造方法 | |
| US11610839B2 (en) | Dummy fill structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |