CN102760563B - 集成变压器 - Google Patents

集成变压器 Download PDF

Info

Publication number
CN102760563B
CN102760563B CN201110412137.4A CN201110412137A CN102760563B CN 102760563 B CN102760563 B CN 102760563B CN 201110412137 A CN201110412137 A CN 201110412137A CN 102760563 B CN102760563 B CN 102760563B
Authority
CN
China
Prior art keywords
transformer
layout
coil
stratum
concentricity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110412137.4A
Other languages
English (en)
Other versions
CN102760563A (zh
Inventor
林志聪
赵国伟
林淑慧
高巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN102760563A publication Critical patent/CN102760563A/zh
Application granted granted Critical
Publication of CN102760563B publication Critical patent/CN102760563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提出一种集成变压器，具有基板以及位于所述基板上方的介电层。所述装置包含位于介电层中的变压器布局。所述变压器布局包含具有主要与次要线圈组件的集成变压器。所述第一与第二线圈组件用于造成噪音自身消除效应。

Description

集成变压器
技术领域
背景技术
独石变压器用于芯片上射频(RF)集成电路(IC)，进行许多功能，包含阻抗匹配、信号偶和以及分相。相较于习知的变压器，对于电路设计者而言，独石变压器提供许多优点，包含低功率消耗与高封装密度。独石变压器使得可用标准CMOS制程制造功率放大器。
然而，变压器有问题。例如，变压器可能具有低自谐振频率，线圈之间的高错配，以及效能与硅面积消耗之间的交换。
因此，存在探索更有效率变压器的挑战。
发明内容
本申请揭露变压器。在一实施例中，变压器包含具有集成变压器的变压器布局。集成变压器包含主要与次要线圈组件。第一与第二线圈组件用于造成噪音自身消除效应。
在一实施例中，揭露装置。所述装置包含基板与在所述基板上的介电层。所述装置更包含在所述介电层中的变压器布局。所述变压器布局包含具有主要与次要线圈组件的集成变压器。所述主要与次要线圈组件是用于造成噪音自身消除效应。
在另一实施例中，揭露形成装置的方法。所述方法包含提供基板，以及在所述基板上形成介电层。所述方法更包含在所述介电层中形成变压器布局。所述变压器布局包含具有主要与次要线圈组件的集成变压器。所述主要与次要线圈组件是用于造成噪音自身消除效应。
参阅以下说明与附随图式，可了解本申请的实施例以及其它优点与特征。再者，应理解本申请描述不同实施例的特征不会彼此排除，并且可存在于不同的组合与排列。
附图说明
在图式中，不同图的相同组件符号通常是指相同部分。再者，图式不需要照比例，而是强调说明本发明的原理。在以下说明中，本发明的不同实施例描述如下，并参考以下图式。
图1说明变压器实施例。
图2a-b说明变压起的另一实施例。
图3说明VCO电路的实施例。
图4a-b说明装置实施例的平面与横切面图。
图5a说明集成变压器实施例的平面图。
图5b说明沿着轴y1-y2交叉位置的放大图。
图6a-b说明形成变压器的制程实施例。
图6c说明沿着第一与第二交叉位置的横切面图。
图7a说明集成变压器实施例的平面图。
图7b-c说明沿着轴y1-y2与y3-y4的变压器横切面图。
图8a说明集成变压器实施例的平面图。
图8b显示沿着轴y1-y2横切面的放大图。
图9a显示集成变压器实施例的平面图。
图9b说明横切面区域。
具体实施方式
实施例是关于变压器以及制造变压器的方法。所述变压器是在形成在基板上的集成变压器。例如，所述变压器是独石变压器。所述基板可包含其它电路组件，例如互补金属氧化物(CMOS)组件，随着所述变压器形成例如集成电路。IC可以是任何形式的IC。例如，所述IC可并入消费产品中。
图1说明变压器100的实施例。所述变压器包含第一与第二线圈110与120。例如，所述第一线圈作为主要线圈，以及所述第二线圈作为次要线圈。在其它实施例中，所述第一线圈可作为次要线圈，而所是第二线圈可作为主要线圈。所述第一线圈包含第一与第二终端112与114；所述第二线圈包含第一与第二终端122与124。在一实施例中，所述第一线圈的第一终端作为变压器的第一埠P1，以及第二线圈的第一终端作为变压器的第二埠P2。例如，所述线圈的第二终端可耦合至固定DC供应，例如接地。所述接地可以是实质或是虚拟接地。
如图所示，电阻R1与R2耦合至变压器的第一与第二埠。提供电阻描述线圈内阻抗组件的存在。例如，由于线圈的非理想金属轨道具有有限的传导性，所以电阻呈现阻抗。例如，线圈阻抗可以是约为50Ω。例如，实际线圈阻抗可取决于使用的材料或是设计参数。其它因子也可影响线圈阻抗。
第一线圈包括F圈数，以及第二线圈包括S圈数。第一与第二线圈的圈数比例定义为F：S。如图所示，第一与第二线圈是对称的。例如，第一与第二线圈具有约相同的圈数，产生具有圈数比例约1：1的变压器。在其它实施例中，变压器可具有非对称线圈。在非对称变压器中，F不等于S，形成具有圈数比例非1：1的变压器。例如，变压器可具有圈数比例1：n，例如1：2或1：4。也可理解n不需要是整数。例如，变压器可具有圈数比例中，n等于1.5(圈数比例＝1：1.5)。也可使用具有其它圈数比例的变压器。例如，所要的比例取决于设计需求。所要的圈数比例也可取决于第一与第二线圈的圈数，这也与线圈使用的线长有关。
图2a-b说明变压器100的另一实施例。所述变压器类似于图1的变压器。参阅图2a，变压器包含第一与第二线圈110与120。例如，第一线圈作为主要线圈，以及第二线圈作为次要线圈。第一线圈包含第一与第二终端112与114。同样地，第二线圈包含第一与第二终端122与124。第一线圈的第一终端可作为变压器的第一埠P1，以及第二线圈的第一终端可作为变压器的第二埠P2。例如，线圈的第二中端可耦合至固定DC供应，例如接地。所述接地可以是实质或是虚拟接地。
如图所示，电阻R1与R2耦合至变压器的第一与第二埠。提供电阻描述线圈内阻抗组件的存在。例如，线圈阻抗可以是约为50Ω。第二线圈的圈数约为第一线圈圈数的两倍，形成具有约1：2圈数比例的变压器。也可使用具有其它圈数比例的变压器。
参阅图2b，变压器包含第一与第二线圈110与120。例如，第一线圈作为主要线圈，以及第二线圈作为次要线圈。第一线圈包含第一与第二终端112与114。在一实施例中，第二线圈包含第一与第二次线圈120a-b。第一次线圈包含第一与第二终端122与124，以及第二次线圈包含第一与第二终端126与128。第一线圈的第一终端可作为变压器的第一埠P1，以及第二线圈的第一与第二次线圈可作为变压器的第二与第三埠P2与P3。例如，线圈的第二终端可耦合至固定DC供应，例如接地。所述接地可以是实质或是虚拟接地。在一实施例中，第一与第二次线圈或第二线圈的第二终端可共同耦合。在一实施例中，第一与第二次线圈的共同终端耦合至虚拟接地。可使用其它架构的线圈第二终端。
如图所示，电阻R1、R2与R3耦合至变压器的第一、第二与第三埠。提供电阻描述线圈内阻抗组件的存在。例如，由于线圈的非理想金属轨道具有有限的传导性，所以电阻呈现阻抗。例如，线圈阻抗可以是约为50Ω。例如，实际线圈阻抗可取决于使用的材料或是设计参数。其它因子也可影响线圈阻抗。第二线圈的圈数约为第一线圈圈数的两倍，形成具有约1：2圈数比例的变压器。也可使用具有其它圈数比例的变压器。
第一与第二线圈架构形成噪音自身消除效应。在一实施例中，线圈编结造成噪音自身消除效应。此外，可精准控制两线圈的实际长度。例如，在具有1：1圈数比例的变压器例子中，可均等化线圈的长度。在1：n圈数比例的例子中，n≠1，控制线圈的实际长度可达到高圈数比例正确度。因此，变压器具有改良的磁性与电性均等化，增加功率效率。
在一实施例中，变压器可架构为平衡-不平衡(balun)变压器。在balun变压器中，线圈之一作为平衡线圈，以及另一个作为不平衡线圈。例如，耦合至平衡线圈的埠是平衡埠，以及耦合是不平衡线圈的埠是不变压器的不平衡埠。例如，平衡埠是具有虚拟接度或共同终端的线圈。Balun变压器可架构在电路中，进行平衡-至-不平衡转换(例如分化-至-单端点转换)或是不平衡-至-平衡转换(例如单端点-至-分化转换)。相较于习知的balun变压器，不同实施例的balun变压器具有改良效能。例如，变压器具有改良的振幅与相平衡。可在不同的VCO中，实施balun变压器。也可使用balun变压器的其它应用。
图3说明VCO电路300的实施例。如图所示，VCO电路包含变压器。在一实施例中，变压器包括balun变压器301。例如，balun变压器可以是本申请说明书描述的变压器。所述balun变压器包含第一与第二线圈310与320。可在其它形式的VCO电路或其它电路形式中，使用balun变压器。
图4a-b说明装置400实施例的平面与横切面图。提供基板405，在基板上形成所述装置。例如，基板包括硅基板。例如，所述基板可以是p-型掺杂的硅基板。也可使用其它形式的掺杂或是本质基板(intrinsicsubstrate)。例如，可使用以锗为基础，包含硅锗、砷化镓、绝缘体上硅(SOI)，或是蓝宝石基板。基板可制备具有电路组件(未显示)。电路组件可包含例如晶体管、电容器与/或电阻。也可使用其它形式的电路组件。
在基板上的电路组件上方，制备介电层480。例如，介电层可包含装置的金属层，所述装置例如IC。应理解所述介电层可包含IC的多个金属层。
在介电层中提供变压器布局440。在一实施例中，所述变压器布局包含主要或主阶层484a。可在装置的任何金属阶层Mi中，提供主要布局阶层，其中i＝1是底部阶层，以及i＝T是顶部阶层。在一实施例中，可在IC的顶部金属阶层(例如MT)中提供布局。也可在其它金属层中提供布局。在一实施例中，主要布局可包含超过一金属层。由于线圈的较大横切面面积，这可增加电流流动。例如，所述布局可包含顶部与倒数第二金属阶层(MT与MT-1)。变压器布局中也可使用任何其它的金属阶层。
布局包括多个虚拟环形布置(virtualringshapedplacements)。例如，布局包括x个虚拟同中心环形布置4421-x。在一实施例中，x是≥2的整数。较佳地，x是≥2的偶整数。也可使用其它x值。例如，第一(n＝1)环形布置对应于最外层的环形布置，以及x(n＝x)对应于最内层的环形布置。如图所示，布局包含两个同中心环形布置4421与4422。环形布置被间隔448隔开。
环形布置对应于变压器的线圈组件的位置。例如，环形布置数取决于第一线圈的圈数。在一实施例中，环形布置数等于第一线圈圈数的两倍。例如，在变压器的例子中，第一线圈有一圈，则变压器包括两个环形布置。在其它例子中，第一线圈具有两圈，则提供四个环形布置。
例如，同中心环布置包括多角形。多角形可包含偶数边。在一实施例中，多角形的邻边形成超过90°角。例如，角度约为135°。也可使用超过90°的其它角度。超过90°的角度避免违反设计规则检视。例如，90°或更小的角度会造成电流拥挤效应，使装置效能退化。在一实施例中，所述同中心环形布置包括八角形。也可使用其它边数的多角形，例如六边形。在另一实施例中，所述同中心环形布置可具有其它几何形状，包含非多角形。
这种环形布置的架构可用于任何1:n比例变压器，包含n＝1的变压器。例如，可提供4个环形布置形成1:1比例变压器。在具有1:n比例的变压器例子中，其中n>1，可在其它变压器布局阶层中提供其它环形布置用于第二线圈。例如，可提供次要布局阶层484b用于次要线圈。可在主要布局阶层下的金属阶层中，提供次要布局阶层。在一些实施例中，对于主要布局阶层不占据顶部金属阶层的应用，次要布局可位在主要布局阶层上方。在其它实施例中，次要阶层可位在主要布局阶层的上方与下方。次要阶层可包括超过一金属层。由于传导线的较大横切面面积，这会增加电流流动。
在一实施例中，次要布局便于变压器线圈的堆栈。例如，第二线圈具有不同于主要布局阶层的一或更多阶层部分。例如，所述第二线圈具有部分在不同于第一线圈的阶层上。在一实施例中，次要布局位在主要布局的区域内。对于具有超过一次要布局的应用，他们是位在主要布局的区域中。这架构使得1:n变压器具有与1:1变压器相同的面积，其中n>1。
图5a显示集成变压器500实施例的平面图。所述集成变压器是形成在基板上介电层中的变压器布局中。例如，所述变压器层类似于图4a-b中所示的变压器层。在一实施例中，所述变压器层包括六角形同中心环形布置。如图所示，所述变压器层包含第一(外部)与第二(内部)同中心环形层。也可使用其它形状与或其它同中心环形布置数。
所述变压器包括第一与第二线圈510与520。在一实施例中，所述变压器包括1:1变压器。亦即所述第一与第二线圈具有相同的圈数。由于布局包括两个同中心环形布置，所以变压器包含具有一圈的第一线圈以及具有一圈的第二线圈。也可使用具有其它同中心布置数的布局。例如，布局可包含四、六或八同中心布置，用于每一个第一与第二线圈具有二、三或四圈的1:1变压器。
第一线圈包含第一与第二终端512与514。第一与第二变压器终端耦合至第一线圈的第一与第二端。第二线圈包含第三与第二变压器终端522与524，耦合至其第一与第二端。如图所示，第一线圈与第二线圈的终端位在变压器布局最外同中心环形的不同侧。较佳地，第一与第二线圈的终端位在变压器布局最外同中心环的对侧。也可使用其它的终端与变压器架构。
在一实施例中，第一线圈与第二线圈的部分分享同中心环形布置。较佳地，第一与第二线圈分享同中心环形布置的相同或实质相同部分。例如，每一个同中心环形布置被约50％的第一线圈与50％的第二线圈占据。
在一实施例中，提供至少一交叉位置560在变压器中。图5b显示沿着轴y1-y2交叉位置5601的放大图。所述交叉位置包括第一与第二交叉连接器5621与5622，便于插入变压器的线圈。在一实施例中，交叉连接器改变线圈的路由，从一环形布置至相邻的环形布置。例如，交叉连接器转换线圈的路由，从第nth个环形布置至第n-1或n+1环形布置，其中n＝1至x。
在一实施例中，第一与第二线圈包括在除了交叉组件之外的位置的厚度T。为了路由线圈从同中心环至相邻的同中心环，提供交叉连接器562。例如，交叉连接器位在线圈厚度小于T的上部或下部。所述上部与下部是被中部548分隔。
如图所示，交叉位置5601包括第一交叉连接器5621。第一交叉连接器连接外环形布置(n＝1)中第一线圈510的一部分至内环形布置(n＝2)中的另一部分。在一实施例中，提供第一交叉连接器或连接第一线圈的下部。因此，第一交叉连接器改变第一线圈的路由，从外环形布置至内环形布置。同样地，第二交叉连接器5622连接外环形布置(n＝1)中第二线圈520的一部分至内环形布置(n＝2)中另一部分。在一实施例中，提供第二交叉连接器，或连接第二线圈的上部。提供第二交叉连接器，第二线圈的路由从内环形布置改变至外环形布置。
可在变压器中提供第二交叉区域5602。所述第二交叉区域可类似于第一交叉区域。在一实施例中，布局包含2x交叉区域用于环形布置，其中x是整数。也可提供其它架构的交叉区域。第二交叉区域包含第一与第二交叉连接器，改变第一线圈的路由从一同中心环形布置至相邻的同中心环形布置。例如，第一连接器改变第一线圈路由从内环形布置至外环形布置；第二连接器改变第二线圈路由从内环形布置至外环形布置。如图所示，第一连接器连接第一线圈的下部，而第二连接器连接第二线圈的上部。也可使用其它架构的交叉连接器。
有变压器形成在其上的介电层可以是例如内金属介电(IMD)层。在IMD层中，形成装置的互连。装置可包括许多互连阶层，互连不同的电路组件，达到所要的功能。例如，装置可包含I个互连阶层，其中1是最低阶层，以及I是最高阶层。
IMD层包含在上部中的沟渠阶层，对应于金属阶层(Mk)。例如，互连或金属线位在IMD层的沟渠阶层中。IMD层的下部包含具有接触的孔洞阶层。分隔IMD层可以是蚀刻停止层(未显示)。
在一实施例中，变压器形成在两个相邻的金属阶层Mk与Mk-1以及孔洞阶层Vk-1之间。例如，有变压器形成于其上的介电层包含IMD层以及下一较低IMD层的沟渠阶层。在一实施例中，较上与较低金属阶层对应于变压器线圈组件的上部与下部，而所述孔洞阶层是对应于中部。在一实施例中，线圈组件除了交叉部分之外，具有由孔洞阶层互连的上部与下部。例如，通过条状孔洞(barvias)耦合上部与下部。例如，条状孔洞类似于孔洞阶层的沟渠中形成的传导线。
图6a-b说明形成变压器600的制程实施例。在一实施例中，在例如IC的装置中，制程形成1:1变压器。也可使用其它形式的装置。在图6a中，在较低的介电层680L中，形成较低阶层的变压器线圈。例如，所述较低介电层是装置的IMD层。在一实施例中，较低介电层对应于倒数第二互连阶层的IMD层。在一实施例中，较低介电层可对应于除了倒数第二互连阶层外的互连阶层。
可使用不同形式的介电材料用于所述介电层中。较佳地，所述介电材料包括用于装置的IMD的介电材料。例如，所述介电层可包括超低介电系数(ULK)介电材料。也可使用其它形式的低介电系数(LK)介电材料。
在一实施例中，在较低介电层的变压器区域中，提供变压器层。在较低介电层中，形成沟渠，对应于变压器布局。在一实施例中，在较低介电层的沟渠阶层中，形成沟渠。形成沟渠的制程可与形成互连以及除了较低介电阶层的变压器区域外的接触区域的制程相同。例如，可用双镶嵌技术形成互连与接触。可使用孔洞优先或沟渠优先双镶嵌技术。也可使用其它的双镶嵌技术。
在孔洞优先双镶嵌技术中，在介电层的表面上提供屏蔽，以及图案化形成对应于孔洞位置的开口。所述屏蔽可以是软屏蔽，例如光阻屏蔽或软屏蔽与硬屏蔽的组合，所述硬屏蔽例如TEOS或氮化硅。也可使用其它的屏蔽架构或材料。
图案化所述介电层，移除屏蔽暴露的部分，形成孔洞。例如，介电层的图案化包括非等向性蚀刻，例如反应性离子蚀刻(RIE)。也可使用其它技术用于图案化所述介电层。孔洞暴露下方的接触区域。在形成所述孔洞之后，移除软屏蔽。例如，使用灰化，移除所述软屏蔽。也可使用其它技术移除软屏蔽。
用对应于沟渠的开口，在介电层上方形成沟渠软屏蔽。图案化介电层，移除屏蔽暴露的部分，形成上部或沟渠阶层中的沟渠。用沟渠阶层中的沟渠与孔洞阶层中的孔洞，形成双镶嵌开口之后，移除沟渠屏蔽。例如，也可使用沟渠优先双镶嵌技术形成沟渠与孔洞。
在一实施例中，变压器布局包含第一与第二同中心环形布置，类似于图4a-b的描述。在一实施例中，图案化较低介电层的沟渠阶层，形成同中心环形布置中的沟渠。所述沟渠对应于形成第一与第二线圈610L与620L下部的位置。
线圈或线圈组件的下部形成方式类似于形成互连的方式。例如，在基板上沉积或形成传导材料，填充较低介电层的沟渠。例如，所述传导材料包括铜、铝、钨、合金，例如Al掺杂的Cu、Mn掺杂的Cu或其组合。也可使用其它形式的传导材料，包含金属与合金。较佳地，传导材料包括形成装置互连的传导材料。
在一实施例中，传导材料包括铜。可先形成铜种子层(未显示)排列所述沟渠。例如，可用PVD形成种子层。也可使用其它技术形成种子层。可用电镀沉积传导材料。也可使用其它技术，例如无电镀、CVD、PVD或溅镀。使用的技术取决于所使用的材料。
在形成种子层或沉积传导材料之前，沟渠可与障蔽层对齐。障蔽层可对齐介电层的表面与沟渠开口。关于硬屏蔽的应用，障蔽层可对齐硬屏蔽的表面与沟渠开口。例如，障蔽层可包括TaN、Ta、TiN或其组合。也可使用其它形式的障蔽材料，例如钌。也可使用具有多层的障蔽层。例如，可用物理蒸气沉积(PVD)、化学蒸气沉积(CVD)或原子层沉积(ALD)，形成障蔽。也可使用其它技术形成障蔽。
移除过多的传导材料，形成线圈的下部。在一实施例中，用平面化制程移除过多材料。平面化制程移除过多的传导材料以及第二介电材料层表面上的衬垫层。这造成传导材料的顶部表面与第二介电材料的顶部表面齐平。例如，平面化制程包括抛光制程，例如化学机械抛光(CMP)、电-CMP(eCMP)或其组合。也可使用其它形式的平面化或抛光制程。所述抛光制程可包含多抛光步骤，移除不同的材料，例如传导与障蔽材料。
在使用硬屏蔽的应用中，平面化制程也可从介电层的表面移除硬屏蔽，留下具有平坦表面的互连。在其它实施例中，使用介电硬屏蔽，则在平面化制程后仍可保留。
如图所示，较低的第一线圈包含第一较低与第二较低线圈终端612L与614L，以及较低第二线圈包含第三与第四较低线圈终端622L与624L。如图所示，提供第一与第二交叉位置6601-2，改变线圈的位置从一环形布置至另一环形布置。较低第一线圈占据约1/2的第一或外环形布置，以及约1/2的内环形布置。同样地，较低第二线圈占据约1/2的第一或外环形布置，以及约1/2的内环形布置。在一实施例中，较低第一与第二线圈对半的占据内与外线圈环形布置。也可使用其它的线圈布置。第一与第二线圈具有侧向磁耦合。
在一实施例中，较低第一线圈的第一部分耦合至第一较低线圈终端，以及沿着第一方向(例如逆时针方向)位在第一或外环形布置中，并且交叉至第二交叉位置6602的第二或内环形布置。较低第一线圈的第一部分在内环形布置中连续至第一交叉位置。从较低第一终端至第二交叉位置的较低第一线圈的部分占据约1/4的外环形布置以及约1/2的内环形布置，从第二交叉位置至第一交叉位置。在第二交叉位置的较低第二交叉连接器6612形成较低线圈的连续第一部分，从较低第一线圈终端至第一交叉位置。较低第二交叉连接器提供从外至内环形布置的对角线交叉。
在一实施例中，交叉连接器对于耦合的线圈区段形成超过90°的角度。例如，所述角度约135°。也可使用超过90°的其它角度。超过90°的角度避免违反设计规则检查。例如，90°或小于90°的角度会造成电流拥挤效应，造成装置效能退化。
第二较低线圈终端相邻于第一较低线圈终端。第二较低线圈终端耦合至第一较低线圈的第二部分，所述第二部分位在沿着第二方向(例如顺时针)至第一交叉位置的外环形布置中。第一较低线圈的第二部分占据约1/4的外环形布置。
如图所示，较低第一线圈占据约1/2的外环形布置以及1/2的内环形布置。在一实施例中，较低第一线圈占据的内与外对半环形布置是位于布局的对立半部。例如，第一线圈终端与第一线圈占据外环形布置的第一半部(例如顶部)，而第一线圈占据变压器布局的对半的内环形布置中。
较低第二线圈配置在变压器层中，如同较低第一线圈，除了它对较低第一线圈旋转180°。例如，如同第一与第二较低变压器终端，位在变压器布局对半中的第四较低变压器终端624L耦合至第二较低线圈的第一部分，并且位在沿着第一方向(例如逆时针方向)的外环形布置中。第二较低线圈的第一部分通过在第一交叉位置的对角线较低第一交叉连接器6611在内环形布置中持续直到第二交叉位置。第二位置耦和至相邻于第四较低变压器终端的第三较低变压器终端，并且沿着第二方向(例如顺时针方向)位在外环形布置中。
在图6b中，在较低线圈组件上方，形成上介电层680U。例如，所述上介电层包括位在较低介电层上方的IMD层。例如，所述上介电层包括装置的顶部互连阶层的IMD层。也可使用包括其它互连阶层的上介电层。
上介电层包含变压器布局，对准较低介电层。在一实施例中，上介电层的沟渠阶层图案化，形成变压器的上线圈组件。在一实施例中，上线圈组件的图案与较低线圈组件的图案相同或类似，除了沿着变压器布局的中心轴C(虚线)翻转。
关于隔开上与下沟渠或互连阶层的孔洞阶层，图案化类似于沟渠阶层，除了在交叉位置之外，形成条状或沟渠孔洞。在交叉位置中，孔洞阶层保持未图案化(阴影部分)。沟渠与孔洞阶层的图案化形成双镶嵌结构。
例如，双镶嵌结构形成，类似于在上介电层中形成互连。例如，双镶嵌结构填充传导材料，并且被平面化，形成变压器区域中的上线圈组件以及其它区域中的互连与接触，如本申请所述。
在交叉位置中，孔洞阶层的介电材料保持分隔上与下线圈组件。在变压器层的其它部分中，第一上线圈组件耦合至第一下线圈组件，第二上线圈组件耦合至第二下线圈组件，以及上变压器终端耦合至个别的较低变压器终端。
图6c说明沿着第一与第二交叉位置6601与6602的变压器600的横切面图。在第一交叉位置，上交叉连接器6621耦合内与外环形布置中的上第一线圈组件，以及较低交叉连接器6611耦合内与外环形布置中的较低第二线圈组件。在第二交叉位置，上交叉连接器6622耦合内与外环形布置中的上第二线圈组件，以及较低交叉连接器6612耦合内与外环形布置中的较低第一线圈组件。孔洞阶层的介电材料隔开交叉位置中的上与较低交叉连接器。
如图所示，变压器已经改善线圈长度的合适度。这造成较高的功率效率。再者，在多金属阶层中形成线圈组件可降低电流流动，增加线圈组件的横切面积。
图7a说明另一实施例中集成变压器700的平面图。在装置的介电层中形成变压器。例如，介电层包括IMD层。在一实施例中，变压器形成于两相邻互连阶层上，所述两相邻互连阶层之间有孔洞阶层。也可在其它形式的介电层中形成变压器。
所述变压器包含第一与第二线圈710与720。所述线圈具有位于变压器布局的多个同中心环形布置中的线圈组件。如图所示，变压器包含第一与第二线圈，具有位在八个同中心环形布置7421-7428中的线圈组件，其中1是最外面的环形布置，以及8是最内部的环形布置。在一实施例中，变压器包括1:1圈数比例。因此，第一线圈包括4圈，以及第二线圈包括4圈。
第一与第二变压器终端712与714耦合至第一线圈的第一与第二端，以及第三与第四变压器终端722与724耦合至第二线圈组件的第一与第二端。
变压器的变压器终端位在最外部的环形布置。如图所示，第一线圈与第二线圈的终端位在变压器布局的最外部同中心环形的不同侧。较佳地，第一线圈与第二线圈的终端位在变压器布局的最外部同中心环形的对侧。也可使用其它架构的终端与变压器布局。
在一实施例中，第一线圈与第二线圈的部分分享同中心环形布置。较佳地，第一与第二线圈分享同中心环形布置的相同或实质相同部分。例如，每一个同中心环形布置被约50％的第一线圈与50％的第二线圈占据。
在一实施例中，在变压器中提供交叉位置或区域。所述交叉区域类似于例如图5b与6c描述的。所述交叉区域便于插入变压器的线圈。在一实施例中，交叉区域中的交叉连接器改变线圈的路由，从一环形布置至相邻的环形布置。例如，所述交叉连接器转移线圈的路由，从第n个环形布置至第n-1或n+1个环形布置，其中n＝1至x。
变压器布局包括多个交叉区域组。在一实施例中，变压器布局包括多个交叉区域组，它们在布局中有相同间隔。例如，变压器布局包括相同间隔的4组交叉区域7601-4。变压器布局被交叉区域组分隔成为4个相等的四分之一。关于最内部与最外部的环形布置，它们包括两个交叉区域。例如，交叉区域位在终端之间相等距离。例如，交叉区域位在第一与第三组的交叉区域7601与7603。
在一实施例中，第一线圈终端712耦合至沿着第一方向(例如顺时针方向)在最外部环形布置(例如n＝1)中第一线圈710的第一端。第一线圈遇到每一个交叉区域就会转移至相邻的内部环形布置(n＝n+1)，以及在第一方向中延续直到达到最内部环形(例如n＝8或x)。当第一线圈在最内部环形布置中，它在第一方向延续，并且遇到交叉区域就转移至下一个相邻的外部环形布置(例如n＝1)直到达到最外部环形布置(例如n＝1)。在最外部环形布置，第一线圈在第一方向延续直到耦合至第二变压器终端714。对于具有8个环形布置的变压器，这完成第一线圈的四圈。
第三变压器终端722沿着第二方向(例如逆时针方向)耦合至最外部环形中第二线圈的第一端。类似第一线圈，第二线圈遇到交叉区域就转移至相邻的内部环形布置(n＝n+1)，并且在第一方向中延续直到达到最内部环形。当第二线圈在最内部环形布置中，它在第二方向延续，并且遇到交叉区域就转移至下一相邻的外部环形布置(例如n＝n-1)直到达到最外部的环形布置(例如n＝1)。在最外部环形布置，第二线圈在第二方向延续直到耦合至第四变压器终端724。对于具有8个环形布置的变压器布局，这完成第二线圈的四圈。
图7b-c说明沿着y1-y2轴与y3-y4轴的变压器横切面图。除了最外部与最内部环形布置(第n个环形≠1或x)，在环形布置(例如第n个环形布置，其中n＝2至x-1)中的线圈组件磁性耦合至一相邻环形布置(例如n＝n+1或n-1)中的第一线圈组件710，以及磁性耦合至另一个相邻环形布置(例如n＝n-1或n+1)中的第二线圈组件720。
图8a说明集成变压器800实施例的平面图。在一实施例中，变压器包括1:2变压器。例如，变压器包括第一线圈810与第二线圈820，线圈比例1:2。例如，第二线圈圈数是第一线圈的两倍。
集成变压器形成在基板上介电层中变压器布局中。在一实施例中，变压器布局包括第一与第二变压器布局阶层。在一实施例中，第一阶层包括第一阶层布局，类似于图4a-b所示。例如，第一变压器布局包括x个同中心环形布置。第二阶层包括具有x个同中心环形布置的第二变压器布局。例如，第一阶层是顶部阶层，第二阶层是底部阶层。第一阶层也可以是底部阶层，而第二阶层是顶部阶层。在一实施例中，变压器布局包括六角形同中心环形布置。也可以是其它形状或数目的同中心环形布置。
如图所示，第一阶层包括具有第一(外部或n＝1)与第二(内部或n＝2)同中心环形布置的第一阶层变压器布局，以及第二变压器布局包括一个同中心环形布置。在一实施例中，第二变压器布局的同中心环形布置对准第一阶层的同中心环形布置。
在一实施例中，第一线圈与第二线圈的部分分享第一阶层中的同中心环形布置。较佳地，第一与第二线圈分享同中心环形布置的相同或实质相同部分。例如，每一个同中心环形布置被约50％的第一线圈与50％的第二线圈占据。第二线圈占据第二阶层的变压器布局。在一实施例中，第二线圈占据约50％的外环形布置以及约50％的内环形布置。例如，第二线圈组件沿着第一阶层中第一线圈组件的布局。变压器布局形成1:2变压器，其中第一线圈有一圈，第二线圈有两圈。也可使用具有其它数目同中心布置的第一与第二布局，形成1:2变压器，其中第一与第二线圈具有其它数目的圈数。
第一线圈包含第一与第二终端812与814。第一与第二变压器终端耦合至第一线圈的第一与第二端。第二线圈包含第三与第四变压器终端822与824耦合至其第一与第二端。如图所示，第一线圈与第二线圈的终端位在变压器布局的最外部同中心环形的不同侧。较佳地，第一线圈与第二线圈的终端位在第一阶层变压器布局的最外部同中心环形的对侧。在一实施例中，变压器线圈的终端与端部位在第一变压器阶层中。也可使用其它架构的终端与变压器布局。
在一实施例中，在变压器中提供交叉区域860。图8b显示沿着轴y1-y2的交叉位置8601的放大图。类似于图5b所示的交叉区域，交叉区域包括第一与第二交叉连接器8621与8622，便于插入变压器的线圈。在一实施例中，交叉连接器改变线圈的路由，从一环形布置至相邻的环形布置。例如，交叉连接器转移线圈的路由，从第n个环形布置至第n-1或n+1个环形布置，其中n＝1至x。第二线圈820的部分位在较低变压器阶层。
如图所示，交叉位置8601包括第一交差连接器8621。第一交叉连接器连接外部环形布置(n＝1)中第一线圈810的一部分至内部环形布置(n＝2)中另一部分。在一实施例中，提供第一交叉连接器或连接第一线圈的较低部分。因此，第一交叉连接器改变第一线圈的路由，从外部环形布置至内部环形布置。同样地，第二交叉连接器8622连接外部环形布置(n＝1)中第二线圈的一部分至内部环形布置(n＝2)中另一部分。在一实施例中，提供第二交叉连接器或连接第二线圈的上部。提供第二交叉连接器，第二线圈的路由改变从外部环形布置至内部环形布置。
可提供第二交叉区域8602用于变压器。也可提供具有其它数目交叉位置的变压器。第二交叉区域可类似于第一交叉区域。第二交叉区域包含第一与第二交叉连接器，改变第一线圈的路由，从一同中心环形布置至相邻的同中心环形布置。例如，第一连接器改变第一线圈路由，从内环形布置至外环形布置；第二连接器改变第二线圈路由，从内环形布置至外环形布置。如图所示，第一连接器连接第一线圈的较低部，而第二连接器连接第二线圈的上部。也可使用其它架构的交叉连接器。
在一实施例中，在第一变压器布局中，提供开放区域。例如，所述开放区域位于内部或最内部同中心环形布置中。例如，所述开放区域位于第一阶层变压器布局的对半，如第三与第四变压器终端。所述开放区域提供第二线圈耦合至第二变压器阶层中第二线圈组件。
在一实施例中，第一晶体管线圈810类似于图5a所示。例如，第一变压器终端812沿着第一方向(例如逆时针方向)耦合至外部同中心环形布置中第一线圈的第一端。第一线圈改变至第二交叉区域8602的内部同中心环形布置，并且在第一方向延续至第一交叉区域8601，其中它改变至外部同中心环形布置。第一线圈延续至第二端，所述第二端耦合至第二变压器终端814。
第二晶体管线圈820耦合至第三变压器终端822。第二晶体管线圈沿着第二方向(例如顺时针方向)延续至第二交叉区域，在第二方向延续至内部或最内部同中心环形中的开放区域。开放区域便于第一阶层中第二线圈耦合至第二阶层。在一实施例中，开放区域耦合内部环形布置中第二线圈至对准外部环形布置的第二阶层中第二线圈。第二线圈在第二方向延续单位开放区域，它在第一阶层中内部环形布置延续。第二线圈沿着第二方向在内部环形布置延续直到第一交叉区域，它改变至外部环形布置，并且延续直到耦合至第四变压器终端。
图9a说明集成变压器900实施例的平面图。图9b详细说明交叉区域。变压器类似于图8a-b描述的变压器，除了第五变压器终端926耦合至较低变压器阶层中的第二线圈。在一实施例中，第五变压器终端位在第二线圈中，分隔第二线圈成为两个相同或实质相同的一半。在一实施例中，第五变压器终端位在第三与第四变压器终端下方的较低变压器阶层中。
本发明也可实施于其它特定形式而不背离本发明的精神或重要特征。因此，上述实施例是用于说明本发明而非限制本发明内容。本发明的范围如权利要求书所述，而不受前述内容限制，并且在权利要求均等范围内的所有改变皆包含在本发明的范围内。

Claims (18)

1.一种电子装置，包括：
基板；
介电层，位于所述基板上方，且具有由孔洞阶层隔开的上阶层和较低阶层，其中，所述上阶层和所述较低阶层是相邻的金属阶层；以及
变压器布局，位于所述介电层中，所述变压器布局包含多个交叉位置以及具有第一与第二线圈组件的集成变压器，其中，所述孔洞阶层的介电材料隔开所述多个交叉位置中的上交叉连接器与较低交叉连接器，且其中所述第一与第二线圈组件用于造成噪音自身消除效应，所述上阶层包含上沟渠，且所述较低阶层包含对应于所述变压器布局的较低沟渠。
2.如权利要求1所述的电子装置，其中所述变压器布局包括六角形同中心环形布置。
3.如权利要求2所述的电子装置，其中所述变压器布局包括外部与内部同中心环形布置。
4.如权利要求1所述的电子装置，其中所述第一与第二线圈组件分享同中心环形布置。
5.如权利要求1所述的电子装置，其中所述变压器布局包括外部与内部同中心环形布置。
6.如权利要求5所述的电子装置，其中所述集成变压器包含至少一交叉位置。
7.如权利要求6所述的电子装置，其中所述交叉连接器改变线圈的路由，从一环形布置至相邻的环形布置。
8.一种变压器，包括：
变压器布局，位于介电层中，其中：
所述变压器布局包含集成变压器，
所述集成变压器具有第一与第二线圈组件以及位于上金属阶层和较低金属阶层之间的多个交叉位置，
所述变压器布局在所述上金属阶层和所述较低金属阶层上是对准，
所述交叉位置包括由所述上金属阶层和所述较低金属阶层之间的孔洞阶层中的介电材料隔开的上交叉连接器和较低交叉连接器，以及
所述第一与第二线圈组件用于造成噪音自身消除效应。
9.如权利要求8所述的变压器，其中所述变压器布局包括六角形同中心环形布置。
10.如权利要求9所述的变压器，其中所述变压器布局包括外部与内部同中心环形布置。
11.如权利要求8所述的变压器，其中所述第一与第二线圈组件分享同中心环形布置。
12.如权利要求8所述的变压器，其中所述变压器布局包括外部与内部同中心环形布置。
13.如权利要求12所述的变压器，其中所述集成变压器包含至少一交叉位置。
14.如权利要求13所述的变压器，其中所述交叉连接器改变线圈的路由，从一环形布置至相邻的环形布置。
15.一种形成电子装置的方法，包括：
提供基板；
在所述基板上方形成介电层，所述介电层具有由孔洞阶层隔开的上阶层和较低阶层，且所述上阶层和所述较低阶层是相邻的金属阶层；
在所述介电层中形成变压器布局，所述变压器布局包括具有第一与第二线圈组件的集成变压器以及多个交叉位置；以及
在所述上阶层上形成上沟渠，且在所述较低阶层上形成对应于所述变压器布局的较低沟渠，
其中所述第一与第二线圈组件用于造成噪音自身消除效应，
所述交叉位置包括由所述金属阶层的上金属阶层和较低金属阶层之间的所述孔洞阶层中的介电材料隔开的上交叉连接器和较低交叉连接器，
所述变压器布局在所述上金属阶层和所述较低金属阶层上是对准。
16.如权利要求15所述的方法，其中所述变压器布局包括六角形同中心环形布置。
17.如权利要求16所述的方法，其中所述变压器布局包括外部与内部同中心环形层。
18.如权利要求15所述的方法，其中所述第一与第二线圈组件分享同中心环形布置。
CN201110412137.4A 2011-04-28 2011-11-30 集成变压器 Active CN102760563B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/095,932 US8643461B2 (en) 2011-04-28 2011-04-28 Integrated transformer
US13/095,932 2011-04-28

Publications (2)

Publication Number Publication Date
CN102760563A CN102760563A (zh) 2012-10-31
CN102760563B true CN102760563B (zh) 2016-01-20

Family

ID=47007740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110412137.4A Active CN102760563B (zh) 2011-04-28 2011-11-30 集成变压器

Country Status (5)

Country Link
US (1) US8643461B2 (zh)
CN (1) CN102760563B (zh)
DE (1) DE102011088715A1 (zh)
SG (1) SG185181A1 (zh)
TW (1) TWI529755B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013101768A1 (de) 2013-02-22 2014-08-28 Intel Mobile Communications GmbH Transformator und elektrische Schaltung
US8988161B2 (en) * 2013-06-20 2015-03-24 Triquint Semiconductor, Inc. Transformer for monolithic microwave integrated circuits
US10510476B2 (en) * 2013-09-27 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Slow wave inductive structure and method of forming the same
CN104517941B (zh) 2013-09-29 2018-12-28 澜起科技股份有限公司 线圈及制备应用于电感元件的线圈的方法
TWI456600B (zh) 2014-03-19 2014-10-11 Realtek Semiconductor Corp 積體變壓器
CN104952834B (zh) * 2014-03-26 2019-01-18 瑞昱半导体股份有限公司 集成变压器
US9805864B2 (en) 2014-04-04 2017-10-31 Apple Inc. Inductive spring system
US10062492B2 (en) * 2014-04-18 2018-08-28 Apple Inc. Induction coil having a conductive winding formed on a surface of a molded substrate
US20160064137A1 (en) 2014-09-02 2016-03-03 Apple Inc. Capacitively balanced inductive charging coil
US10404089B2 (en) 2014-09-29 2019-09-03 Apple Inc. Inductive charging between electronic devices
US20160094078A1 (en) 2014-09-29 2016-03-31 Apple Inc. Inductive coupling assembly for an electronic device
US20160233016A1 (en) * 2015-02-09 2016-08-11 Qualcomm Incorporated System, apparatus, and method for power amplification transformers
EP3109935B1 (en) * 2015-06-26 2019-11-27 IMEC vzw Coupling element for differential hybrid coupler
US20170345559A1 (en) * 2016-05-31 2017-11-30 Globalfoundries Inc. "Interleaved Transformer and Method of Making the Same"
TWI598899B (zh) * 2017-05-11 2017-09-11 瑞昱半導體股份有限公司 電感裝置
DE102018009167A1 (de) * 2018-07-22 2020-01-23 Kiefel Gmbh Vorrichtung und verfahren zum betreiben einer impendanzvariablen last am planartransformator im hochfrequenten betrieb i
US11651887B2 (en) 2020-05-27 2023-05-16 Infineon Technologies Ag Stacked and interleaved transformer layout
US11245426B2 (en) * 2020-06-04 2022-02-08 Samsung Electronics Co., Ltd. Band switching balun

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816784A (en) * 1988-01-19 1989-03-28 Northern Telecom Limited Balanced planar transformers
US6635949B2 (en) * 2002-01-04 2003-10-21 Intersil Americas Inc. Symmetric inducting device for an integrated circuit having a ground shield
CN1551252A (zh) * 2003-05-16 2004-12-01 ���µ�����ҵ��ʽ���� 互感应电路
US6867677B2 (en) * 2001-05-24 2005-03-15 Nokia Corporation On-chip inductive structure
TW200612544A (en) * 2004-10-08 2006-04-16 Winbond Electronics Corp Integrated transformer with stack structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577219B2 (en) 2001-06-29 2003-06-10 Koninklijke Philips Electronics N.V. Multiple-interleaved integrated circuit transformer
US6794977B2 (en) * 2001-10-15 2004-09-21 Nokia Corportation Planar transformers
US6717502B2 (en) 2001-11-05 2004-04-06 Atheros Communications, Inc. Integrated balun and transformer structures
US6707367B2 (en) 2002-07-23 2004-03-16 Broadcom, Corp. On-chip multiple tap transformer and inductor
US7039381B2 (en) 2002-07-23 2006-05-02 Broadcom Corporation On-chip differential inductor and applications thereof
TW552598B (en) * 2002-10-25 2003-09-11 Via Tech Inc Integrated circuit transformer
DE10261385B4 (de) 2002-12-30 2007-05-16 Newlogic Technologies Ag Monolithisch integrierter Transformator
KR100579136B1 (ko) 2004-12-16 2006-05-12 한국전자통신연구원 가변 인덕턴스를 갖는 트랜스포머
US7489220B2 (en) 2005-06-20 2009-02-10 Infineon Technologies Ag Integrated circuits with inductors in multiple conductive layers
DE102005047055A1 (de) 2005-09-30 2007-04-05 Infineon Technologies Austria Ag Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
DE102005050484B4 (de) 2005-10-21 2010-01-28 Atmel Automotive Gmbh Monolithisch integrierbare Schaltungsanordnung
TWI314329B (en) * 2006-08-16 2009-09-01 Realtek Semiconductor Corp On-chip transformer balun
US7570144B2 (en) * 2007-05-18 2009-08-04 Chartered Semiconductor Manufacturing, Ltd. Integrated transformer and method of fabrication thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816784A (en) * 1988-01-19 1989-03-28 Northern Telecom Limited Balanced planar transformers
US6867677B2 (en) * 2001-05-24 2005-03-15 Nokia Corporation On-chip inductive structure
US6635949B2 (en) * 2002-01-04 2003-10-21 Intersil Americas Inc. Symmetric inducting device for an integrated circuit having a ground shield
CN1551252A (zh) * 2003-05-16 2004-12-01 ���µ�����ҵ��ʽ���� 互感应电路
TW200612544A (en) * 2004-10-08 2006-04-16 Winbond Electronics Corp Integrated transformer with stack structure

Also Published As

Publication number Publication date
CN102760563A (zh) 2012-10-31
US20120274434A1 (en) 2012-11-01
US8643461B2 (en) 2014-02-04
TW201243876A (en) 2012-11-01
SG185181A1 (en) 2012-11-29
DE102011088715A1 (de) 2012-10-31
TWI529755B (zh) 2016-04-11

Similar Documents

Publication Publication Date Title
CN102760563B (zh) 集成变压器
US8227708B2 (en) Via structure integrated in electronic substrate
US8344478B2 (en) Inductors having inductor axis parallel to substrate surface
US9362222B2 (en) Interconnection between inductor and metal-insulator-metal (MIM) capacitor
US7135951B1 (en) Integrated circuit inductors
CN102386240A (zh) 圆柱形嵌入式电容器
CN105084291B (zh) 一种垂直型平面螺旋电感及其制备方法、电子装置
CN102820280A (zh) 用于集成电路的非分层式金属层
US8410575B2 (en) High voltage semiconductor devices and methods of forming the same
US11742130B2 (en) High current integrated circuit-based transformer
US20050073025A1 (en) Spiral inductor and transformer
US10347607B2 (en) Semiconductor devices and methods of manufacture thereof
CN111128960A (zh) 集成电路
US8580647B2 (en) Inductors with through VIAS
CN105097789A (zh) 电感器及形成电感器的方法
US11437313B2 (en) Structure and method of forming a semiconductor device with resistive elements
US11610839B2 (en) Dummy fill structures
TWI822356B (zh) 積體電路裝置以及製造積體電路裝置的方法
JP4850891B2 (ja) 配線構造の製造方法
WO2022188348A1 (zh) 半导体结构及半导体结构的制作方法
US20120241972A1 (en) Layout scheme for an input output cell
JP2008205222A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant